JP2001237472A - 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法 - Google Patents

磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法

Info

Publication number
JP2001237472A
JP2001237472A JP2000182152A JP2000182152A JP2001237472A JP 2001237472 A JP2001237472 A JP 2001237472A JP 2000182152 A JP2000182152 A JP 2000182152A JP 2000182152 A JP2000182152 A JP 2000182152A JP 2001237472 A JP2001237472 A JP 2001237472A
Authority
JP
Japan
Prior art keywords
film
ferromagnetic film
ferromagnetic
storage element
magnetoresistive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000182152A
Other languages
English (en)
Other versions
JP3589346B2 (ja
JP2001237472A5 (ja
Inventor
Akihiro Odakawa
明弘 小田川
Hiroshi Sakakima
博 榊間
Masayoshi Hiramoto
雅祥 平本
Nozomi Matsukawa
望 松川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2000182152A priority Critical patent/JP3589346B2/ja
Publication of JP2001237472A publication Critical patent/JP2001237472A/ja
Publication of JP2001237472A5 publication Critical patent/JP2001237472A5/ja
Application granted granted Critical
Publication of JP3589346B2 publication Critical patent/JP3589346B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3909—Arrangements using a magnetic tunnel junction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3204—Exchange coupling of amorphous multilayers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B2005/3996—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects large or giant magnetoresistive effects [GMR], e.g. as generated in spin-valve [SV] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/561—Multilevel memory cell aspects
    • G11C2211/5616—Multilevel magnetic memory cell using non-magnetic conducting interlayer, e.g. GMR, SV, PSV
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/90—Magnetic feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1121—Multilayer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/26—Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263—Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264—Up to 3 mils
    • Y10T428/265—1 mil or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/32—Composite [nonstructural laminate] of inorganic material having metal-compound-containing layer and having defined magnetic layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)
  • Magnetic Heads (AREA)
  • Measuring Magnetic Variables (AREA)

Abstract

(57)【要約】 【課題】 磁気抵抗効果素子において、磁気抵抗特性の
改善を可能とする素子を提供する。 【解決手段】 本発明の磁気抵抗効果素子は、第１の強
磁性膜と、第２の強磁性膜と、第１の強磁性膜と第２の
強磁性膜との間に設けられた第１の非磁性膜とを備え、
外部磁場に対して、第１の強磁性膜は第２の強磁性膜よ
りも容易に磁化回転し、第１の強磁性膜の磁性的な実効
の厚みが２ｎｍ以下である。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は微細な形状の磁気抵
抗効果素子および微細な形状の磁気抵抗効果記憶素子を
可能とし、これらを行列状に配置した高密度磁気抵抗効
果記憶デバイスを実現するものである。
【０００２】
【従来の技術】磁気抵抗効果（ＭＲ）膜を用いた固体記
憶デバイス（ＭＲＡＭ）は、Ｌ．Ｊ．Ｓｃｈｗｅｅの、
Ｐｒｏｃ．ＩＮＴＥＲＭＡＧ Ｃｏｎｆ．ＩＥＥＥ Ｔ
ｒａｎｓ．ｏｎ Ｍａｇｎ．Ｋｙｏｔｏ（１９７２）４
０５．によって提案され、記録磁界発生用の電流線であ
るワード線とＭＲ膜を用いた読み出し用のセンス線より
成る構成の様々なタイプのＭＲＡＭが研究されている。
このような研究の例として、Ａ．Ｖ．Ｐｏｈｍらの、Ｉ
ＥＥＥ Ｔｒａｎｓ．ｏｎ Ｍａｇｎ．２８（１９９
２）２３５６．が挙げられる。これらの記憶デバイスに
は、一般的にＭＲ変化率が２％程度の異方性ＭＲ効果
（ＡＭＲ）を示すＮｉＦｅ膜等が使用され、出力される
信号値の向上が課題であった。
【０００３】非磁性膜を介して交換結合した磁性膜より
成る人工格子膜が、巨大磁気抵抗効果（ＧＭＲ）を示す
ことが、Ｍ．Ｎ．Ｂａｉｂｉｃｈら、Ｐｈｙｓ．Ｒｅ
ｖ．Ｌｅｔｔ．６１（１９８８）２４７２．に記述され
ている。また、ＧＭＲ膜を用いたＭＲＡＭの提案が、
Ｋ．Ｔ．Ｍ．Ｒａｎｍｕｔｈｕら、ＩＥＥＥ Ｔｒａｎ
ｓ．ｏｎ Ｍａｇｎ．２９（１９９３）２５９３．によ
ってなされている。しかしながら、この反強磁性交換結
合をした磁性膜より成るＧＭＲ膜は、大きなＭＲ変化率
を示すものの、ＡＭＲ膜に比べ大きな印加磁界を必要と
し、大きな情報記録および読み出し電流を必要とする問
題点がある。
【０００４】上記の交換結合型ＧＭＲ膜に対して、非結
合型ＧＭＲ膜としてはスピンバルブ膜があり、反強磁性
膜を用いたものが、Ｂ．Ｄｉｅｎｙら、Ｊ．Ｍａｇｎ．
Ｍａｇｎ．Ｍａｔｅｒ．９３（１９９１）１０１．に記
述されている。また、（半）硬質磁性膜を用いたもの
が、Ｈ．Ｓａｋａｋｉｍａら、Ｊｐｎ．Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．３３（１９９４）Ｌ１６６８．に記述されて
いる。これらは、ＡＭＲ膜と同様の低磁界で、かつＡＭ
Ｒ膜より大きなＭＲ変化率を示す。また、反強磁性膜あ
るいは硬質磁性膜を用いたスピンバルブ型を用いたＭＲ
ＡＭにおいて、記憶素子が非破壊読み出し特性（ＮＤＲ
Ｏ）を有することを示すものが、Ｙ．Ｉｒｉｅら、Ｊｐ
ｎ．Ｊ．Ａｐｐｌ．Ｐｈｙｓ．３４（１９９５）Ｌ４１
５．に記述され、本発明はこの技術に関連する。
【０００５】上記のＧＭＲ膜の非磁性膜はＣｕ等の導体
膜であるが、非磁性膜にＡｌ2Ｏ3やＭｇＯ等の酸化物絶
縁膜を用いたトンネル型ＧＭＲ膜（ＴＭＲ）の研究も盛
んとなり、このＴＭＲ膜を用いたＭＲＡＭも提案されて
いる。
【０００６】ＧＭＲ膜で膜面に垂直に電流を流した場合
のＭＲ効果（ＣＰＰＭＲ）の方が膜面に平行に電流を流
した場合のＭＲ効果（ＣＩＰＭＲ）より大きいことが知
られている。また、更にＴＭＲ膜はインピ−ダンスが高
いので、ＴＭＲ膜を用いることにより大きな出力が期待
される。
【０００７】
【発明が解決しようとする課題】しかし、ＭＲＡＭ素子
の微細パタ−ン化を行っていくと以下のような課題が生
じる。即ち磁性膜の膜厚は、通常約１ｎｍ〜約１０ｎｍ
であるが、ＭＲＡＭ素子幅がサブミクロンオーダーとな
ると反磁界成分が無視できなくなり、この磁性膜を磁化
させるのに大きな磁界が必要となる。更に、この磁化状
態を安定に保つには大きな保磁力が必要となり、ワード
線の電流により発生する磁界での磁化反転が困難とな
る。
【０００８】本発明は、上記のような課題を鑑みて、微
細パタ−ン化された磁気抵抗効果素子および磁気抵抗効
果記憶素子における、強磁性膜の反磁界成分の増加によ
る素子動作の困難さを改善することを目的とする。ま
た、磁気抵抗効果記憶素子およびそれらが集積されたＭ
ＲＡＭデバイスに対する信号情報の記憶方法および信号
情報の読み出し方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の磁気抵抗効果素
子は、第１の強磁性膜と、第２の強磁性膜と、第１の強
磁性膜と第２の強磁性膜との間に設けられた第１の非磁
性膜と、を備え、外部磁場に対して、第１の強磁性膜は
第２の強磁性膜よりも容易に磁化回転し、第１の強磁性
膜の磁性的な実効の厚みが２ｎｍ以下であり、そのこと
により上記目的が達成される。
【００１０】第１の強磁性膜および第２の強磁性膜の少
なくとも一方が膜の平面方向に磁化配向を持ってもよ
い。
【００１１】第２の強磁性膜がＸＭｎＳｂからなり、こ
こでＸは、Ｎｉ、Ｐｔ、Ｐｄのうち少なくとも一つから
選択されてもよい。
【００１２】第１の強磁性膜が、非晶質磁性膜と、第１
の非磁性膜に接し第１の非磁性膜と非晶質磁性膜の間に
設けられる第３の強磁性膜と、を備えてもよい。
【００１３】第３の強磁性膜は、０．２ｎｍ以上２ｎｍ
以下の膜厚を有してもよい。
【００１４】第３の強磁性膜は、０．８ｎｍ以上１．２
ｎｍ以下の膜厚を有してもよい。
【００１５】非晶質磁性膜は、ＣｏＦｅＢおよびＣｏＭ
ｎＢの内の少なくとも１種を含んでもよい。
【００１６】第１の強磁性膜が、第２の非磁性膜と、第
４の強磁性膜と、第５の強磁性膜と、を備え、第４の強
磁性膜と第５の強磁性膜とが、第２の非磁性膜を介して
反強磁性交換結合をしてもよい。
【００１７】第４の強磁性膜の飽和磁化の大きさと第５
の強磁性膜の飽和磁化の大きさとが異なってもよい。
【００１８】第４の強磁性膜の厚さと第５の強磁性膜の
厚さとが異なってもよい。
【００１９】第４の強磁性膜の厚さと第５の強磁性膜の
厚さとの差が２ｎｍ以下であってもよい。
【００２０】第２の非磁性膜がＲｕからなってもよい。
【００２１】第２の非磁性膜がＲｈ、ＩｒおよびＲｅの
何れかよりなってもよい。
【００２２】第２の非磁性膜は、０．６ｎｍ以上０．８
ｎｍ以下の膜厚を有してもよい。
【００２３】第４および第５の強磁性膜の少なくとも一
方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも１種の原
子を主成分としてもよい。
【００２４】第４の強磁性膜の磁化方向と第５の強磁性
膜の磁化方向とが反平行を保った状態で、第４の強磁性
膜と第５の強磁性膜とが磁化回転してもよい。
【００２５】第２の強磁性膜が、第３の非磁性膜と、第
６の強磁性膜と、第７の強磁性膜と、を備え、第６の強
磁性膜と第７の強磁性膜とが、第３の非磁性膜を介して
反強磁性交換結合をしてもよい。
【００２６】第３の非磁性膜がＲｕからなってもよい。
【００２７】第３の非磁性膜がＲｈ、ＩｒおよびＲｅの
何れかよりなってもよい。
【００２８】第３の非磁性膜は、０．６ｎｍ以上０．８
ｎｍ以下の膜厚を有してもよい。
【００２９】第６および第７の強磁性膜の少なくとも一
方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも１種の原
子を主成分としてもよい。
【００３０】第１の非磁性膜が絶縁体であってもよい。
【００３１】絶縁体は、Ａｌ2Ｏ3、ＭｇＯ、炭化物およ
び窒化物の内の少なくとも１つを含んでもよい。
【００３２】本発明の磁気抵抗効果記憶素子は、第１の
強磁性膜と、第２の強磁性膜と、第１の強磁性膜と第２
の強磁性膜との間に設けられた第１の非磁性膜と、少な
くとも第１の強磁性膜を磁化回転させる、少なくとも１
つの導電膜と、を備え、外部磁場に対して、第１の強磁
性膜は第２の強磁性膜よりも容易に磁化回転し、第１の
強磁性膜の磁性的な実効の厚みが２ｎｍ以下であり、そ
のことにより上記目的が達成される。
【００３３】第１の強磁性膜および第２の強磁性膜の少
なくとも一方が膜の平面方向に磁化配向を持ってもよ
い。
【００３４】第２の強磁性膜がＸＭｎＳｂからなり、こ
こでＸは、Ｎｉ、Ｐｔ、Ｐｄのうち少なくとも一つから
選択されてもよい。
【００３５】第１の強磁性膜が、非晶質磁性膜と、第１
の非磁性膜に接し、第１の非磁性膜と非晶質磁性膜の間
に設けられる第３の強磁性膜と、を備えてもよい。
【００３６】第３の強磁性膜は、０．２ｎｍ以上２ｎｍ
以下の膜厚を有してもよい。
【００３７】第３の強磁性膜は、０．８ｎｍ以上１．２
ｎｍ以下の膜厚を有してもよい。
【００３８】非晶質磁性膜は、ＣｏＦｅＢおよびＣｏＭ
ｎＢの内の少なくとも１種を含んでもよい。
【００３９】第１の強磁性膜が、第２の非磁性膜と、第
４の強磁性膜と、第５の強磁性膜と、を備え、第４の強
磁性膜と第５の強磁性膜とが、第２の非磁性膜を介して
反強磁性交換結合をしてもよい。
【００４０】第４の強磁性膜の飽和磁化の大きさと第５
の強磁性膜の飽和磁化の大きさとが異なってもよい。
【００４１】第４の強磁性膜の厚さと第５の強磁性膜の
厚さとが異なってもよい。
【００４２】第４の強磁性膜の厚さと第５の強磁性膜の
厚さとの差が２ｎｍ以下であってもよい。
【００４３】第２の非磁性膜がＲｕからなってもよい。
【００４４】第２の非磁性膜がＲｈ、ＩｒおよびＲｅの
何れかよりなってもよい。
【００４５】第２の非磁性膜は、０．６ｎｍ以上０．８
ｎｍ以下の膜厚を有してもよい。
【００４６】第４および第５の強磁性膜の少なくとも一
方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも１種の原
子を主成分としてもよい。
【００４７】第４の強磁性膜の磁化方向と第５の強磁性
膜の磁化方向とが反平行を保った状態で、第４の強磁性
膜と第５の強磁性膜とが磁化回転してもよい。
【００４８】第２の強磁性膜が、第３の非磁性膜と、第
６の強磁性膜と、第７の強磁性膜と、を備え、第６の強
磁性膜と第７の強磁性膜とが、第３の非磁性膜を介して
反強磁性交換結合をしてもよい。
【００４９】第３の非磁性膜がＲｕからなってもよい。
【００５０】第３の非磁性膜がＲｈ、ＩｒおよびＲｅの
何れかよりなってもよい。
【００５１】第３の非磁性膜は、０．６ｎｍ以上０．８
ｎｍ以下の膜厚を有してもよい。
【００５２】第６および第７の強磁性膜の少なくとも一
方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも１種の原
子を主成分としてもよい。
【００５３】第１の非磁性膜が絶縁体であってもよい。
【００５４】絶縁体は、Ａｌ2Ｏ3、ＭｇＯ、炭化物およ
び窒化物の内の少なくとも１つを含んでもよい。
【００５５】第１の強磁性膜と第２の強磁性膜とが第１
の非磁性膜を挟みこんだ構造を少なくとも２つ備え、そ
れぞれの構造は、少なくとも１つの第４の非磁性膜を介
して重なってもよい。
【００５６】それぞれの構造が備えるそれぞれの第２の
強磁性膜の保磁力の大きさが互いに異なってもよい。
【００５７】本発明によれば、上記に記載の磁気抵抗効
果記憶素子を複数個含み、複数の導電膜が、所定の方向
に配置される、ＭＲＡＭデバイスが実現される。
【００５８】本発明の磁気抵抗効果素子は、第１の強磁
性膜と、第２の強磁性膜と、第１の強磁性膜と第２の強
磁性膜との間に設けられた第１の非磁性膜と、を備え、
外部磁場に対して、第１の強磁性膜は第２の強磁性膜よ
りも容易に磁化回転し、第１の強磁性膜が、非晶質磁性
膜と、第１の非磁性膜に接し第１の非磁性膜と非晶質磁
性膜との間に設けられる第３の強磁性膜と、を備え、そ
のことにより上記目的が達成される。
【００５９】第１の強磁性膜および第２の強磁性膜の少
なくとも一方が膜の平面方向に磁化配向を持ってもよ
い。
【００６０】第１の非磁性膜が絶縁体であってもよい。
【００６１】本発明の磁気抵抗効果素子は、第１の強磁
性膜と、第２の強磁性膜と、第１の強磁性膜と第２の強
磁性膜との間に設けられた第１の非磁性膜と、を備え、
外部磁場に対して、第１の強磁性膜は第２の強磁性膜よ
りも容易に磁化回転し、第１の強磁性膜が、第２の非磁
性膜と、第３の強磁性膜と、第４の強磁性膜と、を備
え、第３の強磁性膜と第４の強磁性膜とが、第２の非磁
性膜を介して反強磁性交換結合をしており、そのことに
より上記目的が達成される。
【００６２】第１の強磁性膜および第２の強磁性膜の少
なくとも一方が膜の平面方向に磁化配向を持ってもよ
い。
【００６３】第３の強磁性膜の飽和磁化の大きさと第４
の強磁性膜の飽和磁化の大きさとが異なってもよい。
【００６４】第３の強磁性膜の厚さと第４の強磁性膜の
厚さとが異なってもよい。
【００６５】第３の強磁性膜の磁化方向と第４の強磁性
膜の磁化方向とが反平行を保った状態で、第３の強磁性
膜と第４の強磁性膜とが磁化回転してもよい。
【００６６】第２の強磁性膜が、第３の非磁性膜と、第
５の強磁性膜と、第６の強磁性膜と、を備え、第５の強
磁性膜と第６の強磁性膜とが、第３の非磁性膜を介して
反強磁性交換結合をしてもよい。
【００６７】第１の非磁性膜が絶縁体であってもよい。
【００６８】本発明の磁気抵抗効果記憶素子は、第１の
強磁性膜と、第２の強磁性膜と、第１の強磁性膜と第２
の強磁性膜との間に設けられた第１の非磁性膜と、少な
くとも第１の強磁性膜を磁化回転させる、少なくとも１
つの導電膜と、を備え、外部磁場に対して、第１の強磁
性膜は第２の強磁性膜よりも容易に磁化回転し、第１の
強磁性膜が、非晶質磁性膜と、第１の非磁性膜に接し第
１の非磁性膜と非晶質磁性膜との間に設けられる第３の
強磁性膜と、を備え、そのことにより上記目的が達成さ
れる。
【００６９】第１の強磁性膜および第２の強磁性膜の少
なくとも一方が膜の平面方向に磁化配向を持ってもよ
い。
【００７０】第１の非磁性膜が絶縁体であってもよい。
【００７１】第１の強磁性膜と第２の強磁性膜とが第１
の非磁性膜を挟みこんだ構造を少なくとも２つ備え、そ
れぞれの構造は、少なくとも１つの第４の非磁性膜を介
して重なってもよい。
【００７２】それぞれの構造が備えるそれぞれの第２の
強磁性膜の保磁力の大きさが互いに異なってもよい。
【００７３】本発明によれば、上記に記載の磁気抵抗効
果記憶素子を複数個含み、複数の導電膜が、所定の方向
に配置される、ＭＲＡＭデバイスが実現される。
【００７４】本発明の磁気抵抗効果記憶素子は、第１の
強磁性膜と、第２の強磁性膜と、第１の強磁性膜と第２
の強磁性膜との間に設けられた第１の非磁性膜と、少な
くとも第１の強磁性膜を磁化回転させる少なくとも１つ
の導電膜と、を備え、外部磁場に対して、第１の強磁性
膜は第２の強磁性膜よりも容易に磁化回転し、第１の強
磁性膜が、第２の非磁性膜と、第３の強磁性膜と、第４
の強磁性膜と、を備え、第３の強磁性膜と第４の強磁性
膜とが、第２の非磁性膜を介して反強磁性交換結合をし
ており、そのことにより上記目的が達成される。
【００７５】第１の強磁性膜および第２の強磁性膜の少
なくとも一方が膜の平面方向に磁化配向を持ってもよ
い。
【００７６】第３の強磁性膜の飽和磁化の大きさと第４
の強磁性膜の飽和磁化の大きさとが異なってもよい。
【００７７】第３の強磁性膜の厚さと第４の強磁性膜の
厚さとが異なってもよい。
【００７８】第３の強磁性膜の磁化方向と第４の強磁性
膜の磁化方向とが反平行を保った状態で、第３の強磁性
膜と第４の強磁性膜とが磁化回転してもよい。
【００７９】第２の強磁性膜が、第３の非磁性膜と、第
５の強磁性膜と、第６の強磁性膜と、を備え、第５の強
磁性膜と第６の強磁性膜とが、第３の非磁性膜を介して
反強磁性交換結合をしてもよい。
【００８０】第１の非磁性膜が絶縁体であってもよい。
【００８１】第１の強磁性膜と第２の強磁性膜とが第１
の非磁性膜を挟みこんだ構造を少なくとも２つ備え、そ
れぞれの構造は、少なくとも１つの第４の非磁性膜を介
して重なってもよい。
【００８２】それぞれの構造が備えるそれぞれの第２の
強磁性膜の保磁力の大きさが互いに異なってもよい。
【００８３】本発明によれば、上記に記載の磁気抵抗効
果記憶素子を複数個含み、複数の導電膜が、所定の方向
に配置される、ＭＲＡＭデバイスが実現される。
【００８４】本発明の方法は、磁気抵抗効果記憶素子へ
の信号の記憶および磁気抵抗効果記憶素子から記憶され
た信号を読み出す方法であって、方法は、第１の強磁性
膜と、第２の強磁性膜と、第１の強磁性膜と第２の強磁
性膜との間に設けられた第１の非磁性膜と、少なくとも
１つの導電膜を含み、外部磁場に対して、第１の強磁性
膜は第２の強磁性膜よりも容易に磁化回転する磁気抵抗
効果記憶素子において、少なくとも１つの導電膜に第１
の電流を流し、少なくとも第１の強磁性膜を磁化回転さ
せることにより信号を記憶させる工程と、第１の強磁性
膜と第１の非磁性膜と第２の強磁性膜とに第２の電流を
流し、少なくとも１つの導電膜に正バイアスの電流と負
バイアスの電流とを組み合わせた第３の電流を流し、第
２の電流に対する電圧値を読み取ることにより記憶され
た信号を読み出す工程と、を包含し、そのことにより上
記目的が達成される。
【００８５】第３の電流は、第１の強磁性膜は磁化回転
するが第２の強磁性膜は磁化回転しない電流値であって
もよい。
【００８６】本発明の方法は、複数の磁気抵抗効果記憶
素子を含むＭＲＡＭデバイスへの信号の記憶およびＭＲ
ＡＭデバイスから記憶された信号を読み出す方法であっ
て、複数の磁気抵抗効果記憶素子のそれぞれが、第１の
強磁性膜と、第２の強磁性膜と、第１の強磁性膜と第２
の強磁性膜との間に設けられた第１の非磁性膜と、少な
くとも１つの導電膜を含み、外部磁場に対して、第１の
強磁性膜は第２の強磁性膜よりも容易に磁化回転する磁
気抵抗効果記憶素子であって、複数の導電膜が、所定の
方向に配置され、方法は、複数の磁気抵抗効果記憶素子
の第１の磁気抵抗効果記憶素子の少なくとも１つの導電
膜に第１の電流を流し、第１の磁気抵抗効果記憶素子の
少なくとも第１の強磁性膜を磁化回転させることにより
第１の磁気抵抗効果記憶素子に信号を記憶させる工程
と、第１の磁気抵抗効果記憶素子の第１の強磁性膜と第
１の非磁性膜と第２の強磁性膜とに第２の電流を流し、
第１の磁気抵抗効果記憶素子の少なくとも１つの導電膜
に正バイアスの電流と負バイアスの電流とを組み合わせ
た第３の電流を流し、第２の電流に対する電圧値を読み
取ることにより第１の磁気抵抗効果記憶素子の記憶され
た信号を読み出す工程と、を包含し、そのことにより上
記目的が達成される。
【００８７】第３の電流は、第１の強磁性膜は磁化回転
するが第２の強磁性膜は磁化回転しない電流値であって
もよい。
【００８８】複数の導電膜の内、第１の磁気抵抗効果記
憶素子以外の第２の磁気抵抗効果記憶素子の少なくとも
１つの導電膜に第４の電流を流す工程であって、第４の
電流が、第１の磁気抵抗効果記憶素子以外の第３の磁気
抵抗効果記憶素子への漏れ磁界を打ち消す方向に流れる
工程を更に包含してもよい。
【００８９】第２の磁気抵抗効果記憶素子と第３の磁気
抵抗効果記憶素子とが同一の磁気抵抗効果記憶素子であ
ってもよい。
【００９０】本発明の方法は、磁気抵抗効果記憶素子か
ら記憶された信号を読み出す方法であって、方法は、第
１の強磁性膜と、第２の強磁性膜と、第１の強磁性膜と
第２の強磁性膜との間に設けられた第１の非磁性膜と、
少なくとも１つの導電膜を含み、外部磁場に対して、第
１の強磁性膜は第２の強磁性膜よりも容易に磁化回転す
る磁気抵抗効果記憶素子において、第１の強磁性膜と第
１の非磁性膜と第２の強磁性膜とに第１の電流を流し、
少なくとも１つの導電膜に正バイアスの電流と負バイア
スの電流とを組み合わせた第２の電流を流し、第１の電
流に対する電圧値を読み取ることにより記憶された信号
を読み出す工程を包含し、そのことにより上記目的が達
成される。
【００９１】第２の電流は、第１の強磁性膜は磁化回転
するが第２の強磁性膜は磁化回転しない電流値であって
もよい。
【００９２】本発明の方法は、複数の磁気抵抗効果記憶
素子を含むＭＲＡＭデバイスから記憶された信号を読み
出す方法であって、複数の磁気抵抗効果記憶素子のそれ
ぞれが、第１の強磁性膜と、第２の強磁性膜と、第１の
強磁性膜と第２の強磁性膜との間に設けられた第１の非
磁性膜と、少なくとも１つの導電膜を含み、外部磁場に
対して、第１の強磁性膜は第２の強磁性膜よりも容易に
磁化回転する磁気抵抗効果記憶素子であって、複数の導
電膜が、所定の方向に配置され、方法は、複数の磁気抵
抗効果記憶素子の第１の磁気抵抗効果記憶素子の第１の
強磁性膜と第１の非磁性膜と第２の強磁性膜とに第１の
電流を流し、第１の磁気抵抗効果記憶素子の少なくとも
１つの導電膜に正バイアスの電流と負バイアスの電流と
を組み合わせた第２の電流を流し、第１の電流に対する
電圧値を読み取ることにより第１の磁気抵抗効果記憶素
子の記憶された信号を読み出す工程を包含し、そのこと
により上記目的が達成される。
【００９３】第２の電流は、第１の強磁性膜は磁化回転
するが第２の強磁性膜は磁化回転しない電流値であって
もよい。
【００９４】複数の導電膜の内、第１の磁気抵抗効果記
憶素子以外の第２の磁気抵抗効果記憶素子の少なくとも
１つの導電膜に第３の電流を流す工程であって、第３の
電流が、第１の磁気抵抗効果記憶素子以外の第３の磁気
抵抗効果記憶素子への漏れ磁界を打ち消す方向に流れる
工程を更に包含してもよい。
【００９５】第２の磁気抵抗効果記憶素子と第３の磁気
抵抗効果記憶素子とが同一の磁気抵抗効果記憶素子であ
ってもよい。
【００９６】本発明の方法は、磁気抵抗効果記憶素子へ
の多値信号の記憶および磁気抵抗効果記憶素子から記憶
された多値信号を読み出す方法であって、少なくとも２
つの層構造と、少なくとも２つの層構造の間に設けられ
る少なくとも１つの非磁性膜と、少なくとも１つの導電
膜と、を含み、少なくとも２つの層構造のそれぞれが、
第１の強磁性膜と、第２の強磁性膜と、第１の強磁性膜
と第２の強磁性膜との間に設けられた第２の非磁性膜と
を含み、外部磁場に対して、第１の強磁性膜は第２の強
磁性膜よりも容易に磁化回転する磁気抵抗効果記憶素子
において、方法は、少なくとも１つの導電膜に第１の電
流を流し、少なくとも２つの層構造の第１の強磁性膜お
よび第２の強磁性膜の内の少なくとも１つを磁化回転さ
せるか、または少なくとも２つの層構造の第１の強磁性
膜および第２の強磁性膜の何れも磁化回転させないこと
により、磁気抵抗効果記憶素子に多値信号を記憶させる
工程と、少なくとも２つの層構造のそれぞれに第２の電
流を流し、第２の電流に対する抵抗値と所定の比較抵抗
値とを比較することにより、磁気抵抗効果記憶素子に記
憶された多値信号を読み出す工程と、を包含し、そのこ
とにより上記目的が達成される。
【００９７】少なくとも１つの導電膜に立ち上がり電流
を流す工程を更に包含してもよい。
【００９８】本発明の方法は、磁気抵抗効果記憶素子へ
多値信号を記憶する方法であって、少なくとも２つの層
構造と、少なくとも２つの層構造の間に設けられる少な
くとも１つの非磁性膜と、少なくとも１つの導電膜と、
を含み、少なくとも２つの層構造のそれぞれが、第１の
強磁性膜と、第２の強磁性膜と、第１の強磁性膜と第２
の強磁性膜との間に設けられた第２の非磁性膜とを含
み、外部磁場に対して、第１の強磁性膜は第２の強磁性
膜よりも容易に磁化回転する磁気抵抗効果記憶素子にお
いて、方法は、少なくとも１つの導電膜に第１の電流を
流し、少なくとも２つの層構造の第１の強磁性膜および
第２の強磁性膜の内の少なくとも１つを磁化回転させる
か、または少なくとも２つの層構造の第１の強磁性膜お
よび第２の強磁性膜の何れも磁化回転させないことによ
り、磁気抵抗効果記憶素子に多値信号を記憶させる工程
を包含し、そのことにより上記目的が達成される。
【００９９】本発明の方法は、磁気抵抗効果記憶素子か
ら記憶された多値信号を読み出す方法であって、少なく
とも２つの層構造と、少なくとも２つの層構造の間に設
けられる少なくとも１つの非磁性膜と、少なくとも１つ
の導電膜と、を含み、少なくとも２つの層構造のそれぞ
れが、第１の強磁性膜と、第２の強磁性膜と、第１の強
磁性膜と第２の強磁性膜との間に設けられた第２の非磁
性膜とを含み、外部磁場に対して、第１の強磁性膜は第
２の強磁性膜よりも容易に磁化回転する磁気抵抗効果記
憶素子において、方法は、少なくとも２つの層構造のそ
れぞれに第１の電流を流し、第１の電流に対する抵抗値
と所定の比較抵抗値とを比較することにより、磁気抵抗
効果記憶素子に記憶された多値信号を読み出す工程を包
含し、そのことにより上記目的が達成される。
【０１００】少なくとも１つの導電膜に立ち上がり電流
を流す工程を更に包含してもよい。
【０１０１】本発明の方法は、複数の磁気抵抗効果記憶
素子を含むＭＲＡＭデバイスへの多値信号の記憶および
ＭＲＡＭデバイスから記憶された多値信号を読み出す方
法であって、複数の磁気抵抗効果記憶素子のそれぞれ
が、少なくとも２つの層構造と、少なくとも２つの層構
造の間に設けられる少なくとも１つの非磁性膜と、少な
くとも１つの導電膜と、を含み、少なくとも２つの層構
造のそれぞれが、第１の強磁性膜と、第２の強磁性膜
と、第１の強磁性膜と第２の強磁性膜との間に設けられ
た第２の非磁性膜とを含み、外部磁場に対して、第１の
強磁性膜は第２の強磁性膜よりも容易に磁化回転する磁
気抵抗効果記憶素子であって、複数の導電膜が、所定の
方向に配置され、方法は、複数の磁気抵抗効果記憶素子
の内の第１の磁気抵抗効果記憶素子の少なくとも１つの
導電膜に第１の電流を流し、第１の磁気抵抗効果記憶素
子の少なくとも２つの層構造の第１の強磁性膜および第
２の強磁性膜の内の少なくとも１つを磁化回転させる
か、または第１の磁気抵抗効果記憶素子の少なくとも２
つの層構造の第１の強磁性膜および第２の強磁性膜の何
れも磁化回転させないことにより、第１の磁気抵抗効果
記憶素子に多値信号を記憶させる工程と、第１の磁気抵
抗効果記憶素子の少なくとも２つの層構造のそれぞれに
第２の電流を流し、第２の電流に対する抵抗値と所定の
比較抵抗値とを比較することにより、磁気抵抗効果記憶
素子に記憶された多値信号を読み出す工程と、を包含
し、そのことにより上記目的が達成される。
【０１０２】少なくとも１つの導電膜に立ち上がり電流
を流す工程を更に包含してもよい。
【０１０３】複数の導電膜の内、第１の磁気抵抗効果記
憶素子以外の第２の磁気抵抗効果記憶素子の少なくとも
１つの導電膜に第３の電流を流す工程であって、第３の
電流が、第１の磁気抵抗効果記憶素子以外の第３の磁気
抵抗効果記憶素子への漏れ磁界を打ち消す方向に流れる
工程を更に包含してもよい。
【０１０４】第２の磁気抵抗効果記憶素子と第３の磁気
抵抗効果記憶素子とが同一の磁気抵抗効果記憶素子であ
ってもよい。
【０１０５】本発明の方法は、複数の磁気抵抗効果記憶
素子を含むＭＲＡＭデバイスへ多値信号を記憶させる方
法であって、複数の磁気抵抗効果記憶素子のそれぞれ
が、少なくとも２つの層構造と、少なくとも２つの層構
造の間に設けられる少なくとも１つの非磁性膜と、少な
くとも１つの導電膜と、を含み、少なくとも２つの層構
造のそれぞれが、第１の強磁性膜と、第２の強磁性膜
と、第１の強磁性膜と第２の強磁性膜との間に設けられ
た第２の非磁性膜とを含み、外部磁場に対して、第１の
強磁性膜は第２の強磁性膜よりも容易に磁化回転する磁
気抵抗効果記憶素子であって、複数の導電膜が、所定の
方向に配置され、方法は、複数の磁気抵抗効果記憶素子
の内の第１の磁気抵抗効果記憶素子の少なくとも１つの
導電膜に第１の電流を流し、第１の磁気抵抗効果記憶素
子の少なくとも２つの層構造の第１の強磁性膜および第
２の強磁性膜の内の少なくとも１つを磁化回転させる
か、または第１の磁気抵抗効果記憶素子の少なくとも２
つの層構造の第１の強磁性膜および第２の強磁性膜の何
れも磁化回転させないことにより、第１の磁気抵抗効果
記憶素子に多値信号を記憶させる工程を包含し、そのこ
とにより上記目的が達成される。
【０１０６】複数の導電膜の内、第１の磁気抵抗効果記
憶素子以外の第２の磁気抵抗効果記憶素子の少なくとも
１つの導電膜に第２の電流を流す工程であって、第２の
電流が、第１の磁気抵抗効果記憶素子以外の第３の磁気
抵抗効果記憶素子への漏れ磁界を打ち消す方向に流れる
工程を更に包含してもよい。
【０１０７】第２の磁気抵抗効果記憶素子と第３の磁気
抵抗効果記憶素子とが同一の磁気抵抗効果記憶素子であ
ってもよい。
【０１０８】本発明の方法は、複数の磁気抵抗効果記憶
素子を含むＭＲＡＭデバイスから記憶された多値信号を
読み出す方法であって、複数の磁気抵抗効果記憶素子の
それぞれが、少なくとも２つの層構造と、少なくとも２
つの層構造の間に設けられる少なくとも１つの非磁性膜
と、少なくとも１つの導電膜と、を含み、少なくとも２
つの層構造のそれぞれが、第１の強磁性膜と、第２の強
磁性膜と、第１の強磁性膜と第２の強磁性膜との間に設
けられた第２の非磁性膜とを含み、外部磁場に対して、
第１の強磁性膜は第２の強磁性膜よりも容易に磁化回転
する磁気抵抗効果記憶素子であって、複数の導電膜が、
所定の方向に配置され、方法は、複数の磁気抵抗効果記
憶素子の内の第１の磁気抵抗効果記憶素子の少なくとも
２つの層構造のそれぞれに第１の電流を流し、第１の電
流に対する抵抗値と所定の比較抵抗値とを比較すること
により、第１の磁気抵抗効果記憶素子に記憶された多値
信号を読み出す工程を包含し、そのことにより上記目的
が達成される。
【０１０９】少なくとも１つの導電膜に立ち上がり電流
を流す工程を更に包含してもよい。
【０１１０】複数の導電膜の内、第１の磁気抵抗効果記
憶素子以外の第２の磁気抵抗効果記憶素子の少なくとも
１つの導電膜に第２の電流を流す工程であって、第２の
電流が、第１の磁気抵抗効果記憶素子以外の第３の磁気
抵抗効果記憶素子への漏れ磁界を打ち消す方向に流れる
工程を更に包含してもよい。
【０１１１】第２の磁気抵抗効果記憶素子と第３の磁気
抵抗効果記憶素子とが同一の磁気抵抗効果記憶素子であ
ってもよい。
【０１１２】本発明の１つの局面においては、外部磁界
に対して磁化方向が動きやすい自由層が、膜厚が薄くて
も保磁力が小さい強磁性膜と非晶質層とで構成される。
【０１１３】本発明の別の局面においては、自由層とし
て反強磁性的に交換結合した合成フェリ磁性膜が用いら
れる。
【０１１４】上述のような本発明の特徴により、微細な
形状の磁気抵抗効果素子あるいは微細な形状の磁気抵抗
効果記憶素子、およびこのような磁気抵抗効果記憶素子
を行列状に配置した高密度磁気抵抗効果記憶デバイスが
実現される。
【０１１５】
【発明の実施の形態】（実施の形態１）図１に本発明の
実施の形態１における磁気抵抗効果記憶素子１０００の
断面図を示す。
【０１１６】磁気抵抗効果記憶素子１０００は、硬質磁
性膜を用いたスピンバルブ型（以下ではＨＭスピンバル
ブ型と呼ぶ）磁気抵抗効果記憶素子である。
【０１１７】磁気抵抗効果記憶素子１０００において
は、硬質磁性膜１１０（第２の強磁性膜）と、非磁性絶
縁膜１２０と、軟磁性膜１３０（第１の強磁性膜）とに
よりＭＲ素子部１００が形成される。軟磁性膜１３０は
硬質磁性膜１１０よりも外部磁界に対して磁化回転し易
い。ＭＲ素子部１００は、センス線およびビット線を構
成する導電膜１４０および１５０に接続される。また、
ワード線を構成する導電膜１７０が絶縁膜１６０を介し
てＭＲ素子部１００上部に設けられている。
【０１１８】本発明の説明において、図示される各磁性
膜中に示される矢印は、各磁性膜のそれぞれの磁化方向
の一例を示している。ただし、各磁性膜の磁化方向は、
図示される方向に限定されず、様々な実施の形態におい
て変化し得るものであり、また、書き込み動作および読
み出し動作において変化し得る。
【０１１９】磁気抵抗効果記憶素子１０００において
は、導電膜１７０（ワード線）を流れる電流によって発
生する磁界により、硬質磁性膜１１０を磁化反転させ情
報を書き込む。情報の読み出しは、硬質磁性膜１１０の
磁化反転を起こさずに、軟磁性膜１３０のみを磁化反転
させることにより行う。また、導電膜１７０のみでな
く、導電膜１４０または１５０（センス線）にも電流を
流して磁界を発生させても良い。この場合には、導電膜
１７０と１４０（１５０）とにより構成されるそれぞれ
の配線は、直交する関係にあることが好ましい。
【０１２０】このような書き込みおよび読み出し動作を
行うことにより、磁気抵抗効果記憶素子１０００は、非
破壊読み取り（ＮＤＲＯ）が可能となる。また、この場
合、磁化反転させるための磁界のしきい値として、硬質
磁性膜１１０および軟磁性膜１３０のそれぞれの保磁力
に対応する記録用しきい値Ｈｈと読み出し用しきい値Ｈ
ｓの２つが必要となる。
【０１２１】図２（ａ）および図２（ｂ）に、ＨＭスピ
ンバルブ型である磁気抵抗効果記憶素子１０００の動作
原理を示す。磁気抵抗効果記憶素子１０００への信号の
記録は、図２（ａ）に示すように、導電膜１７０に正の
パルス電流５０１または負のパルス電流５０２を流し、
硬質磁性膜１１０のＨｈを越える磁界を硬質磁性膜１１
０に印加し、硬質磁性膜１１０を磁化反転させ、 硬質
磁性膜１１０の磁化方向により“１”または“０”の信
号を記録することにより行われる。
【０１２２】記録された信号の読み出しは、導電膜１４
０および１５０（図１）に定電流を流した状態で、導電
膜１７０に弱電流パルスを流し、軟磁性膜１３０のＨｓ
以上、硬質磁性膜１１０のＨｈ以下の磁界を発生させ、
軟磁性膜１３０が磁化反転するか否かを判別することに
より行われる。この場合、導電膜１４０および１５０を
通じてモニターされたＭＲ素子部１００の抵抗値の変化
により、“１”または“０”の記憶状態が識別される。
【０１２３】例えば、図２（ａ）に示される“１”およ
び“０”の記憶状態において、正のパルス電流５０１と
同様のパルス電流を導電膜１７０に流した場合は、記憶
状態“１”の 磁気抵抗効果記憶素子１０００に対して
は抵抗値の変化はなく、また、記憶状態“０” の磁気
抵抗効果記憶素子１０００に対しては抵抗値が増加す
る。そして、反対に、負のパルス電流５０２と同様のパ
ルス電流を導電膜１７０に流した場合は、抵抗値の変化
は上記と逆になる。
【０１２４】更に、図２（ｂ）に示すように正→負のパ
ルスを組み合わせたパルス電流５０３（ただし、パルス
電流５０３の大きさは、硬質磁性膜１１０の磁化反転を
起こさず、軟磁性膜１３０のみを磁化反転させ得るもの
である）を流した場合、記憶状態が“１”の 磁気抵抗
効果記憶素子１０００に対しては、抵抗変化は零→正と
なるので、変化率（ΔＲ1／Δｔ）は正となり、反対に
記憶状態が“０” の磁気抵抗効果記憶素子１０００に
対しては、抵抗の変化率（ΔＲ1／Δｔ）は負になる。
【０１２５】上記のような動作原理で、磁気抵抗効果記
憶素子１０００から信号の読み出しが可能となる。磁気
抵抗効果記憶素子１０００のようなＨＭスピンバルブ型
記憶素子において特徴的なことは、硬質磁性膜１１０の
磁化状態は読み出し中は不変であるので、ＮＤＲＯが可
能となることである。
【０１２６】なお、硬質磁性膜１１０の代わりに半硬質
磁性膜が用いられても良い。
【０１２７】また、硬質磁性膜１１０および軟磁性膜１
３０とが逆に配置されていてもよい。特に、導電膜１７
０を用いての磁界印加を効率的に行うためには、自由層
として用いる軟質磁性膜１３０は、導電膜１７０に、よ
り近接して配置するのが好ましい。
【０１２８】また、本実施の形態では、定電流印加の下
での抵抗値変化を電圧変化として検出する、いわゆる定
電流モードの例を示しているが、定電圧印加の下での抵
抗値変化を電流変化として検出する、いわゆる定電圧モ
ードによる記録情報の検出を用いても良い。
【０１２９】また、磁気抵抗効果記憶素子１０００の構
成は、磁気抵抗効果素子としても用いることができる。
この場合は、磁気抵抗効果記憶素子１０００の構成から
なる磁気抵抗効果素子は磁気ヘッドとして用いられ得、
記録媒体等から印加される磁界はＭＲ素子部１００によ
って感知される。また、磁気ヘッドとして用いられる場
合は、導電膜１７０は設けられていなくても良い。
【０１３０】（実施の形態２）図３に本発明の実施の形
態２における磁気抵抗効果記憶素子２０００の断面図を
示す。実施の形態１で示した磁気抵抗効果記憶素子１０
００と同一の構成要素については同一の参照符号で表
し、これらについての詳細な説明は省略する。
【０１３１】磁気抵抗効果記憶素子２０００は、反強磁
性膜を用いたスピンバルブ型（以下ではＡＦスピンバル
ブ型と呼ぶ）磁気抵抗効果記憶素子である。
【０１３２】磁気抵抗効果記憶素子２０００において
は、反強磁性膜１８０と交換結合した強磁性膜１９０
（第２の強磁性膜）と、非磁性絶縁膜１２０と、軟磁性
膜１３０（第１の強磁性膜）とによりＭＲ素子部１０１
が形成され、センス線およびビット線を構成する導電膜
１４１および１５０がＭＲ素子部１０１に接続されてい
る。軟磁性膜１３０は強磁性膜１９０よりも外部磁界に
対して磁化回転し易い。
【０１３３】強磁性膜１９０は、導電膜１７０（ワード
線）を流れる電流によって発生する磁界では磁化反転せ
ず、非磁性絶縁膜１２０を介して強磁性膜１９０と磁気
的に分離された軟磁性膜１３０のみが磁化反転する。従
って情報の書き込みと読み出しは軟磁性膜１３０の磁化
反転によってのみ行われ、ＮＤＲＯは困難であるが、磁
化反転させるための磁界のしきい値は一つで、動作原理
はシンプルである。
【０１３４】図４（ａ）および図４（ｂ）に、ＡＦスピ
ンバルブ型記憶素子である磁気抵抗効果記憶素子２００
０の動作原理を示す。
【０１３５】磁気抵抗効果記憶素子２０００において、
強磁性膜１９０は、反強磁性膜１８０と交換結合して、
その磁化は一方向にピン止めされている。
【０１３６】磁気抵抗効果記憶素子２０００への信号の
記録は、図４（ａ）に示すように、導電膜１７０に正の
パルス電流５１１または負のパルス電流５１２を流し、
軟磁性膜１３０のＨｓ以上の磁界を軟磁性膜１３０に印
加し、軟磁性膜１３０を磁化反転させ、 軟磁性膜１３
０の磁化方向により“１”または“０”の信号を記録す
ることにより行われる。
【０１３７】記録された信号の読み出しは、導電膜１４
１および１５０（図３）に定電流を流した状態で、導電
膜１７０に正または負の弱電流パルスを流して軟磁性膜
１３０のＨｓ以上の磁界を発生させ、軟磁性膜１３０が
磁化反転するか否かを判定することにより行われる。こ
の場合、導電膜１４１および１５０を通じてモニターさ
れたＭＲ素子部１０１の抵抗値の変化により、“１”ま
たは“０”の記憶状態が識別される。
【０１３８】例えば、図４（ｂ）に示される“１”およ
び“０”の記憶状態において、正のパルス電流５１３
（ただし、パルス電流５１３の大きさは、強磁性膜１９
０の磁化反転を起こさず、軟磁性膜１３０のみを磁化反
転させ得るものである）を導電膜１７０に流した場合
は、記憶状態“１” の磁気抵抗効果記憶素子２０００
に対しては抵抗値の変化はない（ΔＲ2＝０）。また、
正のパルス電流５１３を導電膜１７０に流した場合、記
憶状態“０” の磁気抵抗効果記憶素子２０００に対し
ては抵抗値が変化する（ΔＲ2≠０）。そして、反対に
負のパルス電流（図示せず）を導電膜１７０に流した場
合は、抵抗値の変化は上記と逆になる。
【０１３９】上記のような動作原理で、磁気抵抗効果記
憶素子２０００からの信号の読み出しが可能となる。磁
気抵抗効果記憶素子２０００のようなＡＦスピンバルブ
型記憶素子においては、信号の読み出し時に記録された
信号が破壊されるので、ＮＤＲＯは困難である。
【０１４０】しかし、磁気抵抗効果記憶素子２０００の
ようなＡＦスピンバルブ型記憶素子においてもＮＤＲＯ
は可能である。具体的には、図４（ｃ）に示すように、
ＭＲ素子部１０１の抵抗値と参照抵抗Ｒ1との差ΔＲ3を
検出する方法により信号を読み出せば、導電膜１７０に
パルス電流を流すことなく、記憶状態“１”または
“０”を読み出すことができる。この場合は、信号の読
み出し時に記録された信号が破壊されないので、ＮＤＲ
Ｏが可能である。このとき用いる参照抵抗Ｒ1の抵抗値
は、比較するＭＲ素子部の抵抗値変化の範囲内の値であ
ることが好ましく、磁気抵抗効果記憶素子が集積される
場合は、磁気抵抗効果記憶素子の一つを参照抵抗Ｒ1と
して用いることが好ましい。
【０１４１】なお、反強磁性膜１８０の代わりに磁化回
転抑制層が用いられても良い。
【０１４２】また、強磁性膜１９０および軟磁性膜１３
０とが逆に配置されていてもよい。
【０１４３】また、実施の形態１と同様に、磁気抵抗効
果記憶素子２０００の構成は、磁気抵抗効果素子として
も用いることができる。
【０１４４】実施の形態１および本実施の形態で示され
た硬質磁性膜１１０および強磁性膜１９０は、磁気抵抗
効果素子の固定層にあたる。硬質磁性膜１１０および強
磁性膜１９０として用いられる金属磁性膜としては、Ｃ
ｏまたはＣｏ−Ｆｅ，Ｎｉ−Ｆｅ，Ｎｉ−Ｆｅ−Ｃｏ合
金等の材料が優れている。特に、ＣｏまたはＣｏ−Ｆｅ
合金が大きなＭＲ比を得るのに良いので非磁性膜１２０
との界面にはＣｏ−ｒｉｃｈを用いることが望ましい。
【０１４５】また、更に、ＸＭｎＳｂ（ＸはＮｉ、Ｐ
ｔ、Ｐｄ、Ｃｕのうちの少なくとも一つから選ばれるの
が好ましい。）は、高い磁性分極率を有するため、ＭＲ
素子を構成した際、大きなＭＲ比が得られる。
【０１４６】硬質磁性膜１１０および強磁性膜１９０と
して用いられる酸化物磁性膜としては、ＭＦｅ2Ｏ4（Ｍ
はＦｅ，Ｃｏ，Ｎｉから選ばれる１種もしくは２種以上
の元素）が好ましい。これらは比較的高温まで強磁性を
示し、Ｆｅ−ｒｉｃｈに比べＣｏ，Ｎｉ−ｒｉｃｈは極
めて抵抗値が高い。また、Ｃｏ−ｒｉｃｈは磁気異方性
が大きいという特性があるので、これらの組成比の調整
により所望の特性の硬質磁性膜１１０および強磁性膜１
９０が得られる。
【０１４７】なお、硬質磁性膜１１０および強磁性膜１
９０の全体の膜厚は１ｎｍ以上１０ｎｍ以下が好まし
い。
【０１４８】更に、強磁性膜１９０に接する反強磁性膜
１８０として用いられる磁化回転抑制層としては、金属
層として不規則合金系のＩｒ−Ｍｎ，Ｒｈ−Ｍｎ，Ｒｕ
−Ｍｎ，Ｃｒ−Ｐｔ−Ｍｎ等があり、磁界中で成膜する
ことにより強磁性膜１９０と交換結合させることがで
き、工程が簡便となる利点がある。一方、規則合金系の
Ｎｉ−Ｍｎ，Ｐｔ−（Ｐｄ）−Ｍｎ等は規則化のための
熱処理が必要であるが、熱的安定性に優れており、特に
Ｐｔ−Ｍｎが好ましい。また酸化物膜としては、α−Ｆ
ｅ2Ｏ3やＮｉＯ、あるいはＬＴＯ3（ＬはＣｅを除く希
土類元素を示し、ＴはＦｅ、Ｃｒ、Ｍｎ、Ｃｏを示
す。）を用いることが好ましい。導電率の低いこのよう
な材料を用いる場合には、図３に示すように導体１４１
は、強磁性膜１９０と直接コンタクトが取れるように配
するのが好ましい。
【０１４９】実施の形態１および本実施の形態で示され
た軟質磁性膜１３０は、磁気抵抗効果素子の自由層にあ
たる。軟質磁性膜１３０として、ＣｏまたはＣｏ−Ｆ
ｅ、Ｎｉ−Ｆｅ、Ｎｉ−Ｆｅ−Ｃｏ合金等の材料が優れ
ている。また、軟質磁性膜１３０として、Ｎｉ−Ｆｅ−
Ｃｏ膜を用いる場合には、 ＮｉxＦｅyＣｏz ０．６≦ｘ≦０．９ ０≦ｙ≦０．３ ０≦ｚ≦０．４ の原子組成比のＮｉ−ｒｉｃｈの軟磁性膜、もしくは、 Ｎｉx'Ｆｅy'Ｃｏz' ０≦ｘ’≦０．４ ０≦ｙ’≦０．５ ０．２≦ｚ’≦０．９５ のＣｏ−ｒｉｃｈ膜を用いるのが望ましい。
【０１５０】これらの組成膜はセンサーやＭＲヘッド用
として要求される低磁歪特性（１×１０-5）を有する。
【０１５１】一般に、強磁性膜の磁化方向が層の平面方
向である場合、層の平面方向の大きさをｗ、層の厚みを
ｄとすると、外部磁界の強磁性膜の平面方向成分と同方
向の強磁性膜内部の反磁界成分は、ｄ／ｗの増加に伴っ
て大きくなる。すなわち、ＭＲＡＭデバイスの集積度の
上昇に伴い、ＭＲ素子部の微細パタ−ン化が進んでくる
と、強磁性膜の平面方向の反磁界成分が大きくなり、強
磁性膜を磁化させるためには大きな磁界が必要となる。
更には、この磁化状態を安定にするには大きな保磁力が
必要となり、ワード線の電流により発生する磁界による
強磁性膜の磁化反転が困難となる。
【０１５２】上記のように、ＭＲ素子部の幅がおよそサ
ブマイクロメートルサイズ以下となってくると、強磁性
膜の反磁界成分が無視できなくなり、強磁性膜の磁化に
大きな磁界が必要となる。
【０１５３】本発明は、この課題を外部磁界に対して磁
化方向が動きやすい自由層が、膜厚が薄くても保磁力が
小さい強磁性膜と非晶質層との組み合わせで構成された
ことを特徴、あるいは反強磁性的に交換結合した合成フ
ェリ磁性膜により構成されたことを特徴とし、本発明に
よって微細な形状の磁気抵抗効果記憶素子を可能とし、
これらを行列状に配置した高密度磁気抵抗効果記憶デバ
イスを実現するものである。本発明のこのような特徴に
ついては、後述の実施の形態３以降において更に詳しく
説明される。
【０１５４】（実施の形態３）図５（ａ）および図５
（ｂ）に本発明の実施の形態３におけるＭＲＡＭデバイ
ス３０００を示す。図５（ａ）は、ＭＲＡＭデバイス３
０００の上面図であり、図５（ｂ）は、ＭＲＡＭデバイ
ス３０００の一部分を示す斜視図である。実施の形態１
および２で示した磁気抵抗効果記憶素子１０００および
２０００と同一の構成要素については同一の参照符号で
表し、これらについての詳細な説明は省略する。ここで
は、ＭＲ素子部１００（１０１）は、角柱形状にて表し
ているが、実施の形態に応じて円柱状（または楕円柱
状）、円すい台形状または角すい台形状にて実現され得
る。またＭＲ素子部１００（１０１）における面内形状
は、形状異方性をつける上で、平面方向の幅をＷ1、長
さをＬ1として表すと、Ｌ1＞Ｗ1にて実現されることが
好ましい。
【０１５５】また、導電膜１７０によるＭＲ素子部１０
０（１０１）への効率的な磁界印加を実現させるため
の、より好ましい導電膜１７０の断面形状を図５（ｃ）
に示す。図５（ｃ）における角度ｈおよびｈ’（導電膜
１７０の角型形状の内の少なくとも１つの角における角
度を表す）が鋭角であることが好ましい。導電膜１７０
の断面形状において、角度ｈおよびｈ’は、ＭＲ素子部
１００（１０１）と対向する一辺と成される内角であ
る。
【０１５６】導電膜１７０の断面形状を図５（ｃ）に示
されるような形状とすることは、導電膜１７０を一様に
流れる電流において、ＭＲ素子部１００（１０１）に近
接する部分に流れる電流分を実効的に増加させることが
できるので、効果的にＭＲ素子部１００（１０１）に磁
界印加が行える上で好ましい。このような形状は、ＭＲ
ＡＭデバイス３０００の微細化に伴って、導電膜１７０
の断面形状のアスペクト比（幅／厚み）が低下する際に
は特に好ましい。
【０１５７】この様に磁界印加を効率良く行う場合に
は、ＭＲ素子部１００（１０１）内の自由層は、導電膜
１７０に、より近接するように配置するのが好ましい。
この様な配置にすることにより、直交して配置された導
電膜１７０とセンス線１５０にての合成磁界を用いる際
にも、ＭＲＡＭデバイスとしてのＭＲ素子選択の動作マ
ージンが取りやすく好ましい。このことは、導電膜１７
０にて発生させる磁界とセンス線１５０にて発生させる
磁界とが動作点にて１対１（つまり図１４におけるθ＝
４５°の場合）となることが最も磁化回転のための磁界
が少なくて済むことに依っている。
【０１５８】ＭＲＡＭデバイス３０００は、実施の形態
１および２で示した磁気抵抗効果記憶素子１０００また
は２０００を行列状に配置することにより構成される。
磁気抵抗効果記憶素子１０００および２０００は共に、
上述のＣＰＰＭＲ素子である。
【０１５９】図５（ａ）および（ｂ）に示すように、Ｃ
ＰＰＭＲ素子を用いたＭＲＡＭにおいては、各磁気抵抗
効果記憶素子は互いに並列につながれるため、磁気抵抗
効果記憶素子の個数Ｎが増加してもＳ／Ｎ比はほとんど
低下しない。
【０１６０】図６（ａ）に、本発明の実施の形態の他の
局面として、磁気抵抗効果記憶素子１００１の断面図を
示す。
【０１６１】磁気抵抗効果記憶素子１００１において
は、硬質磁性膜１１１と、非磁性導電膜１２１と、軟磁
性膜１３１とによりＭＲ素子部１０２が形成されてい
る。ＭＲ素子部１０２は、センス線およびビット線を構
成する導電膜１４２および１４３に接合される。また、
ワード線を構成する導電膜１７１が絶縁膜１６１を介し
てＭＲ素子部１０２上部に設けられている。このような
図６（ａ）に示される構成の磁気抵抗効果記憶素子１０
０１は、ＣＩＰＭＲ素子である。
【０１６２】図６（ｂ）に示すように、ＣＩＰＭＲ素子
型の磁気抵抗効果記憶素子１００１を行列状に配置して
ＭＲＡＭデバイス３００１が構成される。このとき、各
磁気抵抗効果記憶素子は互いに直列につながれることと
なる。このように、各磁気抵抗効果記憶素子が互いに直
列につながれた場合、磁気抵抗効果記憶素子の個数Ｎが
多くなると、一個の素子が示すＭＲ比は同じでも、ＭＲ
ＡＭ全体としてのＳ／Ｎ比は低下すると考えられる。
【０１６３】なお、図示される本発明の実施の形態全体
の大部分において、ＭＲ素子部がセンス線およびワード
線等の配線部よりも大きく表記されている。図５および
図６においてもそのように表記されている。しかし、こ
れは本発明の実施の形態を分かり易く説明するためのも
ので、ＭＲ素子部と配線部との大小関係は、上記に限定
されない。また、ＭＲ素子部に効率的な磁界印加を行う
には、配線部がＭＲ素子部を覆うような大小関係である
ことが好ましい。
【０１６４】上述のＭＲＡＭデバイス３０００および３
００１は磁気を活用する記憶素子であるので、電荷の蓄
積を活用する半導体記憶素子のＤＲＡＭとは異なり不揮
発性である。また、半導体のフラッシュ型記憶素子とは
異なり、書き込み／読み出し回数が原理的には無制限で
あり、且つ、書き込み／消去時間もｎｓのオーダーで早
いのが特徴である。
【０１６５】１つの磁気抵抗効果記憶素子についての動
作原理については、実施の形態１および２で既に述べた
とおりである。ところで、実際にＭＲＡＭデバイスを構
成する場合は、図５（ａ）、図５（ｂ）および図６
（ｂ）に示したように、これら磁気抵抗効果記憶素子を
行列状に配置する必要がある。その場合は、ワード線が
行列状に配置され、各ワード線の交差点に隣接してＭＲ
素子部が設けられる。なお、図５（ａ）、図５（ｂ）お
よび図６（ｂ）に示されるワード線（導電膜１７０また
は１７１）は、図１、図３および図６（ａ）との対比の
ため、行または列の一方向にしか記載されていない。行
列状に配置されたワード線については、後述の実施の形
態において更に詳しく述べる。
【０１６６】このとき選択された（Ｎ、Ｍ）番地のＭＲ
素子部に隣接して交差する２本のワード線によって発生
した磁界が、そのＭＲ素子部に印加される。また、この
とき、２本のワード線の内の１本をセンス線で代用させ
てもよい。
【０１６７】図１に示される磁気抵抗効果記憶素子１０
００を用いてＭＲＡＭデバイスを構成する場合は、上記
２本のワード線による合成磁界が、硬質磁性膜のアステ
ロイド型曲線にて表されるスウィッチング磁界の値を越
えれば情報の書き込みがなされる。また、その磁界の値
を越えずに、軟磁性膜のスウィッチング磁界の値を越え
れば情報の非破壊読み出しが所望の記憶素子について行
われる。
【０１６８】また、図２に示される磁気抵抗効果記憶素
子２０００の場合も、合成磁界で軟磁性膜を磁化反転さ
せて情報を書き込む点では基本的には同様である。ま
た、これらの記憶素子の情報の読み出しに関しては、
（Ｎ、Ｍ）番地の素子に隣接する２本のワード線（ある
いはワード線とセンス線）に電流パルスを流し、同じく
（Ｎ、Ｍ）番地の素子に接続されたセンス線およびビッ
ト線を通じてモニターされた抵抗変化により、（Ｎ、
Ｍ）番地の素子部の情報を読み出すことが可能である。
【０１６９】また、実施の形態２の図４（ｃ）で説明し
たように、ＭＲ素子部の抵抗値と参照抵抗との比較を行
えば、（Ｎ、Ｍ）番地のＭＲ素子部の情報の読み出しを
ＮＤＲＯとすることが可能である。
【０１７０】さらに、ワード線群とセンス線群に、トラ
ンジスタのようなスウィッチング素子をそれぞれ配置
し、番地指定の信号により、Ｎ行とＭ列のワード線とＮ
行Ｍ列のセンス線（ビット線）を選択して、（Ｎ、Ｍ）
番地の記憶素子を選択することができる。この際、特に
他経路を介した信号パルスの流入や信号パルスの高速化
に伴う高調波成分の逆戻りを防止し、信号パルスを効率
よく伝送するために、各記憶素子にダイオードあるいは
トランジスタを配することが望ましい。なかでも高速な
パルス応答に対応するために、これらのトランジスタと
してＭＯＳ型トランジスタを用いることが好ましい。
【０１７１】また、記憶素子の高密度化に伴って、ワー
ド線によって発生させる磁界の、選択するＭＲ素子部以
外の場所への漏れ磁界の問題が大きくなってくる。これ
ら漏れ磁界による選択されたＭＲ素子部以外への干渉効
果を低減させるために、（Ｎ、Ｍ）番地に対して磁界を
発生する１組のワード線のみに電流パルスを流すだけで
なく、その両端あるいは隣り合う少なくとも１本あるい
は１組以上のワード線にも電流パルスを流し、発生する
漏れ磁界を打ち消して、その影響を低減させることが好
ましい。
【０１７２】（実施の形態４）図７（ａ）〜図７（ｄ）
に、本発明の実施の形態４における磁気抵抗効果記憶素
子４０００の断面図を示す。
【０１７３】磁気抵抗効果記憶素子４０００において
は、ＭＲ素子部２００が、硬質磁性膜１１２、１１３お
よび１１４と、軟磁性膜１３２、１３３および１３４
と、非磁性絶縁膜１２２、１２３および１２４と、非磁
性膜２２２および２２３とにより形成される。また、ワ
ード線を構成する導電膜１７２が絶縁膜１６２を介して
ＭＲ素子部２００上部に設けられている。
【０１７４】ＭＲ素子部２００は、軟磁性膜／非磁性絶
縁膜／硬質磁性膜というパターンからなる構造を非磁性
膜を介して複数回積層した構造となっている。磁気抵抗
効果記憶素子４０００においては、積層数は３回となっ
ている。なお、積層数は任意の回数が設定される。
【０１７５】本実施の形態では、硬質磁性膜１１２、１
１３および１１４として保磁力がそれぞれ異なるものを
用い、その結果、記録時の磁界のしきい値が複数個存在
するので、１つの磁気抵抗効果記憶素子４０００に多値
記憶をさせることが可能である。各硬質磁性膜１１２、
１１３および１１４の保磁力を変化させるには、それぞ
れの組成を変化させても良いし、それぞれの膜厚を変え
ても良い。この場合、図７（ａ）に示すように、ＭＲ素
子部２００の抵抗値と参照抵抗Ｒ2との差ΔＲ4を検出す
る方法を用いて信号を読み出すことにより、多値記憶さ
れたそれぞれの信号（例えば“０”、“１”、“２”お
よび“３”等）を読み出すことができる。
【０１７６】磁気抵抗効果記憶素子４０００の積層数は
３回であり、図７（ａ）〜（ｄ）に示されるように、Ｍ
Ｒ素子部２００の磁化方向パターンは４パターンあるの
で、１つの磁気抵抗効果記憶素子４０００に４つの値
（“０”、“１”、“２”および“３”）を記憶させる
ことができる。
【０１７７】磁気抵抗効果記憶素子４０００において
は、導電膜１７２を流れるパルス電流５２１、５２２お
よび５２３によって発生する磁界により、硬質磁性膜１
１２、１１３および１１４を磁化反転させ、信号を書き
込む。本実施の形態では、硬質磁性膜１１２の保磁力が
一番小さく、硬質磁性膜１１４の保磁力が一番大きい。
このとき、導電膜１７２を流れるパルス電流の大きさを
調整することにより、硬質磁性膜１１２、１１３および
１１４の内の磁化反転させる硬質磁性膜を選択すること
ができる。図７（ａ）〜（ｄ）に示される本実施の形態
では、図７（ａ）から図７（ｄ）に移るに連れて、導電
膜１７２を流れるパルス電流の値が順に大きくなってい
る。図７（ａ）において導電膜１７２を流れるパルス電
流５２０の値は、図７（ｂ）におけるパルス電流５２１
の値よりも更に小さい。図７（ａ）では何れの硬質磁性
膜も磁化反転せず、図７（ｄ）では全ての硬質磁性膜が
磁化反転している。
【０１７８】読み出しは、上述のように、ＭＲ素子部２
００の抵抗値と参照抵抗Ｒ2との差ΔＲ4を検出する方法
を用いて信号を読み出す。
【０１７９】また、読み出しにおいては、導電膜１７２
に電流を流し、ＭＲ素子部２００の抵抗値の変化を読み
出すことにより行っても良い。この場合、ＭＲ素子部２
００の抵抗値の変化は、例えば参照抵抗Ｒ2の抵抗値と
の比較により検出され得る。
【０１８０】また、軟磁性膜１３２、１３３および１３
４においても保磁力がそれぞれ異なるものを用いても良
い。この場合、導電膜１７２を流れるパルス電流の大き
さを更に精密に調整し、軟磁性膜１３２、１３３および
１３４の内で、磁化反転する軟磁性膜と磁化反転しない
軟磁性膜とを設定することにより、１つの磁気抵抗効果
記憶素子４０００に更に多くの信号を記憶させることが
できる。また、この場合の信号の読み出しは、上述のよ
うに、ＭＲ素子部２００の抵抗値と参照抵抗Ｒ 2との差
ΔＲ4を検出する方法を用いて信号を読み出すのが好ま
しい。
【０１８１】また、全ての硬質磁性膜の磁化方向を固定
し、本発明の実施の形態２で示したように、軟磁性膜の
みを磁化反転させて信号を記憶させても良い。
【０１８２】（実施の形態５）本発明の実施の形態５と
して、実施の形態１で示したＭＲ素子部１００（図１）
についてより詳細に述べる。図８（ａ）〜図８（ｇ）
は、本発明の実施の形態５におけるＭＲ素子部１００の
断面図および斜視図である。
【０１８３】図８（ａ）に示されるＭＲ素子部１００に
おいては、ＭＲ比を大きくするために、自由層である軟
質磁性膜１３０は、非磁性絶縁膜１２０との界面に設け
られる界面磁性膜２２０と、非晶質磁性膜２１０とを備
えている。自由層は軟磁気特性が必要なため、Ｎｉ−ｒ
ｉｃｈである材料が用いられても良いが、本実施の形態
では、界面磁性膜２２０としてＣｏ−ｒｉｃｈが用いら
れ、非晶質磁性膜２１０としてＣｏＦｅＢまたはＣｏＭ
ｎＢ等が用いられる。このような構成とすることによ
り、軟質磁性膜１３０の膜厚が２ｎｍ以下であっても、
軟磁性特性を損なうことなく高ＭＲ比を得ることが可能
である。なお、本実施の形態に示されるような自由層を
用いた磁気抵抗効果記憶素子は、熱的安定性にも優れて
いる。
【０１８４】界面磁性膜２２０として、Ｎｉ、Ｃｏ、Ｆ
ｅの内の少なくとも１種の原子を主成分とする合金材料
が好ましく、また、Ｎｉ−Ｃｏ−Ｆｅを主成分とする合
金材料を用いる場合は、界面磁性膜２２０の原子組成比
が、ＮｉxＣｏyＦｅzにおいて、ｘが０〜０．４、ｙが
０．２〜０．９５、ｚが０〜０．５であることが望まし
い。
【０１８５】本実施の形態に示されるように、軟質磁性
膜１３０（自由層）として界面磁性膜２２０と非晶質磁
性膜２１０とを用いることで、磁性的な実効の厚みが２
ｎｍ以下である自由層を有する磁気抵抗効果記憶素子が
実現される。
【０１８６】このとき、界面磁性膜２２０の膜厚が厚い
と軟磁性特性が劣化し、ＭＲ比が低下するので、界面磁
性膜２２０の膜厚は２ｎｍ以下、望ましくは１．２ｎｍ
以下とする必要がある。またこの界面磁性膜２２０が有
効に働くためには、少なくとも０．２ｎｍ以上の膜厚は
必要であり、望ましくは０．８ｎｍ以上の膜厚がよい。
界面磁性膜２２０の材料としては、ＣｏまたはＣｏ高濃
度のＣｏ−Ｆｅ合金が優れている。
【０１８７】図８（ｂ）に、軟質磁性膜１３０（自由
層）として、交換結合型フェリ磁性膜を用いた場合のＭ
Ｒ素子部１００を示す。軟質磁性膜１３０に含まれる２
つの強磁性膜２３０および２５０は、非磁性膜２４０を
介して磁気的に交換結合している。このとき、非磁性膜
２４０の膜厚を適当な値（例えば、Ｒｕを用いた場合、
膜厚は０．６ｎｍ以上０．８ｎｍ以下）とすることによ
り、この交換結合を反強磁性的とすることが可能であ
る。図８（ｂ）に示されるＭＲ素子部１００において
は、非磁性膜２４０（例えばＲｕ）を介して反強磁性的
に交換結合した強磁性膜２３０および２５０の膜厚を互
いに異なるようにする、あるいは飽和磁化の大きさを互
いに異なるようにすることが特徴である。
【０１８８】また、図８（ｂ）に示される交換結合型フ
ェリ磁性膜構造の軟質磁性膜１３０の非磁性膜２４０と
しては、磁性膜間の交換結合を生じやすい非磁性金属膜
が望ましく、Ｃｕ、Ａｇ、Ａｕが用いられる。また、界
面の熱的安定性を考慮すると、Ｒｕ、Ｒｈ、Ｉｒ、Ｒｅ
等のほうがより望ましく、特にＲｕが優れている。さら
に、交換結合型フェリ磁性膜に用いる金属磁性膜として
は、Ｎｉ、Ｃｏ、Ｆｅの内いづれか１種もしくは２種以
上の元素を主成分とする金属磁性膜が望ましい。
【０１８９】強磁性体の飽和磁化の大きさは、磁化を決
定する材料固有の磁気モーメントの大きさに、その強磁
性体の体積（強磁性体内に含まれる磁気モーメントの数
に相当）を掛け合わせて決定される。図８（ｂ）に示さ
れる構成の場合には、交換結合型フェリ磁性膜に含まれ
る２つの強磁性膜２３０および２５０の平面方向のサイ
ズは同程度である。従って、２つの強磁性膜２３０およ
び２５０のそれぞれの平面方向の飽和磁化の大きさは、
互いの材料固有の磁気モーメントの強さと、膜厚によっ
て決定される。このような交換結合型フェリ磁性膜で構
成される自由層（軟質磁性膜１３０）においては、その
自由層としての役割を果たす磁性的な実効の膜厚が、実
質的に２つの強磁性膜２３０および２５０の膜厚（磁
化）の差となる。磁性的な実効の膜厚を薄くすること
は、デバイスの高感度化に効果がある。
【０１９０】図８（ｂ）に示されるようなＭＲ素子部１
００の構成での実施において、強磁性膜の厚みによって
磁化の大きさに差を付ける場合には特に、２つの強磁性
膜２３０および２５０の膜厚の差異は２ｎｍ以下が好ま
しい。このとき、上記のような意味では、磁性的な実効
の厚みが２ｎｍ以下である自由層を有する磁気抵抗素子
を実現することができる。
【０１９１】２つの強磁性膜の厚みの差異が２ｎｍ以上
の自由層にて磁化反転動作を行う場合には、反磁界成分
の上昇に伴い、より強い外部磁界が必要となる。ＭＲＡ
Ｍを構成する場合、外部磁界はワード線（あるいはセン
ス線）を用いて発生させ、ＭＲ素子部に印加される。こ
のワード線に低抵抗の銅（Ｃｕ）を用いた場合において
も、ワード線に最大５０ＭＡ／ｃｍ2程度までしか電流
を流すことができないとすると、デバイスの安定動作を
鑑みて動作マージンを考慮した場合、発生し得る外部磁
界から見積もられる強磁性膜の厚みの差異は、数ｎｍオ
ーダー以下が好ましい。図８（ｂ）に示されるような本
発明の構成の実施によれば、強磁性膜２３０および２５
０の厚みの差異は２ｎｍ以下が最も好ましいことが分か
った。また、自由層としての実効的な厚みが０．２ｎｍ
以下では、自由層としてのソフト性が劣化するため、実
効的な厚みは０．２ｎｍ以上が好ましい。
【０１９２】また、軟磁性膜１３０の磁化回転応答は、
２つの強磁性膜２３０および２５０が外部磁界の印加に
対して互いの磁化方向を反平行に保ったまま、２つの強
磁性膜の磁化の差によって生じる実効的な磁化の回転と
して行われるようにすることが好ましい。これは、磁界
印加により２つの強磁性膜の磁化の反平行状態を崩す磁
化回転は、２つの強磁性膜２３０および２５０間の交換
結合に打ち勝つ必要があるため、上記の反平行状態を保
ったままの磁化回転に比べてより高い外部磁場が必要と
なり、好ましくないからである。本実施の形態におい
て、図８（ｄ）に示すように外部磁界に対して、２つの
強磁性膜２３０および２５０の磁化ベクトルが互いに反
平行を保ったまま磁化回転するようにすれば、磁気抵抗
効果素子の低磁界動作に効果的である。
【０１９３】図８（ｄ）は、外部磁界Ｈ1からＨ2に磁界
印加方向が変わった際の強磁性膜２３０および２５０の
磁化方向の変化の様子を示している。図８（ｅ）〜
（ｇ）は、図８（ｄ）において、外部磁界Ｈ1からＨ2に
磁界印加方向が変わった際の強磁性膜２３０および２５
０の磁化方向の変化の様子を斜視図として模式的に示し
ている。なお、図８（ｅ）〜（ｇ）においては、強磁性
膜２３０および２５０以外の構成要素は、説明を容易に
するために省略されている。外部磁界Ｈ1からＨ2に磁界
印加方向が変わったとき、強磁性膜２３０および２５０
の磁化方向は、図８（ｅ）から図８（ｇ）に示されるよ
うに変化する。図８（ｆ）は、強磁性膜２３０および２
５０の磁化方向の変化の途中の様子を示している。軟質
磁性膜１３０の磁化回転応答は、強磁性膜２３０および
２５０の２つの磁化方向が反平行の関係を保った状態で
２つの磁化の差によって生じた実効的な磁化の回転とし
て行われる。
【０１９４】また、ＭＲＡＭデバイスのように、磁気抵
抗効果素子を用いるＲＡＭにおいては、サブミクロンオ
ーダーでの微細化に伴って、加工精度の低下や、加工素
子自体が磁性膜内の一つ一つの粒の影響を受けやすい状
態となり、素子の磁性層の単磁区化はより困難となって
くる。本発明のように、自由層を上記のような交換結合
型フェリ磁性構造にて構成することは、自由層の単磁区
化にも効果がある。
【０１９５】更に、単磁区化が図られるという利点と、
反強磁性的交換結合エネルギーにより２つの強磁性層が
磁気的に結合しているという特性が合わされることによ
り、本発明の磁気抵抗効果素子は熱安定性にも優れた特
性となる。
【０１９６】また、上記のような自由層に用いられる交
換結合型フェリ磁性膜の構成は、固定層である硬質強磁
性膜１１０に用いられても良い。この場合、図８（ｃ）
に示すような、非磁性膜２７０には、上述の通り、強磁
性膜２６０および２８０間の交換結合を生じやすい非磁
性金属膜が望ましく、Ｃｕ，Ａｇ，Ａｕが用いられる。
また、界面の熱的安定性を考慮すれば、Ｒｕ、Ｒｈ、Ｉ
ｒ、Ｒｅ等がより望ましい。特にＲｕが優れている。
【０１９７】また、交換結合型フェリ磁性膜に用いる金
属磁性膜としても、上述の通り、Ｎｉ、Ｃｏ、Ｆｅの内
いづれか１種もしくは２種以上の元素を主成分とする金
属磁性膜が望ましい。この場合にも、非磁性膜２７０の
膜厚が適当な厚み（０．４〜１ｎｍ）の時に、これに接
した強磁性体に反強磁性的な交換結合が生じる。特に、
非磁性膜２７０としてＲｕを用いる場合には、非磁性膜
２７０の膜厚は０．６〜０．８ｎｍが好ましい。さら
に、図３に示した反強磁性膜（磁化回転抑制層）１８０
を強磁性膜２６０および２８０に隣接させることによ
り、ピンニング効果を高める効果が得られる。
【０１９８】本実施の形態で示したようなＭＲ素子部１
００の構成は、実施の形態２および３で示したＭＲ素子
部１０１（図３）および１０２（図６）についても適用
される。
【０１９９】非磁性絶縁膜１２０としては、Ａｌ2Ｏ3や
ＭｇＯといった酸化物や、あるいは炭化物、窒化物が優
れている。あるいは、エネルギーギャップ値が２−６ｅ
Ｖの値を有するワイドギャップ半導体も好ましい。
【０２００】また、特に、非磁性膜１２１（図６
（ａ））として金属を用いる場合には、Ｃｕ，Ａｇ，Ａ
ｕ，Ｒｕなどがあるが、特にＣｕが優れている。
【０２０１】非磁性膜１２１の膜厚としては、磁性膜間
の相互作用を弱くするために少なくとも０．９ｎｍ以上
は必要である。また、非磁性膜１２１が厚くなるとＭＲ
比が低下してしまうので膜厚は１０ｎｍ以下、望ましく
は３ｎｍ以下とするべきである。また、膜厚が３ｎｍ以
下の場合は、各層の平坦性は重要となり、平坦性が悪い
と、非磁性膜で磁気的に分離されているはずの２つの強
磁性膜間に磁気的結合が生じてＭＲ比の劣化と感度の低
下が生ずる。従って、強磁性膜と非磁性膜との界面の凹
凸は０．５ｎｍ以下であることが望ましい。
【０２０２】非磁性絶縁膜１２０の膜厚としては、絶縁
性を確保するために、少なくとも０．３ｎｍ以上は必要
である。また、非磁性絶縁膜１２０の膜厚が厚くなりす
ぎるとトンネル電流が流れなくなるため、膜厚は３ｎｍ
以下にすることが望ましい。この場合においても、各層
の平坦性が重要で、平坦性が劣化すると、非磁性絶縁膜
１２０が破れて、トンネルリークが起こる。あるいは、
２つの強磁性膜（硬質磁性膜１１０および軟磁性膜１３
０）間に、磁気的結合が生じて、ＭＲ素子部１００のＭ
Ｒ比の劣化と感度の低下が生じる。従って、各強磁性膜
と非磁性絶縁膜との界面の凹凸は０．５ｎｍ以下、さら
に好ましくは０．３ｎｍ以下が良い。
【０２０３】本実施の形態において示されたＭＲ素子部
１００、１０１および１０２は、実施の形態１および２
と同様に、磁気抵抗効果素子として用いられても良い。
【０２０４】（実施の形態６）本発明の実施の形態６と
して、実施の形態１で示した磁気抵抗効果記憶素子１０
００の作製方法を示す。
【０２０５】図１を参照して、スパッタリングのターゲ
ットとしてＮｉ0.68Ｃｏ0.2Ｆｅ0.1 2（軟質磁性膜１３
０用）、Ａｌ（非磁性絶縁膜１２０用）、Ａｌ2Ｏ3（非
磁性絶縁膜１２０用）、Ｃｏ0.75Ｐｔ0.25（硬質磁性膜
１１０用）を用い（組成は全て原子比）、多元スパッタ
装置により基板（図示せず）上に、図１に示されたよう
なサンドイッチタイプのＭＲ素子部１００を作製した。
ＭＲ素子部１００の基本構成は、ＮｉＣｏＦｅ（１５）
／Ａｌ2Ｏ3（１．５）／ＣｏＰｔ（１０）である（この
ような構成要素の説明において、カッコ内は厚さ（ｎ
ｍ）を表し、“／”は、各構成物質同士の組み合わせを
表す）。なお各膜厚はシャッターで制御した。
【０２０６】Ａｌ2Ｏ3（非磁性絶縁膜１２０）の製膜方
法としては、Ａｌを製膜したうえで酸化工程を経て作製
する方法（方法Ａ）と、Ａｌ2Ｏ3をそのままスパッタし
て作製する方法（方法Ｂ）とを行い、それぞれの非磁性
絶縁膜１２０について検討した。上記Ａｌの酸化工程と
しては、真空漕内での自然酸化によるもの、真空漕内で
の加温下での自然酸化によるもの、あるいは真空漕内で
のプラズマ中においての酸化によるものそれぞれについ
て行った。そして、何れの工程に対しても良好な非磁性
絶縁膜が得られた。
【０２０７】ＭＲ素子部１００の作製後、硬質磁性膜１
１０のＣｏＰｔを着磁し、ＭＲ素子部１００のＭＲ特性
を室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ
比は上述の方法Ａ、Ｂにおいて、それぞれ３０％、１８
％であった。ＭＲが生じる磁界幅は５ Ｏｅ、１０ Ｏ
ｅであった。このときの接合面積は、およそ０．２５平
方マイクロメートルであった。このうち、ＭＲ比の高か
った方法Ａを用いて、図１に示したような磁気抵抗効果
記憶素子１０００を作製した。センス線およびビット線
用の導電膜１４０および１５０にはＰｔまたはＡｕを用
い、ワード線用の導電膜１７０にはＡｌ、ＡｕＣｒ、Ｔ
ｉ／Ａｕ、Ｔａ／Ｐｔ、Ｃｒ／Ｃｕ／Ｐｔ／Ｔａまたは
ＴｉＷなどを用いた。ＭＲ素子部１００と導電膜１７０
との絶縁にはＣａＦ2またはＳｉＯ2を用い、また、Ｓｉ
3Ｎ4も用いられる。
【０２０８】上記のような方法で作製された磁気抵抗効
果記憶素子１０００の動作を以下のように確認した。
【０２０９】まず、図９（ａ）に示すようなパルス電流
５３１を導電膜１７０（ワード線）に流して硬質磁性膜
１１０を一方向に磁化した。次に、やはり導電膜１７０
に、図９（ｂ）上側のグラフに示すようなパルス電流５
３２を流し、導電膜１４０および１５０（センス線およ
びビット線）を通じて測定した記憶素子の電圧変化（Δ
Ｒ5／Δｔ）をモニターした。電圧変化（ΔＲ5／Δｔ）
の結果は、図９（ｂ）の下側のグラフに示すように記憶
情報に応じたパルス５３３が検出され、非磁性膜に絶縁
体を用いた所望の磁気抵抗効果記憶素子１０００が実現
できたことが分かった。
【０２１０】（実施の形態７）本発明の実施の形態７と
して、実施の形態２で示した磁気抵抗効果記憶素子２０
００の作製方法を示す。
【０２１１】上述の実施の形態６と同様の方法で、図３
に示すような磁気抵抗効果記憶素子２０００を作製し
た。
【０２１２】ターゲットにＣｏ0.9Ｆｅ0.1（軟質磁性膜
１３０用）、Ａｌ（非磁性絶縁膜１２０用）、Ｎｉ0.2
Ｆｅ2.8Ｏ4（強磁性膜１９０用）、ＩｒＭｎ（反強磁性
膜１８０としての磁化回転抑制層用）を用い、Ｃｏ0.9
Ｆｅ0.1（７）／Ａｌ2Ｏ3（１．８）／Ｎｉ0.2Ｆｅ2.8
Ｏ4（１０）／ＩｒＭｎ（１５）の基本構成部分を持つ
ＭＲ素子部１０１を作製した。なお、Ａｌ2Ｏ3は、上述
の方法Ａの方法で作製した。
【０２１３】ＭＲ素子部１０１のＭＲ特性を室温、印加
磁界１００ Ｏｅで測定したところ、ＭＲ比はおよそ２
６％であった。このときの接合面積は、およそ０．７平
方マイクロメートルであった。
【０２１４】導電膜１４１および１５０にはＡｕを用
い、導電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１
０１と導電膜１７０との絶縁にはＳｉＯ2を用いてい
る。なお、本実施の形態では絶縁にＳｉＯ2を用いた
が、ＣａＦ2またはＡｌ2Ｏ3も用いられ得、あるいはＳ
ｉ3Ｎ4が用いられても良い。
【０２１５】上記のような方法で作製された磁気抵抗効
果記憶素子２０００の動作を以下のように確認した。
【０２１６】まず、図１０（ａ）に示すようなパルス電
流５４１を導電膜１７０に流して軟質磁性膜１３０を一
方向に磁化した。次に、やはり導電膜１７０に、図１０
（ｂ）上側のグラフに示すようなパルス電流５４２を流
し、導電膜１４１および１５０を通じて測定した記憶素
子の電圧変化（ΔＶ1）をモニターした。電圧変化（Δ
Ｖ1）の結果は、図１０（ｂ）下側のグラフに示すよう
に、記憶情報に応じた電圧変化５４３として検出でき、
所望の磁気抵抗効果記憶素子２０００が実現できたこと
が分かった。
【０２１７】（実施の形態８）本発明の実施の形態８と
して、実施の形態５で示したＭＲ素子部１００の作製方
法を示す。
【０２１８】上述の実施の形態６と同様の方法で、図８
（ａ）に示すようなＭＲ素子部１００を作製した。
【０２１９】ターゲットにＣｏ0.9Ｆｅ0.1（界面磁性膜
２２０用）、Ｃｏ（界面磁性膜２２０および硬質磁性膜
１１０用）、Ａｌ（非磁性絶縁膜１２０用）、ＣｏＭｎ
Ｂ（非晶質磁性膜２１０）を用い、ＭＲ素子部１００と
して、ＣｏＭｎＢ（１）／Ｃｏ（１）／Ａｌ2Ｏ3（１．
５）／Ｃｏ（２）の構成を成すＭＲ素子部と、ＣｏＦｅ
Ｂ（１）／Ｃｏ0.9Ｆｅ0.1（１）／Ａｌ2Ｏ3（１．５）
／Ｃｏ（２）の構成を成すＭＲ素子部とを作製した。な
お、両者ともＡｌ2Ｏ3は、上述の方法Ａの方法で作製し
た。
【０２２０】ＭＲ素子部１００が設けられる基板（図示
せず）としては、表面を熱酸化処理したＳｉ基板、ある
いはＡｌ2Ｏ3・ＴｉＣなどを用いた。基板上に下地層と
してＴａやＣｕ、ＮｉＦｅ、Ｐｔなどの単層膜あるいは
積層膜を目的に応じて作製し、その上に上述のＭＲ素子
部１００を作製した。更に、上部のキャップ層としてＴ
ａやＣｕ、ＮｉＦｅ、Ｐｔなどの単層膜あるいは積層膜
を目的に応じて作製した。
【０２２１】作製されたＭＲ素子部１００のＭＲ特性を
室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比
はおよそ３２％および２９％であった。このときの接合
面積は、およそ０．２５平方マイクロメートルであっ
た。
【０２２２】更に、上記のように作製されたＭＲ素子部
１００を用いて、実施の形態１で示した磁気抵抗効果記
憶素子１０００を構成した。導電膜１４０および１５０
にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒ
を用いた。ＭＲ素子部１００と導電膜１７０との絶縁に
はＳｉＯ2を用いている。なお、本実施の形態では絶縁
にＳｉＯ2を用いたが、ＣａＦ2、Ａｌ2Ｏ3あるいはＳｉ
3Ｎ4を用いても良い。
【０２２３】上記のような方法で作製された磁気抵抗効
果記憶素子１０００の動作を、実施の形態６における図
９に示した方法と同様の方法で確認した。その結果、上
述の２種類のそれぞれのＭＲ素子部１００を備えた磁気
抵抗効果記憶素子１０００は両者とも、図９（ｂ）に示
されるような記憶情報に応じたパルスが検出され、本発
明の磁気抵抗効果記憶素子１０００が実現できたことが
分かった。
【０２２４】（実施の形態９）本発明の実施の形態９と
して、実施の形態４で示した磁気抵抗効果記憶素子４０
００の作製方法を示す。
【０２２５】上述の実施の形態６と同様の方法で、図７
（ａ）〜図７（ｄ）に示すような磁気抵抗効果記憶素子
４０００を作製した。ターゲットとして、軟質磁性膜１
３２、１３３および１３４用にＮｉ0.68Ｃｏ0.2Ｆｅ
0.12、非磁性絶縁膜１２２、１２３および１２４用にＡ
ｌ、また、それぞれ保磁力の違う硬質磁性膜１１２、１
１３および１１４用にＣｏ0.9Ｆｅ0.1、ＣｏおよびＣｏ
0.5Ｆｅ0.5を用い、ＭＲ素子部２００を作製した。硬質
磁性膜の保磁力の大きさは、Ｃｏ0.9Ｆｅ0.1＞Ｃｏ＞Ｃ
ｏ0.5Ｆｅ0.5の順になっている。
【０２２６】作製したＭＲ素子部２００は、Ｎｉ0.68Ｃ
ｏ0.2Ｆｅ0.12（１０）／Ａｌ2Ｏ3（１．５）／Ｃｏ0.9
Ｆｅ0.1（１５）／Ａｌ2Ｏ3（１５）／Ｎｉ0.68Ｃｏ0.2
Ｆｅ0.12（１０）／Ａｌ2Ｏ3（１．５）／Ｃｏ（１５）
／Ａｌ2Ｏ3（１５）／Ｎｉ 0.68Ｃｏ0.2Ｆｅ0.12（１
０）／Ａｌ2Ｏ3（１．５）／Ｃｏ0.5Ｆｅ0.5（１５）の
構成で、３接合アレイを形成している。なお、Ａｌ2Ｏ3
は上述の方法Ａの方法で作製した。ＭＲ素子部２００の
ＭＲ特性を室温、印加磁界１００ Ｏｅで測定したとこ
ろ、アレイとしてのＭＲ比はおよそ２８％であった。こ
のときの接合面積は、およそ０．２５平方マイクロメー
トルであった。
【０２２７】センス線およびビット線として用いられる
導電膜（実施の形態１の導電膜１４０および１５０と同
様の導電膜、図７（ａ）〜図７（ｄ）において図示せ
ず）にはＡｕを用い、ワード線として用いられる導電膜
１７２にはＡｕＣｒを用いた。ＭＲ素子部２００と導電
膜１７２との絶縁にはＳｉＯ2を用いている。なお、本
実施の形態では絶縁にＳｉＯ2を用いたが、ＣａＦ2、Ａ
ｌ2Ｏ3あるいはＳｉ3Ｎ4を用いても良い。
【０２２８】上記のような方法で作製された磁気抵抗効
果記憶素子２０００の動作を以下のように確認した。
【０２２９】まず、図１１（ａ）に示すように、導電膜
１７２にパルス電流５５１を流して硬質磁性膜１１２、
１１３および１１４を一方向に磁化した。次に、図１１
（ｂ）に示すような立ち上がり方に傾斜の有るパルス電
流５５２によって、それぞれの硬質磁性膜１１２、１１
３および１１４の磁化方向を順番に反転させ、センス線
およびビット線を通じて電圧変化ΔＶ2をモニターし
た。その結果、記憶情報に応じた電圧変化５５３が検出
され、磁気抵抗効果記憶素子４０００に多値が記録され
たことが確認された。
【０２３０】本発明の磁気抵抗効果記憶素子４０００に
おいては、適当なバイアスを印加することによる多値記
録を行うことが出来る。また、定バイアス下における電
圧変化ΔＶ2に応じて記録情報を検出することが出来
る。
【０２３１】（実施の形態１０）本発明の実施の形態１
０として、実施の形態５で示したＭＲ素子部１００の作
製方法を示す。
【０２３２】上述の実施の形態６と同様の方法で、図８
（ｂ）に示すようなＭＲ素子部１００を作製した。
【０２３３】ターゲットに交換結合型フェリ磁性膜にお
ける金属の強磁性膜２３０および２５０用としてＣｏ
0.9Ｆｅ0.1またはＮｉ0.81Ｆｅ0.19、金属の非磁性膜２
４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、
硬質磁性膜１１０用にＣｏ0.9Ｆｅ0.1を用いた。
【０２３４】ＭＲ素子部１００として、Ｃｏ0.9Ｆｅ0.1
（１．９）／Ｒｕ（０．７）／Ｃｏ 0.9Ｆｅ0.1（２．
９）／Ａｌ2Ｏ3（１．２）／Ｃｏ0.9Ｆｅ0.1（２０）の
構成から成るＭＲ素子部と、Ｎｉ0.81Ｆｅ0.19（３）／
Ｒｕ（０．７）／Ｎｉ0.81Ｆｅ 0.19（２）／Ａｌ2Ｏ
3（１．２）／Ｃｏ0.9Ｆｅ0.1（２０）の構成から成る
ＭＲ素子部とを作製した。なお、Ａｌ2Ｏ3は、上述の方
法Ａの方法で作製した。作製されたＭＲ素子部１００の
ＭＲ特性を室温、印加磁界１００ Ｏｅで測定したとこ
ろ、両者ともＭＲ比はおよそ２５％程度であった。この
ときの接合面積は、およそ０．０５平方マイクロメート
ルであった。
【０２３５】本実施の形態のＭＲ素子部１００は、Ｃｏ
0.9Ｆｅ0.1（４．８）／Ａｌ2Ｏ3（１．２）／Ｃｏ0.9
Ｆｅ0.1（２０）またはＮｉ0.81Ｆｅ0.19（５）／Ａｌ2
Ｏ3（１．２）／Ｃｏ0.9Ｆｅ0.1（２０）の基本構成を
持つようなＭＲ素子部に比べて、抗磁力が小さいことが
分かった。このことは、図８（ｂ）の様な構造をとるこ
とにより、反磁界の影響が低減したことによるものであ
る。
【０２３６】更に、上記のように作製されたＭＲ素子部
１００を用いて、実施の形態１で示した磁気抵抗効果記
憶素子１０００を構成した。導電膜１４０および１５０
にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒ
を用いた。ＭＲ素子部１００と導電膜１７０との絶縁に
はＳｉＯ2を用いている。なお、本実施の形態では絶縁
にＳｉＯ2を用いたが、ＣａＦ2、Ａｌ2Ｏ3あるいはＳｉ
3Ｎ4を用いても良い。
【０２３７】上記のような方法で作製された磁気抵抗効
果記憶素子１０００の動作を、実施の形態６における図
９（ａ）および図９（ｂ）に示した方法と同様の方法で
確認した。その結果、上述の２種類のそれぞれのＭＲ素
子部１００を備えた磁気抵抗効果記憶素子１０００は両
者とも、図９（ｂ）に示されるような記憶情報に応じた
パルスが検出され、本発明の磁気抵抗効果記憶素子１０
００が実現できたことが分かった。
【０２３８】（実施の形態１１）本発明の実施の形態１
１として、実施の形態２で示した磁気抵抗効果記憶素子
２０００の作製方法を示す。本実施の形態における磁気
抵抗効果記憶素子２０００は、実施の形態５の図８
（ｂ）で示した軟質磁性膜１３０を備える。
【０２３９】上述の実施の形態６と同様の方法で、実施
の形態５の図８（ｂ）で示した軟質磁性膜１３０を備え
たＭＲ素子部１０１（図３）を作製した。
【０２４０】ターゲットに交換結合型フェリ磁性膜にお
ける金属の強磁性膜２３０および２５０用としてＣｏ
0.9Ｆｅ0.1またはＮｉ0.81Ｆｅ0.19、金属の非磁性膜２
４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、
強磁性膜１９０用にＣｏ0.5Ｆｅ0.5および反強磁性膜１
８０としての磁化回転抑制層用にＩｒＭｎを用いた。
【０２４１】ＭＲ素子部１０１として、Ｃｏ0.9Ｆｅ0.1
（１．９）／Ｒｕ（０．７）／Ｃｏ 0.9Ｆｅ0.1（２．
９）／Ａｌ2Ｏ3（１．２）／Ｃｏ0.5Ｆｅ0.5（２０）／
ＩｒＭｎ（３０）の構成から成るＭＲ素子部と、Ｎｉ
0.81Ｆｅ0.19（３）／Ｒｕ（０．７）／Ｎｉ0.81Ｆｅ
0.19（２）／Ａｌ2Ｏ3（１．２）／Ｃｏ0.5Ｆｅ0.5（２
０）／ＩｒＭｎ（３０）の構成から成るＭＲ素子部とを
作製した。なお、Ａｌ2Ｏ3は、上述の方法Ａの方法で作
製した。
【０２４２】作製されたＭＲ素子部１０１のＭＲ特性を
室温、印加磁界１００ Ｏｅで測定したところ、両者と
もＭＲ比はおよそ３０％程度であった。このときの接合
面積は、およそ０．０５平方マイクロメートルであっ
た。
【０２４３】本実施例のＭＲ素子部１０１は、Ｃｏ0.9
Ｆｅ0.1（４．８）／Ａｌ2Ｏ3（１．２）／Ｃｏ0.5Ｆｅ
0.5（２０）／ＩｒＭｎ（３０）、Ｎｉ0.81Ｆｅ
0.19（５）／Ａｌ2Ｏ3（１．２）／Ｃｏ0.5Ｆｅ0.5（２
０）／ＩｒＭｎ（３０）の基本構成を持つようなＭＲ素
子部に比べて、抗磁力が小さいことが分かった。このこ
とは、図８（ｂ）の様な構造をとることにより、反磁界
の影響が低減したことによるものである。
【０２４４】更に、上記のように作製されたＭＲ素子部
１０１を用いて、実施の形態２で示した磁気抵抗効果記
憶素子２０００を構成した。導電膜１４１および１５０
にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒ
を用いた。ＭＲ素子部１０１と導電膜１７０との絶縁に
はＳｉＯ2を用いている。なお、本実施の形態では絶縁
にＳｉＯ2を用いたが、ＣａＦ2、Ａｌ2Ｏ3あるいはＳｉ
3Ｎ4を用いても良い。
【０２４５】上記のような方法で作製された磁気抵抗効
果記憶素子２０００の動作を、実施の形態７における図
１０（ａ）および図１０（ｂ）に示した方法と同様の方
法で確認した。
【０２４６】その結果、上述の２種類のそれぞれのＭＲ
素子部１０１を備えた磁気抵抗効果記憶素子２０００は
両者とも、図１０（ｂ）に示されるような記憶情報に応
じた電圧変化が検出され、本発明の磁気抵抗効果記憶素
子２０００が実現できたことが分かった。
【０２４７】なお、磁化回転抑制層としてＩｒＭｎを用
いたが、ＰｔＭｎ、ａ−Ｆｅ2Ｏ3、ＮｉＯを用いても良
い。また、磁化回転抑制層としてＹＦｅＯ3あるいはＳ
ｍＦｅＯ3などのペロブスカイト型酸化物を用いても良
い。
【０２４８】（実施の形態１２）本発明の実施の形態１
２として、実施の形態５の図８（ｂ）で示した軟質磁性
膜１３０を備えた、実施の形態１で示した磁気抵抗効果
記憶素子１０００の作製方法を示す。
【０２４９】上述の実施の形態６と同様の方法で、図８
（ｂ）に示すような実施の形態５で示した軟質磁性膜１
３０を備えたＭＲ素子部１００を作製した。また、本実
施の形態においては、非磁性絶縁膜１２０の替わりに非
磁性導電膜１２１（図６（ａ））を用いている。即ち、
本実施の形態における磁気抵抗効果記憶素子１０００
は、ＧＭＲ素子である。
【０２５０】ターゲットに、強磁性膜２３０および２５
０用としてＮｉ0.68Ｃｏ0.2Ｆｅ0.1 2、非磁性導電膜１
２１用としてＣｕ、硬質強磁性膜１１０用としてＣｏ
0.9Ｆｅ 0.1を用いた。
【０２５１】ＭＲ素子部１００として、Ｃｏ0.9Ｆｅ0.1
（２０）／Ｃｕ（３）／Ｎｉ0.68Ｃｏ0.2Ｆｅ
0.12（２）／Ｒｕ（０．７）／Ｎｉ0.68Ｃｏ0.2Ｆｅ
0.12（３）から成るＣＰＰ構造のＭＲ素子部を作製し
た。
【０２５２】作製されたＭＲ素子部１００のＭＲ特性を
室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比
はおよそ１６％であった。このときの接合面積は、およ
そ０．０５平方マイクロメートルであった。
【０２５３】更に、上記のように作製されたＭＲ素子部
１００を用いて、実施の形態１で示した磁気抵抗効果記
憶素子１０００を構成した。導電膜１４０および１５０
にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒ
を用いた。ＭＲ素子部１００と導電膜１７０との絶縁に
はＳｉＯ2を用いている。なお、本実施の形態では絶縁
にＳｉＯ2を用いたが、ＣａＦ2、Ａｌ2Ｏ3あるいはＳｉ
3Ｎ4を用いても良い。
【０２５４】上記のような方法で作製された磁気抵抗効
果記憶素子１０００の動作を、実施の形態６における図
９（ａ）および図９（ｂ）に示した方法と同様の方法で
確認した。その結果、図９（ｂ）に示されるような記憶
情報に応じたパルスが検出され、本発明の磁気抵抗効果
記憶素子１０００が実現できたことが分かった。
【０２５５】（実施の形態１３）本発明の実施の形態１
３として、実施の形態２の図３で示した磁気抵抗効果記
憶素子２０００の作製方法を示す。本実施の形態におけ
る磁気抵抗効果記憶素子２０００は、実施の形態５の図
８（ｂ）で示した軟質磁性膜１３０を備える。
【０２５６】上述の実施の形態６と同様の方法で、実施
の形態５の図８（ｂ）で示した軟質磁性膜１３０を備え
たＭＲ素子部１０１（図３）を作製した。また、本実施
の形態においては、非磁性絶縁膜１２０の替わりに非磁
性導電膜１２１（図６（ａ））を用いている。即ち、本
実施の形態における磁気抵抗効果記憶素子２０００は、
ＧＭＲ素子である。
【０２５７】ターゲットに、強磁性膜２３０および２５
０用としてＮｉ0.68Ｃｏ0.2Ｆｅ0.1 2、非磁性導電膜１
２１用としてＣｕ、強磁性膜１９０用としてＣｏ0.9Ｆ
ｅ0.1、反強磁性膜１８０としての磁化回転抑制層用と
してＰｔＭｎを用いた。
【０２５８】ＭＲ素子部１０１として、ＰｔＭｎ（３
０）／Ｃｏ0.9Ｆｅ0.1 （２０）／Ｃｕ（３）／Ｎｉ
0.68Ｃｏ0.2Ｆｅ0.12（２）／Ｒｕ（０．７）／Ｎｉ
0.68Ｃｏ0.2Ｆｅ0.12（３）から成るＣＰＰ構造のＭＲ
素子部を作製した。
【０２５９】作製されたＭＲ素子部１０１のＭＲ特性を
室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比
はおよそ１９％であった。このときの接合面積は、およ
そ０．０５平方マイクロメートルであった。
【０２６０】更に、上記のように作製されたＭＲ素子部
１０１を用いて、実施の形態２で示した磁気抵抗効果記
憶素子２０００を構成した。導電膜１４１および１５０
にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒ
を用いた。ＭＲ素子部１０１と導電膜１７０との絶縁に
はＳｉＯ2を用いている。なお、本実施の形態では絶縁
にＳｉＯ2を用いたが、ＣａＦ2、Ａｌ2Ｏ3あるいはＳｉ
3Ｎ4を用いても良い。
【０２６１】上記のような方法で作製された磁気抵抗効
果記憶素子２０００の動作を、実施の形態７における図
１０（ａ）および図１０（ｂ）に示した方法と同様の方
法で確認した。
【０２６２】その結果、上述の２種類のそれぞれのＭＲ
素子部１０１を備えた磁気抵抗効果記憶素子２０００は
両者とも、図１０（ｂ）に示されるような記憶情報に応
じた電圧変化が検出され、本発明の磁気抵抗効果記憶素
子２０００が実現できたことが分かった。
【０２６３】（実施の形態１４）図１２（ａ）〜図１２
（ｆ）に、本発明の実施の形態１４におけるＭＲＡＭデ
バイス５０００を示す。図１２（ａ）および図１２
（ｂ）は、ＭＲＡＭデバイス５０００およびその一部を
示す斜視図である。図１２（ｆ）は、ＭＲＡＭデバイス
５０００の上面図である。実施の形態１〜３で示した磁
気抵抗効果記憶素子１０００および２０００と同一の構
成要素については同一の参照符号で表し、これらについ
ての詳細な説明は省略する。
【０２６４】ＭＲＡＭデバイス５０００は、複数の磁気
抵抗効果記憶素子１０１０を、２５６×２５６の行列状
に配したＭＲＡＭデバイスである。なお、磁気抵抗効果
記憶素子１０１０は任意の数が配置され得る。
【０２６５】図１２（ｂ）に示すように、磁気抵抗効果
記憶素子１０１０は、実施の形態３の図５（ｂ）で示し
た磁気抵抗効果記憶素子１０００または２０００の構成
に、更にワード線１７３を備えた構造となっている。ワ
ード線１７０および１７３は、好ましくは図１２（ｂ）
に示すようにＭＲ素子部１００（または１０１）の上下
部に沿って配置されるが、磁界がＭＲ素子部１００（ま
たは１０１）に効果的に印加可能であれば、図１２
（ｂ）に示される配置に限定されるものではない。図１
２（ｃ）〜（ｅ）は、ワード線１７０および１７３の実
施の形態を示している。
【０２６６】図１２（ｃ）は、ＭＲ素子部１００（また
は１０１）に対して効率的に磁界印加が可能な様にワー
ド線の配置を一定角ずらして配置したものを示してい
る。また、図１２（ｄ）は、ワード線１７０をセンス線
１４０にて代用させたものを示している。図１２（ｅ）
は、ワード線１７０および１７３をＭＲ素子部１００
（１０１）の横側に配置したものを示している。図１２
（ｅ）は、両ワード線１７０および１７３に同方向に電
流を流して、発生する合成磁界と直交するセンス線１４
０（１４１）との合成磁界を用いてＭＲ素子部１００
（１０１）に記録を行うものである。
【０２６７】まず、磁気抵抗効果記憶素子１０１０が、
磁気抵抗効果記憶素子１０００の構成にワード線１７３
を備えた構成である場合について説明する。
【０２６８】この場合、作製された磁気抵抗効果記憶素
子１０１０が備えるＭＲ素子部１００は、実施の形態１
０で示したＮｉ0.81Ｆｅ0.19（３）／Ｒｕ（０．７）／
Ｎｉ 0.81Ｆｅ0.19（２）／Ａｌ2Ｏ3（１．２）／Ｃｏ
0.9Ｆｅ0.1（２０）の構成から成っている。また、ＭＲ
素子部１００がＮｉ0.81Ｆｅ0.19（２）／Ｒｕ（０．
７）／Ｎｉ0.81Ｆｅ0.19（３）／Ａｌ2Ｏ3（１．２）／
Ｃｏ0.9Ｆｅ0.1（２０）の構成から成るものについても
作製した。
【０２６９】導電膜１４０および１５０にはＡｕ、Ｃｕ
あるいはＡｌを用い、導電膜１７０および１７３にはＣ
ｕを用いた。ＭＲ素子部１０１と導電膜１７０との絶縁
にはＳｉＯ2を用いている。なお、本実施の形態では絶
縁にＳｉＯ2を用いたが、ＣａＦ2、Ａｌ2Ｏ3あるいはＳ
ｉ3Ｎ4を用いても良い。
【０２７０】導電膜１４０および１５０（センス線およ
びビット線）、導電膜１７０および１７３（ワード線）
は、図１２（ａ）に示すように行列状に配置されてい
る。また、アドレス指定用のスイッチ部３０１および３
１１と、信号検出部３０２および３１２が、図１２
（ｆ）に示すように配置されている。なお、図１２
（ｆ）において、説明の簡便のため導電膜１７３は省略
されている。スイッチ部３０１および３１１により任意
の導電膜１４０および１５０、導電膜１７０および１７
３が選択される。また、信号検出部３０２および３１２
によって、各導電膜の電流値または電圧値が検出され
る。
【０２７１】ＭＲ素子部１００への記憶の書き込みにつ
いては、電流パルスを行要素と列要素の導電膜１７０お
よび１７３にそれぞれに流し、発生する合成の磁界によ
って、特定のＭＲ素子部１００に対してのみ磁化状態を
変化させることにより行われる。
【０２７２】ＭＲＡＭデバイス５０００の情報の書き込
みおよび読み出し動作は、基本的には実施の形態６の図
９（ａ）および図９（ｂ）に示される動作と同様であ
る。任意の記憶状態にあるＭＲＡＭデバイス５０００に
対する読み出し動作を以下のように確認した。
【０２７３】スイッチ部３０１および３１１により、特
定の導電膜１４０および１５０、導電膜１７０および１
７３が選択される。そして、選択された各導電膜に対応
するＭＲ素子１００の抵抗値をモニターしながら、軟質
磁性膜１３０（図１）を磁化反転させるための磁場を選
択されたＭＲ素子部１００に印加した。このとき、図９
（ｂ）に示されるような記憶情報に応じたパルスが、信
号検出部３０２または３１２を通じて検出された。な
お、このとき、記憶状態は保存されていることから、読
み出し動作がＮＤＲＯ動作であることが確認された。こ
れらの結果により、本発明のＭＲＡＭデバイス５０００
が実現できたことが分かった。
【０２７４】次に、磁気抵抗効果記憶素子１０１０が、
実施の形態１１で示した磁気抵抗効果記憶素子２０００
の構成にワード線１７３を備えた構成である場合につい
て説明する。
【０２７５】この場合、作製された磁気抵抗効果記憶素
子１０１０が備えるＭＲ素子部１０１は、実施の形態１
１で示したＮｉ0.81Ｆｅ0.19（３）／Ｒｕ（０．７）／
Ｎｉ 0.81Ｆｅ0.19（２）／Ａｌ2Ｏ3（１．２）／Ｃｏ
0.5Ｆｅ0.5（２０）／ＩｒＭｎ（３０）の構成から成っ
ている。また、ＭＲ素子部１０１がＮｉ0.81Ｆｅ
0.19（２）／Ｒｕ（０．７）／Ｎｉ0.81Ｆｅ0.19（３）
／Ａｌ2Ｏ3（１．２）／Ｃｏ0. 5Ｆｅ0.5（２０）／Ｉｒ
Ｍｎ（３０）の構成から成るものについても作製した。
【０２７６】導電膜１４１および１５０にはＡｕおよび
Ｃｕを用い、導電膜１７０および１７３にはＡｕＣｒを
用いた。ＭＲ素子部１０１と導電膜１７０との絶縁には
ＳｉＯ2を用いている。なお、本実施の形態では絶縁に
ＳｉＯ2を用いたが、ＣａＦ2、Ａｌ2Ｏ3あるいはＳｉ3
Ｎ4を用いても良い。
【０２７７】導電膜１４１および１５０（センス線およ
びビット線）、導電膜１７０および１７３（ワード線）
は、図１２（ａ）に示すように行列状に配置されてい
る。
【０２７８】ＭＲ素子部１０１への記憶の書き込みにつ
いては、上記と同様に電流パルスを行要素と列要素の導
電膜１７０および１７３にそれぞれに流し、発生する合
成の磁界によって、特定のＭＲ素子部１０１に対しての
み磁化状態を変化させることにより行われる。
【０２７９】この場合のＭＲＡＭデバイス５０００の情
報の書き込みおよび読み出し動作は、基本的には実施の
形態７の図１０（ａ）〜図１０（ｂ）に示される動作と
同様である。任意の記憶状態にあるＭＲＡＭデバイス５
０００に対する読み出し動作を以下のように確認した。
【０２８０】スイッチ部３０１および３１１により、特
定の導電膜１４１および１５０、導電膜１７０および１
７３が選択される。そして、選択された各導電膜に対応
するＭＲ素子１００の抵抗値をモニターしながら、軟質
磁性膜１３０（図８（ｂ））のみを磁化反転させるため
の磁場を選択されたＭＲ素子部１０１に印加した。この
場合の軟質磁性膜１３０の磁化方向は、実効的に働く２
つの強磁性膜２３０および２５０（図８（ｂ））のもつ
磁化の差分の指す方向を意味している。モニターの結
果、図１０（ｂ）に示されるような記憶情報に応じた電
圧変化が、信号検出部３０２または３１２を通じて検出
された。
【０２８１】これらの結果により、本発明のＭＲＡＭデ
バイス５０００が実現できたことが分かった。
【０２８２】（実施の形態１５）本発明の実施の形態１
５として、実施の形態５の図８（ｃ）で示した軟質磁性
膜１３０を備えた実施の形態２で示した磁気抵抗効果記
憶素子２０００の作製方法を示す。
【０２８３】上述の実施の形態６と同様の方法で、実施
の形態５の図８（ｃ）で示した軟質磁性膜１３０を備え
たＭＲ素子部１０１を作製した。
【０２８４】ターゲットに交換結合型フェリ磁性膜にお
ける金属の強磁性膜２３０および２５０用としてＮｉ
0.81Ｆｅ0.19、金属の非磁性膜２４０用としてＲｕ、非
磁性絶縁膜１２０用としてＡｌ、もう一方の交換結合型
フェリ磁性膜における金属の強磁性膜２６０、２８０用
にＣｏ0.9Ｆｅ0.1および反強磁性膜１８０としての磁化
回転抑制層用にＩｒＭｎを用いた。
【０２８５】ＭＲ素子部１０１として、Ｎｉ0.81Ｆｅ
0.19 （３）／Ｒｕ（０．７）／Ｎｉ0 .81Ｆｅ
0.19（２）／Ａｌ2Ｏ3（１．２）／Ｃｏ0.9Ｆｅ
0.1（２）／Ｒｕ（０．７）／Ｃｏ0.9Ｆｅ0.1（２）／
ＩｒＭｎ（２０）の構成から成るＭＲ素子部を作製し
た。なお、Ａｌ2Ｏ3は、上述の方法Ａの方法で作製し
た。
【０２８６】ＭＲ素子部１０１のＭＲ特性を室温、印加
磁界１００ Ｏｅで測定したところ、ＭＲ比はおよそ３
６％であった。このときの接合面積は、およそ０．１平
方マイクロメートルであった。
【０２８７】本実施例のＭＲ素子部１０１は、Ｎｉ0.81
Ｆｅ0.19（５）／Ａｌ2Ｏ3（１．２）／Ｃｏ0.9Ｆｅ0.1
（２）／Ｒｕ（０．７）／Ｃｏ0.9Ｆｅ0.1（２）／Ｉｒ
Ｍｎ（２０）の基本構成を持つようなＭＲ素子部に比べ
て、抗磁力が小さいことが分かった。このことは、図８
（ｃ）の様な構造をとることにより、反磁界の影響が低
減したことによるものである。
【０２８８】更に、上記のように作製されたＭＲ素子部
１０１を用いて、実施の形態２で示した磁気抵抗効果記
憶素子２０００を構成した。導電膜１４１および１５０
にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒ
を用いた。ＭＲ素子部１０１と導電膜１７０との絶縁に
はＳｉＯ2を用いている。なお、本実施の形態では絶縁
にＳｉＯ2を用いたが、ＣａＦ2、Ａｌ2Ｏ3あるいはＳｉ
3Ｎ4を用いても良い。
【０２８９】上記のような方法で作製された磁気抵抗効
果記憶素子２０００の動作を、実施の形態７における図
１０（ａ）および図１０（ｂ）に示した方法と同様の方
法で確認した。その結果、図１０（ｂ）に示されるよう
な記憶情報に応じた電圧変化が検出され、本発明の磁気
抵抗効果記憶素子２０００が実現できたことが分かっ
た。
【０２９０】（実施の形態１６）本発明の実施の形態１
６として、実施の形態５の図８（ｃ）で示した軟質磁性
膜１３０を備えた実施の形態２で示した磁気抵抗効果記
憶素子２０００の作製方法を示す。
【０２９１】上述の実施の形態６と同様の方法で、実施
の形態５の図８（ｃ）で示した軟質磁性膜１３０を備え
たＭＲ素子部１０１を作製した。
【０２９２】ターゲットに交換結合型フェリ磁性膜にお
ける金属の強磁性膜２３０および２５０用としてＮｉ
0.81Ｆｅ0.19、金属の非磁性膜２４０用としてＲｕ、非
磁性絶縁膜１２０用としてＡｌ、もう一方の交換結合型
フェリ磁性膜における金属の強磁性膜２６０、２８０用
にＣｏ0.9Ｆｅ0.1および反強磁性膜１８０としての磁化
回転抑制層用にＩｒＭｎを用いた。また、非磁性絶縁膜
１２０と強磁性膜２５０界面に新たな強磁性層（図示せ
ず）を配したＭＲ素子部１０１も作製し、この新たな強
磁性層にはＣｏ0.9Ｆｅ0.1を用いた。
【０２９３】ＭＲ素子部１０１として、Ｎｉ0.81Ｆｅ
0.19（３）／Ｒｕ（０．７）／Ｎｉ0. 81Ｆｅ0.19（２）
／Ａｌ2Ｏ3（１．２）／Ｃｏ0.9Ｆｅ0.1（２）／Ｒｕ
（０．７）／Ｃｏ0.9Ｆｅ0.1（２）／ＩｒＭｎ（２０）
の構成から成るＭＲ素子部と、Ｎｉ0.81Ｆｅ0.19（３）
／Ｒｕ（０．７）／Ｎｉ0.81Ｆｅ0.19（２）／Ｃｏ0.9
Ｆｅ0.1（０．５）／Ａｌ2Ｏ3（１．２）／Ｃｏ0.9Ｆｅ
0.1（２）／Ｒｕ（０．７）／Ｃｏ0.9Ｆｅ0.1（２）／
ＩｒＭｎ（２０）の構成から成るＭＲ素子部とを作製し
た。なお、Ａｌ2Ｏ3は、上述の方法Ａの方法で作製し
た。
【０２９４】ＭＲ素子部１０１のＭＲ特性を室温、印加
磁界１００ Ｏｅで測定したところ、ＭＲ比はそれぞ
れ、前者は約３５％、後者は約３７％であった。このと
きの接合面積は、両方のＭＲ素子部ともおよそ０．１平
方マイクロメートル程度であった。
【０２９５】さらに、両方のＭＲ素子部に対して熱処理
を加えたところ、約２８０度の熱処理に対して後者のＭ
Ｒ比は約４１％に上昇した。このことは、軟質磁性膜１
３０（自由層）に含まれるＣｏ0.9Ｆｅ0.1が、Ｎｉ0.81
Ｆｅ0.19とＡｌ2Ｏ3におけるＮｉとＡｌの相互拡散を抑
え、安定な界面が実現されていることを示唆するもので
ある。なお、このＣｏ0.9Ｆｅ0.1層は１ｎｍ程度以下の
膜厚で配するのが望ましい。
【０２９６】更に、上記のように作製されたＭＲ素子部
１０１を用いて、実施の形態２で示した磁気抵抗効果記
憶素子２０００を構成した。導電膜１４１および１５０
にはＡｕおよびＣｕを用い、導電膜１７０にはＡｕＣｒ
を用いた。ＭＲ素子部１０１と導電膜１７０との絶縁に
はＳｉＯ2を用いている。なお、本実施の形態では絶縁
にＳｉＯ2を用いたが、ＣａＦ2、Ａｌ2Ｏ3あるいはＳｉ
3Ｎ4を用いても良い。
【０２９７】上記のような方法で作製された磁気抵抗効
果記憶素子２０００の動作を、実施の形態７における図
１０（ａ）および図１０（ｂ）に示した方法と同様の方
法で確認した。その結果、図１０（ｂ）に示されるよう
な記憶情報に応じた電圧変化が検出され、本発明の磁気
抵抗効果記憶素子２０００が実現できたことが分かっ
た。
【０２９８】（実施の形態１７）本発明の実施の形態１
７として、実施の形態１で示した磁気抵抗効果記憶素子
１０００の作製方法を示す。
【０２９９】上述の実施の形態６と同様の方法で、図１
に示すような磁気抵抗効果記憶素子１０００を作製し
た。
【０３００】ターゲットにＮｉ0.8Ｆｅ0.2（軟質磁性膜
１３０用）、Ａｌ（非磁性絶縁膜１２０用）、ＮｉＭｎ
Ｓｂ（硬質磁性膜１１０用）を用い、サファイアｃ面基
板上に、Ｎｉ0.8Ｆｅ0.2（１５）／Ａｌ2Ｏ3（１．２）
／ＮｉＭｎＳｂ（５０）により構成されるＭＲ素子部１
００を作製した。なお、Ａｌ2Ｏ3は、上述の方法Ａの方
法で作製した。
【０３０１】ＭＲ素子部１００のＭＲ特性を室温、印加
磁界１００ Ｏｅで測定したところ、ＭＲ比は約４０％
であった。このときの接合面積は、約０．２５平方マイ
クロメートルであった。
【０３０２】なお、本実施の形態ではサファイア基板を
用いる例を示したが、酸化マグネシウム（１００）基板
を用いても良質なＮｉＭｎＳｂ膜を作製することができ
る。
【０３０３】更に、高い磁気分極率を示す材料として、
ＮｉＭｎＳｂを用いた例を示したが、ＰｔＭｎＳｂやＰ
ｄＭｎＳｂを用いた場合でも、ほぼ同様に高いＭＲ特性
を示し、良好な磁気抵抗素子を作製することができる。
【０３０４】更に、上記のように作製されたＭＲ素子部
１００を用いて、実施の形態１で示した磁気抵抗効果記
憶素子１０００をサファイアｃ面基板上に作製した。導
電膜１４０および１５０にはＡｕおよびＣｕを用い、導
電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１００と
導電膜１７０との絶縁にはＳｉＯ2を用いている。な
お、本実施の形態では絶縁にＳｉＯ2を用いたが、Ｃａ
Ｆ2、Ａｌ2Ｏ3あるいはＳｉ3Ｎ4を用いても良い。
【０３０５】上記のような方法で作製された磁気抵抗効
果記憶素子１０００の動作を、実施の形態６における図
９（ａ）および図９（ｂ）に示した方法と同様の方法で
確認した。その結果、図９（ｂ）に示されるような記憶
情報に応じたパルスが検出され、本発明の磁気抵抗効果
記憶素子１０００が実現できたことが分かった。
【０３０６】（実施の形態１８）本発明の実施の形態１
８として、実施の形態１で示した磁気抵抗効果記憶素子
１０００の作製方法を示す。
【０３０７】上述の実施の形態６と同様の方法で、図１
に示すような磁気抵抗効果記憶素子１０００を作製し
た。
【０３０８】ターゲットにＮｉ0.8Ｆｅ0.2（軟質磁性膜
１３０用）、Ａｌ（非磁性絶縁膜１２０用）、ＰｔＭｎ
Ｓｂ（硬質磁性膜１１０用）を用いた。サファイアｃ面
基板上に、Ｎｉ0.8Ｆｅ0.2（１５）／Ａｌ2Ｏ3（１．
２）／ＰｔＭｎＳｂ（５０）により構成されるＭＲ素子
部１００を作製した。なお、Ａｌ2Ｏ3は、上述の方法Ａ
の方法で作製した。
【０３０９】まず、サファイアｃ面基板上に、製膜温度
がおよそ５００度の条件で、ＰｔＭｎＳｂをエピタキシ
ャル成長させた。サファイアｃ面基板との格子整合性よ
り、ＰｔＭｎＳｂは（１１１）面配向を示した。この
後、Ａｌ膜を堆積し、上述の方法Ａの方法でＡｌ2Ｏ3を
作製した。その上にＮｉ0.8Ｆｅ0.2を堆積して、Ｎｉ0.
8Ｆｅ0.2（１５）／Ａｌ2Ｏ3（１．２）／ＰｔＭｎＳｂ
（５０）により構成されるＭＲ素子部１００を作製し
た。
【０３１０】ＭＲ素子部１００のＭＲ特性を室温、印加
磁界１００ Ｏｅで測定したところ、ＭＲ比は約４０％
であった。このときの接合面積は、およそ０．２５平方
マイクロメートル程度であった。
【０３１１】なお、本実施の形態ではサファイア基板を
用いる例を示したが、酸化マグネシウム（１００）基板
を用いても良質なＰｔＭｎＳｂ膜を作製することができ
る。また、この場合、格子整合性より（１００）面に配
向したＰｔＭｎＳｂを作製できることが分かった。
【０３１２】本実施の形態では、高い磁気分極率を示す
材料として、ＰｔＭｎＳｂを用いる例を示したが、Ｎｉ
ＭｎＳｂやＰｄＭｎＳｂを用いた場合でも、ほぼ同様な
特性を示し、良好なＭＲ特性を示すＭＲ素子部１００を
作製できることが分かった。
【０３１３】更に、上記のように作製されたＭＲ素子部
１００を用いて、実施の形態１で示した磁気抵抗効果記
憶素子１０００をサファイアｃ面基板上に作製した。導
電膜１４０および１５０にはＡｕおよびＣｕを用い、導
電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１００と
導電膜１７０との絶縁にはＳｉＯ2を用いている。な
お、本実施の形態では絶縁にＳｉＯ2を用いたが、Ｃａ
Ｆ2、Ａｌ2Ｏ3あるいはＳｉ3Ｎ4を用いても良い。
【０３１４】上記のような方法で作製された磁気抵抗効
果記憶素子１０００の動作を、実施の形態６における図
９（ａ）および図９（ｂ）に示した方法と同様の方法で
確認した。その結果、図９（ｂ）に示されるような記憶
情報に応じたパルスが検出され、本発明の磁気抵抗効果
記憶素子１０００が実現できたことが分かった。
【０３１５】（実施の形態１９）本発明の実施の形態１
９として、実施の形態２で示した磁気抵抗効果記憶素子
２０００の作製方法を示す。
【０３１６】上述の実施の形態６と同様の方法で、図３
に示すような磁気抵抗効果記憶素子２０００を作製し
た。ターゲットに軟質磁性膜１３０用としてＮｉ0.8Ｆ
ｅ0.2、非磁性絶縁膜１２０用としてＡｌ、強磁性膜１
９０用にＰｔＭｎＳｂ、および反強磁性膜１８０として
の磁化回転抑制層用にα−Ｆｅ2Ｏ3を用いた。
【０３１７】作製においては、サファイアｃ面基板上に
α−Ｆｅ2Ｏ3を成長させ、Ｎｉ0.8Ｆｅ0.2（１５）／Ａ
ｌ2Ｏ3（１．２）／ＰｔＭｎＳｂ（２５）／α−Ｆｅ2
Ｏ3（４０）により構成されるＭＲ素子部１０１を作製
した。なお、Ａｌ2Ｏ3は、上述の方法Ａの方法で作製し
た。
【０３１８】ＭＲ素子部１０１のＭＲ特性を室温、印加
磁界１００ Ｏｅで測定したところ、ＭＲ比は約４０％
であった。このときの接合面積は、最小で約０．２５平
方マイクロメートルであった。
【０３１９】本実施の形態では、高い磁気分極率を示す
材料として、ＰｔＭｎＳｂを用いたが、ＮｉＭｎＳｂや
ＣｕＭｎＳｂもほぼ同様な特性を示し、良好なＭＲ特性
を示す磁気抵抗素子を作製することができる。
【０３２０】更に、上記のように作製されたＭＲ素子部
１０１を用いて、実施の形態２で示した磁気抵抗効果記
憶素子２０００をサファイアｃ面基板上に作製した。導
電膜１４１および１５０にはＡｕおよびＣｕを用い、導
電膜１７０にはＡｕＣｒを用いた。ＭＲ素子部１０１と
導電膜１７０との絶縁にはＳｉＯ2を用いている。な
お、本実施の形態では絶縁にＳｉＯ2を用いたが、Ｃａ
Ｆ2、Ａｌ2Ｏ3あるいはＳｉ3Ｎ4を用いても良い。
【０３２１】上記のような方法で作製された磁気抵抗効
果記憶素子２０００の動作を、実施の形態７における図
１０（ａ）および図１０（ｂ）に示した方法と同様の方
法で確認した。その結果、図１０（ｂ）に示されるよう
な記憶情報に応じた電圧変化が検出され、本発明の磁気
抵抗効果記憶素子２０００が実現できたことが分かっ
た。
【０３２２】（実施の形態２０）本発明の実施の形態２
０として、実施の形態５の図８（ｃ）で示した軟質磁性
膜１３０を備えた実施の形態２で示した磁気抵抗効果記
憶素子２０００の作製方法を示す。
【０３２３】上述の実施の形態６と同様の方法で、実施
の形態５の図８（ｃ）で示した軟質磁性膜１３０を備え
たＭＲ素子部１０１を作製した。
【０３２４】ターゲットに交換結合型フェリ磁性膜にお
ける金属の強磁性膜２３０および２５０用としてＮｉ
0.81Ｆｅ0.19、金属の非磁性膜２４０用としてＲｕ、非
磁性絶縁膜１２０用としてＡｌ、もう一方の交換結合型
フェリ磁性膜における金属の強磁性膜２６０、２８０用
にＣｏ0.9Ｆｅ0.1および反強磁性膜１８０としての磁化
回転抑制層用にＩｒＭｎを用いた。
【０３２５】ＭＲ素子部１０１として、Ｎｉ0.81Ｆｅ
0.19（３）／Ｒｕ（０．７）／Ｎｉ0. 81Ｆｅ0.19（２）
／Ａｌ2Ｏ3（１．２）／Ｃｏ0.9Ｆｅ0.1（２）／Ｒｕ
（０．７）／Ｃｏ0.9Ｆｅ0.1（２）／ＩｒＭｎ（２０）
の構成からなるＭＲ素子部を作製した。なお、Ａｌ2Ｏ3
は、上述の方法Ａの方法で作製した。
【０３２６】ＭＲ素子部１０１のＭＲ特性を室温、印加
磁界１００ Ｏｅで測定したところ、ＭＲ比は約３５％
であった。このときの接合面積は、およそ０．０５平方
マイクロメートルであった。
【０３２７】更に、上記のように作製されたＭＲ素子部
１０１を用いて、実施の形態２で示した磁気抵抗効果記
憶素子２０００を構成した。導電膜１４１および１５０
にはＣｕを用い、導電膜１７０にもＣｕを用いた。ＭＲ
素子部１０１と導電膜１７０との絶縁にはＳｉＯ2を用
いている。なお、本実施の形態では絶縁にＳｉＯ2を用
いたが、ＣａＦ2、Ａｌ2Ｏ3あるいはＳｉ3Ｎ4を用いて
も良い。
【０３２８】上記のような方法で作製された磁気抵抗効
果記憶素子２０００の高速動作を確認するべく、ワード
線である導電膜１７０と、センス線として設定した導電
膜１５０とのそれぞれに、図１３上部および中央に示す
グラフのような電流パルス５６１および５６２を流し
て、ＭＲ素子部１０１の電圧変化ΔＶ3をモニターし
た。その結果、図１３下側に示すグラフのような記憶情
報に応じた電圧変化５６３が検出された。
【０３２９】本実施の形態では、一例として、センス線
への電流印加による磁界発生方向は磁化困難軸方向、ワ
ード線への電流印加による磁界発生方向は磁化容易軸方
向をそれぞれ向いている構成をとっている。つまり、Ｍ
Ｒ素子部１０１は、センス線から発生する磁界の方向よ
りもワード線から発生する磁界の方向へ磁化し易い構成
となっている。
【０３３０】このとき、センス線とワード線に印加した
パルス電流のトリガータイミングを変化させることで、
出力電圧の差が現れることが分かった。印加電流パルス
の大きさは、ワード線への印加電流がセンス線への印加
電流より大きくなるようにした。センス線への印加電流
のパルス幅ｔsは最低０．１ｎｓ以上、ワード線への印
加電流のパルス幅ｔwは０．１ｎｓ以上、センス線への
印加電流のパルスに対するワード線への印加電流のパル
スのタイミング差ｔdは約０．１ｎｓ以上５０ｎｓ以下
の範囲にあることがそれぞれ好ましい。このようなトリ
ガータイミングを変化させる操作を行うことで、高いＭ
Ｒ比が確保され、高い出力電圧が得られることが分かっ
た。
【０３３１】また、このような出力特性は、磁化方向を
１８０度回転させる際に、磁化容易軸方向（あるいは磁
化困難軸方向）にのみに磁界印加を行うだけでなく、磁
化容易軸方向への磁界印加に先だって、磁界困難軸方向
に磁界を印加することが、高い出力電圧を得る上で効果
的であることを示している。この操作により、磁化容易
軸方向への磁化反転に対する磁気トルクがかかりやすく
なると考えられる。
【０３３２】本実施の形態の場合、センス線を用いて磁
界困難軸方向へ磁界を発生させ、ワード線を用いて磁界
容易軸方向へ磁界を発生させる構成を用いたが、逆の配
置で用いても良い。
【０３３３】また、ほぼ直交するセンス線とワード線の
共用による磁界印加では、図１４に示すようなアステロ
イド型の磁界曲線１４０１によりセンス線による磁界の
大きさＨSとワード線による磁界の大きさＨWとが決定さ
れる。従って、直交するセンス線とワード線（あるいは
直交する２本のワード線）を共用して磁界印加すること
は、記憶素子のアドレス選択のみでなく、磁界発生のた
めにセンス線およびワード線に流す電流値を低減させる
ことができる。
【０３３４】次に、図１５（ａ）に示すように、上記の
ような磁気抵抗効果記憶素子２０００の複数個を５１２
×５１２の行列状に配置したＭＲＡＭデバイス６０００
を構成した。なお、磁気抵抗効果記憶素子２０００は任
意の数が配置され得る。図１５（ｂ）に示すようにアド
レス指定用のスイッチ部４０１および４１１と、信号検
出部４０２および４１２とが配置される。スイッチ部４
０１および４１１により任意の導電膜１４１、１５０お
よび１７０が選択される。また、信号検出部４０２およ
び４１２によって、各導電膜の電流値または電圧値が検
出される。
【０３３５】ワード線１７０は、好ましくは図１５
（ｂ）に示すようにＭＲ素子部１０１の上部に沿って配
置されるが、磁界がＭＲ素子部１０１に効果的に印加可
能であれば、この配置に限定されるものではない。
【０３３６】導電膜１４１および１５０（ビット線およ
びセンス線）、導電膜１７０（ワード線）は、図１２
（ａ）に示すように行列状に配置されている。また、ア
ドレス指定用のスイッチ部４０１および４１１と、信号
検出部４０２および４１２が、図１５（ｂ）に示すよう
に配置されている。スイッチ部４０１および４１１によ
り任意の導電膜１４１、１５０および１７０が選択され
る。また、信号検出部４０２および４１２によって、各
導電膜の電流値または電圧値が検出される。
【０３３７】ＭＲ素子部１０１への記憶の書き込みにつ
いては、電流パルスを行要素と列要素の導電膜１５０お
よび１７０にそれぞれに流し、発生する合成の磁界によ
って、特定のＭＲ素子部１０１に対してのみ磁化状態を
変化させることにより行われる。本実施の形態では、導
電膜１５０（センス線）を、実施の形態１４で示した導
電膜１７３（ワード線）の代わりとして用いている。
【０３３８】任意の記憶状態にあるＭＲＡＭデバイス６
０００に対する読み出し動作を以下のように確認した。
【０３３９】スイッチ部４０１および４１１により、特
定の導電膜１４１、１５０および１７０が選択される。
そして、選択された各導電膜に対応するＭＲ素子１０１
の抵抗値をモニターした。そして、実施の形態２で示し
た読み出し方法と同様に、モニターされた上記対応する
ＭＲ素子１０１の抵抗値と参照抵抗との差分値を差分回
路（図示せず、好ましくは信号検出部４０２および４１
２に内蔵される）を通じてモニターし、差分値に応じて
記憶状態を読み出すことができた。これらの結果によっ
て、本発明のＭＲＡＭデバイス６０００が実現できたこ
とが分かった。
【０３４０】（実施の形態２１）本発明の実施の形態２
１として、図１６（ａ）および図１６（ｂ）に、実施の
形態２（図３）で示したＭＲ素子部１０１を備えた、磁
気抵抗効果ヘッド７０００を示す。図１６（ａ）は磁気
抵抗効果ヘッド７０００の斜視図、図１６（ｂ）は磁気
抵抗効果ヘッド７０００の断面図である。磁気抵抗効果
ヘッド７０００のＭＲ素子部１０１は、実施の形態５
（図８（ｂ））で示した軟質磁性膜１３０を備える。実
施の形態２および５で示した磁気抵抗効果記憶素子２０
００と同一の構成要素については同一の参照符号で表
し、これらについての詳細な説明は省略する。
【０３４１】上述の実施の形態６と同様の方法で、ＭＲ
素子部１０１を作製した。
【０３４２】ターゲットに交換結合型フェリ磁性膜にお
ける金属の強磁性膜２３０および２５０用としてＣｏ
0.9Ｆｅ0.1またはＮｉ0.81Ｆｅ0.19、金属の非磁性膜２
４０用としてＲｕ、非磁性絶縁膜１２０用としてＡｌ、
強磁性膜１９０用にＣｏ0.9Ｆｅ0.1、および反強磁性膜
１８０としての磁化回転抑制層用にＩｒＭｎを用いた。
【０３４３】ＭＲ素子部１０１として、Ｎｉ0.81Ｆｅ
0.19（３）／Ｒｕ（０．７）／Ｎｉ0. 81Ｆｅ0.19（２）
／Ａｌ2Ｏ3（１．２）／Ｃｏ0.9Ｆｅ0.1（２０）／Ｉｒ
Ｍｎ（３０）、の構成から成るＭＲ素子部を作製した。
なお、Ａｌ2Ｏ3は上記の方法Ａの方法で作製した。
【０３４４】作製されたＭＲ素子部１０１のＭＲ特性を
室温、印加磁界１００ Ｏｅで測定したところ、ＭＲ比
は約３０％であった。このときの接合面積は、およそ
０．２５平方マイクロメートルであった。
【０３４５】このようなトンネル接合型のＭＲ素子部１
０１を磁気抵抗効果ヘッド７０００は備えている。
【０３４６】磁気抵抗効果ヘッド７０００は、Ａｌ2Ｏ3
・ＴｉＣを主成分とする焼結体から成るスライダ用の基
板６０１と、シールド層６０２および６０３と、ＮｉＦ
ｅ合金から成る記録磁極６０５および６０６と、Ｃｕか
ら成るコイル６０７と、Ａｌ 2Ｏ3から成る各構成要素間
のギャップ層６０８とを備える。シールド層６０２およ
び６０３の膜厚はそれぞれ１μｍである。また、記録磁
極６０５、６０６の膜厚はそれぞれ３μｍである。ギャ
ップ層６０８の膜厚は、シールド層６０２および６０３
とＭＲ素子部１０１との間で０．１μｍであり、記録磁
極６０５および６０６間では０．２μｍである。導電膜
１５０と記録磁極６０５の間隔は約４μｍである。コイ
ル６０７の膜厚は３μｍである。
【０３４７】ＭＲ素子部１０１はシールド層６０２およ
び６０３内に配置されており、ヘッド表面６０４に直接
露出しない構成となっている。
【０３４８】バイアス電流は導電膜１４１および１５０
を通じてＭＲ素子部１０１に印加される。軟質磁性膜１
３０および強磁性膜１９０は、互いの磁化方向が直交す
る方向にそれぞれ磁化方向が向くように設定されてお
り、再生信号に応じた磁化方向の変位を感度良く読みと
ることができた。
【０３４９】また、図１７（ａ）および図１７（ｂ）に
示すように、上記の磁気抵抗効果ヘッド７０００を備え
た磁気ディスク装置８０００を作製した。図１７（ａ）
は、磁気ディスク装置８０００の上面図を、図１７
（ｂ）は磁気ディスク装置８０００の断面図を示してい
る。
【０３５０】磁気記録媒体７０１はＣｏ−Ｎｉ−Ｐｔ−
Ｔａ系合金から成る。磁気抵抗効果ヘッド７０００は、
磁気ヘッド支持部７０２により支持され、磁気ヘッド駆
動部７０３により駆動される。磁気抵抗効果ヘッド７０
００のトラック幅は５μｍとした。上記のような構成を
磁気ディスク装置８０００は、図１７（ｂ）に示すよう
に複数個備える。
【０３５１】本発明の磁気抵抗効果ヘッド７０００は、
従来のＣＩＰＭＲ素子であるＧＭＲ型磁気抵抗効果ヘッ
ドよりも抵抗変化率が高い。従って、磁気抵抗効果ヘッ
ド７０００は再生出力が高く、再生用磁気ヘッドとして
大変有効である。作製した磁気ディスク装置８０００か
ら、磁気記録媒体７０１に記録された情報に応じた電圧
変化が良好に検出でき、本発明の磁気抵抗効果ヘッド７
０００が実現できたことが分かった。
【０３５２】なお、本発明の全ての実施の形態で示した
ＭＲ素子部１００、１０１、１０２および２００は、本
実施の形態と同様に、磁気抵抗効果ヘッドとして用いる
ことが出来る。
【０３５３】
【発明の効果】以上説明したように、本発明によれば、
磁気抵抗効果記憶素子および磁気抵抗効果素子が提供さ
れる。
【０３５４】本発明の１つの局面によれば、外部磁界に
対して磁化方向が動きやすい自由層が、膜厚が薄くても
保磁力が小さい強磁性膜と非晶質層とで構成されてい
る。また、本発明の別の局面によれば、自由層として反
強磁性的に交換結合した合成フェリ磁性膜が用いられ
る。自由層をこのような構成とすることにより、微細な
形状においても高感度な磁気抵抗効果素子として動作さ
せることができ、また、高集積度で且つ小さな電流値に
おいても高出力である磁気抵抗効果記憶素子が実現をさ
れる。さらに、このような磁気抵抗効果記憶素子を行列
状に配置した高密度磁気抵抗効果記憶デバイスが実現さ
れる。
【０３５５】また、本発明の１つの局面によれば、磁気
抵抗効果記憶素子からの情報信号の読み出し動作におい
て、情報信号を効率良く読み出すことが可能である。ま
た、情報信号の読み出し動作においてＮＤＲＯを実現す
ることが出来る。
【図面の簡単な説明】
【図１】本発明の実施の形態１における磁気抵抗効果記
憶素子の断面図
【図２】本発明の実施の形態１における磁気抵抗効果記
憶素子の動作原理を示す図
【図３】本発明の実施の形態２における磁気抵抗効果記
憶素子の断面図
【図４】本発明の実施の形態２における磁気抵抗効果記
憶素子の動作原理を示す図
【図５】（ａ）は本発明の実施の形態３におけるＭＲＡ
Ｍデバイスを示す上面図、（ｂ）は本発明の実施の形態
３におけるＭＲＡＭデバイスの一部を示す斜視図 （ｃ）は本発明の実施の形態３におけるＭＲＡＭデバイ
スの一部を示す断面図
【図６】（ａ）は本発明の実施の形態３における磁気抵
抗効果記憶素子を示す断面図、（ｂ）は本発明の実施の
形態３におけるＭＲＡＭデバイスの一部を示す斜視図
【図７】本発明の実施の形態４における磁気抵抗効果記
憶素子の断面図
【図８】（ａ）、（ｂ）、（ｃ）および（ｄ）は、本発
明の実施の形態５におけるＭＲ素子部を示す断面図、
（ｅ）、（ｆ）および（ｇ）は、本発明の実施の形態５
における強磁性膜を示す斜視図
【図９】本発明の実施の形態６における磁気抵抗効果記
憶素子の動作を示す図
【図１０】本発明の実施の形態７における磁気抵抗効果
記憶素子の動作を示す図
【図１１】本発明の実施の形態９における磁気抵抗効果
記憶素子の動作を示す図
【図１２】（ａ）は本発明の実施の形態１４におけるＭ
ＲＡＭデバイスを示す斜視図、（ｂ）は本発明の実施の
形態１４におけるＭＲＡＭデバイスの一部を示す斜視
図、（ｃ）は本発明の実施の形態１４の変形例における
ＭＲＡＭデバイスの一部を示す斜視図、（ｄ）は本発明
の実施の形態１４の変形例におけるＭＲＡＭデバイスの
一部を示す斜視図、（ｅ）は本発明の実施の形態１４の
変形例におけるＭＲＡＭデバイスの一部を示す斜視図、
（ｆ）は本発明の実施の形態１４におけるＭＲＡＭデバ
イスを示す上面図
【図１３】本発明の実施の形態２０における磁気抵抗効
果記憶素子の動作を示す図
【図１４】本発明の磁気抵抗効果記憶素子におけるアス
テロイド型の磁界曲線を示す図
【図１５】（ａ）は本発明の実施の形態２０におけるＭ
ＲＡＭデバイスを示す斜視図、（ｂ）は本発明の実施の
形態２０におけるＭＲＡＭデバイスを示す上面図
【図１６】（ａ）は本発明の実施の形態２１における磁
気抵抗効果ヘッドを示す斜視図。（ｂ）は本発明の実施
の形態２１における磁気抵抗効果ヘッドを示す断面図
【図１７】（ａ）は本発明の実施の形態２１における磁
気ディスク装置を示す上面図 （ｂ）は本発明の実施の形態２１における磁気ディスク
装置を示す断面図
【符号の説明】
１００、１０１ ＭＲ素子部 １１０ 硬質磁性膜 １２０ 非磁性絶縁膜 １３０ 軟質磁性膜 １４０、１４１、１５０、１７０ 導電膜 １６０ 絶縁膜 １８０ 反強磁性膜 １９０ 強磁性膜 ２１０ 非晶質磁性膜 ２２０ 界面磁性膜 ２３０、２５０、２６０、２８０ 強磁性膜 ２４０、２７０ 非磁性膜 １０００、２０００ 磁気抵抗効果記憶素子
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平本 雅祥 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 松川 望 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Ｆターム(参考） 5D034 BA03 BA04 BA05 BA15 CA08 5E049 AA04 AA09 BA06 BA11 CB02 DB12

Claims (103)

    【特許請求の範囲】
  1. 【請求項１】 第１の強磁性膜と、 第２の強磁性膜と、 該第１の強磁性膜と該第２の強磁性膜との間に設けられ
    た第１の非磁性膜と、を備え、 外部磁場に対して、該第１の強磁性膜は該第２の強磁性
    膜よりも容易に磁化回転し、 該第１の強磁性膜の磁性的な実効の厚みが２ｎｍ以下で
    ある、磁気抵抗効果素子。
  2. 【請求項２】 前記第１の強磁性膜および前記第２の強
    磁性膜の少なくとも一方が膜の平面方向に磁化配向を持
    つ、請求項１に記載の磁気抵抗効果素子。
  3. 【請求項３】 前記第２の強磁性膜がＸＭｎＳｂからな
    り、ここでＸは、Ｎｉ、Ｐｔ、Ｐｄのうち少なくとも一
    つから選択される請求項１に記載の磁気抵抗効果素子。
  4. 【請求項４】 前記第１の強磁性膜が、 非晶質磁性膜と、 前記第１の非磁性膜に接し、該第１の非磁性膜と該非晶
    質磁性膜の間に設けられる第３の強磁性膜と、を備え
    る、請求項１に記載の磁気抵抗効果素子。
  5. 【請求項５】 前記第３の強磁性膜は、０．２ｎｍ以上
    ２ｎｍ以下の膜厚を有する、請求項４に記載の磁気抵抗
    効果素子。
  6. 【請求項６】 前記第３の強磁性膜は、０．８ｎｍ以上
    １．２ｎｍ以下の膜厚を有する、請求項４に記載の磁気
    抵抗効果素子。
  7. 【請求項７】 前記非晶質磁性膜は、ＣｏＦｅＢおよび
    ＣｏＭｎＢの内の少なくとも１種を含む、請求項４に記
    載の磁気抵抗効果素子。
  8. 【請求項８】 前記第１の強磁性膜が、 第２の非磁性膜と、 第４の強磁性膜と、 第５の強磁性膜と、を備え、 該第４の強磁性膜と該第５の強磁性膜とが、該第２の非
    磁性膜を介して反強磁性交換結合をしている、請求項１
    に記載の磁気抵抗効果素子。
  9. 【請求項９】 前記第４の強磁性膜の飽和磁化の大きさ
    と前記第５の強磁性膜の飽和磁化の大きさとが異なる、
    請求項８に記載の磁気抵抗効果素子。
  10. 【請求項１０】 前記第４の強磁性膜の厚さと前記第５
    の強磁性膜の厚さとが異なる、請求項８に記載の磁気抵
    抗効果素子。
  11. 【請求項１１】 前記第４の強磁性膜の厚さと前記第５
    の強磁性膜の厚さとの差が２ｎｍ以下である請求項１０
    に記載の磁気抵抗効果素子。
  12. 【請求項１２】 前記第２の非磁性膜がＲｕからなる、
    請求項８に記載の磁気抵抗効果素子。
  13. 【請求項１３】 前記第２の非磁性膜がＲｈ、Ｉｒおよ
    びＲｅの何れかよりなる、請求項８に記載の磁気抵抗効
    果素子。
  14. 【請求項１４】 前記第２の非磁性膜は、０．６ｎｍ以
    上０．８ｎｍ以下の膜厚を有する、請求項１２に記載の
    磁気抵抗効果素子。
  15. 【請求項１５】 前記第４および第５の強磁性膜の少な
    くとも一方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも
    １種の原子を主成分とする請求項８に記載の磁気抵抗効
    果素子。
  16. 【請求項１６】 前記第４の強磁性膜の磁化方向と前記
    第５の強磁性膜の磁化方向とが反平行を保った状態で、
    該第４の強磁性膜と該第５の強磁性膜とが磁化回転す
    る、請求項８に記載の磁気抵抗効果素子。
  17. 【請求項１７】 前記第２の強磁性膜が、 第３の非磁性膜と、 第６の強磁性膜と、 第７の強磁性膜と、を備え、 該第６の強磁性膜と該第７の強磁性膜とが、該第３の非
    磁性膜を介して反強磁性交換結合をしている、請求項１
    に記載の磁気抵抗効果素子。
  18. 【請求項１８】 前記第３の非磁性膜がＲｕからなる、
    請求項１７に記載の磁気抵抗効果素子。
  19. 【請求項１９】 前記第３の非磁性膜がＲｈ、Ｉｒおよ
    びＲｅの何れかよりなる、請求項１７に記載の磁気抵抗
    効果素子。
  20. 【請求項２０】 前記第３の非磁性膜は、０．６ｎｍ以
    上０．８ｎｍ以下の膜厚を有する、請求項１８に記載の
    磁気抵抗効果素子。
  21. 【請求項２１】 前記第６および第７の強磁性膜の少な
    くとも一方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも
    １種の原子を主成分とする請求項１７に記載の磁気抵抗
    効果素子。
  22. 【請求項２２】 前記第１の非磁性膜が絶縁体である、
    請求項１に記載の磁気抵抗効果素子。
  23. 【請求項２３】 前記絶縁体は、Ａｌ2Ｏ3、ＭｇＯ、炭
    化物および窒化物の内の少なくとも１つを含む、請求項
    ２２に記載の磁気抵抗効果素子。
  24. 【請求項２４】 第１の強磁性膜と、 第２の強磁性膜と、 該第１の強磁性膜と該第２の強磁性膜との間に設けられ
    た第１の非磁性膜と、 少なくとも該第１の強磁性膜を磁化回転させる、少なく
    とも１つの導電膜と、を備え、 外部磁場に対して、該第１の強磁性膜は該第２の強磁性
    膜よりも容易に磁化回転し、 該第１の強磁性膜の磁性的な実効の厚みが２ｎｍ以下で
    ある、磁気抵抗効果記憶素子。
  25. 【請求項２５】 前記第１の強磁性膜および前記第２の
    強磁性膜の少なくとも一方が膜の平面方向に磁化配向を
    持つ、請求項２４に記載の磁気抵抗効果記憶素子。
  26. 【請求項２６】 前記第２の強磁性膜がＸＭｎＳｂから
    なり、ここでＸは、Ｎｉ、Ｐｔ、Ｐｄのうち少なくとも
    一つから選択される請求項２４に記載の磁気抵抗効果記
    憶素子。
  27. 【請求項２７】 前記第１の強磁性膜が、 非晶質磁性膜と、 前記第１の非磁性膜に接し、該第１の非磁性膜と該非晶
    質磁性膜の間に設けられる第３の強磁性膜と、を備え
    る、請求項２４に記載の磁気抵抗効果記憶素子。
  28. 【請求項２８】 前記第３の強磁性膜は、０．２ｎｍ以
    上２ｎｍ以下の膜厚を有する、請求項２７に記載の磁気
    抵抗効果記憶素子。
  29. 【請求項２９】 前記第３の強磁性膜は、０．８ｎｍ以
    上１．２ｎｍ以下の膜厚を有する、請求項２７に記載の
    磁気抵抗効果記憶素子。
  30. 【請求項３０】 前記非晶質磁性膜は、ＣｏＦｅＢおよ
    びＣｏＭｎＢの内の少なくとも１種を含む、請求項２７
    に記載の磁気抵抗効果記憶素子。
  31. 【請求項３１】 前記第１の強磁性膜が、 第２の非磁性膜と、 第４の強磁性膜と、 第５の強磁性膜と、を備え、 該第４の強磁性膜と該第５の強磁性膜とが、該第２の非
    磁性膜を介して反強磁性交換結合をしている、請求項２
    ４に記載の磁気抵抗効果記憶素子。
  32. 【請求項３２】 前記第４の強磁性膜の飽和磁化の大き
    さと前記第５の強磁性膜の飽和磁化の大きさとが異な
    る、請求項３１に記載の磁気抵抗効果記憶素子。
  33. 【請求項３３】 前記第４の強磁性膜の厚さと前記第５
    の強磁性膜の厚さとが異なる、請求項３１に記載の磁気
    抵抗効果記憶素子。
  34. 【請求項３４】 前記第４の強磁性膜の厚さと前記第５
    の強磁性膜の厚さとの差が２ｎｍ以下である請求項３３
    に記載の磁気抵抗効果記憶素子。
  35. 【請求項３５】 前記第２の非磁性膜がＲｕからなる、
    請求項３１に記載の磁気抵抗効果記憶素子。
  36. 【請求項３６】 前記第２の非磁性膜がＲｈ、Ｉｒおよ
    びＲｅの何れかよりなる、請求項３１に記載の磁気抵抗
    効果記憶素子。
  37. 【請求項３７】 前記第２の非磁性膜は、０．６ｎｍ以
    上０．８ｎｍ以下の膜厚を有する、請求項３５に記載の
    磁気抵抗効果記憶素子。
  38. 【請求項３８】 前記第４および第５の強磁性膜の少な
    くとも一方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも
    １種の原子を主成分とする請求項３１に記載の磁気抵抗
    効果記憶素子。
  39. 【請求項３９】 前記第４の強磁性膜の磁化方向と前記
    第５の強磁性膜の磁化方向とが反平行を保った状態で、
    該第４の強磁性膜と該第５の強磁性膜とが磁化回転す
    る、請求項３１に記載の磁気抵抗効果記憶素子。
  40. 【請求項４０】 前記第２の強磁性膜が、 第３の非磁性膜と、 第６の強磁性膜と、 第７の強磁性膜と、を備え、 該第６の強磁性膜と該第７の強磁性膜とが、該第３の非
    磁性膜を介して反強磁性交換結合をしている、請求項２
    ４に記載の磁気抵抗効果記憶素子。
  41. 【請求項４１】 前記第３の非磁性膜がＲｕからなる、
    請求項４０に記載の磁気抵抗効果記憶素子。
  42. 【請求項４２】 前記第３の非磁性膜がＲｈ、Ｉｒおよ
    びＲｅの何れかよりなる、請求項４０に記載の磁気抵抗
    効果記憶素子。
  43. 【請求項４３】 前記第３の非磁性膜は、０．６ｎｍ以
    上０．８ｎｍ以下の膜厚を有する、請求項４１に記載の
    磁気抵抗効果記憶素子。
  44. 【請求項４４】 前記第６および第７の強磁性膜の少な
    くとも一方は、Ｎｉ、ＣｏおよびＦｅの内の少なくとも
    １種の原子を主成分とする請求項４０に記載の磁気抵抗
    効果記憶素子。
  45. 【請求項４５】 前記第１の非磁性膜が絶縁体である、
    請求項２４に記載の磁気抵抗効果記憶素子。
  46. 【請求項４６】 前記絶縁体は、Ａｌ2Ｏ3、ＭｇＯ、炭
    化物および窒化物の内の少なくとも１つを含む、請求項
    ４５に記載の磁気抵抗効果記憶素子。
  47. 【請求項４７】 前記第１の強磁性膜と前記第２の強磁
    性膜とが前記第１の非磁性膜を挟みこんだ構造を少なく
    とも２つ備え、 それぞれの前記構造は、少なくとも１つの第４の非磁性
    膜を介して重なっている、請求項２４に記載の磁気抵抗
    効果記憶素子。
  48. 【請求項４８】 それぞれの前記構造が備えるそれぞれ
    の前記第２の強磁性膜の保磁力の大きさが互いに異なっ
    ている、請求項４７に記載の磁気抵抗効果記憶素子。
  49. 【請求項４９】 請求項２４に記載の磁気抵抗効果記憶
    素子を複数個含み、複数の前記導電膜が、所定の方向に
    配置される、ＭＲＡＭデバイス。
  50. 【請求項５０】 第１の強磁性膜と、 第２の強磁性膜と、 該第１の強磁性膜と該第２の強磁性膜との間に設けられ
    た第１の非磁性膜と、を備え、 外部磁場に対して、該第１の強磁性膜は該第２の強磁性
    膜よりも容易に磁化回転し、 該第１の強磁性膜が、 非晶質磁性膜と、 該第１の非磁性膜に接し、該第１の非磁性膜と該非晶質
    磁性膜との間に設けられる第３の強磁性膜と、を備え
    る、磁気抵抗効果素子。
  51. 【請求項５１】 前記第１の強磁性膜および前記第２の
    強磁性膜の少なくとも一方が膜の平面方向に磁化配向を
    持つ、請求項５０に記載の磁気抵抗効果素子。
  52. 【請求項５２】 前記第１の非磁性膜が絶縁体である、
    請求項５０に記載の磁気抵抗効果素子。
  53. 【請求項５３】 第１の強磁性膜と、 第２の強磁性膜と、 該第１の強磁性膜と該第２の強磁性膜との間に設けられ
    た第１の非磁性膜と、を備え、 外部磁場に対して、該第１の強磁性膜は該第２の強磁性
    膜よりも容易に磁化回転し、 該第１の強磁性膜が、 第２の非磁性膜と、 第３の強磁性膜と、 第４の強磁性膜と、を備え、 該第３の強磁性膜と該第４の強磁性膜とが、該第２の非
    磁性膜を介して反強磁性交換結合をしている、磁気抵抗
    効果素子。
  54. 【請求項５４】 前記第１の強磁性膜および前記第２の
    強磁性膜の少なくとも一方が膜の平面方向に磁化配向を
    持つ、請求項５３に記載の磁気抵抗効果素子。
  55. 【請求項５５】 前記第３の強磁性膜の飽和磁化の大き
    さと前記第４の強磁性膜の飽和磁化の大きさとが異な
    る、請求項５３に記載の磁気抵抗効果素子。
  56. 【請求項５６】 前記第３の強磁性膜の厚さと前記第４
    の強磁性膜の厚さとが異なる、請求項５３に記載の磁気
    抵抗効果素子。
  57. 【請求項５７】 前記第３の強磁性膜の磁化方向と前記
    第４の強磁性膜の磁化方向とが反平行を保った状態で、
    該第３の強磁性膜と該第４の強磁性膜とが磁化回転す
    る、請求項５３に記載の磁気抵抗効果素子。
  58. 【請求項５８】 前記第２の強磁性膜が、 第３の非磁性膜と、 第５の強磁性膜と、 第６の強磁性膜と、を備え、 該第５の強磁性膜と該第６の強磁性膜とが、該第３の非
    磁性膜を介して反強磁性交換結合をしている、請求項５
    ３に記載の磁気抵抗効果素子。
  59. 【請求項５９】 前記第１の非磁性膜が絶縁体である、
    請求項５３に記載の磁気抵抗効果素子。
  60. 【請求項６０】 第１の強磁性膜と、 第２の強磁性膜と、 該第１の強磁性膜と該第２の強磁性膜との間に設けられ
    た第１の非磁性膜と、 少なくとも該第１の強磁性膜を磁化回転させる、少なく
    とも１つの導電膜と、を備え、 外部磁場に対して、該第１の強磁性膜は該第２の強磁性
    膜よりも容易に磁化回転し、 該第１の強磁性膜が、 非晶質磁性膜と、該第１の非磁性膜に接し、該第１の非
    磁性膜と該非晶質磁性膜との間に設けられる第３の強磁
    性膜と、を備える、磁気抵抗効果記憶素子。
  61. 【請求項６１】 前記第１の強磁性膜および前記第２の
    強磁性膜の少なくとも一方が膜の平面方向に磁化配向を
    持つ、請求項６０に記載の磁気抵抗効果記憶素子。
  62. 【請求項６２】 前記第１の非磁性膜が絶縁体である、
    請求項６０に記載の磁気抵抗効果記憶素子。
  63. 【請求項６３】 前記第１の強磁性膜と前記第２の強磁
    性膜とが前記第１の非磁性膜を挟みこんだ構造を少なく
    とも２つ備え、 それぞれの前記構造は、少なくとも１つの第４の非磁性
    膜を介して重なっている、請求項６０に記載の磁気抵抗
    効果記憶素子。
  64. 【請求項６４】 それぞれの前記構造が備えるそれぞれ
    の前記第２の強磁性膜の保磁力の大きさが互いに異なっ
    ている、請求項６３に記載の磁気抵抗効果記憶素子。
  65. 【請求項６５】 請求項６０に記載の磁気抵抗効果記憶
    素子を複数個含み、複数の前記導電膜が、所定の方向に
    配置される、ＭＲＡＭデバイス。
  66. 【請求項６６】 第１の強磁性膜と、 第２の強磁性膜と、 該第１の強磁性膜と該第２の強磁性膜との間に設けられ
    た第１の非磁性膜と、 少なくとも該第１の強磁性膜を磁化回転させる、少なく
    とも１つの導電膜と、を備え、 外部磁場に対して、該第１の強磁性膜は該第２の強磁性
    膜よりも容易に磁化回転し、 該第１の強磁性膜が、 第２の非磁性膜と、 第３の強磁性膜と、 第４の強磁性膜と、を備え、 該第３の強磁性膜と該第４の強磁性膜とが、該第２の非
    磁性膜を介して反強磁性交換結合をしている、磁気抵抗
    効果記憶素子。
  67. 【請求項６７】 前記第１の強磁性膜および前記第２の
    強磁性膜の少なくとも一方が膜の平面方向に磁化配向を
    持つ、請求項６６に記載の磁気抵抗効果記憶素子。
  68. 【請求項６８】 前記第３の強磁性膜の飽和磁化の大き
    さと前記第４の強磁性膜の飽和磁化の大きさとが異な
    る、請求項６６に記載の磁気抵抗効果記憶素子。
  69. 【請求項６９】 前記第３の強磁性膜の厚さと前記第４
    の強磁性膜の厚さとが異なる、請求項６６に記載の磁気
    抵抗効果記憶素子。
  70. 【請求項７０】 前記第３の強磁性膜の磁化方向と前記
    第４の強磁性膜の磁化方向とが反平行を保った状態で、
    該第３の強磁性膜と該第４の強磁性膜とが磁化回転す
    る、請求項６６に記載の磁気抵抗効果記憶素子。
  71. 【請求項７１】 前記第２の強磁性膜が、 第３の非磁性膜と、 第５の強磁性膜と、 第６の強磁性膜と、を備え、 該第５の強磁性膜と該第６の強磁性膜とが、該第３の非
    磁性膜を介して反強磁性交換結合をしている、請求項６
    ６に記載の磁気抵抗効果記憶素子。
  72. 【請求項７２】 前記第１の非磁性膜が絶縁体である、
    請求項６６に記載の磁気抵抗効果記憶素子。
  73. 【請求項７３】 前記第１の強磁性膜と前記第２の強磁
    性膜とが前記第１の非磁性膜を挟みこんだ構造を少なく
    とも２つ備え、 それぞれの前記構造は、少なくとも１つの第４の非磁性
    膜を介して重なっている、請求項６６に記載の磁気抵抗
    効果記憶素子。
  74. 【請求項７４】 それぞれの前記構造が備えるそれぞれ
    の前記第２の強磁性膜の保磁力の大きさが互いに異なっ
    ている、請求項７３に記載の磁気抵抗効果記憶素子。
  75. 【請求項７５】 請求項６６に記載の磁気抵抗効果記憶
    素子を複数個含み、複数の前記導電膜が、所定の方向に
    配置される、ＭＲＡＭデバイス。
  76. 【請求項７６】 磁気抵抗効果記憶素子への信号の記憶
    および該磁気抵抗効果記憶素子から記憶された信号を読
    み出す方法であって、該方法は、 第１の強磁性膜と、第２の強磁性膜と、該第１の強磁性
    膜と該第２の強磁性膜との間に設けられた第１の非磁性
    膜と、少なくとも１つの導電膜を含み、外部磁場に対し
    て、該第１の強磁性膜は該第２の強磁性膜よりも容易に
    磁化回転する該磁気抵抗効果記憶素子において、 該少なくとも１つの導電膜に第１の電流を流し、少なく
    とも該第１の強磁性膜を磁化回転させることにより該信
    号を記憶させる工程と、 該第１の強磁性膜と該第１の非磁性膜と該第２の強磁性
    膜とに第２の電流を流し、該少なくとも１つの導電膜に
    正バイアスの電流と負バイアスの電流とを組み合わせた
    第３の電流を流し、該第２の電流に対する電圧値を読み
    取ることにより該記憶された信号を読み出す工程と、を
    包含する、方法。
  77. 【請求項７７】 前記第３の電流は、前記第１の強磁性
    膜は磁化回転するが前記第２の強磁性膜は磁化回転しな
    い電流値である、請求項７６に記載の方法。
  78. 【請求項７８】 複数の磁気抵抗効果記憶素子を含むＭ
    ＲＡＭデバイスへの信号の記憶および該ＭＲＡＭデバイ
    スから記憶された信号を読み出す方法であって、 該複数の磁気抵抗効果記憶素子のそれぞれが、第１の強
    磁性膜と、第２の強磁性膜と、該第１の強磁性膜と該第
    ２の強磁性膜との間に設けられた第１の非磁性膜と、少
    なくとも１つの導電膜を含み、外部磁場に対して、該第
    １の強磁性膜は該第２の強磁性膜よりも容易に磁化回転
    する磁気抵抗効果記憶素子であって、 複数の該導電膜が、所定の方向に配置され、 該方法は、 該複数の磁気抵抗効果記憶素子の第１の磁気抵抗効果記
    憶素子の該少なくとも１つの導電膜に第１の電流を流
    し、該第１の磁気抵抗効果記憶素子の少なくとも該第１
    の強磁性膜を磁化回転させることにより該第１の磁気抵
    抗効果記憶素子に該信号を記憶させる工程と、 該第１の磁気抵抗効果記憶素子の該第１の強磁性膜と該
    第１の非磁性膜と該第２の強磁性膜とに第２の電流を流
    し、該第１の磁気抵抗効果記憶素子の該少なくとも１つ
    の導電膜に正バイアスの電流と負バイアスの電流とを組
    み合わせた第３の電流を流し、該第２の電流に対する電
    圧値を読み取ることにより該第１の磁気抵抗効果記憶素
    子の該記憶された信号を読み出す工程と、を包含する、
    方法。
  79. 【請求項７９】 前記第３の電流は、前記第１の強磁性
    膜は磁化回転するが前記第２の強磁性膜は磁化回転しな
    い電流値である、請求項７８に記載の方法。
  80. 【請求項８０】 前記複数の導電膜の内、前記第１の磁
    気抵抗効果記憶素子以外の第２の磁気抵抗効果記憶素子
    の該少なくとも１つの導電膜に第４の電流を流す工程で
    あって、該第４の電流が、該第１の磁気抵抗効果記憶素
    子以外の第３の磁気抵抗効果記憶素子への漏れ磁界を打
    ち消す方向に流れる工程を更に包含する、請求項７８に
    記載の方法。
  81. 【請求項８１】 前記第２の磁気抵抗効果記憶素子と前
    記第３の磁気抵抗効果記憶素子とが同一の磁気抵抗効果
    記憶素子である、請求項８０に記載の方法。
  82. 【請求項８２】 磁気抵抗効果記憶素子から記憶された
    信号を読み出す方法であって、該方法は、 第１の強磁性膜と、第２の強磁性膜と、該第１の強磁性
    膜と該第２の強磁性膜との間に設けられた第１の非磁性
    膜と、少なくとも１つの導電膜を含み、外部磁場に対し
    て、該第１の強磁性膜は該第２の強磁性膜よりも容易に
    磁化回転する該磁気抵抗効果記憶素子において、 該第１の強磁性膜と該第１の非磁性膜と該第２の強磁性
    膜とに第１の電流を流し、該少なくとも１つの導電膜に
    正バイアスの電流と負バイアスの電流とを組み合わせた
    第２の電流を流し、該第１の電流に対する電圧値を読み
    取ることにより該記憶された信号を読み出す工程を包含
    する、方法。
  83. 【請求項８３】 前記第２の電流は、前記第１の強磁性
    膜は磁化回転するが前記第２の強磁性膜は磁化回転しな
    い電流値である、請求項８２に記載の方法。
  84. 【請求項８４】 複数の磁気抵抗効果記憶素子を含むＭ
    ＲＡＭデバイスから記憶された信号を読み出す方法であ
    って、 該複数の磁気抵抗効果記憶素子のそれぞれが、第１の強
    磁性膜と、第２の強磁性膜と、該第１の強磁性膜と該第
    ２の強磁性膜との間に設けられた第１の非磁性膜と、少
    なくとも１つの導電膜を含み、外部磁場に対して、該第
    １の強磁性膜は該第２の強磁性膜よりも容易に磁化回転
    する磁気抵抗効果記憶素子であって、 複数の該導電膜が、所定の方向に配置され、 該方法は、 該複数の磁気抵抗効果記憶素子の第１の磁気抵抗効果記
    憶素子の該第１の強磁性膜と該第１の非磁性膜と該第２
    の強磁性膜とに第１の電流を流し、該第１の磁気抵抗効
    果記憶素子の該少なくとも１つの導電膜に正バイアスの
    電流と負バイアスの電流とを組み合わせた第２の電流を
    流し、該第１の電流に対する電圧値を読み取ることによ
    り該第１の磁気抵抗効果記憶素子の該記憶された信号を
    読み出す工程を包含する、方法。
  85. 【請求項８５】 前記第２の電流は、前記第１の強磁性
    膜は磁化回転するが前記第２の強磁性膜は磁化回転しな
    い電流値である、請求項８４に記載の方法。
  86. 【請求項８６】 前記複数の導電膜の内、前記第１の磁
    気抵抗効果記憶素子以外の第２の磁気抵抗効果記憶素子
    の該少なくとも１つの導電膜に第３の電流を流す工程で
    あって、該第３の電流が、該第１の磁気抵抗効果記憶素
    子以外の第３の磁気抵抗効果記憶素子への漏れ磁界を打
    ち消す方向に流れる工程を更に包含する、請求項８４に
    記載の方法。
  87. 【請求項８７】 前記第２の磁気抵抗効果記憶素子と前
    記第３の磁気抵抗効果記憶素子とが同一の磁気抵抗効果
    記憶素子である、請求項８６に記載の方法。
  88. 【請求項８８】 磁気抵抗効果記憶素子への多値信号の
    記憶および該磁気抵抗効果記憶素子から記憶された多値
    信号を読み出す方法であって、 少なくとも２つの層構造と、 該少なくとも２つの層構造の間に設けられる少なくとも
    １つの非磁性膜と、 少なくとも１つの導電膜と、を含み、 該少なくとも２つの層構造のそれぞれが、第１の強磁性
    膜と、第２の強磁性膜と、該第１の強磁性膜と該第２の
    強磁性膜との間に設けられた第２の非磁性膜とを含み、
    外部磁場に対して、該第１の強磁性膜は該第２の強磁性
    膜よりも容易に磁化回転する該磁気抵抗効果記憶素子に
    おいて、 該方法は、 該少なくとも１つの導電膜に第１の電流を流し、該少な
    くとも２つの層構造の該第１の強磁性膜および該第２の
    強磁性膜の内の少なくとも１つを磁化回転させるか、ま
    たは該少なくとも２つの層構造の該第１の強磁性膜およ
    び該第２の強磁性膜の何れも磁化回転させないことによ
    り、該磁気抵抗効果記憶素子に該多値信号を記憶させる
    工程と、 該少なくとも２つの層構造のそれぞれに第２の電流を流
    し、該第２の電流に対する抵抗値と所定の比較抵抗値と
    を比較することにより、該磁気抵抗効果記憶素子に記憶
    された該多値信号を読み出す工程と、を包含する、方
    法。
  89. 【請求項８９】 前記少なくとも１つの導電膜に立ち上
    がり電流を流す工程を更に包含する、請求項８８に記載
    の方法。
  90. 【請求項９０】 磁気抵抗効果記憶素子へ多値信号を記
    憶する方法であって、 少なくとも２つの層構造と、 該少なくとも２つの層構造の間に設けられる少なくとも
    １つの非磁性膜と、 少なくとも１つの導電膜と、を含み、 該少なくとも２つの層構造のそれぞれが、第１の強磁性
    膜と、第２の強磁性膜と、該第１の強磁性膜と該第２の
    強磁性膜との間に設けられた第２の非磁性膜とを含み、
    外部磁場に対して、該第１の強磁性膜は該第２の強磁性
    膜よりも容易に磁化回転する該磁気抵抗効果記憶素子に
    おいて、 該方法は、 該少なくとも１つの導電膜に第１の電流を流し、該少な
    くとも２つの層構造の該第１の強磁性膜および該第２の
    強磁性膜の内の少なくとも１つを磁化回転させるか、ま
    たは該少なくとも２つの層構造の該第１の強磁性膜およ
    び該第２の強磁性膜の何れも磁化回転させないことによ
    り、該磁気抵抗効果記憶素子に該多値信号を記憶させる
    工程を包含する、方法。
  91. 【請求項９１】 磁気抵抗効果記憶素子から記憶された
    多値信号を読み出す方法であって、 少なくとも２つの層構造と、 該少なくとも２つの層構造の間に設けられる少なくとも
    １つの非磁性膜と、 少なくとも１つの導電膜と、を含み、 該少なくとも２つの層構造のそれぞれが、第１の強磁性
    膜と、第２の強磁性膜と、該第１の強磁性膜と該第２の
    強磁性膜との間に設けられた第２の非磁性膜とを含み、
    外部磁場に対して、該第１の強磁性膜は該第２の強磁性
    膜よりも容易に磁化回転する該磁気抵抗効果記憶素子に
    おいて、 該方法は、 該少なくとも２つの層構造のそれぞれに第１の電流を流
    し、該第１の電流に対する抵抗値と所定の比較抵抗値と
    を比較することにより、該磁気抵抗効果記憶素子に記憶
    された該多値信号を読み出す工程を包含する、方法。
  92. 【請求項９２】 前記少なくとも１つの導電膜に立ち上
    がり電流を流す工程を更に包含する、請求項９１に記載
    の方法。
  93. 【請求項９３】 複数の磁気抵抗効果記憶素子を含むＭ
    ＲＡＭデバイスへの多値信号の記憶および該ＭＲＡＭデ
    バイスから記憶された多値信号を読み出す方法であっ
    て、 該複数の磁気抵抗効果記憶素子のそれぞれが、 少なくとも２つの層構造と、 該少なくとも２つの層構造の間に設けられる少なくとも
    １つの非磁性膜と、 少なくとも１つの導電膜と、を含み、 該少なくとも２つの層構造のそれぞれが、第１の強磁性
    膜と、第２の強磁性膜と、該第１の強磁性膜と該第２の
    強磁性膜との間に設けられた第２の非磁性膜とを含み、
    外部磁場に対して、該第１の強磁性膜は該第２の強磁性
    膜よりも容易に磁化回転する該磁気抵抗効果記憶素子で
    あって、 複数の該導電膜が、所定の方向に配置され、 該方法は、 該複数の磁気抵抗効果記憶素子の内の第１の磁気抵抗効
    果記憶素子の該少なくとも１つの導電膜に第１の電流を
    流し、該第１の磁気抵抗効果記憶素子の該少なくとも２
    つの層構造の該第１の強磁性膜および該第２の強磁性膜
    の内の少なくとも１つを磁化回転させるか、または該第
    １の磁気抵抗効果記憶素子の該少なくとも２つの層構造
    の該第１の強磁性膜および該第２の強磁性膜の何れも磁
    化回転させないことにより、該第１の磁気抵抗効果記憶
    素子に該多値信号を記憶させる工程と、 該第１の磁気抵抗効果記憶素子の該少なくとも２つの層
    構造のそれぞれに第２の電流を流し、該第２の電流に対
    する抵抗値と所定の比較抵抗値とを比較することによ
    り、該磁気抵抗効果記憶素子に記憶された該多値信号を
    読み出す工程と、を包含する、方法。
  94. 【請求項９４】 前記少なくとも１つの導電膜に立ち上
    がり電流を流す工程を更に包含する、請求項９３に記載
    の方法。
  95. 【請求項９５】 前記複数の導電膜の内、前記第１の磁
    気抵抗効果記憶素子以外の第２の磁気抵抗効果記憶素子
    の該少なくとも１つの導電膜に第３の電流を流す工程で
    あって、該第３の電流が、該第１の磁気抵抗効果記憶素
    子以外の第３の磁気抵抗効果記憶素子への漏れ磁界を打
    ち消す方向に流れる工程を更に包含する、請求項９３に
    記載の方法。
  96. 【請求項９６】 前記第２の磁気抵抗効果記憶素子と前
    記第３の磁気抵抗効果記憶素子とが同一の磁気抵抗効果
    記憶素子である、請求項９５に記載の方法。
  97. 【請求項９７】 複数の磁気抵抗効果記憶素子を含むＭ
    ＲＡＭデバイスへ多値信号を記憶させる方法であって、 該複数の磁気抵抗効果記憶素子のそれぞれが、 少なくとも２つの層構造と、 該少なくとも２つの層構造の間に設けられる少なくとも
    １つの非磁性膜と、 少なくとも１つの導電膜と、を含み、 該少なくとも２つの層構造のそれぞれが、第１の強磁性
    膜と、第２の強磁性膜と、該第１の強磁性膜と該第２の
    強磁性膜との間に設けられた第２の非磁性膜とを含み、
    外部磁場に対して、該第１の強磁性膜は該第２の強磁性
    膜よりも容易に磁化回転する該磁気抵抗効果記憶素子で
    あって、 複数の該導電膜が、所定の方向に配置され、 該方法は、 該複数の磁気抵抗効果記憶素子の内の第１の磁気抵抗効
    果記憶素子の該少なくとも１つの導電膜に第１の電流を
    流し、該第１の磁気抵抗効果記憶素子の該少なくとも２
    つの層構造の該第１の強磁性膜および該第２の強磁性膜
    の内の少なくとも１つを磁化回転させるか、または該第
    １の磁気抵抗効果記憶素子の該少なくとも２つの層構造
    の該第１の強磁性膜および該第２の強磁性膜の何れも磁
    化回転させないことにより、該第１の磁気抵抗効果記憶
    素子に該多値信号を記憶させる工程を包含する、方法。
  98. 【請求項９８】 前記複数の導電膜の内、前記第１の磁
    気抵抗効果記憶素子以外の第２の磁気抵抗効果記憶素子
    の該少なくとも１つの導電膜に第２の電流を流す工程で
    あって、該第２の電流が、該第１の磁気抵抗効果記憶素
    子以外の第３の磁気抵抗効果記憶素子への漏れ磁界を打
    ち消す方向に流れる工程を更に包含する、請求項９７に
    記載の方法。
  99. 【請求項９９】 前記第２の磁気抵抗効果記憶素子と前
    記第３の磁気抵抗効果記憶素子とが同一の磁気抵抗効果
    記憶素子である、請求項９８に記載の方法。
  100. 【請求項１００】 複数の磁気抵抗効果記憶素子を含む
    ＭＲＡＭデバイスから記憶された多値信号を読み出す方
    法であって、 該複数の磁気抵抗効果記憶素子のそれぞれが、 少なくとも２つの層構造と、 該少なくとも２つの層構造の間に設けられる少なくとも
    １つの非磁性膜と、 少なくとも１つの導電膜と、を含み、 該少なくとも２つの層構造のそれぞれが、第１の強磁性
    膜と、第２の強磁性膜と、該第１の強磁性膜と該第２の
    強磁性膜との間に設けられた第２の非磁性膜とを含み、
    外部磁場に対して、該第１の強磁性膜は該第２の強磁性
    膜よりも容易に磁化回転する該磁気抵抗効果記憶素子で
    あって、 複数の該導電膜が、所定の方向に配置され、 該方法は、 該複数の磁気抵抗効果記憶素子の内の第１の磁気抵抗効
    果記憶素子の該少なくとも２つの層構造のそれぞれに第
    １の電流を流し、該第１の電流に対する抵抗値と所定の
    比較抵抗値とを比較することにより、該第１の磁気抵抗
    効果記憶素子に記憶された該多値信号を読み出す工程を
    包含する、方法。
  101. 【請求項１０１】 前記少なくとも１つの導電膜に立ち
    上がり電流を流す工程を更に包含する、請求項１００に
    記載の方法。
  102. 【請求項１０２】 前記複数の導電膜の内、前記第１の
    磁気抵抗効果記憶素子以外の第２の磁気抵抗効果記憶素
    子の該少なくとも１つの導電膜に第２の電流を流す工程
    であって、該第２の電流が、該第１の磁気抵抗効果記憶
    素子以外の第３の磁気抵抗効果記憶素子への漏れ磁界を
    打ち消す方向に流れる工程を更に包含する、請求項１０
    ０に記載の方法。
  103. 【請求項１０３】 前記第２の磁気抵抗効果記憶素子と
    前記第３の磁気抵抗効果記憶素子とが同一の磁気抵抗効
    果記憶素子である、請求項１０２に記載の方法。
JP2000182152A 1999-06-17 2000-06-16 磁気抵抗効果素子および磁気抵抗効果記憶素子 Expired - Lifetime JP3589346B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000182152A JP3589346B2 (ja) 1999-06-17 2000-06-16 磁気抵抗効果素子および磁気抵抗効果記憶素子

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP17048699 1999-06-17
JP11-170486 1999-06-17
JP35296299 1999-12-13
JP11-352962 1999-12-13
JP2000182152A JP3589346B2 (ja) 1999-06-17 2000-06-16 磁気抵抗効果素子および磁気抵抗効果記憶素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2003402316A Division JP2004179667A (ja) 1999-06-17 2003-12-01 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法

Publications (3)

Publication Number Publication Date
JP2001237472A true JP2001237472A (ja) 2001-08-31
JP2001237472A5 JP2001237472A5 (ja) 2004-11-11
JP3589346B2 JP3589346B2 (ja) 2004-11-17

Family

ID=26493468

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2000182152A Expired - Lifetime JP3589346B2 (ja) 1999-06-17 2000-06-16 磁気抵抗効果素子および磁気抵抗効果記憶素子
JP2003402316A Withdrawn JP2004179667A (ja) 1999-06-17 2003-12-01 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2003402316A Withdrawn JP2004179667A (ja) 1999-06-17 2003-12-01 磁気抵抗効果素子および磁気抵抗効果記憶素子およびデジタル信号を記憶させる方法

Country Status (4)

Country Link
US (2) US6436526B1 (ja)
EP (1) EP1061592A3 (ja)
JP (2) JP3589346B2 (ja)
KR (2) KR100436318B1 (ja)

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643168B2 (en) 2001-02-13 2003-11-04 Nec Corporation Nonvolatile magnetic storage device
JP2004055754A (ja) * 2002-07-18 2004-02-19 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP2004064073A (ja) * 2002-07-15 2004-02-26 Hewlett-Packard Development Co Lp 磁気メモリデバイスおよび方法
US6760251B2 (en) 2002-07-11 2004-07-06 Renesas Technology Corp. Memory device reading data according to difference in electrical resistance between selected memory cell and reference cell
JP2004193603A (ja) * 2002-12-07 2004-07-08 Hewlett-Packard Development Co Lp ２つの書込み導体を有するｍｒａｍ
JP2004207707A (ja) * 2002-12-13 2004-07-22 Japan Science & Technology Agency スピン注入デバイス及びこれを用いた磁気装置
JP2005505888A (ja) * 2001-10-09 2005-02-24 インフィネオン テクノロジーズ アクチエンゲゼルシャフト ワード線とビット線との交差点に磁気抵抗記憶セルが配置された、半導体記憶装置
JP2005085805A (ja) * 2003-09-04 2005-03-31 Fujitsu Ltd 半導体装置
US6879473B2 (en) 2002-06-19 2005-04-12 Sony Corporation Magnetoresistive device and magnetic memory device
JP2005522044A (ja) * 2002-04-03 2005-07-21 マイクロン テクノロジー インコーポレイテッド 高密度ｍｒａｍ用途用の合成フェリ磁性体センス層
JP2005277416A (ja) * 2004-03-23 2005-10-06 Hewlett-Packard Development Co Lp 軟基準３導体の磁気メモリ記憶デバイス
JP2005310829A (ja) * 2004-04-16 2005-11-04 Sony Corp 磁気メモリ及びその記録方法
JP2005539376A (ja) * 2002-08-30 2005-12-22 フリースケール セミコンダクター インコーポレイテッド 磁気デバイス用アモルファス合金
US6980464B2 (en) * 2002-09-10 2005-12-27 Kabushiki Kaisha Toshiba Magnetic random access memory
US7006372B2 (en) 2001-11-15 2006-02-28 Kabushiki Kaisha Toshiba Magnetic random access memory
US7247505B2 (en) 2001-12-18 2007-07-24 Kabushiki Kaisha Toshiba Magnetic memory device having magnetic shield layer, and manufacturing method thereof
US7262064B2 (en) 2001-10-12 2007-08-28 Sony Corporation Magnetoresistive effect element, magnetic memory element magnetic memory device and manufacturing methods thereof
US7315053B2 (en) 2002-04-09 2008-01-01 Sony Corporation Magnetoresistive effect element and magnetic memory device
JP2008010143A (ja) * 2007-08-10 2008-01-17 Renesas Technology Corp 半導体装置
JP2008059746A (ja) * 2001-09-25 2008-03-13 Samsung Electronics Co Ltd 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法
US7355824B2 (en) 2002-03-27 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive effect element and magnetic memory having the same
JP2008097811A (ja) * 2003-04-29 2008-04-24 Samsung Electronics Co Ltd 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法
US7369426B2 (en) 2001-11-30 2008-05-06 Infineon Technologies Ag Magnetoresistive memory cell with dynamic reference layer
JP2009021005A (ja) * 2008-09-05 2009-01-29 Renesas Technology Corp 薄膜磁性体記憶装置
JP2009218611A (ja) * 2009-05-18 2009-09-24 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP2011023100A (ja) * 2009-07-13 2011-02-03 Crocus Technology Sa 自己参照磁気ランダムアクセスメモリセル
JP4811627B2 (ja) * 2002-01-16 2011-11-09 マイクロン テクノロジー， インク． 磁気抵抗メモリデバイス及びアセンブリ、及び情報の記憶及び再生方法
JP4877506B2 (ja) * 2004-03-31 2012-02-15 日本電気株式会社 磁化方向制御方法、及びそれを応用したｍｒａｍ
JP2012195327A (ja) * 2011-03-15 2012-10-11 Taiyo Yuden Co Ltd 磁性薄膜，その製造方法及び磁気特性制御方法，薄膜磁気デバイス
WO2014119345A1 (ja) * 2013-02-04 2014-08-07 アルプス電気株式会社 巨大磁気抵抗効果素子およびそれを用いた電流センサ

Families Citing this family (173)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436526B1 (en) * 1999-06-17 2002-08-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
WO2000079522A1 (en) * 1999-06-22 2000-12-28 Fujitsu Limited Magnetic head slider and magnetic head assembly
US6424561B1 (en) 2000-07-18 2002-07-23 Micron Technology, Inc. MRAM architecture using offset bits for increased write selectivity
US6767655B2 (en) * 2000-08-21 2004-07-27 Matsushita Electric Industrial Co., Ltd. Magneto-resistive element
TW544677B (en) * 2000-12-26 2003-08-01 Matsushita Electric Industrial Co Ltd Magneto-resistance memory device
US6905780B2 (en) * 2001-02-01 2005-06-14 Kabushiki Kaisha Toshiba Current-perpendicular-to-plane-type magnetoresistive device, and magnetic head and magnetic recording-reproducing apparatus using the same
US6798624B2 (en) * 2001-03-15 2004-09-28 Seagate Technology Llc Magnetization sensor for sensing the write field characteristics of a perpendicular or longitudinal recording head
DE10118197C2 (de) * 2001-04-11 2003-04-03 Infineon Technologies Ag Integrierte magnetoresistive Halbleiterspeicheranordnung und Verfahren zum Beschreiben derselben
JP5019681B2 (ja) * 2001-04-26 2012-09-05 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
JP2002334971A (ja) * 2001-05-09 2002-11-22 Nec Corp 磁性メモリ及びその動作方法
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
JP3849460B2 (ja) * 2001-05-29 2006-11-22 ソニー株式会社 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッド
WO2002099906A1 (en) * 2001-06-04 2002-12-12 Matsushita Electric Industrial Co., Ltd. Magnetoresistance element and magnetoresistance storage element and magnetic memory
DE10128964B4 (de) * 2001-06-15 2012-02-09 Qimonda Ag Digitale magnetische Speicherzelleneinrichtung
US6937447B2 (en) * 2001-09-19 2005-08-30 Kabushiki Kaisha Toshiba Magnetoresistance effect element, its manufacturing method, magnetic reproducing element and magnetic memory
US6545906B1 (en) * 2001-10-16 2003-04-08 Motorola, Inc. Method of writing to scalable magnetoresistance random access memory element
US6498747B1 (en) * 2002-02-08 2002-12-24 Infineon Technologies Ag Magnetoresistive random access memory (MRAM) cross-point array with reduced parasitic effects
JP2003243630A (ja) * 2002-02-18 2003-08-29 Sony Corp 磁気メモリ装置およびその製造方法
KR100469750B1 (ko) * 2002-02-23 2005-02-02 학교법인 성균관대학 다층산화물 인공격자를 갖는 소자
JP2003318460A (ja) * 2002-04-24 2003-11-07 Alps Electric Co Ltd 磁気検出素子及びその製造方法
KR100505104B1 (ko) * 2002-04-30 2005-07-29 삼성전자주식회사 자기 램 셀들, 그 구조체들 및 그 구동방법
US6507513B1 (en) * 2002-06-20 2003-01-14 Hewlett-Packard Company Using delayed electrical pulses with magneto-resistive devices
US7095646B2 (en) 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6654278B1 (en) * 2002-07-31 2003-11-25 Motorola, Inc. Magnetoresistance random access memory
JP4178867B2 (ja) * 2002-08-02 2008-11-12 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置
US6803274B2 (en) * 2002-08-30 2004-10-12 Hewlett-Packard Development Company, L.P. Magnetic memory cell having an annular data layer and a soft reference layer
US7064974B2 (en) * 2002-09-12 2006-06-20 Nec Corporation Magnetic random access memory and method for manufacturing the same
US6903909B2 (en) * 2002-11-01 2005-06-07 Hewlett-Packard Development Company, L.P. Magnetoresistive element including ferromagnetic sublayer having smoothed surface
JP3935049B2 (ja) * 2002-11-05 2007-06-20 株式会社東芝 磁気記憶装置及びその製造方法
US6842389B2 (en) * 2003-01-17 2005-01-11 Hewlett-Packard Development Company, L.P. System for and method of four-conductor magnetic random access memory cell and decoding scheme
US6917087B2 (en) 2003-02-21 2005-07-12 Micron Technology, Inc. Tilted array geometry for improved MRAM switching
JP3964818B2 (ja) * 2003-04-01 2007-08-22 株式会社東芝 磁気ランダムアクセスメモリ
US7020009B2 (en) * 2003-05-14 2006-03-28 Macronix International Co., Ltd. Bistable magnetic device using soft magnetic intermediary material
US6865109B2 (en) * 2003-06-06 2005-03-08 Seagate Technology Llc Magnetic random access memory having flux closure for the free layer and spin transfer write mechanism
KR100560661B1 (ko) 2003-06-19 2006-03-16 삼성전자주식회사 자기 메모리의 읽기 방법
US6956763B2 (en) 2003-06-27 2005-10-18 Freescale Semiconductor, Inc. MRAM element and methods for writing the MRAM element
US7573737B2 (en) * 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US6967366B2 (en) 2003-08-25 2005-11-22 Freescale Semiconductor, Inc. Magnetoresistive random access memory with reduced switching field variation
US7050326B2 (en) * 2003-10-07 2006-05-23 Hewlett-Packard Development Company, L.P. Magnetic memory device with current carrying reference layer
US20050110004A1 (en) * 2003-11-24 2005-05-26 International Business Machines Corporation Magnetic tunnel junction with improved tunneling magneto-resistance
KR100624417B1 (ko) * 2004-01-31 2006-09-18 삼성전자주식회사 터널링 자기 저항 소자
JP4433820B2 (ja) * 2004-02-20 2010-03-17 Ｔｄｋ株式会社 磁気検出素子およびその形成方法ならびに磁気センサ、電流計
JP4082711B2 (ja) 2004-03-12 2008-04-30 独立行政法人科学技術振興機構 磁気抵抗素子及びその製造方法
US7449345B2 (en) * 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
JP4692805B2 (ja) * 2004-06-30 2011-06-01 Ｔｄｋ株式会社 磁気検出素子およびその形成方法
US7067330B2 (en) * 2004-07-16 2006-06-27 Headway Technologies, Inc. Magnetic random access memory array with thin conduction electrical read and write lines
US7466525B2 (en) * 2004-09-03 2008-12-16 Tdk Corporation Magnetic sensing element including laminated film composed of half-metal and NiFe alloy as free layer
JP4292128B2 (ja) * 2004-09-07 2009-07-08 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
US7129098B2 (en) 2004-11-24 2006-10-31 Freescale Semiconductor, Inc. Reduced power magnetoresistive random access memory elements
US7390530B2 (en) * 2004-11-30 2008-06-24 Headway Technologies, Inc. Structure and process for composite free layer in CPP GMR device
KR100601994B1 (ko) * 2005-03-02 2006-07-18 삼성전자주식회사 외부 자기장 발생수단을 구비하는 메모리 장치와 그 동작및 제조 방법
JP4877575B2 (ja) 2005-05-19 2012-02-15 日本電気株式会社 磁気ランダムアクセスメモリ
US7888721B2 (en) 2005-07-06 2011-02-15 Micron Technology, Inc. Surround gate access transistors with grown ultra-thin bodies
US7768051B2 (en) 2005-07-25 2010-08-03 Micron Technology, Inc. DRAM including a vertical surround gate transistor
US7696567B2 (en) 2005-08-31 2010-04-13 Micron Technology, Inc Semiconductor memory device
US7416943B2 (en) 2005-09-01 2008-08-26 Micron Technology, Inc. Peripheral gate stacks and recessed array gates
US7687342B2 (en) 2005-09-01 2010-03-30 Micron Technology, Inc. Method of manufacturing a memory device
US7399671B2 (en) 2005-09-01 2008-07-15 Micron Technology, Inc. Disposable pillars for contact formation
US7557032B2 (en) 2005-09-01 2009-07-07 Micron Technology, Inc. Silicided recessed silicon
US8246880B2 (en) * 2005-10-07 2012-08-21 Konica Minolta Opto, Inc. Method of producing cellulose ester film, cellulose ester film, polarizing plate and liquid crystal display
JP4786331B2 (ja) 2005-12-21 2011-10-05 株式会社東芝 磁気抵抗効果素子の製造方法
JP4864464B2 (ja) * 2006-01-11 2012-02-01 株式会社東芝 磁気抵抗効果素子とその製造方法、およびそれを用いた磁気ヘッドと磁気再生装置と磁気メモリ
JP4514721B2 (ja) * 2006-02-09 2010-07-28 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気記録再生装置及び磁気記憶装置
JP2007281229A (ja) * 2006-04-07 2007-10-25 Toshiba Corp 磁気抵抗ランダムアクセスメモリ、その書き込み方法、およびテスト方法
JP2007299880A (ja) 2006-04-28 2007-11-15 Toshiba Corp 磁気抵抗効果素子，および磁気抵抗効果素子の製造方法
JP4550777B2 (ja) 2006-07-07 2010-09-22 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置及び磁気メモリ
JP5044157B2 (ja) * 2006-07-11 2012-10-10 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気再生装置
JP5210533B2 (ja) 2006-09-21 2013-06-12 アルプス電気株式会社 トンネル型磁気検出素子及びその製造方法
JP2008103662A (ja) * 2006-09-21 2008-05-01 Alps Electric Co Ltd トンネル型磁気検出素子及びその製造方法
JP2008085220A (ja) * 2006-09-28 2008-04-10 Toshiba Corp 磁気抵抗効果素子、磁気ヘッド、および磁気再生装置
JP5003109B2 (ja) * 2006-11-14 2012-08-15 富士通株式会社 強磁性トンネル接合素子、その製造方法、及びそれを用いた磁気ヘッド、磁気メモリ
JP2008227297A (ja) 2007-03-14 2008-09-25 Tdk Corp トンネル型磁気検出素子及びその製造方法
JP4388093B2 (ja) 2007-03-27 2009-12-24 株式会社東芝 磁気抵抗効果素子、磁気ヘッド、磁気記録再生装置
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US7751231B2 (en) * 2008-05-05 2010-07-06 Qimonda Ag Method and integrated circuit for determining the state of a resistivity changing memory cell
JP5039007B2 (ja) * 2008-09-26 2012-10-03 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP5032429B2 (ja) * 2008-09-26 2012-09-26 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP5032430B2 (ja) * 2008-09-26 2012-09-26 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP5039006B2 (ja) * 2008-09-26 2012-10-03 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリ及び磁気記録再生装置
JP2010080839A (ja) 2008-09-29 2010-04-08 Toshiba Corp 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気ヘッドアセンブリおよび磁気記録再生装置
KR101115039B1 (ko) 2009-08-21 2012-03-07 한국과학기술연구원 자기터널접합 디바이스 및 그 제조 방법
US9207292B2 (en) * 2011-02-02 2015-12-08 Infineon Technologies Ag Magnetoresistive device and method for manufacturing the same
US8686484B2 (en) 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
JP5684081B2 (ja) 2011-09-22 2015-03-11 株式会社東芝 アナログ／デジタル変換器
JP5684080B2 (ja) 2011-09-22 2015-03-11 株式会社東芝 アナログ／デジタル変換器
US9082888B2 (en) * 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US20160128390A1 (en) * 2013-06-24 2016-05-12 Kimree Hi-Tech Inc. Electronic cigarette heat-generating device and electronic cigarette
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10483320B2 (en) 2015-12-10 2019-11-19 Everspin Technologies, Inc. Magnetoresistive stack with seed region and method of manufacturing the same
EP4514109A3 (en) 2015-12-10 2025-04-30 Everspin Technologies, Inc. Magnetoresistive stack, seed region therefor and method of manufacturing same
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10361361B2 (en) * 2016-04-08 2019-07-23 International Business Machines Corporation Thin reference layer for STT MRAM
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US9633706B1 (en) 2016-10-10 2017-04-25 Qualcomm Incorporated Voltage self-boosting circuit for generating a boosted voltage for driving a word line write in a memory array for a memory write operation
EP3563377A1 (en) * 2016-12-27 2019-11-06 Everspin Technologies, Inc. Data storage in synthetic antiferromagnets included in magnetic tunnel junctions
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US20190296223A1 (en) 2018-03-23 2019-09-26 Spin Memory, Inc. Methods of Manufacturing Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
JP2021144967A (ja) 2020-03-10 2021-09-24 キオクシア株式会社 記憶装置
CN111521859B (zh) * 2020-06-22 2021-06-04 南方电网数字电网研究院有限公司 电力设备的线路电流测量方法、装置及计算机设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4243358A1 (de) * 1992-12-21 1994-06-23 Siemens Ag Magnetowiderstands-Sensor mit künstlichem Antiferromagneten und Verfahren zu seiner Herstellung
JPH0714710A (ja) 1993-06-25 1995-01-17 Fujitsu Ltd 磁気抵抗効果素子
US5841611A (en) 1994-05-02 1998-11-24 Matsushita Electric Industrial Co., Ltd. Magnetoresistance effect device and magnetoresistance effect type head, memory device, and amplifying device using the same
US5650958A (en) 1996-03-18 1997-07-22 International Business Machines Corporation Magnetic tunnel junctions with controlled magnetic response
US5640343A (en) 1996-03-18 1997-06-17 International Business Machines Corporation Magnetic memory array using magnetic tunnel junction devices in the memory cells
US5734605A (en) 1996-09-10 1998-03-31 Motorola, Inc. Multi-layer magnetic tunneling junction memory cells
US5801984A (en) 1996-11-27 1998-09-01 International Business Machines Corporation Magnetic tunnel junction device with ferromagnetic multilayer having fixed magnetic moment
US5838608A (en) 1997-06-16 1998-11-17 Motorola, Inc. Multi-layer magnetic random access memory and method for fabricating thereof
US6111784A (en) 1997-09-18 2000-08-29 Canon Kabushiki Kaisha Magnetic thin film memory element utilizing GMR effect, and recording/reproduction method using such memory element
DE19853447A1 (de) 1998-11-19 2000-05-25 Siemens Ag Magnetischer Speicher
US6436526B1 (en) * 1999-06-17 2002-08-20 Matsushita Electric Industrial Co., Ltd. Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
US6767655B2 (en) * 2000-08-21 2004-07-27 Matsushita Electric Industrial Co., Ltd. Magneto-resistive element

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6643168B2 (en) 2001-02-13 2003-11-04 Nec Corporation Nonvolatile magnetic storage device
JP2008059746A (ja) * 2001-09-25 2008-03-13 Samsung Electronics Co Ltd 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法
JP2005505888A (ja) * 2001-10-09 2005-02-24 インフィネオン テクノロジーズ アクチエンゲゼルシャフト ワード線とビット線との交差点に磁気抵抗記憶セルが配置された、半導体記憶装置
JP2009283963A (ja) * 2001-10-12 2009-12-03 Sony Corp 磁気抵抗効果素子、磁気メモリ素子、磁気メモリ装置
US7262064B2 (en) 2001-10-12 2007-08-28 Sony Corporation Magnetoresistive effect element, magnetic memory element magnetic memory device and manufacturing methods thereof
US7031184B2 (en) 2001-11-15 2006-04-18 Kabushiki Kaisha Toshiba Magnetic random access memory
US7006372B2 (en) 2001-11-15 2006-02-28 Kabushiki Kaisha Toshiba Magnetic random access memory
US7369426B2 (en) 2001-11-30 2008-05-06 Infineon Technologies Ag Magnetoresistive memory cell with dynamic reference layer
US7247505B2 (en) 2001-12-18 2007-07-24 Kabushiki Kaisha Toshiba Magnetic memory device having magnetic shield layer, and manufacturing method thereof
JP4811627B2 (ja) * 2002-01-16 2011-11-09 マイクロン テクノロジー， インク． 磁気抵抗メモリデバイス及びアセンブリ、及び情報の記憶及び再生方法
US7355824B2 (en) 2002-03-27 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive effect element and magnetic memory having the same
JP2005522044A (ja) * 2002-04-03 2005-07-21 マイクロン テクノロジー インコーポレイテッド 高密度ｍｒａｍ用途用の合成フェリ磁性体センス層
US7315053B2 (en) 2002-04-09 2008-01-01 Sony Corporation Magnetoresistive effect element and magnetic memory device
US6879473B2 (en) 2002-06-19 2005-04-12 Sony Corporation Magnetoresistive device and magnetic memory device
US6760251B2 (en) 2002-07-11 2004-07-06 Renesas Technology Corp. Memory device reading data according to difference in electrical resistance between selected memory cell and reference cell
JP2004064073A (ja) * 2002-07-15 2004-02-26 Hewlett-Packard Development Co Lp 磁気メモリデバイスおよび方法
JP2004055754A (ja) * 2002-07-18 2004-02-19 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置
JP2005539376A (ja) * 2002-08-30 2005-12-22 フリースケール セミコンダクター インコーポレイテッド 磁気デバイス用アモルファス合金
US6980464B2 (en) * 2002-09-10 2005-12-27 Kabushiki Kaisha Toshiba Magnetic random access memory
JP2004193603A (ja) * 2002-12-07 2004-07-08 Hewlett-Packard Development Co Lp ２つの書込み導体を有するｍｒａｍ
JP2004207707A (ja) * 2002-12-13 2004-07-22 Japan Science & Technology Agency スピン注入デバイス及びこれを用いた磁気装置
JP2008097811A (ja) * 2003-04-29 2008-04-24 Samsung Electronics Co Ltd 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法
JP2005085805A (ja) * 2003-09-04 2005-03-31 Fujitsu Ltd 半導体装置
JP2005277416A (ja) * 2004-03-23 2005-10-06 Hewlett-Packard Development Co Lp 軟基準３導体の磁気メモリ記憶デバイス
JP4877506B2 (ja) * 2004-03-31 2012-02-15 日本電気株式会社 磁化方向制御方法、及びそれを応用したｍｒａｍ
JP2005310829A (ja) * 2004-04-16 2005-11-04 Sony Corp 磁気メモリ及びその記録方法
JP2008010143A (ja) * 2007-08-10 2008-01-17 Renesas Technology Corp 半導体装置
JP2009021005A (ja) * 2008-09-05 2009-01-29 Renesas Technology Corp 薄膜磁性体記憶装置
JP2009218611A (ja) * 2009-05-18 2009-09-24 Sony Corp 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP2011023100A (ja) * 2009-07-13 2011-02-03 Crocus Technology Sa 自己参照磁気ランダムアクセスメモリセル
JP2012195327A (ja) * 2011-03-15 2012-10-11 Taiyo Yuden Co Ltd 磁性薄膜，その製造方法及び磁気特性制御方法，薄膜磁気デバイス
WO2014119345A1 (ja) * 2013-02-04 2014-08-07 アルプス電気株式会社 巨大磁気抵抗効果素子およびそれを用いた電流センサ
JPWO2014119345A1 (ja) * 2013-02-04 2017-01-26 アルプス電気株式会社 巨大磁気抵抗効果素子およびそれを用いた電流センサ

Also Published As

Publication number Publication date
EP1061592A3 (en) 2001-09-26
JP3589346B2 (ja) 2004-11-17
JP2004179667A (ja) 2004-06-24
KR20030011025A (ko) 2003-02-06
KR100436318B1 (ko) 2004-06-18
EP1061592A2 (en) 2000-12-20
US6436526B1 (en) 2002-08-20
US20020058158A1 (en) 2002-05-16
KR20010007428A (ko) 2001-01-26
KR100439288B1 (ko) 2004-07-07
US7018725B2 (en) 2006-03-28

Similar Documents

Publication Publication Date Title
JP3589346B2 (ja) 磁気抵抗効果素子および磁気抵抗効果記憶素子
US8331141B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
US7372727B2 (en) Magnetic cell and magnetic memory
JP4371781B2 (ja) 磁気セル及び磁気メモリ
JP4682998B2 (ja) 記憶素子及びメモリ
US8988934B2 (en) Multibit cell of magnetic random access memory with perpendicular magnetization
JP5279384B2 (ja) Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法
US7005691B2 (en) Magnetoresistance element and magnetoresistance storage element and magnetic memory
JP2005109263A (ja) 磁性体素子及磁気メモリ
JP2005294376A (ja) 磁気記録素子及び磁気メモリ
JP3693247B2 (ja) 磁気抵抗効果記憶素子およびその製造方法
JP2000332317A (ja) 磁性素子、記憶装置、磁気再生ヘッド、及び磁気ディスク装置
JPWO2001024289A1 (ja) 磁気抵抗効果記憶素子およびその製造方法
JP3977576B2 (ja) 磁気メモリ装置
JP3868699B2 (ja) 磁気メモリ装置
JP2007305882A (ja) 記憶素子及びメモリ
JP5034317B2 (ja) 記憶素子及びメモリ
JP4660512B2 (ja) 磁気記録素子への書き込み方法および磁気記録素子
JP3592244B2 (ja) 磁気抵抗素子および磁気抵抗効果型記憶素子
JP2003115623A (ja) 磁気抵抗素子および磁気抵抗記憶素子および磁気メモリ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040811

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040811

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3589346

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070827

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080827

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090827

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100827

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110827

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120827

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 9

EXPY Cancellation because of completion of term