JP2001237704A - セグメント化混合信号回路におけるノイズ整形方法 - Google Patents
セグメント化混合信号回路におけるノイズ整形方法Info
- Publication number
- JP2001237704A JP2001237704A JP2000343216A JP2000343216A JP2001237704A JP 2001237704 A JP2001237704 A JP 2001237704A JP 2000343216 A JP2000343216 A JP 2000343216A JP 2000343216 A JP2000343216 A JP 2000343216A JP 2001237704 A JP2001237704 A JP 2001237704A
- Authority
- JP
- Japan
- Prior art keywords
- rotation
- circuit
- signal
- graph
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0673—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using random selection of the elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission And Conversion Of Sensor Element Output (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Control Of Electric Motors In General (AREA)
- Control Of Velocity Or Acceleration (AREA)
Abstract
(57)【要約】
【課題】 従来、セグメント化混合信号回路における配
列された各セルの電流源の出力電流は、種々の原因に起
因して不均一になるという課題がある。 【解決手段】 混合信号回路２０は、複数の回路セグメ
ント２，４を有するアナログ回路と、ディジタル回路と
を含む。ディジタル回路は、各セグメントに適用される
一群のディジタル信号Ｔ１〜Ｔｎを各サイクルで発生す
べく作用可能なディジタル信号発生部分６と、ｒを関連
サイクルに対する回転量とし、各サイクルで適用された
各ディジタル信号Ｔ１〜Ｔｎを先のサイクルで適用され
た各ディジタル信号と比較してｒ個のセグメントだけ回
転するセグメント回転ブロック２２とを含む。さらに、
ディジタル回路は、出力信号の周波数スペクトル内の１
つ以上の各回転成分が、所望範囲の外側の１つ以上の事
前選択の周波数または狭幅帯域周波数へとマッピングさ
れるように回転量ｒを設定する回転制御ブロック２４を
含む。
列された各セルの電流源の出力電流は、種々の原因に起
因して不均一になるという課題がある。 【解決手段】 混合信号回路２０は、複数の回路セグメ
ント２，４を有するアナログ回路と、ディジタル回路と
を含む。ディジタル回路は、各セグメントに適用される
一群のディジタル信号Ｔ１〜Ｔｎを各サイクルで発生す
べく作用可能なディジタル信号発生部分６と、ｒを関連
サイクルに対する回転量とし、各サイクルで適用された
各ディジタル信号Ｔ１〜Ｔｎを先のサイクルで適用され
た各ディジタル信号と比較してｒ個のセグメントだけ回
転するセグメント回転ブロック２２とを含む。さらに、
ディジタル回路は、出力信号の周波数スペクトル内の１
つ以上の各回転成分が、所望範囲の外側の１つ以上の事
前選択の周波数または狭幅帯域周波数へとマッピングさ
れるように回転量ｒを設定する回転制御ブロック２４を
含む。
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタル／アナ
ログ変換器などのセグメント化混合信号回路におけるノ
イズ整形方法に関する。
ログ変換器などのセグメント化混合信号回路におけるノ
イズ整形方法に関する。
【０００２】
【従来の技術】添付図面の図１は、いわゆる“電流制御
（current-steering）”タイプの従来のディジタル／ア
ナログ変換器（ＤＡＣ）の各要素を示している。ＤＡＣ
１は、ｍビットのディジタル入力ワードＤ１〜Ｄｍを
対応するアナログ出力信号へと変換すべく設計される。
（current-steering）”タイプの従来のディジタル／ア
ナログ変換器（ＤＡＣ）の各要素を示している。ＤＡＣ
１は、ｍビットのディジタル入力ワードＤ１〜Ｄｍを
対応するアナログ出力信号へと変換すべく設計される。
【０００３】ＤＡＣ １は、複数個（ｎ）の同一の電流
源２1〜２nを含み、ｎ＝２m−１である。各電流源２
は、実質的に一定の電流Ｉを通過せしめる。ＤＡＣ １
は更に、ｎ個の電流源２1〜２nにそれぞれが対応する複
数の差動スイッチ回路４1〜４nも含んでいる。各差動ス
イッチ回路４は対応する電流源２に接続されると共に、
その電流源により生成された電流を、上記変換器の第１
接続ラインＡに接続された第１端子へと、または、上記
変換器の第２接続ラインＢに接続された第２端子へと切
り換える。
源２1〜２nを含み、ｎ＝２m−１である。各電流源２
は、実質的に一定の電流Ｉを通過せしめる。ＤＡＣ １
は更に、ｎ個の電流源２1〜２nにそれぞれが対応する複
数の差動スイッチ回路４1〜４nも含んでいる。各差動ス
イッチ回路４は対応する電流源２に接続されると共に、
その電流源により生成された電流を、上記変換器の第１
接続ラインＡに接続された第１端子へと、または、上記
変換器の第２接続ラインＢに接続された第２端子へと切
り換える。
【０００４】各差動スイッチ回路４は、（以下に説明さ
れる理由により“サモメタコード化信号［thermometer-
coded signal］”と称される）複数の制御信号Ｔ１〜Ｔ
ｎの１つを受けると共に、関連信号の値に従って自身の
第１端子もしくは第２端子を選択する。ＤＡＣ １の第
１出力電流ＩAは上記各差動スイッチ回路の各第１端子
に供給された電流の総和であり、且つ、ＤＡＣ １の第
２出力電流ＩBは上記各差動スイッチ回路の各第２端子
に供給された電流の総和である。
れる理由により“サモメタコード化信号［thermometer-
coded signal］”と称される）複数の制御信号Ｔ１〜Ｔ
ｎの１つを受けると共に、関連信号の値に従って自身の
第１端子もしくは第２端子を選択する。ＤＡＣ １の第
１出力電流ＩAは上記各差動スイッチ回路の各第１端子
に供給された電流の総和であり、且つ、ＤＡＣ １の第
２出力電流ＩBは上記各差動スイッチ回路の各第２端子
に供給された電流の総和である。
【０００５】上記アナログ出力信号は、ＤＡＣ １の第
１出力電流ＩAを抵抗Ｒに吸い込むことにより生成され
る電圧ＶAと、該変換器の第２出力電流ＩBを他方の抵抗
Ｒに吸い込むことにより生成される電圧ＶBとの間の電
圧差ＶA−ＶBである。図１のＤＡＣにおいて、サモメタ
コード化信号Ｔ１〜Ｔｎは、２進式サモメタデコーダ６
により２進入力ワードＤ１〜Ｄｍから導出される。該デ
コーダ６は次の様に作動する。
１出力電流ＩAを抵抗Ｒに吸い込むことにより生成され
る電圧ＶAと、該変換器の第２出力電流ＩBを他方の抵抗
Ｒに吸い込むことにより生成される電圧ＶBとの間の電
圧差ＶA−ＶBである。図１のＤＡＣにおいて、サモメタ
コード化信号Ｔ１〜Ｔｎは、２進式サモメタデコーダ６
により２進入力ワードＤ１〜Ｄｍから導出される。該デ
コーダ６は次の様に作動する。
【０００６】２進入力ワードＤ１〜Ｄｍが最小値を有す
る場合にサモメタコード化信号Ｔ１〜Ｔｎは、差動スイ
ッチ回路４1〜４nの各々がそれらの第２端子を選択する
ことから電流源２1〜２nの全てが第２接続ラインＢへと
接続されるようなものである。この状態においてＶA＝
０かつＶB＝ｎＩＲである。また、アナログ出力信号Ｖ A
−ＶB＝−ｎＩＲである。
る場合にサモメタコード化信号Ｔ１〜Ｔｎは、差動スイ
ッチ回路４1〜４nの各々がそれらの第２端子を選択する
ことから電流源２1〜２nの全てが第２接続ラインＢへと
接続されるようなものである。この状態においてＶA＝
０かつＶB＝ｎＩＲである。また、アナログ出力信号Ｖ A
−ＶB＝−ｎＩＲである。
【０００７】２進入力ワードＤ１〜Ｄｍの値が漸進的に
増加するとき、デコーダ６により生成されるサモメタコ
ード化信号Ｔ１〜Ｔｎは、（差動スイッチ回路４1から
開始して）上記差動スイッチ回路の多くがそれぞれの第
１端子を選択すると共に、自身の第１端子を既に選択し
た差動スイッチ回路はその第２端子には戻らないような
ものである。２進入力ワードＤ１〜Ｄｍが値ｉを有する
とき、最初のｉ個の差動スイッチ回路４1〜４iはそれぞ
れの第１端子を選択するが、残りの（ｎ−ｉ）個の差動
スイッチ回路４i+1〜４nはそれぞれの第２端子を選択す
る。アナログ出力信号ＶA−ＶBは、（２ｉ−ｎ）ＩＲに
等しい。
増加するとき、デコーダ６により生成されるサモメタコ
ード化信号Ｔ１〜Ｔｎは、（差動スイッチ回路４1から
開始して）上記差動スイッチ回路の多くがそれぞれの第
１端子を選択すると共に、自身の第１端子を既に選択し
た差動スイッチ回路はその第２端子には戻らないような
ものである。２進入力ワードＤ１〜Ｄｍが値ｉを有する
とき、最初のｉ個の差動スイッチ回路４1〜４iはそれぞ
れの第１端子を選択するが、残りの（ｎ−ｉ）個の差動
スイッチ回路４i+1〜４nはそれぞれの第２端子を選択す
る。アナログ出力信号ＶA−ＶBは、（２ｉ−ｎ）ＩＲに
等しい。
【０００８】図２は、３ビットの２進入力ワードＤ１〜
Ｄ３（すなわち、この例においてｍ＝３）に対して生成
されたサモメタコード化信号の例を示している。この場
合、７個のサモメタコード化信号Ｔ１〜Ｔ７が必要とさ
れる（ｎ＝２m−１＝７）。図２が示す様に、２進式サ
モメタデコーダ６により生成されたサモメタコード化信
号Ｔ１〜Ｔｎはいわゆるサモメタコード（thermometer
code）に従うが、この場合に第ｒ番目の信号Ｔｒが起動
された（“１”にセットされた）ときに下位の信号Ｔ１
〜Ｔｒ−１の全ても起動されることは知られている。
Ｄ３（すなわち、この例においてｍ＝３）に対して生成
されたサモメタコード化信号の例を示している。この場
合、７個のサモメタコード化信号Ｔ１〜Ｔ７が必要とさ
れる（ｎ＝２m−１＝７）。図２が示す様に、２進式サ
モメタデコーダ６により生成されたサモメタコード化信
号Ｔ１〜Ｔｎはいわゆるサモメタコード（thermometer
code）に従うが、この場合に第ｒ番目の信号Ｔｒが起動
された（“１”にセットされた）ときに下位の信号Ｔ１
〜Ｔｒ−１の全ても起動されることは知られている。
【０００９】電流制御式のＤＡＣにおいてサモメタコー
ド化は一般的である、と言うのも、２進入力ワードが増
加するにつれ、既に第１接続ラインＡに切り換えられた
電流源が他のラインＢに切り換えられることなく更に多
くの電流源がラインＡへと切り換えられるからである。
従って、上記ＤＡＣの入力／出力特性は単調であると共
に、入力ワードにおける１の変化から生ずるグリッチイ
ンパルスは小さい。
ド化は一般的である、と言うのも、２進入力ワードが増
加するにつれ、既に第１接続ラインＡに切り換えられた
電流源が他のラインＢに切り換えられることなく更に多
くの電流源がラインＡへと切り換えられるからである。
従って、上記ＤＡＣの入力／出力特性は単調であると共
に、入力ワードにおける１の変化から生ずるグリッチイ
ンパルスは小さい。
【００１０】ところで、図１のアーキテクチャにおける
電流源２の個数および対応する差動スイッチ回路４の個
数は、特にｍが６以上の場合に非常に多くなることは理
解される。例えばｍ＝６の場合、ｎ＝６３であり、６３
個の電流源および６３個の差動スイッチ回路が必要とさ
れる。そのような多数の電流源を取扱うべく、且つ、個
々の差動スイッチ回路に対して効率的にサモメタ信号が
供給され得るために、各電流源および各差動スイッチ回
路を２次元配列のセルとして配置し、各セルは１個の電
流源および協働する差動スイッチ回路を含むことが提案
されている。この配置構成は図３に示される。
電流源２の個数および対応する差動スイッチ回路４の個
数は、特にｍが６以上の場合に非常に多くなることは理
解される。例えばｍ＝６の場合、ｎ＝６３であり、６３
個の電流源および６３個の差動スイッチ回路が必要とさ
れる。そのような多数の電流源を取扱うべく、且つ、個
々の差動スイッチ回路に対して効率的にサモメタ信号が
供給され得るために、各電流源および各差動スイッチ回
路を２次元配列のセルとして配置し、各セルは１個の電
流源および協働する差動スイッチ回路を含むことが提案
されている。この配置構成は図３に示される。
【００１１】図３において、セルＣＬijは８行（ロウ）
および８列（コラム）の８×８正方配列に配置される。
図３において、各セルに適用された添字の第１桁は該セ
ルが配置される行を表すと共に、添字の第２桁は該セル
が配置される列を表す。従って、セルＣＬ18は行１、列
８のセルである。各セルＣＬijはそれ自体の電流源２お
よびそれ自体の差動スイッチ回路４を含む。図１のＤＡ
Ｃと同様に、上記配列の各セルのそれぞれの第１端子は
上記ＤＡＣの第１接続ラインＡに一体的に接続されると
共に、上記配列の各セルのそれぞれの第２端子は上記Ｄ
ＡＣの第２接続ラインＢに一体的に接続される。
および８列（コラム）の８×８正方配列に配置される。
図３において、各セルに適用された添字の第１桁は該セ
ルが配置される行を表すと共に、添字の第２桁は該セル
が配置される列を表す。従って、セルＣＬ18は行１、列
８のセルである。各セルＣＬijはそれ自体の電流源２お
よびそれ自体の差動スイッチ回路４を含む。図１のＤＡ
Ｃと同様に、上記配列の各セルのそれぞれの第１端子は
上記ＤＡＣの第１接続ラインＡに一体的に接続されると
共に、上記配列の各セルのそれぞれの第２端子は上記Ｄ
ＡＣの第２接続ラインＢに一体的に接続される。
【００１２】図３において各セルＣＬijに割当てられた
各番号は、各セルが起動（もしくは制御）されてそれぞ
れの第２端子の選択からそれぞれの第１端子の選択へと
変化する順序を表している。上記配列の連続的な各行に
対し、起動順序は上記配列における各セルの物理的順番
に従うものであり、行１から開始してこの行の各セルを
列の順番で順次に起動し、次に行２とし以下同様であ
る。
各番号は、各セルが起動（もしくは制御）されてそれぞ
れの第２端子の選択からそれぞれの第１端子の選択へと
変化する順序を表している。上記配列の連続的な各行に
対し、起動順序は上記配列における各セルの物理的順番
に従うものであり、行１から開始してこの行の各セルを
列の順番で順次に起動し、次に行２とし以下同様であ
る。
【００１３】
【発明が解決しようとする課題】図３において生ずる１
つの問題は、上記配列の個々のセルの電流源２の出力電
流は均一とすべきであるが、実用上は各セルの実際の出
力電流は種々の原因から生ずる不均一性の影響を受け
る、ということである。図４（ａ）に示されたように、
例えば電源ラインに沿って電圧が低下すると、行もしく
は列に沿った傾斜誤差（graded error）が生じ得る。こ
の場合、関連する行もしくは列の最初の４個のセルにお
ける各電流源は負の誤差を有するが、これは各セルが平
均以下の出力電流を生成することを意味する。これらの
負の誤差は、関連する行もしくは列の中心に向かって減
少する。関連する行もしくは列の残りのセル５〜８にお
ける各電流源はそれぞれの正の誤差を有するが、これは
各セルが平均以上の出力電流を生成することを意味す
る。これらの正の誤差は、関連する行もしくは列の中心
から端部にかけて減少する。
つの問題は、上記配列の個々のセルの電流源２の出力電
流は均一とすべきであるが、実用上は各セルの実際の出
力電流は種々の原因から生ずる不均一性の影響を受け
る、ということである。図４（ａ）に示されたように、
例えば電源ラインに沿って電圧が低下すると、行もしく
は列に沿った傾斜誤差（graded error）が生じ得る。こ
の場合、関連する行もしくは列の最初の４個のセルにお
ける各電流源は負の誤差を有するが、これは各セルが平
均以下の出力電流を生成することを意味する。これらの
負の誤差は、関連する行もしくは列の中心に向かって減
少する。関連する行もしくは列の残りのセル５〜８にお
ける各電流源はそれぞれの正の誤差を有するが、これは
各セルが平均以上の出力電流を生成することを意味す
る。これらの正の誤差は、関連する行もしくは列の中心
から端部にかけて減少する。
【００１４】図４（ｂ）に示されたように、上記配列を
含むチップの内側に熱的分布があると行もしくは列にお
ける対称的誤差を引き起こし得る。この場合、行もしく
は列の端部セル１、２、７および８における各電流源は
負の誤差を有するが、行もしくは列の中央セル３〜６の
各電流源は正の誤差を有する。これに加え、確率的誤差
（random error）などの他の種類の誤差もあり得る。上
記セル配列に対する最終誤差分布は、個々の誤差成分の
全てを重畳することにより生成される。
含むチップの内側に熱的分布があると行もしくは列にお
ける対称的誤差を引き起こし得る。この場合、行もしく
は列の端部セル１、２、７および８における各電流源は
負の誤差を有するが、行もしくは列の中央セル３〜６の
各電流源は正の誤差を有する。これに加え、確率的誤差
（random error）などの他の種類の誤差もあり得る。上
記セル配列に対する最終誤差分布は、個々の誤差成分の
全てを重畳することにより生成される。
【００１５】図４（ａ）および図４（ｂ）に示された傾
斜誤差および対称的誤差は、蓄積して大きな積分線形誤
差（integral linearity error：ＩＮＬ）に帰着し易
い。例えば、図４（ａ）に示された傾斜誤差分布が図３
に示されたセル配列の第１行内に存在すると仮定する。
この場合、セル１〜４が（それぞれの第２端子の選択か
らそれぞれの第１端子の選択へと変更されて）漸進的に
起動されるときに負の誤差が蓄積し、ディジタル入力コ
ードが４であるときには相当な負の合計誤差に達する。
セル５〜８が順次に起動されるときにのみ、これらのセ
ルに付随する正の誤差がセル１〜４に付随する大きな負
の誤差を相殺する。
斜誤差および対称的誤差は、蓄積して大きな積分線形誤
差（integral linearity error：ＩＮＬ）に帰着し易
い。例えば、図４（ａ）に示された傾斜誤差分布が図３
に示されたセル配列の第１行内に存在すると仮定する。
この場合、セル１〜４が（それぞれの第２端子の選択か
らそれぞれの第１端子の選択へと変更されて）漸進的に
起動されるときに負の誤差が蓄積し、ディジタル入力コ
ードが４であるときには相当な負の合計誤差に達する。
セル５〜８が順次に起動されるときにのみ、これらのセ
ルに付随する正の誤差がセル１〜４に付随する大きな負
の誤差を相殺する。
【００１６】当然ながら、図４（ａ）に対応する傾斜誤
差が列１〜８の各々に沿って存在すると、状況は更に悪
化する。この場合、セル１〜８が漸進的に起動されるに
つれ、行１の８個のセルの各々に対して最大の負の誤差
（図４（ａ）における位置１における誤差）が生ずる。
同様に、行２において、図４（ａ）の位置２に対応する
負の誤差は８回だけ蓄積する。従って、入力コードが
（行１〜４における各セルの全てが起動された状態に対
応する）３２へと増加する時点までは、蓄積される負の
誤差は実際に極めて大きい。
差が列１〜８の各々に沿って存在すると、状況は更に悪
化する。この場合、セル１〜８が漸進的に起動されるに
つれ、行１の８個のセルの各々に対して最大の負の誤差
（図４（ａ）における位置１における誤差）が生ずる。
同様に、行２において、図４（ａ）の位置２に対応する
負の誤差は８回だけ蓄積する。従って、入力コードが
（行１〜４における各セルの全てが起動された状態に対
応する）３２へと増加する時点までは、蓄積される負の
誤差は実際に極めて大きい。
【００１７】図４（ｂ）に示された種類の対称的誤差の
蓄積によっても、同様の問題が生ずる。傾斜誤差および
対称的誤差に依る不整合（mismatch）は、上記セル配列
において各セルが物理的に配置されている順序とは異な
る特殊な順序で各セルを選択することにより減少され得
る。特に、（英国特許公開第ＧＢ−Ａ−２３３３１９０
号に対応する）同時係属中の本出願人の特開平１１−２
４３３３９号には、いわゆる“魔法陣（magic squar
e）”における番号の順序に準じた特殊なセル選択順序
が記述されているが、その全体内容は言及したことによ
り援用する。
蓄積によっても、同様の問題が生ずる。傾斜誤差および
対称的誤差に依る不整合（mismatch）は、上記セル配列
において各セルが物理的に配置されている順序とは異な
る特殊な順序で各セルを選択することにより減少され得
る。特に、（英国特許公開第ＧＢ−Ａ−２３３３１９０
号に対応する）同時係属中の本出願人の特開平１１−２
４３３３９号には、いわゆる“魔法陣（magic squar
e）”における番号の順序に準じた特殊なセル選択順序
が記述されているが、その全体内容は言及したことによ
り援用する。
【００１８】しかしながら、そのような特殊なセル選択
順序が採用された場合でも、個々のセグメントにより生
成されるそれぞれの電流間には必然的に不整合が残留す
る。これは、ＤＡＣの性能における非線形性を引き起こ
す。カリフォルニア州、サンディエゴ、１９９９年３月
１６〜１９日のデルタ−シグマデータ変換器講演課程
（Delta-Sigma Data Converters Lecture Course）にお
けるＪｅｓｐｅｒ Ｓｔｅｅｎｓｇａａｒｄの“ＳＣデ
ルタ−シグマＡＤＣの構造的な最適化およびスケーリン
グ（Structural Optimization and Scaling ofSC Delta
-Sigma ADCs）”と称された論文においては、ＤＡＣの
各要素間の不整合を整形（shape）すべく要素（もしく
はセグメント）回転を採用することが提案されている。
該提案においては、データ依存式（data-directed）に
回転量を使用して各要素が回転される。同じ講演課程に
おいて“デルタ−シグマＡＤＣおよびＤＡＣ用の不整合
整形マルチビットＤＡＣ（Mismatch-Shaping Multibit
DACs for Delta-Sigma ADCs and DACs）”と称されたＩ
ａｎ Ｇａｌｔｏｎによる別の論文は、低周波から高周
波へとノイズを移動することによりノイズ形状を改善す
る不整合整形技術（mismatch shaping technique）を開
示している。これらの技術においてノイズは高い出力信
号周波数にて周波数と共に急速に増加することから、有
用な結果を得るためには大きなオーバーサンプリング比
率が使用されねばならない。同じ講演課程において“ノ
イズ整形技術の独創的な用途（Unconventional Applica
tions of Noise-Shaping Techniques）”と称されたＢ
ｏｂＡｄａｍｓによる更なる論文は、歪みを整形済ノイ
ズへと変換すべくシグマ−デルタＤＡＣにおいて要素
“スクランブリング”が採用され得ることを開示してい
る。上記スクランブリングは、出力信号の所望範囲周波
数の内側および外側の両者における周波数スペクトル全
体に渡り均一にノイズを分散するというランダム式、ま
たは、ノイズをＤＣから離間移動するデータ依存式であ
ってノイズの振幅が周波数と共に漸進的に増加するとい
うデータ依存式、のいずれかとされ得る。
順序が採用された場合でも、個々のセグメントにより生
成されるそれぞれの電流間には必然的に不整合が残留す
る。これは、ＤＡＣの性能における非線形性を引き起こ
す。カリフォルニア州、サンディエゴ、１９９９年３月
１６〜１９日のデルタ−シグマデータ変換器講演課程
（Delta-Sigma Data Converters Lecture Course）にお
けるＪｅｓｐｅｒ Ｓｔｅｅｎｓｇａａｒｄの“ＳＣデ
ルタ−シグマＡＤＣの構造的な最適化およびスケーリン
グ（Structural Optimization and Scaling ofSC Delta
-Sigma ADCs）”と称された論文においては、ＤＡＣの
各要素間の不整合を整形（shape）すべく要素（もしく
はセグメント）回転を採用することが提案されている。
該提案においては、データ依存式（data-directed）に
回転量を使用して各要素が回転される。同じ講演課程に
おいて“デルタ−シグマＡＤＣおよびＤＡＣ用の不整合
整形マルチビットＤＡＣ（Mismatch-Shaping Multibit
DACs for Delta-Sigma ADCs and DACs）”と称されたＩ
ａｎ Ｇａｌｔｏｎによる別の論文は、低周波から高周
波へとノイズを移動することによりノイズ形状を改善す
る不整合整形技術（mismatch shaping technique）を開
示している。これらの技術においてノイズは高い出力信
号周波数にて周波数と共に急速に増加することから、有
用な結果を得るためには大きなオーバーサンプリング比
率が使用されねばならない。同じ講演課程において“ノ
イズ整形技術の独創的な用途（Unconventional Applica
tions of Noise-Shaping Techniques）”と称されたＢ
ｏｂＡｄａｍｓによる更なる論文は、歪みを整形済ノイ
ズへと変換すべくシグマ−デルタＤＡＣにおいて要素
“スクランブリング”が採用され得ることを開示してい
る。上記スクランブリングは、出力信号の所望範囲周波
数の内側および外側の両者における周波数スペクトル全
体に渡り均一にノイズを分散するというランダム式、ま
たは、ノイズをＤＣから離間移動するデータ依存式であ
ってノイズの振幅が周波数と共に漸進的に増加するとい
うデータ依存式、のいずれかとされ得る。
【００１９】
【課題を解決するための手段】本発明の第１の形態によ
れば、一連の動作サイクルを行うように働くディジタル
回路およびアナログ回路を含む混合信号回路であって、
前記アナログ回路は、予め定められた所望範囲周波数に
おける周波数を有する出力信号を協働して生成する複数
の回路セグメントを有し、且つ、前記ディジタル回路
は、前記サイクルの各々において、前記セグメントのそ
れぞれに対して適用される一群のディジタル信号を発生
すべく作用可能なディジタル信号発生手段と、ｒを関連
サイクルに対する回転量とした場合、各サイクルにおい
て前記各セグメントに適用される各ディジタル信号を、
先のサイクルにおいて適用された各ディジタル信号と比
較して、ｒ個のセグメントだけ回転する回転手段と、前
記回転の結果として前記出力信号の周波数スペクトル内
に存在する各周波数成分である１つ以上の各回転成分
が、前記予め定められた所望範囲の外側の、１つ以上の
事前選択周波数へとまたは事前選択狭幅帯域周波数へと
マッピングされるように、前記サイクルの各々に対する
前記回転量ｒを設定する回転制御手段と、を含むことを
特徴とする混合信号回路が提供される。
れば、一連の動作サイクルを行うように働くディジタル
回路およびアナログ回路を含む混合信号回路であって、
前記アナログ回路は、予め定められた所望範囲周波数に
おける周波数を有する出力信号を協働して生成する複数
の回路セグメントを有し、且つ、前記ディジタル回路
は、前記サイクルの各々において、前記セグメントのそ
れぞれに対して適用される一群のディジタル信号を発生
すべく作用可能なディジタル信号発生手段と、ｒを関連
サイクルに対する回転量とした場合、各サイクルにおい
て前記各セグメントに適用される各ディジタル信号を、
先のサイクルにおいて適用された各ディジタル信号と比
較して、ｒ個のセグメントだけ回転する回転手段と、前
記回転の結果として前記出力信号の周波数スペクトル内
に存在する各周波数成分である１つ以上の各回転成分
が、前記予め定められた所望範囲の外側の、１つ以上の
事前選択周波数へとまたは事前選択狭幅帯域周波数へと
マッピングされるように、前記サイクルの各々に対する
前記回転量ｒを設定する回転制御手段と、を含むことを
特徴とする混合信号回路が提供される。
【００２０】本発明の第２の形態によれば、本発明の前
記第１の形態を具現する混合信号回路を含むディジタル
／アナログ変換回路が提供される。本発明の第３の形態
によれば、ディジタル回路およびアナログ回路を含むと
共に、一連の動作サイクルを行うように働く混合信号回
路において、前記アナログ回路は、予め定められた所望
範囲周波数内の周波数を有する出力信号を協働して生成
する複数の回路セグメントを有する混合信号回路で使用
されるノイズ整形方法であって、前記各サイクルにおい
て、前記各セグメントのそれぞれに適用される一群のデ
ィジタル信号を発生する段階と、ｒを関連サイクルに対
する回転量とし、先のサイクルにおいて適用されたディ
ジタル信号と比較して、各サイクルにおいて各セグメン
トに適用される各ディジタル信号をｒ個のセグメントだ
け回転する段階と、前記回転の結果として前記出力信号
の周波数スペクトル内に存在する各周波数成分である１
つ以上の各回転成分が、前記予め定められた所望範囲の
外側の、１つ以上の事前選択周波数へとまたは事前選択
狭幅帯域周波数へとマッピングされるように、前記サイ
クルの各々に対する前記回転量を設定する段階と、を備
えることを特徴とするノイズ整形方法が提供される。
記第１の形態を具現する混合信号回路を含むディジタル
／アナログ変換回路が提供される。本発明の第３の形態
によれば、ディジタル回路およびアナログ回路を含むと
共に、一連の動作サイクルを行うように働く混合信号回
路において、前記アナログ回路は、予め定められた所望
範囲周波数内の周波数を有する出力信号を協働して生成
する複数の回路セグメントを有する混合信号回路で使用
されるノイズ整形方法であって、前記各サイクルにおい
て、前記各セグメントのそれぞれに適用される一群のデ
ィジタル信号を発生する段階と、ｒを関連サイクルに対
する回転量とし、先のサイクルにおいて適用されたディ
ジタル信号と比較して、各サイクルにおいて各セグメン
トに適用される各ディジタル信号をｒ個のセグメントだ
け回転する段階と、前記回転の結果として前記出力信号
の周波数スペクトル内に存在する各周波数成分である１
つ以上の各回転成分が、前記予め定められた所望範囲の
外側の、１つ以上の事前選択周波数へとまたは事前選択
狭幅帯域周波数へとマッピングされるように、前記サイ
クルの各々に対する前記回転量を設定する段階と、を備
えることを特徴とするノイズ整形方法が提供される。
【００２１】本発明の第４の形態によれば、本発明を具
現する混合信号回路において使用されるべき回転量ｒを
選択する方法が提供される。本発明の第５の形態によれ
ば、コンピュータ上で実行されるときに、本発明の第４
の形態を具現する方法の一定の段階もしくは全ての段階
をコンピュータに実行させるコンピュータプログラムが
提供される。上記プログラムは、担体（carrier）上に
てもしくは担体により搬送され得る。担体は記憶媒体
（例えば、ディスクまたはＣＤＲＯＭ）或いは信号（例
えば、インターネットからのダウンロード）とされ得
る。
現する混合信号回路において使用されるべき回転量ｒを
選択する方法が提供される。本発明の第５の形態によれ
ば、コンピュータ上で実行されるときに、本発明の第４
の形態を具現する方法の一定の段階もしくは全ての段階
をコンピュータに実行させるコンピュータプログラムが
提供される。上記プログラムは、担体（carrier）上に
てもしくは担体により搬送され得る。担体は記憶媒体
（例えば、ディスクまたはＣＤＲＯＭ）或いは信号（例
えば、インターネットからのダウンロード）とされ得
る。
【００２２】本発明の第６の形態によれば、制御信号に
依存して連続的な動作サイクルにおいて一群の回転ディ
ジタル信号を発生し、前記群の内で所定状態を有する前
記ディジタル信号の個数と、回転量ｒとを特定し、前記
サイクルの内で先のサイクルにおける前記群に対して現
在のサイクルにおける前記群が回転される前記ディジタ
ル信号の個数を特定するディジタル信号発生回路であっ
て、該回路は、複数の信号生成回路であって、各々が自
身に固有的に割当てられた回路ＩＤを有すると共に、各
々が前記各サイクルにおいて、前記割当てられた回路Ｉ
Ｄに依存する回転済ＩＤ信号であって先のサイクルにお
ける回転済ＩＤ信号から前記回転量ｒだけ異なる回転済
ＩＤ信号を生成すべく、且つ、前記回転済ＩＤ信号と前
記制御信号との比較に依存して前記ディジタル信号をそ
の信号生成回路に対し前記所定状態へと設定すべく、作
用可能な複数の信号生成回路を備え、前記信号生成回路
の各々は、前記回転済ＩＤ信号の第１部分を生成すると
共に前記回転済ＩＤ信号の該部分を前記制御信号の第１
部分と比較すべく作用可能な第１回路部分と、前記回転
済ＩＤ信号の第２部分を生成すると共に該部分を前記制
御信号の第２部分と比較すべく作用可能な第２回路部分
と、を備え、且つ、前記第２回路部分は前記回転済ＩＤ
信号の前記第２部分を生成する一方、前記第１回路部分
は前記回転済ＩＤ信号の前記第１部分を前記制御信号の
前記第１部分と比較する、ディジタル信号発生回路が提
供される。それぞれの前記回転済ＩＤ信号の第１部分が
同一であると共にそれぞれのデータ信号の第１部分が同
一である前記セグメントのグループに対して、共通して
１つの前記第１回路部分が配置され得る。
依存して連続的な動作サイクルにおいて一群の回転ディ
ジタル信号を発生し、前記群の内で所定状態を有する前
記ディジタル信号の個数と、回転量ｒとを特定し、前記
サイクルの内で先のサイクルにおける前記群に対して現
在のサイクルにおける前記群が回転される前記ディジタ
ル信号の個数を特定するディジタル信号発生回路であっ
て、該回路は、複数の信号生成回路であって、各々が自
身に固有的に割当てられた回路ＩＤを有すると共に、各
々が前記各サイクルにおいて、前記割当てられた回路Ｉ
Ｄに依存する回転済ＩＤ信号であって先のサイクルにお
ける回転済ＩＤ信号から前記回転量ｒだけ異なる回転済
ＩＤ信号を生成すべく、且つ、前記回転済ＩＤ信号と前
記制御信号との比較に依存して前記ディジタル信号をそ
の信号生成回路に対し前記所定状態へと設定すべく、作
用可能な複数の信号生成回路を備え、前記信号生成回路
の各々は、前記回転済ＩＤ信号の第１部分を生成すると
共に前記回転済ＩＤ信号の該部分を前記制御信号の第１
部分と比較すべく作用可能な第１回路部分と、前記回転
済ＩＤ信号の第２部分を生成すると共に該部分を前記制
御信号の第２部分と比較すべく作用可能な第２回路部分
と、を備え、且つ、前記第２回路部分は前記回転済ＩＤ
信号の前記第２部分を生成する一方、前記第１回路部分
は前記回転済ＩＤ信号の前記第１部分を前記制御信号の
前記第１部分と比較する、ディジタル信号発生回路が提
供される。それぞれの前記回転済ＩＤ信号の第１部分が
同一であると共にそれぞれのデータ信号の第１部分が同
一である前記セグメントのグループに対して、共通して
１つの前記第１回路部分が配置され得る。
【００２３】
【発明の実施の形態】以下、添付図面を参照して本発明
の実施例を詳述する。図５は、本発明を具現するＤＡＣ
２０の各要素を示している。上記で論じたような図１
のＤＡＣの各要素と同一のもしくは密接に対応する図５
のＤＡＣの各要素は同一参照番号により表されると共
に、こられの各要素の記述は省略される。
の実施例を詳述する。図５は、本発明を具現するＤＡＣ
２０の各要素を示している。上記で論じたような図１
のＤＡＣの各要素と同一のもしくは密接に対応する図５
のＤＡＣの各要素は同一参照番号により表されると共
に、こられの各要素の記述は省略される。
【００２４】図５のＤＡＣは、ディジタル回路部分ＤＣ
およびアナログ回路部分ＡＣを含んでいる。アナログ回
路部分ＡＣは図１のＤＡＣと同様に構成されると共に、
各セグメントが定電流源２およびスイッチ４を有する複
数のセグメント（もしくはセル）を含んでいる。各セグ
メントにおけるスイッチ４は、ディジタル回路部分ＤＣ
から該スイッチ４に対して供給されて個別対応するサモ
メタコード化信号ＯＴにより制御される。
およびアナログ回路部分ＡＣを含んでいる。アナログ回
路部分ＡＣは図１のＤＡＣと同様に構成されると共に、
各セグメントが定電流源２およびスイッチ４を有する複
数のセグメント（もしくはセル）を含んでいる。各セグ
メントにおけるスイッチ４は、ディジタル回路部分ＤＣ
から該スイッチ４に対して供給されて個別対応するサモ
メタコード化信号ＯＴにより制御される。
【００２５】図５のＤＡＣにおいてディジタル回路部分
ＤＣは、２進式サモメタデコーダ６に加え、セグメント
回転ブロック２２および回転制御ブロック２４を含んで
いる。セグメント回転ブロック２２はｎ個の入力を有す
るが、該入力にては一群のサモメタコード化入力信号Ｉ
Ｔ１〜ＩＴｎが受信される。これらのサモメタコード化
入力信号ＩＴ１〜ＩＴｎは、上記ＤＡＣに適用される２
進式入力ワードＤ１〜Ｄｍに基づき２進式サモメタデコ
ーダ６により生成される。２進式サモメタデコーダ６は
図１および図２に関して前述されたのと同様に動作する
ことにより、２進式入力ワードＤ１〜Ｄｍからサモメタ
コード化入力信号ＩＴ１〜ＩＴｎを導出する。
ＤＣは、２進式サモメタデコーダ６に加え、セグメント
回転ブロック２２および回転制御ブロック２４を含んで
いる。セグメント回転ブロック２２はｎ個の入力を有す
るが、該入力にては一群のサモメタコード化入力信号Ｉ
Ｔ１〜ＩＴｎが受信される。これらのサモメタコード化
入力信号ＩＴ１〜ＩＴｎは、上記ＤＡＣに適用される２
進式入力ワードＤ１〜Ｄｍに基づき２進式サモメタデコ
ーダ６により生成される。２進式サモメタデコーダ６は
図１および図２に関して前述されたのと同様に動作する
ことにより、２進式入力ワードＤ１〜Ｄｍからサモメタ
コード化入力信号ＩＴ１〜ＩＴｎを導出する。
【００２６】セグメント回転ブロック２２もｎ個の出力
を有するが、該出力にてはディジタル回路部分ＤＣのサ
モメタコード化出力信号ＯＴ１〜ＯＴｎが生成される。
セグメント回転ブロック２２はまた、回転制御ブロック
２４から回転量ｒを受信すべく該回転制御ブロック２４
の出力に接続された制御入力も有している。回転制御ブ
ロック２４は、外部由来適用制御信号ＭＥＡＮおよびＳ
ＰＲＥＡＤをそれぞれ受信する第１および第２入力を有
している。
を有するが、該出力にてはディジタル回路部分ＤＣのサ
モメタコード化出力信号ＯＴ１〜ＯＴｎが生成される。
セグメント回転ブロック２２はまた、回転制御ブロック
２４から回転量ｒを受信すべく該回転制御ブロック２４
の出力に接続された制御入力も有している。回転制御ブ
ロック２４は、外部由来適用制御信号ＭＥＡＮおよびＳ
ＰＲＥＡＤをそれぞれ受信する第１および第２入力を有
している。
【００２７】次に、図５のＤＡＣの動作を記述する。上
記ＤＡＣは、所定の動作周波数（サンプリング速度）Ｆ
DACにて一連の動作サイクル（変換サイクル）を実施す
る。ＦDACは例えば、１億サンプル／秒（１００Ｍサン
プル／秒）である。各サイクルにおいて、２進式サモメ
タデコーダ６は図２に関して前述したように、外部由来
適用入力ワードＤ１〜Ｄｍをｎ個のサモメタコード化信
号ＩＴ１〜ＩＴｎへと変換する。
記ＤＡＣは、所定の動作周波数（サンプリング速度）Ｆ
DACにて一連の動作サイクル（変換サイクル）を実施す
る。ＦDACは例えば、１億サンプル／秒（１００Ｍサン
プル／秒）である。各サイクルにおいて、２進式サモメ
タデコーダ６は図２に関して前述したように、外部由来
適用入力ワードＤ１〜Ｄｍをｎ個のサモメタコード化信
号ＩＴ１〜ＩＴｎへと変換する。
【００２８】各サイクルにおいてはまた、セグメント回
転ブロック２２はそのサイクルにおいて使用されるべき
回転量ｒの値を受信すると共に、受信したｒ値に従いサ
モメタコード化入力信号ＩＴ１〜ＩＴｎからｎ個のサモ
メタコード化出力信号ＯＴ１〜ＯＴｎを導出する。セグ
メント回転ブロック２２の動作は図６に示されている。
転ブロック２２はそのサイクルにおいて使用されるべき
回転量ｒの値を受信すると共に、受信したｒ値に従いサ
モメタコード化入力信号ＩＴ１〜ＩＴｎからｎ個のサモ
メタコード化出力信号ＯＴ１〜ＯＴｎを導出する。セグ
メント回転ブロック２２の動作は図６に示されている。
【００２９】図６において、サモメタコード化出力信号
ＯＴ１〜ＯＴｎは一連のサイクルＣＹＣＬＥ １、ＣＹ
ＣＬＥ ２およびＣＹＣＬＥ ３に対して示されてい
る。ＣＹＣＬＥ １においてセグメント回転ブロック２
２は、第１出力信号ＯＴ１を第１入力信号ＩＴ１に等し
くし、第２出力信号ＯＴ２を第２入力信号ＩＴ２に等し
くし、以下は残りの出力信号ＯＴ３〜ＯＴｎの全てに対
して同様にする。
ＯＴ１〜ＯＴｎは一連のサイクルＣＹＣＬＥ １、ＣＹ
ＣＬＥ ２およびＣＹＣＬＥ ３に対して示されてい
る。ＣＹＣＬＥ １においてセグメント回転ブロック２
２は、第１出力信号ＯＴ１を第１入力信号ＩＴ１に等し
くし、第２出力信号ＯＴ２を第２入力信号ＩＴ２に等し
くし、以下は残りの出力信号ＯＴ３〜ＯＴｎの全てに対
して同様にする。
【００３０】ＣＹＣＬＥ ２に関し、セグメント回転ブ
ロック２２に対して回転制御ブロック２４により回転量
ｒ1が供給される。この回転量ｒ1は、ＣＹＣＬＥ １で
使用されたマッピングとは異なり、ＣＹＣＬＥ ２に関
して出力信号ＯＴ１〜ＯＴｎに対する入力信号ＩＴ１〜
ＩＴｎの新たな回転マッピングを定義する。この回転マ
ッピングにおいて、各入力信号ＩＴ１〜ＩＴｎは新たな
出力信号ＯＴ１〜ＯＴｎへとマッピングされるが、該出
力信号ＯＴ１〜ＯＴｎは先のサイクルにおいて上記各入
力信号がマッピングされた各出力信号から回転量ｒ1だ
け異なるものである。図６に示されたように、この回転
の結果、第（ｒ1＋１）番目の出力信号ＯＴ（ｒ1＋１）
は第１入力信号ＩＴ１と等しくなる。同様に、次の出力
信号ＯＴ（ｒ1＋２）は第２入力信号ＩＴ２と等しくな
り、入力信号ＩＴ（ｎ−ｒ1）に等しくなる出力信号Ｏ
Ｔｎまで、連続的な出力信号に関して同様である。各入
力信号は循環様式で各出力信号へとマッピングされるこ
とから、第１出力信号ＯＴ１は入力信号ＩＴ（ｎ−ｒ1
＋１）に等しくなる。“ラップ・アラウンド（wrapped
around）”されたＩＴｎまでの残りの各入力信号は、出
力信号ＯＴ２〜ＯＴ（ｒ1）へとマッピングされる。
ロック２２に対して回転制御ブロック２４により回転量
ｒ1が供給される。この回転量ｒ1は、ＣＹＣＬＥ １で
使用されたマッピングとは異なり、ＣＹＣＬＥ ２に関
して出力信号ＯＴ１〜ＯＴｎに対する入力信号ＩＴ１〜
ＩＴｎの新たな回転マッピングを定義する。この回転マ
ッピングにおいて、各入力信号ＩＴ１〜ＩＴｎは新たな
出力信号ＯＴ１〜ＯＴｎへとマッピングされるが、該出
力信号ＯＴ１〜ＯＴｎは先のサイクルにおいて上記各入
力信号がマッピングされた各出力信号から回転量ｒ1だ
け異なるものである。図６に示されたように、この回転
の結果、第（ｒ1＋１）番目の出力信号ＯＴ（ｒ1＋１）
は第１入力信号ＩＴ１と等しくなる。同様に、次の出力
信号ＯＴ（ｒ1＋２）は第２入力信号ＩＴ２と等しくな
り、入力信号ＩＴ（ｎ−ｒ1）に等しくなる出力信号Ｏ
Ｔｎまで、連続的な出力信号に関して同様である。各入
力信号は循環様式で各出力信号へとマッピングされるこ
とから、第１出力信号ＯＴ１は入力信号ＩＴ（ｎ−ｒ1
＋１）に等しくなる。“ラップ・アラウンド（wrapped
around）”されたＩＴｎまでの残りの各入力信号は、出
力信号ＯＴ２〜ＯＴ（ｒ1）へとマッピングされる。
【００３１】次のサイクルＣＹＣＬＥ ３においては、
回転制御ブロック２４により回転量ｒ2が特定される。
以下に説明されるように、ｒ2は先のサイクルで使用さ
れた回転量ｒ1と同一でも良く異なるものでも良い。ｒ2
個のセグメントだけ回転する結果、ＣＹＣＬＥ ３にお
いて入力信号ＩＴ１は出力信号ＯＴ（ｒ1＋ｒ2＋１）へ
とマッピングされる。連続的な入力信号はその後に連続
的な出力信号へとマッピングされ、必要ならばラップ・
アラウンドし、最終入力信号ＩＴｎは出力信号ＯＴ（ｒ
1＋ｒ2）へとマッピングされる。
回転制御ブロック２４により回転量ｒ2が特定される。
以下に説明されるように、ｒ2は先のサイクルで使用さ
れた回転量ｒ1と同一でも良く異なるものでも良い。ｒ2
個のセグメントだけ回転する結果、ＣＹＣＬＥ ３にお
いて入力信号ＩＴ１は出力信号ＯＴ（ｒ1＋ｒ2＋１）へ
とマッピングされる。連続的な入力信号はその後に連続
的な出力信号へとマッピングされ、必要ならばラップ・
アラウンドし、最終入力信号ＩＴｎは出力信号ＯＴ（ｒ
1＋ｒ2）へとマッピングされる。
【００３２】連続的サイクルにおいて使用される回転量
ｒの値が本発明の好適実施例における回転制御ブロック
２４により決定される手法を記述する前に、図７〜図９
を参照し、各セグメントの回転の効果を説明する。図７
〜図９の各例において各プロットは、ＤＣから、ＤＡＣ
サンプリング速度ＦDACの１／２の周波数まで、の周波
数範囲に渡り、図５のＤＡＣの出力信号ＶA−ＶBの信号
／ノイズ比（ＳＮＲ）を示している。各プロットにおい
て、垂直軸上に表されたＳＮＲはｄＢ単位で測定される
と共に、水平軸上に表された周波数はサンプリング速度
ＦDACの割合として測定される。
ｒの値が本発明の好適実施例における回転制御ブロック
２４により決定される手法を記述する前に、図７〜図９
を参照し、各セグメントの回転の効果を説明する。図７
〜図９の各例において各プロットは、ＤＣから、ＤＡＣ
サンプリング速度ＦDACの１／２の周波数まで、の周波
数範囲に渡り、図５のＤＡＣの出力信号ＶA−ＶBの信号
／ノイズ比（ＳＮＲ）を示している。各プロットにおい
て、垂直軸上に表されたＳＮＲはｄＢ単位で測定される
と共に、水平軸上に表された周波数はサンプリング速度
ＦDACの割合として測定される。
【００３３】各例において個々のセグメントにおける各
電流源２は、１．７％の標準偏差σを有する不整合を有
するものとする。標準偏差σに対するこの数値は、出力
信号スペクトル中のノイズ成分を強調することによりノ
イズ成分をバックグランド・ノイズから区別するに十分
なほど大きくすべく、人為的に大きなものに選択してい
る。これまでのＤＡＣにおいては、標準偏差の数値σ＝
０．１７％が実用上は達成されている。
電流源２は、１．７％の標準偏差σを有する不整合を有
するものとする。標準偏差σに対するこの数値は、出力
信号スペクトル中のノイズ成分を強調することによりノ
イズ成分をバックグランド・ノイズから区別するに十分
なほど大きくすべく、人為的に大きなものに選択してい
る。これまでのＤＡＣにおいては、標準偏差の数値σ＝
０．１７％が実用上は達成されている。
【００３４】また、該例においては、セグメントの個数
ｎは６４であるとする。各例において、約０．３ＦDAC
〜０．５ＦDAC（ナイキスト周波数）の広幅ノイズ・ピ
ークが在ることは理解される。この広幅ノイズ・ピーク
は、量子化誤差（quantisation error）の影響を除去す
べく、入力データＤ１〜Ｄｍに適用された高域フィルタ
リング・ディザ（high-pass-filtered dither）の結果
である。本説明のために、該広幅ノイズ・ピークは無視
され得る。
ｎは６４であるとする。各例において、約０．３ＦDAC
〜０．５ＦDAC（ナイキスト周波数）の広幅ノイズ・ピ
ークが在ることは理解される。この広幅ノイズ・ピーク
は、量子化誤差（quantisation error）の影響を除去す
べく、入力データＤ１〜Ｄｍに適用された高域フィルタ
リング・ディザ（high-pass-filtered dither）の結果
である。本説明のために、該広幅ノイズ・ピークは無視
され得る。
【００３５】この例において上記ＤＡＣは、該ＤＡＣの
出力にて、４個の“トーン（tones）”Ｔすなわち４個
の異なる周波数成分から成る出力信号を合成すべく使用
されるものとする。これらの４個のトーンは、０．０９
ＦDACの近傍の周波数の回りに中心合せされる。各トー
ンＴは、上記ＤＡＣのフルスケール出力振幅ＦＳにおけ
る−１３ｄＢのピーク振幅を有している。各トーンの総
和のピークは、−１ｄＢ ＦＳである。
出力にて、４個の“トーン（tones）”Ｔすなわち４個
の異なる周波数成分から成る出力信号を合成すべく使用
されるものとする。これらの４個のトーンは、０．０９
ＦDACの近傍の周波数の回りに中心合せされる。各トー
ンＴは、上記ＤＡＣのフルスケール出力振幅ＦＳにおけ
る−１３ｄＢのピーク振幅を有している。各トーンの総
和のピークは、−１ｄＢ ＦＳである。
【００３６】ところで、本例において上記出力信号は４
個のトーンから成るものとする、と言うのも、複数のト
ーンによれば出力スペクトルにおけるノイズ成分を識別
し易くなるからである。図７は、１つのサイクルから次
のサイクルまでセグメント回転が実行されない場合、す
なわち、各サイクルにおいてｒ＝０である場合の出力信
号周波数スペクトルを示している。ＤＣから０．３Ｆ
DACまでの周波数範囲における平均ノイズ・レベルは約
−９０ｄＢであるが、４個のトーンＴの近傍においては
多数の有意な相互変調積Ｍが在ることは理解され得る。
これらの相互変調積Ｍは、セグメント不整合の結果であ
る。
個のトーンから成るものとする、と言うのも、複数のト
ーンによれば出力スペクトルにおけるノイズ成分を識別
し易くなるからである。図７は、１つのサイクルから次
のサイクルまでセグメント回転が実行されない場合、す
なわち、各サイクルにおいてｒ＝０である場合の出力信
号周波数スペクトルを示している。ＤＣから０．３Ｆ
DACまでの周波数範囲における平均ノイズ・レベルは約
−９０ｄＢであるが、４個のトーンＴの近傍においては
多数の有意な相互変調積Ｍが在ることは理解され得る。
これらの相互変調積Ｍは、セグメント不整合の結果であ
る。
【００３７】図８は、各サイクルにおいて回転量ｒ＝１
が使用される場合の出力信号周波数スペクトルを示して
いる。この場合、トーンＴの近傍の相互変調積Ｍは今や
不在である。但し、代わりに、上記出力信号周波数スペ
クトルは周波数間隔Δｆ＝Ｆ DAC／ｎ（この例において
は、＝０．０１５６ＦDAC）にて１〜１９と表示された
周波数成分を包含する。これらの周波数成分は、１つの
サイクルから次のサイクルへのセグメント回転の結果と
して上記出力信号周波数スペクトル内に存在し、且つ、
以下においては“回転成分（rotation component）”と
称される。
が使用される場合の出力信号周波数スペクトルを示して
いる。この場合、トーンＴの近傍の相互変調積Ｍは今や
不在である。但し、代わりに、上記出力信号周波数スペ
クトルは周波数間隔Δｆ＝Ｆ DAC／ｎ（この例において
は、＝０．０１５６ＦDAC）にて１〜１９と表示された
周波数成分を包含する。これらの周波数成分は、１つの
サイクルから次のサイクルへのセグメント回転の結果と
して上記出力信号周波数スペクトル内に存在し、且つ、
以下においては“回転成分（rotation component）”と
称される。
【００３８】第１回転成分（成分１）は、周波数ｒΔｆ
を有する。第２回転成分（成分２）は周波数２ｒΔｆを
有し、第３および高次の回転成分は周波数３ｒΔｆ、４
ｒΔｆなどである。平均すると、各回転成分は次数が高
くなるほど大きさが減少する。但し図８で理解され得る
ように、平均して期待される処とは逆に、成分１および
２は成分３より大きくはない。これは単に、図８の特定
プロットに対する統計的変動である。
を有する。第２回転成分（成分２）は周波数２ｒΔｆを
有し、第３および高次の回転成分は周波数３ｒΔｆ、４
ｒΔｆなどである。平均すると、各回転成分は次数が高
くなるほど大きさが減少する。但し図８で理解され得る
ように、平均して期待される処とは逆に、成分１および
２は成分３より大きくはない。これは単に、図８の特定
プロットに対する統計的変動である。
【００３９】図８のプロットにおけるように回転量ｒ＝
１であるとき、最上位側成分（mostsignificant compon
ent）１〜１０は全て、ＤＣ〜０．１６ＦDACの周波数の
帯域内に包含される。これは、上記成分の全てが上記Ｄ
ＡＣの出力信号周波数の所望範囲内であることを意味す
る。例えば、４ｘのオーバーサンプリングが使用される
システムにおいて、出力信号周波数の所望範囲はＤＣ〜
０．１２５ＦDACである。
１であるとき、最上位側成分（mostsignificant compon
ent）１〜１０は全て、ＤＣ〜０．１６ＦDACの周波数の
帯域内に包含される。これは、上記成分の全てが上記Ｄ
ＡＣの出力信号周波数の所望範囲内であることを意味す
る。例えば、４ｘのオーバーサンプリングが使用される
システムにおいて、出力信号周波数の所望範囲はＤＣ〜
０．１２５ＦDACである。
【００４０】図９は、各サイクルにおいて回転量ｒ＝２
１であるときの出力信号周波数スペクトルを示してい
る。今や回転成分１〜１９は図８から相当に異なる様に
配置されている。第１回転成分（成分１）は周波数２１
Δｆに配置されている。周波数２ｒΔｆ（＝４２Δｆ）
を有すべき成分２は、周波数２２Δｆにマッピングされ
る。このマッピングが生ずるのは、４２Δｆがナイキス
ト周波数（ｎ／２）Δｆ（＝３２Δｆ）を＋１０Δｆだ
け超えることから、該成分が（ｎ／２−１０）Δｆ＝２
２Δｆへとマッピングされるからである。同様に、成分
３はΔｆへとマッピングされる（と言うのも、３ｒΔｆ
（＝６３Δｆ）はナイキスト周波数を＋３１Δｆだけ超
えることから該成分は（ｎ／２−３１）Δｆ＝Δｆだか
らである）。成分４は２０Δｆへとマッピングされる
（４ｒΔｆ＝８４Δｆはナイキスト周波数を＋５２Δｆ
だけ超えることから、−２０Δｆへとマッピングされる
が、これは０マッピングより小さいので＋２０Δｆとな
る）。高次の各成分は同様にマッピングされる。
１であるときの出力信号周波数スペクトルを示してい
る。今や回転成分１〜１９は図８から相当に異なる様に
配置されている。第１回転成分（成分１）は周波数２１
Δｆに配置されている。周波数２ｒΔｆ（＝４２Δｆ）
を有すべき成分２は、周波数２２Δｆにマッピングされ
る。このマッピングが生ずるのは、４２Δｆがナイキス
ト周波数（ｎ／２）Δｆ（＝３２Δｆ）を＋１０Δｆだ
け超えることから、該成分が（ｎ／２−１０）Δｆ＝２
２Δｆへとマッピングされるからである。同様に、成分
３はΔｆへとマッピングされる（と言うのも、３ｒΔｆ
（＝６３Δｆ）はナイキスト周波数を＋３１Δｆだけ超
えることから該成分は（ｎ／２−３１）Δｆ＝Δｆだか
らである）。成分４は２０Δｆへとマッピングされる
（４ｒΔｆ＝８４Δｆはナイキスト周波数を＋５２Δｆ
だけ超えることから、−２０Δｆへとマッピングされる
が、これは０マッピングより小さいので＋２０Δｆとな
る）。高次の各成分は同様にマッピングされる。
【００４１】図９から理解され得るように、１０個の低
次成分１〜１０のうち、成分３、６および９のみが今や
ＤＣ〜０．１２５ＦDACの所望範囲内に包含される。上
記所望周波数範囲内には幾つかの高次成分（成分１２、
１５および１８）が在るが、これらの高次成分の有意性
は限られている。ところで、図９における（他の成分と
比較して）成分１８の比較的に大きなサイズもまた、統
計的変動である。平均して、成分１８は図９に示された
大きさよりも小さい。
次成分１〜１０のうち、成分３、６および９のみが今や
ＤＣ〜０．１２５ＦDACの所望範囲内に包含される。上
記所望周波数範囲内には幾つかの高次成分（成分１２、
１５および１８）が在るが、これらの高次成分の有意性
は限られている。ところで、図９における（他の成分と
比較して）成分１８の比較的に大きなサイズもまた、統
計的変動である。平均して、成分１８は図９に示された
大きさよりも小さい。
【００４２】以下の表１は、２０〜３１の範囲内の回転
量ｒの種々の値に対し、回転成分１〜１６が出力信号ス
ペクトルの種々の位置へとマッピングされる手法を表し
ている。上記表中のマッピング値は、関連する回転成分
がマッピングされる周波数（Δｆの倍数として表現され
ている）を表している。表１に示されたように、出力信
号周波数の所望範囲がＤＣ〜０．１２ＦDAC（すなわ
ち、４ｘオーバーサンプリング）であるとき、回転量ｒ
の好適値は、各マッピング値の関連列が該列の最初の数
アイテム中に比較的に小さな値を有さない、という値で
ある。この点に関し、２４、２５、２６および２７のｒ
値に関連する各列が好適であることが理解され得る。例
えばｒ＝２４の場合、成分１、２および４の位置は（１
６Δｆもしくはそれ以上にて全てが）良好であるが、
（両者ともに８Δｆにおける）成分３および５はそれほ
ど好適でないことが理解され得る。同様に、ｒ＝２５の
場合、成分１〜４の配置（＋１１Δｆ以上）は全て良好
であるが、３Δｆにおける成分５の位置はそれほど好適
でない。実際、２４〜２７のｒ値の内、値２５および２
６は好適値であると見做され得る、と言うのも、これら
の各々に対し、例えば成分２もしくは３よりも相当に有
意でない成分５のみが４ｘオーバーサンプリングに対す
る所望範囲内に在るからである。
量ｒの種々の値に対し、回転成分１〜１６が出力信号ス
ペクトルの種々の位置へとマッピングされる手法を表し
ている。上記表中のマッピング値は、関連する回転成分
がマッピングされる周波数（Δｆの倍数として表現され
ている）を表している。表１に示されたように、出力信
号周波数の所望範囲がＤＣ〜０．１２ＦDAC（すなわ
ち、４ｘオーバーサンプリング）であるとき、回転量ｒ
の好適値は、各マッピング値の関連列が該列の最初の数
アイテム中に比較的に小さな値を有さない、という値で
ある。この点に関し、２４、２５、２６および２７のｒ
値に関連する各列が好適であることが理解され得る。例
えばｒ＝２４の場合、成分１、２および４の位置は（１
６Δｆもしくはそれ以上にて全てが）良好であるが、
（両者ともに８Δｆにおける）成分３および５はそれほ
ど好適でないことが理解され得る。同様に、ｒ＝２５の
場合、成分１〜４の配置（＋１１Δｆ以上）は全て良好
であるが、３Δｆにおける成分５の位置はそれほど好適
でない。実際、２４〜２７のｒ値の内、値２５および２
６は好適値であると見做され得る、と言うのも、これら
の各々に対し、例えば成分２もしくは３よりも相当に有
意でない成分５のみが４ｘオーバーサンプリングに対す
る所望範囲内に在るからである。
【００４３】
【表１】
【００４４】ｒ値２５および２６の有意性（significan
ce）は、ｒ／ｎ＝０．４となる理想値（少なくとも４ｘ
オーバーサンプリングの特定の場合におけるもの）に近
いということである。この０．４Ｆの値は理想値であ
る、と言うのも、回転成分は全てが０．４ＦDACへ、ま
たは、０．２ＦDACへ、または、ＤＣへとマッピングさ
れるからである。特に、成分１は０．４ＦDACへとマッ
ピングされ、成分２は０．２ＦDACへとマッピングされ
る（と言うのも、０．８＝（０．５＋０．３）ＦDAC→
０．２（＝０．５−０．３）ＦDACだからである）。成
分３は０．２ＦDACにおけるものである（と言うのも、
１．２（＝０．５＋０．７）ＦDAC→−０．２（＝０．
５−０．７）ＦDAC→０．２ＦDACだからである）。成分
４→０．４ＦDAC（と言うのも、１．６（＝０．５＋
１．１）ＦDAC→−０．６（＝０．５−１．１）ＦDAC→
＋０．６（＝０．５＋０．１）ＦDAC→＋０．４（＝
０．５−０．１）ＦDACだからである）。成分５はＤＣ
へとマッピングされる（と言うのも、２．０（＝０．５
＋１．５）ＦDAC→−１．０（＝０．５−１．５）ＦDAC
→＋１．０（＝０．５＋０．５）ＦDAC→０（０．５−
０．５）ＦDACだからである）。このパターンは５個の
高次成分の群毎に反復され、すなわち、成分６〜１０は
成分１〜５と同一の位置へとマッピングされ、以下同様
である。
ce）は、ｒ／ｎ＝０．４となる理想値（少なくとも４ｘ
オーバーサンプリングの特定の場合におけるもの）に近
いということである。この０．４Ｆの値は理想値であ
る、と言うのも、回転成分は全てが０．４ＦDACへ、ま
たは、０．２ＦDACへ、または、ＤＣへとマッピングさ
れるからである。特に、成分１は０．４ＦDACへとマッ
ピングされ、成分２は０．２ＦDACへとマッピングされ
る（と言うのも、０．８＝（０．５＋０．３）ＦDAC→
０．２（＝０．５−０．３）ＦDACだからである）。成
分３は０．２ＦDACにおけるものである（と言うのも、
１．２（＝０．５＋０．７）ＦDAC→−０．２（＝０．
５−０．７）ＦDAC→０．２ＦDACだからである）。成分
４→０．４ＦDAC（と言うのも、１．６（＝０．５＋
１．１）ＦDAC→−０．６（＝０．５−１．１）ＦDAC→
＋０．６（＝０．５＋０．１）ＦDAC→＋０．４（＝
０．５−０．１）ＦDACだからである）。成分５はＤＣ
へとマッピングされる（と言うのも、２．０（＝０．５
＋１．５）ＦDAC→−１．０（＝０．５−１．５）ＦDAC
→＋１．０（＝０．５＋０．５）ＦDAC→０（０．５−
０．５）ＦDACだからである）。このパターンは５個の
高次成分の群毎に反復され、すなわち、成分６〜１０は
成分１〜５と同一の位置へとマッピングされ、以下同様
である。
【００４５】ｒ／ｎ＝０．４であるときのマッピングの
作用は、０．４ＦDAC、０．２ＦDACおよびＤＣに中心合
せされた３個の狭幅帯域へとノイズを移動することであ
る。最高のノイズを有する帯域は０．４ＦDACに中心合
せされた帯域であり（と言うのも、それは、５個の成分
の各群（１〜５、６〜１０、１１〜１５など）の成分１
および４を有するからであり）、次の上位側帯域は０．
２ＦDACに中心合せされ（それは、各群の成分２および
３を有し）、且つ、ＤＣに中心合せされた帯域（各群の
成分５のみ）は更に少ないノイズを有する。これによ
り、４ｘオーバーサンプリングに関して所望されるよう
に、丁度ＤＣ以上から０．１２５ＦDACまでの周波数範
囲を有意なノイズ成分から解放することは理解されよ
う。０．０６〜０．１１ＦDACの所望の周波数範囲（通
過帯域）は、有意なノイズ成分から解放されて使用され
得る。
作用は、０．４ＦDAC、０．２ＦDACおよびＤＣに中心合
せされた３個の狭幅帯域へとノイズを移動することであ
る。最高のノイズを有する帯域は０．４ＦDACに中心合
せされた帯域であり（と言うのも、それは、５個の成分
の各群（１〜５、６〜１０、１１〜１５など）の成分１
および４を有するからであり）、次の上位側帯域は０．
２ＦDACに中心合せされ（それは、各群の成分２および
３を有し）、且つ、ＤＣに中心合せされた帯域（各群の
成分５のみ）は更に少ないノイズを有する。これによ
り、４ｘオーバーサンプリングに関して所望されるよう
に、丁度ＤＣ以上から０．１２５ＦDACまでの周波数範
囲を有意なノイズ成分から解放することは理解されよ
う。０．０６〜０．１１ＦDACの所望の周波数範囲（通
過帯域）は、有意なノイズ成分から解放されて使用され
得る。
【００４６】０．４という理想的ｒ／ｎ値は概略的に非
整数値の回転量ｒを必要とすることは理解されよう。例
えば、ｎ＝６４のとき、ｒは２５．６の非整数値へと設
定されねばならない。ｒを１つのサイクルから次のサイ
クルへと変更することによりｒの非整数値は実効的に達
成され得ることから、それは平均して必要な値を有す
る。実用上は、ｒが必要な値を有するようにｒをランダ
ムにもしくは擬似ランダムに変更することが好適である
ことが分かっている。ｒが一定でありまたは規則的な
（所定の）パターンで変更されるという状況と比較し
て、実用上は上記の様なランダム／擬似ランダムな変動
によればノイズ整形が改善される。
整数値の回転量ｒを必要とすることは理解されよう。例
えば、ｎ＝６４のとき、ｒは２５．６の非整数値へと設
定されねばならない。ｒを１つのサイクルから次のサイ
クルへと変更することによりｒの非整数値は実効的に達
成され得ることから、それは平均して必要な値を有す
る。実用上は、ｒが必要な値を有するようにｒをランダ
ムにもしくは擬似ランダムに変更することが好適である
ことが分かっている。ｒが一定でありまたは規則的な
（所定の）パターンで変更されるという状況と比較し
て、実用上は上記の様なランダム／擬似ランダムな変動
によればノイズ整形が改善される。
【００４７】例えばｎ＝６４の場合にｒは、変換サイク
ルの各２５％に対し擬似ランダム的に２４、２５、２６
および２７の値を有することにより２５．５の平均ｒ値
を与えるように変更され得る。同一の平均ｒ値を生成し
ながらｒを“拡散（spread）”すべく、整数値の多くの
組合せが使用され得る。例えば２５．５の平均ｒ値は、
各セグメントを全く回転しない（ｒ＝０）状態と、平均
して変換サイクルの５０％に対して５１個のセグメント
だけ回転するという擬似ランダム式で選択することによ
り達成され得る。但しこれは、可能な値２４、２５、２
６および２７の間でｒ値が拡散されて生成された場合よ
りも、実用上はノイズが更に“ピーク的”となる作用を
有している。ｒを拡散すべく使用される各値は好適に
は、個別に使用されるとすれば、整数値２４、２５、２
６および２７の場合におけるように０．４ＦDAC、０．
２ＦD ACおよびＤＣに中心合せされた帯域の様な適切な
狭幅帯域にノイズを載置し易い値とせねばならない。拡
散を行うと、高次の回転成分は振幅が減少されると共に
周波数において更に分散されるという効果が在る。
ルの各２５％に対し擬似ランダム的に２４、２５、２６
および２７の値を有することにより２５．５の平均ｒ値
を与えるように変更され得る。同一の平均ｒ値を生成し
ながらｒを“拡散（spread）”すべく、整数値の多くの
組合せが使用され得る。例えば２５．５の平均ｒ値は、
各セグメントを全く回転しない（ｒ＝０）状態と、平均
して変換サイクルの５０％に対して５１個のセグメント
だけ回転するという擬似ランダム式で選択することによ
り達成され得る。但しこれは、可能な値２４、２５、２
６および２７の間でｒ値が拡散されて生成された場合よ
りも、実用上はノイズが更に“ピーク的”となる作用を
有している。ｒを拡散すべく使用される各値は好適に
は、個別に使用されるとすれば、整数値２４、２５、２
６および２７の場合におけるように０．４ＦDAC、０．
２ＦD ACおよびＤＣに中心合せされた帯域の様な適切な
狭幅帯域にノイズを載置し易い値とせねばならない。拡
散を行うと、高次の回転成分は振幅が減少されると共に
周波数において更に分散されるという効果が在る。
【００４８】ｒ／ｎ＝０．４に対してｎ＝１２８の場
合、ｒは非整数値５１．２に設定されねばならない。例
えば、５１．２５の平均値を有すべくｒは４７〜５５の
９個の拡散値を使用してランダムにもしくは擬似ランダ
ム的に変更され得るが、両末端値４７および５５の各々
は変換サイクルの６．２５％に対するものであり、且
つ、中間値４８〜５４の各々は変換サイクルの１２．５
％に対するものである。代替的に、４９〜５３の５個の
拡散値が使用され得るが、両末端値４９および５３の各
々は変換サイクルの１２．５％に対するものであり、且
つ、中間値５０、５１および５２の各々は、変換サイク
ルの２５％に対するものである。
合、ｒは非整数値５１．２に設定されねばならない。例
えば、５１．２５の平均値を有すべくｒは４７〜５５の
９個の拡散値を使用してランダムにもしくは擬似ランダ
ム的に変更され得るが、両末端値４７および５５の各々
は変換サイクルの６．２５％に対するものであり、且
つ、中間値４８〜５４の各々は変換サイクルの１２．５
％に対するものである。代替的に、４９〜５３の５個の
拡散値が使用され得るが、両末端値４９および５３の各
々は変換サイクルの１２．５％に対するものであり、且
つ、中間値５０、５１および５２の各々は、変換サイク
ルの２５％に対するものである。
【００４９】以下の表２は、ｎ＝１２８の場合に４６〜
５６の整数値の回転量ｒに対して出力信号周波数スペク
トル内における種々の位置へと回転成分１〜１６をマッ
ピングする手法を示している。
５６の整数値の回転量ｒに対して出力信号周波数スペク
トル内における種々の位置へと回転成分１〜１６をマッ
ピングする手法を示している。
【００５０】
【表２】
【００５１】同様に、表３〜表７は、同じ５１．２５の
平均値を達成すべくｒ値を拡散する種々の量の作用を表
している。表３〜表７において、セグメント不整合の標
準偏差σは０．２４％と仮定されるが、これは、１２８
個のセグメントを有するＤＡＣに対しては、６４個のセ
グメントのＤＡＣにおける０．１７％の不整合標準偏差
に等しい。
平均値を達成すべくｒ値を拡散する種々の量の作用を表
している。表３〜表７において、セグメント不整合の標
準偏差σは０．２４％と仮定されるが、これは、１２８
個のセグメントを有するＤＡＣに対しては、６４個のセ
グメントのＤＡＣにおける０．１７％の不整合標準偏差
に等しい。
【００５２】表３において拡散は適用されず、回転量は
サイクル毎に５１．２５である。これは、サイクル毎に
５１．２５だけカウンタをインクリメントすると共にカ
ウント値を丸めて整数値とすることにより、または、サ
イクル毎に５１．７５だけカウンタをインクリメントす
ると主にカウント値を切り捨てて整数値とすることによ
り、達成される。（切り捨てるためには、サイクル毎に
丸めよりも０．５以上大きいインクリメントを必要とす
る、と言うのも、切り捨てはサイクル毎に０．５の平均
下方シフトを生成するからである。）表４〜表７におい
て、拡散量はそれぞれ２、４、８および１６であり、各
々の平均ｒ値は５１．２５である。
サイクル毎に５１．２５である。これは、サイクル毎に
５１．２５だけカウンタをインクリメントすると共にカ
ウント値を丸めて整数値とすることにより、または、サ
イクル毎に５１．７５だけカウンタをインクリメントす
ると主にカウント値を切り捨てて整数値とすることによ
り、達成される。（切り捨てるためには、サイクル毎に
丸めよりも０．５以上大きいインクリメントを必要とす
る、と言うのも、切り捨てはサイクル毎に０．５の平均
下方シフトを生成するからである。）表４〜表７におい
て、拡散量はそれぞれ２、４、８および１６であり、各
々の平均ｒ値は５１．２５である。
【００５３】
【表３】
【００５４】
【表４】
【００５５】
【表５】
【００５６】
【表６】
【００５７】
【表７】
【００５８】表３〜表７において測定値Ａ〜Ｄは、以下
のように種々の所望周波数範囲に渡る上記ＤＡＣのノイ
ズ特性の測定値を表している。測定値Ａに対する周波数
範囲はＤＣ〜１５／１２８（≒０．１２）ＦDAC、すな
わち、４ｘオーバーサンプリングｒに対するベースバン
ドである。測定値Ｃに対する周波数範囲は８．５／１２
８〜１４／１２８（≒０．０６６４〜０．１０９４）Ｆ
DAC、すなわち、４ｘオーバーサンプリングに対する通
過帯域である。測定値Ｂは、測定値Ａの周波数範囲に渡
り利用可能な全ての狭幅帯域の中で最悪の（最もノイズ
の多い）狭幅帯域のノイズ・レベルを表している。同様
に測定値Ｄは、測定値Ｃの周波数範囲に渡り利用可能な
全ての狭幅帯域の中で最悪の（最もノイズの多い）狭幅
帯域のノイズ・レベルを表している。該例における各狭
幅帯域は、測定値Ａ周波数範囲の１／４０００の周波数
範囲すなわち≒３０×１０-6ＦDACを有するものと仮定
される。
のように種々の所望周波数範囲に渡る上記ＤＡＣのノイ
ズ特性の測定値を表している。測定値Ａに対する周波数
範囲はＤＣ〜１５／１２８（≒０．１２）ＦDAC、すな
わち、４ｘオーバーサンプリングｒに対するベースバン
ドである。測定値Ｃに対する周波数範囲は８．５／１２
８〜１４／１２８（≒０．０６６４〜０．１０９４）Ｆ
DAC、すなわち、４ｘオーバーサンプリングに対する通
過帯域である。測定値Ｂは、測定値Ａの周波数範囲に渡
り利用可能な全ての狭幅帯域の中で最悪の（最もノイズ
の多い）狭幅帯域のノイズ・レベルを表している。同様
に測定値Ｄは、測定値Ｃの周波数範囲に渡り利用可能な
全ての狭幅帯域の中で最悪の（最もノイズの多い）狭幅
帯域のノイズ・レベルを表している。該例における各狭
幅帯域は、測定値Ａ周波数範囲の１／４０００の周波数
範囲すなわち≒３０×１０-6ＦDACを有するものと仮定
される。
【００５９】これらの測定値は、ＧＳＭネットワークな
どの移動通信ネットワークにおいて本発明を具現するＤ
ＡＣを使用する可能性を考慮して使用される。そのよう
なネットワークにおいては、測定値Ａに対応するベース
バンド周波数範囲（例えば５〜４０ＭＨｚ）、または、
測定値Ｃに対応する通過帯域周波数範囲（例えば４０〜
７５ＭＨｚ）を使用するのが好適である。測定値Ｂおよ
びＤはそれぞれベースバンドおよびベースバンド内にお
ける該当ネットワークの最悪状態チャネルに対応する
が、各チャネルは例えば２００ＫＨｚの周波数範囲を有
する。ベースバンド（例えば５〜４０ＭＨｚ）の場合に
高調波は比較的に小さいが帯域内に配置される一方、通
過帯域（例えば４０〜７５ＫＨｚ）の場合に高調波は比
較的に大きいが帯域外に配置される（例えば、４０ＭＨ
ｚの第２高調波は８０ＭＨｚに在り、４０ＭＨｚおよび
７５ＭＨｚの相互変調積は３５ＭＨｚに在る）。
どの移動通信ネットワークにおいて本発明を具現するＤ
ＡＣを使用する可能性を考慮して使用される。そのよう
なネットワークにおいては、測定値Ａに対応するベース
バンド周波数範囲（例えば５〜４０ＭＨｚ）、または、
測定値Ｃに対応する通過帯域周波数範囲（例えば４０〜
７５ＭＨｚ）を使用するのが好適である。測定値Ｂおよ
びＤはそれぞれベースバンドおよびベースバンド内にお
ける該当ネットワークの最悪状態チャネルに対応する
が、各チャネルは例えば２００ＫＨｚの周波数範囲を有
する。ベースバンド（例えば５〜４０ＭＨｚ）の場合に
高調波は比較的に小さいが帯域内に配置される一方、通
過帯域（例えば４０〜７５ＫＨｚ）の場合に高調波は比
較的に大きいが帯域外に配置される（例えば、４０ＭＨ
ｚの第２高調波は８０ＭＨｚに在り、４０ＭＨｚおよび
７５ＭＨｚの相互変調積は３５ＭＨｚに在る）。
【００６０】種々の測定値Ａ〜Ｄの各々に関して各々異
なる拡散量にて多数のシミュレーションが実施されると
共に、各々の場合において以下の統計的情報が導出され
た：所望周波数範囲に渡る平均ノイズ・レベル（“Mea
n”）（すなわち、測定値ＢおよびＤに対する最悪状態
狭幅帯域）、その範囲／帯域に渡るノイズの標準偏差
（“Sigma”）、その範囲／帯域に渡る最小ノイズ・レ
ベル（“Min”）、および、その範囲／帯域に渡る最大
ノイズ・レベル（“Max”）である。各表における全て
の値は、ｄＢ ＦＳで表現された、すなわち、ＤＡＣの
フルスケール出力ＦＳに対して表現された負の値であ
る。
なる拡散量にて多数のシミュレーションが実施されると
共に、各々の場合において以下の統計的情報が導出され
た：所望周波数範囲に渡る平均ノイズ・レベル（“Mea
n”）（すなわち、測定値ＢおよびＤに対する最悪状態
狭幅帯域）、その範囲／帯域に渡るノイズの標準偏差
（“Sigma”）、その範囲／帯域に渡る最小ノイズ・レ
ベル（“Min”）、および、その範囲／帯域に渡る最大
ノイズ・レベル（“Max”）である。各表における全て
の値は、ｄＢ ＦＳで表現された、すなわち、ＤＡＣの
フルスケール出力ＦＳに対して表現された負の値であ
る。
【００６１】図１０および図１１に示されたように、上
記シミュレーションにおけるＤＡＣの入力は各々が−１
３ｄＢ ＦＳの振幅を有する４個のトーンであると共
に、サンプリング速度ＦDACは８３２ＭＨｚであった。
この数値は、９０Ｍサンプル／秒の最小サンプリング速
度に対応して、４５ＭＨｚまでの入力データを取扱うべ
く選択された。ＧＳＭにおいて最も近い“好適な”速度
（１３ＭＨｚの倍数）は１０４Ｍサンプル／秒であり、
８ｘオーバーサンプリングによればこれはＦDAC＝８３
２ＭＨｚに換算される。
記シミュレーションにおけるＤＡＣの入力は各々が−１
３ｄＢ ＦＳの振幅を有する４個のトーンであると共
に、サンプリング速度ＦDACは８３２ＭＨｚであった。
この数値は、９０Ｍサンプル／秒の最小サンプリング速
度に対応して、４５ＭＨｚまでの入力データを取扱うべ
く選択された。ＧＳＭにおいて最も近い“好適な”速度
（１３ＭＨｚの倍数）は１０４Ｍサンプル／秒であり、
８ｘオーバーサンプリングによればこれはＦDAC＝８３
２ＭＨｚに換算される。
【００６２】拡散量が８である場合に対して表６に示さ
れた結果は、該例における最適な全体ノイズ特性を提供
する。図１０および図１１に示されたように、そのとき
にノイズはＤＣ〜０．１１ＦDACの４ｘオーバーサンプ
リングに対する所望の周波数範囲に渡り略々フラットで
ある。図１０は、この場合に０．０３５ＦDACの周波数
に中心合せされた４個のトーンから成る出力信号による
０〜０．５ＦDACの出力信号の周波数スペクトルを示し
ている。期待されたように、ノイズは０．２ＦDACおよ
び０．４ＦDACにてピークを有している。ＤＣにても僅
かなピークが在る。０．２ＦDACおよび０．４ＦD ACにお
ける主要ピークの両側の更なるピークは相互変調ノイズ
を表す（これらの更なるピークの間の約０．０３５Ｆ
DACの間隔は上記４個のトーンの中心周波数に対応す
る）。図１１は拡大された水平スケールに対し、図１０
のＤＣ〜０．１２５ＦDACからの部分のノイズを示して
いるが、これは４ｘオーバーサンプリングによる関心部
分である。図１１においてラインＬは、ＤＡＣのスプリ
アス無しのダイナミック・レンジ（spurious-free dyna
mic range）（ＳＦＤＲ）を表している。ＳＦＤＲは、
特定された帯域幅に渡る出力信号のｒｍｓ振幅とピーク
・スプリアス信号との間におけるｄＢ単位の測定値であ
る。ところで図１０および図１１においてノイズは、ｄ
Ｂｃ単位で、すなわち搬送波に対して測定されている
が、該搬送波はこれらのシミュレーションにおいては−
１３ｄＢ ＦＳのレベルを有している。従って、０ｄＢ
ｃ＝−１３ｄＢ ＦＳである。
れた結果は、該例における最適な全体ノイズ特性を提供
する。図１０および図１１に示されたように、そのとき
にノイズはＤＣ〜０．１１ＦDACの４ｘオーバーサンプ
リングに対する所望の周波数範囲に渡り略々フラットで
ある。図１０は、この場合に０．０３５ＦDACの周波数
に中心合せされた４個のトーンから成る出力信号による
０〜０．５ＦDACの出力信号の周波数スペクトルを示し
ている。期待されたように、ノイズは０．２ＦDACおよ
び０．４ＦDACにてピークを有している。ＤＣにても僅
かなピークが在る。０．２ＦDACおよび０．４ＦD ACにお
ける主要ピークの両側の更なるピークは相互変調ノイズ
を表す（これらの更なるピークの間の約０．０３５Ｆ
DACの間隔は上記４個のトーンの中心周波数に対応す
る）。図１１は拡大された水平スケールに対し、図１０
のＤＣ〜０．１２５ＦDACからの部分のノイズを示して
いるが、これは４ｘオーバーサンプリングによる関心部
分である。図１１においてラインＬは、ＤＡＣのスプリ
アス無しのダイナミック・レンジ（spurious-free dyna
mic range）（ＳＦＤＲ）を表している。ＳＦＤＲは、
特定された帯域幅に渡る出力信号のｒｍｓ振幅とピーク
・スプリアス信号との間におけるｄＢ単位の測定値であ
る。ところで図１０および図１１においてノイズは、ｄ
Ｂｃ単位で、すなわち搬送波に対して測定されている
が、該搬送波はこれらのシミュレーションにおいては−
１３ｄＢ ＦＳのレベルを有している。従って、０ｄＢ
ｃ＝−１３ｄＢ ＦＳである。
【００６３】図１１においてはＤＣの近傍の僅かなノイ
ズ・ピークが理解され得ると共に、ベースバンドに渡
る、特に通過帯域に渡るノイズの全体的均一性が理解さ
れ得る。上記プロットにおけるベースバンドに渡るノイ
ズ・レベルは−８５．３１ｄＢＦＳである一方、上記プ
ロットにおける通過帯域に渡るノイズ・レベルは−９
０．０４ｄＢ ＦＳである。（これらの数値は、図１０
および図１１に関する表６における対応“平均”の数値
（−８６．１ｄＢ ＦＳおよび−９０．６ｄＢＦＳ）に
近いが厳密に同一では無いと言うのも、図１０および図
１１はシミュレーションの単一の“試行（run）”を表
すのに反し、表６における各数値は統計的に更に有効な
ものとすべく数回の試行に基づいて獲得されたからであ
る。）ｒ／ｎ＝０．４とした回転により獲得される改善
を示すべく、表３〜表７における各値は、回転が使用さ
れない場合に獲得され以下の各値と比較され得る：平均
＝−７１．７ｄＢ ＦＳ、σ＝４．２ｄＢ ＦＳ、最小
ノイズ＝−６６．７ｄＢ ＦＳ、および、最大ノイズ＝
−７８．７ｄＢ ＦＳ。表６におけるように拡散量が８
である場合、測定値ＡおよびＣのそれぞれにおいては１
５ｄＢおよび１９ｄＢの改善が達成される。
ズ・ピークが理解され得ると共に、ベースバンドに渡
る、特に通過帯域に渡るノイズの全体的均一性が理解さ
れ得る。上記プロットにおけるベースバンドに渡るノイ
ズ・レベルは−８５．３１ｄＢＦＳである一方、上記プ
ロットにおける通過帯域に渡るノイズ・レベルは−９
０．０４ｄＢ ＦＳである。（これらの数値は、図１０
および図１１に関する表６における対応“平均”の数値
（−８６．１ｄＢ ＦＳおよび−９０．６ｄＢＦＳ）に
近いが厳密に同一では無いと言うのも、図１０および図
１１はシミュレーションの単一の“試行（run）”を表
すのに反し、表６における各数値は統計的に更に有効な
ものとすべく数回の試行に基づいて獲得されたからであ
る。）ｒ／ｎ＝０．４とした回転により獲得される改善
を示すべく、表３〜表７における各値は、回転が使用さ
れない場合に獲得され以下の各値と比較され得る：平均
＝−７１．７ｄＢ ＦＳ、σ＝４．２ｄＢ ＦＳ、最小
ノイズ＝−６６．７ｄＢ ＦＳ、および、最大ノイズ＝
−７８．７ｄＢ ＦＳ。表６におけるように拡散量が８
である場合、測定値ＡおよびＣのそれぞれにおいては１
５ｄＢおよび１９ｄＢの改善が達成される。
【００６４】表６における−８６．１ｄＢという測定値
Ａのノイズ数値は、−１６５．６ｄＢ ＦＳ／Ｈｚとい
うＳＦＤＲ数値に対応する（と言うのも、測定値Ａに対
する帯域幅は９０ＭＨｚであり、ヘルツ当たりの等価ノ
イズ数値は−８６．１ｄＢという平均の数値よりも７
９．５ｄＢだけ良好だからである）。測定値ＢおよびＤ
に対する対応帯域幅は各々の場合において２００ＫＨｚ
であると共に、測定値Ｃに対して帯域幅は３５ＭＨｚで
ある。従って、表６における測定値Ｂ〜Ｄに対するＳＦ
ＤＲ数値はそれぞれ、−１６１．５、−１６６．０およ
び−１６２．９ｄＢ ＦＳ／Ｈｚである。
Ａのノイズ数値は、−１６５．６ｄＢ ＦＳ／Ｈｚとい
うＳＦＤＲ数値に対応する（と言うのも、測定値Ａに対
する帯域幅は９０ＭＨｚであり、ヘルツ当たりの等価ノ
イズ数値は−８６．１ｄＢという平均の数値よりも７
９．５ｄＢだけ良好だからである）。測定値ＢおよびＤ
に対する対応帯域幅は各々の場合において２００ＫＨｚ
であると共に、測定値Ｃに対して帯域幅は３５ＭＨｚで
ある。従って、表６における測定値Ｂ〜Ｄに対するＳＦ
ＤＲ数値はそれぞれ、−１６１．５、−１６６．０およ
び−１６２．９ｄＢ ＦＳ／Ｈｚである。
【００６５】表３〜表７を比較すると、測定値Ａおよび
Ｃのノイズ数値は、拡散が実行されないとき（表３）よ
りも拡散が実行されたとき（表４〜表７）の方が悪い。
従って、合計ノイズは拡散により増加される。但し、測
定値ＢおよびＤを比較すると、拡散により、最悪状態狭
幅帯域（チャネル）のノイズ・レベルの相当の改善がも
たらされ、最高の改善は表６の場合において獲得され
る。これらの改善が生ずるのは、拡散によりノイズは問
題となる更なる広帯域に渡り更に均一に分散されること
から、その更なる広帯域に渡る高ノイズの個別狭幅帯域
の個数を減少しもしくは除去するからである。従って、
最悪状態狭幅帯域に対する性能は大きく改善される。
Ｃのノイズ数値は、拡散が実行されないとき（表３）よ
りも拡散が実行されたとき（表４〜表７）の方が悪い。
従って、合計ノイズは拡散により増加される。但し、測
定値ＢおよびＤを比較すると、拡散により、最悪状態狭
幅帯域（チャネル）のノイズ・レベルの相当の改善がも
たらされ、最高の改善は表６の場合において獲得され
る。これらの改善が生ずるのは、拡散によりノイズは問
題となる更なる広帯域に渡り更に均一に分散されること
から、その更なる広帯域に渡る高ノイズの個別狭幅帯域
の個数を減少しもしくは除去するからである。従って、
最悪状態狭幅帯域に対する性能は大きく改善される。
【００６６】ＧＳＭネットワークなどのシステム事項に
おける上記改善の重要性は、ＤＡＣにおいて（例えば、
現在における２個の代わりに４個もしくは８個などの）
更なる個数の搬送波が合成され得るか、または、同一数
の搬送波が使用されるならば歪みおよびノイズに対して
更に大きなマージンが在る、ということである。前者
（ＤＡＣ毎の搬送波の個数の増加）の場合に当該ネット
ワークの経済性は、低性能であるが安価なＤＡＣを使用
することによりＤＡＣ毎に少ない個数のチャネルを配置
するのではなく、高性能（で比較的に高価な）ＤＡＣを
使用してＤＡＣ毎のチャネルを多くすることにより、好
適にシフトされる。
おける上記改善の重要性は、ＤＡＣにおいて（例えば、
現在における２個の代わりに４個もしくは８個などの）
更なる個数の搬送波が合成され得るか、または、同一数
の搬送波が使用されるならば歪みおよびノイズに対して
更に大きなマージンが在る、ということである。前者
（ＤＡＣ毎の搬送波の個数の増加）の場合に当該ネット
ワークの経済性は、低性能であるが安価なＤＡＣを使用
することによりＤＡＣ毎に少ない個数のチャネルを配置
するのではなく、高性能（で比較的に高価な）ＤＡＣを
使用してＤＡＣ毎のチャネルを多くすることにより、好
適にシフトされる。
【００６７】図１２は、図５のＤＡＣにおける回転制御
ブロック２４の構成の一例を示している。回転制御ブロ
ック２４は、第１加算器５２、第２加算器５４、擬似乱
数発生器５６およびラッチ５８を備えている。第１加算
器５２は、この例においては（以下に説明される理由に
より）９ビットの整数値である制御信号ＭＥＡＮを受信
する第１入力を有している。第１加算器５２は擬似乱数
発生器５６に接続された第２入力も有するが、該第２入
力はＤＡＣの変換サイクル毎に該擬似乱数発生器５６か
ら乱数ＲＮを受信する。擬似乱数発生器５６は、制御信
号ＳＰＲＥＡＤを受信する入力を有する。発生器５６に
より発生された擬似乱数ＲＮの範囲は、該発生器５６に
適用される制御信号ＳＰＲＥＡＤにより決定される。該
実施例において発生器５６は−ＳＰＲＥＡＤ／２〜＋Ｓ
ＰＲＥＡＤ／２の範囲の整数の乱数を発生するが、各整
数は平均して同一周波数により発生される。
ブロック２４の構成の一例を示している。回転制御ブロ
ック２４は、第１加算器５２、第２加算器５４、擬似乱
数発生器５６およびラッチ５８を備えている。第１加算
器５２は、この例においては（以下に説明される理由に
より）９ビットの整数値である制御信号ＭＥＡＮを受信
する第１入力を有している。第１加算器５２は擬似乱数
発生器５６に接続された第２入力も有するが、該第２入
力はＤＡＣの変換サイクル毎に該擬似乱数発生器５６か
ら乱数ＲＮを受信する。擬似乱数発生器５６は、制御信
号ＳＰＲＥＡＤを受信する入力を有する。発生器５６に
より発生された擬似乱数ＲＮの範囲は、該発生器５６に
適用される制御信号ＳＰＲＥＡＤにより決定される。該
実施例において発生器５６は−ＳＰＲＥＡＤ／２〜＋Ｓ
ＰＲＥＡＤ／２の範囲の整数の乱数を発生するが、各整
数は平均して同一周波数により発生される。
【００６８】第１加算器５２の出力は第２加算器５４の
第１入力に接続されることにより、第１加算器５２の２
個の入力に適用された信号ＭＥＡＮおよびＲＮの総和Ｍ
ＥＡＮ＋ＲＮを第２加算器５４に適用する。第２加算器
５４はまた、ラッチ５８の出力に接続された第２入力も
有し、該ラッチ５８から９ビット値ＬＡＳＴを受信す
る。第２加算器５４の出力はラッチ５８の入力に接続さ
れて、内部信号ｒ９を該ラッチ５８に対して適用する。
信号ｒ９は、９ビット値である。このブロックの出力信
号ｒは、該実施例における信号ｒ９の７個の上位側ビッ
トにより提供される。
第１入力に接続されることにより、第１加算器５２の２
個の入力に適用された信号ＭＥＡＮおよびＲＮの総和Ｍ
ＥＡＮ＋ＲＮを第２加算器５４に適用する。第２加算器
５４はまた、ラッチ５８の出力に接続された第２入力も
有し、該ラッチ５８から９ビット値ＬＡＳＴを受信す
る。第２加算器５４の出力はラッチ５８の入力に接続さ
れて、内部信号ｒ９を該ラッチ５８に対して適用する。
信号ｒ９は、９ビット値である。このブロックの出力信
号ｒは、該実施例における信号ｒ９の７個の上位側ビッ
トにより提供される。
【００６９】次に図１２の回路の動作を記述する。制御
信号ＭＥＡＮおよびＳＰＲＥＡＤは該実施例において、
上記ＤＡＣのユーザにより決定される外部由来適用制御
信号である。該実施例においては、セグメントの個数ｎ
は１２８であると共にＤＡＣにおいては４ｘオーバーサ
ンプリングが使用されることから、前述のように各サイ
クルにおける平均ｒ値はｒ／ｎ＝０．４である値に可及
的に近くなることが仮定される。先に説明されたよう
に、これは、平均ｒ値に５１．２５の非整数値を持たせ
ることにより達成され得る。該実施例においては切り捨
てが採用されることから、５１．２５というこの平均ｒ
値はサイクル毎に５１．７５（＝５１．２５＋０．５で
あり、０．５は切り捨てから帰着するサイクル毎の平均
減少である）というインクリメント値を必要とする。５
１．７５は整数値２０７を４で除算した商に等しいこと
から、ＭＥＡＮは２０７に設定される。ＭＥＡＮが２０
７に設定されたときにｒ値の略々最適な拡散を達成すべ
く、擬似乱数発生器５６に適用されるＳＰＲＥＡＤ値は
該実施例において３２（＝８×４）である。この結果、
発生器５６は−１６〜＋１６の範囲の擬似乱数値ＲＮを
生成することから、上記第１加算器の出力における総和
ＭＥＡＮ＋ＲＮは（４７．２５〜５５．２５の範囲のｒ
に等しい）１９１〜２２３の範囲となる。
信号ＭＥＡＮおよびＳＰＲＥＡＤは該実施例において、
上記ＤＡＣのユーザにより決定される外部由来適用制御
信号である。該実施例においては、セグメントの個数ｎ
は１２８であると共にＤＡＣにおいては４ｘオーバーサ
ンプリングが使用されることから、前述のように各サイ
クルにおける平均ｒ値はｒ／ｎ＝０．４である値に可及
的に近くなることが仮定される。先に説明されたよう
に、これは、平均ｒ値に５１．２５の非整数値を持たせ
ることにより達成され得る。該実施例においては切り捨
てが採用されることから、５１．２５というこの平均ｒ
値はサイクル毎に５１．７５（＝５１．２５＋０．５で
あり、０．５は切り捨てから帰着するサイクル毎の平均
減少である）というインクリメント値を必要とする。５
１．７５は整数値２０７を４で除算した商に等しいこと
から、ＭＥＡＮは２０７に設定される。ＭＥＡＮが２０
７に設定されたときにｒ値の略々最適な拡散を達成すべ
く、擬似乱数発生器５６に適用されるＳＰＲＥＡＤ値は
該実施例において３２（＝８×４）である。この結果、
発生器５６は−１６〜＋１６の範囲の擬似乱数値ＲＮを
生成することから、上記第１加算器の出力における総和
ＭＥＡＮ＋ＲＮは（４７．２５〜５５．２５の範囲のｒ
に等しい）１９１〜２２３の範囲となる。
【００７０】各サイクルにおいて第２加算器５４の第２
入力に適用される値ＬＡＳＴは、先のサイクルにおいて
第１加算器５２により生成されたＭＥＡＮ＋ＲＮ値の全
ての試行合計を表す。この点に関し、各変換サイクルに
おいて上記第２加算器はＬＡＳＴ値とＭＥＡＮ＋ＲＮ値
との総和を表すｒ９値を出力するが、この様に生成され
たｒ９値はラッチ５８に記憶される。各変換サイクルに
おいてラッチ５８もまた、ＬＡＳＴ値として、先のサイ
クルにおいて該ラッチ５８により受信されたｒ９値を出
力する。
入力に適用される値ＬＡＳＴは、先のサイクルにおいて
第１加算器５２により生成されたＭＥＡＮ＋ＲＮ値の全
ての試行合計を表す。この点に関し、各変換サイクルに
おいて上記第２加算器はＬＡＳＴ値とＭＥＡＮ＋ＲＮ値
との総和を表すｒ９値を出力するが、この様に生成され
たｒ９値はラッチ５８に記憶される。各変換サイクルに
おいてラッチ５８もまた、ＬＡＳＴ値として、先のサイ
クルにおいて該ラッチ５８により受信されたｒ９値を出
力する。
【００７１】ｒ９値は９ビット値であり、（該実施例に
おいては）その内の２個の下位側ビットは２進小数点
（binary point）の右側であると見做されると共に、７
個の上位側ビットは２進小数点の左側と見做され得る。
２進小数点の左側の７ビットは関連サイクルに対して７
ビットのｒ値として出力され、すなわちｒに関する切り
捨てが行われる。ｒ値は７ビットを有する必要がある、
と言うのも、該実施例においては１２８（＝２7）個の
セグメントが在るからである。切り捨ての代わりにｒ値
の丸めが実施され得るが、その場合にＭＥＡＮはこの例
では２０５（＝５１．２５×４）に設定される。
おいては）その内の２個の下位側ビットは２進小数点
（binary point）の右側であると見做されると共に、７
個の上位側ビットは２進小数点の左側と見做され得る。
２進小数点の左側の７ビットは関連サイクルに対して７
ビットのｒ値として出力され、すなわちｒに関する切り
捨てが行われる。ｒ値は７ビットを有する必要がある、
と言うのも、該実施例においては１２８（＝２7）個の
セグメントが在るからである。切り捨ての代わりにｒ値
の丸めが実施され得るが、その場合にＭＥＡＮはこの例
では２０５（＝５１．２５×４）に設定される。
【００７２】ところで、図６に関して前述されたよう
に、１２８個のセグメント内において上記セグメント回
転は循環様式で実行されることから、第２加算器５４に
おける一切の繰上げは無視され得る。従って、ｒ９値お
よびＬＡＳＴ値を９ビットの精度に維持することのみが
必要である。図１２を参照して例示的に上述されたＭＥ
ＡＮおよびＳＰＲＥＡＤ値は例示のみを目的とすること
は理解されよう。他の適切な値が使用され得ると共に、
各値を表すビットの個数は選択された値に適合すべく調
節され得る。
に、１２８個のセグメント内において上記セグメント回
転は循環様式で実行されることから、第２加算器５４に
おける一切の繰上げは無視され得る。従って、ｒ９値お
よびＬＡＳＴ値を９ビットの精度に維持することのみが
必要である。図１２を参照して例示的に上述されたＭＥ
ＡＮおよびＳＰＲＥＡＤ値は例示のみを目的とすること
は理解されよう。他の適切な値が使用され得ると共に、
各値を表すビットの個数は選択された値に適合すべく調
節され得る。
【００７３】次に図１３は、図５のＤＡＣで使用された
セグメント回転ブロック２２の構成を説明すべく使用さ
れる説明的ブロック図である。単純化のために図１３に
おいては、ＤＡＣ内にｎ＝８のみのセグメントが在るも
のとする。図１３の回路は、第１、第２および第３マル
チプレクサ要素６２、６４および６６により作製され
る。各マルチプレクサ要素のｎ個の入力およびｎ個の出
力を有し、第１マルチプレクサ要素６２の各出力は第２
マルチプレクサ要素６４の各入力にそれぞれ接続される
と共に、第２マルチプレクサ要素６４の各出力は第３マ
ルチプレクサ要素６６の各入力に接続される。サモメタ
コード化入力信号ＩＴ１〜ＩＴｎは第１マルチプレクサ
要素６２の各入力にそれぞれ適用されると共に、サモメ
タコード化出力信号ＯＴ１〜ＯＴｎは第３マルチプレク
サ要素６６の各出力にて生成される。
セグメント回転ブロック２２の構成を説明すべく使用さ
れる説明的ブロック図である。単純化のために図１３に
おいては、ＤＡＣ内にｎ＝８のみのセグメントが在るも
のとする。図１３の回路は、第１、第２および第３マル
チプレクサ要素６２、６４および６６により作製され
る。各マルチプレクサ要素のｎ個の入力およびｎ個の出
力を有し、第１マルチプレクサ要素６２の各出力は第２
マルチプレクサ要素６４の各入力にそれぞれ接続される
と共に、第２マルチプレクサ要素６４の各出力は第３マ
ルチプレクサ要素６６の各入力に接続される。サモメタ
コード化入力信号ＩＴ１〜ＩＴｎは第１マルチプレクサ
要素６２の各入力にそれぞれ適用されると共に、サモメ
タコード化出力信号ＯＴ１〜ＯＴｎは第３マルチプレク
サ要素６６の各出力にて生成される。
【００７４】各マルチプレクサ要素は制御入力ｂも有す
るが、該制御入力ｂは、回転制御ブロック２４により生
成されたｒ値の各ビットの内で個別に対応する１ビット
により提供される。図１３自体に示されたように、各マ
ルチプレクサ要素入力は関連する出力対を有すると共
に、任意の所定時点において、関連する入力と、関連す
る出力対の内から選択された１つの出力との間の接続を
形成する。出力選択は、当該要素に適用される制御信号
ｂに従ってなされる。
るが、該制御入力ｂは、回転制御ブロック２４により生
成されたｒ値の各ビットの内で個別に対応する１ビット
により提供される。図１３自体に示されたように、各マ
ルチプレクサ要素入力は関連する出力対を有すると共
に、任意の所定時点において、関連する入力と、関連す
る出力対の内から選択された１つの出力との間の接続を
形成する。出力選択は、当該要素に適用される制御信号
ｂに従ってなされる。
【００７５】制御信号ｂ1（ｒ値の第１ビット）を受信
する第３マルチプレクサ要素６６の場合、ｂ1制御信号
が値０を有するときに各入力は図１３において該入力に
直接対向する出力へと接続される。ｂ1制御信号が値１
を有するとき、各入力は直接対向する出力の直上の出力
に接続される（最上段の入力の場合、“直上”出力は上
記要素の最下段の出力である）。従って、第３マルチプ
レクサ要素６６の効果は、ｂ1制御信号に従い、サモメ
タコード化入力信号に対してサモメタコード化出力信号
を０セグメントもしくは１セグメントだけ回転すること
である。
する第３マルチプレクサ要素６６の場合、ｂ1制御信号
が値０を有するときに各入力は図１３において該入力に
直接対向する出力へと接続される。ｂ1制御信号が値１
を有するとき、各入力は直接対向する出力の直上の出力
に接続される（最上段の入力の場合、“直上”出力は上
記要素の最下段の出力である）。従って、第３マルチプ
レクサ要素６６の効果は、ｂ1制御信号に従い、サモメ
タコード化入力信号に対してサモメタコード化出力信号
を０セグメントもしくは１セグメントだけ回転すること
である。
【００７６】同様に第２マルチプレクサ要素６４は、ｂ
2制御信号の値（すなわち、ｒ値の第２ビット）に従
い、各入力信号に対して各出力信号を０セグメントもし
くは２セグメントだけ回転する役割を果たす。而して第
１マルチプレクサ要素６２は、ｂ3制御信号の値（すな
わち、ｒ値の第３ビット）に従い、各入力信号を各出力
信号に対して０セグメントもしくは４セグメントだけ回
転する役割を果たす。
2制御信号の値（すなわち、ｒ値の第２ビット）に従
い、各入力信号に対して各出力信号を０セグメントもし
くは２セグメントだけ回転する役割を果たす。而して第
１マルチプレクサ要素６２は、ｂ3制御信号の値（すな
わち、ｒ値の第３ビット）に従い、各入力信号を各出力
信号に対して０セグメントもしくは４セグメントだけ回
転する役割を果たす。
【００７７】更に多くのセグメントを取扱うためには、
図１３におけるマルチプレクサ要素６２〜６６と同様の
マルチプレクサ要素を各々が有する更なる高次の回転ス
テージを付加することのみが必要である。各マルチプレ
クサ要素は、ｎをセグメントの個数としてｎ個の入力お
よびｎ個の出力を有さねばならず、且つ、ｒ値の各ビッ
トの１つにより提供される制御信号を有する。ｒ値の第
４ビットにより制御されるマルチプレクサ要素は、各入
力信号に対して各出力信号を０セグメントもしくは８セ
グメントだけ回転する役割を果たすと共に、以降は各高
次の回転ステージに対して同様である。
図１３におけるマルチプレクサ要素６２〜６６と同様の
マルチプレクサ要素を各々が有する更なる高次の回転ス
テージを付加することのみが必要である。各マルチプレ
クサ要素は、ｎをセグメントの個数としてｎ個の入力お
よびｎ個の出力を有さねばならず、且つ、ｒ値の各ビッ
トの１つにより提供される制御信号を有する。ｒ値の第
４ビットにより制御されるマルチプレクサ要素は、各入
力信号に対して各出力信号を０セグメントもしくは８セ
グメントだけ回転する役割を果たすと共に、以降は各高
次の回転ステージに対して同様である。
【００７８】ところで図２に戻ると、ｍビットの２進式
入力ワードから生成され得るサモメタコード化信号の個
数は２mであるが、これらの２m個の異なる値は２m−１
個のサモメタコード化信号により表され得ることは理解
されよう。例えばｍ＝３の場合、２進式サモメタデコー
ダ６により生成されるサモメタコード化信号の８個の異
な可能的組合せは、７個のサモメタコード化信号を使用
して表され得る。図１３の回路において各マルチプレク
サ要素により実施される回転は、２の整数乗（１、２、
４、…）とされるべきであると共に典型的には、同様に
２の整数乗である個数の各入力および各出力を有すべく
設計される。この場合、定常的に０もしくは１に設定さ
れた“ダミー”サモメタコード化信号が第ｎ番目のサモ
メタコード化入力信号としてセグメント回転ブロック２
２に対して適用され得る。これが実際に意味する処は、
任意の所定の変換サイクルにおいて、当該１個のセグメ
ントの状態が２進式入力ワードにより決定されるのでは
なくて所定状態に在るという１個のセグメントが常に存
在する、ということである。
入力ワードから生成され得るサモメタコード化信号の個
数は２mであるが、これらの２m個の異なる値は２m−１
個のサモメタコード化信号により表され得ることは理解
されよう。例えばｍ＝３の場合、２進式サモメタデコー
ダ６により生成されるサモメタコード化信号の８個の異
な可能的組合せは、７個のサモメタコード化信号を使用
して表され得る。図１３の回路において各マルチプレク
サ要素により実施される回転は、２の整数乗（１、２、
４、…）とされるべきであると共に典型的には、同様に
２の整数乗である個数の各入力および各出力を有すべく
設計される。この場合、定常的に０もしくは１に設定さ
れた“ダミー”サモメタコード化信号が第ｎ番目のサモ
メタコード化入力信号としてセグメント回転ブロック２
２に対して適用され得る。これが実際に意味する処は、
任意の所定の変換サイクルにおいて、当該１個のセグメ
ントの状態が２進式入力ワードにより決定されるのでは
なくて所定状態に在るという１個のセグメントが常に存
在する、ということである。
【００７９】上述の各実施例においてセグメント回転は
出力信号周波数スペクトルにおける各回転成分を事前選
択箇所（０．４ＦDAC、０．２ＦDACおよびＤＣ）へとマ
ッピングすべく実行されたが、本発明の他の実施例にお
いてはｒとｎとの間の比率の異なる値を使用して各回転
成分の他の有用なマッピングを達成し得ることは理解さ
れる。各特定用途において最も適切なマッピングは種々
の要因、特にＤＡＣが生成する出力信号周波数の所望範
囲と（もしあれば）オーバーサンプリング比率、に依存
する。
出力信号周波数スペクトルにおける各回転成分を事前選
択箇所（０．４ＦDAC、０．２ＦDACおよびＤＣ）へとマ
ッピングすべく実行されたが、本発明の他の実施例にお
いてはｒとｎとの間の比率の異なる値を使用して各回転
成分の他の有用なマッピングを達成し得ることは理解さ
れる。各特定用途において最も適切なマッピングは種々
の要因、特にＤＡＣが生成する出力信号周波数の所望範
囲と（もしあれば）オーバーサンプリング比率、に依存
する。
【００８０】例えば２ｘオーバーサンプリングが使用さ
れたとき、３１．５の平均ｒ値によるランダム回転は、
主要ノイズを０．５ＦDACに載置すると共にそれより低
いノイズをＤＣに載置し、且つ、０．１ＦDAC〜０．３
ＦDACの通過帯域を完全なまま残す。３１．５の平均ｒ
値は種々の手法により生成され得るが、各々が変換サイ
クルの５０％とされた３１および３２の値が使用され得
る。
れたとき、３１．５の平均ｒ値によるランダム回転は、
主要ノイズを０．５ＦDACに載置すると共にそれより低
いノイズをＤＣに載置し、且つ、０．１ＦDAC〜０．３
ＦDACの通過帯域を完全なまま残す。３１．５の平均ｒ
値は種々の手法により生成され得るが、各々が変換サイ
クルの５０％とされた３１および３２の値が使用され得
る。
【００８１】（ときには、１ｘオーバーサンプリングと
称される）オーバーサンプリング無しの場合、０．５の
平均ｒ値は主要ノイズを例えばＤＣ〜０．１ＦDACの帯
域内においてＤＣの近傍に載置する。例えば各々が時間
の５０％に対するという０および１のｒ値を使用して、
必要な平均ｒ値０．５を生成し得る。この場合に例えば
ＤＡＣへのデータ入力に対して低域フィルタリング・デ
ィザ（low-pass-filtered dither）が適用されたとき、
ディザは利用可能帯域の低い方の部分に影響する。ディ
ザは例えば０．１ＦDACにて停止し、その周波数から
０．５ＦDACまでの通過帯域を完全のまま残す。
称される）オーバーサンプリング無しの場合、０．５の
平均ｒ値は主要ノイズを例えばＤＣ〜０．１ＦDACの帯
域内においてＤＣの近傍に載置する。例えば各々が時間
の５０％に対するという０および１のｒ値を使用して、
必要な平均ｒ値０．５を生成し得る。この場合に例えば
ＤＡＣへのデータ入力に対して低域フィルタリング・デ
ィザ（low-pass-filtered dither）が適用されたとき、
ディザは利用可能帯域の低い方の部分に影響する。ディ
ザは例えば０．１ＦDACにて停止し、その周波数から
０．５ＦDACまでの通過帯域を完全のまま残す。
【００８２】次に、ｒとｎとの間の比率の値をシステマ
ティックに選択することにより各回転成分の有用なマッ
ピングを達成する方法に関して更なる記述を行う。３個
の例を考察する。第１例においては、出力信号周波数は
１３．５〜４８．５ＭＨｚであると共にサンプリング速
度ＦDACは８３２Ｍサンプル／秒であると仮定する。こ
れは、８ｘオーバーサンプリングに対する第１ナイキス
ト領域の通過帯域における出力信号周波数に対応する。
第２例においては、出力信号周波数の範囲は５５．５〜
９０．５ＭＨｚであると共に同じく８３２Ｍサンプル／
秒のサンプリング速度であると仮定する。これは、第２
ナイキスト領域における通過帯域の出力信号周波数に対
応する。第３例においては、出力信号周波数は１１７．
５〜１５２．５ＭＨｚであると共に同じサンプリング速
度であると仮定する。これは、第３ナイキスト領域にお
ける通過帯域の出力信号周波数に対応する。
ティックに選択することにより各回転成分の有用なマッ
ピングを達成する方法に関して更なる記述を行う。３個
の例を考察する。第１例においては、出力信号周波数は
１３．５〜４８．５ＭＨｚであると共にサンプリング速
度ＦDACは８３２Ｍサンプル／秒であると仮定する。こ
れは、８ｘオーバーサンプリングに対する第１ナイキス
ト領域の通過帯域における出力信号周波数に対応する。
第２例においては、出力信号周波数の範囲は５５．５〜
９０．５ＭＨｚであると共に同じく８３２Ｍサンプル／
秒のサンプリング速度であると仮定する。これは、第２
ナイキスト領域における通過帯域の出力信号周波数に対
応する。第３例においては、出力信号周波数は１１７．
５〜１５２．５ＭＨｚであると共に同じサンプリング速
度であると仮定する。これは、第３ナイキスト領域にお
ける通過帯域の出力信号周波数に対応する。
【００８３】図１４および図１５は、第１例（第１ナイ
キスト領域の場合）において適切なｒ値を選択する方法
を説明すべく使用されるグラフである。図１４は、（以
下に説明されるように考慮されるべき最上位側成分であ
る）最初の９個の回転成分に関し、異なるｒ値に対して
これらの成分がマッピングされる各周波数を示してい
る。本例の全てにおいてセグメントの個数ｎは１２８と
する。図１４における水平軸上のｒ値の範囲は０〜６
４、すなわち０〜ｎ／２である。
キスト領域の場合）において適切なｒ値を選択する方法
を説明すべく使用されるグラフである。図１４は、（以
下に説明されるように考慮されるべき最上位側成分であ
る）最初の９個の回転成分に関し、異なるｒ値に対して
これらの成分がマッピングされる各周波数を示してい
る。本例の全てにおいてセグメントの個数ｎは１２８と
する。図１４における水平軸上のｒ値の範囲は０〜６
４、すなわち０〜ｎ／２である。
【００８４】ラインＬ１は、異なるｒ値に対して第１回
転成分がマッピングされる周波数を表す。期待されたよ
うに、ｒが増加してｒ＝ｎ／２にてＦDAC／２に到達す
るにつれ、第１回転成分周波数は線形に増加する。ライ
ンＬ２は、ｒが変化するときに第２回転成分がマッピン
グされる周波数を表す。第２回転成分周波数は０からｒ
＝ｎ／４におけるＦDAC／２まで線形に増加し、次にこ
の値からｒ＝ｎ／２における再度の０まで線形に減少す
る。ラインＬ３〜Ｌ９はそれぞれ、第３〜第９回転成分
に対するマッピングを示している。
転成分がマッピングされる周波数を表す。期待されたよ
うに、ｒが増加してｒ＝ｎ／２にてＦDAC／２に到達す
るにつれ、第１回転成分周波数は線形に増加する。ライ
ンＬ２は、ｒが変化するときに第２回転成分がマッピン
グされる周波数を表す。第２回転成分周波数は０からｒ
＝ｎ／４におけるＦDAC／２まで線形に増加し、次にこ
の値からｒ＝ｎ／２における再度の０まで線形に減少す
る。ラインＬ３〜Ｌ９はそれぞれ、第３〜第９回転成分
に対するマッピングを示している。
【００８５】図１４はまた、８本の水平実線として、出
力信号を構成すべく均一に離間された一群の８個のトー
ン（周波数）も示している。第１実施例においてこれら
の８個のトーンはそれぞれ、１３．５、１８．５、２
３．５、２８．５、３３．５、３８．５、４３．５およ
び４８．５ＭＨｚの周波数を有している。同様に、図１
４における８本の水平点線はそれぞれ、８個のトーンの
第２高調波を表している。これらの第２高調波周波数は
それぞれ、それらの対応トーンの周波数の２倍である。
同様に、図１４における８本の水平一点鎖線はそれぞ
れ、８個のトーンの第３高調波を表しており、これらは
対応トーンの３倍の周波数である。図１４においては、
低周波側の第２高調波および第３高調波は１３．５〜４
８．５ＭＨｚの出力信号範囲内に在ることが理解され得
る。
力信号を構成すべく均一に離間された一群の８個のトー
ン（周波数）も示している。第１実施例においてこれら
の８個のトーンはそれぞれ、１３．５、１８．５、２
３．５、２８．５、３３．５、３８．５、４３．５およ
び４８．５ＭＨｚの周波数を有している。同様に、図１
４における８本の水平点線はそれぞれ、８個のトーンの
第２高調波を表している。これらの第２高調波周波数は
それぞれ、それらの対応トーンの周波数の２倍である。
同様に、図１４における８本の水平一点鎖線はそれぞ
れ、８個のトーンの第３高調波を表しており、これらは
対応トーンの３倍の周波数である。図１４においては、
低周波側の第２高調波および第３高調波は１３．５〜４
８．５ＭＨｚの出力信号範囲内に在ることが理解され得
る。
【００８６】所望のノイズ整形を達成すべく適切なｒ値
を選択するための第１要件は、有意な各回転成分が出力
信号周波数の範囲から離間した周波数へとマッピングさ
れるべきことである。この第１要件を満足する適切なｒ
値は図１４のグラフにおける“ホール（hole）”中に包
含されるが、該ホールにおいては、所望の出力信号周波
数範囲内における各トーンを表す各水平ラインのいずれ
に対してもＬ１〜Ｌ９が交差していない。図１４におい
ては、そのような３個のホールＨ１、Ｈ２およびＨ３が
特定されている。第１ホールはｒ＝３２すなわちｒ＝ｎ
／４上に中心合せされている。第２ホールＨ２はｒ＝４
２．６７すなわちｒ＝ｎ／３上に中心合せされている。
第３ホールＨ３はｒ＝５１．２０すなわちｒ＝２ｎ／５
上に中心合せされている。図１４上にては利用可能な他
のホールも在るが、これらの３個のホールＨ１〜Ｈ３は
最大であることから観察するのが容易である。
を選択するための第１要件は、有意な各回転成分が出力
信号周波数の範囲から離間した周波数へとマッピングさ
れるべきことである。この第１要件を満足する適切なｒ
値は図１４のグラフにおける“ホール（hole）”中に包
含されるが、該ホールにおいては、所望の出力信号周波
数範囲内における各トーンを表す各水平ラインのいずれ
に対してもＬ１〜Ｌ９が交差していない。図１４におい
ては、そのような３個のホールＨ１、Ｈ２およびＨ３が
特定されている。第１ホールはｒ＝３２すなわちｒ＝ｎ
／４上に中心合せされている。第２ホールＨ２はｒ＝４
２．６７すなわちｒ＝ｎ／３上に中心合せされている。
第３ホールＨ３はｒ＝５１．２０すなわちｒ＝２ｎ／５
上に中心合せされている。図１４上にては利用可能な他
のホールも在るが、これらの３個のホールＨ１〜Ｈ３は
最大であることから観察するのが容易である。
【００８７】適切なｒ値を選択するための第２要件は、
有意な相互変調積もまた出力信号周波数範囲から可及的
に離間されるべきことである。図１５は、第１実施例に
おける各回転成分に依る主要相互変調側波帯の効果を示
すグラフである。これらの側波帯は、各回転成分に依る
出力信号の相互変調から帰着するものである。図１５に
おいては、６個の傾斜ライン群Ｍ１〜Ｍ６が在る。２つ
のライン群Ｍ１およびＭ２はそれぞれ、第１回転成分の
上下の第１側波帯に対応する。同様に、２つのライン群
Ｍ３およびＭ４はそれぞれ、第２回転成分の上下の側波
帯に対応する。２つのライン群Ｍ５およびＭ６はそれぞ
れ、第１回転成分の上下の第２側波帯に対応する。上記
の各側波帯はノイズ整形目的に対しては最も重要なもの
である。
有意な相互変調積もまた出力信号周波数範囲から可及的
に離間されるべきことである。図１５は、第１実施例に
おける各回転成分に依る主要相互変調側波帯の効果を示
すグラフである。これらの側波帯は、各回転成分に依る
出力信号の相互変調から帰着するものである。図１５に
おいては、６個の傾斜ライン群Ｍ１〜Ｍ６が在る。２つ
のライン群Ｍ１およびＭ２はそれぞれ、第１回転成分の
上下の第１側波帯に対応する。同様に、２つのライン群
Ｍ３およびＭ４はそれぞれ、第２回転成分の上下の側波
帯に対応する。２つのライン群Ｍ５およびＭ６はそれぞ
れ、第１回転成分の上下の第２側波帯に対応する。上記
の各側波帯はノイズ整形目的に対しては最も重要なもの
である。
【００８８】図１５においては、それぞれの水平実線と
して８個の出力信号のトーンも示されている。相互変調
の観点から適切なｒ値は、出力信号ラインが相互変調ラ
イン群Ｍ１〜Ｍ６のいずれとも交差しないｒ値である。
図１５からは、第１実施例において（ベースバンドの場
合）は、適切なｒ値の範囲は約２２．４〜約５６．５で
あることが理解される。
して８個の出力信号のトーンも示されている。相互変調
の観点から適切なｒ値は、出力信号ラインが相互変調ラ
イン群Ｍ１〜Ｍ６のいずれとも交差しないｒ値である。
図１５からは、第１実施例において（ベースバンドの場
合）は、適切なｒ値の範囲は約２２．４〜約５６．５で
あることが理解される。
【００８９】図１４および図１５の２つのグラフに示さ
れた結果を考え合わせると、図１４においては３個のホ
ールＨ１、Ｈ２およびＨ３におけるｒ値が良好な値であ
り、図１５から明確なように各出力信号から有意な相互
変調側波帯（significant intermodulation sideband
s）を離間保持することと両立可能である。ところで、
ｒ＝５１．２の値はｒ／ｎ＝０．４にて前述した値であ
る。
れた結果を考え合わせると、図１４においては３個のホ
ールＨ１、Ｈ２およびＨ３におけるｒ値が良好な値であ
り、図１５から明確なように各出力信号から有意な相互
変調側波帯（significant intermodulation sideband
s）を離間保持することと両立可能である。ところで、
ｒ＝５１．２の値はｒ／ｎ＝０．４にて前述した値であ
る。
【００９０】従って、図１４および図１５は、第１実施
例において適切なｒ値（ｎ＝１２８の場合）は３２、４
２．６７または５１．２の任意のものとしてシステマテ
ィックに選択され得ることを示している。図１６および
図１７はそれぞれ図１４および図１５に対応するグラフ
であるが、第２実施例（第２ナイキスト領域における通
過帯域）に関している。該第２実施例において各トーン
はそれぞれ、５５．５、６０．５、６５．５、７０．
５、７５．５、８０．５、８５．５および９０．５ＭＨ
ｚの周波数を有している。この場合、図１４と同様にし
てラインＬ１〜Ｌ９により境界付けられた各ホールが存
在する。但し図１７において相互変調の観点から適切な
ｒ値の範囲は相当に制限されており、ｒ≒４２〜ｒ≒５
０の１つの帯域とｒ≒５６〜ｒ≒６１の別の帯域が在
る。２つのグラフを考え合わせると、第２実施例におい
てｒ値に対する良好な選択は見いだすことが比較的に困
難である。最適な可能性は、ｒ＝４２．６７すなわちｒ
＝ｎ／３に中心合せされた狭幅範囲である。他の可能性
は、ｒ≒４８およびｒ≒６０である。但し後者の場合、
第２回転成分（ラインＬ２）の周波数は出力信号におけ
る最低周波数トーンに極めて近いことが理解され得る。
各相互変調積の間にも相互変調が生ずることを念頭に置
くと、各回転成分と、出力信号周波数帯域の縁部との間
に一定のクリアランスを維持することが望ましい。
例において適切なｒ値（ｎ＝１２８の場合）は３２、４
２．６７または５１．２の任意のものとしてシステマテ
ィックに選択され得ることを示している。図１６および
図１７はそれぞれ図１４および図１５に対応するグラフ
であるが、第２実施例（第２ナイキスト領域における通
過帯域）に関している。該第２実施例において各トーン
はそれぞれ、５５．５、６０．５、６５．５、７０．
５、７５．５、８０．５、８５．５および９０．５ＭＨ
ｚの周波数を有している。この場合、図１４と同様にし
てラインＬ１〜Ｌ９により境界付けられた各ホールが存
在する。但し図１７において相互変調の観点から適切な
ｒ値の範囲は相当に制限されており、ｒ≒４２〜ｒ≒５
０の１つの帯域とｒ≒５６〜ｒ≒６１の別の帯域が在
る。２つのグラフを考え合わせると、第２実施例におい
てｒ値に対する良好な選択は見いだすことが比較的に困
難である。最適な可能性は、ｒ＝４２．６７すなわちｒ
＝ｎ／３に中心合せされた狭幅範囲である。他の可能性
は、ｒ≒４８およびｒ≒６０である。但し後者の場合、
第２回転成分（ラインＬ２）の周波数は出力信号におけ
る最低周波数トーンに極めて近いことが理解され得る。
各相互変調積の間にも相互変調が生ずることを念頭に置
くと、各回転成分と、出力信号周波数帯域の縁部との間
に一定のクリアランスを維持することが望ましい。
【００９１】図１８および図１９はそれぞれ、第３実施
例（第３ナイキスト領域における通過帯域）に対して図
１４および図１５に対応するグラフである。該第３実施
例において、各トーンはそれぞれ１１７．５、１２２．
５、１２７．５、１３２．５、１３７．５、１４２．
５、１４７．５および１５２．５ＭＨＺの周波数を有し
ている。この場合にも、図１８の回転成分グラフにおい
ては出力信号周波数ラインに対してラインＬ１〜Ｌ９の
いずれも交差しないという種々の“ホール”が在る。図
１９においても、相互変調グラフ中に３個の“ホール”
が在る。２つのグラフを組合せて考慮すると、ｒに対し
ては４個の良好な選択すなわちｒ≒８、ｒ≒３２、ｒ≒
４８およびｒ≒５１．２が在り、ｒ≒３２が最適であ
る、と言うのも、両グラフにおけるその対応ホールが比
較的に広いからである。
例（第３ナイキスト領域における通過帯域）に対して図
１４および図１５に対応するグラフである。該第３実施
例において、各トーンはそれぞれ１１７．５、１２２．
５、１２７．５、１３２．５、１３７．５、１４２．
５、１４７．５および１５２．５ＭＨＺの周波数を有し
ている。この場合にも、図１８の回転成分グラフにおい
ては出力信号周波数ラインに対してラインＬ１〜Ｌ９の
いずれも交差しないという種々の“ホール”が在る。図
１９においても、相互変調グラフ中に３個の“ホール”
が在る。２つのグラフを組合せて考慮すると、ｒに対し
ては４個の良好な選択すなわちｒ≒８、ｒ≒３２、ｒ≒
４８およびｒ≒５１．２が在り、ｒ≒３２が最適であ
る、と言うのも、両グラフにおけるその対応ホールが比
較的に広いからである。
【００９２】ところで、全てのグラフにおいては拡散は
使用されておらず、すなわち、ｒ値は全てのサイクルに
おいて同一である。実用上は、少量の拡散（例えば２）
が使用されねばならない（大きな拡散は不都合である、
と言うのも、それは各回転成分を所望の出力信号周波数
範囲内に拡散し易いからである）。例えば、ｒ＝３１と
ｒ＝３２との間でランダム選択を行い、３１．５の平均
ｒ値を与えることも可能である。
使用されておらず、すなわち、ｒ値は全てのサイクルに
おいて同一である。実用上は、少量の拡散（例えば２）
が使用されねばならない（大きな拡散は不都合である、
と言うのも、それは各回転成分を所望の出力信号周波数
範囲内に拡散し易いからである）。例えば、ｒ＝３１と
ｒ＝３２との間でランダム選択を行い、３１．５の平均
ｒ値を与えることも可能である。
【００９３】各グラフを使用して可能的な候補ｒ値を包
含する各ホールを特定した後、次のステップは、適切な
ＭＥＡＮおよびＳＰＲＥＡＤ値（図２１）を選択するこ
とにより所望の周波数範囲における最適なノイズ整形特
性を達成することである。これは、シミュレーションを
実施する一方で、特定された領域内において種々のＭＥ
ＡＮおよびＳＰＲＥＡＤ値により該領域を掃引すること
で達成され得る。
含する各ホールを特定した後、次のステップは、適切な
ＭＥＡＮおよびＳＰＲＥＡＤ値（図２１）を選択するこ
とにより所望の周波数範囲における最適なノイズ整形特
性を達成することである。これは、シミュレーションを
実施する一方で、特定された領域内において種々のＭＥ
ＡＮおよびＳＰＲＥＡＤ値により該領域を掃引すること
で達成され得る。
【００９４】次に、図２０および図２１を参照して第１
ナイキスト領域を更に詳細に考察する。上記第１実施例
（１３．５〜４８．５ＭＨｚの通過帯域）と、第４実施
例（１３．５〜４８．５ＭＨｚのベースバンド）が考察
される。図２０は、図１４のグラフに包含された情報
を、最初の９個の回転成分から最初の２０個の回転成分
へと拡張している。図２０からは、利用可能な“ホー
ル”は特定の割合（fraction）である比率ｒ／ｎに対応
することが理解され得る。例えば図１４におけるホール
Ｈ１〜Ｈ３はそれぞれ、割合１／４、１／３および２／
５に対応する。他のホールは、１／５、２／７、３／
７、３／８などの対応割合を有している。従って、これ
らの割合は、可能的に良好な候補ｒ／ｎ比率を提供する
ことが期待され得る。図２１の表は、候補ｒ／ｎ比率と
してこられの割合を更に詳細に考慮すると共に、図１１
〜図１３を使用したｒ値のグラフ式選択の有効性を確認
する一定のシミュレーション結果を与えるものである。
ｒ／ｎ＝２２．４／１２８〜ｒ／ｎ＝５６．５／１２８
の範囲における割合のみが検証されたが、これは、該範
囲が第１実施例に対する図１５の相互変調グラフにおけ
る“ホール”の範囲だからである。
ナイキスト領域を更に詳細に考察する。上記第１実施例
（１３．５〜４８．５ＭＨｚの通過帯域）と、第４実施
例（１３．５〜４８．５ＭＨｚのベースバンド）が考察
される。図２０は、図１４のグラフに包含された情報
を、最初の９個の回転成分から最初の２０個の回転成分
へと拡張している。図２０からは、利用可能な“ホー
ル”は特定の割合（fraction）である比率ｒ／ｎに対応
することが理解され得る。例えば図１４におけるホール
Ｈ１〜Ｈ３はそれぞれ、割合１／４、１／３および２／
５に対応する。他のホールは、１／５、２／７、３／
７、３／８などの対応割合を有している。従って、これ
らの割合は、可能的に良好な候補ｒ／ｎ比率を提供する
ことが期待され得る。図２１の表は、候補ｒ／ｎ比率と
してこられの割合を更に詳細に考慮すると共に、図１１
〜図１３を使用したｒ値のグラフ式選択の有効性を確認
する一定のシミュレーション結果を与えるものである。
ｒ／ｎ＝２２．４／１２８〜ｒ／ｎ＝５６．５／１２８
の範囲における割合のみが検証されたが、これは、該範
囲が第１実施例に対する図１５の相互変調グラフにおけ
る“ホール”の範囲だからである。
【００９５】図２１の表において、第１列はｒ／ｎに対
する各候補割合の分子ＮＵＭおよび分母ＤＥＮを与えて
いる。列２は、セグメントの個数ｎが１２８である場合
に割合に対応するｒ値を表している。列３は、最低周波
数（ＤＣを除く）を有する回転成分の周波数Ｆupperを
示している。列４は、最初の数個の回転成分がマッピン
グされる各周波数を表している。ここでは最初のＤＣ成
分までの各成分が（５個の成分の最大まで）表されてい
る。ＤＣにマッピングされた一切の回転成分は省略され
る。実際、全ての第ＤＥＮ番目の回転成分はＤＣへとマ
ッピングされる。列４において特定された各周波数は、
サンプリング周波数ＦDACの割合として表現される。列
３におけるＦupperの値は列４における最低値割合の実
際の周波数、すなわち、出力信号周波数範囲の上限に最
も近い成分である。
する各候補割合の分子ＮＵＭおよび分母ＤＥＮを与えて
いる。列２は、セグメントの個数ｎが１２８である場合
に割合に対応するｒ値を表している。列３は、最低周波
数（ＤＣを除く）を有する回転成分の周波数Ｆupperを
示している。列４は、最初の数個の回転成分がマッピン
グされる各周波数を表している。ここでは最初のＤＣ成
分までの各成分が（５個の成分の最大まで）表されてい
る。ＤＣにマッピングされた一切の回転成分は省略され
る。実際、全ての第ＤＥＮ番目の回転成分はＤＣへとマ
ッピングされる。列４において特定された各周波数は、
サンプリング周波数ＦDACの割合として表現される。列
３におけるＦupperの値は列４における最低値割合の実
際の周波数、すなわち、出力信号周波数範囲の上限に最
も近い成分である。
【００９６】列５および６は特に第４実施例（ベースバ
ンドの場合：０〜４８．５ＭＨｚ）に関し、且つ、列７
および８は特に第１実施例（第１ナイキスト領域におけ
る通過帯域：１３．５〜４８．５ＭＨｚ）に関すると共
にシミュレーション結果を提供する。種々の候補割合値
の各々に対して多数（２００回）のシミュレーションが
実施されたが、各シミュレーションにおけるＤＡＣの入
力は図１４および図１８に示された各周波数を有すると
共に均一に離間された８個のトーンであり、且つ、サン
プリング速度ＦDACは８３２ＭＨｚである。
ンドの場合：０〜４８．５ＭＨｚ）に関し、且つ、列７
および８は特に第１実施例（第１ナイキスト領域におけ
る通過帯域：１３．５〜４８．５ＭＨｚ）に関すると共
にシミュレーション結果を提供する。種々の候補割合値
の各々に対して多数（２００回）のシミュレーションが
実施されたが、各シミュレーションにおけるＤＡＣの入
力は図１４および図１８に示された各周波数を有すると
共に均一に離間された８個のトーンであり、且つ、サン
プリング速度ＦDACは８３２ＭＨｚである。
【００９７】各シミュレーションにおいて、ＤＡＣ伝達
関数は１つの試行から次の試行へと入念に変更され、製
造に起因する１つのＤＡＣデバイスから次のＤＡＣデバ
イスへの予期固有伝達関数の変動性をシミュレーション
中へ要因として織り込んだ。各試行においては、帯域
（第４実施例に対しては０〜４８．５ＭＨｚ；第１実施
例に対しては１３．５〜４８．５ＭＨｚ）に渡る任意の
単一の１００ＫＨｚチャネルにおける最高（最悪の場
合）のノイズ・レベルが決定された。これらの最悪状態
ノイズ・レベルの平均（mean）が計算され（列５および
７）、且つ、これらの試行に渡るこれらの最悪状態ノイ
ズ・レベルの標準偏差（σ）も計算された（列６および
８）。ＤＡＣ伝達関数の変動性は、ノイズ特性の標準偏
差に繋がる。図２１の表から明らかなように、平均およ
びσの両者はｒ／ｎの種々の割合値に対して変化する。
ランダム回転が実行されたとき（表の最終行）、平均ノ
イズおよび標準偏差の数値はそれぞれ１１４．４ｄＢお
よび３．２ｄＢである。ランダム回転は、一切のノイズ
整形を無効化する、すなわち、全くノイズ・ピークを有
さない完全にフラットなノイズ平坦部分を有する広帯域
ノイズを生成する、という作用を有する。第４実施例
（ベースバンドの場合）において、回転が実行されたと
きの平均および標準偏差の数値は、“ランダム回転”の
場合よりも相当に悪いものからそれよりも相当に良好な
ものまで極めて広範に変化する。第１実施例（通過帯域
の場合）において、平均および標準偏差の数値の変動性
は少なく且つ全てが“ランダム回転”の場合よりも良好
である。
関数は１つの試行から次の試行へと入念に変更され、製
造に起因する１つのＤＡＣデバイスから次のＤＡＣデバ
イスへの予期固有伝達関数の変動性をシミュレーション
中へ要因として織り込んだ。各試行においては、帯域
（第４実施例に対しては０〜４８．５ＭＨｚ；第１実施
例に対しては１３．５〜４８．５ＭＨｚ）に渡る任意の
単一の１００ＫＨｚチャネルにおける最高（最悪の場
合）のノイズ・レベルが決定された。これらの最悪状態
ノイズ・レベルの平均（mean）が計算され（列５および
７）、且つ、これらの試行に渡るこれらの最悪状態ノイ
ズ・レベルの標準偏差（σ）も計算された（列６および
８）。ＤＡＣ伝達関数の変動性は、ノイズ特性の標準偏
差に繋がる。図２１の表から明らかなように、平均およ
びσの両者はｒ／ｎの種々の割合値に対して変化する。
ランダム回転が実行されたとき（表の最終行）、平均ノ
イズおよび標準偏差の数値はそれぞれ１１４．４ｄＢお
よび３．２ｄＢである。ランダム回転は、一切のノイズ
整形を無効化する、すなわち、全くノイズ・ピークを有
さない完全にフラットなノイズ平坦部分を有する広帯域
ノイズを生成する、という作用を有する。第４実施例
（ベースバンドの場合）において、回転が実行されたと
きの平均および標準偏差の数値は、“ランダム回転”の
場合よりも相当に悪いものからそれよりも相当に良好な
ものまで極めて広範に変化する。第１実施例（通過帯域
の場合）において、平均および標準偏差の数値の変動性
は少なく且つ全てが“ランダム回転”の場合よりも良好
である。
【００９８】列９は、ベースバンドの場合における最悪
状態平均ノイズ・レベルを通過帯域の場合と比較して示
している。ＤＥＮが比較的に小さい（９以下）とき、ベ
ースバンド・ノイズ特性は通過帯域ノイズ特性よりも相
当に低いことが理解され得る。これは、ＤＥＮが小さい
ときに、相当に有意な低次回転成分が（ベースバンドの
場合における出力信号周波数範囲において）ＤＣへとマ
ッピングされるからである。一方、ＤＥＮが１０以上で
ある場合、低次の回転成分（次数＜ＤＥＮ）はＤＣへと
マッピングされないことから、ＤＥＮが増加するときに
ベースバンド特性は改善されると共にベースバンドの場
合と通過帯域の場合との間における平均ノイズ・レベル
の差は小さくなる（０．５ｄＢ以下）。但しＤＥＮが更
に増加するとＦupperは低下し、ベースバンドおよび通
過帯域の場合の両者に対する出力信号範囲の上限に近い
ところへと最低周波数回転成分をもたらす。これの作用
は、その最低周波数成分の次数に依存する。もしそれが
高次の成分であれば、その作用は、低い次数の成分であ
った場合よりも損害は少ない。例えば、列４における記
述項が割合２／１１、３／１１および４／１１と比較さ
れたとき、最低周波数成分（各場合における１／１１Ｆ
DACもしくは７５．６ＭＨｚ）は、４／１１に対する第
３成分、３／１１に対する第４成分および２／１１に対
する第５成分であることが観察され得る。従って、２／
１１は３／１１もしくは４／１１よりも良好な選択であ
ることが期待されると共に、ベースバンドの場合（列
６）の標準偏差の数値はこれを裏付ける。概略的に、ベ
ースバンドの場合においては、最低周波数回転成分を可
能的な最高次数（すなわち、列４における可及的な右
方）とする割合を選択するのが望ましい。例えば、一定
のシステムに対して該例においてはＦupper＜６２ＭＨ
ｚでは問題を引き起こすことが予期されるが、これは、
ＤＣ成分によりベースバンド特性が通過帯域特性よりも
悪化される（６２−４８．５（帯域の上方のマージン）
＝１３．５−０帯域（帯域の下方のマージン））という
同一の理由によるものである。そのような上方のマージ
ンは望ましい、と言うのも、任意の拡散によればＦ
upperにおけるノイズ成分は必然的に上記出力信号周波
数範囲の上記上限に近くもたらされるからである。
状態平均ノイズ・レベルを通過帯域の場合と比較して示
している。ＤＥＮが比較的に小さい（９以下）とき、ベ
ースバンド・ノイズ特性は通過帯域ノイズ特性よりも相
当に低いことが理解され得る。これは、ＤＥＮが小さい
ときに、相当に有意な低次回転成分が（ベースバンドの
場合における出力信号周波数範囲において）ＤＣへとマ
ッピングされるからである。一方、ＤＥＮが１０以上で
ある場合、低次の回転成分（次数＜ＤＥＮ）はＤＣへと
マッピングされないことから、ＤＥＮが増加するときに
ベースバンド特性は改善されると共にベースバンドの場
合と通過帯域の場合との間における平均ノイズ・レベル
の差は小さくなる（０．５ｄＢ以下）。但しＤＥＮが更
に増加するとＦupperは低下し、ベースバンドおよび通
過帯域の場合の両者に対する出力信号範囲の上限に近い
ところへと最低周波数回転成分をもたらす。これの作用
は、その最低周波数成分の次数に依存する。もしそれが
高次の成分であれば、その作用は、低い次数の成分であ
った場合よりも損害は少ない。例えば、列４における記
述項が割合２／１１、３／１１および４／１１と比較さ
れたとき、最低周波数成分（各場合における１／１１Ｆ
DACもしくは７５．６ＭＨｚ）は、４／１１に対する第
３成分、３／１１に対する第４成分および２／１１に対
する第５成分であることが観察され得る。従って、２／
１１は３／１１もしくは４／１１よりも良好な選択であ
ることが期待されると共に、ベースバンドの場合（列
６）の標準偏差の数値はこれを裏付ける。概略的に、ベ
ースバンドの場合においては、最低周波数回転成分を可
能的な最高次数（すなわち、列４における可及的な右
方）とする割合を選択するのが望ましい。例えば、一定
のシステムに対して該例においてはＦupper＜６２ＭＨ
ｚでは問題を引き起こすことが予期されるが、これは、
ＤＣ成分によりベースバンド特性が通過帯域特性よりも
悪化される（６２−４８．５（帯域の上方のマージン）
＝１３．５−０帯域（帯域の下方のマージン））という
同一の理由によるものである。そのような上方のマージ
ンは望ましい、と言うのも、任意の拡散によればＦ
upperにおけるノイズ成分は必然的に上記出力信号周波
数範囲の上記上限に近くもたらされるからである。
【００９９】ところでそれは、高次回転成分（次数＞
９）は第１実施例の場合においてノイズ特性にそれほど
影響しないからであり、従って、図１４のグラフにおい
ては最初の９個の回転成分に対するラインＬ１〜Ｌ９の
みをプロットすることが妥当である。最適な全体ノイズ
数値は、ｒ／ｎ＝３／１４により第１実施例（ベースバ
ンド）に対し、且つ、ｒ／ｎ＝２／７により第３実施例
（通過帯域）に対して獲得される。通過帯域の場合、５
／１３も良好な選択である。平均ノイズ特性が良好であ
るべきだけでなく、ノイズ特性の標準偏差も良好である
べきだが、これはデバイス間のノイズ特性の変動性に対
する測定値である。例えば、６４ＭＨｚにおけるノイズ
が許容され得る通過帯域の場合、５／１３が選択され得
る。一方、もし６４ＭＨｚにおいてノイズが許容されな
ければ、２／７が選択されねばならない。例えばセル式
通信システムにおいて、（例えば）１３．５ＭＨｚ〜４
８．５ＭＨｚの送信帯域において送信信号を発生すべく
上記ＤＡＣが使用され得る。この場合、（例えば）５
３．５ＭＨｚ〜８８．５ＭＨｚの受信帯域が受信信号に
対して使用され得る。これが意味する処は、（上記ＤＡ
Ｃでは無く）システムは受信帯域におけるノイズに影響
されることから、この帯域内の各周波数にノイズ成分を
載置することは潜在的問題である、ということである。
従って、１１８．８ＭＨｚにおいては割合２／７に対す
るＦupperが更に良好である。
９）は第１実施例の場合においてノイズ特性にそれほど
影響しないからであり、従って、図１４のグラフにおい
ては最初の９個の回転成分に対するラインＬ１〜Ｌ９の
みをプロットすることが妥当である。最適な全体ノイズ
数値は、ｒ／ｎ＝３／１４により第１実施例（ベースバ
ンド）に対し、且つ、ｒ／ｎ＝２／７により第３実施例
（通過帯域）に対して獲得される。通過帯域の場合、５
／１３も良好な選択である。平均ノイズ特性が良好であ
るべきだけでなく、ノイズ特性の標準偏差も良好である
べきだが、これはデバイス間のノイズ特性の変動性に対
する測定値である。例えば、６４ＭＨｚにおけるノイズ
が許容され得る通過帯域の場合、５／１３が選択され得
る。一方、もし６４ＭＨｚにおいてノイズが許容されな
ければ、２／７が選択されねばならない。例えばセル式
通信システムにおいて、（例えば）１３．５ＭＨｚ〜４
８．５ＭＨｚの送信帯域において送信信号を発生すべく
上記ＤＡＣが使用され得る。この場合、（例えば）５
３．５ＭＨｚ〜８８．５ＭＨｚの受信帯域が受信信号に
対して使用され得る。これが意味する処は、（上記ＤＡ
Ｃでは無く）システムは受信帯域におけるノイズに影響
されることから、この帯域内の各周波数にノイズ成分を
載置することは潜在的問題である、ということである。
従って、１１８．８ＭＨｚにおいては割合２／７に対す
るＦupperが更に良好である。
【０１００】図２１の表における最後の２つの列１０お
よび１１は、両方の場合に対し、平均値から標準偏差σ
の２倍を減算することにより生成されるノイズ特性数値
（平均−２σ）を示している。従って、列１０の各値
は、列５の値から列６の値の２倍を減算することにより
生成される。同様に、列１１の各値は、列７の値から列
８の値の２倍を減算することにより生成される。最適な
列１０の数値は、ｒ／ｎ＝５／１３もしくは３／１４の
場合に獲得される。同様に、最適な列１１の数値はｒ／
ｎ＝２／７もしくは５／１３の場合に獲得される。
よび１１は、両方の場合に対し、平均値から標準偏差σ
の２倍を減算することにより生成されるノイズ特性数値
（平均−２σ）を示している。従って、列１０の各値
は、列５の値から列６の値の２倍を減算することにより
生成される。同様に、列１１の各値は、列７の値から列
８の値の２倍を減算することにより生成される。最適な
列１０の数値は、ｒ／ｎ＝５／１３もしくは３／１４の
場合に獲得される。同様に、最適な列１１の数値はｒ／
ｎ＝２／７もしくは５／１３の場合に獲得される。
【０１０１】列１０および１１の値は、デバイス歩留ま
りと最低保証デバイス性能との間のトレード・オフを評
価する上でデバイスの製造者にとり有用なものである。
公知のデバイス歩留まり曲線に基づくと、例えば、列１
０および１１の数値などの“平均−２σ”数値に基づい
て最低保証性能が見積られるなら、製造されたデバイス
の約９５％は保証性能を満足しもしくはそれを超え、す
なわち、歩留まりは９５％であることは公知である。
りと最低保証デバイス性能との間のトレード・オフを評
価する上でデバイスの製造者にとり有用なものである。
公知のデバイス歩留まり曲線に基づくと、例えば、列１
０および１１の数値などの“平均−２σ”数値に基づい
て最低保証性能が見積られるなら、製造されたデバイス
の約９５％は保証性能を満足しもしくはそれを超え、す
なわち、歩留まりは９５％であることは公知である。
【０１０２】もし、“平均−２σ”数値を使用する代わ
りに、製造者が更に緩やかな“平均−３σ”数値に基づ
いて保証性能を見積るならば、歩留まりは例えば９８．
５％まで僅かに増加されて単位コストは僅かに低減され
るが、見積られた性能も当然に低くなるので消費者に対
するデバイスの興味は低くなる。もし製造者が更に厳し
い“平均−σ”数値に基づいて保証性能を見積るなら
ば、歩留まりは例えば５０％まで劇的に低下して単位コ
ストは倍加するが、見積り性能は更に高くなり、消費者
に対してデバイスは更に魅力的となる。本件の場合には
“平均−２σ”数値は相応なトレード・オフである、と
言うのも、これによれば消費者に対して魅力的な性能レ
ベル（例えば、ｒ／ｎ＝５／１３に対して１２０．４ｄ
Ｂ）を与える一方で単位コストが経済的となる様に歩留
まりを好適に高く保持するからである。
りに、製造者が更に緩やかな“平均−３σ”数値に基づ
いて保証性能を見積るならば、歩留まりは例えば９８．
５％まで僅かに増加されて単位コストは僅かに低減され
るが、見積られた性能も当然に低くなるので消費者に対
するデバイスの興味は低くなる。もし製造者が更に厳し
い“平均−σ”数値に基づいて保証性能を見積るなら
ば、歩留まりは例えば５０％まで劇的に低下して単位コ
ストは倍加するが、見積り性能は更に高くなり、消費者
に対してデバイスは更に魅力的となる。本件の場合には
“平均−２σ”数値は相応なトレード・オフである、と
言うのも、これによれば消費者に対して魅力的な性能レ
ベル（例えば、ｒ／ｎ＝５／１３に対して１２０．４ｄ
Ｂ）を与える一方で単位コストが経済的となる様に歩留
まりを好適に高く保持するからである。
【０１０３】列１０および１１の最終行においては、ラ
ンダム回転が実行された場合のＤＡＣに対する比較可能
な“平均−２σ”数値（１０８．０ｄＢ）が見られる。
これらの例における最適な候補割合により達成される改
善は略々１２ｄＢであるが、これは、ＤＡＣ精度におい
ては余剰（extra）な２ビットであり、極めて重要な改
善である。
ンダム回転が実行された場合のＤＡＣに対する比較可能
な“平均−２σ”数値（１０８．０ｄＢ）が見られる。
これらの例における最適な候補割合により達成される改
善は略々１２ｄＢであるが、これは、ＤＡＣ精度におい
ては余剰（extra）な２ビットであり、極めて重要な改
善である。
【０１０４】従って、図１１〜図２０に示されたような
グラフと、図２１の表から収集される統計的情報とに基
づく分析を使用すると、任意の特定の状況において使用
されるべき良好なｒ／ｎ値をシステマティックに選択す
ることが可能である。各グラフはコンピュータプログラ
ムに従い動作するコンピュータにより生成され得ると共
に、“ホール”は（印刷物でもしくは表示画面上で）手
動によりまたはコンピュータプログラムにより自動的に
特定されて整合され得る。
グラフと、図２１の表から収集される統計的情報とに基
づく分析を使用すると、任意の特定の状況において使用
されるべき良好なｒ／ｎ値をシステマティックに選択す
ることが可能である。各グラフはコンピュータプログラ
ムに従い動作するコンピュータにより生成され得ると共
に、“ホール”は（印刷物でもしくは表示画面上で）手
動によりまたはコンピュータプログラムにより自動的に
特定されて整合され得る。
【０１０５】上述の各実施例は種々の変換サイクルにお
いて種々のｒ値を使用したが、全ての場合においてこれ
を行う必要はないことは理解されよう。各回転成分およ
び各相互変調積が全て、固定ｒ値に依る回転により所望
の関心帯域にマッピングされるという実施例において
は、固定ｒ値が使用され得る。また、図１３に関して記
述されたセグメント回転ブロックはいわゆる“バレル・
シフタ（barrel shifter）”アーキテクチャを採用して
いるが、本発明の各実施例においては他の任意の適切な
セグメント回転ブロックの構成およびアーキテクチャが
使用され得ることも理解されよう。例えば、バタフライ
・シャッフラ・アーキテクチャ（butterfly shuffler a
rchitecture）もしくはツリー構造が採用され得る。代
替的に、そのようなバレル・シフタに対する必要性を回
避すべく、以下に説明されるように図５に示されたのと
は異なるアーキテクチャが採用され得る。
いて種々のｒ値を使用したが、全ての場合においてこれ
を行う必要はないことは理解されよう。各回転成分およ
び各相互変調積が全て、固定ｒ値に依る回転により所望
の関心帯域にマッピングされるという実施例において
は、固定ｒ値が使用され得る。また、図１３に関して記
述されたセグメント回転ブロックはいわゆる“バレル・
シフタ（barrel shifter）”アーキテクチャを採用して
いるが、本発明の各実施例においては他の任意の適切な
セグメント回転ブロックの構成およびアーキテクチャが
使用され得ることも理解されよう。例えば、バタフライ
・シャッフラ・アーキテクチャ（butterfly shuffler a
rchitecture）もしくはツリー構造が採用され得る。代
替的に、そのようなバレル・シフタに対する必要性を回
避すべく、以下に説明されるように図５に示されたのと
は異なるアーキテクチャが採用され得る。
【０１０６】図５〜図１３を参照して上述された各実施
例において、２進式入力ワードＤ１〜Ｄｍは最初に２進
式サモメタデコーダ６により全体的にデコードされてサ
モメタコード化入力信号ＩＴ１〜ＩＴｎを導出する。こ
れらのサモメタコード化入力信号ＩＴ１〜ＩＴｎは次に
セグメント回転ブロック２２により回転量ｒだけ全体的
に回転されることにより一群の回転済出力信号ＯＴ１〜
ＯＴｎを生成するが、これらの回転済出力信号は、ｎ個
のセグメントにおいてそれぞれ提供された差動スイッチ
回路４1〜４nに対する入力Ｔ１〜Ｔｎとして機能する。
例において、２進式入力ワードＤ１〜Ｄｍは最初に２進
式サモメタデコーダ６により全体的にデコードされてサ
モメタコード化入力信号ＩＴ１〜ＩＴｎを導出する。こ
れらのサモメタコード化入力信号ＩＴ１〜ＩＴｎは次に
セグメント回転ブロック２２により回転量ｒだけ全体的
に回転されることにより一群の回転済出力信号ＯＴ１〜
ＯＴｎを生成するが、これらの回転済出力信号は、ｎ個
のセグメントにおいてそれぞれ提供された差動スイッチ
回路４1〜４nに対する入力Ｔ１〜Ｔｎとして機能する。
【０１０７】図２２は、本発明を具現するＤＡＣ ２０
０の代替的配置構成を示している。上記で論じた図５の
ＤＡＣの各要素と同一もしくは密接に対応する図２２の
ＤＡＣの各要素は同一参照番号で表されると共に、これ
らの要素の記述は省略される。図２２のＤＡＣにおいて
各セグメントは、図５に関して上述された定電流源２お
よびスイッチ４に加えてローカルデコーダ２６を有して
いる。各セグメントにおけるスイッチ４は、該スイッチ
４に対してローカルデコーダ２６から供給される個別対
応サモメタコード化信号Ｔにより制御される。
０の代替的配置構成を示している。上記で論じた図５の
ＤＡＣの各要素と同一もしくは密接に対応する図２２の
ＤＡＣの各要素は同一参照番号で表されると共に、これ
らの要素の記述は省略される。図２２のＤＡＣにおいて
各セグメントは、図５に関して上述された定電流源２お
よびスイッチ４に加えてローカルデコーダ２６を有して
いる。各セグメントにおけるスイッチ４は、該スイッチ
４に対してローカルデコーダ２６から供給される個別対
応サモメタコード化信号Ｔにより制御される。
【０１０８】図２２のＤＡＣは概略的に図５の回転制御
ブロック２４と同様の回転制御ブロック２４を含むが、
該実施例においては図５の２進式サモメタデコーダ６お
よびセグメント回転ブロック２２は必要でない。各セグ
メントにおけるローカルデコーダ２６は、回転制御ブロ
ック１２４から供給された回転量ｒを第１入力で受信す
ると共に、２進式入力ワードＤ１〜Ｄｍを第２入力にて
受信する。
ブロック２４と同様の回転制御ブロック２４を含むが、
該実施例においては図５の２進式サモメタデコーダ６お
よびセグメント回転ブロック２２は必要でない。各セグ
メントにおけるローカルデコーダ２６は、回転制御ブロ
ック１２４から供給された回転量ｒを第１入力で受信す
ると共に、２進式入力ワードＤ１〜Ｄｍを第２入力にて
受信する。
【０１０９】ローカルデコーダ２６内に包含される回路
は、図２３を参照して記述される。各ローカルデコーダ
は、加算器２６２および比較器２６４を備えている。上
記加算器は、上記ローカルデコーダの第１入力に適用さ
れた回転量ｒを一方の入力において受信すると共に、当
該セグメントに固有な事前割当セグメントＩＤを他方の
入力にて受信する。比較器２６４はその２つの入力にお
いて、上記ローカルデコーダの第２入力に適用された２
進式入力ワードＤ１〜Ｄｍと、加算器２６２の出力ＩＤ
rotとを受信すると共に、そのセグメントに対するサモ
メタコード化信号Ｔを出力する。
は、図２３を参照して記述される。各ローカルデコーダ
は、加算器２６２および比較器２６４を備えている。上
記加算器は、上記ローカルデコーダの第１入力に適用さ
れた回転量ｒを一方の入力において受信すると共に、当
該セグメントに固有な事前割当セグメントＩＤを他方の
入力にて受信する。比較器２６４はその２つの入力にお
いて、上記ローカルデコーダの第２入力に適用された２
進式入力ワードＤ１〜Ｄｍと、加算器２６２の出力ＩＤ
rotとを受信すると共に、そのセグメントに対するサモ
メタコード化信号Ｔを出力する。
【０１１０】次に、図２２および図２３に示されたＤＡ
Ｃ ２００の動作を記述する。該実施例においては、セ
グメントの個数ｎは１２８であり、且つ、回転量ｒ（ｒ
＜ｎ）の値は図５に関して上述された回路の各サイクル
において回転制御回路１２４により生成されるものとす
る。この実施例においては１２８個のセグメントが在る
ことから、２進式入力ワードＤ１〜Ｄｍは７ビット幅で
あり、回転量ｒおよびローカル・セグメントＩＤもそう
である。１２８個のセグメントの各々には、値０〜１２
７から選択された１つの固有ＩＤが割当てられる。該Ｉ
Ｄは例えば、上記ローカルデコーダ内にハード配線され
る。
Ｃ ２００の動作を記述する。該実施例においては、セ
グメントの個数ｎは１２８であり、且つ、回転量ｒ（ｒ
＜ｎ）の値は図５に関して上述された回路の各サイクル
において回転制御回路１２４により生成されるものとす
る。この実施例においては１２８個のセグメントが在る
ことから、２進式入力ワードＤ１〜Ｄｍは７ビット幅で
あり、回転量ｒおよびローカル・セグメントＩＤもそう
である。１２８個のセグメントの各々には、値０〜１２
７から選択された１つの固有ＩＤが割当てられる。該Ｉ
Ｄは例えば、上記ローカルデコーダ内にハード配線され
る。
【０１１１】図５を図１２と比較すれば理解され得るよ
うに、該実施例においては、２進式入力ワードＤ１〜Ｄ
ｍからサモメタコード化信号Ｔ１〜Ｔｎへのデコードお
よびその回転の両者は、（図５におけるデコーダ６のよ
うに集中式２進／サモメタデコーダにより）“全体的”
には行われないが、その代わりにｎ個のセグメントの各
々の内部においてローカルに実施される。全てのセグメ
ントに対する回転量ｒは依然として、回転制御回路１２
４により共通して生成される。
うに、該実施例においては、２進式入力ワードＤ１〜Ｄ
ｍからサモメタコード化信号Ｔ１〜Ｔｎへのデコードお
よびその回転の両者は、（図５におけるデコーダ６のよ
うに集中式２進／サモメタデコーダにより）“全体的”
には行われないが、その代わりにｎ個のセグメントの各
々の内部においてローカルに実施される。全てのセグメ
ントに対する回転量ｒは依然として、回転制御回路１２
４により共通して生成される。
【０１１２】ローカルデコーダ２６において、回転量ｒ
は加算器２６２によりローカル・セグメントＩＤに対し
て加算される。上記加算器において発生した一切の繰上
げは無視されることから、加算の結果ＩＤrotは１２７
を超えた後に０へと“ラップ・アラウンド”される（す
なわち、上記加算器はｍｏｄ−１２８である）。該結果
ＩＤrotは次に比較器２６４により２進式入力ワードＤ
１〜Ｄｍと比較されて、そのセグメントに対する差動ス
イッチ回路４の状態を決定する。この例において、２進
式入力ワードが加算の結果よりも大きければ、比較器の
出力（Ｔ）はｈｉｇｈ（１）である。
は加算器２６２によりローカル・セグメントＩＤに対し
て加算される。上記加算器において発生した一切の繰上
げは無視されることから、加算の結果ＩＤrotは１２７
を超えた後に０へと“ラップ・アラウンド”される（す
なわち、上記加算器はｍｏｄ−１２８である）。該結果
ＩＤrotは次に比較器２６４により２進式入力ワードＤ
１〜Ｄｍと比較されて、そのセグメントに対する差動ス
イッチ回路４の状態を決定する。この例において、２進
式入力ワードが加算の結果よりも大きければ、比較器の
出力（Ｔ）はｈｉｇｈ（１）である。
【０１１３】上述のように１２８個のセグメントの各々
においてそのような不等号比較器（greater-than compa
rator）が使用されたとき、任意のサイクルにおいて各
セグメントの１つ（ＩＤrot＝１２７となるセグメン
ト）は常にＯＦＦ状態（Ｔ＝０）である、と言うのも、
上記２進式入力ワードは１２７より大きくなり得ないか
らである。（上記スイッチ回路の差動電流切り換え特性
を考慮して）ゼロ・オフセットを維持すべく、常にＯＮ
状態（Ｔ＝１）に維持される余剰“ダミー”セグメント
が含められる。これは１２７個のセグメントのみを使用
するよりも好都合である、と言うのも、その場合には各
セグメントにおいて単純なｍｏｄ−１２８加算器の代わ
りにｍｏｄ−１２７加算器が必要だからである。もし比
較器により不等号／等号比較（greater-than-or-equal
comparison）が代替的に実施されれば、各セグメントの
１つ（ＩＤrot＝０となるセグメント）は常にＯＮ状態
（Ｔ＝１）であることから、余剰“ダミー”セグメント
は代替的にＯＦＦ状態（Ｔ＝０）に維持されてゼロ・オ
フセットを達成する必要がある。
においてそのような不等号比較器（greater-than compa
rator）が使用されたとき、任意のサイクルにおいて各
セグメントの１つ（ＩＤrot＝１２７となるセグメン
ト）は常にＯＦＦ状態（Ｔ＝０）である、と言うのも、
上記２進式入力ワードは１２７より大きくなり得ないか
らである。（上記スイッチ回路の差動電流切り換え特性
を考慮して）ゼロ・オフセットを維持すべく、常にＯＮ
状態（Ｔ＝１）に維持される余剰“ダミー”セグメント
が含められる。これは１２７個のセグメントのみを使用
するよりも好都合である、と言うのも、その場合には各
セグメントにおいて単純なｍｏｄ−１２８加算器の代わ
りにｍｏｄ−１２７加算器が必要だからである。もし比
較器により不等号／等号比較（greater-than-or-equal
comparison）が代替的に実施されれば、各セグメントの
１つ（ＩＤrot＝０となるセグメント）は常にＯＮ状態
（Ｔ＝１）であることから、余剰“ダミー”セグメント
は代替的にＯＦＦ状態（Ｔ＝０）に維持されてゼロ・オ
フセットを達成する必要がある。
【０１１４】上述のように、各セグメントは０〜１２７
に渡るＩＤを有する。従って、回転量ｒが０である瞬間
を仮定すると、そのＩＤが２進式入力ワードより小さい
各セグメントは１にセットされたサモメタコード化信号
Ｔを有する。他の全てのセグメントは、０にセットされ
たサモメタコード化信号を有する。従って、該実施例に
おいて、一群の比較器２６４は図５の実施例の２進式サ
モメタデコーダ６と同一の基本機能を実施する。
に渡るＩＤを有する。従って、回転量ｒが０である瞬間
を仮定すると、そのＩＤが２進式入力ワードより小さい
各セグメントは１にセットされたサモメタコード化信号
Ｔを有する。他の全てのセグメントは、０にセットされ
たサモメタコード化信号を有する。従って、該実施例に
おいて、一群の比較器２６４は図５の実施例の２進式サ
モメタデコーダ６と同一の基本機能を実施する。
【０１１５】各サイクルにおいてセグメントＩＤの各々
に対して非ゼロの回転量ｒを加算するとセグメントＩＤ
を量ｒだけ回転する作用があることから、先のサイクル
において起動された群と比較して、現在のサイクルにお
いては同一の２進式入力ワードに対して異なる群のセグ
メントが起動される。従って、一群の加算器２６２は、
図５のセグメント回転ブロック２２と同一の基本機能を
実施する。図５の実施例と比較した図２２の実施例の１
つの利点は、該実施例が、セグメントの個数が多くなっ
たときに重くなり得るバレル・シフタの必要性を回避す
ることである。
に対して非ゼロの回転量ｒを加算するとセグメントＩＤ
を量ｒだけ回転する作用があることから、先のサイクル
において起動された群と比較して、現在のサイクルにお
いては同一の２進式入力ワードに対して異なる群のセグ
メントが起動される。従って、一群の加算器２６２は、
図５のセグメント回転ブロック２２と同一の基本機能を
実施する。図５の実施例と比較した図２２の実施例の１
つの利点は、該実施例が、セグメントの個数が多くなっ
たときに重くなり得るバレル・シフタの必要性を回避す
ることである。
【０１１６】ところで、回転量ｒに対してセグメントの
ＩＤを加算する代わりに回転量ｒからＩＤを減算して同
一の効果を達成することも可能である。減算は例えば、
セグメントＩＤを２の補数の形態で提供すると共にそれ
を回転量ｒに加算することにより達成され得る。図２４
は図２２における回転制御ブロック１２４の１つの可能
的実施方式を示し；これは図１２に示された実施方式の
代替的実施方式であると共に図５のＤＡＣにおいても使
用され得る。図１２の回転制御回路は、７ビット・レジ
スタ７０ 1〜７０4、マルチプレクサ７２、第１ラッチ７
４、加算器７６および第２ラッチ７８を備えている。マ
ルチプレクサ７２は、７ビット・レジスタ７０1〜７０4
のそれぞれの出力Ｒ１〜Ｒ４に接続されて出力Ｒ１〜Ｒ
４を受信する４個のデータ入力と、２個の選択信号Ｓ１
およびＳ２に接続されて該選択信号Ｓ１およびＳ２を受
信する２個の選択入力とを有している。マルチプレクサ
７２は、選択信号Ｓ１およびＳ２に依存して自身の４個
のデータ入力Ｒ１〜Ｒ４の内の１つを選択する。第１ラ
ッチ７４の出力（すなわち、データ入力Ｒ１〜Ｒ４の内
から選択されたもの）は第１ラッチ７４を介し、加算器
７６の１つの入力として提供される。上記加算器の出力
は、第２ラッチ７８の入力へと提供される。第２ラッチ
７８の出力は回転量ｒを提供するが、該回転量ｒはフィ
ードバックされて加算器７６への別の入力として作用す
る。
ＩＤを加算する代わりに回転量ｒからＩＤを減算して同
一の効果を達成することも可能である。減算は例えば、
セグメントＩＤを２の補数の形態で提供すると共にそれ
を回転量ｒに加算することにより達成され得る。図２４
は図２２における回転制御ブロック１２４の１つの可能
的実施方式を示し；これは図１２に示された実施方式の
代替的実施方式であると共に図５のＤＡＣにおいても使
用され得る。図１２の回転制御回路は、７ビット・レジ
スタ７０ 1〜７０4、マルチプレクサ７２、第１ラッチ７
４、加算器７６および第２ラッチ７８を備えている。マ
ルチプレクサ７２は、７ビット・レジスタ７０1〜７０4
のそれぞれの出力Ｒ１〜Ｒ４に接続されて出力Ｒ１〜Ｒ
４を受信する４個のデータ入力と、２個の選択信号Ｓ１
およびＳ２に接続されて該選択信号Ｓ１およびＳ２を受
信する２個の選択入力とを有している。マルチプレクサ
７２は、選択信号Ｓ１およびＳ２に依存して自身の４個
のデータ入力Ｒ１〜Ｒ４の内の１つを選択する。第１ラ
ッチ７４の出力（すなわち、データ入力Ｒ１〜Ｒ４の内
から選択されたもの）は第１ラッチ７４を介し、加算器
７６の１つの入力として提供される。上記加算器の出力
は、第２ラッチ７８の入力へと提供される。第２ラッチ
７８の出力は回転量ｒを提供するが、該回転量ｒはフィ
ードバックされて加算器７６への別の入力として作用す
る。
【０１１７】図２４の回転制御回路の動作において４個
のレジスタ７０1〜７０4に対してはそれぞれ、回転量ｒ
に対する所定の４個の可能的値Ｒ１〜Ｒ４がロードされ
る。値Ｒ１〜Ｒ４は全てが異なるものでも良いが、２個
以上の値を同一ともし得る。これらの可能的値の１つ
は、マルチプレクサ選択信号Ｓ１およびＳ２として２個
の擬似ランダムビットを供給することで、マルチプレク
サ７２により各変換サイクルにおいてランダムに選択さ
れる。該実施例において各可能的値は、平均して同一の
周波数により選択される。各可能的値は上述のように選
択され、所望の平均および拡散を与える。例えば、４
９、５１、５２および５３の値を使用すると、５１．２
５の平均（mean）および４の拡散（spread）が与えられ
る。ランダムに選択された値は次に、図１２の第２加算
器５４およびラッチ５８と同様にして加算器７６および
第２ラッチ７８により蓄積され、上記回転制御回路の上
記出力における回転量ｒを提供する。
のレジスタ７０1〜７０4に対してはそれぞれ、回転量ｒ
に対する所定の４個の可能的値Ｒ１〜Ｒ４がロードされ
る。値Ｒ１〜Ｒ４は全てが異なるものでも良いが、２個
以上の値を同一ともし得る。これらの可能的値の１つ
は、マルチプレクサ選択信号Ｓ１およびＳ２として２個
の擬似ランダムビットを供給することで、マルチプレク
サ７２により各変換サイクルにおいてランダムに選択さ
れる。該実施例において各可能的値は、平均して同一の
周波数により選択される。各可能的値は上述のように選
択され、所望の平均および拡散を与える。例えば、４
９、５１、５２および５３の値を使用すると、５１．２
５の平均（mean）および４の拡散（spread）が与えられ
る。ランダムに選択された値は次に、図１２の第２加算
器５４およびラッチ５８と同様にして加算器７６および
第２ラッチ７８により蓄積され、上記回転制御回路の上
記出力における回転量ｒを提供する。
【０１１８】図２４の例においては、４個のレジスタ７
０1〜７０4が配置される。しかしながら、適切な任意の
個数のレジスタが使用され得る。レジスタ値Ｒ１〜Ｒ４
が事前設定されまたは必要に応じて各レジスタへとダイ
ナミックにロードされ得ることは理解されよう。ところ
で、もし極めて高速の動作が必要とされれば、各セグメ
ント用のローカルデコーダに対しては、各パラメータ
（セグメントＩＤ、回転量ｒおよび２進式入力ワードＤ
１〜Ｄｍ）の個々のビットに対する同一の基礎加算およ
び比較演算を実施する２個（以上）の回路部分が配置さ
れる。例えば第１回路部分はクロック信号の各立ち上が
りに応じて各上位側ビットに作用しても良く、且つ、第
２回路部分はクロック信号の各立ち下がりに応じて各下
位側ビットに作用可能である。上記２個以上の回路部分
はまた、所望であればパイプライン式で動作しても良
い。
０1〜７０4が配置される。しかしながら、適切な任意の
個数のレジスタが使用され得る。レジスタ値Ｒ１〜Ｒ４
が事前設定されまたは必要に応じて各レジスタへとダイ
ナミックにロードされ得ることは理解されよう。ところ
で、もし極めて高速の動作が必要とされれば、各セグメ
ント用のローカルデコーダに対しては、各パラメータ
（セグメントＩＤ、回転量ｒおよび２進式入力ワードＤ
１〜Ｄｍ）の個々のビットに対する同一の基礎加算およ
び比較演算を実施する２個（以上）の回路部分が配置さ
れる。例えば第１回路部分はクロック信号の各立ち上が
りに応じて各上位側ビットに作用しても良く、且つ、第
２回路部分はクロック信号の各立ち下がりに応じて各下
位側ビットに作用可能である。上記２個以上の回路部分
はまた、所望であればパイプライン式で動作しても良
い。
【０１１９】そのようなパイプライン式ローカルデコー
ダの１つの例は、図２５および図２６を参照して記述さ
れる。図２５は、第１回路部分２６1および第２回路部
分２６2を備えたローカルデコーダ回路２６０を示して
いる。回路部分２６1および２６2の各々は概略的に図２
３に関して上述された単一のローカルデコーダ２６と同
様であることから、ここでは回路部分２６1および２６2
の更なる詳細説明は省略する。
ダの１つの例は、図２５および図２６を参照して記述さ
れる。図２５は、第１回路部分２６1および第２回路部
分２６2を備えたローカルデコーダ回路２６０を示して
いる。回路部分２６1および２６2の各々は概略的に図２
３に関して上述された単一のローカルデコーダ２６と同
様であることから、ここでは回路部分２６1および２６2
の更なる詳細説明は省略する。
【０１２０】該例においてローカルデコーダ２６０によ
り実施される演算は、第１回路部分２６1により実施さ
れる各下位側ビットに関する演算と、第２回路部分２６
2により実施される各上位側ビットに関する演算とに分
割される。第１回路部分２６1は、回転量ｒの下位側ビ
ットｒ（ｌｓｂ）、２進式入力ワードＤ１〜Ｄｍの下位
側ビットＤ（ｌｓｂ）、および、ローカル・セグメント
ＩＤの下位側ビットＩＤ（ｌｓｂ）のみを使用する。第
２回路部分２６2は、回転量ｒの上位側ビットｒ（ｍｓ
ｂ）、２進式入力ワードＤ１〜Ｄｍの上位側ビットＤ
（ｍｓｂ）、および、ローカル・セグメントＩＤの上位
側ビットＩＤ（ｍｓｂ）のみを使用する。図２５に示さ
れたように、下位側ビット加算器２６２1から上位側ビ
ット加算器２６２2へとキャリー・ビットｃａｒｒｙ−
ａｄｄも通信される必要があり、且つ、下位側ビット比
較器２６４1から上位側ビット比較器２６４2へとキャリ
ー・ビットｃａｒｒｙ−ｃｏｍｐが通信される必要があ
る。また、図２６に関して記述されるタイミングを制御
すべく、エッジトリガ式ラッチＬ１1、Ｌ１2、Ｌ２1、
Ｌ２2およびＬ３1が含められる。
り実施される演算は、第１回路部分２６1により実施さ
れる各下位側ビットに関する演算と、第２回路部分２６
2により実施される各上位側ビットに関する演算とに分
割される。第１回路部分２６1は、回転量ｒの下位側ビ
ットｒ（ｌｓｂ）、２進式入力ワードＤ１〜Ｄｍの下位
側ビットＤ（ｌｓｂ）、および、ローカル・セグメント
ＩＤの下位側ビットＩＤ（ｌｓｂ）のみを使用する。第
２回路部分２６2は、回転量ｒの上位側ビットｒ（ｍｓ
ｂ）、２進式入力ワードＤ１〜Ｄｍの上位側ビットＤ
（ｍｓｂ）、および、ローカル・セグメントＩＤの上位
側ビットＩＤ（ｍｓｂ）のみを使用する。図２５に示さ
れたように、下位側ビット加算器２６２1から上位側ビ
ット加算器２６２2へとキャリー・ビットｃａｒｒｙ−
ａｄｄも通信される必要があり、且つ、下位側ビット比
較器２６４1から上位側ビット比較器２６４2へとキャリ
ー・ビットｃａｒｒｙ−ｃｏｍｐが通信される必要があ
る。また、図２６に関して記述されるタイミングを制御
すべく、エッジトリガ式ラッチＬ１1、Ｌ１2、Ｌ２1、
Ｌ２2およびＬ３1が含められる。
【０１２１】クロック・エッジＡから始まり、下位側ビ
ット加算器２６２1は回転量ｒおよびローカル・セグメ
ントＩＤの下位側ビットｒ（ｌｓｂ）およびＩＤ（ｌｓ
ｂ）を加算する。この加算の結果ＩＤrot（ｌｓｂ）お
よびキャリー（ｃａｒｒｙ−ａｄｄ）はそれぞれ、ラッ
チＬ１1およびラッチＬ３1によりクロック立ち下がりＢ
によりラッチされる。この時点において上記第２加算器
は、第１比較器２６４ 1が第１加算のラッチ結果ＩＤrot
（ｌｓｂ）を各下位側データ・ビットＤ（ｌｓｂ）と比
較するのと同時に、（第１回路部分２６1から受け渡さ
れたｃａｒｒｙ−ａｄｄビットを考慮して）回転量ｒお
よびローカル・セグメントＩＤの各上位側ビットｒ（ｍ
ｓｂ）およびＩＤ（ｍｓｂ）の加算を開始する。第２加
算および第１比較の結果は次に、クロック立ち上がりＣ
にてそれぞれラッチＬ１2およびＬ２1によりラッチされ
る。この時点において、第１回路部分２６1は次の変換
サイクル用データに関する演算を開始し得る一方、第２
比較器２６４2は先の変換サイクルに関する演算を完了
する。
ット加算器２６２1は回転量ｒおよびローカル・セグメ
ントＩＤの下位側ビットｒ（ｌｓｂ）およびＩＤ（ｌｓ
ｂ）を加算する。この加算の結果ＩＤrot（ｌｓｂ）お
よびキャリー（ｃａｒｒｙ−ａｄｄ）はそれぞれ、ラッ
チＬ１1およびラッチＬ３1によりクロック立ち下がりＢ
によりラッチされる。この時点において上記第２加算器
は、第１比較器２６４ 1が第１加算のラッチ結果ＩＤrot
（ｌｓｂ）を各下位側データ・ビットＤ（ｌｓｂ）と比
較するのと同時に、（第１回路部分２６1から受け渡さ
れたｃａｒｒｙ−ａｄｄビットを考慮して）回転量ｒお
よびローカル・セグメントＩＤの各上位側ビットｒ（ｍ
ｓｂ）およびＩＤ（ｍｓｂ）の加算を開始する。第２加
算および第１比較の結果は次に、クロック立ち上がりＣ
にてそれぞれラッチＬ１2およびＬ２1によりラッチされ
る。この時点において、第１回路部分２６1は次の変換
サイクル用データに関する演算を開始し得る一方、第２
比較器２６４2は先の変換サイクルに関する演算を完了
する。
【０１２２】図２５および図２６の実施例は加算演算を
２つの下位演算“ＡＤＤ ｌｓｂｓ”および“ＡＤＤ
ｍｓｂｓ”に分割する。これらの下位演算の各々は、ｒ
およびＩＤの全てのビットに対して演算が実行されたと
きよりも少ないビットを包含することから、高いサイク
ル速度においてさえも半サイクル以内に各ｌｓｂに関す
る下位演算を完了し得る。このことは、２つの少ない下
位演算“ＣＯＭＰ ｌｓｂｓ”および“ＣＯＭＰ ｍｓ
ｂｓ”へと分割される比較演算に関しても同様である。
図２６から明らかなように該実施例においては、“ＡＤ
Ｄ ｌｓｂｓ”は“ＣＯＭＰ ｍｓｂｓ”とオーバラッ
プするとともに“ＡＤＤ ｍｓｂｓ”は“ＣＯＭＰ ｌ
ｓｂｓ”とオーバラップする。
２つの下位演算“ＡＤＤ ｌｓｂｓ”および“ＡＤＤ
ｍｓｂｓ”に分割する。これらの下位演算の各々は、ｒ
およびＩＤの全てのビットに対して演算が実行されたと
きよりも少ないビットを包含することから、高いサイク
ル速度においてさえも半サイクル以内に各ｌｓｂに関す
る下位演算を完了し得る。このことは、２つの少ない下
位演算“ＣＯＭＰ ｌｓｂｓ”および“ＣＯＭＰ ｍｓ
ｂｓ”へと分割される比較演算に関しても同様である。
図２６から明らかなように該実施例においては、“ＡＤ
Ｄ ｌｓｂｓ”は“ＣＯＭＰ ｍｓｂｓ”とオーバラッ
プするとともに“ＡＤＤ ｍｓｂｓ”は“ＣＯＭＰ ｌ
ｓｂｓ”とオーバラップする。
【０１２３】この様にして、ローカルデコーダ２６０に
より実施される演算はパイプラインされ、１つの変換サ
イクルからの各演算は隣接サイクルからの各演算とオー
バラップする。図２５および図２６に関して記述された
ようにローカルデコーダを２個の回路部分２６1および
２６2に分割することにより得られる別の利点は、各下
位側ビット（ｌｓｂｓ）に関して動作する第１回路部分
２６1が、当該各セグメントの各セグメントＩＤがそれ
らの各下位側ビットにおいて同一のビット・パターンを
共有するという各セグメント間で共有されるということ
である。
より実施される演算はパイプラインされ、１つの変換サ
イクルからの各演算は隣接サイクルからの各演算とオー
バラップする。図２５および図２６に関して記述された
ようにローカルデコーダを２個の回路部分２６1および
２６2に分割することにより得られる別の利点は、各下
位側ビット（ｌｓｂｓ）に関して動作する第１回路部分
２６1が、当該各セグメントの各セグメントＩＤがそれ
らの各下位側ビットにおいて同一のビット・パターンを
共有するという各セグメント間で共有されるということ
である。
【０１２４】例えば、８個の“グループ”として取り扱
われる１２８個のセグメントであって各々が１６個の
“要素（ｅｍｅｍｂｒ）”を備えた１２８個のセグメン
ト（各グループの各要素はｌｓｂにおいて全て同一のＩ
Ｄを有する）を例に取ると、（ｌｓｂ ＩＤ＝０００を
有する）第１グループはセグメント０、８、１６、…、
１２０から成り、（ｌｓｂ ＩＤ＝００１を有する）第
２グループはセグメント１、９、１７、…、１２１から
成り、以下は、セグメント７、１５、２３、…、１２７
から成る（ｌｓｂ ＩＤ＝１１１を有する）第８グルー
プまで同様である。グループ毎には唯一個のｌｓｂロー
カルデコーダ回路部分が必要とされ（各要素はそれ自体
のｍｓｂローカルデコーダ回路部分を有し）、且つ、上
述の“ｃａｒｒｙ−ａｄｄ”および“ｃａｒｒｙ−ｃｏ
ｍｐ”信号はそのグループの全ての要素へとルーティン
グされる。
われる１２８個のセグメントであって各々が１６個の
“要素（ｅｍｅｍｂｒ）”を備えた１２８個のセグメン
ト（各グループの各要素はｌｓｂにおいて全て同一のＩ
Ｄを有する）を例に取ると、（ｌｓｂ ＩＤ＝０００を
有する）第１グループはセグメント０、８、１６、…、
１２０から成り、（ｌｓｂ ＩＤ＝００１を有する）第
２グループはセグメント１、９、１７、…、１２１から
成り、以下は、セグメント７、１５、２３、…、１２７
から成る（ｌｓｂ ＩＤ＝１１１を有する）第８グルー
プまで同様である。グループ毎には唯一個のｌｓｂロー
カルデコーダ回路部分が必要とされ（各要素はそれ自体
のｍｓｂローカルデコーダ回路部分を有し）、且つ、上
述の“ｃａｒｒｙ−ａｄｄ”および“ｃａｒｒｙ−ｃｏ
ｍｐ”信号はそのグループの全ての要素へとルーティン
グされる。
【０１２５】この手法は、図２３に関して上述された非
分割のローカルデコーダと比較して、（ゲート個数、電
力および面積に相当する）ロジックの約５０％を節約し
得るものである。（３個のｌｓｂと４個のｍｓｂとを使
用した）１６個のセグメントから成る８個のグループに
よれば、ゲート個数は８×（１６×７Ｎ）＝８９６Ｎか
ら８×（３Ｎ＋１６×４Ｎ）＝５３６Ｎへと減少される
が、これはもとの６０％である（４０％が節約され
た）。
分割のローカルデコーダと比較して、（ゲート個数、電
力および面積に相当する）ロジックの約５０％を節約し
得るものである。（３個のｌｓｂと４個のｍｓｂとを使
用した）１６個のセグメントから成る８個のグループに
よれば、ゲート個数は８×（１６×７Ｎ）＝８９６Ｎか
ら８×（３Ｎ＋１６×４Ｎ）＝５３６Ｎへと減少される
が、これはもとの６０％である（４０％が節約され
た）。
【０１２６】この節約は多数の少個数グループでは更に
大きくなる（例えば、８個の１６グループでは、１６×
（８×７Ｎ）＝８９６Ｎから１６×（４Ｎ＋８×３Ｎ）
＝４４８Ｎとなり、５０％が節約される）が、少個数グ
ループの使用の魅力を減じる他の設計検討事項を考慮す
ることもある。本発明はＤＡＣに関して記述されたが、
当業者であれば、本発明はセグメント化アーキテクチャ
を有する任意のタイプの混合信号回路に対して適用可能
であることを理解し得よう。例えば本発明は、Ａ／Ｄ変
換器、プログラマブル電流生成器に対し、且つ、セグメ
ント化アーキテクチャを有するミキサに対して適用され
得る。
大きくなる（例えば、８個の１６グループでは、１６×
（８×７Ｎ）＝８９６Ｎから１６×（４Ｎ＋８×３Ｎ）
＝４４８Ｎとなり、５０％が節約される）が、少個数グ
ループの使用の魅力を減じる他の設計検討事項を考慮す
ることもある。本発明はＤＡＣに関して記述されたが、
当業者であれば、本発明はセグメント化アーキテクチャ
を有する任意のタイプの混合信号回路に対して適用可能
であることを理解し得よう。例えば本発明は、Ａ／Ｄ変
換器、プログラマブル電流生成器に対し、且つ、セグメ
ント化アーキテクチャを有するミキサに対して適用され
得る。
【０１２７】図２５および図２６に関して上述されたパ
イプライン式回転回路は、混合信号回路におけるよりも
更に一般的な適用可能性を有する。例えば別実施例にお
いては、適用された制御信号に従いサモメタコード式で
制御されると共に回転量に従い回転される一群のディジ
タル信号を生成すべくディジタルのみの回路が必要とさ
れる。この場合にディジタル回路は、一群のディジタル
信号の１つを生成する図２５の回転回路を各々が含むと
いう複数の信号生成回路を有している。
イプライン式回転回路は、混合信号回路におけるよりも
更に一般的な適用可能性を有する。例えば別実施例にお
いては、適用された制御信号に従いサモメタコード式で
制御されると共に回転量に従い回転される一群のディジ
タル信号を生成すべくディジタルのみの回路が必要とさ
れる。この場合にディジタル回路は、一群のディジタル
信号の１つを生成する図２５の回転回路を各々が含むと
いう複数の信号生成回路を有している。
【０１２８】（付記１） 一連の動作サイクルを行うよ
うに働くディジタル回路およびアナログ回路を含む混合
信号回路であって、前記アナログ回路は、予め定められ
た所望範囲周波数における周波数を有する出力信号を協
働して生成する複数の回路セグメントを有し、且つ、前
記ディジタル回路は、前記サイクルの各々において、前
記セグメントのそれぞれに対して適用される一群のディ
ジタル信号を発生すべく作用可能なディジタル信号発生
手段と、ｒを関連サイクルに対する回転量とした場合、
各サイクルにおいて前記各セグメントに適用される各デ
ィジタル信号を、先のサイクルにおいて適用された各デ
ィジタル信号と比較して、ｒ個のセグメントだけ回転す
る回転手段と、前記回転の結果として前記出力信号の周
波数スペクトル内に存在する各周波数成分である１つ以
上の各回転成分が、前記予め定められた所望範囲の外側
の、１つ以上の事前選択周波数へとまたは事前選択狭幅
帯域周波数へとマッピングされるように、前記サイクル
の各々に対する前記回転量ｒを設定する回転制御手段
と、を含むことを特徴とする混合信号回路。
うに働くディジタル回路およびアナログ回路を含む混合
信号回路であって、前記アナログ回路は、予め定められ
た所望範囲周波数における周波数を有する出力信号を協
働して生成する複数の回路セグメントを有し、且つ、前
記ディジタル回路は、前記サイクルの各々において、前
記セグメントのそれぞれに対して適用される一群のディ
ジタル信号を発生すべく作用可能なディジタル信号発生
手段と、ｒを関連サイクルに対する回転量とした場合、
各サイクルにおいて前記各セグメントに適用される各デ
ィジタル信号を、先のサイクルにおいて適用された各デ
ィジタル信号と比較して、ｒ個のセグメントだけ回転す
る回転手段と、前記回転の結果として前記出力信号の周
波数スペクトル内に存在する各周波数成分である１つ以
上の各回転成分が、前記予め定められた所望範囲の外側
の、１つ以上の事前選択周波数へとまたは事前選択狭幅
帯域周波数へとマッピングされるように、前記サイクル
の各々に対する前記回転量ｒを設定する回転制御手段
と、を含むことを特徴とする混合信号回路。
【０１２９】（付記２） 付記１に記載の混合信号回路
において、前記回転制御手段は、実質的に全ての各回転
成分が、前記予め定められた所望範囲の外側の、１つ以
上の事前選択周波数へとまたは事前選択狭幅帯域周波数
へとマッピングされるように前記各サイクルに対する前
記回転量ｒを設定することを特徴とする混合信号回路。
において、前記回転制御手段は、実質的に全ての各回転
成分が、前記予め定められた所望範囲の外側の、１つ以
上の事前選択周波数へとまたは事前選択狭幅帯域周波数
へとマッピングされるように前記各サイクルに対する前
記回転量ｒを設定することを特徴とする混合信号回路。
【０１３０】（付記３） 付記１に記載の混合信号回路
において、前記回転制御手段は、前記予め定められた所
望範囲内における低次の各回転成分の個数を最小化すべ
く前記各サイクルに対する前記回転量ｒを設定すること
を特徴とする混合信号回路。 （付記４） 付記１または３のいずれかに記載の混合信
号回路において、前記回転制御手段は、低次の各回転成
分が前記予め定められた所望範囲の外側となる量を最大
化すべく前記各サイクルに対する前記回転量ｒを設定す
ることを特徴とする混合信号回路。
において、前記回転制御手段は、前記予め定められた所
望範囲内における低次の各回転成分の個数を最小化すべ
く前記各サイクルに対する前記回転量ｒを設定すること
を特徴とする混合信号回路。 （付記４） 付記１または３のいずれかに記載の混合信
号回路において、前記回転制御手段は、低次の各回転成
分が前記予め定められた所望範囲の外側となる量を最大
化すべく前記各サイクルに対する前記回転量ｒを設定す
ることを特徴とする混合信号回路。
【０１３１】（付記５） 付記１〜４のいずれか１項に
記載の混合信号回路において、前記回転制御手段は、ｎ
を前記セグメントの個数として、前記回転量ｒの平均値
が０．４ｎに等しいか或いはそれに近くなるように前記
各サイクルに対する前記回転量ｒを設定することを特徴
とする混合信号回路。 （付記６） 付記１〜４のいずれか１項に記載の混合信
号回路において、前記回転制御手段は、ｎを前記セグメ
ントの個数として、前記回転量ｒの平均値が０．５ｎに
等しいか或いはそれに近くなるように前記各サイクルに
対する前記回転量ｒを設定することを特徴とする混合信
号回路。
記載の混合信号回路において、前記回転制御手段は、ｎ
を前記セグメントの個数として、前記回転量ｒの平均値
が０．４ｎに等しいか或いはそれに近くなるように前記
各サイクルに対する前記回転量ｒを設定することを特徴
とする混合信号回路。 （付記６） 付記１〜４のいずれか１項に記載の混合信
号回路において、前記回転制御手段は、ｎを前記セグメ
ントの個数として、前記回転量ｒの平均値が０．５ｎに
等しいか或いはそれに近くなるように前記各サイクルに
対する前記回転量ｒを設定することを特徴とする混合信
号回路。
【０１３２】（付記７） 付記１〜４のいずれか１項に
記載の混合信号回路において、前記回転制御手段は、前
記回転量ｒの平均値が１より小さくなるように前記各サ
イクルに対する前記回転量ｒを設定することを特徴とす
る混合信号回路。 （付記８） 付記１〜７のいずれか１項に記載の混合信
号回路において、前記回転制御手段は、個々の前記サイ
クルに対して個々の回転量ｒを設定すべく作用可能であ
ることを特徴とする混合信号回路。
記載の混合信号回路において、前記回転制御手段は、前
記回転量ｒの平均値が１より小さくなるように前記各サ
イクルに対する前記回転量ｒを設定することを特徴とす
る混合信号回路。 （付記８） 付記１〜７のいずれか１項に記載の混合信
号回路において、前記回転制御手段は、個々の前記サイ
クルに対して個々の回転量ｒを設定すべく作用可能であ
ることを特徴とする混合信号回路。
【０１３３】（付記９） 付記８に記載の混合信号回路
において、前記回転制御手段は、複数の予め定められた
異なる可能値の中から各回転量を選択することで個々の
サイクルに対して前記各回転量を拡散すべく作用可能な
拡散手段を含むことを特徴とする混合信号回路。 （付記１０） 付記９に記載の混合信号回路において、
前記複数の予め定められた異なる可能値は整数値であ
り、且つ、前記各回転量の前記拡散は連続する前記各サ
イクルに渡る前記各回転量の平均値が非整数値であるよ
うなものであることを特徴とする混合信号回路。
において、前記回転制御手段は、複数の予め定められた
異なる可能値の中から各回転量を選択することで個々の
サイクルに対して前記各回転量を拡散すべく作用可能な
拡散手段を含むことを特徴とする混合信号回路。 （付記１０） 付記９に記載の混合信号回路において、
前記複数の予め定められた異なる可能値は整数値であ
り、且つ、前記各回転量の前記拡散は連続する前記各サ
イクルに渡る前記各回転量の平均値が非整数値であるよ
うなものであることを特徴とする混合信号回路。
【０１３４】（付記１１） 付記９または１０のいずれ
かに記載の混合信号回路において、前記拡散手段はラン
ダムまたは擬似ランダム式に選択を行うことを特徴とす
る混合信号回路。 （付記１２） 付記９〜１１のいずれか１項に記載の混
合信号回路において、前記拡散手段により採用される前
記予め定められた異なる可能値は、前記予め定められた
所望範囲におけるノイズ分散を改善すべく選択されるこ
とを特徴とする混合信号回路。
かに記載の混合信号回路において、前記拡散手段はラン
ダムまたは擬似ランダム式に選択を行うことを特徴とす
る混合信号回路。 （付記１２） 付記９〜１１のいずれか１項に記載の混
合信号回路において、前記拡散手段により採用される前
記予め定められた異なる可能値は、前記予め定められた
所望範囲におけるノイズ分散を改善すべく選択されるこ
とを特徴とする混合信号回路。
【０１３５】（付記１３） 付記９〜１２のいずれか１
項に記載の混合信号回路において、前記予め定められた
異なる可能値の各々は所定値の回転量であり、該所定値
の回転量に対して、その値に依る個別の回転から帰着す
る各最低次数回転成分は全てが前記予め定められた所望
範囲の外側にマッピングされることを特徴とする混合信
号回路。
項に記載の混合信号回路において、前記予め定められた
異なる可能値の各々は所定値の回転量であり、該所定値
の回転量に対して、その値に依る個別の回転から帰着す
る各最低次数回転成分は全てが前記予め定められた所望
範囲の外側にマッピングされることを特徴とする混合信
号回路。
【０１３６】（付記１４） 付記９〜１３のいずれか１
項に記載の混合信号回路において、前記予め定められた
異なる可能値の各々は所定値の回転量であり、該所定値
の回転量に対して、その値に依る個別の回転から帰着す
る任意の各回転成分であって前記予め定められた所望範
囲にマッピングされる任意の各回転成分は高次回転成分
であることを特徴とする混合信号回路。
項に記載の混合信号回路において、前記予め定められた
異なる可能値の各々は所定値の回転量であり、該所定値
の回転量に対して、その値に依る個別の回転から帰着す
る任意の各回転成分であって前記予め定められた所望範
囲にマッピングされる任意の各回転成分は高次回転成分
であることを特徴とする混合信号回路。
【０１３７】（付記１５） 付記１０に記載の混合信号
回路において、前記各整数値は、前記平均値に近い連続
的な値であることを特徴とする混合信号回路。 （付記１６） 付記１に記載の混合信号回路において、
前記回転制御手段は、比率ｒ／ｎの平均値が以下の一群
の割合から選択された所定の割合に等しく或いは近くな
るように、前記各サイクルに対して前記回転量ｒを設定
することを特徴とする混合信号回路： １／３、１／４、１／５、２／５、２／７、３／７、３
／８、２／９、３／１０、２／１１、３／１１、４／１
１、５／１２、３／１３、４／１３、５／１３、３／１
４、および、４／１５。
回路において、前記各整数値は、前記平均値に近い連続
的な値であることを特徴とする混合信号回路。 （付記１６） 付記１に記載の混合信号回路において、
前記回転制御手段は、比率ｒ／ｎの平均値が以下の一群
の割合から選択された所定の割合に等しく或いは近くな
るように、前記各サイクルに対して前記回転量ｒを設定
することを特徴とする混合信号回路： １／３、１／４、１／５、２／５、２／７、３／７、３
／８、２／９、３／１０、２／１１、３／１１、４／１
１、５／１２、３／１３、４／１３、５／１３、３／１
４、および、４／１５。
【０１３８】（付記１７） 付記１６に記載の混合信号
回路において、前記予め定められた所望範囲はベースバ
ンド内に在り、且つ、前記選択された割合は、７以上、
好適には１０以上の分母を有することを特徴とする混合
信号回路。 （付記１８） 付記１６に記載の混合信号回路におい
て、前記予め定められた所望範囲はベースバンド内に在
り、且つ、前記選択された割合は、２／１１、５／１
２、３／１３、５／１３、および、３／１４の１つであ
ることを特徴とする混合信号回路。
回路において、前記予め定められた所望範囲はベースバ
ンド内に在り、且つ、前記選択された割合は、７以上、
好適には１０以上の分母を有することを特徴とする混合
信号回路。 （付記１８） 付記１６に記載の混合信号回路におい
て、前記予め定められた所望範囲はベースバンド内に在
り、且つ、前記選択された割合は、２／１１、５／１
２、３／１３、５／１３、および、３／１４の１つであ
ることを特徴とする混合信号回路。
【０１３９】（付記１９） 付記１６に記載の混合信号
回路において、前記予め定められた所望範囲は第１ナイ
キスト領域における通過帯域内に在り、且つ、前記選択
された割合は、２／７、５／１２、５／１３、および、
３／１４の１つであることを特徴とする混合信号回路。 （付記２０） 付記１〜１９のいずれか１項に記載の混
合信号回路において、前記予め定められた所望範囲はベ
ースバンド内に在り、且つ、前記回転制御手段は、前記
比率ｒ／ｎの平均値が２０／１２８〜６０／１２８の範
囲内であるように前記各サイクルに対して前記回転量ｒ
を設定することを特徴とする混合信号回路。
回路において、前記予め定められた所望範囲は第１ナイ
キスト領域における通過帯域内に在り、且つ、前記選択
された割合は、２／７、５／１２、５／１３、および、
３／１４の１つであることを特徴とする混合信号回路。 （付記２０） 付記１〜１９のいずれか１項に記載の混
合信号回路において、前記予め定められた所望範囲はベ
ースバンド内に在り、且つ、前記回転制御手段は、前記
比率ｒ／ｎの平均値が２０／１２８〜６０／１２８の範
囲内であるように前記各サイクルに対して前記回転量ｒ
を設定することを特徴とする混合信号回路。
【０１４０】（付記２１） 付記１〜２０のいずれか１
項に記載の混合信号回路において、前記予め定められた
所望範囲は第２ナイキスト領域における通過帯域内に在
り、且つ、前記回転制御手段は、前記比率ｒ／ｎの平均
値が１／３、４８／１２８または６０／１２８に等しく
或いは近くなるように、前記各サイクルに対する前記回
転量ｒを設定することを特徴とする混合信号回路。
項に記載の混合信号回路において、前記予め定められた
所望範囲は第２ナイキスト領域における通過帯域内に在
り、且つ、前記回転制御手段は、前記比率ｒ／ｎの平均
値が１／３、４８／１２８または６０／１２８に等しく
或いは近くなるように、前記各サイクルに対する前記回
転量ｒを設定することを特徴とする混合信号回路。
【０１４１】（付記２２） 付記１〜２１のいずれか１
項に記載の混合信号回路において、前記予め定められた
所望範囲は第３ナイキスト領域における通過帯域内に在
り、且つ、前記回転制御手段は、前記比率ｒ／ｎの平均
値が８／１２８、３２／１２８、４８／１２８または５
１．２／１２８に近く、好適には３２／１２８に近くな
るように、前記各サイクルに対する前記回転量ｒを設定
することを特徴とする混合信号回路。
項に記載の混合信号回路において、前記予め定められた
所望範囲は第３ナイキスト領域における通過帯域内に在
り、且つ、前記回転制御手段は、前記比率ｒ／ｎの平均
値が８／１２８、３２／１２８、４８／１２８または５
１．２／１２８に近く、好適には３２／１２８に近くな
るように、前記各サイクルに対する前記回転量ｒを設定
することを特徴とする混合信号回路。
【０１４２】（付記２３） 付記１〜２２のいずれか１
項に記載の混合信号回路において、前記回転手段および
前記ディジタル信号発生手段は協働して、各サイクルに
おいて各セグメントのそれぞれのＩＤを前記回転量ｒだ
け回転すべく作用可能なＩＤ回転手段と、セグメントの
回転済ＩＤとデータ信号との比較に依存して、各セグメ
ントに対して前記ディジタル信号を発生すべく作用可能
な決定手段とを備えることを特徴とする混合信号回路。
項に記載の混合信号回路において、前記回転手段および
前記ディジタル信号発生手段は協働して、各サイクルに
おいて各セグメントのそれぞれのＩＤを前記回転量ｒだ
け回転すべく作用可能なＩＤ回転手段と、セグメントの
回転済ＩＤとデータ信号との比較に依存して、各セグメ
ントに対して前記ディジタル信号を発生すべく作用可能
な決定手段とを備えることを特徴とする混合信号回路。
【０１４３】（付記２４） 付記２３に記載の混合信号
回路において、前記各セグメントはローカルデコーダを
有し、該ローカルデコーダは、前記データ信号、前記回
転量ｒ、および、前記セグメントに固有的に割当てられ
たセグメントＩＤを受信すべく接続され、前記ローカル
デコーダは各サイクルにおいて、割当てられた前記セグ
メントＩＤに依存する回転済ＩＤ信号であって先のサイ
クルにおける回転済ＩＤ信号から前記回転量ｒだけ異な
る回転済ＩＤ信号を生成し、且つ、前記回転済ＩＤ信号
と前記データ信号との比較に依存して、該ローカルデコ
ーダのセグメントに対して前記ディジタル信号を発生す
るように作用可能であることを特徴とする混合信号回
路。
回路において、前記各セグメントはローカルデコーダを
有し、該ローカルデコーダは、前記データ信号、前記回
転量ｒ、および、前記セグメントに固有的に割当てられ
たセグメントＩＤを受信すべく接続され、前記ローカル
デコーダは各サイクルにおいて、割当てられた前記セグ
メントＩＤに依存する回転済ＩＤ信号であって先のサイ
クルにおける回転済ＩＤ信号から前記回転量ｒだけ異な
る回転済ＩＤ信号を生成し、且つ、前記回転済ＩＤ信号
と前記データ信号との比較に依存して、該ローカルデコ
ーダのセグメントに対して前記ディジタル信号を発生す
るように作用可能であることを特徴とする混合信号回
路。
【０１４４】（付記２５） 付記２４に記載の混合信号
回路において、該混合信号回路は第１および第２回路部
分を有し、前記第１回路部分は、１つ以上のセグメント
に対して、前記回転済ＩＤ信号の第１部分を生成すると
共に、前記回転済ＩＤ信号のその部分を前記データ信号
の第１部分と比較すべく作用可能であり、前記第２回路
部分は、前記１つ以上のセグメントに対して、前記回転
済ＩＤ信号の第２部分を生成すると共に、その部分を前
記データ信号の第２部分と比較すべく作用可能であり、
且つ、前記第２回路部分は前記回転済ＩＤ信号の前記第
２部分を生成する一方、前記第１回路部分は前記回転済
ＩＤ信号の前記第１部分を前記データ信号の前記第１部
分と比較することを特徴とする混合信号回路。
回路において、該混合信号回路は第１および第２回路部
分を有し、前記第１回路部分は、１つ以上のセグメント
に対して、前記回転済ＩＤ信号の第１部分を生成すると
共に、前記回転済ＩＤ信号のその部分を前記データ信号
の第１部分と比較すべく作用可能であり、前記第２回路
部分は、前記１つ以上のセグメントに対して、前記回転
済ＩＤ信号の第２部分を生成すると共に、その部分を前
記データ信号の第２部分と比較すべく作用可能であり、
且つ、前記第２回路部分は前記回転済ＩＤ信号の前記第
２部分を生成する一方、前記第１回路部分は前記回転済
ＩＤ信号の前記第１部分を前記データ信号の前記第１部
分と比較することを特徴とする混合信号回路。
【０１４５】（付記２６） 付記２５に記載の混合信号
回路において、それぞれの前記回転済ＩＤ信号の第１部
分が同一であると共にそれぞれのデータ信号の第１部分
が同一である前記セグメントのグループに対して、共通
して１つの前記第１回路部分が配置されることを特徴と
する混合信号回路。 （付記２７） 付記１〜２６のいずれか１項に記載の混
合信号回路を含むことを特徴とするディジタル／アナロ
グ変換回路。
回路において、それぞれの前記回転済ＩＤ信号の第１部
分が同一であると共にそれぞれのデータ信号の第１部分
が同一である前記セグメントのグループに対して、共通
して１つの前記第１回路部分が配置されることを特徴と
する混合信号回路。 （付記２７） 付記１〜２６のいずれか１項に記載の混
合信号回路を含むことを特徴とするディジタル／アナロ
グ変換回路。
【０１４６】（付記２８） 付記２７に記載のディジタ
ル／アナログ変換回路において、前記各セグメントは電
流源回路または電流吸込回路を含み、前記出力信号は、
前記各セグメントの内で選択されたセグメントの電流源
／電流吸込回路により給電され、或いは、場合に応じて
吸込まれたそれぞれの電流を合計することにより導出さ
れ、前記各サイクルにおける前記各セグメントの選択
は、そのサイクルにおいて各セグメントに適用された前
記一群のディジタル信号に従って行われることを特徴と
するディジタル／アナログ変換回路。
ル／アナログ変換回路において、前記各セグメントは電
流源回路または電流吸込回路を含み、前記出力信号は、
前記各セグメントの内で選択されたセグメントの電流源
／電流吸込回路により給電され、或いは、場合に応じて
吸込まれたそれぞれの電流を合計することにより導出さ
れ、前記各サイクルにおける前記各セグメントの選択
は、そのサイクルにおいて各セグメントに適用された前
記一群のディジタル信号に従って行われることを特徴と
するディジタル／アナログ変換回路。
【０１４７】（付記２９） ディジタル回路およびアナ
ログ回路を含むと共に、一連の動作サイクルを行うよう
に働く混合信号回路において、前記アナログ回路は、予
め定められた所望範囲周波数内の周波数を有する出力信
号を協働して生成する複数の回路セグメントを有する混
合信号回路で使用されるノイズ整形方法であって、前記
各サイクルにおいて、前記各セグメントのそれぞれに適
用される一群のディジタル信号を発生する段階と、ｒを
関連サイクルに対する回転量とし、先のサイクルにおい
て適用されたディジタル信号と比較して、各サイクルに
おいて各セグメントに適用される各ディジタル信号をｒ
個のセグメントだけ回転する段階と、前記回転の結果と
して前記出力信号の周波数スペクトル内に存在する各周
波数成分である１つ以上の各回転成分が、前記予め定め
られた所望範囲の外側の、１つ以上の事前選択周波数へ
とまたは事前選択狭幅帯域周波数へとマッピングされる
ように、前記サイクルの各々に対する前記回転量を設定
する段階と、を備えることを特徴とするノイズ整形方
法。
ログ回路を含むと共に、一連の動作サイクルを行うよう
に働く混合信号回路において、前記アナログ回路は、予
め定められた所望範囲周波数内の周波数を有する出力信
号を協働して生成する複数の回路セグメントを有する混
合信号回路で使用されるノイズ整形方法であって、前記
各サイクルにおいて、前記各セグメントのそれぞれに適
用される一群のディジタル信号を発生する段階と、ｒを
関連サイクルに対する回転量とし、先のサイクルにおい
て適用されたディジタル信号と比較して、各サイクルに
おいて各セグメントに適用される各ディジタル信号をｒ
個のセグメントだけ回転する段階と、前記回転の結果と
して前記出力信号の周波数スペクトル内に存在する各周
波数成分である１つ以上の各回転成分が、前記予め定め
られた所望範囲の外側の、１つ以上の事前選択周波数へ
とまたは事前選択狭幅帯域周波数へとマッピングされる
ように、前記サイクルの各々に対する前記回転量を設定
する段階と、を備えることを特徴とするノイズ整形方
法。
【０１４８】（付記３０） 付記１〜２６のいずれか１
項に記載の混合信号回路により使用される回転量ｒを選
択する方法であって、周波数を表示する第１軸と、該第
１軸に直交すると共に前記回転量ｒを表示する第２軸と
を有するグラフをプロットする段階と、事前選択された
複数の低次数回転成分の各々に対し、前記グラフにおけ
る対応第１ラインを使用して、前記回転量ｒが変化せし
められるときに当該成分がマッピングされる個々の周波
数を表示する段階と、前記グラフにおいて前記第１軸に
沿い適切な位置にて前記第２軸の方向に延在する１つ以
上の対応第２ラインを使用して、前記出力信号の前記所
望周波数範囲における１つ以上の周波数を表示する段階
と、前記グラフにおいて、前記第２ラインの内で前記第
１ラインのいずれによっても交差されない部分を含む領
域を特定する段階と、そのようにして特定された領域に
対応する回転量ｒの範囲から、前記混合信号回路により
使用されるべき前記回転量ｒを選択する段階と、を備え
ることを特徴とする回転量を選択する方法。
項に記載の混合信号回路により使用される回転量ｒを選
択する方法であって、周波数を表示する第１軸と、該第
１軸に直交すると共に前記回転量ｒを表示する第２軸と
を有するグラフをプロットする段階と、事前選択された
複数の低次数回転成分の各々に対し、前記グラフにおけ
る対応第１ラインを使用して、前記回転量ｒが変化せし
められるときに当該成分がマッピングされる個々の周波
数を表示する段階と、前記グラフにおいて前記第１軸に
沿い適切な位置にて前記第２軸の方向に延在する１つ以
上の対応第２ラインを使用して、前記出力信号の前記所
望周波数範囲における１つ以上の周波数を表示する段階
と、前記グラフにおいて、前記第２ラインの内で前記第
１ラインのいずれによっても交差されない部分を含む領
域を特定する段階と、そのようにして特定された領域に
対応する回転量ｒの範囲から、前記混合信号回路により
使用されるべき前記回転量ｒを選択する段階と、を備え
ることを特徴とする回転量を選択する方法。
【０１４９】（付記３１） 付記１〜２６のいずれか１
項に記載の混合信号回路により使用される回転量ｒを選
択する方法であって、周波数を表示する第１軸と、該第
１軸に直交すると共に前記回転量ｒを表示する第２軸と
を有するグラフをプロットする段階と、事前選択された
複数の有意な相互変調側波帯の各々に対し、前記グラフ
において対応する第１群のラインを使用して、前記回転
量が変更されるときに前記側波帯がマッピングされる個
々の周波数を表示する段階と、前記グラフにおいて前記
第１軸に沿い適切な位置にて前記第２軸の方向に延在す
る１つ以上の対応第２ラインを使用して、前記出力信号
の前記所望周波数範囲における１つ以上の周波数を表示
する段階と、前記グラフにおいて、前記第２ラインの内
で前記第１群のラインのいずれによっても交差されない
部分を含む領域を特定する段階と、そのようにして特定
された領域に対応する回転量ｒの範囲から、前記混合信
号回路により使用されるべき前記回転量を選択する段階
と、を備えることを特徴とする回転量を選択する方法。
項に記載の混合信号回路により使用される回転量ｒを選
択する方法であって、周波数を表示する第１軸と、該第
１軸に直交すると共に前記回転量ｒを表示する第２軸と
を有するグラフをプロットする段階と、事前選択された
複数の有意な相互変調側波帯の各々に対し、前記グラフ
において対応する第１群のラインを使用して、前記回転
量が変更されるときに前記側波帯がマッピングされる個
々の周波数を表示する段階と、前記グラフにおいて前記
第１軸に沿い適切な位置にて前記第２軸の方向に延在す
る１つ以上の対応第２ラインを使用して、前記出力信号
の前記所望周波数範囲における１つ以上の周波数を表示
する段階と、前記グラフにおいて、前記第２ラインの内
で前記第１群のラインのいずれによっても交差されない
部分を含む領域を特定する段階と、そのようにして特定
された領域に対応する回転量ｒの範囲から、前記混合信
号回路により使用されるべき前記回転量を選択する段階
と、を備えることを特徴とする回転量を選択する方法。
【０１５０】（付記３２） 付記１〜２６のいずれか１
項に記載の混合信号回路により使用される回転量ｒを選
択する方法であって、周波数を表示する第１軸と、該第
１軸に直交すると共に前記回転量ｒを表示する第２軸と
を有する第１グラフをプロットする段階と、事前選択さ
れた複数の低次数回転成分の各々に対し、前記第１グラ
フにおける対応第１ラインを使用して、前記回転量ｒが
変化せしめられるときに当該成分がマッピングされる個
々の周波数を表示する段階と、前記第１グラフにおいて
該第１グラフの前記第１軸に沿い適切な位置にて該第１
グラフの前記第２軸の方向に延在する１つ以上の対応第
２ラインを使用して、前記出力信号の前記所望周波数範
囲における１つ以上の周波数を表示する段階と、前記第
１グラフにおいて、前記第２ラインの内で前記第１ライ
ンのいずれによっても交差されない部分を含む領域を特
定する段階と、周波数を表示する第１軸と、該第１軸に
直交すると共に前記回転量ｒを表示する第２軸とを有す
る第２グラフをプロットする段階と、事前選択された複
数の有意な相互変調側波帯の各々に対し、前記第２グラ
フにおいて対応する第１群のラインを使用して、前記回
転量ｒが変更されるときに前記側波帯がマッピングされ
る個々の周波数を表示する段階と、前記第２グラフにお
いて該第２グラフの前記第１軸に沿い適切な位置にて前
記第２グラフの前記第２軸の方向に延在する１つ以上の
対応第２ラインを使用して、前記出力信号の前記所望周
波数範囲における１つ以上の周波数を表示する段階と、
前記第２グラフにおいて、前記第２ラインの内で前記第
１群のラインのいずれによっても交差されない部分を含
む領域を特定する段階と、前記第１および第２グラフの
一方においてそのようにして特定された領域に対応する
回転量ｒの範囲から、前記混合信号回路により使用され
るべき前記回転量ｒを選択する段階と、を備えることを
特徴とする回転量を選択する方法。
項に記載の混合信号回路により使用される回転量ｒを選
択する方法であって、周波数を表示する第１軸と、該第
１軸に直交すると共に前記回転量ｒを表示する第２軸と
を有する第１グラフをプロットする段階と、事前選択さ
れた複数の低次数回転成分の各々に対し、前記第１グラ
フにおける対応第１ラインを使用して、前記回転量ｒが
変化せしめられるときに当該成分がマッピングされる個
々の周波数を表示する段階と、前記第１グラフにおいて
該第１グラフの前記第１軸に沿い適切な位置にて該第１
グラフの前記第２軸の方向に延在する１つ以上の対応第
２ラインを使用して、前記出力信号の前記所望周波数範
囲における１つ以上の周波数を表示する段階と、前記第
１グラフにおいて、前記第２ラインの内で前記第１ライ
ンのいずれによっても交差されない部分を含む領域を特
定する段階と、周波数を表示する第１軸と、該第１軸に
直交すると共に前記回転量ｒを表示する第２軸とを有す
る第２グラフをプロットする段階と、事前選択された複
数の有意な相互変調側波帯の各々に対し、前記第２グラ
フにおいて対応する第１群のラインを使用して、前記回
転量ｒが変更されるときに前記側波帯がマッピングされ
る個々の周波数を表示する段階と、前記第２グラフにお
いて該第２グラフの前記第１軸に沿い適切な位置にて前
記第２グラフの前記第２軸の方向に延在する１つ以上の
対応第２ラインを使用して、前記出力信号の前記所望周
波数範囲における１つ以上の周波数を表示する段階と、
前記第２グラフにおいて、前記第２ラインの内で前記第
１群のラインのいずれによっても交差されない部分を含
む領域を特定する段階と、前記第１および第２グラフの
一方においてそのようにして特定された領域に対応する
回転量ｒの範囲から、前記混合信号回路により使用され
るべき前記回転量ｒを選択する段階と、を備えることを
特徴とする回転量を選択する方法。
【０１５１】（付記３３） 付記３２に記載の方法にお
いて、前記選択段階における前記回転量ｒは、前記第１
グラフで特定された領域に対応する回転量ｒの第１範囲
と、前記第２グラフで特定された領域に対応する回転量
ｒの第２範囲との両者に含められるように選択されるこ
とを特徴とする回転量を選択する方法。 （付記３４） 付記３０〜３３のいずれか１項に記載の
方法において、さらに、オペレータによる分析のため
に、前記１つまたは各グラフを表示画面上に表示し、或
いは、該グラフを記録媒体に印刷する段階を備えること
を特徴とする回転量を選択する方法。
いて、前記選択段階における前記回転量ｒは、前記第１
グラフで特定された領域に対応する回転量ｒの第１範囲
と、前記第２グラフで特定された領域に対応する回転量
ｒの第２範囲との両者に含められるように選択されるこ
とを特徴とする回転量を選択する方法。 （付記３４） 付記３０〜３３のいずれか１項に記載の
方法において、さらに、オペレータによる分析のため
に、前記１つまたは各グラフを表示画面上に表示し、或
いは、該グラフを記録媒体に印刷する段階を備えること
を特徴とする回転量を選択する方法。
【０１５２】（付記３５） 制御信号に依存して連続的
な動作サイクルにおいて一群の回転ディジタル信号を発
生し、前記群の内で所定状態を有する前記ディジタル信
号の個数と、回転量ｒとを特定し、前記サイクルの内で
先のサイクルにおける前記群に対して現在のサイクルに
おける前記群が回転される前記ディジタル信号の個数を
特定するディジタル信号発生回路であって、該ディジタ
ル信号発生回路は、複数の信号生成回路であって、各々
が自身に固有的に割当てられた回路ＩＤを有すると共
に、各々が前記各サイクルにおいて、前記割当てられた
回路ＩＤに依存する回転済ＩＤ信号であって先のサイク
ルにおける回転済ＩＤ信号から前記回転量ｒだけ異なる
回転済ＩＤ信号を生成すべく、且つ、前記回転済ＩＤ信
号と前記制御信号との比較に依存して前記ディジタル信
号をその信号生成回路に対し前記所定状態へと設定すべ
く、作用可能な複数の信号生成回路を備え、前記信号生
成回路の各々は、前記回転済ＩＤ信号の第１部分を生成
すると共に前記回転済ＩＤ信号の該部分を前記制御信号
の第１部分と比較すべく作用可能な第１回路部分と、前
記回転済ＩＤ信号の第２部分を生成すると共に該部分を
前記制御信号の第２部分と比較すべく作用可能な第２回
路部分と、を備え、且つ、前記第２回路部分は前記回転
済ＩＤ信号の前記第２部分を生成する一方、前記第１回
路部分は前記回転済ＩＤ信号の前記第１部分を前記制御
信号の前記第１部分と比較することを特徴とするディジ
タル信号発生回路。
な動作サイクルにおいて一群の回転ディジタル信号を発
生し、前記群の内で所定状態を有する前記ディジタル信
号の個数と、回転量ｒとを特定し、前記サイクルの内で
先のサイクルにおける前記群に対して現在のサイクルに
おける前記群が回転される前記ディジタル信号の個数を
特定するディジタル信号発生回路であって、該ディジタ
ル信号発生回路は、複数の信号生成回路であって、各々
が自身に固有的に割当てられた回路ＩＤを有すると共
に、各々が前記各サイクルにおいて、前記割当てられた
回路ＩＤに依存する回転済ＩＤ信号であって先のサイク
ルにおける回転済ＩＤ信号から前記回転量ｒだけ異なる
回転済ＩＤ信号を生成すべく、且つ、前記回転済ＩＤ信
号と前記制御信号との比較に依存して前記ディジタル信
号をその信号生成回路に対し前記所定状態へと設定すべ
く、作用可能な複数の信号生成回路を備え、前記信号生
成回路の各々は、前記回転済ＩＤ信号の第１部分を生成
すると共に前記回転済ＩＤ信号の該部分を前記制御信号
の第１部分と比較すべく作用可能な第１回路部分と、前
記回転済ＩＤ信号の第２部分を生成すると共に該部分を
前記制御信号の第２部分と比較すべく作用可能な第２回
路部分と、を備え、且つ、前記第２回路部分は前記回転
済ＩＤ信号の前記第２部分を生成する一方、前記第１回
路部分は前記回転済ＩＤ信号の前記第１部分を前記制御
信号の前記第１部分と比較することを特徴とするディジ
タル信号発生回路。
【０１５３】（付記３６） 付記３５に記載のディジタ
ル信号発生回路において、１つの前記第１回路部分が、
それぞれの前記回転済ＩＤ信号の第１部分が同一である
と共に、それぞれのディジタル信号の第１部分が同一で
ある一群の前記セグメントに対して共通的に配置される
ことを特徴とするディジタル信号発生回路。 （付記３７） 一連の動作サイクルを行うように働く混
合信号回路であって、予め定められた所望範囲周波数に
おける周波数を有する出力信号を協働して生成する複数
の回路セグメントを有するアナログ回路と、前記セグメ
ントのそれぞれに対して適用すべく一群のディジタル信
号を前記各サイクルにおいて発生するディジタル回路と
を備え、回転の結果として前記出力信号の周波数スペク
トル内に存在する各周波数成分である１つ以上の各回転
成分が、前記予め定められた所望範囲の外側の、１つ以
上の事前選択周波数へとまたは事前選択狭幅帯域周波数
へとマッピングされるように、各サイクルにおいて各セ
グメントに適用される各ディジタル信号は先のサイクル
において適用された各ディジタル信号と比較してｒ個の
セグメントだけ回転される、混合信号回路により使用さ
れるべき回転量ｒを選択する方法において使用されるコ
ンピュータプログラムであって、該プログラムは、周波
数を表す第１軸と、該第１軸に直交すると共に前記回転
量ｒを表す第２軸とを有するグラフをプロットするプロ
ットコード部分と、事前選択された複数の低次数回転成
分の各々に対し、前記グラフにおける対応第１ラインを
使用して、前記回転量ｒが変化せしめられるときに当該
成分がマッピングされる個々の周波数を表示する回転成
分表示コード部分と、前記グラフにおいて前記第１軸に
沿い適切な位置にて前記第２軸の方向に延在する１つ以
上の対応第２ラインを使用して、前記出力信号の前記所
望周波数範囲における１つ以上の周波数を表示する出力
信号表示コード部分と、を備えることにより、前記グラ
フにおいて、前記第２ラインの内で前記第１ラインのい
ずれによっても交差されない部分を含む領域の特定と、
そのようにして特定された領域に対応する回転量ｒの範
囲から、前記混合信号回路により使用されるべき前記回
転量ｒの選択と、を促進するコンピュータプログラムを
記憶するコンピュータ可読記録媒体。
ル信号発生回路において、１つの前記第１回路部分が、
それぞれの前記回転済ＩＤ信号の第１部分が同一である
と共に、それぞれのディジタル信号の第１部分が同一で
ある一群の前記セグメントに対して共通的に配置される
ことを特徴とするディジタル信号発生回路。 （付記３７） 一連の動作サイクルを行うように働く混
合信号回路であって、予め定められた所望範囲周波数に
おける周波数を有する出力信号を協働して生成する複数
の回路セグメントを有するアナログ回路と、前記セグメ
ントのそれぞれに対して適用すべく一群のディジタル信
号を前記各サイクルにおいて発生するディジタル回路と
を備え、回転の結果として前記出力信号の周波数スペク
トル内に存在する各周波数成分である１つ以上の各回転
成分が、前記予め定められた所望範囲の外側の、１つ以
上の事前選択周波数へとまたは事前選択狭幅帯域周波数
へとマッピングされるように、各サイクルにおいて各セ
グメントに適用される各ディジタル信号は先のサイクル
において適用された各ディジタル信号と比較してｒ個の
セグメントだけ回転される、混合信号回路により使用さ
れるべき回転量ｒを選択する方法において使用されるコ
ンピュータプログラムであって、該プログラムは、周波
数を表す第１軸と、該第１軸に直交すると共に前記回転
量ｒを表す第２軸とを有するグラフをプロットするプロ
ットコード部分と、事前選択された複数の低次数回転成
分の各々に対し、前記グラフにおける対応第１ラインを
使用して、前記回転量ｒが変化せしめられるときに当該
成分がマッピングされる個々の周波数を表示する回転成
分表示コード部分と、前記グラフにおいて前記第１軸に
沿い適切な位置にて前記第２軸の方向に延在する１つ以
上の対応第２ラインを使用して、前記出力信号の前記所
望周波数範囲における１つ以上の周波数を表示する出力
信号表示コード部分と、を備えることにより、前記グラ
フにおいて、前記第２ラインの内で前記第１ラインのい
ずれによっても交差されない部分を含む領域の特定と、
そのようにして特定された領域に対応する回転量ｒの範
囲から、前記混合信号回路により使用されるべき前記回
転量ｒの選択と、を促進するコンピュータプログラムを
記憶するコンピュータ可読記録媒体。
【０１５４】（付記３８） 一連の動作サイクルを行う
ように働く混合信号回路であって、予め定められた所望
範囲周波数における周波数を有する出力信号を協働して
生成する複数の回路セグメントを有するアナログ回路
と、前記セグメントのそれぞれに対して適用すべく一群
のディジタル信号を前記各サイクルにおいて発生するデ
ィジタル回路とを備え、回転の結果として前記出力信号
の周波数スペクトル内に存在する各周波数成分である１
つ以上の各回転成分が、前記予め定められた所望範囲の
外側の、１つ以上の事前選択周波数へとまたは事前選択
狭幅帯域周波数へとマッピングされるように、各サイク
ルにおいて各セグメントに適用される各ディジタル信号
は先のサイクルにおいて適用された各ディジタル信号と
比較してｒ個のセグメントだけ回転される、混合信号回
路により使用されるべき回転量ｒを選択する方法におい
て使用されるコンピュータプログラムであって、該プロ
グラムは、周波数を表す第１軸と、該第１軸に直交する
と共に前記回転量ｒを表す第２軸とを有するグラフをプ
ロットするプロットコード部分と、事前選択された複数
の有意な相互変調側波帯の各々に対し、前記グラフにお
いて対応する第１群のラインを使用して、前記回転量が
変更されるときに前記側波帯がマッピングされる個々の
周波数を表示する相互変調側波帯表示コード部分と、前
記グラフにおいて前記第１軸に沿い適切な位置にて前記
第２軸の方向に延在する１つ以上の対応第２ラインを使
用して、前記出力信号の前記所望周波数範囲における１
つ以上の周波数を表示する出力信号表示コード部分と、
を備えることにより、前記グラフにおいて、前記第２ラ
インの内で前記第１ラインのいずれによっても交差され
ない部分を含む領域の特定と、そのようにして特定され
た領域に対応する回転量ｒの範囲から、前記混合信号回
路により使用されるべき前記回転量の選択と、を促進す
るコンピュータプログラムを記憶するコンピュータ可読
記録媒体。
ように働く混合信号回路であって、予め定められた所望
範囲周波数における周波数を有する出力信号を協働して
生成する複数の回路セグメントを有するアナログ回路
と、前記セグメントのそれぞれに対して適用すべく一群
のディジタル信号を前記各サイクルにおいて発生するデ
ィジタル回路とを備え、回転の結果として前記出力信号
の周波数スペクトル内に存在する各周波数成分である１
つ以上の各回転成分が、前記予め定められた所望範囲の
外側の、１つ以上の事前選択周波数へとまたは事前選択
狭幅帯域周波数へとマッピングされるように、各サイク
ルにおいて各セグメントに適用される各ディジタル信号
は先のサイクルにおいて適用された各ディジタル信号と
比較してｒ個のセグメントだけ回転される、混合信号回
路により使用されるべき回転量ｒを選択する方法におい
て使用されるコンピュータプログラムであって、該プロ
グラムは、周波数を表す第１軸と、該第１軸に直交する
と共に前記回転量ｒを表す第２軸とを有するグラフをプ
ロットするプロットコード部分と、事前選択された複数
の有意な相互変調側波帯の各々に対し、前記グラフにお
いて対応する第１群のラインを使用して、前記回転量が
変更されるときに前記側波帯がマッピングされる個々の
周波数を表示する相互変調側波帯表示コード部分と、前
記グラフにおいて前記第１軸に沿い適切な位置にて前記
第２軸の方向に延在する１つ以上の対応第２ラインを使
用して、前記出力信号の前記所望周波数範囲における１
つ以上の周波数を表示する出力信号表示コード部分と、
を備えることにより、前記グラフにおいて、前記第２ラ
インの内で前記第１ラインのいずれによっても交差され
ない部分を含む領域の特定と、そのようにして特定され
た領域に対応する回転量ｒの範囲から、前記混合信号回
路により使用されるべき前記回転量の選択と、を促進す
るコンピュータプログラムを記憶するコンピュータ可読
記録媒体。
【０１５５】（付記３９） 一連の動作サイクルを行う
ように働く混合信号回路であって、予め定められた所望
範囲周波数における周波数を有する出力信号を協働して
生成する複数の回路セグメントを有するアナログ回路
と、前記セグメントのそれぞれに対して適用すべく一群
のディジタル信号を前記各サイクルにおいて発生するデ
ィジタル回路とを備え、回転の結果として前記出力信号
の周波数スペクトル内に存在する各周波数成分である１
つ以上の各回転成分が、前記予め定められた所望範囲の
外側の、１つ以上の事前選択周波数へとまたは事前選択
狭幅帯域周波数へとマッピングされるように、各サイク
ルにおいて各セグメントに適用される各ディジタル信号
は先のサイクルにおいて適用された各ディジタル信号と
比較してｒ個のセグメントだけ回転される、混合信号回
路により使用されるべき回転量ｒを選択する方法におい
て使用されるコンピュータプログラムであって、該プロ
グラムは、周波数を表示する第１軸と、該第１軸に直交
すると共に前記回転量ｒを表示する第２軸とを有する第
１グラフをプロットする第１プロットコード部分と、事
前選択された複数の低次数回転成分の各々に対し、前記
第１グラフにおける対応第１ラインを使用して、前記回
転量ｒが変化せしめられるときに当該成分がマッピング
される個々の周波数を表示する回転成分表示部分と、前
記第１グラフにおいて該第１グラフの前記第１軸に沿い
適切な位置にて該第１グラフの前記第２軸の方向に延在
する１つ以上の対応第２ラインを使用して、前記出力信
号の前記所望周波数範囲における１つ以上の周波数を表
示する第１出力信号表示コード部分と、周波数を表示す
る第１軸と、該第１軸に直交すると共に前記回転量ｒを
表示する第２軸とを有する第２グラフをプロットする第
２プロットコード部分と、事前選択された複数の有意な
相互変調側波帯の各々に対し、前記第２グラフにおいて
対応する第１群のラインを使用して、前記回転量ｒが変
更されるときに前記側波帯がマッピングされる個々の周
波数を表示する相互変調側波帯表示コード部分と、前記
第２グラフにおいて該第２グラフの前記第１軸に沿い適
切な位置にて前記第２グラフの前記第２軸の方向に延在
する１つ以上の対応第２ラインを使用して、前記出力信
号の前記所望周波数範囲における１つ以上の周波数を表
示する第２出力信号表示コード部分と、を備えることに
より、前記第１グラフにおいて、前記第２ラインの内で
前記第１ラインのいずれによっても交差されない部分を
含む領域の特定と、前記第２グラフにおいて、前記第２
ラインの内で前記第１ラインのいずれによっても交差さ
れない部分を含む領域の特定と、前記第１および第２グ
ラフの一方においてそのようにして特定された領域に対
応する回転量ｒの範囲から、前記混合信号回路により使
用されるべき前記回転量ｒの選択と、を促進するコンピ
ュータプログラムを記憶するコンピュータ可読記録媒
体。
ように働く混合信号回路であって、予め定められた所望
範囲周波数における周波数を有する出力信号を協働して
生成する複数の回路セグメントを有するアナログ回路
と、前記セグメントのそれぞれに対して適用すべく一群
のディジタル信号を前記各サイクルにおいて発生するデ
ィジタル回路とを備え、回転の結果として前記出力信号
の周波数スペクトル内に存在する各周波数成分である１
つ以上の各回転成分が、前記予め定められた所望範囲の
外側の、１つ以上の事前選択周波数へとまたは事前選択
狭幅帯域周波数へとマッピングされるように、各サイク
ルにおいて各セグメントに適用される各ディジタル信号
は先のサイクルにおいて適用された各ディジタル信号と
比較してｒ個のセグメントだけ回転される、混合信号回
路により使用されるべき回転量ｒを選択する方法におい
て使用されるコンピュータプログラムであって、該プロ
グラムは、周波数を表示する第１軸と、該第１軸に直交
すると共に前記回転量ｒを表示する第２軸とを有する第
１グラフをプロットする第１プロットコード部分と、事
前選択された複数の低次数回転成分の各々に対し、前記
第１グラフにおける対応第１ラインを使用して、前記回
転量ｒが変化せしめられるときに当該成分がマッピング
される個々の周波数を表示する回転成分表示部分と、前
記第１グラフにおいて該第１グラフの前記第１軸に沿い
適切な位置にて該第１グラフの前記第２軸の方向に延在
する１つ以上の対応第２ラインを使用して、前記出力信
号の前記所望周波数範囲における１つ以上の周波数を表
示する第１出力信号表示コード部分と、周波数を表示す
る第１軸と、該第１軸に直交すると共に前記回転量ｒを
表示する第２軸とを有する第２グラフをプロットする第
２プロットコード部分と、事前選択された複数の有意な
相互変調側波帯の各々に対し、前記第２グラフにおいて
対応する第１群のラインを使用して、前記回転量ｒが変
更されるときに前記側波帯がマッピングされる個々の周
波数を表示する相互変調側波帯表示コード部分と、前記
第２グラフにおいて該第２グラフの前記第１軸に沿い適
切な位置にて前記第２グラフの前記第２軸の方向に延在
する１つ以上の対応第２ラインを使用して、前記出力信
号の前記所望周波数範囲における１つ以上の周波数を表
示する第２出力信号表示コード部分と、を備えることに
より、前記第１グラフにおいて、前記第２ラインの内で
前記第１ラインのいずれによっても交差されない部分を
含む領域の特定と、前記第２グラフにおいて、前記第２
ラインの内で前記第１ラインのいずれによっても交差さ
れない部分を含む領域の特定と、前記第１および第２グ
ラフの一方においてそのようにして特定された領域に対
応する回転量ｒの範囲から、前記混合信号回路により使
用されるべき前記回転量ｒの選択と、を促進するコンピ
ュータプログラムを記憶するコンピュータ可読記録媒
体。
【０１５６】
【発明の効果】以上、詳述したように、本発明によれ
ば、ディジタル／アナログ変換器などのセグメント化混
合信号回路におけるノイズ整形を改善することができ
る。
ば、ディジタル／アナログ変換器などのセグメント化混
合信号回路におけるノイズ整形を改善することができ
る。
【図１】上記で論じたように先に考慮された電流制御式
ＤＡＣの各要素を示す図である。
ＤＡＣの各要素を示す図である。
【図２】上記で論じたように図１のＤＡＣにおいて２進
入力ワードから如何にしてサモメタコード化制御信号が
導出されるかを説明すべく使用される表を示す図であ
る。
入力ワードから如何にしてサモメタコード化制御信号が
導出されるかを説明すべく使用される表を示す図であ
る。
【図３】上記で論じたようにＤＡＣにおいて使用される
べく先に考慮されたセル配列回路の各要素を示す図であ
る。
べく先に考慮されたセル配列回路の各要素を示す図であ
る。
【図４】上記で論じたように図３のセル配列回路におけ
る傾斜誤差および対称的誤差の発生を説明すべく使用さ
れた概略図である。
る傾斜誤差および対称的誤差の発生を説明すべく使用さ
れた概略図である。
【図５】本発明を具現するＤＡＣの各要素を示す図であ
る。
る。
【図６】図５のＤＡＣの動作を説明すべく使用される概
略図である。
略図である。
【図７】セグメント回転が実行されないときの図５のＤ
ＡＣの出力信号の周波数スペクトルを示す図である。
ＡＣの出力信号の周波数スペクトルを示す図である。
【図８】回転量ｒ＝１によりセグメント回転が実行され
るときの図５のＤＡＣの出力信号の周波数スペクトルを
示す図である。
るときの図５のＤＡＣの出力信号の周波数スペクトルを
示す図である。
【図９】回転量ｒ＝２１によりセグメント回転が実行さ
れるときの図５のＤＡＣの出力信号の周波数スペクトル
を示す図である。
れるときの図５のＤＡＣの出力信号の周波数スペクトル
を示す図である。
【図１０】本発明の他の実施例にける出力信号の周波数
スペクトルを示す図である。
スペクトルを示す図である。
【図１１】図１０の出力信号の周波数スペクトルの拡大
部分を示す図である。
部分を示す図である。
【図１２】図５のＤＡＣの回転制御ブロックの構成の一
例を示すブロック図である。
例を示すブロック図である。
【図１３】図５のＤＡＣのセグメント回転ブロックの構
成を説明するために使用されるブロック図である。
成を説明するために使用されるブロック図である。
【図１４】出力信号周波数範囲が第１ナイキスト領域内
の通過帯域内に在るという第１実施例における回転成分
のマッピングを示すグラフを示す図である。
の通過帯域内に在るという第１実施例における回転成分
のマッピングを示すグラフを示す図である。
【図１５】上記第１実施例における有意な相互変調側波
帯を示すグラフを示す図である。
帯を示すグラフを示す図である。
【図１６】出力信号周波数範囲が第２ナイキスト領域に
おける通過帯域内に在るという第２実施例における回転
成分のマッピングのグラフを示す図である。
おける通過帯域内に在るという第２実施例における回転
成分のマッピングのグラフを示す図である。
【図１７】上記第２実施例における有意な相互変調側波
帯を示すグラフを示す図である。
帯を示すグラフを示す図である。
【図１８】出力信号周波数範囲が第３ナイキスト領域に
おける通過帯域内に在るという第３実施例における回転
成分のマッピングを示すグラフを示す図である。
おける通過帯域内に在るという第３実施例における回転
成分のマッピングを示すグラフを示す図である。
【図１９】上記第３実施例における有意な相互変調側波
帯のグラフを示す図である。
帯のグラフを示す図である。
【図２０】図１４に対応するが更なる高次の回転成分を
示す別のグラフを示す図である。
示す別のグラフを示す図である。
【図２１】上記第１実施例と、出力信号周波数範囲がベ
ースバンド内に在るという第４実施例とに関する表を示
す図である。
ースバンド内に在るという第４実施例とに関する表を示
す図である。
【図２２】本発明の他の実施例に係るＤＡＣの各要素を
示す図である。
示す図である。
【図２３】図２２のＤＡＣのローカルデコーダの構成の
一例を示すブロック図である。
一例を示すブロック図である。
【図２４】図２２のＤＡＣの回転制御ブロックの構成の
一例を示すブロック図である。
一例を示すブロック図である。
【図２５】図２３のローカルデコーダの代替実施例を示
すブロック図である。
すブロック図である。
【図２６】図２５のローカルデコーダ回路の動作を説明
する上で使用させるタイミング図である。
する上で使用させるタイミング図である。
１，２０，２００…ディジタル／アナログ変換器（ＤＡ
Ｃ） ２…定電流源 ２1〜２n…電流源 ４1〜４n…差動スイッチ回路 ６…２進式サモメタデコーダ ２２…セグメント回転ブロック ２４…回転制御ブロック ２６…ローカルデコーダ ２６1…第１回路部分 ２６2…第２回路部分 ５２…第１加算器 ５４…第２加算器 ５６…擬似乱数発生器 ５８…ラッチ ６２…第１マルチプレクサ要素 ６４…第２マルチプレクサ要素 ６６…第３マルチプレクサ要素 ７０1〜７０4…７ビットレジスタ ７２…マルチプレクサ ７４…第１ラッチ ７６…加算器 ７８…第２ラッチ １２４…回転制御部 ２６０…ローカルデコーダ回路 ２６２…加算器 ２６２1…下位側ビット加算器 ２６２2…上位側ビット加算器 ２６４…比較器 ２６４1…下位側ビット比較器 ２６４2…上位側ビット比較器
Ｃ） ２…定電流源 ２1〜２n…電流源 ４1〜４n…差動スイッチ回路 ６…２進式サモメタデコーダ ２２…セグメント回転ブロック ２４…回転制御ブロック ２６…ローカルデコーダ ２６1…第１回路部分 ２６2…第２回路部分 ５２…第１加算器 ５４…第２加算器 ５６…擬似乱数発生器 ５８…ラッチ ６２…第１マルチプレクサ要素 ６４…第２マルチプレクサ要素 ６６…第３マルチプレクサ要素 ７０1〜７０4…７ビットレジスタ ７２…マルチプレクサ ７４…第１ラッチ ７６…加算器 ７８…第２ラッチ １２４…回転制御部 ２６０…ローカルデコーダ回路 ２６２…加算器 ２６２1…下位側ビット加算器 ２６２2…上位側ビット加算器 ２６４…比較器 ２６４1…下位側ビット比較器 ２６４2…上位側ビット比較器
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年１２月２１日（２０００．１２．
２１）
２１）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正内容】
【００４４】ｒ値２５および２６の有意性（significan
ce）は、ｒ／ｎ＝０．４となる理想値（少なくとも４ｘ
オーバーサンプリングの特定の場合におけるもの）に近
いということである。この０．４という値は理想値であ
る、と言うのも、回転成分は全てが０．４ＦDACへ、ま
たは、０．２ＦDACへ、または、ＤＣへとマッピングさ
れるからである。特に、成分１は０．４ＦDACへとマッ
ピングされ、成分２は０．２ＦDACへとマッピングされ
る（と言うのも、０．８＝（０．５＋０．３）ＦD AC→
０．２（＝０．５−０．３）ＦDACだからである）。成
分３は０．２ＦDACにおけるものである（と言うのも、
１．２（＝０．５＋０．７）ＦDAC→−０．２（＝０．
５−０．７）ＦDAC→０．２ＦDACだからである）。成分
４→０．４ＦDA C（と言うのも、１．６（＝０．５＋
１．１）ＦDAC→−０．６（＝０．５−１．１）ＦDAC→
＋０．６（＝０．５＋０．１）ＦDAC→＋０．４（＝
０．５−０．１）ＦDACだからである）。成分５はＤＣ
へとマッピングされる（と言うのも、２．０（＝０．５
＋１．５）ＦDAC→−１．０（＝０．５−１．５）ＦDAC
→＋１．０（＝０．５＋０．５）ＦDAC→０（０．５−
０．５）ＦDACだからである）。このパターンは５個の
高次成分の群毎に反復され、すなわち、成分６〜１０は
成分１〜５と同一の位置へとマッピングされ、以下同様
である。
ce）は、ｒ／ｎ＝０．４となる理想値（少なくとも４ｘ
オーバーサンプリングの特定の場合におけるもの）に近
いということである。この０．４という値は理想値であ
る、と言うのも、回転成分は全てが０．４ＦDACへ、ま
たは、０．２ＦDACへ、または、ＤＣへとマッピングさ
れるからである。特に、成分１は０．４ＦDACへとマッ
ピングされ、成分２は０．２ＦDACへとマッピングされ
る（と言うのも、０．８＝（０．５＋０．３）ＦD AC→
０．２（＝０．５−０．３）ＦDACだからである）。成
分３は０．２ＦDACにおけるものである（と言うのも、
１．２（＝０．５＋０．７）ＦDAC→−０．２（＝０．
５−０．７）ＦDAC→０．２ＦDACだからである）。成分
４→０．４ＦDA C（と言うのも、１．６（＝０．５＋
１．１）ＦDAC→−０．６（＝０．５−１．１）ＦDAC→
＋０．６（＝０．５＋０．１）ＦDAC→＋０．４（＝
０．５−０．１）ＦDACだからである）。成分５はＤＣ
へとマッピングされる（と言うのも、２．０（＝０．５
＋１．５）ＦDAC→−１．０（＝０．５−１．５）ＦDAC
→＋１．０（＝０．５＋０．５）ＦDAC→０（０．５−
０．５）ＦDACだからである）。このパターンは５個の
高次成分の群毎に反復され、すなわち、成分６〜１０は
成分１〜５と同一の位置へとマッピングされ、以下同様
である。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０１１１
【補正方法】変更
【補正内容】
【０１１１】図５を図２２と比較すれば理解され得るよ
うに、該実施例においては、２進式入力ワードＤ１〜Ｄ
ｍからサモメタコード化信号Ｔ１〜Ｔｎへのデコードお
よびその回転の両者は、（図５におけるデコーダ６のよ
うに集中式２進／サモメタデコーダにより）“全体的”
には行われないが、その代わりにｎ個のセグメントの各
々の内部においてローカルに実施される。全てのセグメ
ントに対する回転量ｒは依然として、回転制御回路１２
４により共通して生成される。
うに、該実施例においては、２進式入力ワードＤ１〜Ｄ
ｍからサモメタコード化信号Ｔ１〜Ｔｎへのデコードお
よびその回転の両者は、（図５におけるデコーダ６のよ
うに集中式２進／サモメタデコーダにより）“全体的”
には行われないが、その代わりにｎ個のセグメントの各
々の内部においてローカルに実施される。全てのセグメ
ントに対する回転量ｒは依然として、回転制御回路１２
４により共通して生成される。
フロントページの続き (72)発明者 サンジャイ アシュウィン−クマル ウメ ドブハイ パテル イギリス国，バークシャー アールジー１ ８エイチエー，リーディング，スワンシ ー ロード 68 Ｆターム(参考） 5J022 AB06 AB09 BA02 CD03 CE01 CE05 CF00 CF08 CF09 5J064 AA01 BA03 BA06 BB13 BC07 BC08 BC18 BC21 BC29 BD01
Claims (10)
- 【請求項１】 一連の動作サイクルを行うように働くデ
ィジタル回路およびアナログ回路を含む混合信号回路で
あって、 前記アナログ回路は、予め定められた所望範囲周波数に
おける周波数を有する出力信号を協働して生成する複数
の回路セグメントを有し、且つ、 前記ディジタル回路は、 前記サイクルの各々において、前記セグメントのそれぞ
れに対して適用される一群のディジタル信号を発生すべ
く作用可能なディジタル信号発生手段と、 ｒを関連サイクルに対する回転量とした場合、各サイク
ルにおいて前記各セグメントに適用される各ディジタル
信号を、先のサイクルにおいて適用された各ディジタル
信号と比較して、ｒ個のセグメントだけ回転する回転手
段と、 前記回転の結果として前記出力信号の周波数スペクトル
内に存在する各周波数成分である１つ以上の各回転成分
が、前記予め定められた所望範囲の外側の、１つ以上の
事前選択周波数へとまたは事前選択狭幅帯域周波数へと
マッピングされるように、前記サイクルの各々に対する
前記回転量ｒを設定する回転制御手段と、を含むことを
特徴とする混合信号回路。 - 【請求項２】 請求項１に記載の混合信号回路を含むこ
とを特徴とするディジタル／アナログ変換回路。 - 【請求項３】 ディジタル回路およびアナログ回路を含
むと共に、一連の動作サイクルを行うように働く混合信
号回路において、前記アナログ回路は、予め定められた
所望範囲周波数内の周波数を有する出力信号を協働して
生成する複数の回路セグメントを有する混合信号回路で
使用されるノイズ整形方法であって、 前記各サイクルにおいて、前記各セグメントのそれぞれ
に適用される一群のディジタル信号を発生する段階と、 ｒを関連サイクルに対する回転量とし、先のサイクルに
おいて適用されたディジタル信号と比較して、各サイク
ルにおいて各セグメントに適用される各ディジタル信号
をｒ個のセグメントだけ回転する段階と、 前記回転の結果として前記出力信号の周波数スペクトル
内に存在する各周波数成分である１つ以上の各回転成分
が、前記予め定められた所望範囲の外側の、１つ以上の
事前選択周波数へとまたは事前選択狭幅帯域周波数へと
マッピングされるように、前記サイクルの各々に対する
前記回転量を設定する段階と、を備えることを特徴とす
るノイズ整形方法。 - 【請求項４】 請求項１に記載の混合信号回路により使
用される回転量ｒを選択する方法であって、 周波数を表示する第１軸と、該第１軸に直交すると共に
前記回転量ｒを表示する第２軸とを有するグラフをプロ
ットする段階と、 事前選択された複数の低次数回転成分の各々に対し、前
記グラフにおける対応第１ラインを使用して、前記回転
量ｒが変化せしめられるときに当該成分がマッピングさ
れる個々の周波数を表示する段階と、 前記グラフにおいて前記第１軸に沿い適切な位置にて前
記第２軸の方向に延在する１つ以上の対応第２ラインを
使用して、前記出力信号の前記所望周波数範囲における
１つ以上の周波数を表示する段階と、 前記グラフにおいて、前記第２ラインの内で前記第１ラ
インのいずれによっても交差されない部分を含む領域を
特定する段階と、 そのようにして特定された領域に対応する回転量ｒの範
囲から、前記混合信号回路により使用されるべき前記回
転量ｒを選択する段階と、を備えることを特徴とする回
転量を選択する方法。 - 【請求項５】 請求項１に記載の混合信号回路により使
用される回転量ｒを選択する方法であって、 周波数を表示する第１軸と、該第１軸に直交すると共に
前記回転量ｒを表示する第２軸とを有するグラフをプロ
ットする段階と、 事前選択された複数の有意な相互変調側波帯の各々に対
し、前記グラフにおいて対応する第１群のラインを使用
して、前記回転量が変更されるときに前記側波帯がマッ
ピングされる個々の周波数を表示する段階と、 前記グラフにおいて前記第１軸に沿い適切な位置にて前
記第２軸の方向に延在する１つ以上の対応第２ラインを
使用して、前記出力信号の前記所望周波数範囲における
１つ以上の周波数を表示する段階と、 前記グラフにおいて、前記第２ラインの内で前記第１群
のラインのいずれによっても交差されない部分を含む領
域を特定する段階と、 そのようにして特定された領域に対応する回転量ｒの範
囲から、前記混合信号回路により使用されるべき前記回
転量を選択する段階と、を備えることを特徴とする回転
量を選択する方法。 - 【請求項６】 請求項１に記載の混合信号回路により使
用される回転量ｒを選択する方法であって、 周波数を表示する第１軸と、該第１軸に直交すると共に
前記回転量ｒを表示する第２軸とを有する第１グラフを
プロットする段階と、 事前選択された複数の低次数回転成分の各々に対し、前
記第１グラフにおける対応第１ラインを使用して、前記
回転量ｒが変化せしめられるときに当該成分がマッピン
グされる個々の周波数を表示する段階と、 前記第１グラフにおいて該第１グラフの前記第１軸に沿
い適切な位置にて該第１グラフの前記第２軸の方向に延
在する１つ以上の対応第２ラインを使用して、前記出力
信号の前記所望周波数範囲における１つ以上の周波数を
表示する段階と、 前記第１グラフにおいて、前記第２ラインの内で前記第
１ラインのいずれによっても交差されない部分を含む領
域を特定する段階と、 周波数を表示する第１軸と、該第１軸に直交すると共に
前記回転量ｒを表示する第２軸とを有する第２グラフを
プロットする段階と、 事前選択された複数の有意な相互変調側波帯の各々に対
し、前記第２グラフにおいて対応する第１群のラインを
使用して、前記回転量ｒが変更されるときに前記側波帯
がマッピングされる個々の周波数を表示する段階と、 前記第２グラフにおいて該第２グラフの前記第１軸に沿
い適切な位置にて前記第２グラフの前記第２軸の方向に
延在する１つ以上の対応第２ラインを使用して、前記出
力信号の前記所望周波数範囲における１つ以上の周波数
を表示する段階と、 前記第２グラフにおいて、前記第２ラインの内で前記第
１群のラインのいずれによっても交差されない部分を含
む領域を特定する段階と、 前記第１および第２グラフの一方においてそのようにし
て特定された領域に対応する回転量ｒの範囲から、前記
混合信号回路により使用されるべき前記回転量ｒを選択
する段階と、を備えることを特徴とする回転量を選択す
る方法。 - 【請求項７】 制御信号に依存して連続的な動作サイク
ルにおいて一群の回転ディジタル信号を発生し、前記群
の内で所定状態を有する前記ディジタル信号の個数と、
回転量ｒとを特定し、前記サイクルの内で先のサイクル
における前記群に対して現在のサイクルにおける前記群
が回転される前記ディジタル信号の個数を特定するディ
ジタル信号発生回路であって、該ディジタル信号発生回
路は、 複数の信号生成回路であって、各々が自身に固有的に割
当てられた回路ＩＤを有すると共に、各々が前記各サイ
クルにおいて、前記割当てられた回路ＩＤに依存する回
転済ＩＤ信号であって先のサイクルにおける回転済ＩＤ
信号から前記回転量ｒだけ異なる回転済ＩＤ信号を生成
すべく、且つ、前記回転済ＩＤ信号と前記制御信号との
比較に依存して前記ディジタル信号をその信号生成回路
に対し前記所定状態へと設定すべく、作用可能な複数の
信号生成回路を備え、 前記信号生成回路の各々は、 前記回転済ＩＤ信号の第１部分を生成すると共に前記回
転済ＩＤ信号の該部分を前記制御信号の第１部分と比較
すべく作用可能な第１回路部分と、 前記回転済ＩＤ信号の第２部分を生成すると共に該部分
を前記制御信号の第２部分と比較すべく作用可能な第２
回路部分と、を備え、且つ、 前記第２回路部分は前記回転済ＩＤ信号の前記第２部分
を生成する一方、前記第１回路部分は前記回転済ＩＤ信
号の前記第１部分を前記制御信号の前記第１部分と比較
することを特徴とするディジタル信号発生回路。 - 【請求項８】 一連の動作サイクルを行うように働く混
合信号回路であって、予め定められた所望範囲周波数に
おける周波数を有する出力信号を協働して生成する複数
の回路セグメントを有するアナログ回路と、前記セグメ
ントのそれぞれに対して適用すべく一群のディジタル信
号を前記各サイクルにおいて発生するディジタル回路と
を備え、回転の結果として前記出力信号の周波数スペク
トル内に存在する各周波数成分である１つ以上の各回転
成分が、前記予め定められた所望範囲の外側の、１つ以
上の事前選択周波数へとまたは事前選択狭幅帯域周波数
へとマッピングされるように、各サイクルにおいて各セ
グメントに適用される各ディジタル信号は先のサイクル
において適用された各ディジタル信号と比較してｒ個の
セグメントだけ回転される、混合信号回路により使用さ
れるべき回転量ｒを選択する方法において使用されるコ
ンピュータプログラムであって、 該プログラムは、 周波数を表す第１軸と、該第１軸に直交すると共に前記
回転量ｒを表す第２軸とを有するグラフをプロットする
プロットコード部分と、 事前選択された複数の低次数回転成分の各々に対し、前
記グラフにおける対応第１ラインを使用して、前記回転
量ｒが変化せしめられるときに当該成分がマッピングさ
れる個々の周波数を表示する回転成分表示コード部分
と、 前記グラフにおいて前記第１軸に沿い適切な位置にて前
記第２軸の方向に延在する１つ以上の対応第２ラインを
使用して、前記出力信号の前記所望周波数範囲における
１つ以上の周波数を表示する出力信号表示コード部分
と、を備えることにより、 前記グラフにおいて、前記第２ラインの内で前記第１ラ
インのいずれによっても交差されない部分を含む領域の
特定と、 そのようにして特定された領域に対応する回転量ｒの範
囲から、前記混合信号回路により使用されるべき前記回
転量ｒの選択と、を促進するコンピュータプログラムを
記憶するコンピュータ可読記録媒体。 - 【請求項９】 一連の動作サイクルを行うように働く混
合信号回路であって、予め定められた所望範囲周波数に
おける周波数を有する出力信号を協働して生成する複数
の回路セグメントを有するアナログ回路と、前記セグメ
ントのそれぞれに対して適用すべく一群のディジタル信
号を前記各サイクルにおいて発生するディジタル回路と
を備え、回転の結果として前記出力信号の周波数スペク
トル内に存在する各周波数成分である１つ以上の各回転
成分が、前記予め定められた所望範囲の外側の、１つ以
上の事前選択周波数へとまたは事前選択狭幅帯域周波数
へとマッピングされるように、各サイクルにおいて各セ
グメントに適用される各ディジタル信号は先のサイクル
において適用された各ディジタル信号と比較してｒ個の
セグメントだけ回転される、混合信号回路により使用さ
れるべき回転量ｒを選択する方法において使用されるコ
ンピュータプログラムであって、 該プログラムは、 周波数を表す第１軸と、該第１軸に直交すると共に前記
回転量ｒを表す第２軸とを有するグラフをプロットする
プロットコード部分と、 事前選択された複数の有意な相互変調側波帯の各々に対
し、前記グラフにおいて対応する第１群のラインを使用
して、前記回転量が変更されるときに前記側波帯がマッ
ピングされる個々の周波数を表示する相互変調側波帯表
示コード部分と、 前記グラフにおいて前記第１軸に沿い適切な位置にて前
記第２軸の方向に延在する１つ以上の対応第２ラインを
使用して、前記出力信号の前記所望周波数範囲における
１つ以上の周波数を表示する出力信号表示コード部分
と、 を備えることにより、 前記グラフにおいて、前記第２ラインの内で前記第１ラ
インのいずれによっても交差されない部分を含む領域の
特定と、 そのようにして特定された領域に対応する回転量ｒの範
囲から、前記混合信号回路により使用されるべき前記回
転量の選択と、を促進するコンピュータプログラムを記
憶するコンピュータ可読記録媒体。 - 【請求項１０】 一連の動作サイクルを行うように働く
混合信号回路であって、予め定められた所望範囲周波数
における周波数を有する出力信号を協働して生成する複
数の回路セグメントを有するアナログ回路と、前記セグ
メントのそれぞれに対して適用すべく一群のディジタル
信号を前記各サイクルにおいて発生するディジタル回路
とを備え、回転の結果として前記出力信号の周波数スペ
クトル内に存在する各周波数成分である１つ以上の各回
転成分が、前記予め定められた所望範囲の外側の、１つ
以上の事前選択周波数へとまたは事前選択狭幅帯域周波
数へとマッピングされるように、各サイクルにおいて各
セグメントに適用される各ディジタル信号は先のサイク
ルにおいて適用された各ディジタル信号と比較してｒ個
のセグメントだけ回転される、混合信号回路により使用
されるべき回転量ｒを選択する方法において使用される
コンピュータプログラムであって、該プログラムは、 周波数を表示する第１軸と、該第１軸に直交すると共に
前記回転量ｒを表示する第２軸とを有する第１グラフを
プロットする第１プロットコード部分と、 事前選択された複数の低次数回転成分の各々に対し、前
記第１グラフにおける対応第１ラインを使用して、前記
回転量ｒが変化せしめられるときに当該成分がマッピン
グされる個々の周波数を表示する回転成分表示部分と、 前記第１グラフにおいて該第１グラフの前記第１軸に沿
い適切な位置にて該第１グラフの前記第２軸の方向に延
在する１つ以上の対応第２ラインを使用して、前記出力
信号の前記所望周波数範囲における１つ以上の周波数を
表示する第１出力信号表示コード部分と、 周波数を表示する第１軸と、該第１軸に直交すると共に
前記回転量ｒを表示する第２軸とを有する第２グラフを
プロットする第２プロットコード部分と、 事前選択された複数の有意な相互変調側波帯の各々に対
し、前記第２グラフにおいて対応する第１群のラインを
使用して、前記回転量ｒが変更されるときに前記側波帯
がマッピングされる個々の周波数を表示する相互変調側
波帯表示コード部分と、 前記第２グラフにおいて該第２グラフの前記第１軸に沿
い適切な位置にて前記第２グラフの前記第２軸の方向に
延在する１つ以上の対応第２ラインを使用して、前記出
力信号の前記所望周波数範囲における１つ以上の周波数
を表示する第２出力信号表示コード部分と、を備えるこ
とにより、 前記第１グラフにおいて、前記第２ラインの内で前記第
１ラインのいずれによっても交差されない部分を含む領
域の特定と、 前記第２グラフにおいて、前記第２ラインの内で前記第
１ラインのいずれによっても交差されない部分を含む領
域の特定と、 前記第１および第２グラフの一方においてそのようにし
て特定された領域に対応する回転量ｒの範囲から、前記
混合信号回路により使用されるべき前記回転量ｒの選択
と、を促進するコンピュータプログラムを記憶するコン
ピュータ可読記録媒体。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GBGB9926650.4A GB9926650D0 (en) | 1999-11-10 | 1999-11-10 | Noise shaping in segmented mixed-signal circuitry |
| GB0002049A GB0002049D0 (en) | 1999-11-10 | 2000-01-28 | Noise-shaping in segmented mixed-signal circuitry |
| EP00309413:3 | 2000-10-26 | ||
| EP9926650:4 | 2000-10-26 | ||
| EP00309413A EP1100203B1 (en) | 1999-11-10 | 2000-10-26 | Noise shaping in segmented mixed-signal circuitry |
| EP0002049:5 | 2000-10-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001237704A true JP2001237704A (ja) | 2001-08-31 |
| JP3980825B2 JP3980825B2 (ja) | 2007-09-26 |
Family
ID=26243511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000343216A Expired - Fee Related JP3980825B2 (ja) | 1999-11-10 | 2000-11-10 | セグメント化混合信号回路におけるノイズ整形方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6456218B1 (ja) |
| EP (3) | EP1100203B1 (ja) |
| JP (1) | JP3980825B2 (ja) |
| DE (3) | DE60030599T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496129B2 (en) * | 2000-10-26 | 2002-12-17 | Fujitsu Limited | Segmented circuitry |
| JP2010526519A (ja) * | 2007-05-03 | 2010-07-29 | クゥアルコム・インコーポレイテッド | 回路および動的に回路素子を選択するための方法 |
| JP2013505665A (ja) * | 2009-09-22 | 2013-02-14 | メディア テック シンガポール ピーティーイー．リミテッド | マルチレベルのスクランブルを用いたデジタルアナログ変換器システム及び方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7046181B2 (en) * | 2001-11-21 | 2006-05-16 | Analog Devices, Inc. | 2n-1 Shuffling network |
| WO2003052940A2 (en) * | 2001-12-18 | 2003-06-26 | Koninklijke Philips Electronics N.V. | Digital to analogue converter |
| US6762702B2 (en) * | 2002-01-24 | 2004-07-13 | Broadcom Corporation | Shuffler apparatus and related dynamic element matching technique for linearization of unit-element digital-to-analog converters |
| US6614377B1 (en) * | 2002-02-08 | 2003-09-02 | Analog Devices, Inc. | Data-directed scrambler for noise-shaping mixed-signal converters with an arbitrary number of quantization levels |
| KR20060027821A (ko) * | 2003-06-27 | 2006-03-28 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 디지털-아날로그 변환기 및 변환 방법 |
| DE10331545A1 (de) * | 2003-07-11 | 2005-02-10 | Infineon Technologies Ag | Digital-Analog-Wandler und Verfahren zur Digital-Analog-Wandlung |
| US7193548B2 (en) * | 2004-01-30 | 2007-03-20 | Hrl Laboratories, Llc | Switching arrangement and DAC mismatch shaper using the same |
| US7375667B2 (en) * | 2006-09-19 | 2008-05-20 | Agilent Technologies, Inc. | Discrete synthesis using staggered Nyquist regions avoids guard band induced holes near a Nyquist limit |
| EP2026467B1 (en) * | 2007-07-30 | 2011-07-13 | ST-Ericsson SA | Current steering digital-analog converter particularly insensitive to packaging stresses |
| US7705757B2 (en) * | 2007-11-30 | 2010-04-27 | Analog Devices, Inc. | Gain matching method and system for single bit gain ranging analog-to-digital converter |
| CN105099458B (zh) * | 2014-05-09 | 2018-06-29 | 中芯国际集成电路制造(上海)有限公司 | 温度计译码器 |
| JP7099904B2 (ja) * | 2018-08-21 | 2022-07-12 | 株式会社メガチップス | デコーダ回路およびデコーダ回路の設計方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6347058Y2 (ja) * | 1980-03-03 | 1988-12-06 | ||
| DE3771408D1 (de) | 1986-07-21 | 1991-08-22 | Itt Ind Gmbh Deutsche | Monolithisch integrierter digital/analog-wandler. |
| DE3778554D1 (de) | 1987-12-10 | 1992-05-27 | Itt Ind Gmbh Deutsche | Digital/analog-wandler mit zyklischer ansteuerung von stromquellen. |
| GB8803627D0 (en) * | 1988-02-17 | 1988-03-16 | Data Conversion Systems Ltd | Digital to analogue converter |
| US5539405A (en) * | 1993-07-29 | 1996-07-23 | Cirrus Logic, Inc. | DAC achieving monotonicity with equal sources and shift array therefor |
| US5404142A (en) * | 1993-08-05 | 1995-04-04 | Analog Devices, Incorporated | Data-directed scrambler for multi-bit noise shaping D/A converters |
| US5844515A (en) * | 1994-11-04 | 1998-12-01 | Lg Semicon Co., Ltd | Digital to analog converter and bias circuit therefor |
| JP3469326B2 (ja) * | 1994-08-16 | 2003-11-25 | バー−ブラウン・コーポレーション | デジタル−アナログ変換器 |
| US5760726A (en) * | 1996-08-23 | 1998-06-02 | Motorola, Inc. | Digital-to-analog converter with dynamic matching and bit splitting |
| US6124813A (en) * | 1997-06-06 | 2000-09-26 | Analog Devices, Inc. | Self-linearizing multi-bit DACs |
| JP3771006B2 (ja) | 1997-07-09 | 2006-04-26 | 株式会社ルネサステクノロジ | Ｄ／ａコンバータ |
| GB2333190B (en) | 1998-01-08 | 2002-03-27 | Fujitsu Ltd | Cell array circuitry |
-
2000
- 2000-10-26 EP EP00309413A patent/EP1100203B1/en not_active Expired - Lifetime
- 2000-10-26 DE DE60030599T patent/DE60030599T2/de not_active Expired - Lifetime
- 2000-10-26 DE DE60028262T patent/DE60028262T2/de not_active Expired - Lifetime
- 2000-10-26 EP EP04020211A patent/EP1492238B1/en not_active Expired - Lifetime
- 2000-10-26 DE DE60025141T patent/DE60025141T2/de not_active Expired - Lifetime
- 2000-10-26 EP EP04020210A patent/EP1492237B1/en not_active Expired - Lifetime
- 2000-11-09 US US09/708,677 patent/US6456218B1/en not_active Expired - Lifetime
- 2000-11-10 JP JP2000343216A patent/JP3980825B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6496129B2 (en) * | 2000-10-26 | 2002-12-17 | Fujitsu Limited | Segmented circuitry |
| JP2010526519A (ja) * | 2007-05-03 | 2010-07-29 | クゥアルコム・インコーポレイテッド | 回路および動的に回路素子を選択するための方法 |
| JP2013505665A (ja) * | 2009-09-22 | 2013-02-14 | メディア テック シンガポール ピーティーイー．リミテッド | マルチレベルのスクランブルを用いたデジタルアナログ変換器システム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6456218B1 (en) | 2002-09-24 |
| JP3980825B2 (ja) | 2007-09-26 |
| EP1492238B1 (en) | 2006-05-24 |
| EP1492237A3 (en) | 2005-03-02 |
| EP1492238A3 (en) | 2005-03-02 |
| DE60030599T2 (de) | 2006-12-21 |
| EP1492237A2 (en) | 2004-12-29 |
| EP1100203A2 (en) | 2001-05-16 |
| EP1492237B1 (en) | 2006-09-06 |
| DE60028262D1 (de) | 2006-06-29 |
| EP1100203B1 (en) | 2005-12-28 |
| DE60025141T2 (de) | 2006-06-29 |
| DE60028262T2 (de) | 2006-09-28 |
| EP1100203A3 (en) | 2004-05-06 |
| DE60030599D1 (de) | 2006-10-19 |
| EP1492238A2 (en) | 2004-12-29 |
| DE60025141D1 (de) | 2006-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3902434B2 (ja) | 混合信号回路 | |
| JP2001237704A (ja) | セグメント化混合信号回路におけるノイズ整形方法 | |
| Baird et al. | Linearity enhancement of multibit/spl Delta//spl Sigma/A/D and D/A converters using data weighted averaging | |
| CN100481730C (zh) | 用于校准数模转换器的方法和数模转换器 | |
| Lee et al. | Low-cost 14-bit current-steering DAC with a randomized thermometer-coding method | |
| US7719455B2 (en) | Dynamic element-matching method, multi-bit DAC using the method, and delta-sigma modulator and delta-sigma DAC including the multi-bit DAC | |
| McDonnell et al. | Compensation and calibration techniques for current-steering DACs | |
| Lee et al. | Nyquist-rate current-steering digital-to-analog converters with random multiple data-weighted averaging technique and $ Q^{N} $ rotated walk switching scheme | |
| EP1622272B1 (en) | Segmented circuitry | |
| EP1179889B1 (en) | Digital-to-analog conversion circuit | |
| US6753799B2 (en) | Randomizer for sigma-delta-type converter | |
| JP2000078015A (ja) | マルチビット型ｄ／ａ変換器及びデルタシグマ型ａ／ｄ変換器 | |
| US7567195B2 (en) | Digital-to-analog converter using selected single bit converter elements | |
| US7304593B2 (en) | Linearization circuit with digital element matching for digital-to-analog converters | |
| Lin et al. | High-speed DACs with random multiple data-weighted averaging algorithm | |
| Mohyar et al. | sfdr improvement algorithms for current-steering DACs | |
| WO2003052940A2 (en) | Digital to analogue converter | |
| Neitola et al. | A systematic approach for testing a DAC mismatch shaping method | |
| Tamura et al. | A multi-stage second order dynamic element matching with In-band mismatch noise reduction enhancement | |
| Lecklider | Flavored DACs for Every Application. | |
| Su et al. | New calibration technique of current-steering DAC |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050811 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070628 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130706 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |