JP2001320007A - 樹脂封止型半導体装置用フレーム - Google Patents

樹脂封止型半導体装置用フレーム

Info

Publication number
JP2001320007A
JP2001320007A JP2000135336A JP2000135336A JP2001320007A JP 2001320007 A JP2001320007 A JP 2001320007A JP 2000135336 A JP2000135336 A JP 2000135336A JP 2000135336 A JP2000135336 A JP 2000135336A JP 2001320007 A JP2001320007 A JP 2001320007A
Authority
JP
Japan
Prior art keywords
width
frame
semiconductor device
resin
dicing saw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000135336A
Other languages
English (en)
Inventor
Chikao Ikenaga
知加雄 池永
Koji Tomita
幸治 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2000135336A priority Critical patent/JP2001320007A/ja
Priority to SG200102572A priority patent/SG94812A1/en
Priority to US09/850,212 priority patent/US6744118B2/en
Publication of JP2001320007A publication Critical patent/JP2001320007A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H10W70/424—Cross-sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 一括モールドタイプの半導体装置に用いられ
るリードフレームを配列したフレームであって、ダイシ
ングにより個別化する際に生じる不具合をなるべく生じ
ないようにする。 【解決手段】 複数のリードフレーム１０がグリッドリ
ードＬを介してマトリックス状に配列されており、その
各リードフレーム１０上にそれぞれ半導体素子を配列
し、それらの半導体素子を一括してモールドした後、グ
リッドリードＬのところをダイシングソーで切断して個
々の樹脂封止型半導体装置を得るように用いられるフレ
ームＦにおいて、グリッドリードＬのところを表面或い
は裏面からのハーフエッチングにより形成した溝部によ
り肉薄とした構成にする。溝の幅をダイシングソーの幅
より大きくするとカットバリが少なくなり、小さくする
と金属粉の発塵が押さえられ、しかも切削時間が短くな
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレーム上
に半導体素子を搭載し、その外囲、特に半導体素子の上
面側をモールド樹脂で封止した樹脂封止型半導体装置の
技術分野に属するものである。
【０００２】
【従来の技術】近年、基板実装の高密度化に伴い、基板
実装される半導体製品の小型化・薄型化が要求されてい
る。ＬＳＩも、高集積化によるチップ数の削減とパッケ
ージの小型・軽量化が厳しく要求され、いわゆるＣＳＰ
（Chip Size Package)の普及が急速に進んでいる。特
に、リードフレームを用いた薄型の半導体製品の開発に
おいては、リードフレームに半導体素子を搭載し、その
搭載面をモールド樹脂で封止する片面封止タイプの樹脂
封止型半導体装置が開発されている。
【０００３】図１は樹脂封止型半導体装置の一例を示す
断面図、図２はその平面図である。これらの図に示され
る樹脂封止型半導体装置は、リードフレーム１の吊りリ
ード２で支持されたダイパッド３に搭載された半導体素
子４と、この半導体素子４の上面の電極とリードフレー
ム１の端子部５とを電気的に接続した金属細線６と、半
導体素子４の上側とダイパッド３の下側とを含む半導体
素子４の外囲領域を封止した封止樹脂７とを備えてい
る。この樹脂封止型半導体装置は、いわゆるアウターリ
ードが突き出ておらず、インナーリードとアウターリー
ドの両者が端子部５として一体となったノンリードタイ
プである。また、用いられているリードフレーム１は、
ダイパッド３が端子部より上方に位置するようにハーフ
エッチングされている。このように段差を有しているの
で、ダイパッド３の下側にも封止樹脂７を存在させるこ
とができ、ダイパッド非露出型であっても薄型を実現し
ている。
【０００４】上記のようなノンリードタイプの樹脂封止
型半導体装置は、半導体素子のサイズが小型であるた
め、１枚のフレームの幅方向に複数列配列して製造する
マトリックスタイプが主流である。そして、最近では、
コストダウンの要求から、図３に示すような個別にモー
ルドするタイプから、図４に示すような一括してモール
ドするタイプへ移行することが考えられている。
【０００５】個別モールドタイプは、図３（Ａ）に示す
ように、１枚のフレームＦ内に小さなサイズの個々のモ
ールドキャビティＣを分かれた状態で設けるようにし、
モールド後は金型により個別に打ち抜いて図３（Ｂ）に
示す半導体装置Ｓを得るものである。すなわち、半導体
素子を銀ペースト等によりリードフレームのダイパッド
上に搭載し、ワイヤーボンディングを実施した後、個々
の半導体素子を個別にモールドしてから、金型により個
々の半導体装置として打ち抜くのである。
【０００６】一括モールドタイプは、図４（Ａ）に示す
ように、１枚のフレームＦ内に大きなサイズの幾つかの
モールドキャビティＣを設けるようにし、その一つ一つ
のモールドキャビティＣ内には多数の半導体素子をマト
リックス状に配列し、それらの半導体素子を一括してモ
ールドした後、各リードフレームのグリッドリードＬの
ところをダイシングソーで切断して図４（Ｂ）に示す半
導体装置Ｓを得るものである。すなわち、半導体素子を
銀ペースト等によりリードフレームのダイパッド上に搭
載し、ワイヤーボンディングを実施した後、複数個配列
されている半導体素子を所定のキャビティサイズで一括
モールドしてから、ダイシングにより個片化するのであ
る。
【０００７】
【発明が解決しようとする課題】上記した一括モールド
タイプは、一度に多数の樹脂封止型半導体装置を製造で
きるので、製造効率がよいという利点がある。しかしな
がら、一括してモールドした後でダイシングにより個片
化する際に、モールド樹脂と金属のリードフレームを同
時にカットすることになるため、リードフレームの金属
がカットバリとして大きく張り出し、隣接する端子部ま
で張り出して短絡するという問題点がある。また、金属
粉の塵が発生して周囲を汚染したり、金属を削るために
ダイシングソーが消耗しやすいといった問題点もある。
【０００８】本発明は、このような問題点に鑑みてなさ
れたものであり、その目的とするところは、一括モール
ドタイプの半導体装置に用いられるリードフレームを配
列したフレームであって、ダイシング時に発生する金属
のカットバリを減少し、或いは金属の塵の発生を押さ
え、またダイシングソーの摩耗を減ずるようにした樹脂
封止型半導体装置用フレームを提供することにある。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
め、本発明の樹脂封止型半導体装置用フレームは、複数
のリードフレームがグリッドリードを介してマトリック
ス状に配列されており、その各リードフレーム上にそれ
ぞれ半導体素子を配列し、それらの半導体素子を一括し
てモールドした後、グリッドリードのところをダイシン
グソーで切断して個々の樹脂封止型半導体装置を得るよ
うに用いられるフレームにおいて、グリッドリードのと
ころを表面或いは裏面からのハーフエッチングにより形
成した溝部により肉薄としたことを特徴としている。
【００１０】そして、上記構成のリードフレームにおい
て、ハーフエッチングにより形成する溝部の幅をダイシ
ングソーの幅より大きくしてもよいし、或いは小さくし
てもよいものである。
【００１１】
【発明の実施の形態】次に、本発明の実施の形態を図面
を参照して説明する。図５は本発明に係るフレームの一
例を表側から見た平面図、図６は同じく一部拡大平面
図、図７は図６のＡ−Ａ断面図である。
【００１２】図５においてＦはリードフレーム用の１枚
の金属フレームで、３×４個のリードフレーム１０がグ
リッドリードＬを介してマトリックス状に配置されてい
る。グリッドリードＬは、隣接するリードフレーム１０
の端子部１１を接続しているところである。そして、図
６及び図７に示すように、グリッドリードＬのところを
通るようにして、裏面からハーフエッチングによりライ
ン状の溝部１２が設けられている。また、１２個のリー
ドフレーム全体の周囲にも同じ幅で溝部１２が設けられ
ている。
【００１３】このフレームＦを用いて樹脂封止型半導体
装置を製造する手順は次のようである。まず、フレーム
Ｆの各リードフレーム１０におけるダイパッド１３の上
にそれぞれ半導体素子を銀ペーストにより搭載し、端子
部１１と半導体素子の上面の電極との間にワイヤーボン
ディングを実施した後、１２個配列されている半導体素
子を所定のキャビティサイズで一括モールドしてから、
各リードフレームの端子部１１を残すようにしてグリッ
ドリードＬのところをダイシングソーで切断して個片化
する。
【００１４】なお、溝部１２の幅がダイシングソーの幅
と同じになると、ダイシングソーが溝部１２に嵌まり込
んで切断がスムースに進まなくなることがある。また、
ダイシングソーの位置合わせ精度により、切断面の金属
断面形状が各辺で異なり、基板実装時における基板接続
強度にバラツキが生じる。したがって、溝１２の幅はダ
イシングソーの幅より大きくするか小さくして切断がス
ムーズに行えるようにする。
【００１５】切断時において、ダイシングソーは、表側
からグリッドリードＬのところを通って金属と樹脂を切
断する。この場合、図７のように溝部１２の幅がダイシ
ングソーの幅ａより大きいと、溝部１２のところでは金
属が抜けているので、金属バリの発生が少なくなる。ま
た、図８のようにダイシングソーの幅ａより大きい幅の
溝部１２が表側にあってもバリは発生しにくいが、ダイ
シングソーは表側から切断するので、図７のように裏側
に溝１２がある方が好ましい。
【００１６】また、図９のように溝部１２の幅がダイシ
ングソーの幅ａより小さいと、金属を切断するのでバリ
は発生するものの、切削すべき金属量が少ないので、金
属粉の発塵は押さえられ、しかも切削時間は短くて済む
ことになる。
【００１７】
【発明の効果】以上説明したように、本発明は、複数の
リードフレームがグリッドリードを介してマトリックス
状に配列されており、その各リードフレーム上にそれぞ
れ半導体素子を配列し、それらの半導体素子を一括して
モールドした後、グリッドリードのところをダイシング
ソーで切断して個々の樹脂封止型半導体装置を得るよう
に用いられるフレームにおいて、グリッドリードのとこ
ろを表面或いは裏面からのハーフエッチングにより形成
した溝部により肉薄とした構成を採ったので、溝の幅を
ダイシングソーの幅より大きくした場合は、ダイシング
によるカット断面の面積が減少し、カットバリが少なく
なってバリとして大きく張り出すことがなくなり、短絡
事故が皆無となる。また、溝の幅をダイシングソーの幅
より小さくした場合は、切削量が減少することにより、
金属粉の発塵が押さえられ、しかも切削時間が短くな
り、ダイシングソーの損傷も少なくなるという効果があ
る。
【図面の簡単な説明】
【図１】樹脂封止型半導体装置の一例を示す断面図であ
る。
【図２】図１に示す樹脂封止型半導体装置の平面図であ
る。
【図３】個別モールドタイプの説明図である。
【図４】一括モールドタイプの説明図である。
【図５】本発明に係るフレームの一例を表側から見た平
面図である。
【図６】図５に示すフレームの一部拡大平面図である。
【図７】図６のＡ−Ａ断面図である。
【図８】図６の変形例を示す断面図である。
【図９】フレームの別の例を図７に対応して示す断面図
である。
【図１０】図９の変形例を示す断面図である。
【符号の説明】
１ リードフレーム ２ リード ３ ダイパッド ４ 半導体素子 ５ 端子部 ６ 金属細線 ７ 封止樹脂 Ｃ モールドキャビティ Ｆ フレーム Ｌ グリッドリード Ｓ 半導体装置 １０ リードフレーム １１ 端子部 １２ 溝部 １３ ダイパッド

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 複数のリードフレームがグリッドリード
    を介してマトリックス状に配列されており、その各リー
    ドフレーム上にそれぞれ半導体素子を配列し、それらの
    半導体素子を一括してモールドした後、グリッドリード
    のところをダイシングソーで切断して個々の樹脂封止型
    半導体装置を得るように用いられるフレームにおいて、
    グリッドリードのところを表面或いは裏面からのハーフ
    エッチングにより形成した溝部により肉薄としたことを
    特徴とする樹脂封止型半導体装置用フレーム。
  2. 【請求項２】 溝部の幅をダイシングソーの幅より大き
    くした請求項１に記載の樹脂封止型半導体装置用フレー
    ム。
  3. 【請求項３】 溝部の幅をダイシングソーの幅より小さ
    くした請求項１に記載の樹脂封止型半導体装置用フレー
    ム。
JP2000135336A 2000-05-09 2000-05-09 樹脂封止型半導体装置用フレーム Pending JP2001320007A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000135336A JP2001320007A (ja) 2000-05-09 2000-05-09 樹脂封止型半導体装置用フレーム
SG200102572A SG94812A1 (en) 2000-05-09 2001-04-30 Frame for semiconductor package
US09/850,212 US6744118B2 (en) 2000-05-09 2001-05-07 Frame for semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000135336A JP2001320007A (ja) 2000-05-09 2000-05-09 樹脂封止型半導体装置用フレーム

Publications (1)

Publication Number Publication Date
JP2001320007A true JP2001320007A (ja) 2001-11-16

Family

ID=18643426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000135336A Pending JP2001320007A (ja) 2000-05-09 2000-05-09 樹脂封止型半導体装置用フレーム

Country Status (3)

Country Link
US (1) US6744118B2 (ja)
JP (1) JP2001320007A (ja)
SG (1) SG94812A1 (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222906A (ja) * 2001-01-25 2002-08-09 Rohm Co Ltd 半導体装置の製造方法および半導体装置
US6700192B2 (en) 2001-10-16 2004-03-02 Shinko Electric Industries Co., Ltd. Leadframe and method of manufacturing a semiconductor device using the same
US6835600B2 (en) 2001-02-15 2004-12-28 Matsushita Electric Industrial Co., Ltd Lead frame and method for fabricating resin-encapsulated semiconductor device using the same
KR100473338B1 (ko) * 2002-05-16 2005-03-08 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 그 봉지 방법
JP2008112961A (ja) * 2006-10-04 2008-05-15 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2008218469A (ja) * 2007-02-28 2008-09-18 Rohm Co Ltd 半導体装置の製造方法
JP2008282904A (ja) * 2007-05-09 2008-11-20 Denso Corp モールドパッケージおよびその製造方法
JP2009088412A (ja) * 2007-10-02 2009-04-23 Renesas Technology Corp 半導体装置の製造方法
JP2012109459A (ja) * 2010-11-18 2012-06-07 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法
JP2012164877A (ja) * 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
JP2013247131A (ja) * 2012-05-23 2013-12-09 Renesas Electronics Corp 半導体装置の製造方法
JP2015185619A (ja) * 2014-03-20 2015-10-22 日立マクセル株式会社 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法
JP2016034011A (ja) * 2014-02-21 2016-03-10 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2016105524A (ja) * 2016-03-10 2016-06-09 大日本印刷株式会社 リードフレームおよびリードフレームの製造方法
JP2016143730A (ja) * 2015-01-30 2016-08-08 Ｓｈマテリアル株式会社 リードフレーム及びその製造方法
JP2017123479A (ja) * 2017-03-07 2017-07-13 大日本印刷株式会社 リードフレームおよびリードフレームの製造方法
WO2017126393A1 (ja) * 2016-01-19 2017-07-27 株式会社三井ハイテック リードフレーム及びその製造方法
JP2018098467A (ja) * 2016-12-16 2018-06-21 Ｊｘ金属株式会社 回路基板用金属板、回路基板、パワーモジュール、金属板成形品及び、回路基板の製造方法
CN109524389A (zh) * 2017-09-19 2019-03-26 东芝存储器株式会社 半导体装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4349541B2 (ja) * 2000-05-09 2009-10-21 大日本印刷株式会社 樹脂封止型半導体装置用フレーム
SG112799A1 (en) * 2000-10-09 2005-07-28 St Assembly Test Services Ltd Leaded semiconductor packages and method of trimming and singulating such packages
AU2002228773A1 (en) * 2000-10-31 2002-05-15 Motorola, Inc. A leadframe and semiconductor package
TW533566B (en) * 2002-01-31 2003-05-21 Siliconware Precision Industries Co Ltd Short-prevented lead frame and method for fabricating semiconductor package with the same
EP1556894A4 (en) * 2002-09-30 2009-01-14 Advanced Interconnect Tech Ltd THERMALLY IMPROVED SEALING FOR SINGLE-LOCKING ASSEMBLY
JP3666594B2 (ja) * 2002-10-17 2005-06-29 ローム株式会社 パッケージ型電子部品におけるリード端子の切断方法
GB0303285D0 (en) * 2003-02-13 2003-03-19 Atlantic Technology Uk Ltd Electronic component packaging
TW200418149A (en) * 2003-03-11 2004-09-16 Siliconware Precision Industries Co Ltd Surface-mount-enhanced lead frame and method for fabricating semiconductor package with the same
US7153724B1 (en) * 2003-08-08 2006-12-26 Ns Electronics Bangkok (1993) Ltd. Method of fabricating no-lead package for semiconductor die with half-etched leadframe
US6929485B1 (en) * 2004-03-16 2005-08-16 Agilent Technologies, Inc. Lead frame with interdigitated pins
KR20080003802A (ko) * 2005-04-15 2008-01-08 로무 가부시키가이샤 반도체 장치 및 반도체 장치의 제조 방법
US20070065984A1 (en) * 2005-09-22 2007-03-22 Lau Daniel K Thermal enhanced package for block mold assembly
US7943431B2 (en) * 2005-12-02 2011-05-17 Unisem (Mauritius) Holdings Limited Leadless semiconductor package and method of manufacture
TWM361100U (en) * 2008-11-27 2009-07-11 Lingsen Precision Ind Ltd Lead frame
TWM357705U (en) * 2008-12-30 2009-05-21 Lingsen Precision Ind Ltd Lead frame for quad flat leadless package
US8609467B2 (en) * 2009-03-31 2013-12-17 Sanyo Semiconductor Co., Ltd. Lead frame and method for manufacturing circuit device using the same
US8501539B2 (en) * 2009-11-12 2013-08-06 Freescale Semiconductor, Inc. Semiconductor device package
US9000589B2 (en) 2012-05-30 2015-04-07 Freescale Semiconductor, Inc. Semiconductor device with redistributed contacts
US8841758B2 (en) 2012-06-29 2014-09-23 Freescale Semiconductor, Inc. Semiconductor device package and method of manufacture
JP6143468B2 (ja) * 2013-01-11 2017-06-07 株式会社三井ハイテック リードフレーム
JP6695166B2 (ja) * 2016-02-23 2020-05-20 株式会社三井ハイテック リードフレーム、及び半導体パッケージの製造方法
CN106373935B (zh) * 2016-10-20 2019-04-16 江苏长电科技股份有限公司 一种无基岛框架封装工艺及其封装结构
US12400939B2 (en) * 2021-08-12 2025-08-26 Texas Instruments Incorporated Packaged semiconductor device including heat slug

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法
JPH09162342A (ja) * 1995-12-13 1997-06-20 Fujitsu Ltd 半導体装置及びその製造方法
JPH09298256A (ja) * 1996-03-07 1997-11-18 Matsushita Electron Corp 電子部品とその製造方法及びそれに用いるリードフレームと金型
JPH11191561A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000091488A (ja) * 1998-09-08 2000-03-31 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材
JP2000294715A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd 半導体装置及び半導体装置の製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862246A (en) * 1984-09-26 1989-08-29 Hitachi, Ltd. Semiconductor device lead frame with etched through holes
JPH04280462A (ja) 1991-03-08 1992-10-06 Mitsubishi Electric Corp リードフレームおよびこのリードフレームを使用した半導体装置
JPH0575006A (ja) 1991-09-18 1993-03-26 Fujitsu Ltd リードフレーム及び樹脂封止型半導体装置
JP3257904B2 (ja) 1994-08-11 2002-02-18 新光電気工業株式会社 リードフレームとその製造方法
JP3309686B2 (ja) * 1995-03-17 2002-07-29 セイコーエプソン株式会社 樹脂封止型半導体装置及びその製造方法
JP3426811B2 (ja) 1995-10-18 2003-07-14 株式会社東芝 半導体装置およびその製造方法
JPH09283545A (ja) * 1996-04-10 1997-10-31 Oki Electric Ind Co Ltd 樹脂封止型半導体装置及びその製造方法
JPH1022443A (ja) * 1996-07-05 1998-01-23 Hitachi Cable Ltd リードフレーム
JP3012816B2 (ja) 1996-10-22 2000-02-28 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
TW351008B (en) 1996-12-24 1999-01-21 Matsushita Electronics Corp Lead holder, manufacturing method of lead holder, semiconductor and manufacturing method of semiconductor
US6100598A (en) 1997-03-06 2000-08-08 Nippon Steel Semiconductor Corporation Sealed semiconductor device with positional deviation between upper and lower molds
JP2928190B2 (ja) * 1997-04-09 1999-08-03 九州日本電気株式会社 テーピングリードフレーム
JP3027954B2 (ja) 1997-04-17 2000-04-04 日本電気株式会社 集積回路装置、その製造方法
JP2915892B2 (ja) * 1997-06-27 1999-07-05 松下電子工業株式会社 樹脂封止型半導体装置およびその製造方法
JP3892139B2 (ja) 1998-03-27 2007-03-14 株式会社ルネサステクノロジ 半導体装置
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
JP3764587B2 (ja) 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
US6281568B1 (en) * 1998-10-21 2001-08-28 Amkor Technology, Inc. Plastic integrated circuit device package and leadframe having partially undercut leads and die pad
JP2000188366A (ja) 1998-12-24 2000-07-04 Hitachi Ltd 半導体装置
CN1322574C (zh) * 1999-07-30 2007-06-20 日本板硝子株式会社 在切割区中设置的槽的结构及其应用
JP3444410B2 (ja) * 2000-03-23 2003-09-08 株式会社三井ハイテック リードフレームおよび半導体装置の製造方法
US6355502B1 (en) 2000-04-25 2002-03-12 National Science Council Semiconductor package and method for making the same
US6400004B1 (en) 2000-08-17 2002-06-04 Advanced Semiconductor Engineering, Inc. Leadless semiconductor package

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0982741A (ja) * 1995-09-19 1997-03-28 Seiko Epson Corp チップキャリアの構造およびその製造方法
JPH09162342A (ja) * 1995-12-13 1997-06-20 Fujitsu Ltd 半導体装置及びその製造方法
JPH09298256A (ja) * 1996-03-07 1997-11-18 Matsushita Electron Corp 電子部品とその製造方法及びそれに用いるリードフレームと金型
JPH11191561A (ja) * 1997-12-26 1999-07-13 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000091488A (ja) * 1998-09-08 2000-03-31 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材
JP2000294715A (ja) * 1999-04-09 2000-10-20 Hitachi Ltd 半導体装置及び半導体装置の製造方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222906A (ja) * 2001-01-25 2002-08-09 Rohm Co Ltd 半導体装置の製造方法および半導体装置
US6835600B2 (en) 2001-02-15 2004-12-28 Matsushita Electric Industrial Co., Ltd Lead frame and method for fabricating resin-encapsulated semiconductor device using the same
US6700192B2 (en) 2001-10-16 2004-03-02 Shinko Electric Industries Co., Ltd. Leadframe and method of manufacturing a semiconductor device using the same
KR100473338B1 (ko) * 2002-05-16 2005-03-08 앰코 테크놀로지 코리아 주식회사 반도체패키지용 리드프레임 및 그 봉지 방법
JP2008112961A (ja) * 2006-10-04 2008-05-15 Rohm Co Ltd 半導体装置の製造方法および半導体装置
JP2008218469A (ja) * 2007-02-28 2008-09-18 Rohm Co Ltd 半導体装置の製造方法
JP2008282904A (ja) * 2007-05-09 2008-11-20 Denso Corp モールドパッケージおよびその製造方法
JP2009088412A (ja) * 2007-10-02 2009-04-23 Renesas Technology Corp 半導体装置の製造方法
JP2012109459A (ja) * 2010-11-18 2012-06-07 Dainippon Printing Co Ltd リードフレームおよびリードフレームの製造方法
JP2012164877A (ja) * 2011-02-08 2012-08-30 Shinko Electric Ind Co Ltd リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
US9153527B2 (en) 2012-05-23 2015-10-06 Renesas Electronics Corporation Method of manufacturing semiconductor device
US8772090B2 (en) 2012-05-23 2014-07-08 Renesas Electronics Corporation Method of manufacturing semiconductor device
JP2013247131A (ja) * 2012-05-23 2013-12-09 Renesas Electronics Corp 半導体装置の製造方法
JP2016034011A (ja) * 2014-02-21 2016-03-10 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2015185619A (ja) * 2014-03-20 2015-10-22 日立マクセル株式会社 半導体装置用基板、当該基板の製造方法、半導体装置、及び半導体装置の製造方法
JP2016143730A (ja) * 2015-01-30 2016-08-08 Ｓｈマテリアル株式会社 リードフレーム及びその製造方法
CN108475669A (zh) * 2016-01-19 2018-08-31 株式会社三井高科技 引线框架及其制造方法
WO2017126393A1 (ja) * 2016-01-19 2017-07-27 株式会社三井ハイテック リードフレーム及びその製造方法
JP2017130524A (ja) * 2016-01-19 2017-07-27 株式会社三井ハイテック リードフレーム及びその製造方法
JP2016105524A (ja) * 2016-03-10 2016-06-09 大日本印刷株式会社 リードフレームおよびリードフレームの製造方法
JP2018098467A (ja) * 2016-12-16 2018-06-21 Ｊｘ金属株式会社 回路基板用金属板、回路基板、パワーモジュール、金属板成形品及び、回路基板の製造方法
WO2018110104A1 (ja) * 2016-12-16 2018-06-21 Ｊｘ金属株式会社 回路基板用金属板、回路基板、パワーモジュール、金属板成形品及び、回路基板の製造方法
JP2017123479A (ja) * 2017-03-07 2017-07-13 大日本印刷株式会社 リードフレームおよびリードフレームの製造方法
CN109524389A (zh) * 2017-09-19 2019-03-26 东芝存储器株式会社 半导体装置

Also Published As

Publication number Publication date
SG94812A1 (en) 2003-03-18
US20010042904A1 (en) 2001-11-22
US6744118B2 (en) 2004-06-01

Similar Documents

Publication Publication Date Title
JP2001320007A (ja) 樹脂封止型半導体装置用フレーム
JP3444410B2 (ja) リードフレームおよび半導体装置の製造方法
CN101656234B (zh) 先进四方扁平无引脚封装结构及其制造方法
CN101847584B (zh) 基于引线框架的快闪存储器卡的制造方法
EP1187202A2 (en) Semiconductor package
US20030015775A1 (en) Resin-encapsulation semiconductor device and method for fabricating the same
JP2002083918A (ja) リードフレーム及び半導体装置
US20180122731A1 (en) Plated ditch pre-mold lead frame, semiconductor package, and method of making same
US20020149090A1 (en) Lead frame and semiconductor package
JP4373122B2 (ja) 樹脂封止型半導体装置とその製造方法
US20030116833A1 (en) Lead-frame strip and method of manufacturing semiconductor packages using the same
JP4840893B2 (ja) 樹脂封止型半導体装置用フレーム
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4467903B2 (ja) 樹脂封止型半導体装置
US20020048851A1 (en) Process for making a semiconductor package
JP4475785B2 (ja) 樹脂封止型半導体装置の製造方法
JP5467506B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP4349541B2 (ja) 樹脂封止型半導体装置用フレーム
JP4416067B2 (ja) 樹脂封止型半導体装置の製造方法
JP5585637B2 (ja) 樹脂封止型半導体装置用フレーム
JP2002026222A (ja) 樹脂封止型半導体装置用リードフレーム
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法
JP2002026192A (ja) リードフレーム
JP2002026190A (ja) 樹脂封止型半導体装置
JP4356960B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091120