JP2002016007A - 化合物半導体エピタキシャルウェハ及びそれを用いた素子 - Google Patents
化合物半導体エピタキシャルウェハ及びそれを用いた素子Info
- Publication number
- JP2002016007A JP2002016007A JP2000197887A JP2000197887A JP2002016007A JP 2002016007 A JP2002016007 A JP 2002016007A JP 2000197887 A JP2000197887 A JP 2000197887A JP 2000197887 A JP2000197887 A JP 2000197887A JP 2002016007 A JP2002016007 A JP 2002016007A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial wafer
- compound semiconductor
- semiconductor epitaxial
- layer
- wafer according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Light Receiving Elements (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【課題】 高キャリア濃度の化合物半導体エピタキシャ
ルウェハ及びそれを用いた素子を提供する。 【解決手段】 化合物半導体エピタキシャルウェハに、
ｎ型ドーパントとしてＳｅ（若しくはＴｅ、Ｓ）を均一
ドープ法若しくはプレーナドープ法でドーピングしたＳ
ｅドープ層３ａを形成することにより、高キャリア濃度
のエピタキシャルウェハが得られる。このエピタキシャ
ルウェハを用いることにより寄生抵抗が低下し、高いｇ
ｍを有するＨＥＭＴが得られる。また、抵抗が低下する
ことにより、素子設計の自由度が大幅に増加する。
ルウェハ及びそれを用いた素子を提供する。 【解決手段】 化合物半導体エピタキシャルウェハに、
ｎ型ドーパントとしてＳｅ（若しくはＴｅ、Ｓ）を均一
ドープ法若しくはプレーナドープ法でドーピングしたＳ
ｅドープ層３ａを形成することにより、高キャリア濃度
のエピタキシャルウェハが得られる。このエピタキシャ
ルウェハを用いることにより寄生抵抗が低下し、高いｇ
ｍを有するＨＥＭＴが得られる。また、抵抗が低下する
ことにより、素子設計の自由度が大幅に増加する。
Description
【０００１】
【発明の属する技術分野】本発明は、化合物半導体エピ
タキシャルウェハ及びそれを用いた素子に関する。
タキシャルウェハ及びそれを用いた素子に関する。
【０００２】
【従来の技術】図５は従来の化合物半導体エピタキシャ
ルウェハの構造図である。
ルウェハの構造図である。
【０００３】このエピタキシャルウェハは、半絶縁ガリ
ウム砒素（ＧａＡｓ）基板７上に、インジウムアルミニ
ウム砒素（ＩｎＡｌＡｓ）／インジウムガリウム砒素
（ＩｎＧａＡｓ）Ｉｎ組成３０％以上の系のエピタキシ
ャル層を形成した高電子移動度トランジスタ（ＨＥＭ
Ｔ）用のエピタキシャルウェハである。
ウム砒素（ＧａＡｓ）基板７上に、インジウムアルミニ
ウム砒素（ＩｎＡｌＡｓ）／インジウムガリウム砒素
（ＩｎＧａＡｓ）Ｉｎ組成３０％以上の系のエピタキシ
ャル層を形成した高電子移動度トランジスタ（ＨＥＭ
Ｔ）用のエピタキシャルウェハである。
【０００４】このエピタキシャルウェハは、半絶縁Ｇａ
Ａｓ基板７上に基板との格子定数差の緩和のため、Ｉｎ
ＡｌＡｓからなるＩｎ組成をグレイデッドに変えたグレ
イデッドバッファ層６、ＩｎＧａＡｓからなるチャネル
層５、ＩｎＡｌＡｓからなるスペーサ層４、Ｓｉを均一
ドープ法若しくはプレーナドープ法によりドーピングし
たＩｎＡｌＡｓからなるＳｉドープ層３ｂ、ＩｎＡｌＡ
ｓからなるショットキーコンタクト層２、Ｓｉ、Ｓｅ、
Ｔｅ等を単体若しくは数種類ドーピングしたＩｎＧａＡ
ｓからなるオーミックコンタクト層１を順次形成したも
のである。
Ａｓ基板７上に基板との格子定数差の緩和のため、Ｉｎ
ＡｌＡｓからなるＩｎ組成をグレイデッドに変えたグレ
イデッドバッファ層６、ＩｎＧａＡｓからなるチャネル
層５、ＩｎＡｌＡｓからなるスペーサ層４、Ｓｉを均一
ドープ法若しくはプレーナドープ法によりドーピングし
たＩｎＡｌＡｓからなるＳｉドープ層３ｂ、ＩｎＡｌＡ
ｓからなるショットキーコンタクト層２、Ｓｉ、Ｓｅ、
Ｔｅ等を単体若しくは数種類ドーピングしたＩｎＧａＡ
ｓからなるオーミックコンタクト層１を順次形成したも
のである。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
た従来のエピタキシャルウェハは、ＩｎＡｌＡｓ層中に
Ｓｉのドーピングを行っても、ドーパントが結晶中に取
り込まれにくく、高キャリア濃度が得られなかった。ま
た、ＨＥＭＴ構造のキャリア供給層は高キャリア濃度で
ないと、ゲート電極とチャネル層との間の間隔が離れて
抵抗が高くなるという問題があった。
た従来のエピタキシャルウェハは、ＩｎＡｌＡｓ層中に
Ｓｉのドーピングを行っても、ドーパントが結晶中に取
り込まれにくく、高キャリア濃度が得られなかった。ま
た、ＨＥＭＴ構造のキャリア供給層は高キャリア濃度で
ないと、ゲート電極とチャネル層との間の間隔が離れて
抵抗が高くなるという問題があった。
【０００６】そこで、本発明の目的は、上記課題を解決
し、高キャリア濃度の化合物半導体エピタキシャルウェ
ハ及びそれを用いた素子を提供することにある。
し、高キャリア濃度の化合物半導体エピタキシャルウェ
ハ及びそれを用いた素子を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に本発明の化合物半導体エピタキシャルウェハは、半絶
縁ＧａＡｓ基板に、基板と格子定数が１％以上異なるＡ
ｌを含むIII-Ｖ族混晶層をＭＯＶＰＥ法で成長させた半
導体エピタキシャルウェハにおいて、ｎ型ドーパントと
してＳｅ、Ｔｅ、Ｓのうち少なくとも１種類のドーパン
トを均一ドープ法若しくはプレーナドープ法でドーピン
グしたドープ層を形成したものである。
に本発明の化合物半導体エピタキシャルウェハは、半絶
縁ＧａＡｓ基板に、基板と格子定数が１％以上異なるＡ
ｌを含むIII-Ｖ族混晶層をＭＯＶＰＥ法で成長させた半
導体エピタキシャルウェハにおいて、ｎ型ドーパントと
してＳｅ、Ｔｅ、Ｓのうち少なくとも１種類のドーパン
トを均一ドープ法若しくはプレーナドープ法でドーピン
グしたドープ層を形成したものである。
【０００８】上記構成に加え本発明の素子は化合物半導
体エピタキシャルウェハを用いた電界効果トランジスタ
であってもよい。
体エピタキシャルウェハを用いた電界効果トランジスタ
であってもよい。
【０００９】上記構成に加え本発明の素子は化合物半導
体エピタキシャルウェハを用いたバイポーラトランジス
タであってもよい。
体エピタキシャルウェハを用いたバイポーラトランジス
タであってもよい。
【００１０】上記構成に加え本発明の素子は化合物半導
体エピタキシャルウェハを用いた受光素子であってもよ
い。
体エピタキシャルウェハを用いた受光素子であってもよ
い。
【００１１】上記構成に加え本発明の素子は化合物半導
体エピタキシャルウェハを用いた発光素子であってもよ
い。
体エピタキシャルウェハを用いた発光素子であってもよ
い。
【００１２】上記構成に加え本発明の素子は化合物半導
体エピタキシャルウェハを用いた電界効果トランジス
タ、バイポーラトランジスタ、受光素子、発光素子を少
なくとも２種類組み合わせた複合素子であってもよい。
体エピタキシャルウェハを用いた電界効果トランジス
タ、バイポーラトランジスタ、受光素子、発光素子を少
なくとも２種類組み合わせた複合素子であってもよい。
【００１３】上記構成に加え本発明の素子は化合物半導
体エピタキシャルウェハを用いた電界効果トランジス
タ、バイポーラトランジスタ、受光素子、発光素子を少
なくとも２種類組み合わせた集積回路素子であってもよ
い。
体エピタキシャルウェハを用いた電界効果トランジス
タ、バイポーラトランジスタ、受光素子、発光素子を少
なくとも２種類組み合わせた集積回路素子であってもよ
い。
【００１４】
【発明の実施の形態】以下、本発明の実施の形態を添付
図面に基づいて詳述する。
図面に基づいて詳述する。
【００１５】図１は本発明の化合物半導体エピタキシャ
ルウェハの一実施の形態を示す構造図である。
ルウェハの一実施の形態を示す構造図である。
【００１６】本エピタキシャルウェハは、半絶縁ＧａＡ
ｓ基板７の上に、グレイデッドバッファ層６、チャネル
層５、スペーサ層４、Ｓｅドープ層３ａ、ショットキー
コンタクト層２及びオーミックコンタクト層１を順次形
成したものである。
ｓ基板７の上に、グレイデッドバッファ層６、チャネル
層５、スペーサ層４、Ｓｅドープ層３ａ、ショットキー
コンタクト層２及びオーミックコンタクト層１を順次形
成したものである。
【００１７】このエピタキシャルウェハ、ＩｎＡｌＡｓ
／ＩｎＧａＡｓ系ＨＥＭＴの積層構造を有し、ＭＯＶＰ
Ｅ法で成長したＩｎＡｌＡｓ／ＩｎＧａＡｓ系ドーパン
トとしてＳｅを用いたものである。なお、Ｓｅの代わり
にＴｅやＳを用いてもよく、Ｓｅ、Ｔｅ、Ｓのうち２種
類あるいは全部を用いてもよい。
／ＩｎＧａＡｓ系ＨＥＭＴの積層構造を有し、ＭＯＶＰ
Ｅ法で成長したＩｎＡｌＡｓ／ＩｎＧａＡｓ系ドーパン
トとしてＳｅを用いたものである。なお、Ｓｅの代わり
にＴｅやＳを用いてもよく、Ｓｅ、Ｔｅ、Ｓのうち２種
類あるいは全部を用いてもよい。
【００１８】すなわち、この化合物半導体エピタキシャ
ルウェハは、半絶縁ＧａＡｓ基板７に、半絶縁ＧａＡｓ
基板７と格子定数が１％以上異なるＡｌを含むIII-Ｖ族
混晶層をＭＯＶＰＥ法で成長させた半導体エピタキシャ
ルウェハであって、ｎ型ドーパントとしてＳｅ、Ｔｅ、
Ｓのうち少なくとも１種類を均一ドープ法若しくはプレ
ーナドープ法でドーピングしたドープ層を形成したもの
である。
ルウェハは、半絶縁ＧａＡｓ基板７に、半絶縁ＧａＡｓ
基板７と格子定数が１％以上異なるＡｌを含むIII-Ｖ族
混晶層をＭＯＶＰＥ法で成長させた半導体エピタキシャ
ルウェハであって、ｎ型ドーパントとしてＳｅ、Ｔｅ、
Ｓのうち少なくとも１種類を均一ドープ法若しくはプレ
ーナドープ法でドーピングしたドープ層を形成したもの
である。
【００１９】このようなドーパントを用いることによ
り、高キャリア濃度のエピタキシャルウェハが得られ
る。このため、寄生抵抗が低下し、高いｇｍ（相互コン
ダクタンス）を有するＨＥＭＴを作製することができ
る。また抵抗が低下することにより、素子設計の自由度
が大幅に増加する。
り、高キャリア濃度のエピタキシャルウェハが得られ
る。このため、寄生抵抗が低下し、高いｇｍ（相互コン
ダクタンス）を有するＨＥＭＴを作製することができ
る。また抵抗が低下することにより、素子設計の自由度
が大幅に増加する。
【００２０】
【実施例】次に具体的な数値を挙げて説明するが、本発
明はこれに限定されるものではない。
明はこれに限定されるものではない。
【００２１】（実施例）図２は本発明の化合物半導体エ
ピタキシャルウェハの一実例を示す構造図である。
ピタキシャルウェハの一実例を示す構造図である。
【００２２】本エピタキシャルウェハは、半絶縁ＧａＡ
ｓ基板７上にＭＯＶＰＥ法によりＩｎ組成を、半絶縁Ｇ
ａＡｓ基板７の側から０．１５、０．２３、０．３０、
０．３５、０．４０と徐々に増加させたｕｎ−ＩｎＡｌ
Ａｓからなるグレイデッドバッファ層６を膜厚が下から
１００ｎｍずつ計５００ｎｍの厚さになるまで成長さ
せ、そのグレイデッドバッファ層６の上に、チャネル層
５、スペーサ層４、Ｉｎ組成０．４０のＩｎＡｌＡｓか
らなる均一ドープ層としてのＳｅドープ層８ａを２００
ｎｍ成長させ、Ｓｅドープ層３ａの上にショットキーコ
ンタクト層２及びＳｉをドーピングしたＩｎ組成が０．
４１のｎ−ＩｎＧａＡｓからなるオーミックコンタクト
層１を２０ｎｍ成長させたものである。
ｓ基板７上にＭＯＶＰＥ法によりＩｎ組成を、半絶縁Ｇ
ａＡｓ基板７の側から０．１５、０．２３、０．３０、
０．３５、０．４０と徐々に増加させたｕｎ−ＩｎＡｌ
Ａｓからなるグレイデッドバッファ層６を膜厚が下から
１００ｎｍずつ計５００ｎｍの厚さになるまで成長さ
せ、そのグレイデッドバッファ層６の上に、チャネル層
５、スペーサ層４、Ｉｎ組成０．４０のＩｎＡｌＡｓか
らなる均一ドープ層としてのＳｅドープ層８ａを２００
ｎｍ成長させ、Ｓｅドープ層３ａの上にショットキーコ
ンタクト層２及びＳｉをドーピングしたＩｎ組成が０．
４１のｎ−ＩｎＧａＡｓからなるオーミックコンタクト
層１を２０ｎｍ成長させたものである。
【００２３】このエピタキシャルウェハの成長にはIII
族元素のＩｎ、Ａｌ、Ｇａをそれぞれトリメチルインジ
ウム（ＴＭＩ）、トリメチルアルミニウム（ＴＭＡ）、
トリメチルガリウム（ＴＭＧ）を用い、Ｖ族元素にはア
ルシンガス（ＡｓＨ3 ）、ドーパントにはセレン化水素
（Ｈ2 Ｓｅ）ガスが用いられている。
族元素のＩｎ、Ａｌ、Ｇａをそれぞれトリメチルインジ
ウム（ＴＭＩ）、トリメチルアルミニウム（ＴＭＡ）、
トリメチルガリウム（ＴＭＧ）を用い、Ｖ族元素にはア
ルシンガス（ＡｓＨ3 ）、ドーパントにはセレン化水素
（Ｈ2 Ｓｅ）ガスが用いられている。
【００２４】（比較例）図３は化合物半導体エピタキシ
ャルウェハの比較例を示す構造図である。
ャルウェハの比較例を示す構造図である。
【００２５】図２に示したエピタキシャルウェハとの相
違点は、ＳｉをドーピングしたＩｎＡｌＡｓ層を有する
点である。
違点は、ＳｉをドーピングしたＩｎＡｌＡｓ層を有する
点である。
【００２６】このエピタキシャルウェハは、半絶縁Ｇａ
Ａｓ基板７上に、グレイデッドバッファ層６、Ｓｉドー
プＩｎＡｌＡｓ層８ｂ及びオーミックコンタクト層１を
順次形成したものである。
Ａｓ基板７上に、グレイデッドバッファ層６、Ｓｉドー
プＩｎＡｌＡｓ層８ｂ及びオーミックコンタクト層１を
順次形成したものである。
【００２７】図４は図２に示したエピタキシャルウェハ
及び図３に示したエピタキシャルウェハのモル濃度に対
するキャリア濃度を示す図であり、横軸がモル濃度軸を
示し、縦軸がキャリア濃度軸を示している。
及び図３に示したエピタキシャルウェハのモル濃度に対
するキャリア濃度を示す図であり、横軸がモル濃度軸を
示し、縦軸がキャリア濃度軸を示している。
【００２８】図４よりＳｅドープがＳｉドープより高濃
度ドーピングに優れていることが分る。
度ドーピングに優れていることが分る。
【００２９】ここで、本実施例ではＧａＡｓ基板上にＩ
ｎ組成０．４０のＩｎＡｌＡｓ層を形成した場合で説明
したが、基板とドーピングするＡｌを含むエピタキシャ
ル層の格子定数差が１％以上異なる場合、全てのIII-Ｖ
族の組み合わせを形成した場合でも効果がある。
ｎ組成０．４０のＩｎＡｌＡｓ層を形成した場合で説明
したが、基板とドーピングするＡｌを含むエピタキシャ
ル層の格子定数差が１％以上異なる場合、全てのIII-Ｖ
族の組み合わせを形成した場合でも効果がある。
【００３０】なお、本実施例ではｎ型ドーパントとして
Ｓｅを用いた場合で説明したが、本発明はこれに限定さ
れずＳｅの代わりＴｅ若しくはＳを用いてもよい。
Ｓｅを用いた場合で説明したが、本発明はこれに限定さ
れずＳｅの代わりＴｅ若しくはＳを用いてもよい。
【００３１】また、本実施例ではＨＥＭＴ構造のエピタ
キシャル成長に適用した場合について説明したが、本発
明はこれに限定されずその他の素子、ヘテロ型を含むバ
イポーラ型トランジスタ、ＡＰＤ（アバランシェホトダ
イオード）、ＰＩＮダイオード等の受光素子、ＬＥＤ、
ＬＤ等の発光素子、これらを組み合わせた複合素子、集
積化したＩＣ等の全ての場合において有効である。
キシャル成長に適用した場合について説明したが、本発
明はこれに限定されずその他の素子、ヘテロ型を含むバ
イポーラ型トランジスタ、ＡＰＤ（アバランシェホトダ
イオード）、ＰＩＮダイオード等の受光素子、ＬＥＤ、
ＬＤ等の発光素子、これらを組み合わせた複合素子、集
積化したＩＣ等の全ての場合において有効である。
【００３２】以上において本発明によれば、ｎ型ドーパ
ントとしてＳｅ、Ｔｅ、Ｓのうち少くとも１種類のドー
パントを用いることにより、高キャリア濃度の化合物半
導体エピタキシャルウェハが得られる。このエピタキシ
ャルウェハを用いることにより寄生抵抗が低下し、高い
ｇｍを有するＨＥＭＴが得られる。また、抵抗が低下す
ることにより、素子設計の自由度が大幅に増加する。
ントとしてＳｅ、Ｔｅ、Ｓのうち少くとも１種類のドー
パントを用いることにより、高キャリア濃度の化合物半
導体エピタキシャルウェハが得られる。このエピタキシ
ャルウェハを用いることにより寄生抵抗が低下し、高い
ｇｍを有するＨＥＭＴが得られる。また、抵抗が低下す
ることにより、素子設計の自由度が大幅に増加する。
【００３３】
【発明の効果】以上要するに本発明によれば、次のよう
な優れた効果を発揮する。
な優れた効果を発揮する。
【００３４】高キャリア濃度の化合物半導体エピタキシ
ャルウェハ及びそれを用いた素子の提供を実現できる。
ャルウェハ及びそれを用いた素子の提供を実現できる。
【図１】本発明の化合物半導体エピタキシャルウェハの
一実施の形態を示す構造図である。
一実施の形態を示す構造図である。
【図２】本発明の化合物半導体エピタキシャルウェハの
一実例を示す構造図である。
一実例を示す構造図である。
【図３】化合物半導体エピタキシャルウェハの比較例を
示す構造図である。
示す構造図である。
【図４】図２に示したエピタキシャルウェハ及び図３に
示したエピタキシャルウェハのモル濃度に対するキャリ
ア濃度を示す図である。
示したエピタキシャルウェハのモル濃度に対するキャリ
ア濃度を示す図である。
【図５】従来の化合物半導体エピタキシャルウェハの構
造図である。
造図である。
１ オーミックコンタクト層 ２ ショットキーコンタクト層 ３ａ Ｓｅドープ層 ４ スペーサ層 ５ チャネル層 ６ グレイデッドバッファ層 ７ 半絶縁ＧａＡｓ基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/73 Ｈ０１Ｓ 5/026 ５Ｆ０７３ 29/778 5/323 ５Ｆ１０２ 21/338 Ｈ０１Ｌ 29/72 29/812 29/80 Ｈ 31/10 31/10 Ａ 33/00 Ｈ０１Ｓ 5/026 5/323 (72)発明者 田中 丈士 茨城県土浦市木田余町3550番地 日立電線 株式会社アドバンスリサーチセンタ内 Ｆターム(参考） 4G077 AA03 BE47 DB08 EB01 ED06 5F003 AZ07 BF06 BM03 BP23 BP32 BZ01 BZ03 5F041 CA34 CA35 CA56 CA57 CA65 CB31 CB32 5F045 AA04 AB17 AC08 AC19 AF04 CA02 CA07 CA09 CA13 DA53 5F049 MA04 MA05 MA07 MB07 MB12 PA04 QA19 RA07 RA08 RA10 SS04 5F073 AB12 CB03 CB08 CB19 DA05 5F102 FA02 GB01 GC01 GD01 GJ05 GK00 GK04 GK08 GK09 GL04 GL20 GM04 GM08 GN04 GQ01 HC01 HC07
Claims (7)
- 【請求項１】 半絶縁ＧａＡｓ基板に、該半絶縁ＧａＡ
ｓ基板と格子定数が１％以上異なるＡｌを含むIII-Ｖ族
混晶層をＭＯＶＰＥ法で成長させた半導体エピタキシャ
ルウェハにおいて、ｎ型ドーパントとしてＳｅ、Ｔｅ、
Ｓのうち少なくとも１種類のドーパントを均一ドープ法
若しくはプレーナドープ法でドーピングしたドープ層を
形成したことを特徴とする化合物半導体エピタキシャル
ウェハ。 - 【請求項２】 請求項１に記載の化合物半導体エピタキ
シャルウェハを用いた電界効果トランジスタ。 - 【請求項３】 請求項１に記載の化合物半導体エピタキ
シャルウェハを用いたバイポーラトランジスタ。 - 【請求項４】 請求項１に記載の化合物半導体エピタキ
シャルウェハを用いた受光素子。 - 【請求項５】 請求項１に記載の化合物半導体エピタキ
シャルウェハを用いた発光素子。 - 【請求項６】 請求項１に記載の化合物半導体エピタキ
シャルウェハを用いた電界効果トランジスタ、バイポー
ラトランジスタ、受光素子、発光素子を少なくとも２種
類組み合わせた複合素子。 - 【請求項７】 請求項１に記載の化合物半導体エピタキ
シャルウェハを用いた電界効果トランジスタ、バイポー
ラトランジスタ、受光素子、発光素子を少なくとも２種
類組み合わせた集積回路素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000197887A JP2002016007A (ja) | 2000-06-27 | 2000-06-27 | 化合物半導体エピタキシャルウェハ及びそれを用いた素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000197887A JP2002016007A (ja) | 2000-06-27 | 2000-06-27 | 化合物半導体エピタキシャルウェハ及びそれを用いた素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002016007A true JP2002016007A (ja) | 2002-01-18 |
Family
ID=18696150
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000197887A Pending JP2002016007A (ja) | 2000-06-27 | 2000-06-27 | 化合物半導体エピタキシャルウェハ及びそれを用いた素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002016007A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104289A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | 半導体装置およびそれを用いた増幅回路 |
| JPH0837291A (ja) * | 1994-07-25 | 1996-02-06 | Hitachi Ltd | 格子不整合系積層結晶構造およびそれを用いた半導体装置 |
| JPH08306909A (ja) * | 1995-04-28 | 1996-11-22 | Asahi Chem Ind Co Ltd | ＩｎＧａＡｓ電界効果型トランジスタ |
| JPH1056168A (ja) * | 1996-08-08 | 1998-02-24 | Mitsubishi Electric Corp | 電界効果トランジスタ |
| JP2000091558A (ja) * | 1998-09-10 | 2000-03-31 | Denso Corp | 半導体装置及びその製造方法 |
-
2000
- 2000-06-27 JP JP2000197887A patent/JP2002016007A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06104289A (ja) * | 1992-09-18 | 1994-04-15 | Hitachi Ltd | 半導体装置およびそれを用いた増幅回路 |
| JPH0837291A (ja) * | 1994-07-25 | 1996-02-06 | Hitachi Ltd | 格子不整合系積層結晶構造およびそれを用いた半導体装置 |
| JPH08306909A (ja) * | 1995-04-28 | 1996-11-22 | Asahi Chem Ind Co Ltd | ＩｎＧａＡｓ電界効果型トランジスタ |
| JPH1056168A (ja) * | 1996-08-08 | 1998-02-24 | Mitsubishi Electric Corp | 電界効果トランジスタ |
| JP2000091558A (ja) * | 1998-09-10 | 2000-03-31 | Denso Corp | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6667498B2 (en) | Nitride semiconductor stack and its semiconductor device | |
| US7622398B2 (en) | Semiconductor device, semiconductor layer and production method thereof | |
| US8519414B2 (en) | III-nitride based semiconductor structure with multiple conductive tunneling layer | |
| US10141370B2 (en) | Optoelectronic device and method for manufacturing same | |
| WO1998042024A9 (en) | Iii-nitride superlattice structures | |
| JP2004047764A (ja) | 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス | |
| Shelton et al. | AlGaN/GaN heterojunction bipolar transistors grown by metal organic chemical vapour deposition | |
| CN110364595B (zh) | 发光二极管外延结构及其制备方法 | |
| US20190181329A1 (en) | Method to achieve active p-type layer/layers in iii-nitride epitaxial or device structures having buried p-type layers | |
| US10529890B2 (en) | Light emitting diode having improved quantum efficiency at low injection current | |
| JP2009076864A (ja) | 窒化物系発光素子 | |
| TW515106B (en) | Bipolar transistor, semiconductor light emitting device and semiconductor device | |
| JPH05243613A (ja) | 発光素子およびその製造方法 | |
| US12148613B2 (en) | Semiconductor structures and manufacturing methods thereof | |
| JP2001111037A (ja) | 半導体ウェハ及び電界効果トランジスタ | |
| JP2005136162A (ja) | 化合物半導体素子の製造方法 | |
| Makimoto et al. | InP/InGaAs double-heterojunction bipolar transistors grown on [100] Si by metalorganic chemical vapor deposition | |
| US20030057437A1 (en) | Compound semiconductor epitaxial wafer and devices using the same | |
| KR100881053B1 (ko) | 질화물계 발광소자 | |
| Lan et al. | Characteristics of blue GaN/InGaN quantum-well light-emitting transistor | |
| KR20160027644A (ko) | 발광소자 및 조명시스템 | |
| US6277713B1 (en) | Amorphous and polycrystalline growing method for gallium nitride based compound semiconductor | |
| Liao et al. | InGaN visible light heterojunction phototransistor | |
| US7646024B2 (en) | Structure and method for reducing forward voltage across a silicon carbide-group III nitride interface | |
| JP4545907B2 (ja) | 化合物半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041214 |