JP2002016256A - 半導体装置およびその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 非晶質半導体膜の結晶化を助長するために用
いた金属元素は、ＴＦＴを作製した際に電気的特性の安
定性や信頼性を損なう原因となっていた。 【解決手段】非晶質半導体膜に結晶化を助長するための
金属元素を用いて結晶質半導体膜を形成し、不純物元素
を前記非晶質半導体膜に選択的に添加して不純物領域を
形成し、前記不純物領域に接続する電極を形成する。続
いて、不純物領域に電圧を印加すると、不純物領域に金
属元素がゲッタリングされる。また、同時に加熱を行な
うと、ゲッタリングプロセスの拡散速度が増し、ゲッタ
リング能力が上がる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する分野】本発明は薄膜トランジスタ（以
下、ＴＦＴと言う）で構成された回路を有する半導体装
置の作製方法に関する。例えば、液晶表示装置に代表さ
れる電気光学装置、及び電気光学装置を部品として搭載
した電気機器の構成に関する。また、前記装置の作製方
法に関する。なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能し得る装置全般を
指し、上記電気光学装置及び電気機器もその範疇にある
とする。

【０００２】

【従来の技術】ガラス等の絶縁基板上に形成された非晶
質半導体膜に対し、加熱、またはレーザアニール、また
は加熱とレーザアニールの両方を行ない、結晶化させた
り、結晶性を向上させる技術が広く研究されている。上
記半導体膜には珪素膜がよく用いられる。

【０００３】上記技術により得られた結晶質半導体膜は
多くの結晶粒からできているため、多結晶半導体膜と呼
ばれる。結晶質半導体膜は、非晶質半導体膜と比較し、
非常に高い移動度を有する。このため、結晶質半導体膜
を利用すると、例えば、従来の非晶質半導体膜を使って
作製した半導体装置では実現できなかったモノリシック
型の液晶電気光学装置（一枚の基板上に、画素駆動用と
駆動回路用の薄膜トランジスタ（ＴＦＴ）を作製した半
導体装置）が作製できる。

【０００４】このように、結晶質半導体膜は、非晶質半
導体膜と比較し、非常に特性の高い半導体膜である。こ
れが、上記研究の行われる理由である。例えば、加熱に
よる非晶質半導体膜の結晶化を行うには、６００℃以上
の加熱温度と１０時間以上の加熱時間が必要であった。
この結晶化条件に耐える基板には、例えば、合成石英基
板がある。しかしながら、合成石英基板は高価で加工性
に乏しく、特に大面積に加工するのは非常に困難であっ
た。基板の大面積化は特に量産効率を上げるためには必
要不可欠な要素である。近年、量産効率の向上のために
基板を大面積化する動きが著しく、新しく建設される量
産工場のラインは、基板サイズ６００×７２０ｍｍが標
準となりつつある。

【０００５】このような大面積基板に石英基板を加工す
ることは現在の技術では難しく、たとえできたとしても
産業として成り立つ価格までは下がらないと考えられ
る。大面積基板を容易に作製できる材料に、例えばガラ
ス基板がある。ガラス基板には、例えばコーニング７０
５９と呼ばれているものがある。コーニング７０５９は
非常に安価で加工性に富み、大面積化も容易である。し
かしながら、コーニング７０５９は歪点温度が５９３℃
であり、６００℃以上の加熱には問題があった。

【０００６】ガラス基板の１つに、歪点温度が比較的高
いコーニング１７３７というものがある。これの歪点温
度は６６７℃とコーニング７０５９の歪点温度に比べて
高い。前記コーニング１７３７基板に非晶質半導体膜を
成膜し、６００℃、２０時間の雰囲気に置いても、作製
工程に影響するほどの基板の変形は見られなかった。し
かしながら、２０時間の加熱時間は量産工程としては長
過ぎ、また、加熱温度６００℃は、コストの面から考え
ると、少しでも低い方が好ましかった。

【０００７】このような問題を解決するため、新しい結
晶化の方法が考案された。前記方法の詳細は特開平７−
１８３５４０号公報に記載されている。ここで、前記方
法を簡単に説明する。まず、非晶質半導体膜にニッケル
または、パラジウム、または鉛等の金属元素を微量に添
加する。添加の方法は、プラズマ処理法や蒸着法、イオ
ン注入法、スパッタ法、溶液塗布法等を利用すればよ
い。前記添加の後、例えば５５０℃の窒素雰囲気に４時
間、非晶質半導体膜を置くと、特性の良好な結晶質半導
体膜が得られる。結晶化に最適な加熱温度や加熱時間等
は、前記金属元素の添加量や、非晶質半導体膜の状態に
よる。

【０００８】しかしながら、前記技術では、結晶化を促
進するために用いた前記金属元素が高抵抗層（チャネル
形成領域やオフセット領域）中にも残留すると言う問題
がある。前記金属元素は電気が流れやすいため、高抵抗
層であるべき領域の抵抗を下げ、ＴＦＴの特性の安定性
および信頼性を損なう原因となる。

【０００９】この問題を解決するため、本出願人は結晶
質半導体膜から結晶化を促進するための金属元素を除去
する技術（ゲッタリング技術）を開発し、特開平１０−
２７０３６３号公報に開示している。前記ゲッタリング
技術とは、まず、結晶質半導体膜に１５族に属する元素
を選択的に添加して加熱処理を行なう。前記加熱処理に
より、前記１５族に属する元素が添加されていない領域
（被ゲッタリング領域）の前記金属元素は前記被ゲッタ
リング領域から放出され、拡散し、前記１５族に属する
元素の添加領域（ゲッタリング領域）に捕獲される。そ
の結果、前記被ゲッタリング領域において前記金属元素
の除去または低減することができる。また、ゲッタリン
グ時の加熱温度はガラス基板が耐え得る６００℃以下と
することができる。

【００１０】

【本発明が解決しようとする課題】半導体膜の結晶化後
は、前記被ゲッタリング領域から金属元素を除去する
か、あるいはＴＦＴを作製したときに電気特性に影響し
ない程度にまで低減する必要がある。しかし、ゲッタリ
ング領域が被ゲッタリング領域に比べて小さい、被ゲッ
タリング領域における金属元素の含有量が過剰である、
前記金属化合物の粒径が大きいなどの場合には被ゲッタ
リング領域に前記金属元素が残留してしまうという問題
があった。

【００１１】さらに、ゲッタリングの加熱温度が高い
と、前記金属元素の拡散速度が上がるのでゲッタリング
の処理時間は短縮されるが、ゲッタリングの捕獲の能力
が低下するため、ゲッタリング能力自体は上がらない。
これは、本出願人の実験により前記ゲッタリング領域に
おいて前記１５族に属する元素の化合物の結合が強まる
ためであると考察されている。また、加熱温度が低い
と、前記金属元素の拡散速度が下がるのでゲッタリング
の処理時間が長くなり、量産工程としては長過ぎると言
う欠点があった。

【００１２】本発明の目的は、上述した問題点を解消し
て、金属元素を用いて結晶質半導体膜を形成する技術に
おいて、前記金属元素の除去または低減を高効率化する
ための技術を提供することにある。

【００１３】

【課題を解決するための手段】ここで、本出願人の実験
により、現在までに考察されている結晶化を助長するた
めに用いた金属元素のゲッタリングのメカニズムについ
て説明する。１５族に属する元素を半導体膜に選択的に
添加すると、添加された領域（ゲッタリング領域）は非
晶質状態になる。次に、半導体膜を加熱することによっ
て、前記ゲッタリング領域は非晶質状態から結晶化す
る。このとき、前記ゲッタリング領域に添加された前記
１５族に属する元素は、前記半導体膜が作る格子間に位
置するようになる。また、前記加熱処理により、前記１
５族に属する元素が添加されていない領域（被ゲッタリ
ング領域）において、前記金属元素が作る化合物（金属
化合物と呼ぶ）の結合が切れる（この状態を放出と呼
ぶ）。続いて、前記金属元素が移動し（この状態を拡散
と呼ぶ）、前記金属元素と前記１５族に属する元素が結
合する（この状態を捕獲と呼ぶ）。このようにして、前
記被ゲッタリング領域に於いて前記金属元素の除去また
は低減することができる。

【００１４】既に述べたように、ゲッタリングプロセス
には被ゲッタリング領域における前記金属化合物から前
記金属元素の放出、前記金属元素の拡散、ゲッタリング
領域における前記１５族に属する元素による前記金属元
素の捕獲のプロセスがある。本出願人の実験により、金
属元素の放出エネルギーはＴＦＴの作製プロセス上無視
できるほど小さいことがわかっている。つまり、金属元
素はＴＦＴの作製プロセス中に与えられる熱エネルギー
によって、容易に放出されていることがわかる。また、
本出願人の実験により、高温で加熱処理を行なうと、前
記金属元素の拡散速度は上がるが、前記金属元素がゲッ
タリングされにくく、低温で行なう方が望ましいことが
わかっている。現在、この機構については、高温にする
と、前記１５族に属する元素は半導体膜が形成するネッ
トワークに取り込まれ、前記金属元素と結合できなくな
るためと考察されている。

【００１５】このため、ゲッタリング速度および効率を
向上させるには、低温で行なう方が望ましく、また、ゲ
ッタリングにおける前記金属元素の拡散のプロセス速度
を促進すればよい。その方法として、本発明では、前記
ゲッタリング領域に電圧を印加する事を特徴とする。

【００１６】前記ゲッタリング領域に電圧を印加する
と、前記金属化合物は高抵抗層中に存在しているため、
前記金属化合物に選択的に電流が流れることになる。こ
の電流効果により、前記金属化合物が加熱されて、結合
が切れ、前記金属元素の放出が起こる。放出された前記
金属元素は電圧の印加により拡散速度が加速され、前記
１５族に属する元素と結合する。

【００１７】このようにして、金属元素の除去または低
減を高効率に行なうことができる。

【００１８】

【発明の実施の形態】本願発明の実施形態について、以
下に図１〜図２を用いて説明する。

【００１９】まず、基板１０上に下地絶縁膜１１を形成
する。基板１０としては、ガラス基板や石英基板やシリ
コン基板、金属基板またはステンレス基板の表面に絶縁
膜を形成したものを用いても良い。また、処理温度に耐
えうる耐熱性を有するプラスチック基板を用いてもよ
い。

【００２０】また、下地絶縁膜１１としては、酸化シリ
コン膜、窒化シリコン膜または酸化窒化シリコン膜など
の絶縁膜から成る下地膜１１を形成する。前記下地絶縁
膜は前記絶縁膜の単層膜または２層以上積層させた構造
を用いても良い。なお、下地絶縁膜を形成しなくてもよ
い。

【００２１】次いで、下地絶縁膜上に半導体層１２を形
成する。半導体層１２は、非晶質構造を有する半導体膜
を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラ
ズマＣＶＤ法等）により成膜する。前記半導体膜１２と
しては、非晶質半導体膜や微結晶半導体膜、多結晶半導
体膜などがあり、非晶質シリコンゲルマニウム膜などの
非晶質構造を有する化合物半導体膜を適用しても良い。

【００２２】続いて、ニッケルなどの金属元素を用いた
熱結晶化法を行なう。ニッケルなどの金属元素の添加の
方法は、プラズマ処理法や蒸着法、イオン注入法、スパ
ッタ法、溶液塗布法等を利用すればよく、いずれかの方
法により、図１（Ｂ）に示す前記金属含有層１３を形成
する。その後、加熱処理を行ない、半導体層を結晶化さ
せる。この結晶化法により半導体膜中に金属元素が残留
することになる。その後、さらに図１（Ｄ）に示すよう
に、レーザ結晶化法を行なっても良い。レーザ結晶化の
際に用いるレーザ発振器として、エキシマレーザは大出
力で、現状で３００Ｈｚ程度の高周波パルスを発振出来
るため、良く用いられている。また、パルス発振のエキ
シマレーザだけでなく、連続発振のエキシマレーザや、
Ａｒレーザ、ＹＡＧレーザ、ＹＶＯ₄レーザ、ＹＬＦレ
ーザ等も用いることが出来る。また、レーザビームの照
射は真空中、大気中、窒素雰囲気中などで行なうことが
出来る。さらに、レーザビームを照射する際に基板を５
００度程度まで加熱しても良い。

【００２３】得られた結晶質半導体膜にフォトマスクを
用いて所望の形状にパターニングして半導体層を形成す
る。この半導体層の厚さは２５〜８０ｎｍ（好ましくは
３０〜６０ｎｍ）の厚さで形成する。

【００２４】次いで、半導体層を覆う絶縁膜１６を形成
する。絶縁膜１６はプラズマＣＶＤ法またはスパッタ法
を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む
絶縁膜の単層または積層構造で形成する。なお、この絶
縁膜１６はゲート絶縁膜となる。

【００２５】そして、絶縁膜１６上に、タンタル、タン
グステン、チタン、アルミニウム、モリブデンから選ば
れた一種または複数種の元素を成分とする導電性材料で
ゲート電極１７を形成する。

【００２６】その後、図１（Ｅ）に示すように、ゲート
電極１７をマスクとしてドーピング処理を行ない、自己
整合的に不純物領域１７を形成する。

【００２７】その後、プラズマＣＶＤ法により作製され
る窒化シリコン膜、窒化酸化シリコン膜により層間絶縁
膜１８を形成する。

【００２８】次いで、図２（Ａ）に示すように、それぞ
れの半導体層に添加された不純物元素を活性化処理する
工程を行うのが望ましい。この活性化工程はファーネス
アニール炉を用いる熱アニール法で行う。熱アニール法
としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的
には５００〜５５０℃で行えばよい。

【００２９】上記活性化処理と同時に、非晶質状態の高
濃度の１５族に属する元素を含む不純物領域が結晶化す
る。そのため、結晶化の際に触媒として使用した金属元
素が前記不純物領域にゲッタリングされ、主にチャネル
形成領域となる半導体層中の金属元素の濃度が低減され
る。

【００３０】また、前記層間絶縁膜を形成する前に活性
化処理を行っても良い。ただし、用いた配線材料が熱に
弱い場合には、本実施例のように配線等を保護するため
層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒
化珪素膜）を形成した後で活性化処理を行うことが好ま
しい。

【００３１】そして、不純物領域１７とそれぞれ電気的
に接続する電極２０を形成し、ＴＦＴを得ることができ
る。なお、これらの電極は、膜厚５０ｎｍのＴｉ膜と、
膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金膜）との
積層膜をパターニングして形成する。

【００３２】ここで、ソース及びドレイン電極２０間に
電圧を印加して電位差を作り、チャネル形成領域に残留
している前記金属元素を除去または低減する。電圧を印
加することで、ソース領域からチャネル形成領域を経て
ドレイン領域に電流が流れるが、前記チャネル形成領域
は高抵抗であるため、前記チャネル形成領域において
は、特に前記金属化合物に選択的に電流が流れる。この
ため、前記金属化合物の温度が上昇し、結合が切れて、
前記金属元素が放出される。また、ソースおよびドレイ
ン領域は電流による選択的な加熱がされていないため、
捕獲能力を低下させることなく、ゲッタリングを行なう
ことができる。前記金属元素はソース領域およびドレイ
ン領域の電位差によって拡散速度が増し、ソース領域ま
たはドレイン領域に捕獲される。ソース領域またはドレ
イン領域のどちらに捕獲されるかは電圧の印加の仕方、
ＴＦＴのｎ型、ｐ型によって異なる。さらに、ゲート電
極に電圧を印加すると、ソース領域からドレイン領域へ
の電流が流れやすくなるので、拡散能力が上がる。ま
た、電圧印加時に加熱も同時に行なうと、放出および拡
散速度が増す。

【００３３】こうして、チャネル形成領域から前記金属
元素を除去または低減することができ、ＴＦＴの電気的
特性は向上する。特にオフ電流のばらつきを低減するこ
とができる。

【００３４】なお、本発明は、実施の形態で示したＴＦ
Ｔの作製方法に限らず、ボトムゲートやその他のＴＦＴ
の構造に対しても適用できる。

【００３５】以上の構成でなる本願発明について、以下
に示す実施例でもってさらに詳細な説明を行なうことと
する。

【００３６】

【実施例】[実施例１]ここでは、ｎチャネル型ＴＦＴを
作製し、ゲッタリングを行なう方法について図１〜２の
断面図を用いて説明する。

【００３７】まず、基板１０上に下地絶縁膜１１を形成
する。基板１０としては、ガラス基板や石英基板やシリ
コン基板、金属基板またはステンレス基板の表面に絶縁
膜を形成したものを用いても良い。また、処理温度に耐
えうる耐熱性を有するプラスチック基板を用いてもよ
い。

【００３８】また、下地絶縁膜１１としては、酸化シリ
コン膜、窒化シリコン膜または酸化窒化シリコン膜など
の絶縁膜から成る下地膜１１を形成する。前記下地絶縁
膜は前記絶縁膜の単層膜または２層以上積層させた構造
を用いても良い。なお、下地絶縁膜を形成しなくてもよ
い。本実施例では、膜厚１００ｎｍの酸化窒化シリコン
膜１１（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４
％、Ｈ＝１７％）を形成した。

【００３９】次いで、下地絶縁膜上に半導体膜１２を形
成する。半導体膜１２は、非晶質構造を有する半導体膜
を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラ
ズマＣＶＤ法等）により成膜する。前記半導体膜１２と
しては、非晶質半導体膜や微結晶半導体膜、多結晶半導
体膜などがあり、非晶質シリコンゲルマニウム膜などの
非晶質構造を有する化合物半導体膜を適用しても良い。
本実施例では、プラズマＣＶＤ法を用い、５５ｎｍの非
晶質珪素膜を成膜した。

【００４０】続いて、ニッケルなどの金属元素を用いた
熱結晶化法を行なう。ニッケルなどの金属元素の添加の
方法は、プラズマ処理法や蒸着法、イオン注入法、スパ
ッタ法、溶液塗布法等を利用すればよく、いずれかの方
法により、図１（Ｂ）に示す前記金属含有層１３を形成
する。その後、加熱処理を行ない、半導体層を結晶化さ
せる。本実施例では、ニッケルを含む溶液を非晶質珪素
膜上に保持させ、この非晶質珪素膜に脱水素化（５００
℃、１時間）を行なった後、熱結晶化（５５０℃、４時
間）を行なった。この結晶化法により半導体膜中に前記
金属元素が残留することになる。

【００４１】得られた結晶質半導体膜にフォトマスクを
用いて所望の形状にパターニングして半導体層を形成す
る。この半導体層の厚さは２５〜８０ｎｍ（好ましくは
３０〜６０ｎｍ）の厚さで形成する。

【００４２】次いで、半導体層を覆う絶縁膜１６を形成
する。絶縁膜１６はプラズマＣＶＤ法またはスパッタ法
を用い、厚さを４０〜１５０ｎｍとしてシリコンを含む
絶縁膜の単層または積層構造で形成する。なお、この絶
縁膜１６はゲート絶縁膜となる。本実施例では、プラズ
マＣＶＤ法により１１０ｎｍの厚さで酸化窒化シリコン
膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝
２％）で形成した。勿論、ゲート絶縁膜は酸化窒化シリ
コン膜に限定されるものでなく、他のシリコンを含む絶
縁膜を単層または積層構造として用いても良い。

【００４３】そして、絶縁膜１６上に、タンタル、タン
グステン、チタン、アルミニウム、モリブデンから選ば
れた一種または複数種の元素を成分とする導電性材料で
ゲート電極１７を形成する。本実施例では、膜厚４００
ｎｍのＴａＮ膜からなるゲート電極を形成した。ゲート
電極として使用するためには低抵抗化を図る必要があ
り、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ま
しい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図
ることができるが、Ｗ膜中に酸素などの不純物元素が多
い場合には結晶化が阻害され高抵抗化する。従って、本
実施例では、高純度のＷ（純度９９．９９９９％）のタ
ーゲットを用いたスパッタ法で、さらに成膜時に気相中
からの不純物の混入がないように十分配慮してＷ膜を形
成することにより、抵抗率９〜２０μΩｃｍを実現する
ことができた。

【００４４】その後、図１（Ｄ）に示すように、ゲート
電極１７をマスクとしてドーピング処理を行ない、自己
整合的に不純物領域１８を形成する。ドーピング処理は
イオンドープ法、若しくはイオン注入法で行えば良い。
ｎ型を付与する不純物元素として１５族に属する元素、
典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、
ここではリン（Ｐ）を用いた。この場合、ゲート電極１
７がｎ型を付与する不純物元素に対するマスクとなり、
自己整合的に不純物領域１８が形成される。

【００４５】その後、プラズマＣＶＤ法により作製され
る窒化シリコン膜、窒化酸化シリコン膜により層間絶縁
膜１９を形成する。プラズマＣＶＤ法またはスパッタ法
を用い、厚さを１００〜２００ｎｍとしてシリコンを含
む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法
により膜厚１５０ｎｍの酸化窒化シリコン膜を形成し
た。勿論、前記層間絶縁膜１９は酸化窒化シリコン膜に
限定されるものでなく、他のシリコンを含む絶縁膜を単
層または積層構造として用いても良い。

【００４６】次いで、図２（Ａ）に示すように、それぞ
れの半導体層に添加された不純物元素を活性化処理する
工程を行うのが望ましい。この活性化工程はファーネス
アニール炉を用いる熱アニール法で行う。熱アニール法
としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的
には５００〜５５０℃で行えばよい。

【００４７】上記活性化処理と同時に、非晶質状態の高
濃度の１５族に属する元素を含む不純物領域が結晶化す
る。そのため、結晶化の際に触媒として使用した金属元
素が前記不純物領域にゲッタリングされ、主にチャネル
形成領域となる半導体層中の金属元素の濃度が低減され
る。

【００４８】また、前記層間絶縁膜を形成する前に結晶
化処理を行っても良い。ただし、用いた配線材料が熱に
弱い場合には、本実施例のように配線等を保護するため
層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒
化珪素膜）を形成した後で結晶化処理を行なうことが好
ましい。

【００４９】そして、不純物領域１８とそれぞれ電気的
に接続する電極２０を形成し、ｎチャネル型ＴＦＴを得
ることができる。なお、これらの電極は、膜厚５０ｎｍ
のＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの
合金膜）との積層膜をパターニングして形成する。

【００５０】ここで、ソース及びドレイン電極２０に電
圧を印加して電位差を作り、チャネル形成領域に残留し
ている前記金属元素を除去または低減させる。電圧を印
加することで、ソース領域からチャネル形成領域を経て
ドレイン領域に電流が流れるが、前記チャネル形成領域
は高抵抗であるため、前記チャネル形成領域において
は、特に前記金属化合物に選択的に電流が流れる。この
ため、前記金属化合物の温度が上昇し、結合が切れて、
前記金属元素が放出される。また、ソースおよびドレイ
ン領域は電流が選択的に流れることによる加熱がされて
いないため、捕獲能力を低下させることなく、ゲッタリ
ングを行なうことができる。前記金属元素はソース領域
とドレイン領域の電位差によって拡散速度が増し、ソー
ス領域またはドレイン領域に捕獲される。ソース領域ま
たはドレイン領域のどちらに捕獲されるかは電圧の印加
の仕方よって異なる。さらに、ゲート電極に電圧を印加
すると、ソース領域からドレイン領域への電流が流れや
すくなるので、拡散能力が上がり、また、電圧印加時に
ＴＦＴの規格以上の加熱も同時に行なうと、放出および
拡散速度が増す。本実施例では、ｎチャネル型ＴＦＴの
規格以上の電圧をソース電極に印加し、ドレイン電極を
アースに繋ぎ、さらに、規格以上の温度で加熱してゲッ
タリングを行なった。本発明人は、本実施例において、
図２（Ｂ）に示すようにソース領域とドレイン領域に電
位差を作ることによって、２２で示す方向（電界の向き
とは逆の方向）に金属元素が移動すると考察している。

【００５１】こうして、チャネル形成領域から前記金属
元素を除去または低減することができ、ＴＦＴの電気的
特性は向上する。特にオフ電流のばらつきを低減するこ
とができる。

【００５２】[実施例２]本実施例では、ｐチャネル型Ｔ
ＦＴを作製し、ゲッタリングを行なう方法について図１
および図９を用いて説明する。

【００５３】実施例１と同様の方法で、図１（Ｅ）の状
態まで形成し、続いて、ゲート電極１６をマスクとして
ドーピング処理を行ない、自己整合的に不純物領域２３
を形成する（図９（Ａ））。ドーピング処理はイオンド
ープ法、若しくはイオン注入法で行えば良い。ｐ型を付
与する不純物元素として、ここでは、ジボラン（Ｂ
₂Ｈ₆）を用いたイオンドープ法でを用いた。この場合、
ゲート電極１６がｐ型を付与する不純物元素に対するマ
スクとなり、自己整合的に不純物領域２３が形成され
る。

【００５４】その後、プラズマＣＶＤ法により作製され
る窒化シリコン膜、窒化酸化シリコン膜により層間絶縁
膜２４を形成する。プラズマＣＶＤ法またはスパッタ法
を用い、厚さを１００〜２００ｎｍとしてシリコンを含
む絶縁膜で形成する。本実施例では、プラズマＣＶＤ法
により膜厚１５０ｎｍの酸化窒化シリコン膜を形成し
た。勿論、前記層間絶縁膜２４は酸化窒化シリコン膜に
限定されるものでなく、他のシリコンを含む絶縁膜を単
層または積層構造として用いても良い。

【００５５】次いで、図９（Ｂ）に示すように、それぞ
れの半導体層に添加された不純物元素を活性化処理する
工程を行うのが望ましい。この活性化工程はファーネス
アニール炉を用いる熱アニール法で行う。熱アニール法
としては、酸素濃度が１ｐｐｍ以下、好ましくは０．１
ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的
には５００〜５５０℃で行えばよい。

【００５６】上記活性化処理と同時に、非晶質状態の高
濃度の１５族に属する元素を含む不純物領域が結晶化す
る。そのため、結晶化の際に触媒として使用した金属元
素が前記不純物領域にゲッタリングされ、主にチャネル
形成領域となる半導体層中の金属元素の濃度が低減され
る。

【００５７】また、前記層間絶縁膜を形成する前に結晶
化処理を行っても良い。ただし、用いた配線材料が熱に
弱い場合には、本実施例のように配線等を保護するため
層間絶縁膜（シリコンを主成分とする絶縁膜、例えば窒
化珪素膜）を形成した後で結晶化処理を行なうことが好
ましい。

【００５８】そして、不純物領域２３とそれぞれ電気的
に接続する電極２５を形成し、ｎチャネル型ＴＦＴを得
ることができる。なお、これらの電極は、膜厚５０ｎｍ
のＴｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの
合金膜）との積層膜をパターニングして形成する。

【００５９】ここで、ソース及びドレイン電極２５に電
圧を印加して電位差を作り、チャネル形成領域に残留し
ている前記金属元素を除去または低減させる。電圧を印
加することで、ソース領域からチャネル形成領域を経て
ドレイン領域に電流が流れるが、前記チャネル形成領域
は高抵抗であるため、前記チャネル形成領域において
は、特に前記金属化合物に選択的に電流が流れる。この
ため、前記金属化合物の温度が上昇し、結合が切れて、
前記金属元素が放出される。また、ソースおよびドレイ
ン領域は電流が選択的に流れることによる加熱がされて
いないため、捕獲能力を低下させることなく、ゲッタリ
ングを行なうことができる。前記金属元素はソース領域
とドレイン領域の電位差によって拡散速度が増し、ソー
ス領域またはドレイン領域に捕獲される。ソース領域ま
たはドレイン領域のどちらに捕獲されるかは電圧の印加
の仕方よって異なる。さらに、ゲート電極に電圧を印加
すると、ソース領域からドレイン領域への電流が流れや
すくなるので、拡散能力が上がり、また、電圧印加時に
ＴＦＴの規格以上の加熱も同時に行なうと、放出および
拡散速度が増す。本実施例では、ｐチャネル型ＴＦＴの
規格以上の電圧をソース電極に印加し、ドレイン電極は
アースに繋ぎ、さらに、規格以上の温度で加熱してゲッ
タリングを行なった。本発明人は、本実施例において、
図９（Ｃ）に示すようにソース領域とドレイン領域に電
位差を作ることにより、２６で示す方向（電界の向きと
は逆の方向）に金属元素が移動すると考察している。

【００６０】こうして、チャネル形成領域から前記金属
元素を除去または低減することができ、ＴＦＴの電気的
特性は向上する。特にオフ電流のばらつきを低減するこ
とができる。

【００６１】[実施例３]本実施例では、実施例１よりも
高温でゲッタリングを行なう方法について説明する。

【００６２】実施例１と同様の方法で、図１（Ｅ）の状
態まで形成し、続いて、層間絶縁膜１９を形成し、不純
物元素の活性化および不純物領域１８の結晶化を行な
う。また、前記層間絶縁膜を形成する前に活性化処理を
行っても良い。ただし、用いた配線材料が熱に弱い場合
には、本実施例のように配線等を保護するため層間絶縁
膜（シリコンを主成分とする絶縁膜、例えば窒化珪素
膜）を形成した後で活性化処理を行なうことが好まし
い。

【００６３】そして、不純物領域１８とそれぞれ電気的
に接続する電極２０を形成し、ｎチャネル型ＴＦＴを得
ることができる。本実施例では、これらの電極は、高融
点のＷ膜を用い、膜厚５５０ｎｍの膜をパターニングし
て形成する。

【００６４】ここで、ソース及びドレイン電極２０に電
圧を印加して電位差を作り、チャネル形成領域に残留し
ている前記金属元素を除去または低減する。電圧を印加
することで、ソース領域からチャネル形成領域を経てド
レイン領域に電流が流れるが、前記チャネル形成領域は
高抵抗であるため、前記チャネル形成領域においては、
特に前記金属化合物に選択的に電流が流れる。このた
め、前記金属化合物の温度が上昇し、結合が切れて、前
記金属元素が放出される。また、ソースおよびドレイン
領域は電流による選択的な加熱がされていないため、捕
獲能力を低下させることなく、ゲッタリングを行なうこ
とができる。前記金属元素はソース領域およびドレイン
領域の電位差によって拡散速度が増し、ソース領域また
はドレイン領域に捕獲される。ソース領域またはドレイ
ン領域のどちらに捕獲されるかは電圧の印加の仕方によ
って異なる。さらに、ゲート電極に電圧を印加すると、
ソース領域からドレイン領域への電流が流れやすくなる
ので、拡散能力が上がり、また、電圧印加時にＴＦＴの
規格以上の加熱も同時に行なうと、放出および拡散速度
が増す。本実施例では、ｎチャネル型ＴＦＴの規格内の
電圧をゲート電極、ソース電極およびドレイン電極に印
加し、２００℃程度の高温に加熱してゲッタリングを行
なった。

【００６５】こうして、チャネル形成領域から前記金属
元素を除去または低減することができ、ＴＦＴの電気的
特性は向上する。特にオフ電流のばらつきを低減するこ
とができる。

【００６６】[実施例４]本実施例ではアクティブマトリ
クス基板の作製方法について図３〜７を用いて説明す
る。

【００６７】まず、本実施例ではコーニング社の＃７０
５９ガラスや＃１７３７ガラスなどに代表されるバリウ
ムホウケイ酸ガラス、またはアルミノホウケイ酸ガラス
などのガラスからなる基板４００を用いる。なお、基板
４００としては、石英基板やシリコン基板、金属基板ま
たはステンレス基板の表面に絶縁膜を形成したものを用
いても良い。また、本実施例の処理温度に耐えうる耐熱
性が有するプラスチック基板を用いてもよい。

【００６８】次いで、基板４００上に酸化シリコン膜、
窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜
から成る下地膜４０１を形成する。本実施例では下地膜
４０１として２層構造を用いるが、前記絶縁膜の単層膜
または２層以上積層させた構造を用いても良い。下地膜
４０１の一層目としては、プラズマＣＶＤ法を用い、Ｓ
ｉＨ₄、ＮＨ₃、及びＮ₂Ｏを反応ガスとして成膜される
酸化窒化シリコン膜４０１ａを１０〜２００nm（好まし
くは５０〜１００nm）形成する。本実施例では、膜厚５
０ｎｍの酸化窒化シリコン膜４０１ａ（組成比Ｓｉ＝３
２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を形成し
た。次いで、下地膜４０１のニ層目としては、プラズマ
ＣＶＤ法を用い、ＳｉＨ₄、及びＮ₂Ｏを反応ガスとして
成膜される酸化窒化シリコン膜４０１ｂを５０〜２００
ｎｍ（好ましくは１００〜１５０nm）の厚さに積層形成
する。本実施例では、膜厚１００ｎｍの酸化窒化シリコ
ン膜４０１ｂ（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝
７％、Ｈ＝２％）を形成した。

【００６９】次いで、下地膜上に半導体層４０２〜４０
６を形成する。半導体層４０２〜４０６は、非晶質構造
を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶ
Ｄ法、またはプラズマＣＶＤ法等）により成膜する。前
記半導体膜１２としては、非晶質半導体膜や微結晶半導
体膜、多結晶半導体膜などがあり、非晶質シリコンゲル
マニウム膜などの非晶質構造を有する化合物半導体膜を
適用しても良い。本実施例では、プラズマＣＶＤ法を用
い、５５ｎｍの非晶質珪素膜を成膜した。

【００７０】続いて、ニッケルなどの金属元素を用いた
熱結晶化法を行なう。ニッケルなどの金属元素の添加の
方法は、プラズマ処理法や蒸着法、イオン注入法、スパ
ッタ法、溶液塗布法等を利用すればよく、いずれかの方
法により、図３（Ｂ）に示す前記金属含有層３０３を形
成する。その後、加熱処理を行ない、半導体層を結晶化
させる。本実施例では、ニッケルを含む溶液を非晶質珪
素膜上に保持させ、この非晶質珪素膜に脱水素化（５０
０℃、１時間）を行なった後、熱結晶化（５５０℃、４
時間）を行なった。この結晶化法により半導体膜中に前
記金属元素が残留することになる。

【００７１】得られた結晶質半導体膜を所望の形状にパ
ターニングして形成する。この半導体層４０２〜４０６
の厚さは２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）
の厚さで形成する。本実施例では、この結晶質シリコン
膜をフォトリソグラフィ法を用いたパターニング処理に
よって、半導体層４０２〜４０６を形成した。

【００７２】また、半導体層４０２〜４０６を形成した
後、ＴＦＴのしきい値を制御するために微量な不純物元
素（ボロンまたはリン）のドーピングを行ってもよい。

【００７３】また、レーザー結晶化法で結晶質半導体膜
を作製する場合には、パルス発振型または連続発光型の
エキシマレーザーやＹＡＧレーザー、ＹＶＯ₄レーザー
等を用いることができる。これらのレーザーを用いる場
合には、レーザー発振器から放射されたレーザー光を光
学系で線状に集光し半導体膜に照射する方法を用いると
良い。結晶化の条件は実施者が適宣選択するものである
が、エキシマレーザーを用いる場合はパルス発振周波数
３００Ｈｚとし、レーザーエネルギー密度を１００〜４
００mJ/cm²(代表的には２００〜３００mJ/cm²)とする。
また、ＹＡＧレーザーを用いる場合にはその第２高調波
を用いパルス発振周波数１〜３００Ｈｚとし、レーザー
エネルギー密度を３００〜６００mJ/cm²(代表的には３
５０〜５００mJ/cm²)とすると良い。そして幅１００〜
１０００μｍ、例えば４００μｍで線状に集光したレー
ザー光を基板全面に渡って照射し、この時の線状レーザ
ー光の重ね合わせ率（オーバーラップ率）を５０〜９８
％として行えばよい。

【００７４】次いで、半導体層４０２〜４０６を覆うゲ
ート絶縁膜４０７を形成する。ゲート絶縁膜４０７はプ
ラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜
１５０ｎｍとしてシリコンを含む絶縁膜で形成する。本
実施例では、プラズマＣＶＤ法により１１０ｎｍの厚さ
で酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９
％、Ｎ＝７％、Ｈ＝２％）で形成した。勿論、ゲート絶
縁膜は酸化窒化シリコン膜に限定されるものでなく、他
のシリコンを含む絶縁膜を単層または積層構造として用
いても良い。

【００７５】また、酸化シリコン膜を用いる場合には、
プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Orthosilica
te）とＯ₂とを混合し、反応圧力４０Pa、基板温度３０
０〜４００℃とし、高周波（１３．５６MHz）電力密度
０．５〜０．８W/cm²で放電させて形成することができ
る。このようにして作製される酸化シリコン膜は、その
後４００〜５００℃の熱アニールによりゲート絶縁膜と
して良好な特性を得ることができる。

【００７６】次いで、図３（Ｃ）に示すように、ゲート
絶縁膜４０７上に膜厚２０〜１００ｎｍの第１の導電膜
４０８と、膜厚１００〜４００ｎｍの第２の導電膜４０
９とを積層形成する。本実施例では、膜厚３０ｎｍのＴ
ａＮ膜からなる第１の導電膜４０８と、膜厚３７０ｎｍ
のＷ膜からなる第２の導電膜４０９を積層形成した。Ｔ
ａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用
い、窒素を含む雰囲気内でスパッタした。また、Ｗ膜
は、Ｗのターゲットを用いたスパッタ法で形成した。そ
の他に６フッ化タングステン（ＷＦ₆）を用いる熱ＣＶ
Ｄ法で形成することもできる。いずれにしてもゲート電
極として使用するためには低抵抗化を図る必要があり、
Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望まし
い。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図る
ことができるが、Ｗ膜中に酸素などの不純物元素が多い
場合には結晶化が阻害され高抵抗化する。従って、本実
施例では、高純度のＷ（純度９９．９９９９％）のター
ゲットを用いたスパッタ法で、さらに成膜時に気相中か
らの不純物の混入がないように十分配慮してＷ膜を形成
することにより、抵抗率９〜２０μΩｃｍを実現するこ
とができた。

【００７７】なお、本実施例では、第１の導電膜４０８
をＴａＮ、第２の導電膜４０９をＷとしたが、特に限定
されず、いずれもＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕ、
Ｃｒ、Ｎｄから選ばれた元素、または前記元素を主成分
とする合金材料若しくは化合物材料で形成してもよい。
また、リン等の不純物元素をドーピングした多結晶シリ
コン膜に代表される半導体膜を用いてもよい。また、Ａ
ｇＰｄＣｕ合金を用いてもよい。また、第１の導電膜を
タンタル（Ｔａ）膜で形成し、第２の導電膜をＷ膜とす
る組み合わせ、第１の導電膜を窒化チタン（ＴｉＮ）膜
で形成し、第２の導電膜をＷ膜とする組み合わせ、第１
の導電膜を窒化タンタル（ＴａＮ）膜で形成し、第２の
導電膜をＡｌ膜とする組み合わせ、第１の導電膜を窒化
タンタル（ＴａＮ）膜で形成し、第２の導電膜をＣｕ膜
とする組み合わせとしてもよい。

【００７８】次に、フォトリソグラフィ法を用いてレジ
ストからなるマスク４１０〜４１５を形成し、電極及び
配線を形成するための第１のエッチング処理を行う。第
１のエッチング処理では第１及び第２のエッチング条件
で行う。本実施例では第１のエッチング条件として、Ｉ
ＣＰ（Inductively Coupled Plasma：誘導結合型プラズ
マ）エッチング法を用い、エッチング用ガスにＣＦ₄と
Ｃｌ₂とＯ₂とを用い、それぞれのガス流量比を２５／２
５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電
極に５００WのＲＦ（13.56MHz）電力を投入してプラズ
マを生成してエッチングを行った。ここでは、松下電器
産業（株）製のＩＣＰを用いたドライエッチング装置
（Model Ｅ６４５−□ＩＣＰ）を用いた。基板側（試
料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投
入し、実質的に負の自己バイアス電圧を印加する。この
第１のエッチング条件によりＷ膜をエッチングして第１
の導電層の端部をテーパー形状とする。

【００７９】この後、レジストからなるマスク４１０〜
４１５を除去せずに第２のエッチング条件に変え、エッ
チング用ガスにＣＦ₄とＣｌ₂とを用い、それぞれのガス
流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコ
イル型の電極に５００WのＲＦ（13.56MHz）電力を投入
してプラズマを生成して約３０秒程度のエッチングを行
った。基板側（試料ステージ）にも２０WのＲＦ（13.56
MHz）電力を投入し、実質的に負の自己バイアス電圧を
印加する。ＣＦ₄とＣｌ₂を混合した第２のエッチング条
件ではＷ膜及びＴａＮ膜とも同程度にエッチングされ
る。なお、ゲート絶縁膜上に残渣を残すことなくエッチ
ングするためには、１０〜２０％程度の割合でエッチン
グ時間を増加させると良い。

【００８０】上記第１のエッチング処理では、レジスト
からなるマスクの形状を適したものとすることにより、
基板側に印加するバイアス電圧の効果により第１の導電
層及び第２の導電層の端部がテーパー形状となる。この
テーパー部の角度は１５〜４５°となる。こうして、第
１のエッチング処理により第１の導電層と第２の導電層
から成る第１の形状の導電層４１７〜４２２（第１の導
電層４１７ａ〜４２２ａと第２の導電層４１７ｂ〜４２
２ｂ）を形成する。４１６はゲート絶縁膜であり、第１
の形状の導電層４１７〜４２２で覆われない領域は２０
〜５０nm程度エッチングされ薄くなった領域が形成され
る。

【００８１】そして、レジストからなるマスクを除去せ
ずに第１のドーピング処理を行い、半導体層にｎ型を付
与する不純物元素を添加する。（図４（Ａ））ドーピン
グ処理はイオンドープ法、若しくはイオン注入法で行え
ば良い。イオンドープ法の条件はドーズ量を１×１０¹³
〜５×１０¹⁵atoms/cm²とし、加速電圧を６０〜１００
ｋｅＶとして行う。本実施例ではドーズ量を１．５×１
０¹⁵atoms/cm²とし、加速電圧を８０ｋｅＶとして行っ
た。ｎ型を付与する不純物元素として１５族に属する元
素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる
が、ここではリン（Ｐ）を用いた。この場合、導電層４
１７〜４２１がｎ型を付与する不純物元素に対するマス
クとなり、自己整合的に高濃度不純物領域４２３〜４２
７が形成される。高濃度不純物領域４２３〜４２７には
１×１０²⁰〜１×１０²¹atoms/cm ³の濃度範囲でｎ型を
付与する不純物元素を添加する。

【００８２】次いで、レジストからなるマスクを除去せ
ずに第２のエッチング処理を行う。ここでは、エッチン
グガスにＣＦ₄とＣｌ₂とＯ₂とを用い、Ｗ膜を選択的に
エッチングする。この時、第２のエッチング処理により
第１の導電層４２８ｂ〜４３３ｂを形成する。一方、第
２の導電層４１７ａ〜４２２ａは、ほとんどエッチング
されず、第２の導電層４２８ａ〜４３３ａを形成する。

【００８３】レジストからなるマスクを除去した後、新
たにレジストからなるマスク４３８ａ〜４３８ｇを形成
して第２のドーピング処理を行って図４（Ｂ）の状態を
得る。不純物領域４２３〜４２７に選択的に不純物元素
が添加され、不純物領域４３９〜４４３を形成する。

【００８４】次いで、レジストからなるマスクを除去し
た後、新たにレジストからなるマスク４５２〜４５４を
形成して第３のドーピング処理を行う。この第３のドー
ピング処理により、ｐチャネル型ＴＦＴの活性層となる
半導体層に前記一導電型とは逆の導電型を付与する不純
物元素が添加された不純物領域４５５〜４６０を形成す
る。第２の導電層４２８ａ〜４３２ａを不純物元素に対
するマスクとして用い、ｐ型を付与する不純物元素を添
加して自己整合的に不純物領域を形成する。本実施例で
は、不純物領域４５５〜４６０はジボラン（Ｂ₂Ｈ₆）を
用いたイオンドープ法で形成する。（図５（Ａ））この
第３のドーピング処理の際には、ｎチャネル型ＴＦＴを
形成する半導体層はレジストからなるマスク４５２〜４
５４で覆われている。第１のドーピング処理及び第２の
ドーピング処理によって、不純物領域４５５〜４６０に
はそれぞれ異なる濃度でリンが添加されているが、その
いずれの領域においてもｐ型を付与する不純物元素の濃
度を２×１０²⁰〜２×１０ ²¹atoms/cm³となるようにド
ーピング処理することにより、ｐチャネル型ＴＦＴのソ
ース領域およびドレイン領域として機能するために何ら
問題は生じない。本実施例では、ｐチャネル型ＴＦＴの
活性層となる半導体層の一部が露呈しているため、不純
物元素（ボロン）を添加しやすい利点を有している。

【００８５】以上までの工程でそれぞれの半導体層に不
純物領域が形成される。

【００８６】次いで、レジストからなるマスク４５２〜
４５４を除去して第１の層間絶縁膜４６１を形成する。
この第１の層間絶縁膜４６１としては、プラズマＣＶＤ
法またはスパッタ法を用い、厚さを１００〜２００ｎｍ
としてシリコンを含む絶縁膜で形成する。本実施例で
は、プラズマＣＶＤ法により膜厚１５０ｎｍの酸化窒化
シリコン膜を形成した。勿論、第１の層間絶縁膜４６１
は酸化窒化シリコン膜に限定されるものでなく、他のシ
リコンを含む絶縁膜を単層または積層構造として用いて
も良い。

【００８７】次いで、図５（Ｂ）に示すように、それぞ
れの半導体層に添加された不純物元素を活性化処理する
工程を行う。この活性化工程はファーネスアニール炉を
用いる熱アニール法で行う。熱アニール法としては、酸
素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の
窒素雰囲気中で４００〜７００℃、代表的には５００〜
５５０℃で行えばよく、本実施例では５５０℃、４時間
の熱処理で活性化処理を行った。なお、熱アニール法の
他に、レーザーアニール法、またはラピッドサーマルア
ニール法（ＲＴＡ法）を適用することができる。

【００８８】なお、本実施例では、上記活性化処理と同
時に、結晶化の際に触媒として使用したニッケルが高濃
度のリンを含む不純物領域４３９、４４１、４４２、４
５５、４５８を結晶化する。そのため、前記不純物領域
前記金属元素がゲッタリングされ、主にチャネル形成領
域となる半導体層中のニッケル濃度が低減される。この
ようにして作製したチャネル形成領域を有するＴＦＴは
オフ電流値が下がり、結晶性が良いことから高い電界効
果移動度が得られ、良好な特性を達成することができ
る。

【００８９】また、第１の層間絶縁膜を形成する前に活
性化処理を行っても良い。ただし、用いた配線材料が熱
に弱い場合には、本実施例のように配線等を保護するた
め層間絶縁膜（シリコンを主成分とする絶縁膜、例えば
窒化珪素膜）を形成した後で活性化処理を行うことが好
ましい。

【００９０】さらに、３〜１００％の水素を含む雰囲気
中で、３００〜５５０℃で１〜１２時間の熱処理を行
い、半導体層を水素化する工程を行う。本実施例では水
素を約３％の含む窒素雰囲気中で４１０℃、１時間の熱
処理を行った。この工程は層間絶縁膜に含まれる水素に
より半導体層のダングリングボンドを終端する工程であ
る。水素化の他の手段として、プラズマ水素化（プラズ
マにより励起された水素を用いる）を行っても良い。

【００９１】また、活性化処理としてレーザーアニール
法を用いる場合には、上記水素化を行った後、エキシマ
レーザーやＹＡＧレーザー等のレーザー光を照射するこ
とが望ましい。

【００９２】次いで、第１の層間絶縁膜４６１上に無機
絶縁膜材料または有機絶縁物材料から成る第２の層間絶
縁膜４６２を形成する。本実施例では、膜厚１．６μｍ
のアクリル樹脂膜を形成したが、粘度が１０〜１０００
ｃｐ、好ましくは４０〜２００ｃｐのものを用い、表面
に凸凹が形成されるものを用いた。

【００９３】本実施例では、鏡面反射を防ぐため、表面
に凸凹が形成される第２の層間絶縁膜を形成することに
よって画素電極の表面に凸凹を形成した。また、画素電
極の表面に凹凸を持たせて光散乱性を図るため、画素電
極の下方の領域に凸部を形成してもよい。その場合、凸
部の形成は、ＴＦＴの形成と同じフォトマスクで行うこ
とができるため、工程数の増加なく形成することができ
る。なお、この凸部は配線及びＴＦＴ部以外の画素部領
域の基板上に適宜設ければよい。こうして、凸部を覆う
絶縁膜の表面に形成された凸凹に沿って画素電極の表面
に凸凹が形成される。

【００９４】また、第２の層間絶縁膜４６２として表面
が平坦化する膜を用いてもよい。その場合は、画素電極
を形成した後、公知のサンドブラスト法やエッチング法
等の工程を追加して表面を凹凸化させて、鏡面反射を防
ぎ、反射光を散乱させることによって白色度を増加させ
ることが好ましい。

【００９５】そして、駆動回路５０６において、各不純
物領域とそれぞれ電気的に接続する配線４６３〜４６７
を形成する。なお、これらの配線は、膜厚５０ｎｍのＴ
ｉ膜と、膜厚５００ｎｍの合金膜（ＡｌとＴｉとの合金
膜）との積層膜をパターニングして形成する。

【００９６】また、画素部５０７においては、画素電極
４７０、ゲート配線４６９、接続電極４６８を形成す
る。（図５（Ｃ））この接続電極４６８によりソース配
線（４４３ｂと４４９の積層）は、画素ＴＦＴと電気的
な接続が形成される。また、ゲート配線４６９は、画素
ＴＦＴのゲート電極と電気的な接続が形成される。ま
た、画素電極４７０は、画素ＴＦＴのドレイン領域４４
２と電気的な接続が形成され、さらに保持容量を形成す
る一方の電極として機能する半導体層４５８と電気的な
接続が形成される。また、画素電極４７１としては、Ａ
ｌまたはＡｇを主成分とする膜、またはそれらの積層膜
等の反射性の優れた材料を用いることが望ましい。

【００９７】以上の様にして、ｎチャネル型ＴＦＴ５０
１とｐチャネル型ＴＦＴ５０２からなるＣＭＯＳ回路、
及びｎチャネル型ＴＦＴ５０３を有する駆動回路５０６
と、画素ＴＦＴ５０４、保持容量５０５とを有する画素
部５０７を同一基板上に形成することができる。こうし
て、アクティブマトリクス基板が完成する。

【００９８】駆動回路５０６のｎチャネル型ＴＦＴ５０
１はチャネル形成領域４７１、ゲート電極の一部を構成
する第１の導電層４４４と重なる低濃度不純物領域４３
４ｂ（ＧＯＬＤ領域）、ゲート電極の外側に形成される
低濃度不純物領域４３４ａ（ＬＤＤ領域）とソース領域
またはドレイン領域として機能する高濃度不純物領域４
３９を有している。このｎチャネル型ＴＦＴ５０１と電
極４６６で接続してＣＭＯＳ回路を形成するｐチャネル
型ＴＦＴ５０２にはチャネル形成領域４７２、ゲート電
極と重なる不純物領域４５７、ゲート電極の外側に形成
される不純物領域４５８、ソース領域またはドレイン領
域として機能する高濃度不純物領域４５５を有してい
る。また、ｎチャネル型ＴＦＴ５０３にはチャネル形成
領域４７３、ゲート電極の一部を構成する第１の導電層
４４６と重なる低濃度不純物領域４３６ｂ（ＧＯＬＤ領
域）、ゲート電極の外側に形成される低濃度不純物領域
４３７ａ（ＬＤＤ領域）とソース領域またはドレイン領
域として機能する高濃度不純物領域４４１を有してい
る。

【００９９】画素部の画素ＴＦＴ５０４にはチャネル形
成領域４７４、ゲート電極の一部を構成する第１の導電
層４４７と重なる低濃度不純物領域４３７ｂ（ＧＯＬＤ
領域）、ゲート電極の外側に形成される低濃度不純物領
域４３７ａ（ＬＤＤ領域）とソース領域またはドレイン
領域として機能する高濃度不純物領域４４３を有してい
る。また、保持容量５０５の一方の電極として機能する
半導体層４５８〜４６０には、それぞれｐ型を付与する
不純物元素が添加されている。保持容量５０５は、絶縁
膜４５１を誘電体として、電極（４４８と４３２ｂの積
層）と、半導体層４５８〜４６０とで形成している。

【０１００】また、本実施例の画素構造は、ブラックマ
トリクスを用いることなく、画素電極間の隙間が遮光さ
れるように、画素電極の端部をソース配線と重なるよう
に配置形成する。

【０１０１】このようにして作製されたアクティブマト
リクス基板２０１の接続配線４６８に端子２０２を接続
させて電圧２０３を印加し、オーブン２０４の中に入れ
て加熱する（図７）。ドライバ回路のＴＦＴおよび画素
ＴＦＴにおける電圧の印加方法について図８を用いて説
明する。ドライバ回路は図８（Ａ）に示すＣＭＯＳ回路
によって構成されている。ＣＯＭＳ回路は、ｐチャネル
型ＴＦＴとｎチャネル型ＴＦＴから構成され、Ｖ_inにＶ
_ddを入力すると、ｐチャネル型ＴＦＴがＯＦＦ状態に、
ｎチャネル型ＴＦＴがＯＮ状態になり、Ｖ_outにはＶ_ss
が出力される。また、Ｖ_inにＶ_ssを入力すると、ｐチャ
ネル型ＴＦＴがＯＮ状態に、ｎチャネル型ＴＦＴがＯＦ
Ｆ状態になり、Ｖ_outにはＶ_ddが出力される。ただし、
Ｖ_dd＞Ｖ_{s s}である。つまり、Ｖ_inにＶ_ddとＶ_ssを交互に
入力すれば、ｐチャネル型ＴＦＴおよびｎチャネル型Ｔ
ＦＴに交互に電流が流れ、金属元素をチャネル形成領域
からゲッタリングすることができる。本発明人はＣＭＯ
Ｓ回路において、このように電圧を印加した場合、図８
（Ａ）に示すような電界ができるので、ｐチャネル型Ｔ
ＦＴおよびｎチャネル型ＴＦＴとも電界の向きとは逆向
きに金属元素が移動し、ｐチャネル型ＴＦＴにはソース
領域に、ｎチャネル型ＴＦＴにはドレイン領域にゲッタ
リングされると考察している。また、電圧の印加のほか
の方法として、Ｖ_inに（Ｖ_dd＋Ｖ_ss）／２の電圧を印加
すると、ｐ−ｃｈおよびｎ−ｃｈに常に電流が流れ、ゲ
ッタリングを行なうことができる。もちろん、Ｖ_inにＶ
_ddよりも大きな電圧を印加しても良い。

【０１０２】画素ＴＦＴの回路を図８（Ｂ）に示す。画
素ＴＦＴはゲート電極がゲート線に、ソース領域がソー
ス線に接続されている。ドレイン領域は保持容量と接続
し、保持容量はコモン電位に繋がっている。また、ドレ
イン領域は液晶パネル等を作製すると、ドレイン配線を
介して液晶に繋がるが、現段階では、アクティブマトリ
クス基板の状態であるため繋がっていない。ソース領域
に電圧を印加すると、ソース領域とドレイン領域におい
て電位差が生じるが、さらにゲート電極に電圧を印加す
ると、保持容量の存在により、ソース領域とドレイン領
域は同電位になる。しかし、ゲート電極がＯＮ状態にな
るのＯＦＦ状態になる時間に比べて非常に短いため、ソ
ース領域とドレイン領域間に電位差がある状態が長い。
この電位差を利用して、ゲッタリングを行なうことがで
きる。また、保持容量をコモン電位に接続するのではな
く、ソース線との電位差をさらに大きくするため、電位
を与えることも可能である。このような方法で、画素Ｔ
ＦＴにおけるゲッタリングを行なうことができる。

【０１０３】以上のような方法により、チャネル形成領
域およびオフセット領域から前記金属元素を除去あるい
は低減することができ、ＴＦＴの電気的特性が向上す
る。特にオフ電流のばらつきを低減することができる。

【０１０４】また、本実施例で作製するアクティブマト
リクス基板の画素部の上面図を図６に示す。なお、図３
〜図５に対応する部分には同じ符号を用いている。図５
中の鎖線Ａ−Ａ’は図６中の鎖線Ａ―Ａ’で切断した断
面図に対応している。また、図５中の鎖線Ｂ−Ｂ’は図
６中の鎖線Ｂ―Ｂ’で切断した断面図に対応している。

【０１０５】[実施例５]本実施例では、実施例４で作製
したアクティブマトリクス基板から、反射型液晶表示装
置を作製する工程を以下に説明する。説明には図１０を
用いる。

【０１０６】まず、実施例４に従い、図５（Ｃ）の状態
のアクティブマトリクス基板を得た後、図５のアクティ
ブマトリクス基板上、少なくとも画素電極４７０上に配
向膜４７１を形成しラビング処理を行う。なお、本実施
例では配向膜４７１を形成する前に、アクリル樹脂膜等
の有機樹脂膜をパターニングすることによって基板間隔
を保持するための柱状のスペーサ（図示しない）を所望
の位置に形成した。また、柱状のスペーサに代えて、球
状のスペーサを基板全面に散布してもよい。

【０１０７】次いで、対向基板４７２を用意する。次い
で、対向基板４７２上に着色層４７３、４７４、平坦化
膜４７５を形成する。赤色の着色層４７３と青色の着色
層４７４とを重ねて、遮光部を形成する。また、赤色の
着色層と緑色の着色層とを一部重ねて、遮光部を形成し
てもよい。

【０１０８】本実施例では、実施例４に示す基板を用い
ている。従って、実施例４の画素部の上面図を示す図６
では、少なくともゲート配線４６９と画素電極４７０の
間隙と、ゲート配線４６９と接続電極４６８の間隙と、
接続電極４６８と画素電極４７０の間隙を遮光する必要
がある。本実施例では、それらの遮光すべき位置に着色
層の積層からなる遮光部が重なるように各着色層を配置
して、対向基板を貼り合わせた。

【０１０９】このように、ブラックマスク等の遮光層を
形成することなく、各画素間の隙間を着色層の積層から
なる遮光部で遮光することによって工程数の低減を可能
とした。

【０１１０】次いで、平坦化膜４７５上に透明導電膜か
らなる対向電極４７６を少なくとも画素部に形成し、対
向基板の全面に配向膜４７７を形成し、ラビング処理を
施した。

【０１１１】そして、画素部と駆動回路が形成されたア
クティブマトリクス基板と対向基板とをシール材４７８
で貼り合わせる。シール材４７８にはフィラーが混入さ
れていて、このフィラーと柱状スペーサによって均一な
間隔を持って２枚の基板が貼り合わせられる。その後、
両基板の間に液晶材料４７９を注入し、封止剤（図示せ
ず）によって完全に封止する。液晶材料４７９には公知
の液晶材料を用いれば良い。このようにして図１０に示
す反射型液晶表示装置が完成する。そして、必要があれ
ば、アクティブマトリクス基板または対向基板を所望の
形状に分断する。さらに、対向基板のみに偏光板（図示
しない）を貼りつけた。そして、公知の技術を用いてＦ
ＰＣを貼りつけた。

【０１１２】以上のようにして作製される液晶表示パネ
ルは各種電子機器の表示部として用いることができる。

【０１１３】[実施例６]上記各実施例１乃至５のいずれ
か一を実施して形成されたＴＦＴは様々な電気光学装置
（アクティブマトリクス型液晶ディスプレイ、アクティ
ブマトリクス型ＥＬディスプレイ、アクティブマトリク
ス型ＥＣディスプレイ）に用いることができる。即ち、
それら電気光学装置を表示部に組み込んだ電子機器全て
に本願発明を実施できる。

【０１１４】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター、ヘッドマウント
ディスプレイ（ゴーグル型ディスプレイ）、カーナビゲ
ーション、カーステレオ、パーソナルコンピュータ、携
帯情報端末（モバイルコンピュータ、携帯電話または電
子書籍等）などが挙げられる。それらの一例を図１１、
図１２及び図１３に示す。

【０１１５】図１１（Ａ）はパーソナルコンピュータで
あり、本体２００１、画像入力部２００２、表示部２０
０３、キーボード２００４等を含む。本発明を表示部２
００３に適用することができる。

【０１１６】図１１（Ｂ）はビデオカメラであり、本体
２１０１、表示部２１０２、音声入力部２１０３、操作
スイッチ２１０４、バッテリー２１０５、受像部２１０
６等を含む。本発明を表示部２１０２に適用することが
できる。

【０１１７】図１１（Ｃ）はモバイルコンピュータ（モ
ービルコンピュータ）であり、本体２２０１、カメラ部
２２０２、受像部２２０３、操作スイッチ２２０４、表
示部２２０５等を含む。本発明は表示部２２０５に適用
できる。

【０１１８】図１１（Ｄ）はゴーグル型ディスプレイで
あり、本体２３０１、表示部２３０２、アーム部２３０
３等を含む。本発明は表示部２３０２に適用することが
できる。

【０１１９】図１１（Ｅ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４０１、表示部２４０２、スピーカ部２４０
３、記録媒体２４０４、操作スイッチ２４０５等を含
む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄ
ｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部２４０２に適用
することができる。

【０１２０】図１１（Ｆ）はデジタルカメラであり、本
体２５０１、表示部２５０２、接眼部２５０３、操作ス
イッチ２５０４、受像部（図示しない）等を含む。本願
発明を表示部２５０２に適用することができる。

【０１２１】図１２（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２等を含
む。本発明は投射装置２６０１の一部を構成する液晶表
示装置２８０８やその他の駆動回路に適用することがで
きる。

【０１２２】図１２（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４等を含む。本発明は投射装置２
７０２の一部を構成する液晶表示装置２８０８やその他
の駆動回路に適用することができる。

【０１２３】なお、図１２（Ｃ）は、図１２（Ａ）及び
図１２（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
４〜２８０６、ダイクロイックミラー２８０３、プリズ
ム２８０７、液晶表示装置２８０８、位相差板２８０
９、投射光学系２８１０で構成される。投射光学系２８
１０は、投射レンズを含む光学系で構成される。本実施
例は三板式の例を示したが、特に限定されず、例えば単
板式であってもよい。また、図１２（Ｃ）中において矢
印で示した光路に実施者が適宜、光学レンズや、偏光機
能を有するフィルムや、位相差を調節するためのフィル
ム、ＩＲフィルム等の光学系を設けてもよい。

【０１２４】また、図１２（Ｄ）は、図１２（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、リフレクタ
ー２８１１、光源２８１２、レンズアレイ２８１３、２
８１４、偏光変換素子２８１５、集光レンズ２８１６で
構成される。なお、図１２（Ｄ）に示した光源光学系は
一例であって特に限定されない。例えば、光源光学系に
実施者が適宜、光学レンズや、偏光機能を有するフィル
ムや、位相差を調節するフィルム、ＩＲフィルム等の光
学系を設けてもよい。

【０１２５】ただし、図１２に示したプロジェクターに
おいては、透過型の電気光学装置を用いた場合を示して
おり、反射型の電気光学装置及びＥＬ表示装置での適用
例は図示していない。

【０１２６】図１３（Ａ）は携帯電話であり、本体２９
０１、音声出力部２９０２、音声入力部２９０３、表示
部２９０４、操作スイッチ２９０５、アンテナ２９０６
等を含む。本願発明を表示部２９０４に適用することが
できる。

【０１２７】図１３（Ｂ）は携帯書籍（電子書籍）であ
り、本体３００１、表示部３００２、３００３、記憶媒
体３００４、操作スイッチ３００５、アンテナ３００６
等を含む。本発明は表示部３００２、３００３に適用す
ることができる。

【０１２８】図１３（Ｃ）はディスプレイであり、本体
３１０１、支持台３１０２、表示部３１０３等を含む。
本発明は表示部３１０３に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角１０インチ以上（特に３０インチ以上）の
ディスプレイには有利である。

【０１２９】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例１〜５のどの
ような組み合わせからなる構成を用いても実現すること
ができる。

【０１３０】

【本発明の効果】本発明の構成を採用することにより、
以下に示すような基本的有意性を得ることが出来る。 （ａ）従来のＴＦＴの作製プロセスに適合した、簡単な
構造である。 （ｂ）電圧を印加により、高抵抗層の半導体膜中に存在
する金属化合物に選択的に電流が流れる。このことによ
り、前記金属化合物のみを加熱し、金属元素を放出する
ことができる。また、他の領域を加熱しないため、捕獲
能力を低下させることがない。 （ｃ）電圧の印加により、放出された金属元素は拡散速
度が増す。 （ｄ）以上の利点を満たした上で、ゲッタリング能力を
向上させ、電気的特性の優れたＴＦＴを作製できる方法
である。

【図面の簡単な説明】

【図１】 本発明が開示するゲッタリング技術を説明す
る例を示す図。

【図２】 本発明が開示するゲッタリング技術を説明す
る例を示す図。

【図３】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図４】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図５】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を
示す断面図。

【図６】 画素ＴＦＴの構成を示す上面図。

【図７】 本発明が開示するゲッタリング技術を説明す
る例を示す図。

【図８】 本発明が開示するゲッタリング技術を説明す
る例を示す図。

【図９】 本発明が開示するゲッタリング技術を説明す
る例を示す図。

【図１０】 アクティブマトリクス型液晶表示装置の作
製工程を示す断面図。

【図１１】 半導体装置の一例を示す図。

【図１２】 半導体装置の一例を示す図。

【図１３】 半導体装置の一例を示す図。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６２７Ｆ ６２７Ｚ Ｆターム(参考） 2H092 GA59 JA25 JA29 JA33 JA35 JA38 JA39 JA42 JA43 JA44 JA46 JB13 JB23 JB27 JB32 JB33 JB38 JB51 JB57 JB63 JB69 KA04 KA07 MA05 MA07 MA14 MA15 MA16 MA18 MA19 MA20 MA27 MA30 MA35 MA37 MA41 NA25 NA27 NA28 NA29 RA05 5F052 AA02 AA11 BB01 BB02 BB07 DA02 DA10 DB02 DB03 DB07 EA16 FA06 FA24 JA01 JA04 5F110 AA06 AA30 BB02 BB04 CC02 DD01 DD02 DD03 DD05 DD13 DD14 DD15 DD17 EE01 EE02 EE03 EE04 EE14 EE23 EE44 EE45 FF02 FF03 FF04 FF09 FF28 FF30 GG01 GG02 GG13 GG25 GG32 GG43 GG45 GG47 HJ01 HJ04 HJ12 HJ13 HJ23 HK04 HK06 HK21 HM15 NN02 NN03 NN04 NN22 NN24 NN27 NN34 NN35 NN72 NN73 PP01 PP03 PP10 PP13 PP27 PP29 PP34 PP35 QQ04 QQ09 QQ11 QQ25 QQ28

Claims (35)

【特許請求の範囲】
1. 【請求項１】 非晶質半導体膜に結晶化を助長する金属
   元素を導入する工程と、加熱処理により前記非晶質半導
   体膜を結晶化して結晶質半導体膜を形成する工程と、前
   記結晶質半導体膜をエッチングして島状半導体層を形成
   する工程と、前記島状半導体膜中に選択的に不純物元素
   を導入して複数の不純物領域を形成する工程と、前記複
   数の不純物領域に各々接続する電極を形成する工程と、
   前記電極に電圧を印加して前記不純物領域に前記金属元
   素をゲッタリングする工程と、を有することを特徴とす
   る半導体装置の作製方法。
2. 【請求項２】 非晶質半導体膜に結晶化を助長する金属
   元素を導入する工程と、加熱処理により前記非晶質半導
   体膜を結晶化して第１の結晶質半導体膜を形成する工程
   と、前記第１の結晶質半導体膜にレーザビームを照射し
   て第２の結晶質半導体膜を形成する工程と、前記第２の
   結晶質半導体膜をエッチングして島状半導体層を形成す
   る工程と、前記島状半導体膜中に選択的に不純物元素を
   導入して複数の不純物領域を形成する工程と、前記複数
   の不純物領域に各々接続する電極を形成する工程と、前
   記電極に電圧を印加して前記不純物領域に前記金属元素
   をゲッタリングする工程と、を有することを特徴とする
   半導体装置の作製方法。
3. 【請求項３】 非晶質半導体膜に結晶化を助長する金属
   元素を導入する工程と、加熱処理により前記非晶質半導
   体膜を結晶化して結晶質半導体膜を形成する工程と、前
   記結晶質半導体膜をエッチングして島状半導体層を形成
   する工程と、前記島状半導体膜中に選択的に不純物元素
   を導入してソース領域およびドレイン領域を形成する工
   程と、前記ソース領域またはドレイン領域に接続するソ
   ース電極またはドレイン電極を形成する工程と、前記ソ
   ース電極および前記ドレイン電極に電圧を印加して前記
   ソース領域または前記ドレイン領域に前記金属元素をゲ
   ッタリングする工程と、を有することを特徴とする半導
   体装置の作製方法。
4. 【請求項４】 非晶質半導体膜に結晶化を助長する金属
   元素を導入する工程と、加熱処理により前記非晶質半導
   体膜を部分的に結晶化して第１の結晶質半導体膜を形成
   する工程と、前記第１の結晶質半導体膜にレーザビーム
   を照射して第２の結晶質半導体膜を形成する工程と、前
   記第２の結晶質半導体膜をエッチングして島状半導体層
   を形成する工程と、前記島状半導体膜中に選択的に不純
   物元素を導入してソース領域およびドレイン領域を形成
   する工程と、前記ソース領域またはドレイン領域に接続
   するソース電極またはドレイン電極を形成する工程と、
   前記ソース電極および前記ドレイン電極に電圧を印加し
   て前記ソース領域または前記ドレイン領域に前記金属元
   素をゲッタリングする工程と、を有することを特徴とす
   る半導体装置の作製方法。
5. 【請求項５】 非晶質半導体膜に結晶化を助長する金属
   元素を導入する工程と、加熱処理により前記非晶質半導
   体膜を結晶化して結晶質半導体膜を形成する工程と、前
   記結晶質半導体膜をエッチングして島状半導体層を形成
   する工程と、前記島状半導体層上に絶縁膜を形成する工
   程と、前記絶縁膜上にゲート電極を形成する工程と、前
   記ゲート電極をマスクとして前記島状半導体層中に選択
   的に不純物元素を導入してソース領域およびドレイン領
   域を形成し、前記ゲート電極の下方にチャネル形成領域
   を形成する工程と、前記不純物元素が選択的に導入され
   た前記島状半導体層および前記ゲート電極に接して層間
   絶縁膜を形成する工程と、前記層間絶縁膜上に前記ソー
   ス領域またはドレイン領域に接続するソース電極または
   ドレイン電極を形成する工程と、前記ソース電極および
   前記ドレイン電極に電圧を印加して前記チャネル形成領
   域から前記ソース領域または前記ドレイン領域に前記金
   属元素をゲッタリングする工程と、を有することを特徴
   とする半導体装置の作製方法。
6. 【請求項６】 非晶質半導体膜に結晶化を助長する金属
   元素を導入する工程と、加熱処理により前記非晶質半導
   体膜を結晶化して結晶質半導体膜を形成する工程と、前
   記結晶質半導体膜をエッチングして島状半導体層を形成
   する工程と、前記島状半導体層上に絶縁膜を形成する工
   程と、前記絶縁膜上にゲート電極を形成する工程と、前
   記ゲート電極をマスクとして前記島状半導体層中に選択
   的に不純物元素を導入してソース領域およびドレイン領
   域を形成し、前記ゲート電極の下方にチャネル形成領域
   を形成する工程と、前記不純物元素が選択的に導入され
   た前記島状半導体層および前記ゲート電極に接して層間
   絶縁膜を形成する工程と、前記層間絶縁膜上に前記ソー
   ス領域またはドレイン領域に接続するソース電極または
   ドレイン電極を形成する工程と、前記ゲート電極、前記
   ソース電極および前記ドレイン電極に電圧を印加して前
   記チャネル形成領域から前記ソース領域または前記ドレ
   イン領域に前記金属元素をゲッタリングする工程と、を
   有することを特徴とする半導体装置の作製方法。
7. 【請求項７】 非晶質半導体膜に結晶化を助長する金属
   元素を導入する工程と、加熱処理により前記非晶質半導
   体膜を部分的に結晶化して第１の結晶質半導体膜を形成
   する工程と、前記第１の結晶質半導体膜にレーザビーム
   を照射して第２の結晶質半導体膜を形成する工程と、前
   記第２の結晶質半導体膜をエッチングして島状半導体層
   を形成する工程と、前記島状半導体層上に絶縁膜を形成
   する工程と、前記絶縁膜上にゲート電極を形成する工程
   と、前記ゲート電極をマスクとして前記島状半導体層中
   に選択的に不純物元素を導入してソース領域およびドレ
   イン領域を形成し、前記ゲート電極の下方にチャネル形
   成領域を形成する工程と、前記不純物元素が選択的に導
   入された前記島状半導体層および前記ゲート電極に接し
   て層間絶縁膜を形成する工程と、前記層間絶縁膜上に前
   記ソース領域またはドレイン領域に接続するソース電極
   またはドレイン電極を形成する工程と、前記ソース電極
   および前記ドレイン電極に電圧を印加して前記チャネル
   形成領域から前記ソース領域または前記ドレイン領域に
   前記金属元素をゲッタリングする工程と、を有すること
   を特徴とする半導体装置の作製方法。
8. 【請求項８】 非晶質半導体膜に結晶化を助長する金属
   元素を導入する工程と、加熱処理により前記非晶質半導
   体膜を部分的に結晶化して第１の結晶質半導体膜を形成
   する工程と、前記第１の結晶質半導体膜にレーザビーム
   を照射して第２の結晶質半導体膜を形成する工程と、前
   記第２の結晶質半導体膜をエッチングして島状半導体層
   を形成する工程と、前記島状半導体層上に絶縁膜を形成
   する工程と、前記絶縁膜上にゲート電極を形成する工程
   と、前記ゲート電極をマスクとして前記島状半導体層中
   に選択的に不純物元素を導入してソース領域およびドレ
   イン領域を形成し、前記ゲート電極の下方にチャネル形
   成領域を形成する工程と、前記不純物元素が選択的に導
   入された前記島状半導体層および前記ゲート電極に接し
   て層間絶縁膜を形成する工程と、前記層間絶縁膜上に前
   記ソース領域またはドレイン領域に接続するソース電極
   またはドレイン電極を形成する工程と、前記ゲート電
   極、前記ソース電極および前記ドレイン電極に電圧を印
   加して前記チャネル形成領域から前記ソース領域または
   前記ドレイン領域に前記金属元素をゲッタリングする工
   程と、を有することを特徴とする半導体装置の作製方
   法。
9. 【請求項９】 ゲート電極と、島状半導体層にチャネル
   形成領域と不純物領域が形成された半導体装置の作製方
   法において、前記島状半導体膜は、非晶質半導体膜に結
   晶化を助長する金属元素を導入し、加熱処理により前記
   非晶質半導体膜を結晶化して結晶質半導体膜を形成し、
   前記結晶質半導体膜をエッチングして形成され、前記ゲ
   ート電極は、前記島状半導体層の少なくとも一方の面に
   形成された絶縁膜に接して形成され、前記不純物領域に
   接続する電極を形成した後に、前記ゲート電極および前
   記電極に電圧を印加して前記チャネル形成領域から前記
   不純物領域に前記金属元素をゲッタリングすることを特
   徴とする半導体装置の作製方法。
10. 【請求項１０】 ゲート電極と、島状半導体層にチャネ
    ル形成領域と不純物領域が形成された半導体装置の作製
    方法において、前記島状半導体膜は、非晶質半導体膜に
    結晶化を助長する金属元素を導入し、加熱処理により前
    記非晶質半導体膜を結晶化して第１の結晶質半導体膜を
    形成し、前記第１の結晶質半導体膜にレーザビームを照
    射して第２の結晶質半導体膜を形成し、前記第２の結晶
    質半導体膜をエッチングして形成され、前記ゲート電極
    は、前記島状半導体層の少なくとも一方の面に形成され
    た絶縁膜に接して形成され、前記不純物領域に接続する
    電極を形成した後に、前記ゲート電極および前記電極に
    電圧を印加して前記チャネル形成領域から前記不純物領
    域に前記金属元素をゲッタリングすることを特徴とする
    半導体装置の作製方法。
11. 【請求項１１】 非晶質半導体膜に結晶化を助長する金
    属元素を導入する工程と、加熱処理により前記非晶質半
    導体膜を結晶化して結晶質半導体膜を形成する工程と、
    前記結晶質半導体膜をエッチングして島状半導体層を形
    成する工程と、前記島状半導体膜中に選択的に不純物元
    素を導入して複数の不純物領域を形成する工程と、前記
    複数の不純物領域に各々接続する電極を形成する工程
    と、前記不純物元素が選択的に導入された島状半導体膜
    を加熱し、かつ、前記電極に電圧を印加して前記不純物
    領域に前記金属元素をゲッタリングする工程と、を有す
    ることを特徴とする半導体装置の作製方法。
12. 【請求項１２】 非晶質半導体膜に結晶化を助長する金
    属元素を導入する工程と、加熱処理により前記非晶質半
    導体膜を結晶化して第１の結晶質半導体膜を形成する工
    程と、前記第１の結晶質半導体膜にレーザビームを照射
    して第２の結晶質半導体膜を形成する工程と、前記第２
    の結晶質半導体膜をエッチングして島状半導体層を形成
    する工程と、前記島状半導体膜中に選択的に不純物元素
    を導入して複数の不純物領域を形成する工程と、前記複
    数の不純物領域に各々接続する電極を形成する工程と、
    前記不純物元素が選択的に導入された島状半導体膜を加
    熱し、かつ、前記電極に電圧を印加して前記不純物領域
    に前記金属元素をゲッタリングする工程と、を有するこ
    とを特徴とする半導体装置の作製方法。
13. 【請求項１３】 非晶質半導体膜に結晶化を助長する金
    属元素を導入する工程と、加熱処理により前記非晶質半
    導体膜を結晶化して結晶質半導体膜を形成する工程と、
    前記結晶質半導体膜をエッチングして島状半導体層を形
    成する工程と、前記島状半導体膜中に選択的に不純物元
    素を導入してソース領域およびドレイン領域を形成する
    工程と、前記ソース領域またはドレイン領域に接続する
    ソース電極またはドレイン電極を形成する工程と、前記
    不純物元素が選択的に導入された島状半導体層を加熱
    し、かつ、前記ソース電極および前記ドレイン電極に電
    圧を印加して前記ソース領域または前記ドレイン領域に
    前記金属元素をゲッタリングする工程と、を有すること
    を特徴とする半導体装置の作製方法。
14. 【請求項１４】 非晶質半導体膜に結晶化を助長する金
    属元素を導入する工程と、加熱処理により前記非晶質半
    導体膜を部分的に結晶化して第１の結晶質半導体膜を形
    成する工程と、前記第１の結晶質半導体膜にレーザビー
    ムを照射して第２の結晶質半導体膜を形成する工程と、
    前記第２の結晶質半導体膜をエッチングして島状半導体
    層を形成する工程と、前記島状半導体膜中に選択的に不
    純物元素を導入してソース領域およびドレイン領域を形
    成する工程と、前記ソース領域またはドレイン領域に接
    続するソース電極またはドレイン電極を形成する工程
    と、前記不純物元素が選択的に導入された島状半導体層
    を加熱し、かつ、前記ソース電極および前記ドレイン電
    極に電圧を印加して前記ソース領域または前記ドレイン
    領域に前記金属元素をゲッタリングする工程と、を有す
    ることを特徴とする半導体装置の作製方法。
15. 【請求項１５】 非晶質半導体膜に結晶化を助長する金
    属元素を導入する工程と、加熱処理により前記非晶質半
    導体膜を結晶化して結晶質半導体膜を形成する工程と、
    前記結晶質半導体膜をエッチングして島状半導体層を形
    成する工程と、前記島状半導体層上に絶縁膜を形成する
    工程と、前記絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極をマスクとして前記島状半導体層中に選
    択的に不純物元素を導入してソース領域およびドレイン
    領域を形成し、前記ゲート電極の下方にチャネル形成領
    域を形成する工程と、前記不純物元素が選択的に導入さ
    れた前記島状半導体層および前記ゲート電極に接して層
    間絶縁膜を形成する工程と、前記層間絶縁膜上に前記ソ
    ース領域またはドレイン領域に接続するソース電極また
    はドレイン電極を形成する工程と、前記不純物元素が選
    択的に導入された前記島状半導体層を加熱し、かつ、前
    記ソース電極および前記ドレイン電極に電圧を印加して
    前記チャネル形成領域から前記ソース領域または前記ド
    レイン領域に前記金属元素をゲッタリングする工程と、
    を有することを特徴とする半導体装置の作製方法。
16. 【請求項１６】 非晶質半導体膜に結晶化を助長する金
    属元素を導入する工程と、加熱処理により前記非晶質半
    導体膜を結晶化して結晶質半導体膜を形成する工程と、
    前記結晶質半導体膜をエッチングして島状半導体層を形
    成する工程と、前記島状半導体層上に絶縁膜を形成する
    工程と、前記絶縁膜上にゲート電極を形成する工程と、
    前記ゲート電極をマスクとして前記島状半導体層中に選
    択的に不純物元素を導入してソース領域およびドレイン
    領域を形成し、前記ゲート電極の下方にチャネル形成領
    域を形成する工程と、前記不純物元素が選択的に導入さ
    れた前記島状半導体層および前記ゲート電極に接して層
    間絶縁膜を形成する工程と、前記層間絶縁膜上に前記ソ
    ース領域またはドレイン領域に接続するソース電極また
    はドレイン電極を形成する工程と、前記不純物元素が選
    択的に導入された前記島状半導体層を加熱し、かつ、前
    記ゲート電極、前記ソース電極および前記ドレイン電極
    に電圧を印加して前記チャネル形成領域から前記ソース
    領域または前記ドレイン領域に前記金属元素をゲッタリ
    ングする工程と、を有することを特徴とする半導体装置
    の作製方法。
17. 【請求項１７】 非晶質半導体膜に結晶化を助長する金
    属元素を導入する工程と、加熱処理により前記非晶質半
    導体膜を部分的に結晶化して第１の結晶質半導体膜を形
    成する工程と、前記第１の結晶質半導体膜にレーザビー
    ムを照射して第２の結晶質半導体膜を形成する工程と、
    前記第２の結晶質半導体膜をエッチングして島状半導体
    層を形成する工程と、前記島状半導体層上に絶縁膜を形
    成する工程と、前記絶縁膜上にゲート電極を形成する工
    程と、前記ゲート電極をマスクとして前記島状半導体層
    中に選択的に不純物元素を導入してソース領域およびド
    レイン領域を形成し、前記ゲート電極の下方にチャネル
    形成領域を形成する工程と、前記不純物元素が選択的に
    導入された前記島状半導体層および前記ゲート電極に接
    して層間絶縁膜を形成する工程と、前記層間絶縁膜上に
    前記ソース領域またはドレイン領域に接続するソース電
    極またはドレイン電極を形成する工程と、前記不純物元
    素が選択的に導入された前記島状半導体層を加熱し、か
    つ、前記ソース電極および前記ドレイン電極に電圧を印
    加して前記チャネル形成領域から前記ソース領域または
    前記ドレイン領域に前記金属元素をゲッタリングする工
    程と、を有することを特徴とする半導体装置の作製方
    法。
18. 【請求項１８】 非晶質半導体膜に結晶化を助長する金
    属元素を導入する工程と、加熱処理により前記非晶質半
    導体膜を部分的に結晶化して第１の結晶質半導体膜を形
    成する工程と、前記第１の結晶質半導体膜にレーザビー
    ムを照射して第２の結晶質半導体膜を形成する工程と、
    前記第２の結晶質半導体膜をエッチングして島状半導体
    層を形成する工程と、前記島状半導体層上に絶縁膜を形
    成する工程と、前記絶縁膜上にゲート電極を形成する工
    程と、前記ゲート電極をマスクとして前記島状半導体層
    中に選択的に不純物元素を導入してソース領域およびド
    レイン領域を形成し、前記ゲート電極の下方にチャネル
    形成領域を形成する工程と、前記不純物元素が選択的に
    導入された前記島状半導体層および前記ゲート電極に接
    して層間絶縁膜を形成する工程と、前記層間絶縁膜上に
    前記ソース領域またはドレイン領域に接続するソース電
    極またはドレイン電極を形成する工程と、前記不純物元
    素が選択的に導入された前記島状半導体層を加熱し、か
    つ、前記ゲート電極、前記ソース電極および前記ドレイ
    ン電極に電圧を印加して前記チャネル形成領域から前記
    ソース領域または前記ドレイン領域に前記金属元素をゲ
    ッタリングする工程と、を有することを特徴とする半導
    体装置の作製方法。
19. 【請求項１９】 ゲート電極と、島状半導体層にチャネ
    ル形成領域と不純物領域が形成された半導体装置の作製
    方法において、前記島状半導体膜は、非晶質半導体膜に
    結晶化を助長する金属元素を導入し、加熱処理により前
    記非晶質半導体膜を結晶化して結晶質半導体膜を形成
    し、前記結晶質半導体膜をエッチングして形成され、前
    記ゲート電極は、前記島状半導体層の少なくとも一方の
    面に形成された絶縁膜に接して形成され、前記不純物領
    域に接続する電極を形成した後に、前記島状半導体層を
    加熱し、かつ、前記ゲート電極および前記電極に電圧を
    印加して前記チャネル形成領域から前記不純物領域に前
    記金属元素をゲッタリングすることを特徴とする半導体
    装置の作製方法。
20. 【請求項２０】 ゲート電極と、島状半導体層にチャネ
    ル形成領域と不純物領域が形成された半導体装置の作製
    方法において、前記島状半導体膜は、非晶質半導体膜に
    結晶化を助長する金属元素を導入し、加熱処理により前
    記非晶質半導体膜を結晶化して第１の結晶質半導体膜を
    形成し、前記第１の結晶質半導体膜にレーザビームを照
    射して第２の結晶質半導体膜を形成し、前記第２の結晶
    質半導体膜をエッチングして形成され、前記ゲート電極
    は、前記島状半導体層の少なくとも一方の面に形成され
    た絶縁膜に接して形成され、前記不純物領域に接続する
    電極を形成した後に、前記島状半導体層を加熱し、か
    つ、前記ゲート電極および前記電極に電圧を印加して前
    記チャネル形成領域から前記不純物領域に前記金属元素
    をゲッタリングすることを特徴とする半導体装置の作製
    方法。
21. 【請求項２１】 請求項１１乃至２０のいずれか一項に
    おいて、前記不純物元素が選択的に導入された前記島状
    半導体膜を加熱する温度は、ＴＦＴの規格以上の温度で
    あることを特徴とする半導体装置の作製方法。
22. 【請求項２２】 請求項１乃至２１のいずれか一項にお
    いて、前記不純物元素は前記半導体層にｎ型またはｐ型
    を付与する不純物元素であることを特徴とする半導体装
    置の作製方法。
23. 【請求項２３】 請求項１乃至２２のいずれか一項にお
    いて、前記半導体装置は、液晶表示装置、ＥＬ表示装置
    またはイメージセンサであることを特徴とする半導体装
    置の作製方法。
24. 【請求項２４】 請求項１乃至２２のいずれか一項にお
    いて、前記半導体装置は、携帯電話、ビデオカメラ、デ
    ジタルカメラ、プロジェクター、ゴーグル型ディスプレ
    イ、パーソナルコンピュータ、ＤＶＤプレイヤー、電子
    辞書、または携帯型情報端末であることを特徴とする半
    導体装置の作製方法。
25. 【請求項２５】 半導体層上に形成された絶縁膜と、前
    記絶縁膜上に形成されたゲート電極とを含む半導体装置
    であって、前記半導体層のソース領域における金属元素
    の濃度が前記半導体層のチャネル形成領域に比べて高い
    ことを特徴とする半導体装置。
26. 【請求項２６】 半導体層上に形成された絶縁膜と、前
    記絶縁膜上に形成されたゲート電極とを含む半導体装置
    であって、前記半導体層のソース領域における金属元素
    の濃度が前記半導体層のドレイン領域に比べて高いこと
    を特徴とする半導体装置。
27. 【請求項２７】 半導体層上に形成された絶縁膜と、前
    記絶縁膜上に形成されたゲート電極とを含む半導体装置
    であって、前記半導体層のドレイン領域における金属元
    素の濃度が前記半導体層のチャネル形成領域に比べて高
    いことを特徴とする半導体装置。
28. 【請求項２８】 半導体層上に形成された絶縁膜と、前
    記絶縁膜上に形成されたゲート電極とを含む半導体装置
    であって、前記半導体層のドレイン領域における金属元
    素の濃度が前記半導体層のソース領域に比べて高いこと
    を特徴とする半導体装置。
29. 【請求項２９】 ゲート電極上に形成された絶縁膜と、
    前記絶縁膜上に形成された半導体層とを含む半導体装置
    であって、前記半導体層のソース領域における金属元素
    の濃度が前記半導体層のチャネル形成領域に比べて高い
    ことを特徴とする半導体装置。
30. 【請求項３０】 ゲート電極上に形成された絶縁膜と、
    前記絶縁膜上に形成された半導体層とを含む半導体装置
    であって、前記半導体層のソース領域における金属元素
    の濃度が前記半導体層のドレイン領域に比べて高いこと
    を特徴とする半導体装置。
31. 【請求項３１】 ゲート電極上に形成された絶縁膜と、
    前記絶縁膜上に形成された半導体層とを含む半導体装置
    であって、前記半導体層のドレイン領域における金属元
    素の濃度が前記半導体層のチャネル形成領域に比べて高
    いことを特徴とする半導体装置。
32. 【請求項３２】 ゲート電極上に形成された絶縁膜と、
    前記絶縁膜上に形成された半導体層とを含む半導体装置
    であって、前記半導体層のドレイン領域における金属元
    素の濃度が前記半導体層のソース領域に比べて高いこと
    を特徴とする半導体装置。
33. 【請求項３３】 請求項２５乃至３２のいずれか一項に
    於いて、前記金属元素は前記半導体層の結晶化を助長し
    たことを特徴とする半導体装置。
34. 【請求項３４】 請求項２５乃至３３のいずれか一項に
    於いて、前記半導体装置は、液晶表示装置、ＥＬ表示装
    置またはイメージセンサであることを特徴とする半導体
    装置。
35. 【請求項３５】 請求項２５乃至３３のいずれか一項に
    於いて、前記半導体装置は、携帯電話、ビデオカメラ、
    デジタルカメラ、プロジェクター、ゴーグル型ディスプ
    レイ、パーソナルコンピュータ、ＤＶＤプレイヤー、電
    子辞書、または携帯型情報端末であることを特徴とする
    半導体装置。