JP2002107902A - レイアウトパターンデータ補正装置,補正方法及び半導体デバイスの製造方法並びに記録媒体 - Google Patents

レイアウトパターンデータ補正装置,補正方法及び半導体デバイスの製造方法並びに記録媒体

Info

Publication number
JP2002107902A
JP2002107902A JP2000259008A JP2000259008A JP2002107902A JP 2002107902 A JP2002107902 A JP 2002107902A JP 2000259008 A JP2000259008 A JP 2000259008A JP 2000259008 A JP2000259008 A JP 2000259008A JP 2002107902 A JP2002107902 A JP 2002107902A
Authority
JP
Japan
Prior art keywords
pattern
patterns
area
predetermined
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000259008A
Other languages
English (en)
Other versions
JP2002107902A5 (ja
JP4663857B2 (ja
Inventor
Yusaku Ono
祐作 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2000259008A priority Critical patent/JP4663857B2/ja
Publication of JP2002107902A publication Critical patent/JP2002107902A/ja
Publication of JP2002107902A5 publication Critical patent/JP2002107902A5/ja
Application granted granted Critical
Publication of JP4663857B2 publication Critical patent/JP4663857B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

(57)【要約】 【課題】 レイアウトパターンデータ補正に必要とされ
るOPCルールの記述を削減できるレイアウトパターン
データ補正装置を提供する。 【解決手段】 回路のレイアウトパターンを、所定の分
割ルールに基づいて、複数の領域パターンに分割するパ
ターン分割手段と、該パターン分割手段により分割され
てなる複数の領域パターンを、所定の分類ルールに基づ
いて、異なるマスク毎に分類するパターン分類手段とを
設ける。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体デバイス製
造に用いるリソグラフィーやエッチング等のパターン形
成プロセスで生じるパターン歪を補正するレイアウトパ
ターンデータ補正装置,補正方法及び半導体デバイスの
製造方法並びに記録媒体に関する。
【0002】
【従来の技術】現在、半導体デバイスのデザインルール
は0.15μmレベルまで達しており、それを転写する
ためのステッパの光源波長(KrFエキシマレーザを用
いる場合で0.248μm)よりも小さくなっている。
このような状況では、解像性が極端に悪化するため、変
形照明技術といった特殊な転写技術によって解像性能を
向上させている。
【0003】この特殊な転写技術を用いた場合、解像性
は向上するが、パターンの忠実性は悪化する。また、エ
ッチングプロセスなど他のプロセスにおいてもパターン
の微細化によりパターンの疎密差によるパターンの寸法
変動が発生する。
【0004】これらの問題に対応するために、所望のパ
ターンが得られるように設計レイアウトパターンを変形
するOPC(光近接効果補正)技術が広く用いられてお
り、従来、このOPCの方法として、3種類が知られて
いる。すなわち、シミュレーションの結果に基いてパタ
ーンの変形を行なうモデルベースOPCと、設計レイア
ウトパターンの図形的特徴(各パターンの幅,隣接する
パターン間の距離,コーナ部からの距離)を考慮して、
設計レイアウトパターンを変形させる仕様(OPCルー
ル)を予め設定しておき、このルールに基づき設計レイ
アウトパターンの変形を行なうルールベースOPCと、
これら2つのOPCを組み合わせて用いる方法である。
【0005】
【発明が解決しようとする課題】ところで、近年、パタ
ーンの微細化に伴い、複雑なOPC処理が必要となって
きている。これに伴ない、前述したルールベースOPC
を実施するために、予め設定されるOPCルールが複雑
化している。表1に、従来のルールベースOPCの仕様
の一例を示す。
【表1】 この表1は、補正の対象とするパターンのライン幅及び
隣接するパターンとの間隔に基づく補正量を示したもの
である。例えば、あるパターンについて、そのライン幅
が0.60μm以上のパターンであり、且つ、隣接する
パターンとの間隔が0.20μm以上0.25μm未満
である場合には、補正量が−0.04μmとなり、この
量に基づき、パターンのエッジが所定方向へ0.04μ
m移動させられて、補正が行なわれる。
【0006】ルールベースOPCにおいて、かかる補正
処理をルール化するためには、表1に示すように、パタ
ーンの幅および隣接するパターンとの間隔に応じて、補
正量が異なり、これによって、膨大な量のOPCルール
の記述が必要となる。更にパターンの微細化が進むと、
パターン歪みを更に細かく補正する必要が生じることか
ら、OPCルールは一層複雑化し、その記述も更に増大
することになる。このようにOPCルールが複雑化し、
その記述が増大する場合には、OPCルールの作成時間
の増大といった問題が生じる。
【0007】本発明は、上記技術的課題に鑑みてなされ
たもので、レイアウトパターンデータ補正に必要とされ
るOPCルールの記述を削減できるレイアウトパターン
データ補正装置を提供することを目的とする。
【0008】
【課題を解決するための手段】本願の第1の発明は、回
路のレイアウトパターンを、所定の分割ルールに基づい
て、複数の領域パターンに分割するパターン分割手段
と、該パターン分割手段により分割されてなる複数の領
域パターンを、所定の分類ルールに基づいて、異なるマ
スク毎に分類するパターン分類手段とを有していること
を特徴としたものである。
【0009】また、本願の第2の発明は、上記第1の発
明において、上記パターン分割手段が、上記レイアウト
パターンを、所定の範囲の幅を有する複数の領域パター
ンに分割することを特徴としたものである。
【0010】更に、本願の第3の発明は、上記第1の発
明において、上記パターン分割手段が、上記レイアウト
パターンを、所定の範囲の面積を有する複数の領域パタ
ーンに分割することを特徴としたものである。
【0011】また、更に、本願の第4の発明は、上記第
1の発明において、上記パターン分類手段が、上記パタ
ーン分割手段により分割されてなる複数の領域パターン
を、互いに所定以上の間隔を有するパターンの組に分類
することを特徴としたものである。
【0012】また、更に、本願の第5の発明は、上記第
1の発明において、上記パターン分類手段が、上記パタ
ーン分割手段により分割されてなる複数の領域パターン
を、所定領域内のパターン密度が所定の範囲に収まるパ
ターンの組に分類することを特徴としたものである。
【0013】また、更に、本願の第6の発明は、回路の
レイアウトパターンを、所定の分割ルールに基づいて、
複数の領域パターンに分割するパターン分割ステップ
と、該パターン分割ステップにおいて分割されてなる複
数の領域パターンを、所定の分類ルールに基づいて、異
なるマスク毎に分類するパターン分類ステップとを有し
ていることを特徴としたものである。
【0014】また、更に、本願の第7の発明は、上記第
6の発明において、上記パターン分割ステップが、上記
レイアウトパターンを、所定の範囲の幅を有する複数の
領域パターンに分割することを特徴としたものである。
【0015】また、更に、本願の第8の発明は、上記第
6の発明において、上記パターン分割ステップが、上記
レイアウトパターンを、所定の範囲の面積を有する複数
の領域パターンに分割することを特徴としたものであ
る。
【0016】また、更に、本願の第9の発明は、上記第
6の発明において、上記パターン分類ステップが、上記
パターン分割ステップにおいて分割されてなる複数の領
域パターンを、互いに所定以上の間隔を有するパターン
の組に分類することを特徴としたものである。
【0017】また、更に、本願の第10の発明は、上記
第6の発明において、上記パターン分類ステップが、上
記パターン分割ステップにおいて分割されてなる複数の
領域パターンを、所定領域内のパターン密度が所定の範
囲に収まるパターンの組に分類することを特徴としたも
のである。
【0018】また、更に、本願の第11の発明は、回路
のレイアウトパターンを、所定の分割ルールに基づい
て、複数の領域パターンに分割するパターン分割ステッ
プと、該パターン分割ステップにおいて分割されてなる
複数の領域パターンを、所定の分類ルールに基づいて、
異なるマスク毎に分類するパターン分類ステップとを有
していることを特徴としたものである。
【0019】また、更に、本願の第12の発明は、上記
第11の発明において、上記パターン分割ステップが、
上記レイアウトパターンを、所定の範囲の幅を有する複
数の領域パターンに分割することを特徴としたものであ
る。
【0020】また、更に、本願の第13の発明は、上記
第11の発明において、上記パターン分割ステップが、
上記レイアウトパターンを、所定の範囲の面積を有する
複数の領域パターンに分割することを特徴としたもので
ある。
【0021】また、更に、本願の第14の発明は、上記
第11の発明において、上記パターン分類ステップが、
上記パターン分割ステップにより分割されてなる複数の
領域パターンを、互いに所定以上の間隔を有するパター
ンの組に分類することを特徴としたものである。
【0022】また、更に、本願の第15の発明は、上記
第11の発明において、上記パターン分類ステップが、
上記パターン分割ステップにより分割されてなる複数の
領域パターンを、所定領域内のパターン密度が所定の範
囲に収まるパターンの組に分類することを特徴としたも
のである。
【0023】また、更に、本願の第16の発明は、半導
体デバイス製造プロセスで生じるパターン歪を補正する
レイアウトパターンデータ補正装置を制御するためのプ
ログラムを記録した記録媒体であって、回路のレイアウ
トパターンを、所定の分割ルールに基づいて、複数の領
域パターンに分割する手順と、該パターンを分割する手
順において分割されてなる複数の領域パターンを、所定
の分類ルールに基づいて、異なるマスク毎に分類する手
順とを上記補正装置に実行させるプログラムを記録した
ことを特徴としたものである。
【0024】また、更に、本願の第17の発明は、上記
第16の発明において、上記パターンを分割する手順で
は、上記レイアウトパターンを、所定の範囲の幅を有す
る複数の領域パターンに分割することを特徴としたもの
である。
【0025】また、更に、本願の第18の発明は、上記
第16の発明において、上記パターンを分割する手順で
は、上記レイアウトパターンを、所定の範囲の面積を有
する複数の領域パターンに分割することを特徴としたも
のである。
【0026】また、更に、本願の第19の発明は、上記
第16の発明において、上記パターンを分類する手順で
は、上記パターンを分割する手順により分割されてなる
複数の領域パターンを、互いに所定以上の間隔を有する
パターンの組に分類することを特徴としたものである。
【0027】また、更に、本願の第20の発明は、上記
第16の発明において、上記パターンを分類する手順で
は、上記パターンを分割する手順により分割されてなる
複数の領域パターンを、所定領域内のパターン密度が所
定の範囲に収まるパターンの組に分類することを特徴と
したものである。
【0028】
【発明の実施の形態】以下、本発明の実施の形態につい
て、添付図面を参照しながら説明する。 実施の形態1.図1は、本発明の実施の形態1に係るレ
イアウトパターンデータ補正装置の構成を示す図であ
る。この補正装置10は、レイアウトパターンを保持す
るレイアウトパターンデータ保持部1と、パターンを分
割するための条件が記述されたルールを保持する分割ル
ール保持部2と、該分割ルール保持部2に保持されたル
ールに基づき、パターンを分割するパターン分割部3
と、分割されたパターンを分類するためのルールを保持
する分類ルール保持部4と、該分類ルール保持部4に保
持されたルールに基づき、異なるマスクのレイアウトパ
ターンデータに分類するパターン分類部5と、分割・分
類後のレイアウトパターンデータを保持する複数の分割
・分類後レイアウトパターンデータ保持部6と、レイア
ウトパターンデータ補正を行なうためのOPCルールを
保持するOPCルール保持部7と、該OPCルール保持
部7に保持されたOPCルールに基づきOPCを行なう
OPC処理部8と、OPC後のレイアウトパターンデー
タを保持する複数のOPC後レイアウトパターンデータ
保持部9とを有している。
【0029】レイアウトパターンデータ補正装置10
は、例えば図2に示すようなハードウェア構成を有する
情報処理装置で構成することができる。この場合、情報
処理装置のCPU502が所定の制御プログラムを実行
することにより、図2に示す各部の機能、すなわち、後
述するレイアウトパターンデータ補正装置の動作を実現
できる。この場合、CPU502が実行するプログラム
はCD−ROM520等の情報記録媒体により提供され
る。
【0030】図2において、レイアウトパターンデータ
補正装置10は、制御プログラムを実行するCPU(中
央演算処理装置)502を有し、CPU502がバス5
01を介してプログラム及びデータを格納するRAM
(ランダムアクセスメモリ)503やROM(読み出し
専用メモリ)505、情報を表示する表示部513、キ
ーボードやマウス等からなりユーザが操作を行なう操作
部511、LAN等のネットワーク200に接続するた
めのネットワークインタフェース部515、外部の情報
機器と接続するための外部インタフェース部517に接
続されて構成される。また、補正装置10は、補助記憶
装置としてのハードディスク装置507や、情報記録媒
体であるCD−ROMからプログラムやデータの読み込
みを行なうための装置であるCDドライブ509を備え
る。
【0031】図3は、かかる構成のレイアウトパターン
データ補正装置によるOPC処理のフローチャートであ
る。OPC処理がスタートすると、まず、所定の分割ル
ールに基づき、レイアウトパターンを複数の領域パター
ンに分割する(S10)。次に、全レイアウトパターン
の分割が終了したか否かを確認し(S11)、分割終了
(YES)と判断した場合、S12へ進む。他方、分割
未終了(NO)と判断した場合には、S10へ戻り、続
けて、レイアウトパターンを分割する。
【0032】S12では、所定の分類ルールに基づき、
複数の領域パターンを、異なるマスク毎に、1つ又は複
数の領域パターンからなるグループに分類する。次に、
全領域パターンの分類が終了したか否かを確認する(S
13)。分類未終了(NO)と判断した場合、S12へ
戻り、続けて、領域パターンを分類する。他方、分類終
了(YES)と判断した場合、所定のOPCルールに基
づき、各グループ毎にOPC処理を実行する(S1
4)。以上で、OPC処理を終了する。
【0033】次に、図4に示す金属配線のレイアウトパ
ターンを例に挙げて、上記OPC処理を説明する。この
レイアウトパターン15は、所定の間隔で隔てられた第
1,第2及び第3のパターン16,17及び18から構
成されている。まず、これらパターン16,17及び1
8は、複数の領域パターンに分割される。この分割に際
して、分割ルール保持部2に保持される所定の分割ルー
ルが参照される。この実施の形態1では、参照された分
割ルールに基づき、各パターン16,17及び18が、
同じライン幅を有する領域パターンで構成されるように
分割される。ここでは、第1のパターン16のライン幅
を基準として、各パターンが分割される。なお、ライン
幅とは、パターン16,17及び18の幅方向(図中の
水平方向)に沿った幅である。
【0034】図5に、同じライン幅を有する複数の領域
パターンから構成される分割後のレイアウトパターンを
示す。第1のパターン16が領域パターン19から構成
され、また、第2のパターン17が、領域パターン20
及び21から構成され、更に、第3のパターン18が、
領域パターン22,23,24から構成されている。続
いて、これら領域パターン19〜24が、異なるマスク
毎に、1つ又は複数の領域パターンからなるグループに
分類される。この分類に際し、分類ルール保持部4に保
持される所定の分類ルールが参照される。
【0035】図6の(a)及び(b)に、それぞれ、参
照された分類ルールに基づき分類されてなる第1及び第
2のグループを示す。これら第1及び第2のグループ
は、互いに隣接しない領域パターンからなるもので、第
1のグループは、領域パターン19,21,22及び2
4から構成され、また、第2のグループは、領域パター
ン20,23から構成されている。続いて、これら第1
及び第2のグループが、OPC処理される。このOPC
処理に際し、OPCルール保持部7に保持される所定の
OPCルールが参照される。表2は、かかるOPCルー
ルとしての、補正の対象とするパターンのライン幅及び
隣接するパターンとの間隔に基づく補正量をあらわすも
のである。なお、隣接するパターンとの間隔とは、補正
の対象とするパターンの側縁部から、隣接するパターン
の側縁部までの間隔である。
【表2】 この表2からよく分かるように、実施の形態1では、第
1及び第2のグループを構成する領域パターンのライン
幅が同じであるため、OPC処理に際しては、隣接する
領域パターンとの間隔のみを考慮すればよい。表2に
は、ライン幅が0.20μm以上0.25μm未満であ
る領域パターンについて、隣接する領域パターンとの間
隔(0.20μm以上)に対応する補正量があらわされ
ている。この表2から、各領域パターンに関し、隣接す
る領域パターンとの間隔に対応する補正量が取得され、
取得された補正量に基づき、各領域パターンがその幅方
向について補正される。
【0036】図7の(a)及び(b)に、それぞれ、各
領域パターンをOPC処理した後の第1及び第2のグル
ープを示す。表2から各領域パターンに関して取得され
た補正量は正の値であり、このため、各領域パターンの
両側又は片側には、補正量に応じた補正パターン25〜
34が付加されている。OPC後、図6に示す第1及び
第2のグループを構成する各パターンに基づき、マスク
描画データが作成され、2枚の異なるマスクが作成され
る。そして、これらマスクで露光しエッチングすること
により、ウエハ上に目的のパターンが形成される。
【0037】このように、実施の形態1では、元のレイ
アウトパターン15が同じライン幅を有する複数の領域
パターンに分割された上で補正されるため、OPC処理
に際しては、補正の対象とする領域パターンについて、
隣接するパターンとの間隔のみを考慮すればよく、これ
により、OPCルール保持部7に保持されるべきOPC
ルールの記述を簡略化することができる。
【0038】以下、本発明の別の実施の形態について説
明する。 実施の形態2.上記実施の形態1では、領域パターンの
ライン幅が同一になるように、元のレイアウトパターン
を分割したが、例えば、分割後の領域パターンの間隔が
禁止間隔となる場合、また、分割後の領域パターン同士
の重複が禁止される場合等、領域パターンの幅を同一に
できない場合がある。実施の形態2では、これに対処す
べく、領域パターンの幅を数種類に分けて分割した上
で、領域パターンの間隔を所定以上確保するように、上
記領域パターンを分類する。
【0039】図8に、図4に示すレイアウトパターン1
5が2種類の幅を有する領域パターンに分割されてなる
パターンを示す。このパターンでは、第1のパターン1
6に対応する領域パターン47の幅、及び、第2のパタ
ーン17に対応する領域パターン48の幅を基準とし
て、第3のパターン18に対応するパターンが、領域パ
ターン47と等しい幅範囲(0.20μm以上0.25
μm未満)を有する領域パターン49、及び、領域パタ
ーン48と等しい幅範囲(0.35μm以上0.40μ
m未満)を有する領域パターン50に分割されている。
続いて、これら領域パターン47〜50が、異なるマス
ク毎に、1つ又は複数の領域パターンからなるグループ
に分類される。この分類に際し、分類ルール保持部4に
保持される所定の分類ルールが参照される。この実施の
形態2では、参照された分類ルールに基づいて、領域パ
ターンの間隔が所定以上確保されるように、領域パター
ン47〜50が分類される。
【0040】図9の(a)及び(b)に、それぞれ、参
照された分類ルールに基づき分類されてなる第1,第2
及び第3のグループを示す。これら第1,第2及び第3
のグループは、所定以上の間隔が確保された領域パター
ンからなるもので、第1のグループは、領域パターン4
7及び50から構成され、また、第2のグループは、領
域パターン48から構成され、更に、第3のグループ
は、領域パターン49から構成されている。続いて、こ
れら第1,第2及び第3のグループが、OPC処理され
る。このOPC処理に際し、OPCルール保持部7に保
持される所定のOPCルールが参照される。表3は、か
かるOPCルールとしての、補正の対象とするパターン
のライン幅及び隣接するパターンとの間隔に基づく補正
量をあらわすものである。
【表3】 この表3からよく分かるように、実施の形態2では、領
域パターンの幅が2種類に限定されるとともに、第1及
び第2のグループを構成する領域パターンの間隔が所定
以上確保されているため、OPC処理に際しては、隣接
するパターンと所定以上の間隔を有する領域パターンの
みを考慮すればよい。表3には、ライン幅が0.20μ
m以上0.25μm未満及び0.35μm以上0.40
μm未満である領域パターンについて、0.50μm以
上の間隔に対応する補正量があらわされている。この表
3から、各領域パターンに関し、隣接する領域パターン
との間隔に対応する補正量が取得され、取得された補正
量に基づき、各領域パターンがその幅方向について補正
される。
【0041】図10の(a),(b)及び(c)に、そ
れぞれ、各領域パターンをOPC処理した後の第1,第
2及び第3のグループを示す。表3から各領域パターン
に関して取得された補正量は正の値であり、このため、
各領域パターンの両側には、補正量に応じた補正パター
ン51〜58が付加されている。OPC後、図10に示
す第1,第2及び第3のグループを構成する各パターン
に基づき、マスク描画データが作成され、3枚の異なる
マスクが作成される。そして、これらマスクで露光しエ
ッチングすることにより、ウエハ上に目的のパターンが
形成される。
【0042】このように、実施の形態2では、元のレイ
アウトパターン15が複数の領域パターンに分割され、
更に、所定以上の間隔を有する領域パターンで構成され
るグループに分類された上で補正されるため、OPC処
理に際しては、隣接するパターンと所定以上の間隔を有
するパターンのみを考慮すればよく、これにより、OP
Cルール保持部7に保持されるべきOPCルールの記述
を簡略化することができる。
【0043】実施の形態3.図11に、本発明の実施の
形態3に係るレイアウトパターン分割後の領域パターン
を示す。この実施の形態3では、第1,第2及び第3の
パターン16,17及び18(図4参照)が、各パター
ン毎に、同一の面積を有しパターンの長さ方向(図中の
垂直方向)に配列する領域パターンに分割されている。
すなわち、第1のパターン16を構成する領域パターン
67,68,第2のパターン17を構成する領域パター
ン69,70,71、及び、第3のパターン18を構成
する領域パターン72,73,74,75,76は、そ
の形状について互いに異なるものの、同一の面積を有し
ている。続いて、これら領域パターン67〜76が、異
なるマスク毎に、複数の領域パターンからなるグループ
に分類される。この分類に際し、分類ルール保持部4に
保持される所定の分類ルールが参照される。
【0044】図12の(a)及び(b)に、それぞれ、
参照された分類ルールに基づき分類されてなる第1及び
第2のグループを示す。これら第1及び第2のグループ
は、互いに隣接しない領域パターンからなるもので、第
1のグループは、領域パターン67,69,71,7
2,74,76から構成され、また、第2のグループ
は、領域パターン68,70,73,75から構成され
ている。続いて、これら第1及び第2のグループが、O
PC処理される。このOPC処理に際し、OPCルール
保持部7に保持される所定のOPCルールが参照され
る。表4は、かかるOPCルールとしての、補正の対象
とするパターンの面積に基づく補正量をあらわすもので
ある。
【表4】 この表4からよく分かるように、実施の形態3では、元
のレイアウトパターンが、同じ面積を有する領域パター
ンに分割されるため、その面積のみに基づいて、補正量
が決定される。表4には、面積が0.12μm2以上
0.14μm2未満である領域パターンについて、−
0.01の補正量が示されている。この表4から、図1
2の(a)及び(b)に示す第1及び第2のグループを
構成する全領域パターン67〜76に関して同じ補正量
が取得され、取得された補正量に基づき、各領域パター
ンがその長さ方向及び幅方向について補正される。
【0045】図13の(a)及び(b)に、それぞれ、
各領域パターンをOPC処理した後の第1及び第2のグ
ループを示す。表4から領域パターン67〜76に関し
て取得された補正量は負の値であり、このため、OPC
処理では、領域パターン67〜76よりもその長さ方向
及び幅方向について小さい領域パターン87〜96にな
るように補正される。OPC後、図13に示す第1及び
第2のグループを構成する各領域パターン87〜96に
基づき、マスク描画データが作成され、2枚の異なるマ
スクが作成される。そして、これらマスクで露光しエッ
チングすることにより、ウエハ上に目的のパターンが形
成される。
【0046】このように、実施の形態3では、元のレイ
アウトパターン15が同じ面積を有する領域パターンに
分割された上で補正されるため、OPCルール保持部7
に保持されるべきOPCルールの記述を簡略化すること
ができる。
【0047】実施の形態4.図14に、本発明の実施の
形態4に係る金線配線のレイアウトパターン97,98
を示す。レイアウトパターン97,98の周囲にある複
数の正方形のブロックは、パターン密度を向上させるた
めに設定される密度向上用パターン99である。図15
に示すように、これらレイアウトパターン97,98
は、それぞれ、最小の矩形ブロックからなる領域パター
ン100から構成されるように分割される。続いて、図
16の(a)及び(b)に示すように、各々が所定範囲
に収まるパターン密度を有するブロック領域が設定さ
れ、領域パターン100を含むブロック領域101,1
03内では、該領域パターン100が、異なるマスク毎
に分類される。このとき、寸法精度の不要な密度向上用
パターンを重複して用い、一定のパターン密度を確保す
る。その後、図16の(a)及び(b)に示すパターン
が、OPC処理される。このOPC処理に際し、OPC
ルール保持部7に保持される所定のOPCルールが参照
される。表5は、かかるOPCルールとしての、各ブロ
ック領域の密度に基づく補正量をあらわすものである。
【0048】
【表5】 この表5からよく分かるように、実施の形態4では、所
定の範囲に収まる密度に基づいて、補正量が決定され
る。表5には、密度が10%より大きく40%以下であ
るブロック領域について、−0.010の補正量が示さ
れている。この表5から、各ブロック領域に関して補正
量が取得され、取得された補正量に基づき、領域パター
ン100及び密度向上用パターン99がその長さ方向及
び幅方向について補正される。
【0049】図17の(a)及び(b)に、それぞれ、
各領域パターンをOPC処理した後の第1及び第2のグ
ループを示す。表5から各ブロック領域に関して取得さ
れた補正量は負の値であり、このため、OPC処理で
は、領域パターン100及び密度向上用パターン99よ
りもその長さ方向及び幅方向について小さい領域パター
ン104及び密度向上用パターン105になるように補
正される。OPC後、図17に示す各領域パターン10
4及び密度向上用パターン105に基づき、マスク描画
データが作成され、2枚の異なるマスクが作成される。
そして、これらマスクで露光しエッチングすることによ
り、ウエハ上に目的のパターンが形成される。
【0050】このように、実施の形態4では、所定の範
囲に収まる密度を有するように元のレイアウトパターン
を構成する領域パターンを分類するため、OPCルール
保持部7に保持されるべきOPCルールの記述を簡略化
することができる。
【0051】なお、本発明は、例示された実施の形態に
限定されるものでなく、本発明の要旨を逸脱しない範囲
において、種々の改良及び設計上の変更が可能であるこ
とは言うまでもない。
【0052】
【発明の効果】本願の請求項1の発明によれば、回路の
レイアウトパターンを、所定の分割ルールに基づいて、
複数の領域パターンに分割するパターン分割手段と、該
パターン分割手段により分割されてなる複数の領域パタ
ーンを、所定の分類ルールに基づいて、異なるマスク毎
に分類するパターン分類手段とを有しているので、OP
Cルールの記述を簡略化することができる。
【0053】また、本願の請求項2の発明によれば、上
記パターン分割手段が、上記レイアウトパターンを、所
定の範囲の幅を有する複数の領域パターンに分割するの
で、OPCルールの記述を簡略化することができる。
【0054】更に、本願の請求項3の発明によれば、上
記パターン分割手段が、上記レイアウトパターンを、所
定の範囲の面積を有する複数の領域パターンに分割する
ので、OPCルールの記述を簡略化することができる。
【0055】また、更に、本願の請求項4の発明によれ
ば、上記パターン分類手段が、上記パターン分割手段に
より分割されてなる複数の領域パターンを、互いに所定
以上の間隔を有するパターンの組に分類するので、OP
Cルールの記述を簡略化することができる。
【0056】また、更に、本願の請求項5の発明によれ
ば、上記パターン分類手段が、上記パターン分割手段に
より分割されてなる複数の領域パターンを、所定領域内
のパターン密度が所定の範囲に収まるパターンの組に分
類するので、OPCルールの記述を簡略化することがで
きる。
【0057】本願の請求項6の発明によれば、回路のレ
イアウトパターンを、所定の分割ルールに基づいて、複
数の領域パターンに分割するパターン分割ステップと、
該パターン分割ステップにおいて分割されてなる複数の
領域パターンを、所定の分類ルールに基づいて、異なる
マスク毎に分類するパターン分類ステップとを有してい
るので、OPCルールの記述を簡略化することができ
る。
【0058】また、本願の請求項7の発明によれば、上
記パターン分割ステップが、上記レイアウトパターン
を、所定の範囲の幅を有する複数の領域パターンに分割
するので、OPCルールの記述を簡略化することができ
る。
【0059】更に、本願の請求項8の発明によれば、上
記パターン分割ステップが、上記レイアウトパターン
を、所定の範囲の面積を有する複数の領域パターンに分
割するので、OPCルールの記述を簡略化することがで
きる。
【0060】また、更に、本願の請求項9の発明によれ
ば、上記パターン分類ステップが、上記パターン分割ス
テップにおいて分割されてなる複数の領域パターンを、
互いに所定以上の間隔を有するパターンの組に分類する
ので、OPCルールの記述を簡略化することができる。
【0061】また、更に、本願の請求項10の発明によ
れば、上記パターン分類ステップが、上記パターン分割
ステップにより分割されてなる複数の領域パターンを、
所定領域内のパターン密度が所定の範囲に収まるパター
ンの組に分類するので、OPCルールの記述を簡略化す
ることができる。
【0062】本願の請求項11の発明によれば、回路の
レイアウトパターンを、所定の分割ルールに基づいて、
複数の領域パターンに分割するパターン分割ステップ
と、該パターン分割ステップにおいて分割されてなる複
数の領域パターンを、所定の分類ルールに基づいて、異
なるマスク毎に分類するパターン分類ステップとを有し
ているので、OPCルールの記述を簡略化することがで
きる。
【0063】また、本願の請求項12の発明によれば、
上記パターン分割ステップが、上記レイアウトパターン
を、所定の範囲の幅を有する複数の領域パターンに分割
するので、OPCルールの記述を簡略化することができ
る。
【0064】更に、本願の請求項13の発明によれば、
上記パターン分割ステップが、上記レイアウトパターン
を、所定の範囲の面積を有する複数の領域パターンに分
割するので、OPCルールの記述を簡略化することがで
きる。
【0065】また、更に、本願の請求項14の発明によ
れば、上記パターン分類ステップが、上記パターン分割
ステップにおいて分割されてなる複数の領域パターン
を、互いに所定以上の間隔を有するパターンの組に分類
するので、OPCルールの記述を簡略化することができ
る。
【0066】また、更に、本願の請求項15の発明によ
れば、上記パターン分類ステップが、上記パターン分割
ステップにより分割されてなる複数の領域パターンを、
所定領域内のパターン密度が所定の範囲に収まるパター
ンの組に分類するので、OPCルールの記述を簡略化す
ることができる。
【0067】本願の請求項16の発明によれば、半導体
デバイス製造プロセスで生じるパターン歪を補正するレ
イアウトパターンデータ補正装置を制御するためのプロ
グラムを記録した記録媒体であって、回路のレイアウト
パターンを、所定の分割ルールに基づいて、複数の領域
パターンに分割する手順と、該パターンを分割する手順
により分割されてなる複数の領域パターンを、所定の分
類ルールに基づいて、異なるマスク毎に分類する手順と
を上記補正装置に実行させるプログラムを記録したの
で、OPCルールの記述を簡略化することができる。
【0068】また、本願の請求項17の発明によれば、
上記パターンを分割する手順では、上記レイアウトパタ
ーンを、所定の範囲の幅を有する複数の領域パターンに
分割するので、OPCルールの記述を簡略化することが
できる。
【0069】更に、本願の請求項18の発明によれば、
上記パターンを分割する手順では、上記レイアウトパタ
ーンを、所定の範囲の面積を有する複数の領域パターン
に分割するので、OPCルールの記述を簡略化すること
ができる。
【0070】また、更に、本願の請求項19の発明によ
れば、上記パターンを分類する手順では、上記パターン
を分割する手順により分割されてなる複数の領域パター
ンを、互いに所定以上の間隔を有するパターンの組に分
類するので、OPCルールの記述を簡略化することがで
きる。
【0071】また、更に、本願の請求項20の発明によ
れば、上記パターン分類ステップが、上記パターンを分
割する手順により分割されてなる複数の領域パターン
を、所定領域内のパターン密度が所定の範囲に収まるパ
ターンの組に分類するので、OPCルールの記述を簡略
化することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態1に係るレイアウトパタ
ーンデータ補正装置の構成を示す図である。
【図2】 上記レイアウトパターンデータ補正装置のハ
ードウェア構成図である。
【図3】 上記レイアウトパターンデータ補正装置によ
る補正処理のフローチヤートである。
【図4】 金属配線のレイアウトパターンを示す図であ
る。
【図5】 パターン分割後のレイアウトパターンを示す
図である。
【図6】(a)分類後の第1のレイアウトパターンを示
す図である。 (b)分類後の第2のレイアウトパターンを示す図であ
る。
【図7】(a)OPC後の第1のレイアウトパターンを
示す図である。 (b)OPC後の第2のレイアウトパターンを示す図で
ある。
【図8】 本発明の実施の形態2に係るパターン分割後
のレイアウトパターンを示す図である。
【図9】(a)上記実施の形態2に係る分類後の第1の
レイアウトパターンを示す図である。 (b)上記実施の形態2に係る分類後の第2のレイアウ
トパターンを示す図である。 (c)上記実施の形態2に係る分類後の第3のレイアウ
トパターンを示す図である。
【図10】(a)上記実施の形態2に係るOPC後の第
1のレイアウトパターンを示す図である。 (b)上記実施の形態2に係るOPC後の第2のレイア
ウトパターンを示す図である。 (c)上記実施の形態2に係るOPC後の第3のレイア
ウトパターンを示す図である。
【図11】 本発明の実施の形態3に係るパターン分割
後のレイアウトパターンを示す図である。
【図12】(a)上記実施の形態3に係る分類後の第1
のレイアウトパターンを示す図である。 (b)上記実施の形態3に係る分類後の第2のレイアウ
トパターンを示す図である。
【図13】(a)上記実施の形態3に係るOPC後の第
1のレイアウトパターンを示す図である。 (b)上記実施の形態3に係るOPC後の第2のレイア
ウトパターンを示す図である。
【図14】 本発明の実施の形態4に係る金属配線のレ
イアウトパターンを示す図である。
【図15】 上記実施の形態4に係るパターン分割後の
レイアウトパターンを示す図である。
【図16】(a)上記実施の形態4に係る分類後の第1
のレイアウトパターンを示す図である。 (b)上記実施の形態4に係る分類後の第2のレイアウ
トパターンを示す図である。
【図17】(a)上記実施の形態4に係るOPC後の第
1のレイアウトパターンを示す図である。 (b)上記実施の形態4に係るOPC後の第2のレイア
ウトパターンを示す図である。
【符号の説明】
1 レイアウトパターン保持部,2 分割ルール保持
部,3 パターン分割部,4 分類ルール保持部,5
パターン分類部,6 分割及び分類後レイアウトパター
ンデータ保持部,7 OPCルール保持部,8 OPC
処理部,9 OPC後レイアウトパターンデータ保持
部,10 レイアウトパターン補正装置,520 CD
−ROM

Claims (20)

    【特許請求の範囲】
  1. 【請求項1】 回路のレイアウトパターンを、所定の分
    割ルールに基づいて、複数の領域パターンに分割するパ
    ターン分割手段と、 上記パターン分割手段により分割されてなる複数の領域
    パターンを、所定の分類ルールに基づいて、異なるマス
    ク毎に分類するパターン分類手段とを有していることを
    特徴とするレイアウトパターンデータ補正装置。
  2. 【請求項2】 上記パターン分割手段が、上記レイアウ
    トパターンを、所定の範囲の幅を有する複数の領域パタ
    ーンに分割することを特徴とする請求項1記載のレイア
    ウトパターンデータ補正装置。
  3. 【請求項3】 上記パターン分割手段が、上記レイアウ
    トパターンを、所定の範囲の面積を有する複数の領域パ
    ターンに分割することを特徴とする請求項1記載のレイ
    アウトパターンデータ補正装置。
  4. 【請求項4】 上記パターン分類手段が、上記パターン
    分割手段により分割されてなる複数の領域パターンを、
    互いに所定以上の間隔を有するパターンの組に分類する
    ことを特徴とする請求項1記載のレイアウトパターンデ
    ータ補正装置。
  5. 【請求項5】 上記パターン分類手段が、上記パターン
    分割手段により分割されてなる複数の領域パターンを、
    所定領域内のパターン密度が所定の範囲に収まるパター
    ンの組に分類することを特徴とする請求項1記載のレイ
    アウトパターンデータ補正装置。
  6. 【請求項6】 回路のレイアウトパターンを、所定の分
    割ルールに基づいて、複数の領域パターンに分割するパ
    ターン分割ステップと、 上記パターン分割ステップにおいて分割されてなる複数
    の領域パターンを、所定の分類ルールに基づいて、異な
    るマスク毎に分類するパターン分類ステップとを有して
    いることを特徴とするレイアウトパターンデータ補正方
    法。
  7. 【請求項7】 上記パターン分割ステップが、上記レイ
    アウトパターンを、所定の範囲の幅を有する複数の領域
    パターンに分割することを特徴とする請求項6記載のレ
    イアウトパターンデータ補正方法。
  8. 【請求項8】 上記パターン分割ステップが、上記レイ
    アウトパターンを、所定の範囲の面積を有する複数の領
    域パターンに分割することを特徴とする請求項6記載の
    レイアウトパターンデータ補正方法。
  9. 【請求項9】 上記パターン分類ステップが、上記パタ
    ーン分割ステップにおいて分割されてなる複数の領域パ
    ターンを、互いに所定以上の間隔を有するパターンの組
    に分類することを特徴とする請求項6記載のレイアウト
    パターンデータ補正方法。
  10. 【請求項10】 上記パターン分類ステップが、上記パ
    ターン分割ステップにおいて分割されてなる複数の領域
    パターンを、所定領域内のパターン密度が所定の範囲に
    収まるパターンの組に分類することを特徴とする請求項
    6記載のレイアウトパターンデータ補正方法。
  11. 【請求項11】 回路のレイアウトパターンを、所定の
    分割ルールに基づいて、複数の領域パターンに分割する
    パターン分割ステップと、 上記パターン分割ステップにおいて分割されてなる複数
    の領域パターンを、所定の分類ルールに基づいて、異な
    るマスク毎に分類するパターン分類ステップとを有して
    いることを特徴とする半導体デバイス製造方法。
  12. 【請求項12】 上記パターン分割ステップが、上記レ
    イアウトパターンを、所定の範囲の幅を有する複数の領
    域パターンに分割することを特徴とする請求項11記載
    の半導体デバイス製造方法。
  13. 【請求項13】上記パターン分割ステップが、上記レイ
    アウトパターンを、所定の範囲の面積を有する複数の領
    域パターンに分割することを特徴とする請求項11記載
    の半導体デバイス製造方法。
  14. 【請求項14】 上記パターン分類ステップが、上記パ
    ターン分割ステップにより分割されてなる複数の領域パ
    ターンを、互いに所定以上の間隔を有するパターンの組
    に分類することを特徴とする請求項11記載の半導体デ
    バイス製造方法。
  15. 【請求項15】 上記パターン分類ステップが、上記パ
    ターン分割ステップにより分割されてなる複数の領域パ
    ターンを、所定領域内のパターン密度が所定の範囲に収
    まるパターンの組に分類することを特徴とする請求項1
    1記載の半導体デバイス製造方法。
  16. 【請求項16】 半導体デバイス製造プロセスで生じる
    パターン歪を補正するレイアウトパターンデータ補正装
    置を制御するためのプログラムを記録した記録媒体であ
    って、 回路のレイアウトパターンを、所定の分割ルールに基づ
    いて、複数の領域パターンに分割する手順と、 上記パターンを分割する手順において分割されてなる複
    数の領域パターンを、所定の分類ルールに基づいて、異
    なるマスク毎に分類する手順とを上記補正装置に実行さ
    せるプログラムを記録したことを特徴とする記録媒体。
  17. 【請求項17】 上記パターンを分割する手順では、上
    記レイアウトパターンを、所定の範囲の幅を有する複数
    の領域パターンに分割することを特徴とする請求項16
    記載の記録媒体。
  18. 【請求項18】 上記パターンを分割する手順では、上
    記レイアウトパターンを、所定の範囲の面積を有する複
    数の領域パターンに分割することを特徴とする請求項1
    6記載の記録媒体。
  19. 【請求項19】 上記パターンを分類する手順では、上
    記パターンを分割する手順により分割されてなる複数の
    領域パターンを、互いに所定以上の間隔を有するパター
    ンの組に分類することを特徴とする請求項16記載の記
    録媒体。
  20. 【請求項20】 上記パターンを分類する手順では、上
    記パターンを分割する手順により分割されてなる複数の
    領域パターンを、所定領域内のパターン密度が所定の範
    囲に収まるパターンの組に分類することを特徴とする請
    求項16記載の記録媒体。
JP2000259008A 2000-07-25 2000-08-29 レイアウトパターンデータ補正方法及び半導体デバイスの製造方法 Expired - Fee Related JP4663857B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000259008A JP4663857B2 (ja) 2000-07-25 2000-08-29 レイアウトパターンデータ補正方法及び半導体デバイスの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000223731 2000-07-25
JP2000-223731 2000-07-25
JP2000259008A JP4663857B2 (ja) 2000-07-25 2000-08-29 レイアウトパターンデータ補正方法及び半導体デバイスの製造方法

Publications (3)

Publication Number Publication Date
JP2002107902A true JP2002107902A (ja) 2002-04-10
JP2002107902A5 JP2002107902A5 (ja) 2007-10-11
JP4663857B2 JP4663857B2 (ja) 2011-04-06

Family

ID=26596620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000259008A Expired - Fee Related JP4663857B2 (ja) 2000-07-25 2000-08-29 レイアウトパターンデータ補正方法及び半導体デバイスの製造方法

Country Status (1)

Country Link
JP (1) JP4663857B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005533283A (ja) * 2002-07-12 2005-11-04 ケイデンス デザイン システムズ インコーポレイテッド コンテクスト特定のマスク書込のための方法及びシステム
JP2006189724A (ja) * 2005-01-07 2006-07-20 Toshiba Corp パターン抽出システム、測定ポイント抽出方法、パターン抽出方法及びパターン抽出プログラム
KR100655428B1 (ko) * 2005-10-24 2006-12-08 삼성전자주식회사 광근접효과보정 시스템 및 방법
CN115480442A (zh) * 2021-05-31 2022-12-16 联华电子股份有限公司 图案拆解方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04212957A (ja) * 1990-10-19 1992-08-04 Fujitsu Ltd レチクル及び露光方法
JPH0750243A (ja) * 1993-08-05 1995-02-21 Hitachi Ltd 露光方法、それに用いるマスク及びこれを用いた半導体装置の製造方法
JPH08227140A (ja) * 1994-11-17 1996-09-03 Internatl Business Mach Corp <Ibm> 位相シフト・リソグラフィ・マスクおよびその製造方法
JPH09298156A (ja) * 1996-03-06 1997-11-18 Fujitsu Ltd パターン近接効果補正方法、プログラム、及び装置
JPH10104818A (ja) * 1996-09-30 1998-04-24 Mitsubishi Electric Corp 光近接効果補正方法
JPH11168065A (ja) * 1997-09-30 1999-06-22 Toshiba Corp マスクデータ設計方法
JP2001174974A (ja) * 1999-12-20 2001-06-29 Matsushita Electric Ind Co Ltd 光学的近接効果補正方法及び光強度シミュレーション方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04212957A (ja) * 1990-10-19 1992-08-04 Fujitsu Ltd レチクル及び露光方法
JPH0750243A (ja) * 1993-08-05 1995-02-21 Hitachi Ltd 露光方法、それに用いるマスク及びこれを用いた半導体装置の製造方法
JPH08227140A (ja) * 1994-11-17 1996-09-03 Internatl Business Mach Corp <Ibm> 位相シフト・リソグラフィ・マスクおよびその製造方法
JPH09298156A (ja) * 1996-03-06 1997-11-18 Fujitsu Ltd パターン近接効果補正方法、プログラム、及び装置
JPH10104818A (ja) * 1996-09-30 1998-04-24 Mitsubishi Electric Corp 光近接効果補正方法
JPH11168065A (ja) * 1997-09-30 1999-06-22 Toshiba Corp マスクデータ設計方法
JP2001174974A (ja) * 1999-12-20 2001-06-29 Matsushita Electric Ind Co Ltd 光学的近接効果補正方法及び光強度シミュレーション方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005533283A (ja) * 2002-07-12 2005-11-04 ケイデンス デザイン システムズ インコーポレイテッド コンテクスト特定のマスク書込のための方法及びシステム
JP2006189724A (ja) * 2005-01-07 2006-07-20 Toshiba Corp パターン抽出システム、測定ポイント抽出方法、パターン抽出方法及びパターン抽出プログラム
KR100655428B1 (ko) * 2005-10-24 2006-12-08 삼성전자주식회사 광근접효과보정 시스템 및 방법
US7900170B2 (en) 2005-10-24 2011-03-01 Samsung Electronics Co., Ltd. System and method correcting optical proximity effect using pattern configuration dependent OPC models
CN115480442A (zh) * 2021-05-31 2022-12-16 联华电子股份有限公司 图案拆解方法

Also Published As

Publication number Publication date
JP4663857B2 (ja) 2011-04-06

Similar Documents

Publication Publication Date Title
JP4104574B2 (ja) エッジ・フラグメントのタグ付けを使用してエッジ配置歪みを補正するサブミクロンic設計のための改善された方法および装置
US8065637B2 (en) Semiconductor device
US8601403B2 (en) Resolution enhancing technology using phase assignment bridges
US5900340A (en) One dimensional lithographic proximity correction using DRC shape functions
KR101264114B1 (ko) 포토마스크 레이아웃의 생성 방법 및 이를 수행하는프로그래밍된 명령을 저장하는 컴퓨터에서 판독 가능한저장 매체 및 마스크 이미징 시스템
US10877380B1 (en) Using inverse lithography technology in a method of mask data preparation for generating integrated circuit
JP2000162758A (ja) 光学的近接効果補正方法
US6622296B2 (en) Exposure mask pattern correction method, pattern formation method, and a program product for operating a computer
JP2002148779A (ja) マスクパターン補正方法、フォトマスク及びマスクパターン補正方法プログラムを格納したコンピュータ読み取り可能な記録媒体
WO2008033879A2 (en) Method for achieving compliant sub-resolution assist features
JP2009229669A (ja) フォトマスク、そのフォトマスクを有する半導体装置の製造装置、およびそのフォトマスクを用いた半導体装置の製造方法
US12254258B2 (en) Critical dimension uniformity
JP2002083757A (ja) レイアウトパターンデータ補正装置、補正方法及び半導体装置の製造方法並びに記録媒体
JP4461806B2 (ja) パターン描画装置及びパターン描画方法ならびにそのプログラム、フォトマスクとその製造方法および半導体集積回路とその製造方法
CN104678696B (zh) 图案生成方法、信息处理装置、掩模制造方法和存储介质
JP4543614B2 (ja) フォトマスクの製造方法および半導体集積回路の製造方法
JP2002072441A (ja) レイアウトパターンデータ補正装置及び方法及びそれを用いた半導体装置の製造方法並びにレイアウトパターンデータ補正プログラムを記録した媒体
JP2005026360A (ja) フォトマスクの欠陥検査方法、半導体装置の製造方法、およびフォトマスクの製造方法
JP2000260706A (ja) 半導体装置の回路設計方法およびプログラム記憶媒体
JP4663857B2 (ja) レイアウトパターンデータ補正方法及び半導体デバイスの製造方法
JP2000235248A (ja) リソグラフィ用データ補正装置及びその装置での処理をコンピュータにて行なわせるためのプログラムを格納した記録媒体
US7022439B2 (en) Fracturing polygons used in a lithography process for fabricating an integrated circuit
US20050257188A1 (en) Pattern correcting method, mask making method, method of manufacturing semiconductor device, pattern correction system, and computer-readable recording medium having pattern correction program recorded therein
JP6415154B2 (ja) パターンの作成方法、プログラムおよび情報処理装置
KR20230086511A (ko) 곡선 sraf의 생성 방법과 mrc 검증 방법, 및 그 생성 방법을 포함한 마스크 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070827

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070827

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070827

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140114

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees