JP2002111401A - 信号の歪補償装置および歪補償方法 - Google Patents

信号の歪補償装置および歪補償方法

Info

Publication number
JP2002111401A
JP2002111401A JP2000303748A JP2000303748A JP2002111401A JP 2002111401 A JP2002111401 A JP 2002111401A JP 2000303748 A JP2000303748 A JP 2000303748A JP 2000303748 A JP2000303748 A JP 2000303748A JP 2002111401 A JP2002111401 A JP 2002111401A
Authority
JP
Japan
Prior art keywords
signal
analog
distortion
digital
distortion compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000303748A
Other languages
English (en)
Inventor
Hajime Hamada
一 浜田
Yasuyuki Oishi
泰之 大石
Norio Kubo
徳郎 久保
Takayoshi Oide
高義 大出
Kazuo Hase
和男 長谷
Hiroyoshi Ishikawa
広吉 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000303748A priority Critical patent/JP2002111401A/ja
Priority to US09/784,601 priority patent/US6552609B2/en
Publication of JP2002111401A publication Critical patent/JP2002111401A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3294—Acting on the real and imaginary components of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282—Acting on the phase and the amplitude of the input signal

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【課題】 ビット精度が相対的に低く，動作周波数も相
対的に低いアナログ・ディジタル変換器を用いることが
できる歪補償装置および歪補償方法を提供する。 【解決手段】 ディジタル入力信号ｘi，ｘqは，乗算器
３１で歪補償係数記憶部３３の歪補償係数と乗算された
後，変調／増幅部１で処理され，アナログ出力信号Ｚと
して送信される。一方，アナログ送信信号Ｚは，フィー
ドバックされ，減衰器４３，ミクサ４１，直交復調器３
９等で処理された後，減算器３５ｉ，３５ｑに与えられ
る。減算器３５ｉ，３５ｑは，アナログ入力信号Ｘi，
Ｘqとアナログ・フィードバック信号Ｙi，Ｙqとの差
（誤差）を求め，このアナログ誤差信号をＡＤＣ３６
ｉ，３６ｑに与える。ＡＤＣ３６ｉ，３６ｑは，アナロ
グ誤差信号をディジタル信号に変換し歪補償係数演算部
５に与える。歪補償係数演算部５は，新たな歪補償係数
を求め歪補償係数記憶部３３を更新する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は，ディジタル入力信
号から変換されたアナログ信号を増幅する増幅器の歪を
補償する歪補償装置および歪補償方法に関する。
【０００２】
【従来の技術】入力信号を増幅して出力する増幅器は，
理想的には，図１５の仮想線（二点鎖線）で示すよう
に，入力信号の電力（入力電力）と出力信号の電力（出
力電力）とが比例関係（線型関係）にあることが望まし
い。
【０００３】しかし，実際の増幅器は，一般に図１５の
実線に示す入出力特性を有し，入力電力が相対的に小さ
い領域（線型領域）では，入力電力と出力電力とは比例
関係にあるが，入力電力が相対的に大きい領域（非線型
領域または飽和領域）では，入力電力と出力電力とは比
例せず，入力電力が大きくなるほど，出力電力はより大
きな歪を有して飽和する傾向にある。
【０００４】一方，増幅器をエネルギー効率よく使用す
るには，入力電力のより大きな領域で使用することが好
ましいことから，増幅器は，一般に非線型領域で使用さ
れる。このため，この非線型領域における出力信号の歪
を補償し，出力信号を入力信号に対して比例させるため
に，送信装置には，歪補償装置が用いられる。
【０００５】図１６は，歪補償装置の１つである従来の
適応プリディストータ型歪補償装置を備えた送信装置の
構成を示すブロック図である。
【０００６】この送信装置では，入力端子Ｓi，Ｓqか
ら，Ｉチャネル（Ｉｃｈ）のディジタル信号ｘiおよび
Ｑチャネル（Ｑｃｈ）のディジタル信号ｘqが，ともに
ベースバンド信号としてそれぞれ入力される。これらの
信号は，電力計算部１００および乗算器１０２に与えら
れる。
【０００７】電力計算部１００は，与えられたディジタ
ル信号ｘi，ｘqの電力値ｐを求め，この電力値ｐを歪補
償係数記憶部１０１に与える。歪補償係数記憶部１０１
は，入力される様々な値の電力値ｐにそれぞれ対応した
歪補償係数を有し，電力値ｐが与えられると，その電力
値ｐに対応する歪補償係数ｈ（Ｉｃｈに対応するｈiお
よびＱｃｈに対応するｈq）を乗算器１０２に与える。
【０００８】乗算器１０２は，ディジタル信号ｘi，ｘq
と歪補償係数ｈとを乗算し，乗算結果をディジタル・ア
ナログ変換器（以下「ＤＡＣ」という。）１０３ｉ，１
０３ｑに与える。ＤＡＣ１０３ｉ，１０３ｑは，入力さ
れたディジタル信号をアナログ信号に変換し，このアナ
ログ信号を変調／増幅部１０４に与える。
【０００９】変調／増幅部１０４は，入力されたアナロ
グ信号を直交変調するとともに，ベースバンドの信号を
無線周波数（ＲＦ）帯域の信号に変換し，このＲＦ帯域
の信号を増幅して出力端子ＳOから送信する。この変調
／増幅部１０４における増幅の際に，信号は増幅器によ
って歪（振幅歪および位相歪）を受ける。
【００１０】この送信信号は，フィードバック信号とし
て減衰／復調部１０５にも与えられる。減衰／復調部１
０５は，変調／増幅部１０４で増幅された信号を，増幅
前の電力を有する信号に減衰した後，直交復調し，さら
にＲＦ帯域の信号をベースバンドの信号に変換する。減
衰／復調部１０５により変換された信号は，アナログ・
ディジタル変換器（以下「ＡＤＣ」という。）１０６
ｉ，１０６ｑに与えられ，ディジタル信号に変換され
る。
【００１１】このディジタル信号は，歪補償係数更新部
１０８に与えられるとともに，減算器１０７ｉ，１０７
ｑの一方の入力端子にそれぞれ与えられる。減算器１０
７ｉ，１０７ｑの他方の入力端子には，入力端子Ｓi，
Ｓqからのディジタル信号ｘi，ｘqがそれぞれ入力され
ている。減算器１０７ｉ，１０７ｑは，ディジタル信号
ｘi，ｘqとＡＤＣ１０６ｉ，１０６ｑの出力信号との差
分（すなわち変調／増幅部における増幅の際の歪）信号
を求め，この差分信号（誤差信号）を歪補償係数更新部
１０８に与える。
【００１２】歪補償係数更新部１０８は，ＡＤＣ１０６
ｉ，１０６ｑの出力信号，減算器１０７ｉ，１０７ｑの
出力信号，および歪補償係数記憶部１０１からの歪補償
係数ｈに基づいて新たな歪補償係数ｈ’を求め，この新
たな歪補償係数ｈ’により歪補償係数記憶部１０１を更
新する。この更新された歪補償係数ｈ’は，以後の入力
信号の歪補償に利用される。
【００１３】このような処理が，ディジタル信号が入力
されるごとに繰り返される。
【００１４】
【発明が解決しようとする課題】しかしながら，このよ
うな従来の送信装置においては，フィードバック信号を
ＡＤＣ１０６ｉ，１０６ｑによりディジタル信号に変換
している。このフィードバック信号は，前述したように
入力信号に，増幅された際の歪が加わったものであり，
入力信号と同程度の振幅値を有する。したがって，ＡＤ
Ｃ１０６ｉ，１０６ｑには，入力信号も歪も表現しなけ
ればならないため，ビット精度が高く（すなわちビット
数が多く），また，入力信号を扱うため，動作周波数も
高いＡＤＣが必要となる。また，入力信号の入力ビット
・レートが高速になるにしたがい，変換処理が間に合わ
なくなるおそれがある。ＣＤＭＡ方式の基地局のよう
に，入力信号の振幅値が非常に大きく，周波数も高い場
合には，この問題はより顕著となる。
【００１５】本発明は，このような状況に鑑みなされた
ものであり，その目的は，ビット精度が相対的に低く，
動作周波数も相対的に低いＡＤＣを用いることができる
歪補償装置および歪補償方法を提供することにある。
【００１６】
【課題を解決するための手段】前記目的を達成するため
に，本発明に係る歪補償装置は，ディジタル入力信号か
ら変換されたアナログ信号を増幅する増幅器の歪を補償
する歪補償装置において，前記ディジタル入力信号をア
ナログ信号に変換し，当該アナログ入力信号と前記増幅
器のアナログ出力信号との差分から前記増幅器の歪成分
をアナログ領域で求め，当該歪成分をディジタル信号に
変換することにより，歪補償係数を求めることを特徴と
する。
【００１７】その結果，歪成分のみを扱う本発明のアナ
ログ信号をディジタル信号に変換するアナログ・ディジ
タル変換器には，従来の増幅器からのアナログ出力信号
をディジタル信号に変換するアナログ・ディジタル変換
器よりもビット精度が低く，動作周波数も相対的に低い
ものを用いることができる。
【００１８】本発明に係る歪補償装置は，ディジタル入
力信号から変換されたアナログ信号を増幅する増幅器の
歪を補償する歪補償装置において，前記増幅器の歪を補
償するための歪補償係数を保持し，当該保持した歪補償
係数を前記ディジタル入力信号に適用する歪補償係数適
用部と，前記歪補償係数適用部から出力されるディジタ
ル信号をアナログ信号に変換し，当該アナログ信号を前
記増幅器に出力する第１のディジタル・アナログ変換器
と，前記増幅器からのアナログ出力信号を，当該増幅器
の理想的な利得の逆数倍に減衰させる第１の減衰器と，
前記ディジタル入力信号をアナログ信号に変換する第２
のディジタル・アナログ変換器と，前記第２のディジタ
ル・アナログ変換器からの出力信号と前記第１の減衰器
からの出力信号との間の差分信号を求める減算器と，前
記差分信号をディジタル信号に変換するアナログ・ディ
ジタル変換器と，前記アナログ・ディジタル変換器から
の出力信号に基づいて新たな歪補償係数を求め，当該新
たな歪補償係数により前記歪補償係数適用部の保持する
歪補償係数を更新する歪補償係数演算部と，を備えてい
ることを特徴とする。
【００１９】また，本発明に係る歪補償装置は，増幅器
の歪を補償する歪補償装置において，ディジタル領域に
ある増幅器の入力側の信号と，アナログ領域にある増幅
器の出力側の信号との差分により増幅器の歪成分を算出
する演算をアナログ領域で行う第１の演算回路と，該歪
成分の大きさにより増幅器の入力信号に付与する，歪成
分をキャンセルするための歪補償係数の演算をディジタ
ル領域により行う第２の演算回路と，を有することを特
徴とする。
【００２０】さらに，本発明に係る歪補償方法は，増幅
器の歪を補償する歪補償方法において，ディジタル領域
にある増幅器の入力側の信号と，アナログ領域にある増
幅器の出力側の信号との差分による増幅器の歪成分を算
出する演算をアナログ領域で行い，該歪成分の大きさに
より増幅器の入力信号に付与する，歪成分をキャンセル
するための歪補償係数の演算をディジタル領域により行
う，ことを特徴とする。
【００２１】本発明の一実施の態様において，前記歪補
償係数適用部が，前記ディジタル入力信号の電力を計算
する電力計算部と，前記ディジタル入力信号の電力の各
値に対応した歪補償係数を保持し，前記電力計算部によ
り計算された電力の値に対応した歪補償係数を出力する
歪補償係数記憶部と，前記歪補償係数記憶部の出力する
歪補償係数を前記ディジタル入力信号に乗算する乗算器
と，を備えている。
【００２２】本発明の好ましい実施の態様において，前
記歪補償装置は，前記減算器と前記アナログ・ディジタ
ル変換器との間に設けられ，前記差分信号を受け取り，
当該差分信号を可変の利得により増幅して前記アナログ
・ディジタル変換器に与える可変利得増幅器と，前記ア
ナログ・ディジタル変換器と歪補償係数演算部との間に
設けられ，前記アナログ・ディジタル変換器の出力信号
を，前記可変利得増幅器の利得の逆数の減衰率で可変に
減衰させる第２の減衰器と，前記差分信号の振幅または
電力の大きさに応じて，前記可変利得増幅器の利得およ
び前記第２の減衰器の減衰率を制御する制御部と，前記
アナログ・ディジタル変換器に与える信号を，前記差分
信号または前記可変利得増幅器の出力信号の一方に切り
換える第１のスイッチと，前記アナログ・ディジタル変
換器の出力信号または前記第２の減衰器の出力信号の一
方が前記歪補償係数演算部に与えられるように切り換え
る第２のスイッチと，前記差分信号の振幅の絶対値に基
づいて，前記第１のスイッチおよび前記第２のスイッチ
を制御し，前記第１のスイッチを前記差分信号側に切り
換えている場合には，前記第２のスイッチを前記アナロ
グ・ディジタル変換器側に切り換え，前記第１のスイッ
チを前記可変利得変換器側に切り換えている場合には，
前記第２のスイッチを前記第２の減衰器側に切り換える
スイッチ制御部と，をさらに備えている。
【００２３】
【発明の実施の形態】＜第１の実施の形態＞図１は，本
発明の第１の実施の形態に係る「歪補償装置」の一例と
しての適応プリディストータ型の歪補償部３を備えた送
信装置の構成を示すブロック図である。
【００２４】この送信装置は，ディジタル信号が入力さ
れる入力端子Ｓi，Ｓqと，入力されたディジタル信号を
変調および増幅して出力する変調／増幅部１と，適応プ
リディストータ型歪補償を行う補償部３と，無線周波数
（ＲＦ）のアナログ信号を出力する出力端子ＳOとを備
えている。
【００２５】入力端子Ｓi，Ｓqからは，ベースバンドの
ディジタル入力信号ｘ（ｎ）（ｎは時刻を表す。）が，
ＩｃｈのディジタルＩ信号ｘi（ｎ）とＱｃｈのディジ
タルＱ信号ｘq（ｎ）とに分離されて入力される。すな
わち，ｘ（ｎ）とｘi（ｎ）およびｘq（ｎ）との関係
を，複素数ｊを用いて表現すると， ｘ（ｎ）＝ｘi（ｎ）＋ｊ・ｘq（ｎ） …（１） となる。
【００２６】これらのディジタルＩ信号ｘi（ｎ）およ
びディジタルＱ信号ｘq（ｎ）は歪補償部３に与えら
れ，前置補償（プリディストート）を受ける。
【００２７】なお，以下では，信号については，同じ信
号であっても，ディジタル信号とアナログ信号とを区別
するために，ディジタル信号には小文字のアルファベッ
トを用いて表記し，アナログ信号については大文字のア
ルファベットを用いて表記することとする。
【００２８】歪補償部３は，後に詳述するように，乗算
器（たとえばシフト・レジスタ，ＦＰＧＡ（フィールド
・プログラマブル・ゲート・アレイ）等）３１において
入力信号ｘ（ｎ）に歪補償係数ｈ（ｐ）を適応（乗算）
する（ｐは入力信号ｘ（ｎ）の電力値，以下同じ。）。
そして，歪補償部３は，この適応した信号（以下，ディ
ジタルＩ信号ｖi（ｎ）およびディジタルＱ信号ｖ
q（ｎ）からなるディジタル信号ｖ（ｎ）とする。）を
アナログＩ信号Ｖi（ｎ）およびアナログＱ信号Ｖ
q（ｎ）にそれぞれ変換後，変調／増幅部１に与える。
【００２９】変調／増幅部１は，直交変調器１２と，局
部発振器１３および１５と，ミクサ１４と，増幅器１６
とを備えている。
【００３０】歪補償部３から与えられたアナログＩ信号
Ｖi（ｎ）およびアナログＱ信号Ｖq（ｎ）は，直交変調
器１２に与えられる。直交変調器１２には，局部発振器
１３の発振出力が入力され，この局部発振器１３は，ベ
ースバンドの信号を中間周波数（ＩＦ）帯域の信号に変
換するために必要な周波数を直交変調器１２に与える。
これにより，直交変調器１２は，アナログＩ信号Ｖ
i（ｎ）およびアナログＱ信号Ｖq（ｎ）を直交変調する
とともに，直交変調後の信号を中間周波数帯域のアナロ
グ信号（中間周波アナログ信号）ＶIF（ｎ）として出力
する。
【００３１】直交変調器１２から出力された中間周波ア
ナログ信号ＶIF（ｎ）は，ミクサ１４に与えられる。ミ
クサ１４には，局部発振器１５の発振出力が入力され，
この局部発振器１５は，中間周波数帯域の信号を無線周
波数（ＲＦ）帯域の信号に変換するために必要な周波数
をミクサ１４に与える。これにより，ミクサ１４は，入
力された中間周波アナログ信号ＶIF（ｎ）を無線周波数
帯域のアナログ信号（無線周波アナログ信号）Ｖ
RF（ｎ）に変換して出力する。
【００３２】ミクサ１４から出力された無線周波アナロ
グ信号ＶRF（ｎ）は，増幅器１６に与えられ，増幅され
た後，出力端子８から出力（送信）される。
【００３３】ここで，増幅器１６は，線型動作時には利
得（増幅率）Ａを有し，非線型動作時には振幅非線型歪
ｇ（ｐ）および位相回転量ｑ（ｐ）を有するものとす
る。したがって，出力端子から出力される信号をＺ
（ｎ）とすると， Ｚ（ｎ）＝Ａ・ｇ（ｐ）・ｅｘｐ（ｊ・ｑ（ｐ））・ＶRF（ｎ） …（２） となる。
【００３４】なお，本実施の形態において，「利得」と
は，特に断らない場合には，入力電力に対する出力電力
の比を表し，この比を対数表示したものについては，特
に対数表示である旨を断るものとする。「減衰率」につ
いても同様である。
【００３５】歪補償部３は，乗算器３１と，電力計算部
３２と，歪補償係数記憶部３３と，ディジタル・アナロ
グ変換器（以下「ＤＡＣ」という。）３４ｉ，３４ｑ
と，減算器３５ｉ，３５ｑと，アナログ・ディジタル変
換器（以下「ＡＤＣ」という。）３６ｉ，３６ｑと，１
ビットＡＤＣ３７ｉ，３７ｑと，フィルタ３８ｉ，３８
ｑと，直交復調器３９と，局部発振器４０と，ミクサ４
１と，局部発振器４２と，減衰器４３と，歪補償係数演
算部５と，ＤＡＣ４４ｉ，４４ｑとを備えている。
【００３６】ここで，符号３４ｉにおける符号ｉはＩ信
号を処理することを意味し，符号３４ｑにおける符号ｑ
はＱ信号を処理することを意味している。他の符号につ
いても同様である。
【００３７】この歪補償部３に入力されたディジタル信
号ｘ（ｎ）（すなわちディジタルＩ信号ｘi（ｎ）およ
びディジタルＱ信号ｘq（ｎ））は，乗算器３１に入力
されるとともに，電力計算部３２およびＤＡＣ３４ｉ，
３４ｑに入力される。
【００３８】電力計算部３２は，入力されたディジタル
信号ｘ（ｎ）の電力値ｐ（＝ｘi 2（ｎ）＋ｘq 2（ｎ））
を計算し，計算した電力値ｐを歪補償係数記憶部３３に
与える。
【００３９】歪補償係数記憶部３３は，たとえば，電力
値ｐをアドレス（インデックス）としてアクセスされる
メモリとして構成されている。各アドレスに対応する記
憶セルは，そのアドレスとしての電力値ｐに対応した歪
補償係数ｈ（ｐ）（ディジタル値）を保持している。各
歪補償係数は，Ｉ信号に対応する歪補償係数ｈi（ｐ）
とＱ信号に対応する歪補償係数ｈq（ｐ）とから構成さ
れる。すなわち， ｈ（ｐ）＝ｈi（ｐ）＋ｊ・ｈq（ｐ） …（３） の関係となる。
【００４０】歪補償係数記憶部３３は，電力計算部３２
から電力値ｐ（ｎ）が与えられると，この電力値ｐをア
ドレスとする記憶セルに保持された歪補償係数｛ｈ
i（ｐ），ｈq（ｐ）｝（以下，単に｛ｈi，ｈq｝と記
す。）を乗算器３１および後に詳述する歪補償係数演算
部５に出力する。
【００４１】後に詳述するように，アドレスｐに対応す
るメモリ・セルの歪補償係数ｈ（ｐ）＝｛ｈi，ｈq｝
は，歪補償係数演算部５（後述）が求めた新たな歪補償
係数ｈ’（ｐ）＝｛ｈi’，ｈq’｝によって更新（置
換）される。この更新されるまでの間，アドレスである
電力値ｐを保持するために，歪補償係数記憶部３３は，
電力値ｐを一定期間保持する保持回路（たとえばラッチ
回路，図示略）を備えている。この保持回路は，歪補償
係数演算部５が，ディジタル入力信号ｘ（ｎ）について
の歪補償係数ｈ’（ｐ）を計算し，計算した歪補償係数
ｈ’（ｐ）によって歪補償係数記憶部３２の歪補償係数
ｈ（ｐ）を更新するまで，電力値ｐを保持するように構
成されている。
【００４２】したがって，更新が完了する前に，次の時
刻（ｎ＋１）のディジタル信号ｘ（ｎ＋１）が電力計算
部３２に入力され，その電力値ｐ’が歪補償係数記憶部
３３に与えられても，歪補償係数記憶部３３の歪補償係
数ｈ（ｐ）を新たな係数ｈ’（ｐ）によって更新するこ
とができる。なお，更新完了後，この保持回路には，新
たなアドレスｐ’が保持されることはいうまでもない。
【００４３】乗算器３１は，入力されたディジタルＩ信
号ｘi（ｎ）およびディジタルＱ信号ｘq（ｎ）と，歪補
償係数｛ｈi，ｈq｝とを乗算し，出力信号ｖi（ｎ），
ｖq（ｎ）を生成する。ここで，出力信号ｖi（ｎ），ｖ
q（ｎ）は， ｖi（ｎ）＝ｈi・ｘi（ｎ）−ｈq・ｘq（ｎ） …（４） ｖq（ｎ）＝ｈq・ｘi（ｎ）＋ｈi・ｘq（ｎ） …（５） となる。
【００４４】ディジタルＩ信号ｖi（ｎ）およびディジ
タルＱ信号ｖq（ｎ）は，ＤＡＣ４４ｉ，４４ｑにそれ
ぞれ入力され，アナログＩ信号Ｖi（ｎ）およびアナロ
グＱ信号Ｖq（ｎ）にそれぞれ変換される。アナログＩ
信号Ｖi（ｎ）およびアナログＱ信号Ｖq（ｎ）は，前述
した直交変調器１２に与えられる。
【００４５】一方，増幅器１６から出力される無線周波
アナログ信号Ｚ（ｎ）は，フィードバック信号として，
歪補償部３の減衰器４３にも入力される。減衰器４３
は，線型性を有し，歪を生ずることなく，増幅器１６の
線型動作時の利得Ａの逆数倍の減衰率１／Ａにより，入
力信号を減衰する。
【００４６】すなわち，減衰器４３から出力される無線
周波アナログ信号をＹRF（ｎ）とすると，前述した式
（２）から ＹRF（ｎ）＝Ｚ（ｎ）／Ａ ＝ｇ（ｐ）・ｅj・q(p)・ＶRF（ｎ） …（６） となる。
【００４７】このアナログ出力信号Ｙ（ｎ）は，ミクサ
４１に与えられる。ミクサ４１には，局部発振器４２の
発振出力が入力され，この局部発振器４２は，ＲＦ帯域
の信号をＩＦ帯域の信号に変換するための周波数をミク
サ４１に与える。これにより，ミクサ４１は，前述した
ミクサ１４とは逆の処理，すなわち，入力された無線周
波アナログ信号ＹRF（ｎ）を中間周波アナログ信号ＹIF
（ｎ）に変換し，この信号を直交復調器３９に与える。
【００４８】直交復調器３９には，局部発振器４０の発
振出力が入力され，この局部発振器４０は，ＩＦ帯域の
信号をベースバンドの信号に変換するための周波数を直
交復調器３９に与える。これにより，直交復調器３９
は，前述した直交変調器１２とは逆の処理，すなわち，
中間周波アナログ信号ＹIF（ｎ）をベースバンド信号Ｙ
（ｎ）に変換するとともに，このベースバンド信号を直
交復調して，アナログＩ信号Ｙi（ｎ）およびアナログ
Ｑ信号Ｙq（ｎ）として出力する。
【００４９】出力されたアナログ信号Ｙi（ｎ）および
Ｙq（ｎ）は，フィルタ３８ｉ，３８ｑにそれぞれ入力
される。フィルタ３８ｉ，３８ｑは，復調により生じた
高周波の信号成分をフィルタリングし，ベースバンド信
号のみを通過させる。フィルタ３８ｉ，３８ｑを通過し
たベースバンド・アナログ信号Ｙi（ｎ）およびＹ
q（ｎ）は，減算器（たとえば１８０度ハイブリッド合
成器）３５ｉ，３５ｑの一方の入力端子にそれぞれ与え
られるとともに，１ビットＡＤＣ３７ｉ，３７ｑにそれ
ぞれ与えられる。
【００５０】減算器３５ｉ，３５ｑの他方の入力端子に
は，ＤＡＣ３４ｉ，３４ｑによりアナログ信号に変換さ
れたアナログ入力信号Ｘi（ｎ）およびＸq（ｎ）が，参
照信号として与えられる。
【００５１】減算器３５ｉ，３５ｑは，一方の入力端子
に与えられたベースバンド・アナログ出力信号（フィー
ドバック信号）Ｙi（ｎ）およびＹq（ｎ）と，他方の入
力端子に与えられたアナログ入力信号（参照信号）Ｘi
（ｎ）およびＸq（ｎ）との各差分信号（アナログ誤差
信号）Ｅi（ｎ）およびＥq（ｎ）を求め，出力する。す
なわち， Ｅi（ｎ）＝Ｘi（ｎ）−Ｙi（ｎ） …（７） Ｅq（ｎ）＝Ｘq（ｎ）−Ｙq（ｎ） …（８） となる。
【００５２】ベースバンド・アナログ信号Ｙi（ｎ）お
よびＹq（ｎ）は，減衰器４３，ミクサ４１，直交復調
器３９，およびフィルタ３８ｉ，３８ｑにより処理され
たものであるので，アナログ信号Ｖi（ｎ）およびＶ
q（ｎ）に対して増幅器１６の歪（振幅歪ｇ（ｐ）およ
び位相歪ｅj・q(p)）成分による誤差を有することとな
る。したがって，アナログ誤差信号Ｅi（ｎ）およびＥq
（ｎ）はこの歪成分による誤差を表している。
【００５３】このアナログ誤差信号Ｅi（ｎ）およびＥq
（ｎ）は，ＡＤＣ３６ｉ，３６ｑにそれぞれ与えられ，
ディジタル誤差信号ｅi（ｎ）およびｅq（ｎ）に変換さ
れる。ここで，入力されるアナログ誤差信号Ｅi（ｎ）
およびＥq（ｎ）は，増幅器１６の歪成分による誤差を
表すので，ベースバンド・アナログ信号Ｙi（ｎ）およ
びＹq（ｎ）よりもダイナミック・レンジが小さく，変
動も遅い。したがって，このアナログ誤差信号Ｅ
i（ｎ）およびＥq（ｎ）を変換するＡＤＣ３６ｉ，３６
ｑは，従来のように，ベースバンド・アナログ信号Ｙi
（ｎ）およびＹq（ｎ）を変換するＡＤＣよりもビット
精度が低く（すなわちビット数が少なく），また動作周
波数も低いものを用いることができる。これにより，コ
スト面でも，安価なＡＤＣを使用することができる。
【００５４】このディジタル誤差信号ｅi（ｎ）および
ｅq（ｎ）は，歪補償係数演算部５（位相回転器５４）
に与えられる。
【００５５】一方，１ビットＡＤＣ３７ｉ，３７ｑは，
ベースバンド・アナログ信号Ｙi（ｎ）およびＹq（ｎ）
のうち１ビットからなる符号ビット（たとえばＭＳＢ）
の部分のみをディジタル信号にそれぞれ変換し，これら
の符号ビットを歪補償係数演算部５（位相回転器５４）
に与える。この１ビットＡＤＣ３７ｉ，３７ｑは，アナ
ログ入力信号のうち１ビットのみをディジタル信号に変
換するものであるので，このＡＤＣについても，ビット
精度が低く，また，動作周波数の低い，安価なものを用
いることができる。
【００５６】歪補償係数演算部５は，ディジタル誤差信
号ｅi（ｎ）およびｅq（ｎ），ならびに１ビットＡＤＣ
３７ｉ，３７ｑからの符号ビットに基づいて，新たな歪
補償係数ｈ’（ｐ）を求める。
【００５７】本実施の形態における歪補償係数演算部５
は，新たな歪補償係数を求める演算の一例として，最小
２乗平均（ＬＭＳ）アルゴリズムのうち，複素数の乗算
を，回転角０，π／２，π，および３π／２［ｒａｄ］
の位相回転に限定したクリップトＬＭＳアルゴリズムを
実行するものである。この歪補償係数演算部５は，加算
器５１ｉ，５１ｑと，乗算器５２ｉ，５２ｑと，ステッ
プ・サイズ保持部５３と，位相回転器５４とを備えてい
る。
【００５８】位相回転器５４には，前述したＡＤＣ３６
ｉ，３６ｑからのディジタル誤差信号ｅi（ｎ）および
ｅq（ｎ）と，１ビットＡＤＣ３７ｉ，３７ｑからの符
号ビットを表す信号と，歪補償係数記憶部３３からの歪
補償係数｛ｈi，ｈq｝を表す信号とが入力される。
【００５９】図２は，位相回転器５４の詳細な構成を示
すブロック図である。図３は，位相回転器５４を構成す
るセレクタ５４２の入力信号と出力信号との関係を示す
テーブルである。
【００６０】この位相回転器５４は，符号ビット出力器
５４１と，セレクタ５４２と，インバータ５４３と，符
号反転器５４４，５４５とを備えている。
【００６１】歪補償係数記憶部３３から位相回転器５４
に入力された歪補償係数｛ｈi，ｈq｝は，符号ビット出
力器５４１に入力される。符号ビット出力器５４１は，
入力されたディジタル信号の符号ビット（たとえばＭＳ
Ｂ）を選択して出力する。したがって，符号ビット出力
器５４１からは，歪補償係数ｈiおよびｈqの各符号が出
力され，セレクタ５４２に与えられる。
【００６２】１ビットＡＤＣ３７ｉから位相回転器５４
に入力された符号ビットｓｇｎ（ｙ i）はセレクタ５４
２に与えられる。１ビットＡＤＣ３７ｑから位相回転器
５４に入力された符号ビットｓｇｎ（ｙq）はインバー
タ５４３により０，１が反転された後，セレクタ５４２
に与えられる。
【００６３】ＡＤＣ３６ｉ，３６ｑから位相回転器５４
に入力されたディジタル誤差信号ｅ i（ｎ）およびｅ
q（ｎ）は，セレクタ５４２に入力されるとともに，符
号反転器５４５に入力される。符号反転器５４４および
５４５は，入力信号の符号を反転し出力するものであ
る。したがって，符号反転器５４４からは，符号が反転
されたディジタル誤差信号−ｅi（ｎ）が，符号反転器
５４５からは，符号が反転されたディジタル誤差信号−
ｅq（ｎ）が，それぞれ出力され，ともにセレクタ５４
２に与えられる。
【００６４】セレクタ５４２は，図３のテーブルに従っ
て，入力されたｈiの符号およびｈqの符号，ならびにｓ
ｇｎ（ｙi（ｎ））およびｓｇｎ（ｙq（ｎ））から，入
力されたディジタル誤差信号ｅi（ｎ）または−ｅ
i（ｎ）の一方，およびディジタル誤差信号ｅq（ｎ）ま
たは−ｅq（ｎ）の一方をそれぞれ選択し，選択したも
のの一方を出力端子Ｔiに，他方を出力端子Ｔqに，それ
ぞれ出力する。これらの出力端子ＴiおよびＴqから出力
される信号は，入力されたディジタル誤差信号ｅ
i（ｎ）およびｅq（ｎ）を，図３のテーブルにおける
「回転角」に示す角度だけ回転させた信号に相当する。
【００６５】このセレクタ５４２の出力信号は，位相回
転器５４の出力信号となり，出力端子Ｔiの信号は図１
の乗算器５２ｉに，出力端子Ｔqは信号は図１の乗算器
５２ｑに，それぞれ与えられる。
【００６６】図１に戻って，乗算器５２ｉ，５２ｑに
は，ステップ・サイズ保持部５３が保持するステップ・
サイズμ（定数）が入力される。このステップ・サイズ
μとしては，クリップトＬＭＳアルゴリズムにおける適
当なステップ・サイズが定められ，ステップ・サイズ保
持部５３にあらかじめ保持される。
【００６７】これにより，位相回転器５４からのディジ
タル誤差信号は，μ倍されて，加算器５１ｉ，５１ｑに
入力される。加算器５１ｉ，５１ｑには，歪補償係数記
憶部３３から参照された歪補償係数｛ｈi，ｈq｝が入力
される。これにより，新たな歪補償係数ｈ’（ｐ）は， ｈ’（ｐ）＝ｈ（ｐ）＋μ・ｅ（ｎ）det［ｈ（ｐ）］det［ｙ（ｎ）*］ …（９） ここで，det［ｈ（ｐ）］det［ｙ（ｎ）*］は，位相回
転器５４による回転角を表し，図３に示すテーブルか
ら，回転角０の場合には， ｅ（ｎ）det［ｈ（ｐ）］det［ｙ（ｎ）*］＝ｅi（ｎ）
＋ｊｅq（ｎ） 回転角π／２の場合には， ｅ（ｎ）det［ｈ（ｐ）］det［ｙ（ｎ）*］＝−ｅ
q（ｎ）＋ｊｅi（ｎ） 回転角πの場合には， ｅ（ｎ）det［ｈ（ｐ）］det［ｙ（ｎ）*］＝−ｅ
i（ｎ）−ｊｅq（ｎ） 回転角３π／２の場合には， ｅ（ｎ）det［ｈ（ｐ）］det［ｙ（ｎ）*］＝ｅq（ｎ）
−ｊｅi（ｎ） となる。
【００６８】このようにして計算された新たな歪補償係
数ｈ’（ｐ）の実数部がｈi’に，虚数部がｈq’にそれ
ぞれなる。
【００６９】これにより，電力値ｐをアドレスとする記
憶セルの値は，この新たな歪補償値ｈ’（ｐ）＝
｛ｈi’，ｈq’｝に書き換えられる（更新される）。そ
して，時刻（ｎ＋１）以降に，歪補償係数記憶部３３が
同じ電力値ｐによりアクセスされた場合には，この新た
な歪補償値ｈ’が参照され，乗算器３１に出力される。
【００７０】これまでに述べた処理が，各ディジタル入
力信号に対して実行される。
【００７１】なお，本実施の形態では，ディジタル入力
信号ｘi（ｎ）およびｘq（ｎ）をアナログ信号にそれぞ
れ変換するＤＡＣ３４ｉ，３４ｑが必要となるが，ディ
ジタル入力信号ｘi（ｎ）およびｘq（ｎ）には歪成分が
含まれていないため，これらのＤＡＣ３４ｉ，３４ｑ
は，従来における増幅器からのアナログ出力信号をディ
ジタル信号に変換するＡＤＣよりもビット精度の低いも
ので十分である。以下に挙げる他の実施の形態において
も同様である。
【００７２】＜第２の実施の形態＞第１の実施の形態で
は，ベースバンドにおいてアナログ誤差信号を求め，こ
れをＡＤＣによってディジタル信号に変換したが，中間
周波数帯域においてアナログ誤差信号を求め，これをＡ
ＤＣによってディジタル信号に変換することもできる。
第２の実施の形態は，中間周波数帯域においてアナログ
誤差信号を求め，これをＡＤＣによってディジタル信号
に変換するものである。
【００７３】図４は，本発明の第２の実施の形態に係る
「歪補償装置」の一例としての適応プリディストータ型
の歪補償部６を備えた送信装置の構成を示すブロック図
である。第１の実施の形態と同じ構成要素には，同じ符
号を付し，その説明を省略することとする。
【００７４】この送信装置は，第１の実施の形態と同じ
構成の変調／増幅部１と，第１の実施の形態の歪補償部
３と一部構成の異なる歪補償部６とを備えている。歪補
償部６が歪補償部３と異なる点は，歪補償部３がベース
バンド信号で誤差信号を求めているのに対し，歪補償部
６は中間周波数帯域で誤差信号を求め，その後，この誤
差信号をベースバンドに変換して歪補償係数を求めてい
る点である。
【００７５】このため，歪補償部６は，第１の実施の形
態と同じ構成の電力計算部３２と歪補償係数記憶部３３
とミクサ４１と局部発振器４２と減衰器４３とＤＡＣ４
４ｉ，４４ｑとに加えて，新たに，直交変調器６１と局
部発振器６２とＤＡＣ６３ｉ，６３ｑと減算器（たとえ
ば１８０度ハイブリッド合成器）６４とＡＤＣ６５と数
値制御発振器（ＮＣＯ：Numerically Controlled Oscil
lator）６６とフィルタ６７ｉ，６７ｑとを備えてい
る。
【００７６】入力端子Ｓi，Ｓqから入力されたベースバ
ンドのディジタル入力信号ｘi（ｎ）およびｘq（ｎ）
は，乗算器３１およびＤＡＣ６３ｉ，６３ｑに与えられ
る。ＤＡＣ６３ｉ，６３ｑは，入力されたベースバンド
のディジタル入力信号ｘi（ｎ）およびｘq（ｎ）をベー
スバンドのアナログ信号Ｘi（ｎ）およびＸq（ｎ）にそ
れぞれ変換し，直交変調器６１に与える。直交変調器６
１には，ベースバンド信号を中間周波信号に変換するた
めの発振出力が発振器６２から入力されている。これに
より，直交変調器６１は，ベースバンドのアナログ入力
信号Ｘi（ｎ）およびＸq（ｎ）を直交変調するととも
に，中間周波数（ＩＦ）帯域の信号（中間周波アナログ
信号ＸIF（ｎ））に変換し出力する。出力された中間周
波アナログ信号ＸIF（ｎ）は，参照信号として，減算器
６４の一方の入力端子に与えられる。
【００７７】一方，ミクサ４１の出力信号である中間周
波アナログ信号ＹIF（ｎ）は，減算器６４の他方の入力
に与えられる。
【００７８】減算器６４は，参照信号としての中間周波
アナログ信号ＸIF（ｎ）とフィードバック信号としての
中間周波アナログ信号ＹIF（ｎ）との差分信号であるア
ナログ誤差信号Ｅ（ｎ）を求め，このアナログ誤差信号
ＥIF（ｎ）をＡＤＣ６５に与える。このように，減算器
６４では，中間周波数の信号同士の差分が求められる。
【００７９】ＡＤＣ６５は，中間周波アナログ誤差信号
ＥIF（ｎ）を中間周波ディジタル誤差信号ｅIF（ｎ）に
変換し，このディジタル誤差信号ｅIF（ｎ）を数値制御
発振器６６に与える。したがって，第２の実施の形態に
おいても，第１の実施の形態と同様に，ＡＤＣ６５は，
アナログ誤差信号ＥIF（ｎ）を変換するので，中間周波
アナログ信号ＹIF（ｎ）を変換するＡＤＣよりもビット
精度が低く，また動作周波数も低いものを用いることが
できる。
【００８０】数値制御発振器６６は，入力された中間周
波ディジタル誤差信号ｅIF（ｎ）を直交復調するととも
にベースバンドに変換し，フィルタ６７ｉ，６７ｑに出
力する。フィルタ６７ｉ，６７ｑは，高周波成分をフィ
ルタリングして，ベースバンド信号のみを通過させる。
フィルタ６７ｉ，６７ｑを通過したベースバンド・ディ
ジタル誤差信号ｅ（ｎ）は，歪補償係数演算部７に与え
られる。
【００８１】歪補償係数演算部７は，第１の実施の形態
におけるものと同じ加算器５１ｉ，５１ｑと乗算器５２
ｉ，５２ｑとステップ・サイズ保持部５３とに加えて，
新たに，複素共役演算部７１と符号ビット出力器７２と
を備えている。
【００８２】複素共役演算部７１は，以下の式（１０）
に示すように，ディジタル入力信号ｘ（ｎ）とディジタ
ル誤差信号ｅ（ｎ）との差の共役複素数を求め，この共
役複素数の実数部および虚数部をそれぞれ表すディジタ
ル信号を生成するものである。
【００８３】 ｛ｘ（ｎ）−ｅ（ｎ）｝* ＝｛ｘi（ｎ）−ｅi（ｎ）｝−ｊ｛ｘq（ｎ）−ｅq（ｎ）｝ …（１０） この共役複素数の実数部および虚数部をそれぞれ表すデ
ィジタル信号は，減衰器４３からのアナログ出力信号Ｙ
i（ｎ）およびＹq（ｎ）をベースバンドのディジタル信
号に変換したものと等価である。この共役複素数の実数
部および虚数部をそれぞれ表すディジタル信号は，符号
ビット出力器７２に与えられる。
【００８４】符号ビット出力器７２は，前述した第１の
実施の形態における符号ビット出力器５４１（図２参
照）と同じものであり，入力信号の符号ビットを出力す
るものである。すなわち，この符号ビット出力器７２
は，与えられた実数部および虚数部の各符号ビットを位
相回転器５４に出力する。
【００８５】その後，第１の実施の形態と同様に，新た
な歪補償係数ｈ’（ｎ）が求められ，歪補償係数記憶部
３３が更新される。
【００８６】なお，本実施の形態のようにＩＦ帯域の信
号により誤差信号を求める構成においては，図４からも
明らかなように，ＡＤＣおよびＤＡＣの個数を削減する
ことができる。
【００８７】＜第３の実施の形態＞第１の実施の形態の
歪補償部３および第２の実施の形態の歪補償部６では，
歪補償係数の更新が繰り返され，歪補償係数の収束が進
んでくる（すなわち歪補償係数が最適値に近づいてく
る）にしたがい，アナログ誤差信号Ｅの振幅は小さくな
る。アナログ誤差信号Ｅの振幅が小さくなると，この信
号をディジタル信号に変換するＡＤＣのダイナミック・
レンジが有効に用いられず，また，ディジタル信号に変
換された誤差信号の精度が低下する。たとえば，８ビッ
トＡＤＣの下位２ビットのみが，ディジタル誤差信号を
表すために使用されているような場合である。
【００８８】このような場合に，アナログ誤差信号Ｅを
その振幅の大きさに応じて可変に増幅してＡＤＣに入力
することにより，ＡＤＣのダイナミック・レンジを有効
に活用することができる。
【００８９】図５は，アナログ誤差信号を可変に増幅し
てＡＤＣに入力する誤差信号可変増幅装置の構成を示す
ブロック図である。この誤差信号可変増幅装置は，図１
に示す第１の実施の形態のＡＤＣ３６ｉを例にとって示
しているが，もう一方のＡＤＣ３６ｑ，および図４に示
す第２の実施の形態のＡＤＣ６５にも同様に適用するこ
とができる。
【００９０】この誤差信号可変増幅装置は，減算器３５
ｉと位相回転器５４との間に設けられる。また，この誤
差信号可変増幅装置は，ＡＤＣ３６ｉに加えて，スイッ
チＳＷ１，ＳＷ２と，このスイッチＳＷ１，ＳＷ２を制
御するスイッチ制御部８１と，第１の可変利得変換回路
（以下「第１のＡＧＣ」という。）８と，乗算器８８と
を備えている。第１のＡＧＣ８は，電力計算部８２と，
時間平均演算部８３と，制御部８５と，ＤＡＣ８６と，
利得可変増幅器８７とを備えている。
【００９１】スイッチ制御部８１には，減算器３５ｉ
（図１参照）からのアナログ誤差信号Ｅiが入力され
る。スイッチ制御部８１には，第１の閾値があらかじめ
設定されている。スイッチ制御部８１は，この第１の閾
値とアナログ誤差信号Ｅiの振幅の絶対値とを比較す
る。この第１の閾値は，アナログ誤差信号Ｅiの振幅の
絶対値が小さくなり，ＡＤＣ３６ｉのダイナミック・レ
ンジが有効に活用できなくなるときの振幅の絶対値に設
定されている。たとえば，ＡＤＣ３６ｉの出力ビット数
が８ビットである場合において，アナログ誤差信号Ｅi
をディジタル信号に変換したときに，８ビットのうち２
ビットしか使用されなくなった時のアナログ誤差信号Ｅ
iの振幅の絶対値に，第１の閾値は設定される。
【００９２】スイッチ制御部８１は，アナログ誤差信号
Ｅiの振幅の絶対値が第１の閾値より大きい場合には，
スイッチＳＷ１を端子Ｔ１側に，スイッチＳＷ２を端子
Ｔ３側にそれぞれ接続する。これにより，第１の実施の
形態と同様に，アナログ誤差信号Ｅiは，ＡＤＣ３６ｉ
により直接ディジタル誤差信号ｅiに変換され，図１の
位相回転器５４に与えられる。
【００９３】一方，スイッチ制御部８１は，アナログ誤
差信号Ｅiの振幅の絶対値が第１の閾値以下の場合に
は，スイッチＳＷ１を端子Ｔ２側に，スイッチＳＷ２を
端子Ｔ４側にそれぞれ接続する。これにより，アナログ
誤差信号Ｅiは，可変利得増幅器８７に与えられる。
【００９４】なお，スイッチ制御部８１によるスイッチ
ＳＷ１およびＳＷ２の切り換えは，アナログ誤差信号Ｅ
iの半周期または１周期ごとに行うこともできるし，数
周期分（たとえば数μ秒から数ｍ秒の周期分）のアナロ
グ誤差信号を読み込み，読み込んだ信号のすべてまたは
過半数が第１の閾値より大きい場合（または第１の閾値
以下の場合）に行うこともできる。
【００９５】可変利得増幅器８７の利得（増幅率）の初
期値は，１（すなわち増幅も減衰もしない，対数表記の
場合には０），または，第１の閾値を振幅値として有す
るアナログ誤差信号Ｅiを，ＡＤＣ３６ｉのダイナミッ
ク・レンジのたとえば０．９倍程度を使用する大きさに
増幅する値に設定されている。
【００９６】可変利得増幅器８７により増幅された信号
は，ＡＤＣ３６ｉによりディジタル信号に変換され，電
力計算部８２および乗算器８８に与えられる。電力計算
部８２は，ＡＤＣ３６ｉからのディジタル信号の電力値
を計算し，この電力値を時間平均演算部８３に与える。
【００９７】時間平均演算部８３は，あらかじめ定めら
れた時間の間，電力計算部８２から与えられる複数の電
力値を記憶し，記憶した複数の電力値の平均値（時間平
均値）を求め，この時間平均値を制御部８５に出力す
る。この「あらかじめ定められた時間」は，誤差信号Ｅ
iの変動の大きさに依存して決定され，変動が相対的に
大きい場合には，相対的に短い時間に設定される一方，
変動が相対的に小さい場合には，相対的に長い時間と相
対的に短い時間のいずれに設定されてもよい。具体的な
値は，シミュレーション，実験等によって定められる。
【００９８】制御部８５は，あらかじめ定められた第２
の閾値をその内部メモリ等に有し，この第２の閾値と時
間平均演算部８３から与えられた時間平均値とを比較す
る。この第２の閾値は，時間平均値を収束（漸近）させ
るべき値に設定される。
【００９９】制御部８５は，時間平均値が第２の閾値以
上である場合には，可変利得増幅器８７の利得（増幅
率）を現在の値より小さく設定し，時間平均値が第２の
閾値より小さい場合には，可変利得増幅器８７の利得を
現在の値より大きく設定する。この設定は，利得を表す
ディジタル信号をＤＡＣ８６を介してアナログ信号に変
換し，このアナログ信号を可変利得変換器８７に与える
ことにより行われる。利得を現在の値より大きくする程
度，および，小さくする程度は，可変利得変換器８７の
出力信号が発振しない範囲とされ，具体的な値は，シミ
ュレーション，実験等により求められる。
【０１００】可変利得増幅器８７は，ＤＡＣ８６を介し
て与えられた利得により，入力されるアナログ誤差信号
を増幅し，増幅した信号を端子Ｔ２を介してＡＤＣ３６
ｉに与える。ＡＤＣ３６ｉは，前述したように，入力さ
れたアナログ信号をディジタル信号に変換し，これを再
び電力計算部８２および乗算器８８に与える。
【０１０１】このような可変利得増幅器８７の利得の制
御により，ＡＤＣ３６ｉの出力信号の電力の時間平均値
は，第２の閾値に収束するように制御される。
【０１０２】一方，制御部８５は，可変利得増幅器８７
により増幅されたアナログ誤差信号を元の大きさに戻す
ために必要な値（可変利得増幅器の利得の逆数：ディジ
タル値）を乗算器８８に与える。乗算器８８は，制御部
８５から与えられた値とＡＤＣ３６ｉから入力されたデ
ィジタル誤差信号とを乗算し，可変利得増幅器８７によ
り増幅された誤差信号を元の大きさに戻す。すなわち，
乗算器８８は，制御部８５から与えられた減衰率により
ディジタル誤差信号を可変に減衰させる可変減衰器とし
て動作する。元の大きさに戻されたディジタル誤差信号
は，端子Ｔ４を介して位相回転器５４（図１参照）に与
えられる。
【０１０３】このように，アナログ誤差信号Ｅiを増幅
してＡＤＣ３６ｉに与えることにより，振幅の小さくな
ったアナログ誤差信号であっても，ＡＤＣ３６ｉのダイ
ナミック・レンジを有効に活用して変換することがで
き，また，ディジタル誤差信号の精度の劣化を防止する
ことができる。
【０１０４】なお，時間平均演算部８３を省略すること
もできる。この場合には，アナログ誤差信号Ｅi（ｎ）
の１つ１つに対して，可変利得増幅器８７の利得が制御
部８５により決定されることとなる。また，可変利得増
幅器８７に代えて，可変減衰器を使用することもでき
る。
【０１０５】＜第４の実施の形態＞図６は，誤差信号可
変増幅装置の他の実施の形態を示すブロック図である。
この誤差信号可変増幅装置においても，ＡＤＣとして，
第１の実施の形態のＡＤＣ３６ｉを例にとって示してい
るが，もう一方のＡＤＣ３６ｑ，および第２の実施の形
態におけるＡＤＣ６５にも同様に適用することができ
る。なお，この誤差信号可変増幅装置の構成要素のう
ち，図５に示す第３の実施の形態と同じものには，同じ
符号を付し，その説明を省略することとする。
【０１０６】この誤差信号可変増幅装置は，ＡＤＣ３６
ｉに加えて，スイッチＳＷ１，ＳＷ２と，このスイッチ
ＳＷ１，ＳＷ２を制御するスイッチ制御部８１と，第２
の可変利得変換回路（第２のＡＧＣ）９と，乗算器８８
とを備えている。第２のＡＧＣ９は，制御部８５と，Ｄ
ＡＣ８６と，可変利得増幅器８７と，ＡＤＣ８９とを備
えている。
【０１０７】ＡＤＣ８９には，ゼロに収束しつつある小
さくなったアナログ誤差信号Ｅiを変換するものである
ので，ＡＤＣ３６ｉよりビット数の少ないものを用いる
ことができる。
【０１０８】スイッチ制御部８１がスイッチＳＷ１を端
子Ｔ２側に，スイッチＳＷ２を端子Ｔ４側にそれぞれ接
続している場合に，ＡＤＣ８９は，アナログ誤差信号Ｅ
iをディジタル誤差信号ｅiに変換して制御部８５に与え
る。制御部８５は，ＡＤＣ８９からのディジタル誤差信
号ｅiの振幅値に応じて，ＡＤＣ３６ｉのダイナミック
・レンジが有効に利用されるように，可変利得増幅器８
７の利得をＤＡＣ８６を介して調整する。たとえば，可
変利得増幅器８７による増幅後の信号が，ＡＤＣ３６ｉ
のダイナミック・レンジの９０パーセントのレンジとな
るように，制御部８５は可変利得増幅器８７の利得を調
整する。
【０１０９】一方，制御部８５は，可変利得増幅器８７
により増幅された信号を元の大きさに減衰させるため
に，可変利得増幅器８７の利得に対応した減衰率（利得
の逆数）を乗算器８８に与える。乗算器８８は，ＡＤＣ
３６ｉからの増幅された誤差信号ｅiにこの減衰率を乗
算し，端子Ｔ４を介して位相回転器５４に与える。
【０１１０】このように，アナログ誤差信号Ｅiを増幅
してＡＤＣ３６ｉに与えることにより，振幅の小さくな
ったアナログ誤差信号であっても，ＡＤＣ３６ｉのダイ
ナミック・レンジを有効に活用して変換することがで
き，また，ディジタル誤差信号の精度の劣化を防止する
ことができる。
【０１１１】＜第５の実施の形態＞図７は，誤差信号可
変増幅装置のさらに他の実施の形態を示すブロック図で
ある。この誤差信号可変増幅装置においても，ＡＤＣと
して，第１の実施の形態のＡＤＣ３６ｉを例にとって示
しているが，もう一方のＡＤＣ３６ｑ，および第２の実
施の形態におけるＡＤＣ６５にも同様に適用することが
できる。なお，この誤差信号可変増幅装置の構成要素の
うち，図５に示す第３の実施の形態と同じものには，同
じ符号を付し，その説明を省略することとする。
【０１１２】この誤差信号可変増幅装置は，ＡＤＣ３６
ｉに加えて，スイッチＳＷ１，ＳＷ２と，このスイッチ
ＳＷ１，ＳＷ２を制御するスイッチ制御部８１と，第３
の可変利得変換回路（第３のＡＧＣ）１０と，乗算器８
８とを備えている。第３のＡＧＣ１０は，制御部８５
と，ＤＡＣ８６と，可変利得増幅器８７と，変動幅計算
部８４とを備えている。
【０１１３】変動幅計算部８４は，ＡＤＣ３６ｉからの
ディジタル信号を一定時間蓄積し，蓄積したディジタル
信号の最大値および最小値からＡＤＣ３６ｉの出力信号
の変動幅（＝最大値−最小値）を求める。この変動幅
は，制御部８５に与えられる。
【０１１４】制御部８５は，変動幅とＡＤＣ３６ｉの入
力ダイナミック・レンジとを比較し，（ａ）変動幅が入
力ダイナミック・レンジ以上の場合には可変利得増幅器
８７の利得を現在の値より小さくし，（ｂ）変動幅が入
力ダイナミック・レンジより小さい場合には可変利得増
幅器８７の利得を現在の値より大きくするように制御す
る。ここで，利得を大きくする程度および小さくする程
度は，前述した第３の実施の形態と同様にして求められ
る。
【０１１５】これによっても，ＡＤＣ３６ｉのダイナミ
ック・レンジを有効に活用して変換することができ，ま
た，ディジタル誤差信号の精度の劣化を防止することが
できる。
【０１１６】＜第６の実施の形態＞第３の実施の形態か
ら第５の実施の形態のいずれかにおいて，可変利得増幅
器８７により増幅された誤差信号ｅiを減衰させるに
は，ステップ・サイズμ（図１および図４参照）を変化
させることによっても可能である。
【０１１７】図８は，ステップ・サイズμを変化させる
誤差信号可変増幅装置の構成を示すブロック図である。
この装置には，図５から図７に示す誤差信号可変増幅装
置のスイッチＳＷ２および乗算器８８が存在しない。一
方，図１および図４に示すステップ・サイズ保持部５３
は，ステップ・サイズμを変化させることができる可変
ステップ・サイズ保持部５３０に置き換えられる。
【０１１８】スイッチ制御部８１は，スイッチＳＷ１の
みを制御する。また，第１のＡＧＣ８または第２のＡＧ
Ｃ９に含まれる制御部８５は，減衰率に対応するステッ
プ・サイズμを可変ステップ・サイズ保持部５３０に設
定する。可変ステップ・サイズ保持部５３０は，設定さ
れたステップ・サイズμを図１または図４の乗算器５２
ｉ，５２ｑに出力する。これにより，乗算器５２ｉ，５
２ｑにおいて，実質的に減衰され，適正な歪補償値が求
められる。
【０１１９】本実施の形態においても，アナログ誤差信
号Ｅiを増幅してＡＤＣ３６ｉに与えることにより，振
幅の小さくなったアナログ誤差信号であっても，ＡＤＣ
３６ｉのダイナミック・レンジを有効に活用して変換す
ることができ，また，ディジタル誤差信号の精度の劣化
を防止することができる。
【０１２０】＜第７の実施の形態＞前述した第３の実施
の形態から第６の実施の形態において，スイッチ制御部
８１に代えてタイマを用いることにより，ステップＳＷ
１およびＳＷ２を制御することもできる。
【０１２１】図９は，タイマ８９を用いた誤差信号可変
増幅装置の構成を示すブロック図である。この誤差信号
可変増幅装置は，スイッチ制御部８１の代わりにタイマ
８９を用いている点で，図５から図８に示す誤差信号可
変増幅装置と異なる。他の構成および構成要素は，図５
から図８に示す誤差信号可変増幅装置と同じである。し
たがって，以下では，タイマ８９についてのみ説明す
る。
【０１２２】タイマ８９には，アナログ誤差信号Ｅiの
振幅の絶対値が，歪補償を開始してから，あらかじめ定
められた値（たとえばスイッチ制御部８１に設定される
第１の閾値）よりも小さくなるのに必要な時間（以下
「切換時間」という。）が設定されている。この切換時
間は，シミュレーション，実験等により求められる。タ
イマ８９は，この切換時間が経過する前は，スイッチＳ
Ｗ１を端子Ｔ１側に，スイッチＳＷ２を端子Ｔ３側にそ
れぞれ接続し，この切換時間が経過すると，スイッチＳ
Ｗ１を端子Ｔ２側に，スイッチＳＷ２を端子Ｔ４側にそ
れぞれ接続する。
【０１２３】これにより，アナログ誤差信号Ｅiは，切
換時間が経過すると，可変利得増幅器８７により増幅さ
れ，その後，ＡＤＣ３６ｉ（図５または図６参照）によ
りディジタル信号に変換されることとなる。その結果，
ＡＤＣ３６ｉのダイナミック・レンジを有効に活用する
ことができるとともに，誤差信号の精度の劣化を防止す
ることができる。
【０１２４】＜第８の実施の形態＞ＡＤＣのダイナミッ
ク・レンジを有効利用するには，入力ダイナミック・レ
ンジを変化させることができるＡＤＣを用い，この入力
ダイナミック・レンジを，入力されるアナログ誤差信号
の振幅値に適合させることによっても達成できる。
【０１２５】図１０は，入力ダイナミック・レンジ可変
ＡＤＣ（以下，単に「可変ＡＤＣ」という。）９１を用
いた誤差信号変換装置の構成を示すブロック図である。
この誤差信号変換装置は，図１では減算器３５ｉ，３５
ｑと位相回転器５４との間，図４では減算器６４とＮＣ
Ｏ６６との間にそれぞれ設けられる。
【０１２６】この誤差信号変換装置は，可変ＡＤＣ９１
と，この可変ＡＤＣ９１の入力ダイナミック・レンジを
制御する制御部９２と，可変ＡＤＣ９１の出力信号の最
大値および最小値を検出するＭＡＸ／ＭＩＮ回路９３と
を備えている。
【０１２７】減算器３５ｉ（３５ｑ，６４）からのアナ
ログ誤差信号Ｅi（Ｅq，Ｅ）は，可変ＡＤＣ９１および
制御部９２に与えられる。
【０１２８】可変ＡＤＣ９１は，アナログ誤差信号の入
力端子および変換後のディジタル誤差信号の出力端子に
加えて，入力信号の電圧の最大値Ｖtおよび最小値Ｖbを
設定するための２つの電圧設定端子を備えている。この
電圧設定端子は制御部９２に接続され，制御部９２によ
り，電圧の最大値Ｖtおよび最小値Ｖbが設定される。
【０１２９】ＭＡＸ／ＭＩＮ回路９３は，可変ＡＤＣ９
１のディジタル信号をあらかじめ定められた時間の間読
み込み，読み込んだディジタル信号の中から最小値Ｄ
MINおよび最大値ＤMAXを求め，制御部９２に出力する。
ここで，ディジタル信号を読み込む「あらかじめ定めら
れた時間」は，誤差信号Ｅiの変動の大きさに依存して
決定され，変動が相対的に大きい場合には，相対的に短
い時間に設定される一方，変動が相対的に小さい場合に
は，相対的に長い時間と相対的に短い時間のいずれに設
定されてもよい。具体的な値は，シミュレーション，実
験等によって定められる。
【０１３０】制御部９２には，アナログ誤差信号Ｅ
i（Ｅq，Ｅ）が入力されるとともに，前述したスイッチ
制御部８１の第１の閾値と同様の閾値があらかじめ設定
されている。制御部部９２は，第１の閾値とアナログ誤
差信号Ｅi（Ｅq，Ｅ）の振幅の絶対値とを比較し，この
振幅の絶対値が第１の閾値より大きい場合には，入力信
号の電圧の最大値Ｖtおよび最小値Ｖbをデフォルト値に
維持するとともに，乗算器８８に減衰率として１を出力
する。
【０１３１】ここで，「デフォルト値」とは，ダイナミ
ック・レンジが可変でない通常のＡＤＣ（たとえばＡＤ
Ｃ３６ｉ等）の入力信号の電圧の最大値および最小値を
いう。
【０１３２】したがって，振幅の絶対値が第１の閾値よ
り大きい場合には，可変ＡＤＣ９１は，通常のＡＤＣと
同様の変換を行い，変換されたディジタル信号は，乗算
器８８においても増幅および減衰されることなく，位相
回転器５４（ＮＣＯ６６）に与えられる。すなわち，こ
の場合には，減算器３５ｉ（３５ｑ，６４，ＮＣＯ６
６）との間にＡＤＣ３６ｉ（３６ｑ，６５）が単独で設
けられているのと同じである。
【０１３３】一方，振幅の絶対値が第１の閾値以下とな
った場合には，制御部９２は，可変ＡＤＣ９１の電圧の
最大値Ｖtおよび最小値Ｖbを以下の計算式に基づいて計
算し，可変ＡＤＣ９１に設定する。
【０１３４】 Ｖt＝１．１×ＤMAX …（１１） Ｖb＝１．１×ＤMIN …（１２） ここで，定数１．１は一例であり，ＶtおよびＶbをＤ
MAXおよびＤMINよりもそれぞれ僅かに大きくするための
数値（たとえば１．０５，１．１５等）であればよい。
【０１３５】これにより，可変ＡＤＣ９１のダイナミッ
ク・レンジは，入力されるアナログ誤差信号の振幅値に
適合し，誤差信号の変換精度の劣化が防止される。
【０１３６】一方，電圧の最大値および最小値を式（１
１）および式（１２）によりそれぞれ変化させると，可
変ＡＤＣ９１から出力されるディジタル信号は，以下の
利得（増幅率）Ｇで増幅されることとなる。
【０１３７】 Ｇ＝（Ｖt−Ｖb）／（Ｖt0−Ｖb0） …（１３） ただし，Ｖt0，Ｖb0は可変ＡＤＣ９１の入力信号電圧の
最大値および最小値の各デフォルト値である。
【０１３８】したがって，制御部９２は，この増幅率の
逆数１／Ｇを減衰率として乗算器８８に与える。これに
より，可変ＡＤＣ８１により増幅されたディジタル信号
は，乗算器８８により元の大きさに減衰されて，位相回
転器５４（ＮＣＯ６６）に与えられる。
【０１３９】＜第９の実施の形態＞前述した第３の実施
の形態から第８の実施の形態では，可変利得増幅器８７
を用いるので，この可変利得増幅器８７により，ディジ
タル誤差信号は，入力信号に対して位相歪（位相の回
転）を有することがある。この位相歪を補償するため
に，ＡＤＣ３６ｉ（３６ｑ，６５）の出力側に移相器を
設けることができる。
【０１４０】図１１は，図７に示す第５の実施の形態に
おける誤差信号可変増幅装置のＡＤＣ３６ｉの出力側に
移相器９０を設けた誤差信号可変増幅装置の構成を示す
ブロック図である。図１２の実線は，可変利得増幅器８
７の電力利得とその出力信号の位相のシフト量（位相
歪）との関係を示すグラフであり，破線は，可変利得増
幅器８７の電力利得と移相器９０に設定される位相との
関係を示すグラフである。
【０１４１】制御部８５は，図１２の破線で示す利得と
位相との関係をテーブルまたは関数式として，その内部
メモリに保持している。制御部８５は，可変利得増幅器
８７の利得をある値に設定すると，これに伴い，設定し
た利得に対応する位相の値を内部メモリに記憶されたテ
ーブルまたは関数式から求め，この求めた位相の値を移
相器９０に設定する。
【０１４２】増幅器８７から端子Ｔ２を介してＡＤＣ３
６ｉに与えられたアナログ誤差信号は，ディジタル誤差
信号に変換された後，移相器９０に入力される。移相器
９０は，制御部８５により設定された位相の分だけ，入
力されたディジタル誤差信号の位相をシフトさせる。こ
れにより，可変利得増幅器８７による位相歪が補償（除
去）される。移相器９０により位相歪が補償されたディ
ジタル誤差信号は，乗算器８８により減衰され，端子Ｔ
４を介して位相回転器５４に与えられる。
【０１４３】このように，誤差信号を増幅することによ
り生じる位相歪が補償（除去）されるので，送信装置の
出力信号の歪をより一層効果的に除去することができ
る。
【０１４４】なお，制御部８５は，実線で示す利得と位
相のシフト量との関係をテーブルまたは関数式として保
持し，求められた位相の符号を反転させた後，移相器９
０に設定することもできる。また，本実施の形態では，
図７に示す第５の実施の形態を例にとって説明したが，
この移相器９０は可変利得増幅器を用いる他の実施の形
態にも適用することができる。
【０１４５】＜第１０の実施の形態＞第９の実施の形態
において，制御部８５は，ＡＤＣ３６ｉの入力ダイナミ
ック・レンジと変動幅との差分ｄ＝（ＡＤＣ３６ｉの入
力ダイナミック・レンジ）−（変動幅）を求め，この差
分ｄがあらかじめ定められた第３の閾値より大きくなっ
た場合に，可変利得増幅器８７の利得を大きくするよう
に制御することができる。ここで，第３の閾値として
は，たとえば，ＡＤＣ３６ｉの入力ダイナミック・レン
ジの８０％，８５％等の値とすることができる。
【０１４６】また，可変利得増幅器８７の利得を急激に
変化させることによるスプリアスの発生等を防止するた
めに，制御部８５は，利得を徐々に変化させるように制
御することができる。図１３は，時間と，可変利得増幅
器８７の現在の利得からの利得の変化との関係を示すグ
ラフである。利得Ｇ１は，可変利得増幅器８７の利得を
変化させる前の利得を示し，利得Ｇ２は，利得Ｇ１を時
間ｔ１かけて増分ΔＧだけ増加させた後の利得を示す。
時間ｔ１は，変動幅計算部８４がディジタル信号を蓄積
する時間以下の値に設定されることが好ましい。
【０１４７】利得の増分ΔＧの変化は，直線Ｌ１で示す
ように直線的に行うこともできるし，曲線Ｌ２で示すよ
うに利得Ｇ２に次第に漸近させるように行うこともでき
る。制御部８５には，直線Ｌ１，曲線Ｌ２等で利得を変
化させる関数式またはテーブルがあらかじめ設定されて
いる。このように徐々に変化させることにより，スプリ
アスの発生を防止することができる。
【０１４８】移相器９０への位相の設定も，利得の設定
と同様にして，第３の閾値を超えた場合に行うことがで
きる。また，図１３の直線Ｌ１または曲線Ｌ２に示すよ
うに，目的の位相へ徐々に近づけていくように設定する
こともできる。
【０１４９】さらに，第３の閾値をＡＤＣ３６ｉのダイ
ナミック・レンジの８０％，８５％，９０％のように複
数個設け，差分ｄが各閾値を超えるごとに利得の増分Δ
Ｇ１，ΔＧ２，ΔＧ３ずつ増加させるように制御するこ
ともできる。移相器９０への位相も設定についても同様
である。
【０１５０】＜第１１の実施の形態＞図１５に示すよう
に，増幅器の非線型領域においては，入力信号の電力が
大きくなるほど，出力信号の歪が大きくなり，実際の出
力信号の電力と理想的な出力信号の電力との差は大きく
なる。したがって，入力信号の電力が大きくなるほど，
アナログ誤差信号Ｅi（Ｅq，Ｅ）の値（振幅，電力）も
大きくなる。このため，歪補償係数演算部５（７）（図
１および図４参照）は，歪補償係数ｈの値を次第に大き
な値へと更新する。その結果，入力信号ｘ（ｎ）は，乗
算器３１において大きな振幅（電力）の信号に変換され
て出力される。
【０１５１】一方，乗算器３１において，入力信号を大
きな振幅（電力）の信号に変換しても，増幅器１６の特
性により，その出力信号Ｚ（ｎ）は大きな振幅（電力）
の信号に増幅されないため，歪補償係数ｈはさらに大き
な値へと更新されて行く。これが繰り返されることによ
り，歪補償係数ｈは際限なく大きくなり，歪補償部３
（６）が正常に動作しなくなるおそれがある。
【０１５２】このような事態を防止するために，参照信
号ｘiおよびｘqにその電力値ｐに対応した利得を乗算す
る方法がある。
【０１５３】図１４は，参照信号に利得を設定する利得
設定部２００を新たに付加した送信装置の構成を示すブ
ロック図である。この図１４は，第２の実施の形態の送
信装置（図４）に利得設定部２００および乗算器２０１
ｉ，２０１ｑを付加したものであるが，第１の実施の形
態の送信装置（図１）にも同様に付加することができ
る。
【０１５４】利得設定部２００は，電力計算部３２から
電力値ｐを受け取り，この電力値ｐが，増幅器１６の非
線型領域における所定の電力値以上である場合には，電
力値に対応した利得を乗算器２０１ｉ，２０１ｑに与え
る。ここで，「非線型領域における所定の電力値」と
は，前述したように，非線型領域において，歪補償係数
ｈを際限なく大きくする処理が繰り返される電力値以下
の電力値であり，シミュレーション，実験等により決定
される。また，「電力値に対応した利得」とは，歪補償
係数ｈを際限なく大きくする処理が繰り返されるのを防
止できる利得であり，これもシミュレーション，実験等
により決定される。
【０１５５】乗算器２０１ｉ，２０１ｑは，利得設定部
２００から与えられる利得と入力信号ｘiおよびｘqとを
乗算し，乗算結果を参照信号として直交変調器６１に与
える。それ以降の処理は，前述した第２の実施の形態の
ものと同じである。
【０１５６】これにより，歪補償係数ｈが際限なく大き
くなり，歪補償部３（６）が正常に動作しなくなるとい
う事態を回避することができる。
【０１５７】＜付記＞ （付記１） ディジタル入力信号から変換されたアナロ
グ信号を増幅する増幅器の歪を補償する歪補償装置にお
いて，前記増幅器の歪を補償するための歪補償係数を保
持し，当該保持した歪補償係数を前記ディジタル入力信
号に適用する歪補償係数適用部と，前記歪補償係数適用
部から出力されるディジタル信号をアナログ信号に変換
し，当該アナログ信号を前記増幅器に出力する第１のデ
ィジタル・アナログ変換器と，前記増幅器からのアナロ
グ出力信号を，当該増幅器の理想的な利得の逆数倍に減
衰させる第１の減衰器と，前記ディジタル入力信号をア
ナログ信号に変換する第２のディジタル・アナログ変換
器と，前記第２のディジタル・アナログ変換器からの出
力信号と前記第１の減衰器からの出力信号との間の差分
信号を求める減算器と，前記差分信号をディジタル信号
に変換するアナログ・ディジタル変換器と，前記アナロ
グ・ディジタル変換器からの出力信号に基づいて新たな
歪補償係数を求め，当該新たな歪補償係数により前記歪
補償係数適用部の保持する歪補償係数を更新する歪補償
係数演算部と，を備えていることを特徴とする歪補償装
置。
【０１５８】（付記２） 付記１において，前記歪補償
係数適用部が，前記ディジタル入力信号の電力を計算す
る電力計算部と，前記ディジタル入力信号の電力の各値
に対応した歪補償係数を保持し，前記電力計算部により
計算された電力の値に対応した歪補償係数を出力する歪
補償係数記憶部と，前記歪補償係数記憶部の出力する歪
補償係数を前記ディジタル入力信号に乗算する乗算器
と，を備えていることを特徴とする歪補償装置。
【０１５９】（付記３） 付記１または２において，前
記歪補償演算部が，最小２乗平均アルゴリズムまたはク
リップト最小２乗平均アルゴリズムに基づいて新たな歪
補償係数を求めるものである，ことを特徴とする歪補償
装置。
【０１６０】（付記４） 付記１から３のいずれか１つ
において，前記ディジタル入力信号が，同相成分のＩ信
号と，直交成分のＱ信号とから構成され，前記歪補償係
数が，実数部に対する歪補償係数と虚数部に対する歪補
償係数とを有する複素数として構成されている，ことを
特徴とする歪補償装置。
【０１６１】（付記５） 付記１から４のいずれか１つ
において，前記ディジタル入力信号がベースバンド信号
であり，前記増幅器からの出力信号が無線周波数帯域の
信号であり，前記減算器に入力される信号がともに中間
周波数帯域の信号である，ことを特徴とする歪補償装
置。
【０１６２】（付記６） 付記１から５のいずれか１つ
において，前記減算器と前記アナログ・ディジタル変換
器との間に設けられ，前記差分信号を受け取り，当該差
分信号を可変の利得により増幅して前記アナログ・ディ
ジタル変換器に与える可変利得増幅器と，前記アナログ
・ディジタル変換器と歪補償係数演算部との間に設けら
れ，前記アナログ・ディジタル変換器の出力信号を，前
記可変利得増幅器の利得の逆数の減衰率で可変に減衰さ
せる第２の減衰器と，前記差分信号の振幅または電力の
大きさに応じて，前記可変利得増幅器の利得および前記
第２の減衰器の減衰率を制御する制御部と，前記アナロ
グ・ディジタル変換器に与える信号を，前記差分信号ま
たは前記可変利得増幅器の出力信号の一方に切り換える
第１のスイッチと，前記アナログ・ディジタル変換器の
出力信号または前記第２の減衰器の出力信号の一方が前
記歪補償係数演算部に与えられるように切り換える第２
のスイッチと，前記差分信号の振幅の絶対値に基づい
て，前記第１のスイッチおよび前記第２のスイッチを制
御し，前記第１のスイッチを前記差分信号側に切り換え
ている場合には，前記第２のスイッチを前記アナログ・
ディジタル変換器側に切り換え，前記第１のスイッチを
前記可変利得変換器側に切り換えている場合には，前記
第２のスイッチを前記第２の減衰器側に切り換えるスイ
ッチ制御部と，をさらに備えていることを特徴とする歪
補償装置。
【０１６３】（付記７） 付記６において，前記スイッ
チ制御部は，前記差分信号の振幅の絶対値に代えて，当
該歪補償装置を動作させてからの時間が，前記差分信号
が収束に向かう時間を経過するまでは，前記第１のスイ
ッチを前記差分信号側に，かつ，前記第２のスイッチを
前記アナログ・ディジタル変換器側にそれぞれ切り換
え，前記差分信号が収束に向かう時間の経過以降は，前
記第１のスイッチを前記可変利得変換器側に，かつ，前
記第２のスイッチを前記第２の減衰器側にそれぞれ切り
換えるタイマにより構成されている，ことを特徴とする
歪補償装置。
【０１６４】（付記８） 付記６または７において，前
記制御部が，前記差分信号の，あらかじめ定められた時
間の間の平均電力を求め，当該平均電力があらかじめ定
められた閾値より小さい場合には，前記可変利得増幅器
の利得を現在の値より大きくし，前記平均電力が前記閾
値より小さい場合には，前記可変利得増幅器の利得を現
在の値より小さくするように制御するものである，こと
を特徴とする歪補償装置。
【０１６５】（付記９） 付記６または７において，前
記制御部が，前記差分信号の振幅値に基づいて前記可変
利得変換器の利得および前記第２の減衰器の減衰率を制
御するものである，ことを特徴とする歪補償装置。
【０１６６】（付記１０） 付記６または７において，
前記制御部が，前記アナログ・ディジタル変換器の出力
信号の変動幅と前記アナログ・ディジタル変換器の入力
ダイナミック・レンジとの差に基づいて，前記可変利得
変換器の利得および前記第２の減衰器の減衰率を制御す
るものである，ことを特徴とする歪補償装置。
【０１６７】（付記１１） 付記１０において，前記制
御部が，前記変動幅と前記入力ダイナミック・レンジと
の差分があらかじめ定められた閾値より大きくなった場
合に，前記可変利得変換器の利得を現在の値よりも大き
くするように制御するものである，ことを特徴とする歪
補償装置。
【０１６８】（付記１２） 付記１０において，前記制
御部が，前記変動幅と前記入力ダイナミック・レンジと
の差分と比較される，あらかじめ定められた，大きさの
異なる複数の閾値と，これらの各閾値に対応した複数の
利得の増加分とを備え，前記差分が前記複数の閾値のい
ずれかより大きくなるごとに，当該閾値に対応する増加
分だけ前記可変利得増幅器の利得を大きくするものであ
る，ことを特徴とする歪補償装置。
【０１６９】（付記１３） 付記１から５のいずれか１
つにおいて，前記歪補償係数演算部が，クリップト最小
２乗平均アルゴリズムに基づいて新たな歪補償係数を求
めるものであり，前記減算器と前記アナログ・ディジタ
ル変換器との間に設けられ，前記差分信号を受け取り，
当該差分信号を可変の利得により増幅して前記アナログ
・ディジタル変換器に与える可変利得増幅器と，前記差
分信号の振幅または電力の大きさに応じて，前記可変利
得増幅器の利得および前記歪補償係数演算部におけるス
テップ・サイズの値を制御する制御部と，をさらに備え
ている歪補償装置。
【０１７０】（付記１４） 付記６から１３のいずれか
１つにおいて，前記アナログ・ディジタル変換器と前記
減算器との間に設けられ，前記アナログ・ディジタル変
換器の出力信号の位相を，設定された位相シフト量だけ
シフトさせる移相器をさらに備え，前記制御部が，前記
可変利得増幅器の利得の値と，その利得の値に対応する
当該可変利得増幅器の出力信号の位相シフト量との関係
に基づいて，前記可変利得増幅器の利得に対応する位相
シフト量だけ，前記可変利得変換器の出力信号の位相を
戻すように，前記移相器に位相シフト量を設定するもの
である，ことを特徴とする歪補償装置。
【０１７１】（付記１５） 付記１４において，前記制
御部が，前記移相器の前記位相シフト量をあらかじめ定
められた時間をかけて徐々に変化させるものである，こ
とを特徴とする歪補償装置。
【０１７２】（付記１６） 付記６から１５のいずれか
１つにおいて，前記制御部が，前記可変利得増幅器の利
得をあらかじめ定められた時間をかけて徐々に変化させ
るものである，ことを特徴とする歪補償装置。
【０１７３】（付記１７） 付記１から５のいずれか１
つにおいて，前記アナログ・ディジタル変換器が，入力
ダイナミック・レンジ可変のアナログ・ディジタル変換
器であり，前記アナログ・ディジタル変換器の出力信号
の最大値および最小値を求め，当該最大値および最小値
に基づいて，当該アナログ・ディジタル変換器のダイナ
ミック・レンジの大きさを制御する制御部をさらに備え
ていることを特徴とする歪補償装置。
【０１７４】（付記１８） 付記１から１７のいずれか
１つにおいて，前記ディジタル入力信号の電力値を求め
る電力計算部と，前記電力計算部による電力値に基づい
て，前記ディジタル入力信号の利得を設定する利得設定
部と，前記ディジタル入力信号を前記利得設定部の利得
により増幅し，当該増幅したディジタル入力信号をアナ
ログ信号に変換後，前記減算器に与える増幅器と，をさ
らに備えていることを特徴とする歪補償装置。
【０１７５】（付記１９） ディジタル入力信号から変
換されたアナログ信号を増幅する増幅器の歪を補償する
歪補償方法において，前記増幅器の歪を補償するための
歪補償係数を前記ディジタル入力信号に適用し，前記歪
補償係数を適用されたディジタル信号をアナログ信号に
変換した後，当該アナログ信号を前記増幅器に出力し，
前記増幅器からのアナログ出力信号を，当該増幅器の理
想的な利得の逆数倍に減衰させ，前記ディジタル入力信
号をアナログ信号に変換して，当該アナログ信号と，前
記減衰されたアナログ出力信号との間の差分信号を求
め，前記差分信号をディジタル信号に変換し，前記ディ
ジタル信号に変換された差分信号に基づいて新たな歪補
償係数を求め，当該新たな歪補償係数により歪補償係数
を更新する，ことを特徴とする歪補償方法。
【０１７６】（付記２０） 増幅器の歪を補償する歪補
償装置において，ディジタル領域にある増幅器の入力側
の信号と，アナログ領域にある増幅器の出力側の信号と
の差分により増幅器の歪成分を算出する演算をアナログ
領域で行う第１の演算回路と，該歪成分の大きさにより
増幅器の入力信号に付与する，歪成分をキャンセルする
ための歪補償係数の演算をディジタル領域により行う第
２の演算回路と，を有することを特徴とする歪補償装
置。
【０１７７】（付記２１） 増幅器の歪を補償する歪補
償方法において，ディジタル領域にある増幅器の入力側
の信号と，アナログ領域にある増幅器の出力側の信号と
の差分による増幅器の歪成分を算出する演算をアナログ
領域で行い，該歪成分の大きさにより増幅器の入力信号
に付与する，歪成分をキャンセルするための歪補償係数
の演算をディジタル領域により行う，ことを特徴とする
歪補償方法。
【０１７８】
【発明の効果】本発明によると，アナログ信号をディジ
タル信号に変換するアナログ・ディジタル変換器には，
従来のものよりビット精度が低く，動作周波数も低いも
のを用いることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る「歪補償装
置」の一例としての適応プリディストータ型歪補償部を
備えた送信装置の構成を示すブロック図である。
【図２】位相回転器の詳細な構成を示すブロック図であ
る。
【図３】位相回転器を構成するセレクタの入力信号と出
力信号との関係を示すテーブルである。
【図４】本発明の第２の実施の形態に係る「歪補償装
置」の一例としての適応プリディストータ型歪補償部を
備えた送信装置の構成を示すブロック図である。
【図５】アナログ誤差信号を可変に増幅してＡＤＣに入
力する誤差信号可変増幅装置の構成を示すブロック図で
ある。
【図６】誤差信号可変増幅装置の他の実施の形態を示す
ブロック図である。
【図７】誤差信号可変増幅装置のさらに他の実施の形態
を示すブロック図である。
【図８】ステップ・サイズμを変化させる誤差信号可変
増幅装置の構成を示すブロック図である。
【図９】タイマを用いた誤差信号可変増幅装置の構成を
示すブロック図である。
【図１０】ダイナミック・レンジ可変ＡＤＣを用いた誤
差信号変換装置の構成を示すブロック図である。
【図１１】図７に示す第５の実施の形態における誤差信
号可変増幅装置のＡＤＣの出力側に移相器を設けた誤差
信号可変増幅装置の構成を示すブロック図である。
【図１２】実線は，可変利得増幅器の電力利得とその出
力信号の位相のシフト量との関係を示すグラフであり，
破線は，可変利得増幅器の電力利得と移相器に設定され
る位相（破線）との関係を示すグラフである。
【図１３】可変利得増幅器の現在の利得からの利得の変
化と時間との関係を示すグラフである。
【図１４】入力信号に利得を設定する利得設定部を新た
に付加した送信装置の構成を示すブロック図である。
【図１５】増幅器の入出力特性を示すグラフである。
【図１６】従来の適応プリディストータ型歪補償装置を
備えた送信装置の構成を示すブロック図である。
【符号の説明】 １ 変調／増幅部 ３，６ 歪補償部 ５，７ 歪補償係数演算部 ３１ 乗算器 ３２ 電力計算部 ３３ 歪補償係数記憶部 ３４ｉ，３４ｑ，４４ｉ，４４ｑ ＤＡＣ ３５ｉ，３５ｑ，６４ 減算器 ３６ｉ，３６ｑ，６５ ＡＤＣ ４３ 減衰器 ５３ ステップ・サイズ保持部 ５３０ 可変ステップ・サイズ保持部 ８１ スイッチ制御部 ８４ 変動幅計算部 ８５，９２ 制御部 ８７ 可変利得増幅器 ８８ 乗算器 ８９ タイマ ９０ 移相器 ９１ 入力ダイナミック・レンジ可変ＡＤＣ ９３ ＭＡＸ／ＭＩＮ回路 ２００ 利得設定部 ＳＷ１，ＳＷ２ スイッチ
フロントページの続き (72)発明者 久保 徳郎 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 大出 高義 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 長谷 和男 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 石川 広吉 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 5J090 AA01 AA41 CA00 CA21 FA19 GN01 GN06 HA38 HN03 HN04 HN10 HN16 KA00 KA16 KA19 KA23 KA26 KA32 KA33 KA34 KA41 KA53 MA11 SA14 TA01 TA02 TA06 5J091 AA01 AA41 CA00 CA21 FA19 HA38 KA00 KA16 KA19 KA23 KA26 KA32 KA33 KA34 KA41 KA53 MA11 SA14 TA01 TA02 TA06 5K004 AA01 AA05 BC01 FE10 FF05

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 ディジタル入力信号から変換されたアナ
    ログ信号を増幅する増幅器の歪を補償する歪補償装置に
    おいて，前記増幅器の歪を補償するための歪補償係数を
    保持し，当該保持した歪補償係数を前記ディジタル入力
    信号に適用する歪補償係数適用部と，前記歪補償係数適
    用部から出力されるディジタル信号をアナログ信号に変
    換し，当該アナログ信号を前記増幅器に出力する第１の
    ディジタル・アナログ変換器と，前記増幅器からのアナ
    ログ出力信号を，当該増幅器の理想的な利得の逆数倍に
    減衰させる第１の減衰器と，前記ディジタル入力信号を
    アナログ信号に変換する第２のディジタル・アナログ変
    換器と，前記第２のディジタル・アナログ変換器からの
    出力信号と前記第１の減衰器からの出力信号との間の差
    分信号を求める減算器と，前記差分信号をディジタル信
    号に変換するアナログ・ディジタル変換器と，前記アナ
    ログ・ディジタル変換器からの出力信号に基づいて新た
    な歪補償係数を求め，当該新たな歪補償係数により前記
    歪補償係数適用部の保持する歪補償係数を更新する歪補
    償係数演算部と，を備えていることを特徴とする歪補償
    装置。
  2. 【請求項２】 請求項１において，前記歪補償係数適用
    部が，前記ディジタル入力信号の電力を計算する電力計
    算部と，前記ディジタル入力信号の電力の各値に対応し
    た歪補償係数を保持し，前記電力計算部により計算され
    た電力の値に対応した歪補償係数を出力する歪補償係数
    記憶部と，前記歪補償係数記憶部の出力する歪補償係数
    を前記ディジタル入力信号に乗算する乗算器と，を備え
    ていることを特徴とする歪補償装置。
  3. 【請求項３】 請求項１または２において，前記減算器
    と前記アナログ・ディジタル変換器との間に設けられ，
    前記差分信号を受け取り，当該差分信号を可変の利得に
    より増幅して前記アナログ・ディジタル変換器に与える
    可変利得増幅器と，前記アナログ・ディジタル変換器と
    歪補償係数演算部との間に設けられ，前記アナログ・デ
    ィジタル変換器の出力信号を，前記可変利得増幅器の利
    得の逆数の減衰率で可変に減衰させる第２の減衰器と，
    前記差分信号の振幅または電力の大きさに応じて，前記
    可変利得増幅器の利得および前記第２の減衰器の減衰率
    を制御する制御部と，前記アナログ・ディジタル変換器
    に与える信号を，前記差分信号または前記可変利得増幅
    器の出力信号の一方に切り換える第１のスイッチと，前
    記アナログ・ディジタル変換器の出力信号または前記第
    ２の減衰器の出力信号の一方が前記歪補償係数演算部に
    与えられるように切り換える第２のスイッチと，前記差
    分信号の振幅の絶対値に基づいて，前記第１のスイッチ
    および前記第２のスイッチを制御し，前記第１のスイッ
    チを前記差分信号側に切り換えている場合には，前記第
    ２のスイッチを前記アナログ・ディジタル変換器側に切
    り換え，前記第１のスイッチを前記可変利得変換器側に
    切り換えている場合には，前記第２のスイッチを前記第
    ２の減衰器側に切り換えるスイッチ制御部と，をさらに
    備えていることを特徴とする歪補償装置。
  4. 【請求項４】 増幅器の歪を補償する歪補償装置におい
    て，ディジタル領域にある増幅器の入力側の信号と，ア
    ナログ領域にある増幅器の出力側の信号との差分により
    増幅器の歪成分を算出する演算をアナログ領域で行う第
    １の演算回路と，該歪成分の大きさにより増幅器の入力
    信号に付与する，歪成分をキャンセルするための歪補償
    係数の演算をディジタル領域により行う第２の演算回路
    と，を有することを特徴とする歪補償装置。
  5. 【請求項５】 増幅器の歪を補償する歪補償方法におい
    て，ディジタル領域にある増幅器の入力側の信号と，ア
    ナログ領域にある増幅器の出力側の信号との差分による
    増幅器の歪成分を算出する演算をアナログ領域で行い，
    該歪成分の大きさにより増幅器の入力信号に付与する，
    歪成分をキャンセルするための歪補償係数の演算をディ
    ジタル領域により行う，ことを特徴とする歪補償方法。
JP2000303748A 2000-10-03 2000-10-03 信号の歪補償装置および歪補償方法 Pending JP2002111401A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000303748A JP2002111401A (ja) 2000-10-03 2000-10-03 信号の歪補償装置および歪補償方法
US09/784,601 US6552609B2 (en) 2000-10-03 2001-02-15 Signal distortion compensating apparatus and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000303748A JP2002111401A (ja) 2000-10-03 2000-10-03 信号の歪補償装置および歪補償方法

Publications (1)

Publication Number Publication Date
JP2002111401A true JP2002111401A (ja) 2002-04-12

Family

ID=18784905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000303748A Pending JP2002111401A (ja) 2000-10-03 2000-10-03 信号の歪補償装置および歪補償方法

Country Status (2)

Country Link
US (1) US6552609B2 (ja)
JP (1) JP2002111401A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657493B2 (en) 2001-10-31 2003-12-02 Fujitsu Limited Distortion compensation apparatus and distortion compensation method
JP2011193156A (ja) * 2010-03-12 2011-09-29 Fujitsu Ltd 無線装置、歪補償装置及び歪補償方法
JP2015023452A (ja) * 2013-07-19 2015-02-02 住友電気工業株式会社 増幅装置及び無線通信装置

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002223130A (ja) * 2001-01-25 2002-08-09 Fujitsu Ltd 送信装置および送信方法
KR100446500B1 (ko) * 2001-03-19 2004-09-04 삼성전자주식회사 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로
KR100438445B1 (ko) * 2001-03-22 2004-07-03 삼성전자주식회사 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로
US7340265B2 (en) * 2002-02-28 2008-03-04 Atheros Communications, Inc. Method and apparatus for transient frequency distortion compensation
AU2003213930A1 (en) * 2002-03-26 2003-10-08 Her Majesty In Right Of Canada As Represented By The Minister Of Industry Adaptive predistorter based on the probability distribution function of the output amplitude
US8380143B2 (en) 2002-05-01 2013-02-19 Dali Systems Co. Ltd Power amplifier time-delay invariant predistortion methods and apparatus
US8811917B2 (en) 2002-05-01 2014-08-19 Dali Systems Co. Ltd. Digital hybrid mode power amplifier system
US6985704B2 (en) 2002-05-01 2006-01-10 Dali Yang System and method for digital memorized predistortion for wireless communication
US7194043B2 (en) * 2002-05-31 2007-03-20 Lucent Technologies Inc. System and method for predistorting a signal to reduce out-of-band error
EP1511181B1 (en) * 2002-05-31 2009-12-09 Fujitsu Limited Distortion compensator
WO2004045067A1 (ja) * 2002-11-14 2004-05-27 Hitachi Kokusai Electric Inc. 歪み補償回路、歪み補償信号生成方法、及び電力増幅器
DE10301499A1 (de) * 2003-01-16 2004-07-29 Siemens Ag Schaltungsanordnung für ein Multimode-Mobiltelefon zum Senden/Empfangen von Signalen in/aus verschiedene/n Mobilfunknetze/n
US6885322B2 (en) * 2003-08-05 2005-04-26 Motorola, Inc. Apparatus and method for transmitter phase shift compensation
JP4641715B2 (ja) * 2003-11-14 2011-03-02 富士通株式会社 歪補償装置及び無線基地局
US7342976B2 (en) * 2004-01-27 2008-03-11 Crestcom, Inc. Predistortion circuit and method for compensating A/D and other distortion in a digital RF communications transmitter
DE102004038089B4 (de) * 2004-08-05 2016-02-04 Rohde & Schwarz Gmbh & Co. Kg Reglergestütztes Verfahren und reglergestützte Vorrichtung zur Bestimmung der Kennlinie eines Kompensationsgliedes in einem Pegelkreis
US7353010B1 (en) * 2004-12-22 2008-04-01 Atheros Communications, Inc. Techniques for fast automatic gain control
US9026067B2 (en) * 2007-04-23 2015-05-05 Dali Systems Co. Ltd. Remotely reconfigurable power amplifier system and method
CN104202279A (zh) 2006-12-26 2014-12-10 大力系统有限公司 用于多信道宽带通信系统中的基带预失真线性化的方法和系统
KR101503548B1 (ko) * 2007-04-23 2015-03-24 달리 시스템즈 씨오. 엘티디. 디지털 하이브리드 모드 전력 증폭기 시스템
US8274332B2 (en) 2007-04-23 2012-09-25 Dali Systems Co. Ltd. N-way Doherty distributed power amplifier with power tracking
KR101669173B1 (ko) 2007-12-07 2016-10-25 달리 시스템즈 씨오. 엘티디. 베이스밴드-도출형 광대역 ｒｆ 디지털 전치 왜곡 시스템
CN102113221A (zh) * 2008-08-05 2011-06-29 富士通株式会社 发送装置以及调整值测定方法
US8284860B2 (en) * 2008-10-31 2012-10-09 Freescale Semiconductors, Inc. Error signal processing systems for generating a digital error signal from an analog error signal
JP5233651B2 (ja) * 2008-12-18 2013-07-10 富士通株式会社 歪補償装置及び方法
WO2010088960A1 (en) * 2009-02-06 2010-08-12 Oticon A/S Spectral band substitution to avoid howls and sub-oscillation
JP2010272928A (ja) * 2009-05-19 2010-12-02 Renesas Electronics Corp 直交性補償装置、無線受信装置、直交性補償方法及びプログラム
US8774314B2 (en) * 2009-06-23 2014-07-08 Qualcomm Incorporated Transmitter architectures
US20100327932A1 (en) * 2009-06-26 2010-12-30 Qualcomm Incorporated Feedback system with improved stability
US20110143697A1 (en) * 2009-12-11 2011-06-16 Qualcomm Incorporated Separate i and q baseband predistortion in direct conversion transmitters
US8880010B2 (en) * 2009-12-30 2014-11-04 Qualcomm Incorporated Dual-loop transmit noise cancellation
JP5488073B2 (ja) * 2010-03-12 2014-05-14 富士通株式会社 無線装置、歪補償装置及び歪補償方法
CN105141513B (zh) 2010-09-14 2018-12-14 大力系统有限公司 操作分布式天线系统的方法和在该系统中进行通信的方法
JP5653319B2 (ja) * 2011-08-15 2015-01-14 株式会社東芝 歪み補正装置
US9042487B2 (en) * 2012-08-13 2015-05-26 Texas Instruments Incorporated Blind I/Q mismatch compensation with receiver non-linearity
GB2516902B (en) * 2013-08-06 2016-02-10 Thales Holdings Uk Plc Modulation unit and modulation method
US9432222B2 (en) * 2013-10-24 2016-08-30 Broadcom Corporation Broadband amplifier linearization using captured histogram data
JP2016119609A (ja) * 2014-12-22 2016-06-30 富士通株式会社 増幅装置
CN106507020B (zh) * 2016-11-24 2023-08-25 杭州雄迈集成电路技术股份有限公司 基于差分补偿的同轴自适应模拟高清传输抗衰减装置及方法
US10454509B2 (en) 2018-03-13 2019-10-22 Qualcomm Incorporated Communication circuit including a transmitter
CN121261655B (zh) * 2025-12-05 2026-03-20 北京中电联达信息技术有限公司 基于动态比特宽度的射频功放宽带数字预失真方法及系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5917373A (en) * 1997-06-30 1999-06-29 Harris Corporation Apparatus with reduced A/D dynamic range requirement in a compensating feedback system

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6657493B2 (en) 2001-10-31 2003-12-02 Fujitsu Limited Distortion compensation apparatus and distortion compensation method
JP2011193156A (ja) * 2010-03-12 2011-09-29 Fujitsu Ltd 無線装置、歪補償装置及び歪補償方法
KR101196584B1 (ko) 2010-03-12 2012-11-02 후지쯔 가부시끼가이샤 무선 장치, 왜곡 보상 장치 및 왜곡 보상 방법
JP2015023452A (ja) * 2013-07-19 2015-02-02 住友電気工業株式会社 増幅装置及び無線通信装置
WO2015011561A3 (ja) * 2013-07-19 2015-04-16 住友電気工業株式会社 増幅装置及び無線通信装置
US9515614B2 (en) 2013-07-19 2016-12-06 Sumitomo Electric Industries, Ltd. Amplifier device and wireless communication device

Also Published As

Publication number Publication date
US20020041208A1 (en) 2002-04-11
US6552609B2 (en) 2003-04-22

Similar Documents

Publication Publication Date Title
JP2002111401A (ja) 信号の歪補償装置および歪補償方法
US5959499A (en) Predistortion system and method using analog feedback loop for look-up table training
US7864881B2 (en) Digital predistortion transmitter
CN100511975C (zh) 用于补偿失真的预失真放大器
US6928122B2 (en) Amplifier predistortion system and method
US6591090B1 (en) Predistortion control for power reduction
EP1142250B1 (en) Power i-q modulation systems and methods using predistortion circuit
EP0982849B1 (en) Predistorter
US7151913B2 (en) Electromagnetic wave transmitter, receiver and transceiver systems, methods and articles of manufacture
JP2001251148A (ja) 歪補償装置
JP2002223130A (ja) 送信装置および送信方法
US5650758A (en) Pipelined digital predistorter for a wideband amplifier
US7486744B2 (en) Distortion compensation apparatus
WO2001080471A2 (en) Transmitter linearization using fast predistortion
KR20100050564A (ko) 무선 통신용 멀티-모드 및 멀티-대역 송신기
JPH09512692A (ja) 適応型前置補償器においてベースバンド・デジタル誤差信号を与える装置および方法
WO2003077496A1 (en) Frequency-dependent magnitude pre-distortion for reducing spurious emissions in communication networks
JP2003188656A (ja) 歪補償回路
US8284860B2 (en) Error signal processing systems for generating a digital error signal from an analog error signal
WO2006095422A1 (ja) 歪補償装置
US7003051B2 (en) Time delay estimation in a transmitter
US20060198464A1 (en) Distortion compensation apparatus
JP4043824B2 (ja) 非線形歪補償装置および非線形歪補償方法
JP3221326B2 (ja) 送信装置
KR100487209B1 (ko) 룩업 테이블을 사용하여 전력 증폭기의 비선형 왜곡특성을 보상하는 전치보상 장치 및 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081202