JP2002134893A

JP2002134893A - 混成集積回路装置の製造方法

Info

Publication number: JP2002134893A
Application number: JP2000326299A
Authority: JP
Inventors: Norihiro Sakai; 紀泰酒井; Noriaki Sakamoto; 則明坂本; Eiju Maehara; 栄寿前原
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2000-10-26
Filing date: 2000-10-26
Publication date: 2002-05-10

Abstract

(57)【要約】【課題】従来の混成集積回路装置の製造方法は、小型
の部品から順序よく大型の部品を取り付ける工程に並べ
られているので、工程日数がかかる問題があった。【解決手段】小信号回路素子で形成されるモジュール
を形成する工程と、混成集積回路基板の所望の導電路に
導電性ロウ材を付着する工程と、前記導電路上に少なく
とも前記導電性ロウ材で固着される前記モジュールを含
む回路素子を一括してマウントする工程と、前記導電性
ロウ材を溶融炉内で一括溶融して、前記回路素子を前記
導電路に固着する工程とを具備し、特に、小信号トラン
ジスタで形成されるモジュール１５を別個の量産工程で
製造し、チップ部品４、モジュール１５およびパワート
ランジスタ１１を半田クリーム３印刷後に一括してマウ
ントし、半田溶融炉で一括して溶融するすることで、す
べての回路素子を１ライン化したシンプルラインで搭載
するものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、混成集積回路装置
の製造方法に関し、特に工程をシンプルにした混成集積
回路装置の製造方法に関するものである。

【０００２】

【従来の技術】従来の混成集積回路装置の製造方法を図
２０〜図３０を参照して説明する。

【０００３】図２０は工程フロー図であり、ロット番号
印刷、半田印刷、チップマウント、銀ペーストスタン
プ、小信号トランジスタソルダー、バンプソルダー、半
田溶融、銀ペースト硬化、細線ボンダー、アースボンダ
ー、パワートランジスタソルダー、太線ボンダーの各工
程から構成されている。このフローから明確なように、
小型の部品から順序よく大型の部品を取り付ける工程に
並べられている。また、各工程は単機能の製造装置で構
成されているので、後で明白になるが各工程間には搬送
設備が設けられている。

【０００４】図２１から図２８に、各工程の断面図を示
す。なお、図示しなくても明確な工程は図面を省略して
いる。

【０００５】ロット番号印刷工程では混成集積回路基板
（以下基板という。）の反対主面に製造管理のためのロ
ット番号をインキで印刷する。

【０００６】次に、図２１に示す如く半田印刷工程で
は、セラミックやガラスエポキシ樹脂の絶縁基板からな
る基板１あるいは金属基板の表面を絶縁処理した基板１
を準備し、この基板１の表面に所望のパターンの銅箔あ
るいは導電性塗料で形成された導電路２が形成され、こ
の導電路２の所定の部分に半田クリーム３をスクリーン
印刷して選択的に半田クリーム３を付着する。

【０００７】更に、図２２に示す如くチップマウント工
程では、中速のチップマウンタを用いて定型部品である
チップコンデンサやチップ抵抗等のチップ部品４を半田
クリーム３上に仮接着する。

【０００８】続いて、図２３に示す如く銀ペーストスタ
ンプ工程で小信号トランジスタを搭載する導電路２上に
先端に銀ペースト５を付着したスタンプ針で銀ペースト
５を付着する。銀ペーストは有機溶剤で低粘度にしてい
るので、有機溶剤がボンディング時の固着を阻害しない
ように約７時間放置して有機溶剤を蒸発させる必要があ
る。

【０００９】続いて、図２４に示す如く小信号トランジ
スタソルダー工程では、前工程付着した銀ペースト５上
に小信号トランジスタのチップ６を半導体用チップマウ
ンタを用いて載置する。

【００１０】続いて、図２５に示す如くバンプソルダー
工程では予めセミパワーのトランジスタ８を固着した金
属片よりなるバンプ７を異形部品用の多機能チップマウ
ンタを用いて、所定の導電路２に本工程でディスペンサ
ーで付着した銀ペースト５上に載置する。

【００１１】続いて、図示しないが半田溶融工程では、
半田クリーム３の溶融を行う。すなわち、ホットプレー
ト上に基板１を配置し、２１０℃で約２〜３分間加熱を
してチップ部品４の固着を行う。

【００１２】続いて、図示しないが銀ペースト硬化工程
では、硬化炉内に多数の基板１を収納して、約１５０℃
で４〜５時間還元雰囲気中で銀ペースト５の硬化をバッ
チ処理で行う。硬化中に発生する有機溶剤は直ちに炉内
から排気されるので、基板１への付着は防止できる。

【００１３】続いて、硬化炉から取り出された基板１は
図２６に示す如く細線ボンダー工程に移行する。細線ボ
ンダー工程では小信号トランジスタ６およびバンプ７に
固着されたセミパワーのトランジスタのベースおよびエ
ミッタ電極と対応する導電路２とを約５０μｍの径のア
ルミニウムのボンディング細線９で超音波ボンダーによ
り接続する。

【００１４】続いて、図示しないがアースボンダー工程
は基板１として金属基板を用いた場合の特有の工程であ
り、導電路２と基板１間の絶縁膜に起因する寄生容量を
除去するために導電路２と露出させた金属基板とを接続
するものである。

【００１５】続いて、図２７に示す如くパワートランジ
スタソルダー工程では、放熱性の良いヒートシンク１０
上にパワートランジスタ１１を固着したブロックの取り
付けを行う。導電路２上には予め半田クリームを印刷し
て溶融した半田１２を付着しており、このブロック取り
付ける際にホットプレート上で再び半田１２を溶融して
巣が発生しないように超音波を加えてブロックを固着す
る。

【００１６】最後に、図２８に示す如く太線ボンダー工
程では、パワートランジスタ１１のベース電極およびエ
ミッタ電極と所定の導電路２との接続を約３００μｍの
径のアルミニウムのボンディング太線１３で超音波ボン
ダーを用いて行う。なお、本工程でクロス配線を必要と
する導電路２間にはジャンパー線を形成する。

【００１７】以上に詳述した従来の混成集積回路装置の
製造方法を実現する製造ラインを図２９に示す。

【００１８】所望のパターンに導電路２を形成された基
板１はマガジンＭに収納されて各工程を流れる。

【００１９】最初に、ロット番号印刷工程の基板を供給
するロード装置ＬにマガジンＭを配置し、印刷が終了し
た基板１はアンロード装置ＵＬで基板をマガジンＭに収
納する。

【００２０】次に、半田印刷工程では、前工程からマガ
ジンＭに収納された形で運ばれてきたものをロード装置
Ｌにセットし、マガジンＭ内の基板１を１枚ずつ供給し
て半田クリーム３のスクリーン印刷を行い、アンロード
装置ＵＬにセットしたマガジンＭに１枚ずつ収納してい
く。

【００２１】更に、チップマウント工程では、２台のチ
ップマウンタでチップ部品４の装着を行うことで、工程
の処理能力を平準化している。

【００２２】同様に、銀ペーストスタンプ工程、約７時
間の常温放置、小信号トランジスタソルダー工程、バン
プソルダー工程、半田溶融工程、銀ペースト硬化工程、
細線ボンダー工程、アースボンダー工程、半田印刷工
程、パワートランジスタソルダー工程、太線ボンダー工
程と順次マガジンＭの形でロード装置Ｌ、アンロード装
置ＵＬを用いて流すことで混成集積回路装置を完成させ
る。ただ銀ペースト硬化工程では硬化炉を用いるので、
多数のマガジンＭを貯めて、バッチ処理で硬化炉に収納
可能な数のマガジンＭを収容して処理する。

【００２３】図３０に混成集積回路装置の上面図を示
す。基板１の上側に並べられたのが外部リードを固着す
る電極であり、この電極から所望のパターンに導電路２
が延在している。チップ部品４は抵抗あるいはコンデン
サの回路記号を付したものが該当する。小信号トランジ
スタ６は導電路２上に大部分が菱形に見えるものが該当
し、ベース電極Ｂとエミッタ電極Ｅが付されている。こ
の小信号トランジスタ６からは２本のボンディング細線
９が伸びており、導電路２との接続を行っている。バン
プ７はその上に放熱を必要とするセミパワーのトランジ
スタが固着されている。下側の左側に４個並べられたブ
ロックがヒートシンク１０上にパワートランジスタ１１
を固着したブロックである。パワートランジスタ１１の
ベース電極Ｂおよびエミッタ電極Ｅからは２本のボンデ
ィング太線１３（図でも太く記載している。）が所定の
導電路２との接続を行っている。このボンディング太線
１３では交差導電路のジャンパー線Ｊやアース線Ａも形
成される。

【００２４】

【発明が解決しようとする課題】従来の混成集積回路装
置の製造方法では、小型の部品から順序よく大型の部品
を取り付ける工程に並べられているために各工程間が順
次マガジンＭの形でロード装置Ｌ、アンロード装置ＵＬ
を用いて流す搬送設備を必要とし、各工程の加工設備と
搬送設備で多くの作業面積を必要とする問題点があっ
た。

【００２５】また、銀ペーストスタンプ工程後に半田溶
融工程で加熱をすると、この有機溶剤が飛散して導電路
に付着してボンディングワイヤーの固着度の信頼性を悪
化させる問題点があるので、銀ペーストに含まれる有機
溶剤を蒸発させるために約７時間の常温放置が不可欠で
あり、これが工程日数を長くする原因となる問題点とな
った。具体的には、チップマウント工程までで約１日、
バンプソルダー工程までで約１日、銀ペースト硬化工程
までで約１．５日かかり、更に工程間の仕掛かり日数が
約０．５日必要として、約４日の工程日数となる。

【００２６】更に、小信号トランジスタソルダー工程、
バンプソルダー工程およびパワートランジスタソルダー
工程と回路素子の搭載する工程が散在しており、同様に
細線ボンダー工程、アースボンダー工程および太線ボン
ダー工程とボンディング工程も散在しており、このため
にこの工程を流れる基板は必然的に完成するまでの動線
が長くなり、工程日数を長くする問題点となっていた。

【００２７】

【課題を解決するための手段】本発明は、前述した多く
の課題に鑑みて成され、小信号回路素子で形成されるモ
ジュールを形成する工程と、混成集積回路基板の所望の
導電路に導電性ロウ材を付着する工程と、前記導電路上
に少なくとも前記導電性ロウ材で固着される前記モジュ
ールを含む回路素子を一括してマウントする工程と、前
記導電性ロウ材を溶融炉内で一括溶融して、前記回路素
子を前記導電路に固着する工程とを具備することを特徴
とする。特に、半田ペーストで固着するチップ部品、モ
ジュールおよびパワートランジスタを半田クリーム印刷
後に一括してマウントし、半田溶融炉で一括して溶融す
るすることで、従来の複数工程を１ライン化したシンプ
ルラインを実現するものである。

【００２８】また、本発明では回路素子としてチップ部
品等の定型回路素子とモジュールおよびヒートシンクに
固着されたパワートランジスタ等の非定型回路素子を含
み、定型回路素子および非定型回路素子を連続して導電
路上にマウントすることに特徴を有し、従来の小型の部
品から順序よく大型の部品を取り付ける工程に並べるの
ではなく、回路素子を固着する導電性ロウ材に着目して
工程日数の短縮を図る混成集積回路装置の製造方法を提
供するものである。

【００２９】

【発明の実施の形態】本発明の混成集積回路装置の製造
方法を図１から図８を参照して説明する。

【００３０】図１は工程フロー図であり、ロット番号印
刷、半田印刷、チップマウント、多機能マウンタ（モジ
ュールソルダー、パワートランジスタソルダー）、半田
溶融、アースボンダー、太線ボンダーの各工程から構成
されている。このフローから明確なように、半田ペース
トで固着する回路素子を一括してまとめたことで、その
後の工程はアースボンダー、太線ボンダーだけになり、
工程のシンプル化を実現している。

【００３１】図２から図７に、各工程の断面図を示す。
なお、図示しなくても明確な工程は図面を省略してい
る。従来と同一構成要素には同一符号を付した。

【００３２】ロット番号印刷工程では混成集積回路基板
（以下基板という。）の反対主面に製造管理のためのロ
ット番号をレーザーで印刷する。

【００３３】次に、図２に示す如く半田印刷工程では、
セラミックやガラスエポキシ樹脂の絶縁基板からなる基
板１あるいは金属基板の表面を絶縁処理した基板１を準
備し、この基板１の表面に所望のパターンの銅箔あるい
は導電性塗料で形成された導電路２が形成され、この導
電路２のチップ部品、モジュールおよびパワートランジ
スタを載置する所定の部分に半田クリーム３をスクリー
ン印刷して選択的に半田クリーム３を付着する。本工程
の特徴は半田クリーム５で固着する回路素子はすべてこ
の工程で半田クリーム５の印刷を行う点である。

【００３４】更に、図３に示す如くチップマウント工程
では、中速のチップマウンタを用いて定型部品であるチ
ップコンデンサやチップ抵抗等のチップ部品４を半田ク
リーム３上に仮接着する。

【００３５】続いて、図４に示す如く多機能マウンター
工程の前半では、予め小信号トランジスタで形成された
モジュール１５を準備し、異形部品用の多機能チップマ
ウンタを用いて、所定の導電路２上の半田クリーム３に
仮接着する。なお、モジュール１５の説明は図９〜図１
８を参照して後で記載する。

【００３６】続いて、図５に示す如く多機能マウンター
工程の後半では、放熱性の良いヒートシンク１０上にパ
ワートランジスタ１１を固着したブロックを準備し、同
様に異形部品用の多機能チップマウンタを用いて、所定
の導電路２上の半田クリーム３に仮接着する。この際、
半田クリーム３は溶融されない状態である。

【００３７】続いて、図６に示す如く半田溶融工程で
は、半田クリーム３の一括溶融を行い、チップ部品４、
バンプ７およびヒートシンク１０の導電路２への固着を
行う。

【００３８】本工程は、Ｎ²リフロー半田溶融炉内で半
田クリーム３を加熱溶融処理されることが特徴である。
このＮ²リフロー半田溶融炉は基板１を載置して定速で
移動する金属メッシュのベルト２１と、このベルト２１
の下に設けたヒーターブロック２２と、基板１の上面に
Ｎ²ガスのリフローを行う交互に配置した排出管２３と
吸入管２４と、上面から基板１を加熱する赤外線ランプ
２５から構成されている。赤外線ランプ２５とヒーター
ブロック２２とで両面から基板１を均一に早く加熱し、
ヒートシンク１０上にパワートランジスタ１１を固着し
たブロックの最適な固着ができる約２１０℃で４〜５分
間で半田クリーム３を一括して加熱溶融する。またＮ²
ガスのリフローを矢印で示すように近接した排出管２３
と吸入管２４とで行うので、フラックスの飛散も無く、
半田ボールの発生も無く、銅箔等の導電路２表面の酸化
も防止できる。

【００３９】続いて、図示しないがアースボンダー工程
は基板１として金属基板を用いた場合の特有の工程であ
り、導電路２と基板１間の絶縁膜に起因する寄生容量を
除去するために導電路２と露出させた金属基板とを接続
するものである。

【００４０】最後に、図７に示す如く太線ボンダー工程
では、パワートランジスタ１１のベース電極およびエミ
ッタ電極と所定の導電路２との接続を約３００μｍの径
のアルミニウムのボンディング太線１３で超音波ボンダ
ーを用いて行う。なお、本工程でクロス配線を必要とす
る導電路２間にはジャンパー線を形成する。

【００４１】以上に詳述した本発明の混成集積回路装置
の製造方法を実現する製造ラインを図８に示す。

【００４２】所望のパターンに導電路２を形成された基
板１はマガジンＭに収納されて各工程を流れる。

【００４３】本発明の特徴は、ロット番号印刷工程、半
田印刷工程、チップマウント工程、多機能マウンター工
程（モジュールソルダー、パワートランジスタソルダ
ー）および半田溶融工程を１ライン化したことにある。
これらの工程では基板１は連続して流れ、搬送設備は設
けない。

【００４４】最初に、基板１を供給するロード装置Ｌに
マガジンＭを配置し、ロット番号印刷工程へ基板１を送
る。この工程ではレーザー印刷により基板１の裏面にロ
ット番号を印刷して、次工程の半田印刷工程からの送り
信号待っている。送り信号が来ると次工程に基板１を送
り、次の基板１にロット番号を印刷して待機する。

【００４５】次に、半田印刷工程では、前工程から１枚
ずつ基板１が供給されて半田クリーム３のスクリーン印
刷を行い待機する。

【００４６】更に、チップマウント工程では、中速のチ
ップマウンタでチップ部品４の装着を行い待機する。そ
の後多機能マウンター工程では異形部品用の多機能チッ
プマウンタを用いて、前半でモジュールソルダー、後半
でパワートランジスタソルダーを行い、直ちに半田溶融
工程に送られ、Ｎ²リフロー半田溶融炉内で半田クリー
ム３を加熱溶融処理される。アンロード装置ＵＬのマガ
ジンＭに１枚ずつ収容される。

【００４７】その後は、アースボンダー工程、太線ボン
ダー工程と順次マガジンＭの形でロード装置Ｌ、アンロ
ード装置ＵＬを用いて流すことで混成集積回路装置を完
成させる。

【００４８】次に、本発明の特徴であるモジュール１５
の製造方法を図９から図１８を参照して説明する。

【００４９】まず本発明に用いるモジュールの製造方法
について図９を参照しながら説明する。

【００５０】モジュールは、導電箔を用意し、少なくと
も小信号回路素子の搭載部を多数個形成する導電パター
ンを除く領域の前記導電箔に前記導電箔の厚みよりも浅
い分離溝を形成して導電パターンを形成する工程と、所
望の前記導電パターンの前記各搭載部に小信号回路素子
を固着する工程と、各搭載部の前記小信号回路素子を一
括して被覆し、前記分離溝に充填されるように絶縁性樹
脂で共通モールドする工程と、前記分離溝を設けていな
い厚み部分の前記導電箔を除去する工程と、前記絶縁性
樹脂で一括してモールドされた各搭載部の前記小信号回
路素子の特性の測定を行う工程と、前記絶縁性樹脂を各
搭載部毎にダイシングにより分離する工程から製造され
る。

【００５１】図９に示すフローは上述した工程とは一致
していないが、Ｃｕ箔、Ａｇメッキ、ハーフエッチング
の３つのフローで導電パターンの形成が行われる。ダイ
ボンドおよびワイヤーボンディングの２つのフローで各
搭載部への小信号回路素子の固着と小信号回路素子の電
極と導電パターンの接続が行われる。トランスファーモ
ールドのフローでは絶縁性樹脂による共通モールドが行
われる。裏面Ｃｕ箔除去のフローでは分離溝のない厚み
部分の導電箔のエッチングが行われる。裏面処理のフロ
ーでは裏面に露出した導電パターンの電極処理が行われ
る。測定のフローでは各搭載部に組み込まれた小信号回
路素子の良品判別や特性ランク分けが行われる。ダイシ
ングのフローでは絶縁性樹脂からダイシングで個別の小
信号回路素子への分離が行われる。

【００５２】以下に、モジュールの製造方法の各工程を
図１０〜図１７を参照して説明する。

【００５３】第１の工程は、図１０から図１２に示すよ
うに、導電箔６０を用意し、少なくとも小信号回路素子
５２の搭載部を多数個形成する導電パターン５１を除く
領域の導電箔６０に導電箔６０の厚みよりも浅い分離溝
６１を形成して導電パターン５１を形成することにあ
る。

【００５４】本工程では、まず図１０Ａの如く、シート
状の導電箔６０を用意する。この導電箔６０は、ロウ材
の付着性、ボンディング性、メッキ性が考慮されてその
材料が選択され、材料としては、Ｃｕを主材料とした導
電箔、Ａｌを主材料とした導電箔またはＦｅ−Ｎｉ等の
合金から成る導電箔等が採用される。

【００５５】導電箔の厚さは、後のエッチングを考慮す
ると１０μｍ〜３００μｍ程度が好ましく、ここでは７
０μｍ（２オンス）の銅箔を採用した。しかし３００μ
ｍ以上でも１０μｍ以下でも基本的には良い。後述する
ように、導電箔６０の厚みよりも浅い分離溝６１が形成
できればよい。

【００５６】尚、シート状の導電箔６０は、所定の幅、
例えば４５ｍｍでロール状に巻かれて用意され、これが
後述する各工程に搬送されても良いし、所定の大きさに
カットされた短冊状の導電箔６０が用意され、後述する
各工程に搬送されても良い。

【００５７】具体的には、図１０Ｂに示す如く、短冊状
の導電箔６０に多数の搭載部が形成されるブロック６２
が４〜５個離間して並べられる。各ブロック６２間には
スリット６３が設けられ、モールド工程等での加熱処理
で発生する導電箔６０の応力を吸収する。また導電箔６
０の上下周端にはインデックス孔６４が一定の間隔で設
けられ、各工程での位置決めに用いられる。

【００５８】続いて、導電パターンを形成する。

【００５９】まず、図１１に示す如く、Ｃｕ箔６０の上
に、ホトレジスト（耐エッチングマスク）ＰＲを形成
し、導電パターン５１となる領域を除いた導電箔６０が
露出するようにホトレジストＰＲをパターニングする。
そして、図１２Ａに示す如く、ホトレジストＰＲを介し
て導電箔６０を選択的にエッチングする。

【００６０】エッチングにより形成された分離溝６１の
深さは、例えば５０μｍであり、その側面は、粗面とな
るため絶縁性樹脂５０との接着性が向上される。

【００６１】またこの分離溝６１の側壁は、模式的にス
トレートで図示しているが、除去方法により異なる構造
となる。この除去工程は、ウェットエッチング、ドライ
エッチング、レーザによる蒸発、ダイシングが採用でき
る。ウェットエッチングの場合、エッチャントは、塩化
第二鉄または塩化第二銅が主に採用され、前記導電箔
は、このエッチャントの中にディッピングされるか、こ
のエッチャントでシャワーリングされる。ここでウェッ
トエッチングは、一般に非異方性にエッチングされるた
め、側面は湾曲構造になる。

【００６２】またドライエッチングの場合は、異方性、
非異方性でエッチングが可能である。現在では、Ｃｕを
反応性イオンエッチングで取り除くことは不可能といわ
れているが、スパッタリングで除去できる。またスパッ
タリングの条件によって異方性、非異方性でエッチング
できる。

【００６３】またレーザでは、直接レーザ光を当てて分
離溝６１を形成でき、この場合は、どちらかといえば分
離溝６１の側面はストレートに形成される。

【００６４】なお、図１１に於いて、ホトレジストの代
わりにエッチング液に対して耐食性のある導電被膜（図
示せず）を選択的に被覆しても良い。導電路と成る部分
に選択的に被着すれば、この導電被膜がエッチング保護
膜となり、レジストを採用することなく分離溝をエッチ
ングできる。この導電被膜として考えられる材料は、Ａ
ｇ、Ｎｉ、Ａｕ、ＰｔまたはＰｄ等である。しかもこれ
ら耐食性の導電被膜は、ダイパッド、ボンディングパッ
ドとしてそのまま活用できる特徴を有する。

【００６５】例えばＡｇ被膜は、Ａｕと接着するし、ロ
ウ材とも接着する。よってチップ裏面にＡｕ被膜が被覆
されていれば、そのまま導電路５１上のＡｇ被膜にチッ
プを熱圧着でき、また半田等のロウ材を介してチップを
固着できる。またＡｇの導電被膜にはＡｕ細線が接着で
きるため、ワイヤーボンディングも可能となる。従って
これらの導電被膜をそのままダイパッド、ボンディング
パッドとして活用できるメリットを有する。

【００６６】図１２Ｂに具体的な導電パターン５１を示
す。本図は図１０Ｂで示したブロック６２の１個を拡大
したもの対応する。黒く塗られた部分の１個が１つの搭
載部６５であり、導電パターン５１を構成し、１つのブ
ロック６２には５行１０列のマトリックス状に多数の搭
載部６５が配列され、各搭載部６５毎に同一の導電パタ
ーン５１が設けられている。各ブロックの周辺には枠状
のパターン６６が設けられ、それと少し離間してその内
側にダイシング時の位置合わせマーク６７が設けられて
いる。枠状のパターン６６はモールド金型との嵌合に使
用され、また導電箔６０の裏面エッチング後には絶縁性
樹脂５０の補強をする働きを有する。

【００６７】第２の工程は、図１３に示す如く、所望の
導電パターン５１の各搭載部６５に小信号回路素子５２
を固着し、各搭載部６５の小信号回路素子５２の電極と
所望の導電パターン５１とを電気的に接続する接続手段
を形成することにある。

【００６８】小信号回路素子５２としては、トランジス
タ、ダイオード、ＩＣチップ等の半導体素子、チップコ
ンデンサ、チップ抵抗等の受動素子である。また厚みが
厚くはなるが、ＣＳＰ、ＢＧＡ等のフェイスダウンの半
導体素子も実装できる。

【００６９】ここでは、ベアのトランジスタチップ５２
Ａが導電パターン５１Ａに銀ペースト等の導電ペースト
５５Ｃでダイボンディングされ、エミッタ電極と導電パ
ターン５１Ｂ、ベース電極と導電パターン５１Ｂが、熱
圧着によるボールボンディングあるいは超音波によるウ
ェッヂボンディング等で固着された約５０μｍの細線の
金属細線５５Ａを介して接続される。また５２Ｂは、チ
ップコンデンサまたは受動素子であり、半田等のロウ材
または導電ペースト５５Ｂで固着される。

【００７０】本工程では、各ブロック６２に多数の導電
パターン５１が集積されているので、小信号回路素子５
２の固着およびワイヤーボンディングが極めて効率的に
行える利点がある。

【００７１】第３の工程は、図１４に示す如く、各搭載
部６３の小信号回路素子５２を一括して被覆し、分離溝
６１に充填されるように絶縁性樹脂５０で共通モールド
することにある。

【００７２】本工程では、図１４Ａに示すように、絶縁
性樹脂５０は小信号回路素子５２Ａ、５２Ｂおよび複数
の導電パターン５１Ａ、５１Ｂ、５１Ｃを完全に被覆
し、導電パターン５１間の分離溝６１には絶縁性樹脂５
０が充填されてた導電パターン５１Ａ、５１Ｂ、５１Ｃ
の側面の湾曲構造と嵌合して強固に結合する。そして絶
縁性樹脂５０により導電パターン５１が支持されてい
る。

【００７３】また本工程では、トランスファーモール
ド、インジェクションモールド、またはディッピングに
より実現できる。樹脂材料としては、エポキシ樹脂等の
熱硬化性樹脂がトランスファーモールドで実現でき、ポ
リイミド樹脂、ポリフェニレンサルファイド等の熱可塑
性樹脂はインジェクションモールドで実現できる。

【００７４】更に、本工程でトランスファーモールドあ
るいはインジェクションモールドする際に、図１４Ｂに
示すように各ブロック６２は１つの共通のモールド金型
に搭載部６３を納め、各ブロック毎に１つの絶縁性樹脂
５０で共通にモールドを行う。このために従来のトラン
スファーモールド等の様に各搭載部を個別にモールドす
る方法に比べて、大幅な樹脂量の削減が図れる。

【００７５】導電箔６０表面に被覆された絶縁性樹脂５
０の厚さは、小信号回路素子５２のボンディングワイヤ
ー５５Ａの最頂部から約１００μｍ程度が被覆されるよ
うに調整されている。この厚みは、強度を考慮して厚く
することも、薄くすることも可能である。

【００７６】本工程の特徴は、絶縁性樹脂５０を被覆す
るまでは、導電パターン５１となる導電箔６０が支持基
板となることである。従来では、本来必要としない支持
基板を採用して導電路を形成しているが、本発明では、
支持基板となる導電箔６０は、電極材料として必要な材
料である。そのため、構成材料を極力省いて作業できる
メリットを有し、コストの低下も実現できる。

【００７７】また分離溝６１は、導電箔の厚みよりも浅
く形成されているため、導電箔６０が導電パターン５１
として個々に分離されていない。従ってシート状の導電
箔６０として一体で取り扱え、絶縁性樹脂５０をモール
ドする際、金型への搬送、金型への実装の作業が非常に
楽になる特徴を有する。

【００７８】第４の工程は、図１４に示す如く、分離溝
６１を設けていない厚み部分の導電箔６０を除去するこ
とにある。

【００７９】本工程は、導電箔６０の裏面を化学的およ
び／または物理的に除き、導電パターン５１として分離
するものである。この工程は、研磨、研削、エッチン
グ、レーザの金属蒸発等により施される。

【００８０】実験では研磨装置または研削装置により全
面を３０μｍ程度削り、分離溝６１から絶縁性樹脂５０
を露出させている。この露出される面を図１４では点線
で示している。その結果、約４０μｍの厚さの導電パタ
ーン５１となって分離される。また、絶縁性樹脂５０が
露出する手前まで、導電箔６０を全面ウェトエッチング
し、その後、研磨または研削装置により全面を削り、絶
縁性樹脂５０を露出させても良い。更に、導電箔６０を
点線で示す位置まで全面ウェトエッチングし、絶縁性樹
脂５０を露出させても良い。

【００８１】この結果、絶縁性樹脂５０に導電パターン
５１の裏面が露出する構造となる。すなわち、分離溝６
１に充填された絶縁性樹脂５０の表面と導電パターン５
１の表面は、実質的に一致する構造となっている。従っ
て、本発明の回路装置５３は従来の裏面電極のように段
差が設けられないため、マウント時に半田等の表面張力
でそのまま水平に移動してセルフアラインできる特徴を
有する。

【００８２】更に、導電パターン５１の裏面処理を行
い、図１８に示す最終構造を得る。すなわち、必要によ
って露出した導電パターン５１に半田等の導電材を被着
し、回路装置として完成する。

【００８３】第５の工程は、図１６に示す如く、絶縁性
樹脂５０で一括してモールドされた各搭載部６３の小信
号回路素子５２の特性の測定を行うことにある。

【００８４】前工程で導電箔６０の裏面エッチングをし
た後に、導電箔６０から各ブロック６２が切り離され
る。このブロック６２は絶縁性樹脂５０で導電箔６０の
残余部と連結されているので、切断金型を用いず機械的
に導電箔６０の残余部から剥がすことで達成できる。

【００８５】各ブロック６２の裏面には図１６に示すよ
うに導電パターン５１の裏面が露出されており、各搭載
部６５が導電パターン５１形成時と全く同一にマトリッ
クス状に配列されている。この導電パターン５１の絶縁
性樹脂５０から露出した裏面電極５６にプローブ６８を
当てて、各搭載部６５の小信号回路素子５２の特性パラ
メータ等を個別に測定して良不良の判定を行い、不良品
には磁気インク等でマーキングを行う。

【００８６】本工程では、各搭載部６５の回路装置５３
は絶縁性樹脂５０でブロック６２毎に一体で支持されて
いるので、個別にバラバラに分離されていない。従っ
て、テスターの載置台に置かれたブロック６２は搭載部
６５のサイズ分だけ矢印のように縦方向および横方向に
ピッチ送りをすることで、極めて早く大量にブロック６
２の各搭載部６５の回路装置５３の測定を行える。すな
わち、従来必要であった回路装置の表裏の判別、電極の
位置の認識等が不要にできるので、測定時間の大幅な短
縮を図れる。

【００８７】第６の工程は、図１７に示す如く、絶縁性
樹脂５０を各搭載部６５毎にダイシングにより分離する
ことにある。

【００８８】本工程では、ブロック６２をダイシング装
置の載置台に真空で吸着させ、ダイシングブレード６９
で各搭載部６５間のダイシングライン７０に沿って分離
溝６１の絶縁性樹脂５０をダイシングし、個別の回路装
置５３に分離する。

【００８９】本工程で、ダイシングブレード６９はほぼ
絶縁性樹脂５０を切断する切削深さで行い、ダイシング
装置からブロック６２を取り出した後にローラでチョコ
レートブレークするとよい。あるいはダイシングブレー
ド６９は完全に絶縁性樹脂５０を切断する切削深さで行
い、載置台から直接吸着コレットでテーピングをしても
良い。

【００９０】なお、ダイシング時は予め前述した第１の
工程で設けた各ブロックの周辺の枠状のパターン６６の
内側に設けた相対向する位置合わせマーク６７を認識し
て、これを基準としてダイシングを行う。周知ではある
が、ダイシングは縦方向にすべてのダイシングライン７
０をダイシングをした後、載置台を９０度回転させて横
方向のダイシングライン７０に従ってダイシングを行
う。

【００９１】図１８（Ａ）（Ｂ）に具体化されたモジュ
ール１５の等価回路図および上面図（絶縁性樹脂５０を
除いた状態）である。このモジュール１５は小信号トラ
ンジスタＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４からなる差動
増幅器である。その構造は、導電パターン５１上に小信
号トランジスタＴＲ１、ＴＲ２、ＴＲ３、ＴＲ４を導電
ペースト５５Ｃで固着し、所定の電極（Ｅはエミッタ電
極、Ｂはベース電極）と導電パターン５１を細線ボンデ
ィングにより接続して差動増幅器を形成している。かか
るモジュール１５は小信号トランジスタで構成される共
通回路を構成することで、小信号トランジスタおよびバ
ンプに載置されるセミパワートランジスタをすべてモジ
ュール化でき、細線ボンダー工程もモジュールの製造工
程に取り込むことができる。また従来必要であったバン
プはモジュールの導電パターン５１が兼用できるので不
要にできる。

【００９２】図１９は本発明の製造方法により完成され
た混成集積回路装置である。

【００９３】基板１の上側に並べられたのが外部リード
を固着する電極であり、この電極から所望のパターンに
導電路２が延在している。チップ部品４は抵抗あるいは
コンデンサの回路記号を付したものが該当する。正方形
あるいは長方形のやや大きな形状のものがモジュール１
５であり、下面に露出した電極と導電路２が接続されて
いる。下側の左側に４個並べられたブロックがヒートシ
ンク１０上にパワートランジスタ１１を固着したブロッ
クである。パワートランジスタ１１のベース電極Ｂおよ
びエミッタ電極Ｅからは２本のボンディング太線１３
（図でも太く記載している。）が所定の導電路２との接
続を行っている。このボンディング太線１３では交差導
電路のジャンパー線Ｊやアース線Ａも形成される。

【００９４】

【発明の効果】本発明に依れば、第１に、小信号回路素
子およびバンプに搭載するセミパワー回路素子をモジュ
ール化することにより、半田ペーストで固着するチップ
部品、モジュールおよびパワートランジスタを半田クリ
ーム印刷後に一括してマウントし、半田溶融炉で一括し
て溶融するすることで、すべての回路素子を１ライン化
したシンプルラインで組み込みできる。この結果、工程
日数の短縮のネックとなっていた銀ペースト硬化工程を
排除でき、半田溶融工程後はアースボンダー工程と太線
ボンダー工程のみとなり、大幅な工程数を削減できる。
また、アースボンダー工程と太線ボンダー工程では同一
の太線のボンディングワイヤーのみの接続で良く、ボン
ディング数も大幅に減少できる。この結果、本発明の製
造ラインの工程日数は約０．５日と極限まで短縮でき
る。

【００９５】第２に、本発明に用いるモジュールは大量
生産ができるので、これを搭載する混成集積回路装置の
製造ラインの１ライン化による工程日数の短縮により、
より量産性を高めることができる。また標準化した共通
回路のモジュールを量産することで搭載する部品数を大
幅に減らすとともに各モジュール毎に測定できるのでこ
の製造ラインで製造される混成集積回路装置の信頼性も
向上できる。

【００９６】第３に、ロット番号印刷工程から半田溶融
工程までを１ライン化するので、各工程の前後に設けた
ロード装置Ｌ、アンロード装置ＵＬ等の搬送設備が不要
となり、設備面積を大幅に削減でき、設備投資額を抑え
ることができる。

【００９７】第４に、Ｎ²リフロー半田溶融炉内で半田
クリームを一括して加熱溶融処理されるので、フラック
スの飛散も無く、半田ボールの発生も無く、銅箔等の導
電路表面の酸化も防止できる。

【図面の簡単な説明】

【図１】本発明の混成集積回路装置の製造方法を説明す
る図である。

【図２】本発明の混成集積回路装置の製造方法を説明す
る図である。

【図３】本発明の混成集積回路装置の製造方法を説明す
る図である。

【図４】本発明の混成集積回路装置の製造方法を説明す
る図である。

【図５】本発明の混成集積回路装置の製造方法を説明す
る図である。

【図６】本発明の混成集積回路装置の製造方法を説明す
る図である。

【図７】本発明の混成集積回路装置の製造方法を説明す
る図である。

【図８】本発明の混成集積回路装置の製造方法を説明す
る図である。

【図９】本発明の混成集積回路装置に搭載するモジュー
ルの製造方法を説明する図である。

【図１０】本発明の混成集積回路装置に搭載するモジュ
ールの製造方法を説明する図である。

【図１１】本発明の混成集積回路装置に搭載するモジュ
ールの製造方法を説明する図である。

【図１２】本発明の混成集積回路装置に搭載するモジュ
ールの製造方法を説明する図である。

【図１３】本発明の混成集積回路装置に搭載するモジュ
ールの製造方法を説明する図である。

【図１４】本発明の混成集積回路装置に搭載するモジュ
ールの製造方法を説明する図である。

【図１５】本発明の混成集積回路装置に搭載するモジュ
ールの製造方法を説明する図である。

【図１６】本発明の混成集積回路装置に搭載するモジュ
ールの製造方法を説明する図である。

【図１７】本発明の混成集積回路装置に搭載するモジュ
ールの製造方法を説明する図である。

【図１８】本発明の混成集積回路装置に搭載するモジュ
ールを説明する図である。

【図１９】本発明の混成集積回路装置を説明する図であ
る。

【図２０】従来の混成集積回路装置の製造方法を説明す
る図である。

【図２１】従来の混成集積回路装置の製造方法を説明す
る図である。

【図２２】従来の混成集積回路装置の製造方法を説明す
る図である。

【図２３】従来の混成集積回路装置の製造方法を説明す
る図である。

【図２４】従来の混成集積回路装置の製造方法を説明す
る図である。

【図２５】従来の混成集積回路装置の製造方法を説明す
る図である。

【図２６】従来の混成集積回路装置の製造方法を説明す
る図である。

【図２７】従来の混成集積回路装置の製造方法を説明す
る図である。

【図２８】従来の混成集積回路装置の製造方法を説明す
る図である。

【図２９】従来の混成集積回路装置の製造方法を説明す
る図である。

【図３０】従来の混成集積回路装置を説明する図であ
る。

【符号の説明】

１混成集積回路基板２導電路３半田ペースト４チップ部品５銀ペースト１０ヒートシンク１１パワートランジスタ１５モジュール

───────────────────────────────────────────────────── フロントページの続き (72)発明者前原栄寿大阪府守口市京阪本通２丁目５番５号三洋電機株式会社内Ｆターム(参考） 5E319 AA03 AC01 BB05 CC33 CD29 GG15

Claims

【特許請求の範囲】

【請求項１】小信号回路素子で形成されるモジュール
を形成する工程と混成集積回路基板の所望の導電路に導電性ロウ材を付着
する工程と、前記導電路上に少なくとも前記導電性ロウ材で固着され
る前記モジュールを含む回路素子を一括してマウントす
る工程と、前記導電性ロウ材を溶融炉内で一括溶融して、前記回路
素子を前記導電路に固着する工程とを具備することを特
徴とする混成集積回路装置の製造方法。
【請求項２】前記導電性ロウ材として半田ペーストを
用いることを特徴とする請求項１記載の混成集積回路装
置の製造方法。
【請求項３】前記半田ペーストをスクリーン印刷して
前記所望の導電路に付着することを特徴とする請求項２
記載の混成集積回路装置の製造方法。
【請求項４】前記回路素子としてチップ部品等の定型
回路素子と前記モジュールおよびヒートシンクに固着さ
れたパワートランジスタ等の非定型回路素子を含み、前
記定型回路素子および非定型回路素子を連続して前記導
電路上にマウントすることを特徴とする請求項１記載の
混成集積回路装置の製造方法。
【請求項５】前記溶融炉に窒素ガスを流入させて、前
記回路素子を固着する前記導電性ロウ材を一括リフロー
することを特徴とする請求項１から請求項４のいずれか
に記載された混成集積回路装置の製造方法。
【請求項６】小信号回路素子で形成されるモジュール
を形成する工程は、導電箔を用意し、少なくとも小信号回路素子の搭載部を
多数個形成する導電パターンを除く領域の前記導電箔に
前記導電箔の厚みよりも浅い分離溝を形成して導電パタ
ーンを形成する工程と、所望の前記導電パターンの前記各搭載部に小信号回路素
子を固着する工程と、前記各搭載部の小信号回路素子の電極と所望の前記導電
パターンとを電気的に接続する接続手段を形成する工程
と各搭載部の前記小信号回路素子を一括して被覆し、前
記分離溝に充填されるように絶縁性樹脂で共通モールド
する工程と、前記分離溝を設けていない厚み部分の前記導電箔を除去
する工程と、前記絶縁性樹脂で一括してモールドされた各搭載部の前
記小信号回路素子の特性の測定を行う工程と、前記絶縁性樹脂を各搭載部毎にダイシングにより分離す
る工程から構成されることを特徴とする請求項１記載の
混成集積回路装置の製造方法。
【請求項７】前記導電箔は銅、アルミニウム、鉄−ニ
ッケルのいずれかで構成されることを特徴とする請求項
６に記載された混成集積回路装置の製造方法。
【請求項８】前記小信号回路素子は半導体ベアチッ
プ、チップ回路部品のいずれかあるいは両方を固着され
ることを特徴とする請求項６に記載された混成集積回路
装置の製造方法。
【請求項９】前記接続手段は細線ワイヤーボンディン
グで形成されることを特徴とする請求項６に記載された
混成集積回路装置の製造方法。
【請求項１０】前記絶縁性樹脂はトランスファーモー
ルドで付着されることを特徴とする請求項６に記載され
た混成集積回路装置の製造方法。