JP2002141303A - 向上した濡れ性、障壁効率、デバイス信頼性を有する拡散障壁材料におけるSiの現場同時堆積 - Google Patents

向上した濡れ性、障壁効率、デバイス信頼性を有する拡散障壁材料におけるSiの現場同時堆積

Info

Publication number
JP2002141303A
JP2002141303A JP2001228053A JP2001228053A JP2002141303A JP 2002141303 A JP2002141303 A JP 2002141303A JP 2001228053 A JP2001228053 A JP 2001228053A JP 2001228053 A JP2001228053 A JP 2001228053A JP 2002141303 A JP2002141303 A JP 2002141303A
Authority
JP
Japan
Prior art keywords
silicon
barrier
copper
nitride
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001228053A
Other languages
English (en)
Inventor
Richard A Faust
エイ、ファウスト リチャード
Qing-Tang Jiang
− タン ジャン クイン
Joing-Ping Lu
− ピン ルー ジオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US09/895,520 external-priority patent/US7655555B2/en
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2002141303A publication Critical patent/JP2002141303A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 遷移金属−シリコン−窒化物からなる障壁
(106)を備えた銅相互接続層(110)を提供す
る。 【解決手段】 上記障壁(106)を形成するためSi
含有雰囲気内で反応性スパッタリングを行うことにより
遷移金属−窒化物をSiと同時に堆積させる。次に、上
記遷移金属−シリコン−窒化物からなる障壁(108)
の上に上記銅層(110)を良好な接着性をもって堆積
させる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、総じて半導体デバ
イスの相互接続層の分野に関し、特に銅相互接続層用拡
散障壁に関する。
【0002】
【従来技術】半導体デバイスの密度が増すにつれて、半
導体デバイスを互いに接続するための相互接続層に対す
る要求項目が増えてくる。したがって、そのような要求
の一つが伝統的なアルミニウム金属の相互接続層から銅
相互接続層への切り替えである。残念ながら、半導体製
造環境に適した銅エッチング法を求めるのは容易ではな
い。この銅エッチングの問題を克服するため、複数のダ
マシーン法が開発されている。
【0003】あるダマシーン法では、まずIMDが形成
される。このIMDにパターンを配列し、エッチングを
する。障壁層14と銅シード層を構造体上に堆積させ
る。この障壁層14は標準的にタンタル、窒化タンタ
ル、あるいはこの他の窒化二成分遷移金属である。前記
銅層は前記シード層上に電気メッキすることにより堆積
する。化学機械的研磨(CMD)を行うことによりIM
D16表面上の銅を除去することにより、図1に示すよ
うに銅製の相互接続層18が形成される。これによって
金属のエッチングを回避する。
【0004】
【発明が解決しようとする課題】銅は高い拡散性を有す
るため障壁層14を設ける必要がある。漏れ電流やトラ
ンジスタの汚染を起こす銅の拡散の防止性能では銅相互
接続層は、この層を封入する障壁材料に大きく依存す
る。障壁材料の基本要件としては、1)よい障壁効率、
2)よい銅の濡れ性、3)障壁ボンディングに対する強
い銅が求められる。これまで最も普通に使われてきた障
壁材料は、TiN,TaおよびTaNである。TaはT
iNよりもややよいが、TiNとTaはともに最初の要
件を十分に満たしてはいない。TiNあるいはTaを銅
相互接続層における障壁材料として用いる場合、バイア
やトレンチに障壁材料を比較的厚い層に形成する必要が
ある。この障壁層は、デバイスの形状が縮小するにつれ
て有効性が失われる。TaNは、略アモルファスな組織
を有するので、よい障壁効率を示す。しかし、TaN
は、後の2つの要件をあまりよく満たしていない。銅は
TaNの表面への濡れ性がよくない。結合力が弱いため
TaNから剥離しがちである。そのため、バイア充填時
に銅部分内に空隙を生じさせ、エレクトロマイグレーシ
ョン性能に悪影響を与える。金属−シリコン−窒化物
は、濡れ性が優れている。残念ながら、金属−シリコン
−窒化物の現在の形成方法は、実施が困難であり、形成
されたその膜の抵抗率が高い。
【0005】
【課題を解決するための手段】本発明は、遷移金属−シ
リコン−窒化物の障壁を有する銅製相互接続層に関する
ものである。遷移金属−窒化物は、Siを含む雰囲気中
で反応性スパッタ堆積を行うことにより、Siと同時に
堆積する。次に、銅は金属−シリコン−窒化物の障壁層
上に堆積形成される。
【0006】本発明の利点は、銅との接着性に優れ、低
抵抗である拡散障壁であって、高いスループットをもた
らし、実施することが容易な方法によって製造できる拡
散障壁を提供できることである。
【0007】図面に関連して本明細書を参照する当業界
の通常の熟練を有する者には、上記のおよびこの他の利
点も明らかであろう。
【0008】
【実施例】本発明を、銅製相互接続層に関連して以下に
記述する。当業界の普通の技能を有する者には、抵抗に
有意な増加がなく向上した濡れ性が求められるすべての
拡散障壁に本発明の利点が適用できることが了解できる
であろう。
【0009】図2に本発明による遷移金属−シリコン−
窒化物の拡散障壁106が示されている。中間絶縁体
(ILD)102と金属内絶縁体(IMD)104は、
半導体本体100の上に配設される。半導体本体100
は、トランジスタ(図示せず)とアイソレーション構造
体(図示せず)を含んでいる。半導体本体100は、さ
らに当業界で知られたこの他のデバイスや構造体を含む
ことができる。半導体本体100は、他の相互接続層
(図示せず)を含んでもよく、および/または相互接続
層をIMD104の上に形成してもよい。
【0010】ILD102およびIMD104の適切な
材料は当業界で知られている。ILD102は、同じま
たは異なった材料を含んでもよい。たとえば、ILD1
02とIMD104は、PETEOS(プラズマエンハ
ンストテトラエチオクシシラン)酸化物、あるいはゼロ
ゲル、FSG(フッ素添加珪酸ガラス)、HSQ(ハイ
ドロゲンシレスキサン)有機低k(low-k)材料等の低
k材料、あるいはこれらの組み合わせを含んでもよい。
【0011】拡散障壁106は、ILD102とIMD
104のなかに位置している。拡散障壁106は、遷移
金属−シリコン−窒化物を含む。たとえば、拡散障壁1
06は、TaSiNあるいはWSiNを含んでもよい。
銅110は、障壁106の上に位置している。遷移金属
−シリコン−窒化物拡散障壁106は、低抵抗であり、
FSGなどの絶縁体に対する濡れ性が優れている。遷移
金属−窒化物の銅に対する濡れ性が劣るが、金属−シリ
コン−窒化物の銅に対する濡れ性は優れている。金属−
シリコン−窒化物には抵抗率が高いものがあるが、本発
明によって形成された金属−シリコン−窒化物は、N:
Si比が低く保たれている(即ち、N:S<0.6)限
り金属−窒化物と同様な抵抗率を有している。Nの含有
量が高いことがSi34を形成させる原因と考えられて
いる。Si34は高い抵抗率を有し、金属−シリコン−
窒化物の膜の総合抵抗率を増大させる。
【0012】表1は、銅メタライゼーションようのT
a,TaN及びTaSiNを比較するものである。
【0013】表1に示すように、TaSiNはアモルフ
ァスであり、これに対して、TaNはアモルファスに略
近いだけである。アモルファス層は、銅の拡散経路とな
る結晶粒界を持たないため銅に対して良好な障壁になる
傾向がある。図4A〜4Dは、様々な結晶化度の拡散障
壁を有する銅相互接続層を示す。図4Aは、銅110が
拡散して通る粒子障壁を有するTaN障壁130を表
す。図4Bは、銅拡散障壁界面に少量のシリコンが存在
するTaN障壁を表す。図4Cは、アモルファスの上位
層132(たとえば、TaSiN)と結晶質の下位層1
30(たとえば、TaN)を表す。図4Dは、拡散障壁
106の全体がアモルファスである本発明を表す。
【0014】TaSiNの場合、銅に対するサイドウォ
ールの凝集は良好である。TaNの上では、銅は大きな
アイランドを形成する、したがってエレクトロマイグレ
ーションのために不利に働く空隙が銅層内に形成され
る。Ta上では、銅が形成するアイランドが小さいこと
は悪くはないがTaSiNの略連続の層よりは劣る。
【0015】本発明による拡散障壁106の形成法を図
3A−Eを参照して以下に述べる。図3Aでは、半導体
本体100は、ILD102およびIMD104の形成
を通して処理される。これには当業界で知られたアイソ
レーション構造体、トランジスタその他の所望のデバイ
スの形成を含む。ILD102とIMD104の形成の
適切な方法は当業界で知られている。ILD102とI
MD104は同じまたは異なった材料を含んでもよい。
たとえば、ILD102とIMD104は、PETEO
S酸化物、あるいはゼロゲル、FSG、HSQ、有機低
k材料等の低k材料あるいはこれらの組み合わせを含ん
でもよい。IMD104は、第1の相互接続層の一部で
あっても、あるいはその後のいずれかの相互接続層であ
ってもよい。
【0016】図3Bに示すように、トレンチをIMD1
04にエッチングにより形成する。バイアが望ましい場
合で、まだバイアが形成されていなければ、二重ダマシ
ーン法を用いてIMD104にはトレンチを、またIL
D102にはバイア122を形成してもよい。バイア接
続部がすでに完成している場合、トレンチ120だけを
エッチングで形成する。
【0017】次に、図3Cに示すように、拡散障壁10
6をIMD104の表面とトレンチ120の表面に形成
する。もしバイア接続部がまだ形成されていなければ、
バイア122の表面にも拡散障壁106を形成する。拡
散障壁106は、遷移金属−シリコン−窒化物を含む。
たとえば、拡散障壁106は、TaSiNあるいはWS
iNを含んでもよい。拡散障壁106の厚さは、平坦な
フィールドの上に250Åのオーダーで形成する。サイ
ドウォールの厚さは、構造体のトポグラフィ(表面形
状)にもよるがかなり小さく(たとえば、20−40
Å)なる。構造体を積極的に構成するほど、サイドウォ
ールの被覆性(coverage)が減少することになる。
【0018】遷移金属−シリコン−窒化物は、Siと遷
移金属−窒化物を同時に堆積させることにより形成され
る。遷移金属−窒化物は、反応性スパッタリングにより
堆積させる。Siを同時堆積させるにはSiを含有する
雰囲気を使用してもよい。SiH4,Si26またはS
i(NR34−この場合Rは有機リガンドである−など
のシリコン含有ガスをTaをターゲットとして窒素含有ガ
スとともに使用することができる。障壁膜106に含ま
れるSiの量は、シリコン含有ガスのガス流により制御
できる。この方法によれば、障壁膜106中のSi濃度
の制御において総合的な自由度が与えられる。望むなら
ば、堆積工程においてガス流を変化させることによりS
i濃度の線形的もしくは比線形的傾斜を障壁膜106の
中に形成することができる。これに代えて、TaSiタ
ーゲットを使用することもできる。
【0019】N:Si比を低く維持する。N:Si比を
低くすれば、シート抵抗が低くなる。低抵抗を確保する
ためにシート抵抗モニターを使用してもよい。
【0020】障壁膜106は低温(たとえば<〜250
°C)で堆積させることができる。低温は多層相互接続
層処理技術に適している。
【0021】物理的蒸着(PVD)システムが反応性ス
パッタリングに使用される。PVDシステムの標準型ポ
ンプシステムに改良を加えることが必要である。標準型
ポンプシステムには極低温ポンプを使用する。しかし、
極低温ポンプは、本発明には適切ではない。本発明を実
施するには、ターボポンプを追加する必要がある。
【0022】遷移金属−シリコン−窒化物の膜は、完全
にアモルファスであり、その後に形成する銅に対する好
適な濡れ性を有している。低い抵抗率はN:Si比を低
く維持することにより達成することができる。たとえ
ば、250μΩ/cm未満の抵抗率はすでに何度も達成
されている。遷移金属−シリコン−窒化物形成の上記の
方法は、現場以外(ex-situ)のプロセスよりも高いス
ループットが可能な現場(in-situ)プロセスである。
バキュームブレークは必要としないので、障壁酸化物の
形成を排除する。
【0023】図3Dに示すように、銅そう10が、遷移
金属−シリコン−窒化物の障壁層106の上に形成され
る。銅シード層106を最初に形成し、残りの銅を堆積
させるため電気メッキ工程を行うことにより銅層110
が形成される。障壁層106のシリコンは界面に銅−シ
リサイドを形成してもよい。この銅−シリサイドは、接
着性を向上させ、エレクトロマイグレーションのライフ
タイムを延長させることが期待される。
【0024】銅層110と障壁層106は、図2に示す
ようにIMD104と略同一平面になるように、たとえ
ばCMP(化学機械的研磨)により除去される。
【0025】遷移金属−シリコン−窒化物の拡散障壁1
06は、第1のあるいはそれに続くいずれかの相互接続
層に適用してもよい。さらに、この拡散障壁106は、
ひとつ、あるいはいくつかの、あるいはすべての相互接
続層に適用してもよい。
【0026】本発明を図示された実施例を参照しつつ記
述してきたが、この記述は制限的な意味で解釈されるよ
うに意図して行ったものではない。本発明のこれ以外の
実施例はもとより、図示された実施例の様々な変形例お
よび組み合わせは、以上の記述を参照すれば当業界の熟
練者にとって明白であろう。したがって、添付の特許請
求の範囲は上記の変形例および実施例を包含することを
意図している。
【0027】以上の説明に関して以下の項を開示する。 (1)拡散障壁を製造する方法は、遷移金属−シリコン
−窒化物を形成するため反応性スパッタリングを使用し
てシリコンと遷移金属窒化物を同時に堆積させるステッ
プを含む。 (2)(1)において、前記遷移金属−シリコン−窒化
物はTaSiNを含む。 (3)(1)において、前記反応性スパッタリングはシ
リコン含有雰囲気において行う。 (4)(3)において、前記シリコン含有雰囲気は、S
iH4,Si26およびSi(NR34、ここでRは有
機リカンドであり、を含む群の中から選ばれたシリコン
含有ガスを供給することにより形成される。 (5)(3)において、窒素含有ガスにより同時堆積を
行うステップで窒素を導入する、N:Si比は0.6未
満である。 (6)(1)において、前記反応性スパッタリングでは
タンタルのターゲットを使用する。 (7)(1)において、前記遷移金属−シリコン−窒化
物は、250Åのオーダーの平坦なフィールド厚さを有
する。 (8)集積回路を製造する方法は、半導体本体の上に絶
縁層を形成し、前記絶縁層にトレンチをエッチングし、
前記絶縁層上に、シリコン含有雰囲気内で前記トレンチ
の中に反応性スパッタリングにより形成された遷移金属
窒化物を含む遷移金属−シリコン−窒化物の層を形成
し、前記遷移金属−シリコン−窒化物の層の上に銅層を
形成するステップを含む集積回路を製造する方法。 (9)(8)において、前記遷移金属−シリコン−窒化
物はTaNを含む。 (10)(8)において、前記シリコン含有雰囲気は、
SiH4,Si26およびSi(NR34、ここでRは
有機リガンドであり、から成る群の中から選ばれたシリ
コン含有ガスを供給することにより形成される。 (11)(8)において、前記遷移金属−シリコン−窒
化物の層は250Åのオーダーの平坦なフィールド厚さ
を有している。 (12)(8)において、前記反応性スパッタリング
は、Taのターゲットと窒素含有ガスを利用する、N:
Si比は0.6未満である。
【0028】(13)遷移金属−シリコン−窒化物の障
壁(106)を有する銅製相互接続層(110)が提供
される。前記障壁(106)を形成するためSiを含有
する雰囲気内で反応性スパッタリングを行うことにより
遷移金属−窒化物をSiとともに同時に堆積させる。前
記銅層(110)は、遷移金属−シリコン−窒化物の障
壁(108)の上に良好な接着性をもって堆積される。 関連出願の相互参照 下記の同時出願は本願に関連しており、本願の一部とし
て援用する。 出願番号 出願日 発明者 60/150,996 08/27/1999 ルー他
【図面の簡単な説明】
【図1】図1は、従来技術の銅製相互接続層の断面図で
ある。
【図2】図2は、本発明による遷移金属−シリコン−窒
化物の拡散障壁を有する銅製相互接続層の断面図であ
る。
【図3】図3A−3Dは、本発明による、製造の様々な
段階における図2の相互接続層の断面図である。
【図4】図4A-4Dは、様々な結晶化度の拡散障壁を
有する銅製相互接続層の断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クイン − タン ジャン アメリカ合衆国 テキサス、オースチン、 ペインテッド シールド ドライブ 5325 (72)発明者 ジオン − ピン ルー アメリカ合衆国 テキサス、リチャードソ ン、 シルバーソーン ストリート 4128 Fターム(参考) 4K029 BA58 BC00 BD01 CA06 4M104 BB17 BB19 BB27 BB28 BB32 BB33 BB37 CC01 DD15 DD16 DD19 DD20 DD41 DD42 DD52 DD75 EE14 EE15 EE18 FF18 FF22 HH01 HH05 HH08 HH09 HH16

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 拡散障壁を製造する方法は、遷移金属−
    シリコン−窒化物を形成するため反応性スパッタリング
    を使用してシリコンと遷移金属窒化物を同時に堆積させ
    るステップを含む方法。
JP2001228053A 2000-07-27 2001-07-27 向上した濡れ性、障壁効率、デバイス信頼性を有する拡散障壁材料におけるSiの現場同時堆積 Pending JP2002141303A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US22124800P 2000-07-27 2000-07-27
US09/895,520 US7655555B2 (en) 1999-08-27 2001-06-28 In-situ co-deposition of Si in diffusion barrier material depositions with improved wettability, barrier efficiency, and device reliability
US221248 2001-06-28
US895520 2001-06-28

Publications (1)

Publication Number Publication Date
JP2002141303A true JP2002141303A (ja) 2002-05-17

Family

ID=26915624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001228053A Pending JP2002141303A (ja) 2000-07-27 2001-07-27 向上した濡れ性、障壁効率、デバイス信頼性を有する拡散障壁材料におけるSiの現場同時堆積

Country Status (2)

Country Link
JP (1) JP2002141303A (ja)
TW (1) TW541655B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098519A (ja) * 2011-11-07 2013-05-20 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013098519A (ja) * 2011-11-07 2013-05-20 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
TW541655B (en) 2003-07-11

Similar Documents

Publication Publication Date Title
US6881673B2 (en) Integrated deposition process for copper metallization
EP1233448B1 (en) Reliable interconnects with low via/contact resistance
US6242808B1 (en) Semiconductor device with copper wiring and semiconductor device manufacturing method
US6426289B1 (en) Method of fabricating a barrier layer associated with a conductor layer in damascene structures
US6933230B2 (en) Method for making interconnects and diffusion barriers in integrated circuits
US6207222B1 (en) Dual damascene metallization
US6797642B1 (en) Method to improve barrier layer adhesion
CN115332166A (zh) 具有自形成扩散阻挡层的低电阻率金属互连结构
US20120161320A1 (en) Cobalt metal barrier layers
US8508018B2 (en) Barrier layers
JPH09275142A (ja) 半導体の空隙を低温低圧で充填を行う処理方法
US7867889B2 (en) Method of forming an interconnect structure on an integrated circuit die
US6583053B2 (en) Use of a sacrificial layer to facilitate metallization for small features
CN100517684C (zh) 半导体器件及其制造方法
JP4169950B2 (ja) 半導体装置の製造方法
US6680249B2 (en) Si-rich surface layer capped diffusion barriers
CN116130411B (zh) 一种具备防止铜扩散结构的半导体制造方法
US7655555B2 (en) In-situ co-deposition of Si in diffusion barrier material depositions with improved wettability, barrier efficiency, and device reliability
EP1249867A2 (en) A metal barrier for copper interconnects that incorporates silicon in the metal barrier or at the copper/metal barrier interface
US6724087B1 (en) Laminated conductive lines and methods of forming the same
KR100896159B1 (ko) 반도체 장치 및 그 제조 방법
JP2002064139A (ja) 半導体装置の製造方法
KR100386628B1 (ko) 반도체 소자의 금속 배선 형성방법
US7169706B2 (en) Method of using an adhesion precursor layer for chemical vapor deposition (CVD) copper deposition
JP3269490B2 (ja) 半導体集積回路装置およびその製造方法