JP2002190837A - デジタルデータ伝送路システム - Google Patents
デジタルデータ伝送路システムInfo
- Publication number
- JP2002190837A JP2002190837A JP2001244394A JP2001244394A JP2002190837A JP 2002190837 A JP2002190837 A JP 2002190837A JP 2001244394 A JP2001244394 A JP 2001244394A JP 2001244394 A JP2001244394 A JP 2001244394A JP 2002190837 A JP2002190837 A JP 2002190837A
- Authority
- JP
- Japan
- Prior art keywords
- digital data
- circuit
- data transmission
- signal
- data stream
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Optical Communication System (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 デジタルデータ伝送路システムが、その設置
コストが低くてもデジタルデータストリームの無損失伝
送を保証するように構成することである。 【解決手段】 送信すべきデジタルデータストリームの
印加される送信器１１と、送信されたデジタルデータス
トリームの印加される受信器とを有する、とりわけデジ
タルオーディオデータを伝送するためのデジタルデータ
伝送路システムにおいて、送信器１１に信号適合回路１
２が前置接続されており、該信号適合回路は、送信器に
供給されるデジタルデータストリームの信号波形を、送
信器１１により無損失で伝送可能な信号波形に変換する
ように構成する。
コストが低くてもデジタルデータストリームの無損失伝
送を保証するように構成することである。 【解決手段】 送信すべきデジタルデータストリームの
印加される送信器１１と、送信されたデジタルデータス
トリームの印加される受信器とを有する、とりわけデジ
タルオーディオデータを伝送するためのデジタルデータ
伝送路システムにおいて、送信器１１に信号適合回路１
２が前置接続されており、該信号適合回路は、送信器に
供給されるデジタルデータストリームの信号波形を、送
信器１１により無損失で伝送可能な信号波形に変換する
ように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタルデータ伝
送路（区間）システム（ないし方式）に関し、特に送信
すべきデジタルデータストリームの印加される送信器
と、送信されたデジタルデータストリームの印加される
受信器とを有する、とりわけデジタルオーディオデータ
を伝送するためのデジタルデータ伝送路システムに関す
る。
送路（区間）システム（ないし方式）に関し、特に送信
すべきデジタルデータストリームの印加される送信器
と、送信されたデジタルデータストリームの印加される
受信器とを有する、とりわけデジタルオーディオデータ
を伝送するためのデジタルデータ伝送路システムに関す
る。
【０００２】
【従来の技術】この種のデジタルデータ伝送路システム
はこれまで例えば、ステレオ信号をソース機器、例えば
ＣＤプレーヤから無線でヘッドフォンに伝送するために
使用されている。
はこれまで例えば、ステレオ信号をソース機器、例えば
ＣＤプレーヤから無線でヘッドフォンに伝送するために
使用されている。
【０００３】
【発明が解決しようとする課題】この形式のこれまでの
データ伝送路システムの欠点は、これが１：１のデータ
伝送が不可能であること、すなわち無損失のデータ伝送
が不可能なことである。とりわけここではデータ圧縮ア
ルゴリズムが使用され、これによりメガヘルツ領域での
使用可能な伝送領域において機能性を確実にする。従っ
て例えばＣＤプレーヤとアクティブ形スピーカとの間の
高品質データ伝送に対しては公知の伝送路システムを使
用することができなかった。
データ伝送路システムの欠点は、これが１：１のデータ
伝送が不可能であること、すなわち無損失のデータ伝送
が不可能なことである。とりわけここではデータ圧縮ア
ルゴリズムが使用され、これによりメガヘルツ領域での
使用可能な伝送領域において機能性を確実にする。従っ
て例えばＣＤプレーヤとアクティブ形スピーカとの間の
高品質データ伝送に対しては公知の伝送路システムを使
用することができなかった。
【０００４】冒頭に述べた形式の従来のデジタルデータ
伝送路システムの別の欠点は、この伝送路システムが帯
域幅の制限のため、元の２チャネルのアナログ信号の伝
送に制限されることである。
伝送路システムの別の欠点は、この伝送路システムが帯
域幅の制限のため、元の２チャネルのアナログ信号の伝
送に制限されることである。
【０００５】損失のあるデータ伝送の欠点を克服するた
め、これまで比較的大きな構成部材コストを掛けてい
た。しかしこのことは実際的な実現には至らなかった。
なぜならこれに結び付くコストが高すぎるからである。
め、これまで比較的大きな構成部材コストを掛けてい
た。しかしこのことは実際的な実現には至らなかった。
なぜならこれに結び付くコストが高すぎるからである。
【０００６】アナログ信号の有線伝送分野では、いわゆ
るマルチコア構成が公知である。このマルチコア構成で
は、例えば舞台からマイクロフォンを介してアナログ信
号が離れたステーション、例えば記録送信車両に伝送さ
れる。アナログ信号のこの伝送形式には、比較的長く、
ケーブルによって克服すべき区間があるため損失が伴
い、また現場でマルチコアケーブルの設置作業が必要な
ためコストがかかる。
るマルチコア構成が公知である。このマルチコア構成で
は、例えば舞台からマイクロフォンを介してアナログ信
号が離れたステーション、例えば記録送信車両に伝送さ
れる。アナログ信号のこの伝送形式には、比較的長く、
ケーブルによって克服すべき区間があるため損失が伴
い、また現場でマルチコアケーブルの設置作業が必要な
ためコストがかかる。
【０００７】本発明の課題は、前記の欠点を克服するた
めのデジタルデータ伝送路システムを提供し、このデジ
タルデータ伝送路システムが、その設置コストが低くて
もデジタルデータストリームの無損失伝送を保証するよ
うに構成することである。
めのデジタルデータ伝送路システムを提供し、このデジ
タルデータ伝送路システムが、その設置コストが低くて
もデジタルデータストリームの無損失伝送を保証するよ
うに構成することである。
【０００８】
【課題を解決するための手段】この課題は、デジタルデ
ータ伝送路システムにおいて、送信器に信号適合回路が
前置接続されており、該信号適合回路は、送信器に供給
されるデジタルデータストリームの信号波形を、送信器
により無損失で伝送可能な信号波形に変換することによ
って解決される。さらに本発明の展開形態は、各従属請
求項に示すとおりである。必要に応じ参照をもって、こ
こに繰込み記載するものとする。受信器に信号適合回路
が後置接続されており、該信号適合回路は、受信された
デジタルデータストリームから、元のデータストリーム
に対応する信号波形を有するデジタルデータストリーム
を復元することが好ましい。送信器および受信器は無線
で（アンテナを介して）又はグラスファイバを介して通
信することが好ましい。アンテナは指向送信アンテナが
好ましい。送信周波数はＧＨｚ領域（とりわけ２．４６
５ＧＨｚ）であるか、又はＭＨｚ領域（とりわけ８６８
ＭＨｚ）であることが好ましい。信号適合部は振幅適合
部を含むことが好ましい。信号振幅はＴＴＬレベルに適
合されることが好ましい。信号波形適合は信号エッジの
適合を含むことが好ましい。信号エッジの急峻度（勾
配）が高められることが好ましい。
ータ伝送路システムにおいて、送信器に信号適合回路が
前置接続されており、該信号適合回路は、送信器に供給
されるデジタルデータストリームの信号波形を、送信器
により無損失で伝送可能な信号波形に変換することによ
って解決される。さらに本発明の展開形態は、各従属請
求項に示すとおりである。必要に応じ参照をもって、こ
こに繰込み記載するものとする。受信器に信号適合回路
が後置接続されており、該信号適合回路は、受信された
デジタルデータストリームから、元のデータストリーム
に対応する信号波形を有するデジタルデータストリーム
を復元することが好ましい。送信器および受信器は無線
で（アンテナを介して）又はグラスファイバを介して通
信することが好ましい。アンテナは指向送信アンテナが
好ましい。送信周波数はＧＨｚ領域（とりわけ２．４６
５ＧＨｚ）であるか、又はＭＨｚ領域（とりわけ８６８
ＭＨｚ）であることが好ましい。信号適合部は振幅適合
部を含むことが好ましい。信号振幅はＴＴＬレベルに適
合されることが好ましい。信号波形適合は信号エッジの
適合を含むことが好ましい。信号エッジの急峻度（勾
配）が高められることが好ましい。
【０００９】
【発明の実施の形態】従って本発明の要点は信号適合回
路であり、この信号適合回路が、送信すべきデジタルデ
ータストリームに対して信号波形変換を次のように行
う。すなわち、変換されたデジタルデータストリームが
問題なしに、すなわち無損失で送信器から送信できるよ
うに信号波形変換を行う。このデータストリームは受信
器により問題なしに受信され、引き続き受信装置により
処理することができる。しかし有利な変形実施例によれ
ば、受信側で元のデジタルデータストリームが次のよう
にして復元される。すなわち、受信装置において、送信
装置に対して相補的な信号適合回路が設けられており、
この信号適合回路がこのデータストリームの元の信号波
形を１：１で復元するのである。
路であり、この信号適合回路が、送信すべきデジタルデ
ータストリームに対して信号波形変換を次のように行
う。すなわち、変換されたデジタルデータストリームが
問題なしに、すなわち無損失で送信器から送信できるよ
うに信号波形変換を行う。このデータストリームは受信
器により問題なしに受信され、引き続き受信装置により
処理することができる。しかし有利な変形実施例によれ
ば、受信側で元のデジタルデータストリームが次のよう
にして復元される。すなわち、受信装置において、送信
装置に対して相補的な信号適合回路が設けられており、
この信号適合回路がこのデータストリームの元の信号波
形を１：１で復元するのである。
【００１０】本発明の信号適合回路は従来の構成素子に
より非常に安価に実現することができる。これによりデ
ジタルデータ伝送路システムを全体で安価に作製するこ
とができる。なぜならこのデジタルデータ伝送路システ
ムはその他の点では従来の安価の送信器および従来の安
価な受信器に基づくことができるからである。
より非常に安価に実現することができる。これによりデ
ジタルデータ伝送路システムを全体で安価に作製するこ
とができる。なぜならこのデジタルデータ伝送路システ
ムはその他の点では従来の安価の送信器および従来の安
価な受信器に基づくことができるからである。
【００１１】無損失デジタルデータ伝送に必要な送信周
波数は、それ自体公知のようにメガヘルツ領域とするこ
とができる。送受信過程をそれ自体でさらにノイズレス
に構成するため、送信周波数はギガヘルツ領域に配置さ
れる。ギガヘルツ領域の利点はさらに、比較的に広いバ
ンド幅を使用できることであり、これによりメガヘルツ
領域におけるよりも大きなデータストリームを伝送する
ことができる。
波数は、それ自体公知のようにメガヘルツ領域とするこ
とができる。送受信過程をそれ自体でさらにノイズレス
に構成するため、送信周波数はギガヘルツ領域に配置さ
れる。ギガヘルツ領域の利点はさらに、比較的に広いバ
ンド幅を使用できることであり、これによりメガヘルツ
領域におけるよりも大きなデータストリームを伝送する
ことができる。
【００１２】言い替えると本発明は、これまで無損失伝
送が安価な実現では不可能であったのは、送信すべきデ
ジタルデータストリームの信号波形を送信器（および受
信器）により無損失で処理することができなかったから
だという知識に基づくものである。なぜなら、デジタル
データストリームの振幅は最適には送信器（および受信
器）に適合されておらず、とりわけ形状、すなわちとり
わけデジタルデータストリームの信号のエッジが送信器
の条件に適合されていないからである。この欠点は、送
信装置における本発明の信号適合回路により克服され
る。
送が安価な実現では不可能であったのは、送信すべきデ
ジタルデータストリームの信号波形を送信器（および受
信器）により無損失で処理することができなかったから
だという知識に基づくものである。なぜなら、デジタル
データストリームの振幅は最適には送信器（および受信
器）に適合されておらず、とりわけ形状、すなわちとり
わけデジタルデータストリームの信号のエッジが送信器
の条件に適合されていないからである。この欠点は、送
信装置における本発明の信号適合回路により克服され
る。
【００１３】データ伝送が無損失であるため、本発明の
伝送路システムは、オーディオ信号を例えばアクティブ
形スピーカに高品質無線伝送するのに適する。
伝送路システムは、オーディオ信号を例えばアクティブ
形スピーカに高品質無線伝送するのに適する。
【００１４】請求項３１に記載された本発明の特に有利
な改善形態では、これまで伝送可能であった２つ以上の
オーディオチャネルであっても本発明のデジタルデータ
伝送路システムにより伝送することができ、これにより
本発明の伝送路システムはこれまでのマルチコア適用に
対して安価に、かつ信頼性を以て無損失で使用すること
ができる。
な改善形態では、これまで伝送可能であった２つ以上の
オーディオチャネルであっても本発明のデジタルデータ
伝送路システムにより伝送することができ、これにより
本発明の伝送路システムはこれまでのマルチコア適用に
対して安価に、かつ信頼性を以て無損失で使用すること
ができる。
【００１５】本発明のデジタルデータ伝送路システムの
それ自体確実な機能は請求項１３と１４の特徴部分によ
り保証される。即ち、データストリーム信号は矩形信号
に変換されること、また、送信側信号適合回路は、元の
デジタルデータストリームのクロック（ＷＬＣＫ，ＬＲ
ＣＫ）によりクロッキングされることが好ましい。
それ自体確実な機能は請求項１３と１４の特徴部分によ
り保証される。即ち、データストリーム信号は矩形信号
に変換されること、また、送信側信号適合回路は、元の
デジタルデータストリームのクロック（ＷＬＣＫ，ＬＲ
ＣＫ）によりクロッキングされることが好ましい。
【００１６】デジタル伝送路システムの有利な実施形態
が請求項１５から３１に、送信装置並びに受信装置につ
いて記載されている。この実施形態は従来の構成素子に
基づくものであり、この構成素子は集積回路の形態で、
従って最小のスペース需要の形態で安価に使用される。
即ち、受信側信号適合回路は、これから出力されるデジ
タルデータストリームのクロック（ＬＲＣＫ）によりク
ロッキングされることが好ましい。Ａ／Ｄ変換器を送信
側入力段として有し、送信側適合回路は、Ａ／Ｄ変換器
のクロック信号（ＷＣＬＫ、ＬＲＣＫ）によりクロッキ
ングされることが好ましい。送信側適合回路は、Ａ／Ｄ
変換器からのデジタル信号ストリームの振幅を送信器に
適合するため、フリップフロップ回路を有していること
が好ましい。送信側適合回路は、Ａ／Ｄ変換器からのデ
ジタル信号波形のエッジ急峻度を送信器に適合するた
め、ＮＡＮＤゲート回路を有していることが好ましい。
Ａ／Ｄ変換器にはバッファ回路が後置接続されているこ
とが好ましい。送信側適合回路は出力側に、信号変換回
路からのデジタルデータストリームのデータをシリアル
出力するため、インバータ回路を有していることが好ま
しい。送信側適合回路は出力段としてバッファ回路を有
していることが好ましい。このバッファ回路には振幅判
定回路が後置接続されていることが好ましい。Ｄ／Ａ変
換器を受信側出力段として有し、受信側適合回路は、そ
の信号適合機能に関して、送信側適合回路に対し相補的
に構成されていることが好ましい。受信側適合回路は、
Ｄ／Ａ変換器のクロック信号（ＬＲＣＫ）によりクロッ
キングされることが好ましい。受信側適合回路は、Ａ／
Ｄ変換器により作成された元のデータストリームの振幅
ゲインを、受信器により作成された元のデジタルデータ
ストリームから復元するために、フリップフロップ回路
を有していることが好ましい。受信側適合回路は、元の
デジタルデータストリームのエッジ急峻度を、受信器か
らのデジタルデータストリームから復元するために、Ｎ
ＡＮＤゲート回路を有していることが好ましい。受信器
にはバッファ回路が後置接続されていることが好まし
い。バッファ回路には振幅判定回路が前置接続されてい
ることが好ましい。受信側適合回路は、Ｄ／Ａ変換器に
前置接続されたインバータ回路を、デジタルデータスト
リームのデータをシリアル出力するために有することが
好ましい。受信側適合回路は、出力段としてバッファ回
路を有することが好ましい。このバッファ回路には振幅
カットオフ（ないしクリッピング）回路が前置接続され
ていることが好ましい。デジタルデータストリームはｎ
＞２個のチャネルで編成されており、該チャネルは、送
信側でデジタルマルチプレクサによってバスシステムに
マルチプレクスされており、該バスシステムは送信側適
合回路と接続されていることが好ましい。
が請求項１５から３１に、送信装置並びに受信装置につ
いて記載されている。この実施形態は従来の構成素子に
基づくものであり、この構成素子は集積回路の形態で、
従って最小のスペース需要の形態で安価に使用される。
即ち、受信側信号適合回路は、これから出力されるデジ
タルデータストリームのクロック（ＬＲＣＫ）によりク
ロッキングされることが好ましい。Ａ／Ｄ変換器を送信
側入力段として有し、送信側適合回路は、Ａ／Ｄ変換器
のクロック信号（ＷＣＬＫ、ＬＲＣＫ）によりクロッキ
ングされることが好ましい。送信側適合回路は、Ａ／Ｄ
変換器からのデジタル信号ストリームの振幅を送信器に
適合するため、フリップフロップ回路を有していること
が好ましい。送信側適合回路は、Ａ／Ｄ変換器からのデ
ジタル信号波形のエッジ急峻度を送信器に適合するた
め、ＮＡＮＤゲート回路を有していることが好ましい。
Ａ／Ｄ変換器にはバッファ回路が後置接続されているこ
とが好ましい。送信側適合回路は出力側に、信号変換回
路からのデジタルデータストリームのデータをシリアル
出力するため、インバータ回路を有していることが好ま
しい。送信側適合回路は出力段としてバッファ回路を有
していることが好ましい。このバッファ回路には振幅判
定回路が後置接続されていることが好ましい。Ｄ／Ａ変
換器を受信側出力段として有し、受信側適合回路は、そ
の信号適合機能に関して、送信側適合回路に対し相補的
に構成されていることが好ましい。受信側適合回路は、
Ｄ／Ａ変換器のクロック信号（ＬＲＣＫ）によりクロッ
キングされることが好ましい。受信側適合回路は、Ａ／
Ｄ変換器により作成された元のデータストリームの振幅
ゲインを、受信器により作成された元のデジタルデータ
ストリームから復元するために、フリップフロップ回路
を有していることが好ましい。受信側適合回路は、元の
デジタルデータストリームのエッジ急峻度を、受信器か
らのデジタルデータストリームから復元するために、Ｎ
ＡＮＤゲート回路を有していることが好ましい。受信器
にはバッファ回路が後置接続されていることが好まし
い。バッファ回路には振幅判定回路が前置接続されてい
ることが好ましい。受信側適合回路は、Ｄ／Ａ変換器に
前置接続されたインバータ回路を、デジタルデータスト
リームのデータをシリアル出力するために有することが
好ましい。受信側適合回路は、出力段としてバッファ回
路を有することが好ましい。このバッファ回路には振幅
カットオフ（ないしクリッピング）回路が前置接続され
ていることが好ましい。デジタルデータストリームはｎ
＞２個のチャネルで編成されており、該チャネルは、送
信側でデジタルマルチプレクサによってバスシステムに
マルチプレクスされており、該バスシステムは送信側適
合回路と接続されていることが好ましい。
【００１７】
【実施例】図１と図２に示された無線デジタルデータ伝
送路システムは２チャネル伝送路システムとして、例え
ばデジタルオーディオデータを伝送するために構成され
ている。しかしこのデジタル伝送路システムは２チャネ
ルに限定されるものではなく、目下に使用可能な手段に
より簡単に例えば３８４チャネルに拡張することができ
る。択一的にデータを「フォーマットなし」で、チャネ
ルに編成しないで伝送することもできる。
送路システムは２チャネル伝送路システムとして、例え
ばデジタルオーディオデータを伝送するために構成され
ている。しかしこのデジタル伝送路システムは２チャネ
ルに限定されるものではなく、目下に使用可能な手段に
より簡単に例えば３８４チャネルに拡張することができ
る。択一的にデータを「フォーマットなし」で、チャネ
ルに編成しないで伝送することもできる。
【００１８】まず２チャネル伝送路システムの送信装置
を図１に基づいて詳細に説明する。
を図１に基づいて詳細に説明する。
【００１９】図１に示されたデジタルデータ伝送路シス
テムの送信側装置は、入力側にアナログ／デジタル変換
器（以下、Ａ／Ｄ変換器と称する）１０を、出力側にデ
ジタルデータを送信するための送信器１１を有する。Ａ
／Ｄ変換器１０から出力された送信すべきデジタルデー
タストリームを完全な情報内容と共に送信器１１を介し
て、図２に示された受信装置に伝送することができるよ
うにするため、Ａ／Ｄ変換器１０と送信器１１との間に
は信号適合段（Anpassungsstufe）１２が配置されてい
る。この信号適合段は、Ａ／Ｄ変換器１０から出力され
たデータストリームを送信器１１への供給の前に、送信
器１１による受信器への無損失伝送が保証されるように
処理する。
テムの送信側装置は、入力側にアナログ／デジタル変換
器（以下、Ａ／Ｄ変換器と称する）１０を、出力側にデ
ジタルデータを送信するための送信器１１を有する。Ａ
／Ｄ変換器１０から出力された送信すべきデジタルデー
タストリームを完全な情報内容と共に送信器１１を介し
て、図２に示された受信装置に伝送することができるよ
うにするため、Ａ／Ｄ変換器１０と送信器１１との間に
は信号適合段（Anpassungsstufe）１２が配置されてい
る。この信号適合段は、Ａ／Ｄ変換器１０から出力され
たデータストリームを送信器１１への供給の前に、送信
器１１による受信器への無損失伝送が保証されるように
処理する。
【００２０】Ａ／Ｄ変換器１０は、有利には分解能が少
なくとも２４ビットであり、少なくとも９６ｋＨｚのサ
ンプリング速度を有する変換器である。このＡ／Ｄ変換
器は図示の実施例では２チャネルＡ／Ｄ変換器として使
用される。Ａ／Ｄ変換器１０は２つの入力端１３と１４
を、アナログ（ステレオ）信号をＡ／Ｄ変換器１０に供
給するために有する。Ａ／Ｄ変換器１０の出力端１５に
はデジタルデータストリームが印加される。このデジタ
ルデータストリームは、入力端１３，１４に供給された
元のアナログ信号のデジタル写像であり、例えばＳ／Ｐ
ＤＩＦフォーマットで存在する。Ａ／Ｄ変換器１０の２
つの別の出力端１６，１７には変換器のクロック信号が
印加される。とりわけ出力端１６には、ＷＬＣＫ信号
（ＷＬＣＫはワードクロックに対するものである）が印
加され、出力端１７にはＬＲＣＫ信号（ＬＲＣＫはレフ
ト・ライトクロックに対するものである）が印加され
る。出力端１５におけるＳ／ＰＤＩＦ信号ないしデータ
ストリームは、階段状の信号波形により、また典型的に
は０．５Ｖの振幅を特徴とする。少なくとも十分なバン
ド幅をデジタルデータストリームの伝送に対して保証す
るために、送信器１１（そして相応の受信器）がギガヘ
ルツ領域の周波数（或いはＭＨｚ領域の周波数）で駆動
される場合には、この信号波形を（通常の仕方では）無
損失で送信器１１を介して処理し、放射し、受信器によ
り無損失で受信することのできないことが判明した。こ
れらの状態を克服するために、Ａ／Ｄ変換器１０と送信
器１１との間には信号適合回路１２が接続される。この
信号適合回路を以下、詳細に説明する。
なくとも２４ビットであり、少なくとも９６ｋＨｚのサ
ンプリング速度を有する変換器である。このＡ／Ｄ変換
器は図示の実施例では２チャネルＡ／Ｄ変換器として使
用される。Ａ／Ｄ変換器１０は２つの入力端１３と１４
を、アナログ（ステレオ）信号をＡ／Ｄ変換器１０に供
給するために有する。Ａ／Ｄ変換器１０の出力端１５に
はデジタルデータストリームが印加される。このデジタ
ルデータストリームは、入力端１３，１４に供給された
元のアナログ信号のデジタル写像であり、例えばＳ／Ｐ
ＤＩＦフォーマットで存在する。Ａ／Ｄ変換器１０の２
つの別の出力端１６，１７には変換器のクロック信号が
印加される。とりわけ出力端１６には、ＷＬＣＫ信号
（ＷＬＣＫはワードクロックに対するものである）が印
加され、出力端１７にはＬＲＣＫ信号（ＬＲＣＫはレフ
ト・ライトクロックに対するものである）が印加され
る。出力端１５におけるＳ／ＰＤＩＦ信号ないしデータ
ストリームは、階段状の信号波形により、また典型的に
は０．５Ｖの振幅を特徴とする。少なくとも十分なバン
ド幅をデジタルデータストリームの伝送に対して保証す
るために、送信器１１（そして相応の受信器）がギガヘ
ルツ領域の周波数（或いはＭＨｚ領域の周波数）で駆動
される場合には、この信号波形を（通常の仕方では）無
損失で送信器１１を介して処理し、放射し、受信器によ
り無損失で受信することのできないことが判明した。こ
れらの状態を克服するために、Ａ／Ｄ変換器１０と送信
器１１との間には信号適合回路１２が接続される。この
信号適合回路を以下、詳細に説明する。
【００２１】信号適合回路１２は、入力段としてＳ／Ｐ
ＤＩＦ信号がＡ／Ｄ変換器１０の出力端１５から印加さ
れるバッファ回路１８を有する。このバッファ回路は５
つの並列に接続されたインバータ段１９〜２３からな
り、それらには直列に別の１つのインバータ段２４が前
置接続されている。このインバータ段２４の入力側はＡ
／Ｄ変換器１０の出力端１５に接続され、出力側は水晶
発振子２５を介してアースに接続されている。バッファ
回路１８により、信号適合回路１２のＡ／Ｄ変換器に及
ぼす反作用が阻止される。有利にはバッファ回路１８は
１つの集積６進インバータの６つのインバータ段からな
る。
ＤＩＦ信号がＡ／Ｄ変換器１０の出力端１５から印加さ
れるバッファ回路１８を有する。このバッファ回路は５
つの並列に接続されたインバータ段１９〜２３からな
り、それらには直列に別の１つのインバータ段２４が前
置接続されている。このインバータ段２４の入力側はＡ
／Ｄ変換器１０の出力端１５に接続され、出力側は水晶
発振子２５を介してアースに接続されている。バッファ
回路１８により、信号適合回路１２のＡ／Ｄ変換器に及
ぼす反作用が阻止される。有利にはバッファ回路１８は
１つの集積６進インバータの６つのインバータ段からな
る。
【００２２】出力段１８には適合回路中１２で、振幅適
合回路２６がフリップフロップ回路ないしデュアルフリ
ップフロップの形態で接続されている。バッファ回路１
８の出力端のデジタルデータストリームは、第１のフリ
ップフロップ２７のＤ入力端と、第２のフリップフロッ
プ２８のＤ入力端に供給される。２つのフリップフロッ
プ２７と２８のクロック入力端はＡ／Ｄ変換器１０のク
ロック出力端１７と接続されており、このクロック出力
端はＬＲＣＫクロックを導く。２つのフリップフロップ
２７，２８のＱ出力端には、回路１８の出力端に印加さ
れたデジタルデータストリームが出力される。このデジ
タルデータストリームは、ＴＴＬレベルないしＨＣレベ
ルに高められた振幅を有する。すなわち３Ｖの振幅に高
められている。このデータストリームはＮＡＮＤゲート
回路２９に供給される。
合回路２６がフリップフロップ回路ないしデュアルフリ
ップフロップの形態で接続されている。バッファ回路１
８の出力端のデジタルデータストリームは、第１のフリ
ップフロップ２７のＤ入力端と、第２のフリップフロッ
プ２８のＤ入力端に供給される。２つのフリップフロッ
プ２７と２８のクロック入力端はＡ／Ｄ変換器１０のク
ロック出力端１７と接続されており、このクロック出力
端はＬＲＣＫクロックを導く。２つのフリップフロップ
２７，２８のＱ出力端には、回路１８の出力端に印加さ
れたデジタルデータストリームが出力される。このデジ
タルデータストリームは、ＴＴＬレベルないしＨＣレベ
ルに高められた振幅を有する。すなわち３Ｖの振幅に高
められている。このデータストリームはＮＡＮＤゲート
回路２９に供給される。
【００２３】ＮＡＮＤゲート回路２９は４つのＮＡＮＤ
ゲート３０，３１，３２，３３を有する。ＮＡＮＤゲー
ト３０の２つの入力端はＡ／Ｄ変換器１０の出力端１７
と共通に接続されており、これによりＬＲＣＫクロック
が印加される。さらにＮＡＮＤゲート３０の２つの入力
端は抵抗３４を介して接続（接地）されている。ＮＡＮ
Ｄゲート３０の出力端はＮＡＮＤゲート３１の一方の入
力端と接続されており、その他方の入力端はフリップフ
ロップ２８のＱ出力端と接続されている。ＮＡＮＤゲー
ト３１の出力端はＮＡＮＤゲート３３の一方の入力端と
接続されており、その他方の入力端はＮＡＮＤゲート３
２の出力端と接続されている。ＮＡＮＤゲート３２の一
方の入力端はフリップフロップ２７のＱ出力端と接続さ
れており、ＮＡＮＤゲート３２の他方の入力端はＡ／Ｄ
変換器１０の出力端１７と接続されている。この出力端
１７はＬＲＣＫクロック信号を導く。ＮＡＮＤゲート３
３の出力端はＮＡＮＤゲート回路２９の出力端を形成す
る。この出力端にはデジタルデータストリームが印加さ
れ、そのエッジ（フランク）はＡ／Ｄ変換器１０の出力
端１５における元のデータストリームを基準に（に関）
して比較的に急峻に経過する。とりわけＮＡＮＤゲート
回路２９の出力端におけるデータストリームは矩形を有
し、一方、Ａ／Ｄ変換器の出力信号の信号波形は前に述
べたように台形形状（Trapez）を有する。
ゲート３０，３１，３２，３３を有する。ＮＡＮＤゲー
ト３０の２つの入力端はＡ／Ｄ変換器１０の出力端１７
と共通に接続されており、これによりＬＲＣＫクロック
が印加される。さらにＮＡＮＤゲート３０の２つの入力
端は抵抗３４を介して接続（接地）されている。ＮＡＮ
Ｄゲート３０の出力端はＮＡＮＤゲート３１の一方の入
力端と接続されており、その他方の入力端はフリップフ
ロップ２８のＱ出力端と接続されている。ＮＡＮＤゲー
ト３１の出力端はＮＡＮＤゲート３３の一方の入力端と
接続されており、その他方の入力端はＮＡＮＤゲート３
２の出力端と接続されている。ＮＡＮＤゲート３２の一
方の入力端はフリップフロップ２７のＱ出力端と接続さ
れており、ＮＡＮＤゲート３２の他方の入力端はＡ／Ｄ
変換器１０の出力端１７と接続されている。この出力端
１７はＬＲＣＫクロック信号を導く。ＮＡＮＤゲート３
３の出力端はＮＡＮＤゲート回路２９の出力端を形成す
る。この出力端にはデジタルデータストリームが印加さ
れ、そのエッジ（フランク）はＡ／Ｄ変換器１０の出力
端１５における元のデータストリームを基準に（に関）
して比較的に急峻に経過する。とりわけＮＡＮＤゲート
回路２９の出力端におけるデータストリームは矩形を有
し、一方、Ａ／Ｄ変換器の出力信号の信号波形は前に述
べたように台形形状（Trapez）を有する。
【００２４】ＮＡＮＤゲート回路２９にはインバータ回
路３４が、デジタルデータストリームをＮＡＮＤゲート
回路２９からシリアル出力するために接続されている。
インバータ回路３４は抵抗３５を介してＮＡＮＤゲート
回路２９の出力端と接続されている。詳細にはインバー
タ回路３４は４つのＥＸＯＲゲート３６，３７，３８，
３９を有している。ＥＸＯＲゲート３６の一方の入力端
はＮＡＮＤゲート回路２９の出力端と抵抗３５を介して
接続されており、ＥＸＯＲゲート３６の他方の入力端は
Ａ／Ｄ変換器１０のクロック出力端１６と接続されてい
る。このクロック出力端はＷＬＣＫクロックを導く。Ｅ
ＸＯＲゲート３６の出力端はＥＸＯＲゲート３８の出力
端およびＥＸＯＲゲート３９の出力端と接続されてお
り、これによりこれら出力端はインバータ回路３４の共
通の出力端を形成する。ＥＸＯＲゲート３７の２つの入
力端はインバータ回路３４に対する正の供給電圧（５Ｄ
ＶＤＤ）に接続されており、ＥＸＯＲゲート３７の出力
端はＥＸＯＲゲート３８の２つの入力端と接続されてい
る。ＥＸＯＲゲート３９の２つの入力端はアース（ＤＧ
ＮＤ）に接続されている。
路３４が、デジタルデータストリームをＮＡＮＤゲート
回路２９からシリアル出力するために接続されている。
インバータ回路３４は抵抗３５を介してＮＡＮＤゲート
回路２９の出力端と接続されている。詳細にはインバー
タ回路３４は４つのＥＸＯＲゲート３６，３７，３８，
３９を有している。ＥＸＯＲゲート３６の一方の入力端
はＮＡＮＤゲート回路２９の出力端と抵抗３５を介して
接続されており、ＥＸＯＲゲート３６の他方の入力端は
Ａ／Ｄ変換器１０のクロック出力端１６と接続されてい
る。このクロック出力端はＷＬＣＫクロックを導く。Ｅ
ＸＯＲゲート３６の出力端はＥＸＯＲゲート３８の出力
端およびＥＸＯＲゲート３９の出力端と接続されてお
り、これによりこれら出力端はインバータ回路３４の共
通の出力端を形成する。ＥＸＯＲゲート３７の２つの入
力端はインバータ回路３４に対する正の供給電圧（５Ｄ
ＶＤＤ）に接続されており、ＥＸＯＲゲート３７の出力
端はＥＸＯＲゲート３８の２つの入力端と接続されてい
る。ＥＸＯＲゲート３９の２つの入力端はアース（ＤＧ
ＮＤ）に接続されている。
【００２５】インバータ回路には適合回路１２の出力段
として、バッファ回路１８に類似するバッファ回路４０
が接続されている。このバッファ回路は並列に接続され
た５つのバッファ段４１〜４５を有する。これらのバッ
ファ回路４０は入力側でインバータ回路３４の出力端
と、出力側で振幅カットオフ（ないしクリッピング，Be
schneidung）回路４６と接続されている。この振幅カッ
トオフ回路は送信器１１の入力端４７と接続されてい
る。振幅カットオフ回路４６はバッファ段４８を有し、
その入力端と出力端は抵抗４９を介して互いに接続され
ている。バッファ段４１〜４５および４８は６進インバ
ータの６つのバッファ段とすることができる。
として、バッファ回路１８に類似するバッファ回路４０
が接続されている。このバッファ回路は並列に接続され
た５つのバッファ段４１〜４５を有する。これらのバッ
ファ回路４０は入力側でインバータ回路３４の出力端
と、出力側で振幅カットオフ（ないしクリッピング，Be
schneidung）回路４６と接続されている。この振幅カッ
トオフ回路は送信器１１の入力端４７と接続されてい
る。振幅カットオフ回路４６はバッファ段４８を有し、
その入力端と出力端は抵抗４９を介して互いに接続され
ている。バッファ段４１〜４５および４８は６進インバ
ータの６つのバッファ段とすることができる。
【００２６】従って前置接続された適合回路１２によ
り、送信器１１にはデジタルデータストリームが供給さ
れ、このデータストリームの信号波形はＡ／Ｄ変換器１
０の元のデータ信号ストリームから導出されたものであ
り、振幅およびエッジ急峻度の点で、このデータストリ
ームが送信器１１により問題なしに、すなわち無損失で
送信できるように設定されている。
り、送信器１１にはデジタルデータストリームが供給さ
れ、このデータストリームの信号波形はＡ／Ｄ変換器１
０の元のデータ信号ストリームから導出されたものであ
り、振幅およびエッジ急峻度の点で、このデータストリ
ームが送信器１１により問題なしに、すなわち無損失で
送信できるように設定されている。
【００２７】図２に基づき以下、本発明のデジタルデー
タ伝送路システムの受信装置を説明する。
タ伝送路システムの受信装置を説明する。
【００２８】受信装置は、アンテナ５１を備える受信器
５０を有する。この受信器は無線で送信器１１のアンテ
ナ１１ａと通信する。アンテナ１１ａと５１は選択的に
グラスファイバ伝送路システムにより置換することもで
きる。
５０を有する。この受信器は無線で送信器１１のアンテ
ナ１１ａと通信する。アンテナ１１ａと５１は選択的に
グラスファイバ伝送路システムにより置換することもで
きる。
【００２９】入力側に受信器５０を備える受信装置は出
力側にデジタル／アナログ変換器（以下、Ｄ／Ａ変換器
と称する）５２を有する。このＤ／Ａ変換器は有利には
少なくとも２４ビットの分解能と、少なくとも９６ｋＨ
ｚのサンプリング速度を有し、出力側ではバッファ／ロ
ーパスフィルタ回路５３と５４が後置接続されており、
その出力端には再生されたアナログ信号が印加される。
このアナログ信号は、図１の送信装置のＡ／Ｄ変換器１
０の入力端１３と１４に入力されたものである。受信器
５０とＤ／Ａ変換器５２との間には信号適合回路５５が
接続されている。この信号適合回路はその信号成形部分
において、図１の送信装置にある信号適合回路１２の相
補であり、その他の点では図１の装置に類似の前置接続
および後置接続されたバッファ回路を有する。
力側にデジタル／アナログ変換器（以下、Ｄ／Ａ変換器
と称する）５２を有する。このＤ／Ａ変換器は有利には
少なくとも２４ビットの分解能と、少なくとも９６ｋＨ
ｚのサンプリング速度を有し、出力側ではバッファ／ロ
ーパスフィルタ回路５３と５４が後置接続されており、
その出力端には再生されたアナログ信号が印加される。
このアナログ信号は、図１の送信装置のＡ／Ｄ変換器１
０の入力端１３と１４に入力されたものである。受信器
５０とＤ／Ａ変換器５２との間には信号適合回路５５が
接続されている。この信号適合回路はその信号成形部分
において、図１の送信装置にある信号適合回路１２の相
補であり、その他の点では図１の装置に類似の前置接続
および後置接続されたバッファ回路を有する。
【００３０】受信器５０の出力端５５には、バッファ回
路５７の形態にある振幅カットオフ（クリッピング）回
路５６が配置されており、その入力端と出力端は抵抗５
８を介して互いに接続されている。振幅カットオフ回路
５６にはバッファ回路５９が接続されており、このバッ
ファ回路は並列に接続された５つのバッファ段６０〜６
４を有する。
路５７の形態にある振幅カットオフ（クリッピング）回
路５６が配置されており、その入力端と出力端は抵抗５
８を介して互いに接続されている。振幅カットオフ回路
５６にはバッファ回路５９が接続されており、このバッ
ファ回路は並列に接続された５つのバッファ段６０〜６
４を有する。
【００３１】バッファ回路５９にはフリップフロップ回
路６５が接続されている。このフリップフロップ回路
は、Ａ／Ｄ変換器の出力端１５におけるデジタルデータ
ストリームの元の信号振幅を、約０．５Ｖのレベルで復
元するためのものである。このフリップフロップ回路は
２つのフリップフロップ６６と６７を有する。フリップ
フロップ６６のＤ入力端と、フリップフロップ６７のＤ
入力端とはバッファ回路の出力端と接続されている。フ
リップフロップ６６のクロック入力端と、フリップフロ
ップ６７のクロック入力端とはＤ／Ａ変換器５２のクロ
ック出力端６８と接続されており、このクロック出力端
はＬＲＣＫ信号を導く。フリップフロップ６６のＱ出力
端と、フリップフロップ６７のＱ出力端とは、振幅適合
回路６５に後置接続された信号エッジ適合回路と接続さ
れている。この信号エッジ適合回路はＮＡＮＤゲート回
路６９の形態にあり、４つのＮＡＮＤゲート７０，７
１，７２，７３を有する。
路６５が接続されている。このフリップフロップ回路
は、Ａ／Ｄ変換器の出力端１５におけるデジタルデータ
ストリームの元の信号振幅を、約０．５Ｖのレベルで復
元するためのものである。このフリップフロップ回路は
２つのフリップフロップ６６と６７を有する。フリップ
フロップ６６のＤ入力端と、フリップフロップ６７のＤ
入力端とはバッファ回路の出力端と接続されている。フ
リップフロップ６６のクロック入力端と、フリップフロ
ップ６７のクロック入力端とはＤ／Ａ変換器５２のクロ
ック出力端６８と接続されており、このクロック出力端
はＬＲＣＫ信号を導く。フリップフロップ６６のＱ出力
端と、フリップフロップ６７のＱ出力端とは、振幅適合
回路６５に後置接続された信号エッジ適合回路と接続さ
れている。この信号エッジ適合回路はＮＡＮＤゲート回
路６９の形態にあり、４つのＮＡＮＤゲート７０，７
１，７２，７３を有する。
【００３２】ＮＡＮＤゲート７０の一方の入力端はフリ
ップフロップ６７のＱ出力端と接続されている。ＮＡＮ
Ｄゲート７０の他方の入力端はＮＡＮＤゲート７１の出
力端と接続されている。ＮＡＮＤゲート７１の２つの入
力端はアース（ＤＧＮＤ）に接続されている。ＮＡＮＤ
ゲート７０の出力端はＮＡＮＤゲート７３の一方の入力
端と接続されている。ＮＡＮＤゲート７３の他方の入力
端はＮＡＮＤゲート７２の出力端と接続されており、Ｎ
ＡＮＤゲート７２の一方の入力端はフリップフロップ６
６のＱ出力端と、その他方の入力端はＤ／Ａ変換器のク
ロック出力端６８と接続されている。このクロック出力
端はＬＲＣＫ信号を導く。ＮＡＮＤゲート７３の出力端
はＮＡＮＤゲート回路６９の出力端を形成する。
ップフロップ６７のＱ出力端と接続されている。ＮＡＮ
Ｄゲート７０の他方の入力端はＮＡＮＤゲート７１の出
力端と接続されている。ＮＡＮＤゲート７１の２つの入
力端はアース（ＤＧＮＤ）に接続されている。ＮＡＮＤ
ゲート７０の出力端はＮＡＮＤゲート７３の一方の入力
端と接続されている。ＮＡＮＤゲート７３の他方の入力
端はＮＡＮＤゲート７２の出力端と接続されており、Ｎ
ＡＮＤゲート７２の一方の入力端はフリップフロップ６
６のＱ出力端と、その他方の入力端はＤ／Ａ変換器のク
ロック出力端６８と接続されている。このクロック出力
端はＬＲＣＫ信号を導く。ＮＡＮＤゲート７３の出力端
はＮＡＮＤゲート回路６９の出力端を形成する。
【００３３】Ａ／Ｄ変換器１０の出力端１５におけるデ
ジタルデータストリームの元のエッジ急峻度を復元する
ＮＡＮＤゲート段６９にはインバータ回路７４が接続さ
れている。このインバータ回路は４つのＥＸＯＲ回路７
５，７６，７７，７８を有し、ＮＡＮＤゲート回路６９
からのデジタルデータストリームのデータをシリアル出
力するのに用いる。ＥＸＯＲゲート７５の一方の入力端
はその出力端およびＮＡＮＤゲート７６の一方の入力端
と接続されている。またＥＸＯＲゲート７５の他方の入
力端はＮＡＮＤゲート回路６９の出力端（ＮＡＮＤゲー
ト７３の出力端）と接続されている。ＥＸＯＲゲート７
６の他方の入力端は、Ｄ／Ａ変換器５２のＷＬＣＫ信号
を導くクロック出力端と接続されており、また、ＥＸＯ
Ｒゲート７６の出力端はＥＸＯＲゲート７７の２つの入
力端およびＥＸＯＲゲート７８の出力端と接続されてい
る。ＥＸＯＲゲート７８の２つの入力端はインバータ回
路７４の正の供給電圧に接続されている。ＥＸＯＲゲー
ト７７の出力端はインバータ回路７４の出力端を形成す
る。
ジタルデータストリームの元のエッジ急峻度を復元する
ＮＡＮＤゲート段６９にはインバータ回路７４が接続さ
れている。このインバータ回路は４つのＥＸＯＲ回路７
５，７６，７７，７８を有し、ＮＡＮＤゲート回路６９
からのデジタルデータストリームのデータをシリアル出
力するのに用いる。ＥＸＯＲゲート７５の一方の入力端
はその出力端およびＮＡＮＤゲート７６の一方の入力端
と接続されている。またＥＸＯＲゲート７５の他方の入
力端はＮＡＮＤゲート回路６９の出力端（ＮＡＮＤゲー
ト７３の出力端）と接続されている。ＥＸＯＲゲート７
６の他方の入力端は、Ｄ／Ａ変換器５２のＷＬＣＫ信号
を導くクロック出力端と接続されており、また、ＥＸＯ
Ｒゲート７６の出力端はＥＸＯＲゲート７７の２つの入
力端およびＥＸＯＲゲート７８の出力端と接続されてい
る。ＥＸＯＲゲート７８の２つの入力端はインバータ回
路７４の正の供給電圧に接続されている。ＥＸＯＲゲー
ト７７の出力端はインバータ回路７４の出力端を形成す
る。
【００３４】インバータ回路７４の出力端は振幅カット
オフ回路７９と接続されており、振幅判定回路は１つの
バッファ段８０を有する。このバッファ段の入力端と出
力端は抵抗８１によって互いに接続されている。このバ
ッファ段は反転された６進インバータの一部を形成し、
その残りの５つのバッファ段８２〜８６はバッファ回路
８７の並列に接続された段を形成する。この並列に接続
された段は、振幅カットオフ回路７９と、Ｄ／Ａ変換器
５２のデータストリーム入力端８８との間に接続されて
いる。従って入力端８８には、Ａ／Ｄ変換器１０の出力
端１５におけるデータストリームに相応する、復元（再
生）されたデジタルデータストリームが印加される。こ
のデジタルデータストリームは図示の実施例ではＳ／Ｐ
ＤＩＦデータストリームであり、Ｄ／Ａ変換器５２によ
り問題なしにアナログ信号に変換することができる。
オフ回路７９と接続されており、振幅判定回路は１つの
バッファ段８０を有する。このバッファ段の入力端と出
力端は抵抗８１によって互いに接続されている。このバ
ッファ段は反転された６進インバータの一部を形成し、
その残りの５つのバッファ段８２〜８６はバッファ回路
８７の並列に接続された段を形成する。この並列に接続
された段は、振幅カットオフ回路７９と、Ｄ／Ａ変換器
５２のデータストリーム入力端８８との間に接続されて
いる。従って入力端８８には、Ａ／Ｄ変換器１０の出力
端１５におけるデータストリームに相応する、復元（再
生）されたデジタルデータストリームが印加される。こ
のデジタルデータストリームは図示の実施例ではＳ／Ｐ
ＤＩＦデータストリームであり、Ｄ／Ａ変換器５２によ
り問題なしにアナログ信号に変換することができる。
【発明の効果】本発明の基本構成（請求項１）により、
その設置コストが低くてもデジタルデータストリームの
無損失伝送を確保しうるデジタルデ−タ伝送路システム
が実現される。本発明の各従属請求項の夫々の特徴によ
って、さらにその器械的な展開が実現される。
その設置コストが低くてもデジタルデータストリームの
無損失伝送を確保しうるデジタルデ−タ伝送路システム
が実現される。本発明の各従属請求項の夫々の特徴によ
って、さらにその器械的な展開が実現される。
【図１】有利には２チャネルデジタルオーディオ伝送路
システムの送信装置である。
システムの送信装置である。
【図２】有利には２チャネルデジタルオーディオ伝送路
システムの受信装置である。
システムの受信装置である。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年１月２３日（２００２．１．２
３）
３）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】バッファ回路５９にはフリップフロップ回
路６５が接続されている。このフリップフロップ回路
は、Ａ／Ｄ変換器の出力端１５におけるデジタルデータ
ストリームの元の信号振幅を、約０．５Ｖのレベルで復
元するためのものである。このフリップフロップ回路は
２つのフリップフロップ６６と６７を有する。フリップ
フロップ６６のＤ入力端と、フリップフロップ６７のＤ
入力端とはバッファ回路５９の出力端と接続されてい
る。フリップフロップ６６のクロック入力端と、フリッ
プフロップ６７のクロック入力端とはＤ／Ａ変換器５２
のクロック出力端６８と接続されており、このクロック
出力端はＬＲＣＫ信号を導く。フリップフロップ６６の
Ｑ出力端と、フリップフロップ６７のＱ出力端とは、振
幅適合回路６５に後置接続された信号エッジ適合回路と
接続されている。この信号エッジ適合回路はＮＡＮＤゲ
ート回路６９の形態にあり、４つのＮＡＮＤゲート７
０，７１，７２，７３を有する。
路６５が接続されている。このフリップフロップ回路
は、Ａ／Ｄ変換器の出力端１５におけるデジタルデータ
ストリームの元の信号振幅を、約０．５Ｖのレベルで復
元するためのものである。このフリップフロップ回路は
２つのフリップフロップ６６と６７を有する。フリップ
フロップ６６のＤ入力端と、フリップフロップ６７のＤ
入力端とはバッファ回路５９の出力端と接続されてい
る。フリップフロップ６６のクロック入力端と、フリッ
プフロップ６７のクロック入力端とはＤ／Ａ変換器５２
のクロック出力端６８と接続されており、このクロック
出力端はＬＲＣＫ信号を導く。フリップフロップ６６の
Ｑ出力端と、フリップフロップ６７のＱ出力端とは、振
幅適合回路６５に後置接続された信号エッジ適合回路と
接続されている。この信号エッジ適合回路はＮＡＮＤゲ
ート回路６９の形態にあり、４つのＮＡＮＤゲート７
０，７１，７２，７３を有する。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
フロントページの続き (72)発明者 ヴェルナー バウエル ドイツ連邦共和国 97497 ディンゴルス ハウゼン ビシュヴィンダー シュトラー セ 11 Ｆターム(参考） 5K002 AA01 AA03 DA05 FA01 GA02 5K029 AA03 CC01 DD28 DD29 FF01 GG05 5K046 AA05 AA07 EE59 5K067 AA13 BB12 DD51 EE33 EE37 FF40 KK02
Claims (32)
- 【請求項１】 送信すべきデジタルデータストリームの
印加される送信器（１１）と、送信されたデジタルデー
タストリームの印加される受信器（５０）とを有するデ
ジタルデータ伝送路システムにおいて、 送信器（１１）に信号適合回路（１２）が前置接続され
ており、 該信号適合回路は、送信器に供給されるデジタルデータ
ストリームの信号波形を、送信器（１１）により無損失
で伝送可能な信号波形に変換する、ことを特徴とするデ
ジタルデータ伝送路システム。 - 【請求項２】 受信器（５０）に信号適合回路（５５）
が後置接続されており、 該信号適合回路は、受信されたデジタルデータストリー
ムから、元のデータストリームに対応する信号波形を有
するデジタルデータストリームを復元する、請求項１記
載のデジタルデータ伝送路システム。 - 【請求項３】 送信器（１１）および受信器（５０）は
無線で通信する、請求項１または２記載のデジタルデー
タ伝送路システム。 - 【請求項４】 送信器（１１）および受信器（５０）は
グラスファイバを介して通信する、請求項３記載のデジ
タルデータ伝送路システム。 - 【請求項５】 送信器（１１）および受信器（５０）は
アンテナ（１１ａ，５１）を介して通信する、請求項３
記載のデジタルデータ伝送路システム。 - 【請求項６】 アンテナ（１１ａ，５１）は指向送信ア
ンテナである、請求項５記載のデジタルデータ伝送路シ
ステム。 - 【請求項７】 送信周波数はＧＨｚ領域にある、請求項
１から６までのいずれか１項記載のデジタルデータ伝送
路システム。 - 【請求項８】 送信周波数はＭＨｚ領域にある、請求項
７記載のデジタルデータ伝送路システム。 - 【請求項９】 信号適合部は振幅適合部を含む、請求項
１から８までのいずれか１項記載のデジタルデータ伝送
路システム。 - 【請求項１０】 信号振幅はＴＴＬレベルに適合され
る、請求項９記載のデジタルデータ伝送路システム。 - 【請求項１１】 信号波形適合は信号エッジの適合を含
む、請求項１から１０までのいずれか１項記載のデジタ
ルデータ伝送路システム。 - 【請求項１２】 信号エッジの急峻度が高められる、請
求項１１記載のデジタルデータ伝送路システム。 - 【請求項１３】 データストリーム信号は矩形信号に変
換される、請求項１２記載のデジタルデータ伝送路シス
テム。 - 【請求項１４】 送信側信号適合回路（１２）は、元の
デジタルデータストリームのクロック（ＷＬＣＫ、ＬＲ
ＣＫ）によりクロッキングされる、請求項１から１３ま
でのいずれか１項記載のデジタルデータ伝送路システ
ム。 - 【請求項１５】 受信側信号適合回路（５５）は、これ
から出力されるデジタルデータストリームのクロック
（ＬＲＣＫ）によりクロッキングされる、請求項１から
１４までのいずれか１項記載のデジタルデータ伝送路シ
ステム。 - 【請求項１６】 Ａ／Ｄ変換器（１０）を送信側入力段
として有し、 送信側適合回路（１２）は、Ａ／Ｄ変換器（１０）のク
ロック信号（ＷＣＬＫ、ＬＲＣＫ）によりクロッキング
される、請求項１から１５までのいずれか１項記載のデ
ジタルデータ伝送路システム。 - 【請求項１７】 送信側適合回路（１２）は、Ａ／Ｄ変
換器（１０）からのデジタル信号ストリームの振幅を送
信器（１１）に適合するため、フリップフロップ回路
（２６）を有している、請求項１６記載のデジタルデー
タ伝送路システム。 - 【請求項１８】 送信側適合回路（１２）は、Ａ／Ｄ変
換器（１０）からのデジタル信号波形のエッジ急峻度を
送信器（１１）に適合するため、ＮＡＮＤゲート回路
（２９）を有している、請求項１６または１７記載のデ
ジタルデータ伝送路システム。 - 【請求項１９】 Ａ／Ｄ変換器（１０）にはバッファ回
路（１８）が後置接続されている、請求項１６から１８
までのいずれか１項記載のデジタルデータ伝送路システ
ム。 - 【請求項２０】 送信側適合回路（１２）は出力側に、
信号変換回路（２６，２９）からのデジタルデータスト
リームのデータをシリアル出力するため、インバータ回
路（３４）を有している、請求項１６から１９までのい
ずれか１項記載のデジタルデータ伝送路システム。 - 【請求項２１】 送信側適合回路（１２）は出力段とし
てバッファ回路（４０）を有している、請求項１６から
２０までのいずれか１項記載のデジタルデータ伝送路シ
ステム。 - 【請求項２２】 バッファ回路（４０）には振幅判定回
路（４１）が後置接続されている、請求項２１記載のデ
ジタルデータ伝送路システム。 - 【請求項２３】 Ｄ／Ａ変換器（５２）を受信側出力段
として有し、 受信側適合回路（５５）は、その信号適合機能に関し
て、送信側適合回路（１２）に対し相補的に構成されて
いる、請求項１６から２２までのいずれか１項記載のデ
ジタルデータ伝送路システム。 - 【請求項２４】 受信側適合回路（５５）は、Ｄ／Ａ変
換器（５２）のクロック信号（ＬＲＣＫ）によりクロッ
キングされる、請求項２３記載のデジタルデータ伝送路
システム。 - 【請求項２５】 受信側適合回路（５５）は、Ａ／Ｄ変
換器により作成された元のデータストリームの振幅ゲイ
ンを、受信器（５０）により作成された元のデジタルデ
ータストリームから復元するために、フリップフロップ
回路（６５）を有している、請求項２３または２４記載
のデジタルデータ伝送路システム。 - 【請求項２６】 受信側適合回路（５５）は、元のデジ
タルデータストリームのエッジ急峻度を、受信器（５
０）からのデジタルデータストリームから復元するため
に、ＮＡＮＤゲート回路（６９）を有している、請求項
２３から２５までのいずれか１項記載のデジタルデータ
伝送路システム。 - 【請求項２７】 受信器（５０）にはバッファ回路（５
９）が後置接続されている、請求項２３から２６までの
いずれか１項記載のデジタルデータ伝送路システム。 - 【請求項２８】 バッファ回路（５９）には振幅判定回
路（５６）が前置接続されている、請求項２７記載のデ
ジタルデータ伝送路システム。 - 【請求項２９】 受信側適合回路（５５）は、Ｄ／Ａ変
換器（５２）に前置接続されたインバータ回路（７４）
を、デジタルデータストリームのデータをシリアル出力
するために有する、請求項２３から２８までのいずれか
１項記載のデジタルデータ伝送路システム。 - 【請求項３０】 受信側適合回路（５５）は、出力段と
してバッファ回路（８７）を有する、請求項２３から２
９までのいずれか１項記載のデジタルデータ伝送路シス
テム。 - 【請求項３１】 バッファ回路（８７）には振幅カット
オフ（ないしクリッピング）回路（７９）が前置接続さ
れている、請求項３０記載のデジタルデータ伝送路シス
テム。 - 【請求項３２】 デジタルデータストリームはｎ＞２個
のチャネルで編成されており、 該チャネルは、送信側でデジタルマルチプレクサによっ
てバスシステムにマルチプレクスされており、 該バスシステムは送信側適合回路と接続されている、請
求項１から３１までのいずれか１項記載のデジタルデー
タ伝送路システム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10039187.7 | 2000-08-10 | ||
| DE10039187A DE10039187A1 (de) | 2000-08-10 | 2000-08-10 | Drahtfreie digitale Datenübertragungsstrecke |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002190837A true JP2002190837A (ja) | 2002-07-05 |
Family
ID=7652056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001244394A Withdrawn JP2002190837A (ja) | 2000-08-10 | 2001-08-10 | デジタルデータ伝送路システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020044075A1 (ja) |
| EP (1) | EP1179933A2 (ja) |
| JP (1) | JP2002190837A (ja) |
| DE (1) | DE10039187A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117295096B (zh) * | 2023-11-24 | 2024-02-09 | 武汉市豪迈电力自动化技术有限责任公司 | 基于5g短共享的智能电表数据传输方法及系统 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4291405A (en) * | 1979-09-07 | 1981-09-22 | Bell Telephone Laboratories, Incorporated | Error reduction speech communication system |
| JPS5665309A (en) * | 1979-10-26 | 1981-06-03 | Sony Corp | Time-axis converter |
| US4737969A (en) * | 1987-01-28 | 1988-04-12 | Motorola, Inc. | Spectrally efficient digital modulation method and apparatus |
| US4816830A (en) * | 1987-09-14 | 1989-03-28 | Cooper James C | Waveform shaping apparatus and method |
| DE3941265A1 (de) * | 1989-12-14 | 1991-06-20 | Standard Elektrik Lorenz Ag | Verfahren und vorrichtung zur aufbereitung eines basisbandsignals in einem digitalen richtfunksystem |
| US5194865A (en) * | 1991-12-06 | 1993-03-16 | Interbold | Analog-to-digital converter circuit having automatic range control |
| US5287107A (en) * | 1992-06-05 | 1994-02-15 | Hewlett-Packard Company | Optical isolation amplifier with sigma-delta modulation |
| DE4341488A1 (de) * | 1993-12-06 | 1994-07-07 | Josef Forster | Einrichtung zur Erzeugung von Nullstellen im Leistungsdichtespektrum eines zeit- und wertdiskreten Signals |
| JPH11275696A (ja) * | 1998-01-22 | 1999-10-08 | Sony Corp | ヘッドホン、ヘッドホンアダプタおよびヘッドホン装置 |
| US6466832B1 (en) * | 1998-08-24 | 2002-10-15 | Altec Lansing R & D Center Israel | High quality wireless audio speakers |
| WO2001015321A1 (en) * | 1999-08-23 | 2001-03-01 | Pr Electronics A/S | Apparatus for analogue information transfer |
-
2000
- 2000-08-10 DE DE10039187A patent/DE10039187A1/de not_active Withdrawn
-
2001
- 2001-08-10 EP EP01119378A patent/EP1179933A2/de not_active Withdrawn
- 2001-08-10 JP JP2001244394A patent/JP2002190837A/ja not_active Withdrawn
- 2001-08-10 US US09/927,450 patent/US20020044075A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20020044075A1 (en) | 2002-04-18 |
| DE10039187A1 (de) | 2002-02-21 |
| EP1179933A2 (de) | 2002-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6078622A (en) | Distributed digital radio system | |
| AU2039500A (en) | Digital wireless loudspeaker system | |
| US6931074B1 (en) | Transmitter having programmable transmission parameters temporally aligned with payload and method therefor | |
| CN101098168A (zh) | 用于听力装置的蓝牙传输装置和相应的传输方法 | |
| US20110076947A1 (en) | Integrated wireless transceiver and audio processor | |
| CN105610450B (zh) | 一种宽带广播发射方法及系统 | |
| JP2002190837A (ja) | デジタルデータ伝送路システム | |
| US20070189411A1 (en) | Audio encoding and transmission method | |
| CN1156997C (zh) | 无线电通信设备 | |
| JP4728973B2 (ja) | Ｆｍ送信機、ならびにそれを用いた電子機器、自動選局方法 | |
| CN113740841B (zh) | 一种基于usrp的软件化二次监视雷达信号处理系统 | |
| KR101551033B1 (ko) | 디지털 아날로그 방송의 전환 방법 및 전환 장치 | |
| US8089860B2 (en) | Data transmission system and method | |
| CN219322461U (zh) | 娱乐屏的音频接口通信装置及车辆 | |
| CN121012727B (zh) | 毫米波发射机调制装置及方法 | |
| US20030142839A1 (en) | Transmitting and reproducing stereophonic audio signals | |
| JP4892466B2 (ja) | アナログデジタル回路 | |
| KR20120086977A (ko) | 차량용 통합 수신 시스템 | |
| US9454968B2 (en) | Digital audio transmitter and receiver | |
| TW200625816A (en) | Data slicer with source degradation structure | |
| EP1978664A1 (en) | Transmitting data packets over an air interface | |
| CN113573186B (zh) | 一种无线麦克风及无线传音系统 | |
| CN209517104U (zh) | 一种经济型带rds的数字调频激励器 | |
| JP5834501B2 (ja) | 音声デジタルｓｔｌ装置及びａｅｓ信号伝送方法 | |
| US7142579B2 (en) | Apparatus for providing high quality audio output by median filter in audio systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20081104 |