JP2002246802A - 半導体スイッチ、移相回路及び減衰器 - Google Patents

Abstract

(57)【要約】 【課題】 半導体素子のオンオフ動作をスイッチングに
用いた半導体スイッチにおいて、小型でアイソレーショ
ンの高い半導体スイッチを得ることを目的とする。 【解決手段】 主線路と接地との間において、外部から
の制御信号に基づいてオン動作又はオフ動作することに
より、オン抵抗状態又はオフ容量状態になる半導体素子
と、半導体素子の接地側電極に直列に接続された容量性
素子と、容量性素子に並列に接続された高抵抗とを設け
るようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は半導体スイッチに
関し、例えば移相器、減衰器に設けられた半導体スイッ
チに関するものである。

【０００２】

【従来の技術】従来、この種の半導体スイッチとして
は、３端子を有し、共通端子を他の２つの端子のうちど
ちらか一方の端子に切換える単極双投開閉器（ＳＰＤ
Ｔ）スイッチがある。

【０００３】そして、このＳＰＤＴスイッチは、他の２
つの端子に電気長の異なる線路がそれぞれ設けられるこ
とにより、当該電気長に応じて位相のずれた信号を他の
２つの端子からそれぞれ出力することができ、移相器と
して利用することができる。

【０００４】図１４は、実際にＳＰＤＴスイッチが移相
器に用いられた一例であり、１４ＴＨ エー・アイ・エ
ー・エー・インターナショナル・コニュニケーション・
サテライト・システムス・コンファレンス・アンド・エ
グシビットに示されている。

【０００５】このＳＰＤＴスイッチは、ＦＥＴのドレイ
ン・ソース電極間に並列にインダクタを設けることによ
りスイッチとし、電気長の異なる線路を切換える移相器
を含む多ビット移相器である。

【０００６】図１５は、従来の移相回路の構成を示す。
図１５において、１は入力端子、２は出力端子、３は第
１のＦＥＴ（Field Effect Transistor：電界効果トラ
ンジスタ）、４は第１のＦＥＴのドレイン・ソース電極
間に並列接続されたインダクタ、５は第２のＦＥＴ、６
は第２のＦＥＴのドレイン・ソース電極間に並列接続さ
れたインダクタ、７は所望の移相量を得るための電気長
の線路（以下、これを移相線路と呼ぶ）、８は基準とな
る電気長の線路（以下、これを基準線路と呼ぶ）、１１
は第１のＦＥＴ３をオンオフ制御するための第１の制御
端子、１２は第２のＦＥＴ５をオンオフ制御するための
第２の制御端子である。因みに、第１の制御端子１１は
第１のＦＥＴ３のゲートに接続され、第２の制御端子１
２は第２のＦＥＴ５のゲートに接続されている。

【０００７】ＦＥＴ３は、制御端子１１に０［Ｖ］の電
圧が印加されると、オン動作することにより、抵抗状態
（以下、これをオン抵抗状態と呼ぶ）となり、その抵抗
値は理想的には０［Ω］である。

【０００８】一方、ＦＥＴ３は、制御端子１１にピンチ
オフ電圧（Ｖｐ）以上の電圧が印加されると、オフ動作
することにより、容量状態（以下、これをオフ容量状態
と呼ぶ）となる。

【０００９】ここで、ＦＥＴ３が容量状態となる場合、
当該ＦＥＴ３には、ドレイン・ソース電極間にインダク
タ６が並列接続されているため、オフ容量状態となるＦ
ＥＴ３とインダクタ４とにより並列共振回路を構成し得
るようになされている。

【００１０】従って、ＦＥＴ３は、オフ容量状態となる
際に、入力端子１から高周波信号が入力されると、かか
るインダクタ６と並列共振回路を構成することにより、
当該高周波信号の位相線路７への伝送を遮断する。

【００１１】また、ＦＥＴ５は、制御端子１１に０
［Ｖ］の電圧が印加される場合には制御端子１２にピン
チオフ電圧（Ｖｐ）以上の電圧が印加され、制御端子１
１にピンチオフ電圧（Ｖｐ）以上の電圧が印加される場
合には制御端子１２に０［Ｖ］の電圧が印加される点を
除いてＦＥＴ３と同様の構成からなる。

【００１２】従って、ＦＥＴ３及びＦＥＴ５は、交互に
オン抵抗又はオフ容量となるようになされている。

【００１３】すなわち、移相器は、第１のＦＥＴ３をオ
フ容量状態に制御するとともに、第２のＦＥＴ５をオン
抵抗状態に制御することにより、インダクタ４と共振回
路を構成する第１のＦＥＴ３を避けて、入力端子１から
入力された高周波信号を第２のＦＥＴ５を介して基準線
路８に伝送する。

【００１４】次に、移相回路は、第１のＦＥＴ３をオン
抵抗状態に制御するとともに、第２のＦＥＴ５をオフ容
量状態に制御することにより、インダクタ６と共振回路
を構成する第２のＦＥＴ５を避けて、入力端子１から入
力された高周波信号を第１のＦＥＴ３を介して位相線路
７に伝送する。

【００１５】続けて、位相回路は、位相線路７に伝送さ
れた高周波信号の位相を、当該位相線路７の抵抗値によ
って変化させ、当該位相を変化させた高周波信号を出力
端子２に出力する。

【００１６】従って、移相器は、高周波信号の伝送経路
を移相線路７と基準線路８とで切替えることによって、
位相線路７を通過した高周波信号と基準線路８を通過し
た高周波信号との位相間で所望のずれ（以下、これを移
相量と呼ぶ）を得ることができる。

【００１７】

【発明が解決しようとする課題】上述のように、従来の
移相器では、オフ容量状態のＦＥＴ３又は５とインダク
タ４又は６とからなる並列共振回路を並列共振すること
により、ＦＥＴ３及びインダクタ４又はＦＥＴ５及びイ
ンダクタ６において、入力端子１から入力された高周波
信号を位相線路７又は基準線路８へ伝送しない、いわゆ
るスイッチオフ状態を実現している。因みに、この移相
器は、使用周波数帯の中心周波数を共振周波数として設
計している。

【００１８】しかしながら、この移相器は、ＦＥＴ等の
製造ばらつきにより、例えばＦＥＴのオフ容量状態時の
オフ容量が変化して、設定時に期待された周波数とは異
なる周波数が共振周波数となると、ＦＥＴ３又は５とイ
ンダクタ４又は６との間で完全な並列共振が生じなくな
る。

【００１９】このため、ＦＥＴ３及びインダクタ４又は
ＦＥＴ５及びインダクタ６では、スイッチオフ状態とな
った場合に、入力端子１から入力された高周波信号を完
全に遮断して出力端子２側への伝送を防止する（以下、
これをアイソレーションと呼ぶ）ことができず、アイソ
レーションが劣化するという問題点があった。

【００２０】この発明は上述のような課題を解決するた
めになされたもので、小型で高アイソレーション化を図
った半導体スイッチを得ることを目的とする。

【００２１】

【課題を解決するための手段】この発明に係る半導体ス
イッチは、主線路と接地との間において、外部からの制
御信号に基づいてオン動作又はオフ動作することによ
り、オン抵抗状態又はオフ容量状態になる半導体素子
と、半導体素子の接地側電極に直列に接続された容量性
素子と、容量性素子に並列に接続された高抵抗とを設け
たことを特徴とするものである。

【００２２】また、上述の半導体素子を第１の半導体素
子とし、主線路に第２の半導体素子を挿入し、第１の半
導体素子と第２の半導体素子とを交互にオンオフ動作さ
せることを特徴とするものである。

【００２３】さらに、第１及び第２の半導体スイッチを
備え、第１の半導体スイッチの入力端と第２の半導体ス
イッチの入力端を共通に設け、第１の半導体スイッチの
接地側の半導体素子及び上記第２の半導体スイッチの入
力端側の半導体素子を第１の制御用端子に接続し、第２
の半導体スイッチの接地側の半導体素子及び第１の半導
体スイッチの入力端側の半導体素子を第２の制御用端子
に接続し、第１の制御用端子に接続された半導体素子と
第２の制御用端子に接続された半導体素子を交互にオン
オフ動作することを特徴とするものでのある。

【００２４】さらに、第３及び第４の半導体スイッチを
備え、第３の半導体スイッチの第１の出力端と、第４の
半導体スイッチの第１の入力端との間に、第３の半導体
スイッチの入力端から入力された交流信号の移相を進ま
せるハイパスフィルタを直列に接続し、第３の半導体ス
イッチの第２の出力端と、第４の半導体スイッチの第２
の入力端との間に、第３の半導体スイッチの入力端から
入力された交流信号の移相を遅らせるロウパスフィルタ
が直列に接続される位相回路を構成することを特徴とす
るものである。

【００２５】さらに、第１及び第２の半導体スイッチを
備え、第１及び第２の半導体スイッチが設けられた主線
路間に半導体素子を接続するとともに、当該半導体素子
に抵抗を並列に接続し、第１及び第２の半導体スイッチ
の半導体素子と半導体素子とを交互にオンオフ動作する
減衰器を構成することを特徴とするものである。

【００２６】さらに、半導体スイッチの主線路の両端に
第１及び第２の半導体素子を接続するとともに、第１及
び第２の半導体素子にそれぞれ抵抗を並列に接続し、半
導体スイッチの半導体素子と第１及び第２の半導体素子
とを交互にオンオフ動作する減衰器を構成することを特
徴とするものである。

【００２７】

【発明の実施の形態】実施の形態１．図１は、この発明
の実施の形態１で示す半導体スイッチの実際の構成を示
すもので、例えば位相回路の切替え部分等に用いられて
いる。

【００２８】図１において、１は入力端子、２は出力端
子、３は半導体素子としてのＦＥＴ、１４はＦＥＴのソ
ース・ドレイン電極間を同電位に保つために抵抗値を高
く設定した高抵抗（以下、これを単に抵抗と呼ぶ）、１
５はＦＥＴの制御用バイアス端子、１６は容量性素子と
してのＭＩＭキャパシタ、１７はスルーホール、１８は
主線路、１９は誘電体基板である。また、図２は、図１
に示す半導体スイッチの等価回路を示す。

【００２９】以下、本実施の形態に示す半導体スイッチ
の動作について説明する。まず、本実施の形態に示す半
導体スイッチの動作を説明する前に、当該半導体スイッ
チに用いられているＦＥＴ３の動作について、図３に示
すＦＥＴ３の等価回路を用いて説明する。

【００３０】図３(ａ)は、ＦＥＴ３がオン動作してオン
抵抗状態となる場合の等価回路であり、図３（ｂ）は、
ＦＥＴ３がオフ動作してオフ容量状態となる場合の等価
回路である。そして、図３(ａ)及び(ｂ)において、２０
は入力端子、２１は出力端子、２２は寄生容量、２３は
寄生インダクタ、２４はオン時の抵抗、２５はオフ時の
容量である。

【００３１】また、図３の等価回路において、寄生容量
２２は寄生のインダクタ２３に比べて十分小さいので無
視する。

【００３２】そこで、図２に示す半導体スイッチは、こ
の寄生容量２２を取り去り、寄生のインダクタ２３をイ
ンダクタ２６として１つにまとめることによって、図４
に示すような等価回路として表わすことができる。

【００３３】すなわち、ＦＥＴ３がオン抵抗状態の半導
体スイッチは、図４(ａ)のように表わされ、ＦＥＴ３が
オフ容量状態の半導体スイッチは、図４(ｂ)のように表
わされる。因みに、ＦＥＴ３のソース・ドレイン電極を
同電位にするための抵抗は、高抵抗のため無視しても影
響はないため削除している。

【００３４】ここで、ＭＩＭ(Metal Insulator Metal)
構造によって構成される容量１６は、使用周波数帯の中
心周波数においてかかる寄生のインダクタ２６と直列共
振する値に設計されている。

【００３５】従って、半導体スイッチは、ＦＥＴ３がオ
ン抵抗状態の場合、使用周波数帯の中心周波数では、容
量１６及びインダクタ２６によるインピーダンスが直列
共振によって無視できるため、図５(ａ)に示すように、
オン抵抗状態となったＦＥＴ３のみを用いて接地する。

【００３６】ここで、半導体スイッチは、ＦＥＴ３がオ
ン抵抗状態となってその抵抗値を小さくすることによっ
て、入力端子１から入力された高周波信号が抵抗値の小
さくなったＦＥＴ３を介して接地に伝わり、当該高周波
信号を出力端子２から出力しない（以下、この状態をス
イッチオフ状態と呼ぶ）ようにする。

【００３７】さらに、半導体スイッチにおいて、ＦＥＴ
３のソース・ドレイン間は抵抗１４によって等電位に保
たれているため、当該ＦＥＴ３がオン抵抗状態となった
場合に、その抵抗値は、ＦＥＴ３のソース・ドレイン間
に電位差が生じている場合に比べて小さくなる。

【００３８】かくして、半導体スイッチは、ＦＥＴ３の
オン状態での抵抗値が小さくなって接地に近づくため、
かかる高周波信号が出力端子２から漏れない、アイソレ
ーションの高いスイッチオフ状態となる。

【００３９】また、半導体スイッチは、ＦＥＴ３がオフ
状態の場合、使用周波数帯の中心周波数では、容量１６
及びインダクタ２６によるインピーダンスが直列共振に
よって無視できるため、図５(ｂ)に示すように、オフ容
量状態となったＦＥＴ３のみが主線路１８と接地との間
に接続されている。

【００４０】そして、半導体スイッチは、入力端子１か
ら入力された高周波信号を出力端子２へ伝送して当該出
力端子２から出力する状態（以下、この状態をスイッチ
オン状態と呼ぶ）となる。また、半導体スイッチは、Ｆ
ＥＴ３のオフ容量状態の容量が小さいほど低損失で高周
波信号を出力端子２に伝えることができる。

【００４１】因みに、半導体スイッチにおいて、ＭＩＭ
で構成される容量１６が設けられていない場合、スイッ
チオフ状態又はスイッチオン状態における等価回路を、
図６（ａ）又は（ｂ）に示す。

【００４２】半導体スイッチにおいて容量１６が設けら
れていない場合、当該半導体スイッチは、使用周波数が
高くなるに従って寄生インダクタ２６が生じるため、図
６に示すように、主線路１８との接地が不十分となり、
アイソレーションが劣化する。

【００４３】ここで、半導体スイッチのスイッチオフ状
態において、容量１６が設けられた場合（図５（ｂ））
と、容量１６が設けられていない場合（図６（ｂ））と
のアイソレーションの違いを、入力に対する出力の割合
を表わす伝送特性を用いて示す。

【００４４】容量１６が設けられた場合の伝送特性は、
式（１）で表わされる。

【００４５】

【数１】

【００４６】また、容量１６が設けられていない場合の
伝送特性は、式（２）で表わされる。

【００４７】

【数２】

【００４８】ここで、Ｚｏは特性インピーダンスを示
し、通常５０[Ω］が用いられる。また、ＲはＦＥＴの
オン時のオン抵抗状態での抵抗値、ＬはＦＥＴの寄生イ
ンダクタンス２６の値である。

【００４９】そして、式（１）及び式（２）で表せる伝
送特性の絶対値を比較すると、ＦＥＴ３における寄生イ
ンダクタンスの値により、式（２）に表わされる伝送特
性が式（１）に表わされる伝送特性より大きくなること
がわかる。

【００５０】すなわち、半導体スイッチは、容量１６を
設けておくことにより、アイソレーションを向上させ、
スイッチオフ状態となった場合に、出力端子２からの出
力をより抑えることができる。

【００５１】かくして、本実施の形態に示すような半導
体スイッチは、スイッチオフ状態時に使用周波数帯の中
心周波数で等価的に抵抗のみで接地されるので高アイソ
レーションが実現できる。

【００５２】また、半導体スイッチは、スイッチオン状
態時には、抵抗とＭＩＭ容量の付加によりＭＩＭ容量の
損失分のみ通過損失が増加するが、ほとんど無視できる
値であるため、入力端子１から入力された高周波信号の
値をあまり減少させることなく、出力端子２から出力す
ることができる。

【００５３】さらに、半導体スイッチは、このように高
アイソレーションを得る際に必要とする回路が、並列の
抵抗とＭＩＭ容量だけであるため小形化できる。

【００５４】実施の形態２．図７は、この発明の実施の
形態２である半導体スイッチの等価回路を示す。図７に
おいて、３ａ及び３ｂは第１のＦＥＴ、２７ａ及び２７
ｂは第２のＦＥＴ、１５は第１の制御用バイアス端子、
２８は第２の制御用バイアス端子、２９は第１の出力端
子、３０は第２の出力端子である。また、図１に示す実
施の形態１と同一部分は同一符号を附し、その説明は省
略する。

【００５５】ここで、図７に示す半導体スイッチは、図
８に示すような半導体スイッチを２つ備え、当該半導体
スイッチの入力端１を共通に設けて構成されている。以
下、これらの半導体スイッチをそれぞれ第１半導体スイ
ッチＡ及び第２の半導体スイッチＢと呼ぶ。

【００５６】この第１及び第２の半導体スイッチＡ、Ｂ
は、図８に示すように、実施の形態１に示した半導体ス
イッチ（図２）の主線路１８の入力端子１側に第２のＦ
ＥＴ２７を挿入して構成されている。

【００５７】また、この第１及び第２の半導体スイッチ
Ａ、Ｂは、第１の半導体素子としてのＦＥＴ３と第２の
半導体素子としてのＦＥＴ２７とを交互にオンオフ動作
するようになされている。これにより、第１及び第２の
半導体スイッチＡ、Ｂは、第１のＦＥＴ３がオン抵抗状
態となると、主線路１８上に設けられた第２のＦＥＴ２
７がオフ容量状態となるため、スイッチングオフ状態で
のアイソレーションをより高めることができる。

【００５８】そして、本実施の形態の半導体スイッチ
は、図７に示すように、第１の半導体スイッチＡの入力
端子１と第２の半導体スイッチＢの入力端子１とを共通
に設けるとともに、第１の半導体スイッチＡの第１のＦ
ＥＴ３ａ及び第２の半導体スイッチＢの第２のＦＥＴ２
７ｂには第１の制御用バイアス端子１５が接続され、第
１の半導体スイッチＡの第２のＦＥＴ２７ａ及び第２の
半導体スイッチＢの第１のＦＥＴ３ｂには第２の制御用
バイアス端子２８が接続されて構成されている。

【００５９】すなわち、本実施の形態の半導体スイッチ
は、第１の制御用バイアス端子１５にピンチオフ電圧以
上の電圧が印加されると、第１の半導体スイッチＡの第
１のＦＥＴ３ａ及び第２の半導体スイッチＢの第２のＦ
ＥＴ２７ｂがオフ容量状態となり、第２の制御用バイア
ス端子２８に０[Ｖ]の電圧が印加されると、第１の半導
体スイッチＡの第２のＦＥＴ２７ａ及び第２の半導体ス
イッチＢの第１のＦＥＴ３ｂがオン抵抗状態となること
により、図９（ａ）に示すような等価回路として表わさ
れる。

【００６０】また、本実施の形態の半導体スイッチは、
第１の制御用バイアス端子１５に０[Ｖ]の電圧が印加さ
れると、第１の半導体スイッチＡの第１のＦＥＴ３ａ及
び第２の半導体スイッチＢの第２のＦＥＴ２７ｂがオン
抵抗状態となり、第２の制御用バイアス端子２８にピン
チオフ電圧以上の電圧が印加されると、第１の半導体ス
イッチＡの第２のＦＥＴ２７ａ及び第２の半導体スイッ
チＢの第１のＦＥＴ３ｂがオフ容量状態となることによ
り、図９（ｂ）に示すような等価回路として表わされ
る。

【００６１】以下、本実施の形態に示す半導体スイッチ
の動作を、出力端子を第１の出力端子２９に固定して説
明する。

【００６２】この半導体スイッチは、図９（ａ）におい
て、入力端子１から高周波信号が入力されるとオン抵抗
状態となった第２のＦＥＴ２７ａを介して、第１の出力
端子２９から出力されて、スイッチオン状態となる。

【００６３】この場合、入力端子１から第１の出力端子
２９への伝送特性は、式（３）で表される。

【００６４】

【数３】

【００６５】このときＲ＜１、ｗＣ＜＜１である。従っ
て、伝送特性Ｓ２１_onは、｜Ｓ２１_on｜≒１となるた
め、入力端子１から入力された高周波信号はそのまま第
１の出力端子２９から出力されることを意味し、かくし
て、この半導体スイッチの入力端子１と第１の出力端子
２９との間ではオン状態となっている。

【００６６】また、この半導体スイッチは、図９（ｂ）
において、入力端子１から高周波信号が入力されるとオ
ン抵抗状態となった第１のＦＥＴ３ａを介して、接地に
流れてスイッチオフ状態となる。

【００６７】この場合、入力端子１から第１の出力端子
２９への伝送特性は、式（４）で表される。

【００６８】

【数４】

【００６９】このとき、Ｒ＜１、ωＣ＜＜１である。従
って、伝送特性Ｓ２１_onは、｜Ｓ２１_on｜＞＞１となる
ため、入力端子１から入力された高周波信号はそのまま
第１の出力端子２９から出力されないことを意味し、か
くして、この半導体スイッチの入力端子１と第１の出力
端子２９との間ではスイッチオフ状態となっている。

【００７０】また、この半導体スイッチにおいて、第２
の出力端子３０では、上述した半導体スイッチの動作と
逆のことが言える。

【００７１】かくして、本実施の形態の半導体スイッチ
は、入力端子１から入力された高周波信号を第１の出力
端子２９又は第２の出力端子３０のうち、どちらか一方
の出力端子から出力することができる。

【００７２】さらに、本実施の形態の半導体スイッチで
は、実施の形態１で示した半導体スイッチと同じ構成か
らなる半導体スイッチを用いているため、スイッチオフ
状態となった出力端子側で高アイソレーションを得るこ
とができるようになされている。

【００７３】実施の形態３．図１０は、実施の形態２で
上述した半導体スイッチを用いる移相器である。図１０
において、３１は実施の形態２で示した第１の半導体ス
イッチ（以下、これを第３の半導体スイッチと呼ぶ）、
３２は第３の半導体スイッチと同様の構成からなり、当
該第３の半導体スイッチの入力端と出力端を逆に用いた
第４の半導体スイッチ、３３はローパスフィルタ、３４
はローパスフィルタ３３を構成するインダクタ、３５は
ローパスフィルタ３３を構成するキャパシタ、３６はハ
イパスフィルタ、３７はハイパスフィルタ３６を構成す
るキャパシタ、３８はハイパスフィルタ３６を構成する
インダクタである。因みに、第３の半導体スイッチ３１
の入力端に入力端子１を設け、第４の半導体スイッチ３
２の出力端に出力端子２を設けている。

【００７４】実際上、位相器において、第３の半導体ス
イッチ３１に設けられた第１の出力端２ａと第４の半導
体スイッチ３２に設けられた第１の入力端１ａには、ハ
イパスフィルタ３６が接続されるとともに、第３の半導
体スイッチ３１に設けられた第２の出力端２ｂと第４の
半導体スイッチ３２に設けられた第２の入力端１ｂに
は、ロウパスフィルタ３３が接続されている。

【００７５】ここで、移相器は、第３の半導体スイッチ
（図７）及び第４の半導体スイッチにそれぞれ設けられ
た第１の制御用バイアス端子１５、第２の制御用バイア
ス端子２８を共有することにより、第３の半導体スイッ
チ３１及び第４の半導体スイッチにおける切換えを、同
一線路上に接続された出力端子１ａ又は１ｂと入力端子
２ａ又は２ｂとを接続するように切換えるようになされ
ている。

【００７６】以下、移相器の動作について説明する。す
なわち、移相器は、第３の半導体スイッチ３１を第１の
出力端子１ａ側に切換えるとともに、第４の半導体スイ
ッチ３２を第１の入力端子２ａ側に切換えることによ
り、入力端子１から入力された高周波信号をハイパスフ
ィルタ３６を介して出力端子２から出力することができ
る。

【００７７】また、移相器は、第３の半導体スイッチ３
１を第２の出力端子１ｂ側に切換えるとともに、第４の
半導体スイッチ３２を第２の入力端子２ｂ側に切換える
ことにより、入力端子１から入力された高周波信号をロ
ウパスフィルタ３３を介して出力端子２から出力するこ
とができる。

【００７８】かくして、移相器において、ハイパスフィ
ルタ３６に入力された高周波信号は当該高周波信号の位
相が進み、ローパスフィルタ３３に入力された高周波信
号は等外高周波信号の位相が遅れることにより、これら
高周波信号の位相間には所望の位相差が生じる。

【００７９】ここで、本実施の形態の移相器では、実施
の形態２で上述した半導体スイッチと同様の構成からな
る第３の半導体スイッチ３１及び第４の半導体スイッチ
３２を用いることにより、入力端子１から入力された高
周波信号をローパスフィルタ３３又はハイパスフィルタ
３６のどちらか一方のみを介して出力端子２から出力す
ることができるため、当該出力する高周波信号に対して
所望の位相差を精度良く得ることができるようになされ
ている。

【００８０】実施の形態４．図１１は、実施の形態４に
おけるπ型の可変減衰器の等価回路を示す。図１１にお
いて、４０は第２のＦＥＴ、４１は第２のＦＥＴ４０を
制御するための制御用バイアス端子、４２は抵抗であ
る。また、図２に示す実施の形態１と同一部分には同一
符号を附しその説明は省略する。

【００８１】実際上、可変減衰器において、主線路１８
上には、実施の形態１で示す半導体スイッチが２つ設け
られるとともに、これら半導体スイッチにおいて、ＦＥ
Ｔ（本実施の形態では、これを第１のＦＥＴと呼ぶ）３
ａ及び３ｂのゲートには、制御線を介して制御用バイア
ス端子１５が共通に設けられている。これにより、第１
のＦＥＴ３ａ及び３ｂは、同時にオン抵抗状態又はオフ
容量状態となる。

【００８２】ここで、可変減衰器は、第１のＦＥＴ３及
び第２のＦＥＴ４０が、交互にオン抵抗状態又はオフ容
量状態となるように、第１の制御用バイアス端子１５と
第２の制御用バイアス端子４１とに異なる電圧を印加す
るようになされている。

【００８３】以下、可変減衰器の動作について説明す
る。すなわち、可変減衰器は、第２のＦＥＴ４０がオン
抵抗状態となるとともに、第１のＦＥＴ３がオフ容量状
態となると、入力端子１から入力された高周波信号をオ
ン抵抗状態となっている第２のＦＥＴ４０に伝送するた
め、当該高周波信号を減衰することなく出力端子２から
出力する。

【００８４】一方、可変減衰器は、第２のＦＥＴ４０が
オフ容量状態となるとともに、当該第２のＦＥＴ４０の
両端に設けられた第１のＦＥＴ３がオン抵抗状態となる
と、当該第２のＦＥＴ４０に並列に接続された抵抗４２
の両端が接地された状態となる。そして、可変減衰器
は、入力端子１から入力された高周波信号を減衰して出
力端子２から出力する。

【００８５】この場合、この可変減衰器において、かか
る高周波信号の減衰量Ｘ［ｄＢ］は、第１のＦＥＴ３が
オン抵抗状態での抵抗値と、抵抗４２の抵抗値によって
設定し得るようになっている。

【００８６】第１のＦＥＴ３がオン抵抗状態での抵抗値
をＲ１、抵抗４２の値をＲ２とすると、抵抗値Ｒ１は式
（５）で求まり、

【００８７】

【数５】

【００８８】また、抵抗値Ｒ２は式（６）で求まる。

【００８９】

【数６】

【００９０】かくして、本実施の形態に示す可変減衰器
は、使用周波数帯の中心周波数において、第１のＦＥＴ
３がオン抵抗状態となると、等価的に抵抗４２のみで接
地されるため、所望の減衰量で精度良く高周波信号を減
衰することができるようになされている。

【００９１】また、本実施の形態に示す可変減衰器は、
実施の形態１に示す半導体スイッチをπ型の可変減衰器
に用いて構成したが、本発明はこれに限らず、図１２に
示すように、実施の形態１に示す半導体スイッチをＴ型
の可変減衰器に用いても良い。

【００９２】実施の形態５．図１３、実施の形態５にお
ける半導体スイッチの等価回路を示す。図１３におい
て、４５は半導体素子としてのダイオード、４６は高周
波チョークコイル、４７はＤＣ成分をカットするための
コンデンサ、４８はダイオード４５をオンオフ制御する
ための制御端子である。また、図２に示す実施の形態１
と同一部分は同一符号を附しその説明は省略する。

【００９３】実際上、本実施の形態に示す半導体スイッ
チにおいて、ダイオード４５は、制御端子４８に正の電
圧（順バイアス）が印加されることにより等価的に低抵
抗となり、制御端子４８に負の電圧（逆バイアス）が印
加されることにより等価的にキャパシタとなる。

【００９４】また、この半導体スイッチにおいて、高周
波信号が入力端子１に入力されると、実施の形態１に示
すＦＥＴ３と同様に、ダイオード４５にも等価回路に寄
生インダクタンスが直列成分として生じる。

【００９５】かくして、本実施の形態で示す半導体スイ
ッチは、かかる寄生インダクタンスを、ダイオード４５
に直列接続された容量１６と直列共振させることによ
り、実施の形態１で上述したように、半導体スイッチの
オフ状態におけるアイソレーションを向上することがで
きる。

【００９６】因みに、本実施の形態に示す半導体スイッ
チは、実施の形態１で示す半導体スイッチのＦＥＴ３を
ダイオード４５に換えたものであるが、実施の形態２な
いし４における、ＦＥＴをダイオードに換えて用いるよ
うにしても良い。

【００９７】

【発明の効果】以上のように、この発明によれば、主線
路と接地との間において、外部からの制御信号に基づい
てオン動作又はオフ動作することにより、オン抵抗状態
又はオフ容量状態になる半導体素子と、半導体素子の接
地側電極に直列に接続された容量性素子と、容量性素子
に並列に接続された高抵抗とを設けたことにより、半導
体素子がオン抵抗状態となった際に、入力側に入力され
た交流信号が当該半導体素子を介して接地に流れやすく
なり、半導体スイッチのアイソレーションを向上するこ
とができる。

【００９８】また、主線路間に半導体素子を挿入するこ
とにより、主線路と接地との間に直列に接続された半導
体素子がオン抵抗状態となって交流信号の出力を行わな
い場合、主線路間に挿入された半導体スイッチがオフ容
量状態となって当該交流信号の直流成分を除去できるた
め、さらに半導体スイッチのアイソレーションを向上す
ることができる。

【００９９】また、第１の半導体スイッチの入力端と第
２の半導体スイッチの入力端を共通に設け、第１の半導
体スイッチの接地側の半導体素子及び上記第２の半導体
スイッチの入力端側の半導体素子を第１の制御用端子に
接続し、第２の半導体スイッチの接地側の半導体素子及
び第１の半導体スイッチの入力端側の半導体素子を第２
の制御用端子に接続し、第１の制御用端子に接続された
半導体素子と第２の制御用端子に接続された半導体素子
を交互にオンオフ動作することにより、アイソレーショ
ンの高い１入力２出力の半導体スイッチを実現できる。

【０１００】また、第３の半導体スイッチの第１の出力
端と第４の半導体スイッチの第１の入力端との間に、第
３の半導体スイッチの入力端から入力された交流信号の
移相を進ませるハイパスフィルタが直列に接続され、第
３の半導体スイッチの第２の出力端と第４の半導体スイ
ッチの第２の入力端との間に、第３の半導体スイッチの
入力端から入力された交流信号の移相を遅らせるロウパ
スフィルタが直列に接続されて移相回路を構成すること
により、第３及び第４の半導体スイッチのオンオフを確
実に行うことができ、精度良く所望の移相差を発生し得
る移相回路を実現できる。

【０１０１】また、第１及び第２の半導体スイッチが設
けられた主線路間に半導体素子を接続するとともに、当
該半導体素子に抵抗を並列に接続してπ型の減衰器を構
成し、第１及び第２の半導体スイッチの半導体素子と半
導体素子とを交互にオンオフ動作することにより、所望
の減衰量を精度良く得られる減衰器を実現できる。

【０１０２】また、半導体スイッチの主線路の両端に第
１及び第２の半導体素子を接続するとともに、第１及び
第２の半導体素子にそれぞれ抵抗を並列に接続してＴ型
の減衰器を構成し、半導体スイッチの半導体素子と第１
及び第２の半導体素子とを交互にオンオフ動作すること
により、所望の減衰量を精度良く得られる減衰器を実現
できる。

【図面の簡単な説明】

【図１】 この発明による半導体スイッチの実施の形態
１を示す構成図である。

【図２】 この発明による半導体スイッチの実施の形態
１を示す回路図である。

【図３】 この発明による半導体スイッチの説明に供す
る略線図である。

【図４】 この発明による実施の形態１の半導体スイッ
チの等価回路を示す回路図である。

【図５】 この発明による実施の形態１の半導体スイッ
チが直列共振する場合の等価回路を示す回路図である。

【図６】 この発明による実施の形態１の半導体スイッ
チが直列共振する場合の説明に供する回路図である。

【図７】 この発明による実施の形態２の半導体スイッ
チを示す回路図である。

【図８】 この発明による実施の形態２の半導体スイッ
チの説明に供する回路図である。

【図９】 この発明による実施の形態２の半導体スイッ
チの等価回路を示す回路図である。

【図１０】 この発明による実施の形態３の移相器を示
す回路図である。

【図１１】 この発明による実施の形態４の減衰器を示
す回路図である。

【図１２】 実施の形態４の減衰器に対して他の実施の
形態となるＴ型の減衰器を示す回路図である。

【図１３】 この発明による実施の形態５の半導体スイ
ッチを示す回路図である。

【図１４】 従来の半導体スイッチを示す略線図であ
る。

【図１５】 従来の半導体スイッチを用いた移相器を示
す回路図である。

【符号の説明】

１ 入力端子、２ 出力端子、３ ＦＥＴ、１４ 抵
抗、１５ バイアス端子、１６ ＭＩＭキャパシタ、１
７ スルーホール、１８ 主線路、２０ 入力端子、２
１ 出力端子、２２ 寄生容量、２３ 寄生インダク
タ、２４ オン抵抗、２５ オフ容量、２７ ＦＥＴ、
２８ 制御用バイアス端子、２９ 出力端子、３０ 出
力端子、３１ 第１の半導体スイッチ、３２ 第２の半
導体スイッチ、３３ ローパスフィルタ、３４ インダ
クタ、３５ キャパシタ、３６ ハイパスフィルタ、３
７ キャパシタ、３８ インダクタ、４０ ＦＥＴ、４
１ 制御用バイアス端子、４２ 抵抗、４５ ダイオー
ド、４６ 高周波チョークコイル、４７ コンデンサ、
４８ 制御端子。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 檜枝 護重 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 高木 直 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 伊山 義忠 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 中畔 弘晶 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5J012 BA02 BA04 GA13 5J013 AA06 5J055 AX06 AX53 AX66 BX05 CX03 DX12 DX55 EX07 EX21 EY01 EY05 EY10 EY21 EY29 FX12 FX17 FX35 GX01

Claims (6)

【特許請求の範囲】
1. 【請求項１】 主線路と接地との間において、 外部からの制御信号に基づいてオン動作又はオフ動作す
   ることにより、オン抵抗状態又はオフ容量状態になる半
   導体素子と、 上記半導体素子の接地側電極に直列に接続された容量性
   素子と、 上記容量性素子に並列に接続された高抵抗とを設けたこ
   とを特徴とする半導体スイッチ。
2. 【請求項２】 請求項１に記載の半導体スイッチにおい
   て、 上記半導体素子を第１の半導体素子とし、 上記主線路に第２の半導体素子を挿入し、 上記第１の半導体素子と上記第２の半導体素子とを交互
   にオンオフ動作させることを特徴とする半導体スイッ
   チ。
3. 【請求項３】 請求項２記載の半導体スイッチにおい
   て、 請求項２記載の半導体スイッチを２つ備えて第１及び第
   ２の半導体スイッチとし、 上記第１の半導体スイッチの入力端と上記第２の半導体
   スイッチの入力端を共通に設け、 上記第１の半導体スイッチの接地側の半導体素子及び上
   記第２の半導体スイッチの入力端側の半導体素子を第１
   の制御用端子に接続し、 上記第２の半導体スイッチの接地側の半導体素子及び上
   記第１の半導体スイッチの入力端側の半導体素子を第２
   の制御用端子に接続し、 上記第１の制御用端子に接続された半導体素子と上記第
   ２の制御用端子に接続された半導体素子を交互にオンオ
   フ動作することを特徴とする半導体スイッチ。
4. 【請求項４】 請求項３に記載の半導体スイッチにおい
   て、 請求項３に記載の半導体スイッチを第３の半導体スイッ
   チとし、 上記第３の半導体スイッチと同一の構成からなる半導体
   スイッチを第４の半導体スイッチとし、 上記第３の半導体スイッチの第１の出力端と、上記第４
   の半導体スイッチの第１の入力端との間に、上記第３の
   半導体スイッチの入力端から入力された交流信号の移相
   を進ませるハイパスフィルタが直列に接続され、 上記第３の半導体スイッチの第２の出力端と、上記第４
   の半導体スイッチの第２の入力端との間に、上記第３の
   半導体スイッチの入力端から入力された交流信号の移相
   を遅らせるロウパスフィルタが直列に接続されることを
   特徴とする移相回路。
5. 【請求項５】 請求項１記載の半導体スイッチにおい
   て、 上記半導体スイッチを２つ備えて第１及び第２の半導体
   スイッチとし、 上記第１及び第２の半導体スイッチが設けられた主線路
   間に半導体素子を接続するとともに、当該半導体素子に
   抵抗を並列に接続し、 上記第１及び第２の半導体スイッチの半導体素子と上記
   半導体素子とを交互にオンオフ動作することを特徴とす
   る減衰器。
6. 【請求項６】 請求項１に記載の半導体スイッチにおい
   て、 上記半導体スイッチの主線路の両端に第１及び第２の半
   導体素子を接続するとともに、上記第１及び第２の半導
   体素子にそれぞれ抵抗を並列に接続し、 上記半導体スイッチの半導体素子と上記第１及び第２の
   半導体素子とを交互にオンオフ動作することを特徴とす
   る減衰器。