JP2002252103A - 負特性サーミスタ装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 製造コストの増大を招くことなく、携帯機器
の小型化に対応することが可能で、ＥＳＤに強く、小型
で信頼性の高い負特性サーミスタ装置及びその製造方法
を提供する。 【解決手段】 負特性サーミスタ素子１用のグリーンシ
ートと、バリスタ素子１１用のグリーンシートを一体に
積層して積層体を形成し、この積層体を焼成して、負特
性サーミスタ素子１とバリスタ素子１１とを一体に備え
た積層複合素子２０を形成した後、負特性サーミスタ素
子１とバリスタ素子１１が電気的に並列接続となるよう
に積層複合素子２０に外部電極３ａ，３ｂを形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本願発明は、負特性サーミス
タ装置に関し、詳しくは、負特性サーミスタ素子とバリ
スタ素子とを組み合わせた構造を有する負特性サーミス
タ装置及びその製造方法に関する。

【０００２】

【従来の技術】各種電子機器の温度を検知するための負
特性サーミスタとしては、例えば、図３に示すように、
負特性サーミスタ素体５１内に、一対の内部電極５２
ａ，５２ｂを、同一平面上においてその先端部が対向す
るように、所定の間隔Ｇをおいて配設するとともに、各
内部電極５２ａ，５２ｂと導通するように、負特性サー
ミスタ素体５１の両端側に一対の外部電極５３ａ，５３
ｂを配設してなる対向型の負特性サーミスタや、図４に
示すように、負特性サーミスタ素体６１内に複数の内部
電極６２ａ，６２ｂ，６２ｃを積層、配設するととも
に、内部電極６２ａ，６２ｂ，６２ｃを交互に逆側の端
面に引き出して、内部電極６２ａ，６２ｃを負特性サー
ミスタ素体６１の一端側に配設された外部電極６３ａと
導通させ、内部電極６２ｂを負特性サーミスタ素体６１
の他端側に配設された外部電極６３ｂと導通させるよう
にした積層型の負特性サーミスタなどが広く知られてい
る。

【０００３】なお、図３の負特性サーミスタ素体５１
や、図４の負特性サーミスタ素体６１としては、酸化ニ
ッケル、酸化コバルトなどの遷移金属元素の酸化物を複
数種類用いて得られる焼結体が一般的に使用され、図３
の内部電極５２ａ，５２ｂや、図４の内部電極６２ａ，
６２ｂ，６２ｃには、白金、白金・パラジウム合金など
が一般的に用いられている。

【０００４】

【発明が解決しようとする課題】ところで、上記従来の
負特性サーミスタにおいては、人体モデル（直列抵抗
１．５kΩを介しての１００pFからの放電）において、
１５ｋＶを超えるＥＳＤ（Electro Static Discharge）
が加わった場合、数％〜数十％の抵抗値の変動が生じる
場合があり、必ずしも信頼性が十分ではないという問題
点がある。

【０００５】より具体的には、図５に示すように、ＥＳ
Ｄが印加されることにより負特性サーミスタ素体５１
（６１）を構成するセラミック焼結体の結晶粒７０の一
部にクラック７１が発生し、結晶粒７０が破壊されて負
特性サーミスタ素体５１（６１）による導電性パスが減
少するため、抵抗値が数％〜数十％増加する。そして、
この抵抗値の増加により負特性サーミスタにより検出さ
れる温度情報が不正確となり、場合によっては負特性サ
ーミスタを使用する装置の動作不良を引き起こすという
問題点がある。

【０００６】特に、ＥＳＤによる負特性サーミスタ素体
の劣化が、抵抗値が上昇する方向のものであるため、負
特性サーミスタにより検出される温度情報が実際の温度
よりも低くなり、所望の過熱検知を行うことができなく
なり、安全上好ましくないという問題点がある。

【０００７】そこで、このような問題点を解消するた
め、携帯機器など、特にＥＳＤの大きい用途に使用され
る負特性サーミスタとして、図６(ａ)，(ｂ)，(ｃ)に示
すように、チップ型の負特性サーミスタ素子８１とチッ
プ型のバリスタ素子８２を積み重ね、一対のリードフレ
ーム８３により、負特性サーミスタ素子８１とバリスタ
素子８２を接合、一体化するとともに、負特性サーミス
タ素子８１とバリスタ素子８２を電気的に並列に接続
し、バリスタ素子８２の過大電圧吸収効果により、上述
のような不具合（抵抗値の変動や検出温度の誤差）が負
特性サーミスタ素子８１に生じることを防止するように
した負特性サーミスタ（複合電子部品）が提案されてい
る。

【０００８】しかし、この負特性サーミスタは、独立し
た２つのチップ型電子部品（チップ型の負特性サーミス
タと、チップ型のバリスタ）を組み合わせて、両者を電
気的に並列に接続したものであり、部品点数が増えるこ
とからコストの増大を招くばかりでなく、小型化が制約
されるという問題点がある。

【０００９】本願発明は、上記問題点を解決するもので
あり、コストの増大を招くことなく、携帯機器の小型化
に対応することが可能で、ＥＳＤに強く、小型で信頼性
の高い負特性サーミスタ装置及びその製造方法を提供す
ることを目的とする。

【００１０】

【課題を解決するための手段】上記目的を達成するため
に、本願発明（請求項１）の負特性サーミスタ装置は、
負特性を有する半導体セラミックスからなる負特性サー
ミスタ素子と、バリスタ特性を有する半導体セラミック
スからなるバリスタ素子が、内部電極を介して積層一体
化された積層複合素子と、前記負特性サーミスタ素子と
前記バリスタ素子が、電気的に並列に接続されるように
前記積層複合素子に配設された外部電極とを具備するこ
とを特徴としている。

【００１１】負特性サーミスタ素子とバリスタ素子が、
内部電極を介して積層一体化され、かつ、外部電極によ
り並列接続された構造を有している本願発明の負特性サ
ーミスタ装置は、例えば、負特性を有する半導体セラミ
ックスをシート状に成形したグリーンシートと、バリス
タ特性を有する半導体セラミックスをシート状に成形し
たバリスタ素子用のグリーンシートを積層し、焼成する
ことにより得た焼結体（積層複合素子）に外部電極を形
成することにより製造することが可能であり、従来の負
特性サーミスタ装置（バリスタ素子を備えていない負特
性サーミスタ装置）を製造する場合とほぼ同様の、積層
工法によって効率よく製造することが可能になる。

【００１２】すなわち、例えば、未焼成でシート状の負
特性サーミスタ素子（内部電極パターンが配設されたグ
リーンシートを積層することにより形成され、内部電極
が対向型又は積層型となるように配設された負特性サー
ミスタ素子）に、未焼成でシート状のバリスタ素子（バ
リスタ電極となる内部電極パターンが配設されたグリー
ンシートを積層することにより形成されたバリスタ素
子）を、所定の内部電極パターンが負特性サーミスタ素
子とバリスタ素子の界面に位置するように積層一体化
し、外部電極により負特性サーミスタ素子とバリスタ素
子を電気的に並列接続することにより、従来のチップ型
の負特性サーミスタ装置と同一の製造方法で、バリスタ
素子と負特性サーミスタ素子が一体となった本願発明の
負特性サーミスタ装置を容易かつ確実に製造することが
できる。

【００１３】また、内部電極が負特性サーミスタ素子と
バリスタ素子の界面に配設されていることから、負特性
サーミスタ素子とバリスタ素子との距離を最短として、
独立した負特性サーミスタ素子とバリスタ素子を別々に
使用する場合に比べて、優れたサージ吸収機能を得るこ
とができるようになるとともに、製品全体としての厚み
が大きくなることを防止して、負特性サーミスタ装置の
小型化を図ることが可能になる。

【００１４】また、本願発明の負特性サーミスタ装置
は、通常の使用時には抵抗値が温度によって変化する負
特性サーミスタとして機能する一方、何らかの原因でＥ
ＳＤが加わった場合には、バリスタ素子が導通して、Ｅ
ＳＤをバイパスし、負特性サーミスタへの影響が回避さ
れることになり、温度検出の信頼性を向上させることが
可能になる。

【００１５】なお、本願発明の負特性サーミスタ装置に
おいて、負特性サーミスタ素子と、バリスタ素子が、内
部電極を介して積層一体化されたとは、必ずしも、負特
性サーミスタ素子とバリスタ素子の界面全面に内部電極
が配設されていることを意味するものではなく、通常
は、界面の一部に内部電極が配設されているような態様
（すなわち、界面に配設された内部電極の一部が積層複
合素子の端面側にまで引き出されている態様）である場
合が多い。また、負特性サーミスタ素子とバリスタ素子
の界面に配設された内部電極は、バリスタ電極として機
能するものである場合に限らず、負特性サーミスタ素子
の内部電極として機能するものである場合もあり、いず
れの場合も本願発明の範囲に含まれる。

【００１６】また、請求項２の負特性サーミスタ装置
は、前記負特性サーミスタ素子を構成する半導体セラミ
ックスが、遷移金属元素の酸化物を主成分とするもので
あることを特徴としている。

【００１７】負特性サーミスタ素子を構成する半導体セ
ラミックスとして、遷移金属元素の酸化物を主成分とす
るものを用いることにより、所望の特性を備えた負特性
サーミスタ装置を確実に構成することが可能になる。

【００１８】また、請求項３の負特性サーミスタ装置
は、前記遷移金属元素が、Ｍｎ、Ｎｉ、Ｃｏ、Ｃｕから
なる群より選ばれる少なくとも１種であることを特徴と
している。

【００１９】負特性サーミスタ素子を構成する半導体セ
ラミックスとして、Ｍｎ、Ｎｉ、Ｃｏ、Ｃｕからなる遷
移金属元素群より選ばれる少なくとも１種の酸化物を主
成分とする半導体セラミックスを用いることにより、さ
らに確実に所望の特性を備えた負特性サーミスタ装置を
得ることが可能になる。

【００２０】また、請求項４の負特性サーミスタ装置
は、前記バリスタ素子を構成する半導体セラミックス
が、ＺｎＯを主成分とするものであることを特徴として
いる。

【００２１】バリスタ素子を構成する半導体セラミック
スとして、ＺｎＯ（酸化亜鉛）を主成分とするものを用
いることにより、過大電圧吸収特性に優れたバリスタ素
子を備え、信頼性の高い負特性サーミスタ装置を確実に
構成することが可能になる。

【００２２】また、本願発明（請求項５）の負特性サー
ミスタ装置の製造方法は、負特性を有する半導体セラミ
ックスからなる負特性サーミスタ素子と、バリスタ特性
を有する半導体セラミックスからなるバリスタ素子が、
内部電極を介して積層一体化され、かつ、負特性サーミ
スタ素子とバリスタ素子が、外部電極により電気的に並
列に接続された負特性サーミスタ装置の製造方法であっ
て、負特性を有する半導体セラミックス原料をシート状
に成形した負特性サーミスタ素子形成用の所定枚数のグ
リーンシートであって、所定のものには内部電極パター
ンが配設されたグリーンシートと、バリスタ特性を有す
る半導体セラミックスをシート状に成形したバリスタ素
子形成用の所定枚数のグリーンシートであって、所定の
ものには内部電極パターンが配設されたグリーンシート
を一体に積層して積層体を形成する工程と、前記積層体
を焼成して、負特性サーミスタ素子とバリスタ素子と
が、内部電極を介して積層一体化された積層複合素子を
形成する工程と、前記負特性サーミスタ素子と前記バリ
スタ素子が電気的に並列に接続されるように前記積層複
合素子に外部電極を形成する工程とを具備することを特
徴としている。

【００２３】負特性サーミスタ素子形成用のグリーンシ
ートと、バリスタ素子形成用のグリーンシートを一体に
積層して積層体を形成し、積層体を焼成して、負特性サ
ーミスタ素子とバリスタ素子とを一体に備えた積層複合
素子を形成した後、負特性サーミスタ素子とバリスタ素
子が電気的に並列接続となるように積層複合素子に外部
電極を形成することにより、従来のチップ型の負特性サ
ーミスタ装置と同様の積層工法により、バリスタ素子と
負特性サーミスタ素子が一体となった本願発明の負特性
サーミスタ装置を効率よく製造することが可能になる。

【００２４】

【発明の実施の形態】以下、本願発明の実施の形態を示
して、その特徴とするところをさらに詳しく説明する。

【００２５】［実施形態１］図１は本願発明の一実施形
態にかかる負特性サーミスタ装置の正面断面図である。
図１に示すように、この実施形態１の負特性サーミスタ
装置は、直方体形状の負特性サーミスタ素子１と、直方
体形状のバリスタ素子１１が、内部電極１２ｂを介して
積層一体化されており、負特性サーミスタ素子１とバリ
スタ素子１１は、負特性サーミスタ素子１とバリスタ素
子１１からなる直方体形状の積層複合素子２０の両端側
に配設された外部電極３ａ，３ｂにより電気的に並列に
接続されている。

【００２６】また、積層複合素子２０を構成する上記負
特性サーミスタ素子１は、負特性を有する半導体セラミ
ックスからなる負特性サーミスタ素体１ａ中に、複数の
内部電極２ａ，２ｂ，２ｃが積層、配設され、かつ、内
部電極２ａ，２ｂ，２ｃが交互に逆側の端面に引き出さ
れた構造を有しており、内部電極２ａ，２ｃは負特性サ
ーミスタ素体１ａの一端側に配設された外部電極３ａに
接続され、内部電極２ｂは負特性サーミスタ素体１ａの
他端側の外部電極３ｂに接続されている。

【００２７】なお、この実施形態１においては、負特性
サーミスタ素体１ａとして、ニッケル、コバルト、銅な
どの遷移金属元素の酸化物の複数種を焼結した焼結体が
用いられている。

【００２８】また、積層複合素子２０を構成する上記バ
リスタ素子１１は、バリスタ特性を有する半導体セラミ
ックスからなるバリスタ素体１１ａ中に配設された内部
電極１２ａと、バリスタ素体１１ａの下面側に位置する
電極（負特性サーミスタ装置全体から見た場合の内部電
極）１２ｂとを備えており、内部電極１２ａは外部電極
３ａに接続され、内部電極１２ｂは外部電極３ｂに接続
されている。

【００２９】また、この実施形態１においては、バリス
タ素体１１ａとして、ＺｎＯ（酸化亜鉛）を主成分とす
る半導体セラミックスを焼結した焼結体が用いられてい
る。

【００３０】なお、バリスタ素子１１は、負特性サーミ
スタ素子１の上面に内部電極１２ｂを介して積層一体化
されており、負特性サーミスタ素子１とバリスタ素子１
１とが最短距離となるように組み合わされている。

【００３１】また、この実施形態１の負特性サーミスタ
装置においては、負特性サーミスタ素子１を構成する内
部電極２ａ，２ｂ，２ｃ、及びバリスタ素子１１を構成
する内部電極１２ａ，１２ｂの構成材料として、白金、
パラジウム、銀などの貴金属やこれらの合金が使用され
る。

【００３２】次に、上記負特性サーミスタ装置の製造方
法について説明する。この実施形態１の負特性サーミス
タ装置を製造するにあたっては、まず、負特性を有する
半導体セラミックス原料をシート状に成形した負特性サ
ーミスタ素子形成用のグリーンシートを所定枚数用意
し、そのうちの所定のグリーンシートには内部電極パタ
ーンを形成する。また、バリスタ特性を有する半導体セ
ラミックスをシート状に成形したバリスタ素子形成用の
所定枚数のグリーンシートを所定枚数用意し、そのうち
の所定のグリーンシートには内部電極パターンを形成す
る。なお、上記内部電極パターンは、白金、パラジウ
ム、銀などの貴金属粉末やこれらの合金粉末を導電成分
とし、これに有機ビヒクルを混合してなる導電ペースト
を印刷することより形成する。

【００３３】それから、各グリーンシートを所定の順序
で積層した後、例えば２ｔ／cm²の圧力で、積層方向に
圧着することにより積層体を形成する。

【００３４】そして、この積層体を空気中で、例えば１
１００℃×２時間の条件で焼成することにより、図１に
示すような、負特性サーミスタ素子１とバリスタ素子１
１とを一体に備えた積層複合素子２０を形成する。

【００３５】次に、負特性サーミスタ素子１とバリスタ
素子１１が電気的に並列に接続されるように、積層複合
素子２０の両端側に、例えば銀粉末を導電成分とする導
電ペーストを塗布して、６００℃×１０分の条件で焼き
付けることにより外部電極３ａ，３ｂを形成する。これ
により、図１に示すような構造を有する負特性サーミス
タ装置が得られる。

【００３６】この実施形態１の負特性サーミスタ装置
は、負特性サーミスタ素子１とバリスタ素子１１が、バ
リスタ電極として機能する内部電極１２ｂを介して積層
一体化され、かつ、外部電極３ａ，３ｂにより並列に接
続された構造を有しており、上述のように、従来のチッ
プ型の負特性サーミスタ装置と同様の積層工法により、
コストの増大を招くことなく、効率よく製造することが
できる。

【００３７】また、バリスタ電極として機能する内部電
極１２ｂが、負特性サーミスタ素子１とバリスタ素子１
１の界面に配設されていることから、負特性サーミスタ
素子１とバリスタ素子１１との距離を最短として、独立
した負特性サーミスタ素子とバリスタ素子を別々に使用
する場合に比べて、優れたサージ吸収機能を得ることが
できるようになるとともに、製品全体としての厚みが大
きくなることを防止して、負特性サーミスタ装置の小型
化を図ることができる。

【００３８】なお、この実施形態１の負特性サーミスタ
装置は、通常の使用時には抵抗値が温度によって変化す
る負特性サーミスタとして機能する。一方、何らかの原
因でＥＳＤが加わった場合には、バリスタ素子１１が導
通して、ＥＳＤをバイパスするため、負特性サーミスタ
素子１への影響を回避して温度検出の信頼性を向上させ
ることが可能になる。

【００３９】［実施形態２］図２は、本願発明の他の実
施形態（実施形態２）にかかる負特性サーミスタ装置を
示す正面断面図である。この実施形態２の負特性サーミ
スタ装置においては、負特性サーミスタ素子２１が、負
特性サーミスタ素体２１ａの内部の同一平面に、第1の
対向電極２２ａと、第２の対向電極２２ｂを、所定のギ
ャップＧを介して対向するように配設することにより形
成されている。

【００４０】なお、その他の構成及び製造方法は、上記
実施形態１の場合と同様であることから、重複を避ける
ため、ここでは説明を省略する。上述のように構成され
た実施形態２の負特性サーミスタ装置においても、上記
実施形態１の場合と同様に、従来のチップ型の負特性サ
ーミスタ装置と同様の積層工法により、コストの増大を
招くことなく、効率よく製造することができる。

【００４１】また、バリスタ電極として機能する内部電
極１２ｂが、負特性サーミスタ素子１とバリスタ素子１
１の界面に配設されていることから、優れたサージ吸収
機能を得ることができるとともに、負特性サーミスタ装
置の小型化を図ることができる。

【００４２】また、何らかの原因でＥＳＤが加わった場
合には、バリスタ素子１１が導通して、ＥＳＤをバイパ
スするため、負特性サーミスタ素子２１への影響を回避
して温度検出の信頼性を向上させることができる。

【００４３】なお、上記実施形態１及び２では、負特性
サーミスタ素子の上面側にバリスタ素子が配設されてい
る場合を例にとって説明したが、バリスタ素子の上に負
特性サーミスタ素子が配設された構成とすることも可能
である。

【００４４】本願発明はさらにその他の点においても上
記実施形態に限定されるものではなく、負特性サーミス
タ素子及びバリスタ素子の具体的な構成、内部電極及び
外部電極の具体的なパターン及び配設位置、負特性サー
ミスタ素子及びバリスタ素子を構成する半導体セラミッ
クスの種類、本願発明の負特性サーミスタ装置の具体的
な製造方法などに関し、発明の要旨の範囲内において、
種々の応用、変形を加えることが可能である。

【００４５】

【発明の効果】上述のように、本願発明（請求項１）の
負特性サーミスタ装置は、負特性サーミスタ素子とバリ
スタ素子が、内部電極を介して積層一体化され、かつ、
外部電極により並列接続された構造を有しているので、
負特性サーミスタ素子とバリスタ素子を基板上の異なる
領域に配設する場合に比べて、実装スペースを大幅に低
減することが可能になる。

【００４６】また、負特性サーミスタ素子とバリスタ素
子が、内部電極を介して積層一体化され、かつ、外部電
極により並列接続された構造を有しているので、負特性
サーミスタ素子とバリスタ素子を別々に用いる場合に比
べて、コストの低減を図ることが可能になる。

【００４７】さらに、内部電極が、負特性サーミスタ素
子とバリスタ素子の界面に配設された構造を有している
ことから、負特性サーミスタ素子とバリスタ素子との距
離を最短として、独立した負特性サーミスタ素子とバリ
スタ素子を別々に使用する場合に比べて、優れたサージ
吸収機能を得ることができるとともに、製品全体として
の厚みが大きくなることを防止して、負特性サーミスタ
装置の小型化を図ることができる。

【００４８】また、何らかの原因でＥＳＤが加わった場
合には、バリスタ素子が導通して、ＥＳＤをバイパス
し、負特性サーミスタへの影響を回避することが可能に
なり、温度検出の信頼性を向上させることができる。

【００４９】また、請求項２の負特性サーミスタ装置の
ように、負特性サーミスタ素子を構成する半導体セラミ
ックスとして、遷移金属元素の酸化物を主成分とするも
のを用いた場合、所望の特性を備えた負特性サーミスタ
装置を確実に構成することができる。

【００５０】また、請求項３の負特性サーミスタ装置の
ように、負特性サーミスタ素子を構成する半導体セラミ
ックスとして、Ｍｎ、Ｎｉ、Ｃｏ、Ｃｕからなる遷移金
属元素群より選ばれる少なくとも１種の酸化物を主成分
とする半導体セラミックスを用いることにより、さらに
確実に所望の特性を備えた負特性サーミスタ装置を得る
ことが可能になる。

【００５１】また、請求項４の負特性サーミスタ装置の
ように、バリスタ素子を構成する半導体セラミックスと
して、ＺｎＯを主成分とするものを用いることにより、
過大電圧吸収特性に優れたバリスタ素子を備え、信頼性
の高い負特性サーミスタ装置を確実に構成することがで
きるようになる。

【００５２】また、本願発明（請求項５）の負特性サー
ミスタ装置の製造方法は、負特性サーミスタ素子形成用
のグリーンシートと、バリスタ素子形成用のグリーンシ
ートを一体に積層して積層体を形成し、積層体を焼成し
て、負特性サーミスタ素子とバリスタ素子とを一体に備
えた積層複合素子を形成した後、負特性サーミスタ素子
とバリスタ素子が電気的に並列接続となるように積層複
合素子に外部電極を形成するようにしているので、従来
のチップ型の負特性サーミスタ装置と同様の積層工法に
より、バリスタ素子と負特性サーミスタ素子が一体とな
った本願発明の負特性サーミスタ装置を効率よく製造す
ることができる。

【図面の簡単な説明】

【図１】本願発明の一実施形態（実施形態１）にかかる
負特性サーミスタ装置を示す正面断面図である。

【図２】本願発明の他の実施形態（実施形態２）にかか
る負特性サーミスタ装置を示す正面断面図である。

【図３】従来の負特性サーミスタ装置を示す正面断面図
である。

【図４】従来の他の負特性サーミスタ装置を示す正面断
面図である。

【図５】従来の負特性サーミスタ装置のＥＳＤによる抵
抗値変動メカニズムを示す概念図である。

【図６】(ａ)，(ｂ)，(ｃ)は、従来のさらに他の負特性
サーミスタ装置の製造工程を示す図である。

【符号の説明】

１，２１ 負特性サーミスタ素子 １ａ，２１ａ 負特性サーミスタ素体 ２ａ，２ｂ，２ｃ，２２ａ，２２ｂ 負特性サーミス
タ素子の内部電極 ３ａ，３ｂ 外部電極 １１ バリスタ素子 １１ａ バリスタ素体 １２ａ，１２ｂ バリスタ素子の内部電極 ２０ 積層複合素子 ２２ａ 第１の対向電極 ２２ｂ 第２の対向電極 Ｇ 第１及び第２の対向電極間のギャッ
プ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 横田 充男 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内 Ｆターム(参考） 5E034 BA08 BA09 BC02 CA04 CC02 DB01 DB15

Claims (5)

【特許請求の範囲】
1. 【請求項１】負特性を有する半導体セラミックスからな
   る負特性サーミスタ素子と、バリスタ特性を有する半導
   体セラミックスからなるバリスタ素子が、内部電極を介
   して積層一体化された積層複合素子と、 前記負特性サーミスタ素子と前記バリスタ素子が、電気
   的に並列に接続されるように前記積層複合素子に配設さ
   れた外部電極とを具備することを特徴とする負特性サー
   ミスタ装置。
2. 【請求項２】前記負特性サーミスタ素子を構成する半導
   体セラミックスが、遷移金属元素の酸化物を主成分とす
   るものであることを特徴とする請求項１記載の負特性サ
   ーミスタ装置。
3. 【請求項３】前記遷移金属元素が、Ｍｎ、Ｎｉ、Ｃｏ、
   Ｃｕからなる群より選ばれる少なくとも１種であること
   を特徴とする請求項２記載の負特性サーミスタ装置。
4. 【請求項４】前記バリスタ素子を構成する半導体セラミ
   ックスが、ＺｎＯを主成分とするものであることを特徴
   とする請求項１〜３のいずれかに記載の負特性サーミス
   タ装置。
5. 【請求項５】負特性を有する半導体セラミックスからな
   る負特性サーミスタ素子と、バリスタ特性を有する半導
   体セラミックスからなるバリスタ素子が、内部電極を介
   して積層一体化され、かつ、負特性サーミスタ素子とバ
   リスタ素子が、外部電極により電気的に並列に接続され
   た負特性サーミスタ装置の製造方法であって、 負特性を有する半導体セラミックス原料をシート状に成
   形した負特性サーミスタ素子形成用の所定枚数のグリー
   ンシートであって、所定のものには内部電極パターンが
   配設されたグリーンシートと、バリスタ特性を有する半
   導体セラミックスをシート状に成形したバリスタ素子形
   成用の所定枚数のグリーンシートであって、所定のもの
   には内部電極パターンが配設されたグリーンシートを一
   体に積層して積層体を形成する工程と、 前記積層体を焼成して、負特性サーミスタ素子とバリス
   タ素子が、内部電極を介して積層一体化された積層複合
   素子を形成する工程と、 前記負特性サーミスタ素子と前記バリスタ素子が電気的
   に並列に接続されるように前記積層複合素子に外部電極
   を形成する工程とを具備することを特徴とする負特性サ
   ーミスタ装置の製造方法。