JP2002270102A - プラズマディスプレーパネル - Google Patents
プラズマディスプレーパネルInfo
- Publication number
- JP2002270102A JP2002270102A JP2001391066A JP2001391066A JP2002270102A JP 2002270102 A JP2002270102 A JP 2002270102A JP 2001391066 A JP2001391066 A JP 2001391066A JP 2001391066 A JP2001391066 A JP 2001391066A JP 2002270102 A JP2002270102 A JP 2002270102A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- discharge
- sustain
- trigger
- partition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
- G09G3/298—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels
- G09G3/2983—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements
- G09G3/2986—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels using surface discharge panels using non-standard pixel electrode arrangements with more than 3 electrodes involved in the operation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Gas-Filled Discharge Tubes (AREA)
Abstract
(57)【要約】
【課題】 本発明は放電効率と輝度を高めるようにした
プラズマディスプレーパネルに関するものである。 【解決手段】 本発明のＰＤＰは上部基板上に形成され
てスキャン電圧が供給されるスキャン電極を含めた上部
電極群と、放電空間を間に置いて前記上部基板と対向す
る下部基板上に形成されて前記放電空間を区画する隔壁
と、データ電圧が供給されて前記隔壁の下に位置するよ
うに前記下部基板上に形成されるアドレス電極と、アド
レス電極の一方側から前記スキャン電極の方向に延びる
補助電極とを具備する。
プラズマディスプレーパネルに関するものである。 【解決手段】 本発明のＰＤＰは上部基板上に形成され
てスキャン電圧が供給されるスキャン電極を含めた上部
電極群と、放電空間を間に置いて前記上部基板と対向す
る下部基板上に形成されて前記放電空間を区画する隔壁
と、データ電圧が供給されて前記隔壁の下に位置するよ
うに前記下部基板上に形成されるアドレス電極と、アド
レス電極の一方側から前記スキャン電極の方向に延びる
補助電極とを具備する。
Description
【０００１】
【発明の属する技術分野】本発明はプラズマディスプレ
ーパネルに関するもので、特に放電効率と輝度を高める
ようにしたプラズマディスプレーパネルに関するもので
ある。
ーパネルに関するもので、特に放電効率と輝度を高める
ようにしたプラズマディスプレーパネルに関するもので
ある。
【０００２】
【従来の技術】プラズマディスプレーパネル（以下“Ｐ
ＤＰ”という）はガスの放電時に発生する紫外線によっ
て蛍光体を発光させることで文字またはグラフィックを
含む画像を表示するようになっている。このようなＰＤ
Ｐは薄膜化と大型化が容易であるだけではなく、最近の
技術の向上に伴って画質が大きく向上している。
ＤＰ”という）はガスの放電時に発生する紫外線によっ
て蛍光体を発光させることで文字またはグラフィックを
含む画像を表示するようになっている。このようなＰＤ
Ｐは薄膜化と大型化が容易であるだけではなく、最近の
技術の向上に伴って画質が大きく向上している。
【０００３】図１を参照すると、従来の３電極の交流面
放電型ＰＤＰ（以下、“３電極ＰＤＰ”という）は、ス
キャン電極（Ｙ）とサスティン電極（Ｚ）を備えた上部
基板（１０）と、データ電極（Ｘ）を備えた下部基板
（１８）とを有している。
放電型ＰＤＰ（以下、“３電極ＰＤＰ”という）は、ス
キャン電極（Ｙ）とサスティン電極（Ｚ）を備えた上部
基板（１０）と、データ電極（Ｘ）を備えた下部基板
（１８）とを有している。
【０００４】スキャン電極（Ｙ）とサスティン電極
（Ｚ）はそれぞれ幅が広い透明電極（１２Ｙ、１２Ｚ）
と幅が狭い金属バス電極（１３Ｙ、１３Ｚ）とからな
り、それらが所定の間隔を保って平行に配置されてい
る。
（Ｚ）はそれぞれ幅が広い透明電極（１２Ｙ、１２Ｚ）
と幅が狭い金属バス電極（１３Ｙ、１３Ｚ）とからな
り、それらが所定の間隔を保って平行に配置されてい
る。
【０００５】上部基板（１０）には、さらにスキャン電
極（Ｙ）とサスティン電極（Ｚ）を覆うように上部誘電
体層（１４）と保護膜（１６）が積層される。上部誘電
体層（１４）はプラズマ放電時に発生した壁電荷を蓄積
するためのものである。保護膜（１６）は、プラズマ放
電時に発生するスパッタリングによる上部誘電体層（１
４）の損傷を防止すると共に、２次電子の放出の効率を
高める働きを持っている。この保護膜（１６）としては
酸化マグネシウム（ＭｇＯ）を利用するのが一般的であ
る。
極（Ｙ）とサスティン電極（Ｚ）を覆うように上部誘電
体層（１４）と保護膜（１６）が積層される。上部誘電
体層（１４）はプラズマ放電時に発生した壁電荷を蓄積
するためのものである。保護膜（１６）は、プラズマ放
電時に発生するスパッタリングによる上部誘電体層（１
４）の損傷を防止すると共に、２次電子の放出の効率を
高める働きを持っている。この保護膜（１６）としては
酸化マグネシウム（ＭｇＯ）を利用するのが一般的であ
る。
【０００６】データ電極（Ｘ）は下部基板（１８）にス
キャン電極（Ｙ）とサスティン電極（Ｚ）の長手方向と
直交する方向に配置されている。
キャン電極（Ｙ）とサスティン電極（Ｚ）の長手方向と
直交する方向に配置されている。
【０００７】データ電極（Ｘ）が配置された下部基板
（１８）には下部誘電体層（２２）と隔壁（２４）がさ
らに形成されている。下部誘電体層（２２）と隔壁（２
４）の表面に蛍光体層（２６）が塗布される。隔壁（２
４）は水平に隣接した放電空間を分離して隣接した放電
セルの間の光学的、電気的なクロストークを防止するた
めのものである。蛍光体層（２６）はプラズマ放電時に
発生された紫外線によって励起され、赤色、緑色または
青色のいずれか一つの可視光線を発生する。
（１８）には下部誘電体層（２２）と隔壁（２４）がさ
らに形成されている。下部誘電体層（２２）と隔壁（２
４）の表面に蛍光体層（２６）が塗布される。隔壁（２
４）は水平に隣接した放電空間を分離して隣接した放電
セルの間の光学的、電気的なクロストークを防止するた
めのものである。蛍光体層（２６）はプラズマ放電時に
発生された紫外線によって励起され、赤色、緑色または
青色のいずれか一つの可視光線を発生する。
【０００８】上部基板（１０）、下部基板（１８）及び
隔壁（２４）の間に設けられた放電空間にはＨｅ＋Ｘｅ
またはＮｅ＋Ｘｅなどの不活性の混合ガスが注入され
る。
隔壁（２４）の間に設けられた放電空間にはＨｅ＋Ｘｅ
またはＮｅ＋Ｘｅなどの不活性の混合ガスが注入され
る。
【０００９】このようなＰＤＰの放電セル（１）は、図
２のようにパネル（３０）上にマトリックス形態で配置
される。並んで形成されたスキャン電極（Ｙ１〜Ｙｍ）
とサスティン電極（Ｚ１〜Ｚｍ）は各放電セルでデータ
電極（Ｘ１〜Ｘｎ）と交差している。
２のようにパネル（３０）上にマトリックス形態で配置
される。並んで形成されたスキャン電極（Ｙ１〜Ｙｍ）
とサスティン電極（Ｚ１〜Ｚｍ）は各放電セルでデータ
電極（Ｘ１〜Ｘｎ）と交差している。
【００１０】ＰＤＰは画像のグレーレベルを得るために
１フレームを発光回数が異なる多数のサブフィールドに
分けて駆動している。各サブフィールドは、放電を均一
に起こすためのリセット期間、放電セルを選択するため
のアドレス期間及びグレーレベルを実現するサスティン
期間に分けられる。２５６グレーレベルで画像を表示し
ようとする場合に１/６０秒に当たるフレーム期間（１
６.６７ｍｓ）は図３のようにそれぞれ時間間隔の異な
る８つのサブフィールド（ＳＦ１〜ＳＦ８）に分けられ
る。８つのサブフィールド（ＳＦ１〜ＳＦ８）のそれぞ
れは、さらにリセット期間、アドレス期間及びサスティ
ン期間に分けられている。各サブフィールドのリセット
期間及びアドレス期間は各サブフィールドとも同一であ
る。セルを選択するためのアドレス放電はデータ電極
（Ｘ）とスキャン電極（Ｙ）の間の電圧差により起き
る。サスティン期間はサブフィールドＳＦ１からＳＦ８
へ向かうにつれ２n(ｎ＝０、１、２、３、４、５、６、
７）の比率で増加する。このようにサスティン期間の異
なるサブフィールドを組み合わせてサスティン放電の回
数を調節することで映像表示時に必要なグレースケール
を実現している。サスティン放電はスキャン電極（Ｙ）
とサスティン電極（Ｚ）に交互に供給される高い電圧の
パルス信号により起きる。
１フレームを発光回数が異なる多数のサブフィールドに
分けて駆動している。各サブフィールドは、放電を均一
に起こすためのリセット期間、放電セルを選択するため
のアドレス期間及びグレーレベルを実現するサスティン
期間に分けられる。２５６グレーレベルで画像を表示し
ようとする場合に１/６０秒に当たるフレーム期間（１
６.６７ｍｓ）は図３のようにそれぞれ時間間隔の異な
る８つのサブフィールド（ＳＦ１〜ＳＦ８）に分けられ
る。８つのサブフィールド（ＳＦ１〜ＳＦ８）のそれぞ
れは、さらにリセット期間、アドレス期間及びサスティ
ン期間に分けられている。各サブフィールドのリセット
期間及びアドレス期間は各サブフィールドとも同一であ
る。セルを選択するためのアドレス放電はデータ電極
（Ｘ）とスキャン電極（Ｙ）の間の電圧差により起き
る。サスティン期間はサブフィールドＳＦ１からＳＦ８
へ向かうにつれ２n(ｎ＝０、１、２、３、４、５、６、
７）の比率で増加する。このようにサスティン期間の異
なるサブフィールドを組み合わせてサスティン放電の回
数を調節することで映像表示時に必要なグレースケール
を実現している。サスティン放電はスキャン電極（Ｙ）
とサスティン電極（Ｚ）に交互に供給される高い電圧の
パルス信号により起きる。
【００１１】図４は３電極ＰＤＰの駆動波形である。図
４を参照すると、リセット期間にはサスティン電極
（Ｚ）またはスキャン電極（Ｙ１〜Ｙｍ）に図示しない
球形波またはランプ波形態の信号が１回以上供給されて
全画面の放電セルを同時に放電させる。このようなリセ
ット期間の放電により全画面のセルに均一の壁電荷が蓄
積される。
４を参照すると、リセット期間にはサスティン電極
（Ｚ）またはスキャン電極（Ｙ１〜Ｙｍ）に図示しない
球形波またはランプ波形態の信号が１回以上供給されて
全画面の放電セルを同時に放電させる。このようなリセ
ット期間の放電により全画面のセルに均一の壁電荷が蓄
積される。
【００１２】アドレス期間にはスキャン電極（Ｙ１〜Ｙ
ｍ）に順次負極性のスキャンパルス（ＳＰ）が供給され
ると共にスキャンパルス（ＳＰ）に同期したデータパル
ス（Ｖｄ）がデータ電極（Ｘ）に供給される。データパ
ルス（Ｖｄ）が供給された放電セルでアドレス放電が起
きる。すなわち、放電させるセルが選択される。
ｍ）に順次負極性のスキャンパルス（ＳＰ）が供給され
ると共にスキャンパルス（ＳＰ）に同期したデータパル
ス（Ｖｄ）がデータ電極（Ｘ）に供給される。データパ
ルス（Ｖｄ）が供給された放電セルでアドレス放電が起
きる。すなわち、放電させるセルが選択される。
【００１３】サスティン期間にはスキャン電極（Ｙ）と
サスティン電極（Ｚ）に交互にサスティンパルス（Ｖ
ｓ）が供給される。アドレス放電により選択された放電
セルがサスティンパルス（Ｖｓ）の供給ごとサスティン
放電が連続的に起きる。
サスティン電極（Ｚ）に交互にサスティンパルス（Ｖ
ｓ）が供給される。アドレス放電により選択された放電
セルがサスティンパルス（Ｖｓ）の供給ごとサスティン
放電が連続的に起きる。
【００１４】しかし、３電極ＰＤＰはスキャン電極
（Ｙ）とサスティン電極（Ｚ）が放電空間の上中央に位
置していて、その上側にある２つの電極の間で放電が生
じているだけであるので放電空間の活用度が低い。この
ために３電極のＰＤＰはサスティン放電を起こすさせる
電圧を高くしなければならず、それに伴って消費電力が
高くなり、その上サスティン放電時に放電及び発光の効
率が低い。これを以下にさらに説明する。サスティン放
電はスキャン電極（Ｙ）とサスティン電極（Ｚ）の間で
面放電として起きる。双方の電極の間隔が広ければ放電
を開示させるための電圧を高くしなければならない。一
般的にその電圧を低くするためにスキャン電極（Ｙ）と
サスティン電極（Ｚ）はセルの中央に近づけて配置して
いる。そのためにサスティン放電時に放電経路が短くな
り放電効率や発光効率が低くなる。効率を高めるため
に、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間の
間隔を広くすると、電極間の間隔に比例して放電開示の
電圧が高くなる。
（Ｙ）とサスティン電極（Ｚ）が放電空間の上中央に位
置していて、その上側にある２つの電極の間で放電が生
じているだけであるので放電空間の活用度が低い。この
ために３電極のＰＤＰはサスティン放電を起こすさせる
電圧を高くしなければならず、それに伴って消費電力が
高くなり、その上サスティン放電時に放電及び発光の効
率が低い。これを以下にさらに説明する。サスティン放
電はスキャン電極（Ｙ）とサスティン電極（Ｚ）の間で
面放電として起きる。双方の電極の間隔が広ければ放電
を開示させるための電圧を高くしなければならない。一
般的にその電圧を低くするためにスキャン電極（Ｙ）と
サスティン電極（Ｚ）はセルの中央に近づけて配置して
いる。そのためにサスティン放電時に放電経路が短くな
り放電効率や発光効率が低くなる。効率を高めるため
に、スキャン電極（Ｙ）とサスティン電極（Ｚ）の間の
間隔を広くすると、電極間の間隔に比例して放電開示の
電圧が高くなる。
【００１５】このような３電極ＰＤＰの問題点を解決す
るために、サスティン放電のための電極を４つに分離し
た５電極ＰＤＰが提案された。
るために、サスティン放電のための電極を４つに分離し
た５電極ＰＤＰが提案された。
【００１６】図５にその従来の５電極ＰＤＰが示されて
いる。この５電極ＰＤＰは放電セルの中央にトリガ電極
対（ＴＹ、ＴＺ）を狭い間隔で配置し、トリガ電極対
（ＴＹ、ＴＺ）の両外側の放電セルの縁に沿ってサステ
ィン電極対（ＳＹ、ＳＺ）を配置した構造である。下部
基板４０の構造は３電極ＰＤＰと特に変わらず、トリガ
電極対（ＴＹ、ＴＺ）やサスティン電極対（ＳＹ、Ｓ
Ｚ）と直交するようにデータ電極（Ｘ）が配置されてい
る。
いる。この５電極ＰＤＰは放電セルの中央にトリガ電極
対（ＴＹ、ＴＺ）を狭い間隔で配置し、トリガ電極対
（ＴＹ、ＴＺ）の両外側の放電セルの縁に沿ってサステ
ィン電極対（ＳＹ、ＳＺ）を配置した構造である。下部
基板４０の構造は３電極ＰＤＰと特に変わらず、トリガ
電極対（ＴＹ、ＴＺ）やサスティン電極対（ＳＹ、Ｓ
Ｚ）と直交するようにデータ電極（Ｘ）が配置されてい
る。
【００１７】トリガ電極対（ＴＹ、ＴＺ）とサスティン
電極対（ＳＹ、ＳＺ）はそれぞれ幅が広い透明電極と幅
が狭い金属バス電極とからなり、それらが上部基板（３
４）に並列に形成される。トリガ電極対（ＴＹ、ＴＺ）
は電極間の間隔（Ｎｉ）が狭く、サスティン電極対（Ｓ
Ｙ、ＳＺ）の間隔（Ｗｉ）は広い。
電極対（ＳＹ、ＳＺ）はそれぞれ幅が広い透明電極と幅
が狭い金属バス電極とからなり、それらが上部基板（３
４）に並列に形成される。トリガ電極対（ＴＹ、ＴＺ）
は電極間の間隔（Ｎｉ）が狭く、サスティン電極対（Ｓ
Ｙ、ＳＺ）の間隔（Ｗｉ）は広い。
【００１８】サスティン電極対（ＳＹ、ＳＺ）はトリガ
電極対（ＴＹ、ＴＺ）の間の放電によって形成された空
間の電荷及び壁電荷を利用して長い経路の放電を起こせ
る。
電極対（ＴＹ、ＴＺ）の間の放電によって形成された空
間の電荷及び壁電荷を利用して長い経路の放電を起こせ
る。
【００１９】上部基板（３４）にはトリガ電極対（Ｔ
Ｙ、ＴＺ）とサスティン電極対（ＳＹ、ＳＺ）を覆うよ
うに上部誘電体層（３６）と保護膜（３８）が積層され
る。これらの作用は３電極ＰＤＰのものと特に変わると
ころはない。同様に、下部基板の構造も３電極ＰＤＰの
ものと変わるところはなく、下部誘電体層（４４）と隔
壁（４６）が形成され、蛍光体層（４８）がそれらの表
面に形成されている。
Ｙ、ＴＺ）とサスティン電極対（ＳＹ、ＳＺ）を覆うよ
うに上部誘電体層（３６）と保護膜（３８）が積層され
る。これらの作用は３電極ＰＤＰのものと特に変わると
ころはない。同様に、下部基板の構造も３電極ＰＤＰの
ものと変わるところはなく、下部誘電体層（４４）と隔
壁（４６）が形成され、蛍光体層（４８）がそれらの表
面に形成されている。
【００２０】上部基板（３４）、下部基板（４０）及び
隔壁（４６）の間に設けられた放電空間には同様にＨｅ
＋ＸｅまたはＮｅ＋Ｘｅなどの不活性の混合ガスが注入
される。
隔壁（４６）の間に設けられた放電空間には同様にＨｅ
＋ＸｅまたはＮｅ＋Ｘｅなどの不活性の混合ガスが注入
される。
【００２１】このような５電極ＰＤＰの放電セル（１
１）は図６のようにパネル（６０）上にマトリックス形
態で配置される。５電極ＰＤＰの動作は３電極ＰＤＰと
同じように、画像のグレーレベルを実現するために１フ
レームをリセット期間、アドレス期間及びサスティン期
間に分け、サスティン期間を発光回数がそれぞれ異なる
多数のサブフィールドに分けて駆動している。リセット
期間には全画面の放電セルが初期化される。アドレス期
間には第１トリガ電極（ＴＹ）とデータ電極（Ｘ）の間
でアドレス放電を起こさせる。サスティン期間にはトリ
ガ電極対（ＴＹ、ＴＺ）の各電極にパルスが交互に印加
され、同時にサスティン電極対（ＳＹ、ＳＺ）の各電極
にパルスが交互に印加される。トリガ電極対（ＴＹ、Ｔ
Ｚ）の間にトリガ放電が先に起きて、このトリガ放電に
より生成されたプライミング荷電粒子を利用してサステ
ィン電極対（ＳＹ、ＳＺ）上に長い経路の放電を起こさ
せている。
１）は図６のようにパネル（６０）上にマトリックス形
態で配置される。５電極ＰＤＰの動作は３電極ＰＤＰと
同じように、画像のグレーレベルを実現するために１フ
レームをリセット期間、アドレス期間及びサスティン期
間に分け、サスティン期間を発光回数がそれぞれ異なる
多数のサブフィールドに分けて駆動している。リセット
期間には全画面の放電セルが初期化される。アドレス期
間には第１トリガ電極（ＴＹ）とデータ電極（Ｘ）の間
でアドレス放電を起こさせる。サスティン期間にはトリ
ガ電極対（ＴＹ、ＴＺ）の各電極にパルスが交互に印加
され、同時にサスティン電極対（ＳＹ、ＳＺ）の各電極
にパルスが交互に印加される。トリガ電極対（ＴＹ、Ｔ
Ｚ）の間にトリガ放電が先に起きて、このトリガ放電に
より生成されたプライミング荷電粒子を利用してサステ
ィン電極対（ＳＹ、ＳＺ）上に長い経路の放電を起こさ
せている。
【００２２】５電極ＰＤＰにおいて、長い経路の放電、
すなわち、サスティン放電が効果的に起きるためにはサ
スティン電極対（ＳＹ、ＳＺ）に高いサスティン電圧を
加える必要がある。しかし、サスティン電極対（ＳＹ、
ＳＺ）にあまりに高い電圧が加えられるとサスティン電
極対（ＳＹ、ＳＺ）の間に少なくともいずれか一つと基
底電位（ＧＮＤ）を維持しているデータ電極（Ｘ）の間
に放電が起きることがある。この放電が生じると、放電
経路が分散されてサスティン放電の効率が落ちるだけで
なく、輝度が落ちる。
すなわち、サスティン放電が効果的に起きるためにはサ
スティン電極対（ＳＹ、ＳＺ）に高いサスティン電圧を
加える必要がある。しかし、サスティン電極対（ＳＹ、
ＳＺ）にあまりに高い電圧が加えられるとサスティン電
極対（ＳＹ、ＳＺ）の間に少なくともいずれか一つと基
底電位（ＧＮＤ）を維持しているデータ電極（Ｘ）の間
に放電が起きることがある。この放電が生じると、放電
経路が分散されてサスティン放電の効率が落ちるだけで
なく、輝度が落ちる。
【００２３】また、５電極ＰＤＰはサスティン電極対
（ＳＹ、ＳＺ）の間の長い経路の放電の効率と輝度を高
めるためには、トリガ電極対（ＴＹ、ＴＺ）間の短い経
路の放電はできる限り弱いことが好ましい。しかし、ア
ドレス放電により第１トリガ電極（ＴＹ）上に多くの量
の壁電荷が形成されて、トリガ電極対（ＴＹ、ＴＺ）間
の間隔が狭いためにトリガ電極対（ＴＹ、ＴＺ）の間の
短い経路の放電が強く起きやすい。
（ＳＹ、ＳＺ）の間の長い経路の放電の効率と輝度を高
めるためには、トリガ電極対（ＴＹ、ＴＺ）間の短い経
路の放電はできる限り弱いことが好ましい。しかし、ア
ドレス放電により第１トリガ電極（ＴＹ）上に多くの量
の壁電荷が形成されて、トリガ電極対（ＴＹ、ＴＺ）間
の間隔が狭いためにトリガ電極対（ＴＹ、ＴＺ）の間の
短い経路の放電が強く起きやすい。
【００２４】
【発明が解決しようとする課題】従って、本発明の目的
は放電効率と輝度を高めるためのＰＤＰを提供するのに
ある。
は放電効率と輝度を高めるためのＰＤＰを提供するのに
ある。
【００２５】
【課題を解決するための手段】前記目的を達成するため
に、本発明ＰＤＰは、上部基板上に形成されてスキャン
電圧が供給されるスキャン電極を含めた上部電極群と、
放電空間を間に置いて前記上部基板と対向する下部基板
上に形成された前記放電空間を区画する隔壁と、データ
電圧が供給されて前記隔壁の下に位置するように前記下
部基板上に形成されるアドレス電極と、前記アドレス電
極の一方側から前記スキャン電極の方向に延びる補助電
極とを具備する。
に、本発明ＰＤＰは、上部基板上に形成されてスキャン
電圧が供給されるスキャン電極を含めた上部電極群と、
放電空間を間に置いて前記上部基板と対向する下部基板
上に形成された前記放電空間を区画する隔壁と、データ
電圧が供給されて前記隔壁の下に位置するように前記下
部基板上に形成されるアドレス電極と、前記アドレス電
極の一方側から前記スキャン電極の方向に延びる補助電
極とを具備する。
【００２６】前記補助電極は、前記スキャン電極と重な
る位置に形成されることを特徴とする。
る位置に形成されることを特徴とする。
【００２７】前記ＰＤＰは、前記アドレス電極の補助電
極と前記スキャン電極の間の放電によりセルが選択され
ることを特徴とする。
極と前記スキャン電極の間の放電によりセルが選択され
ることを特徴とする。
【００２８】前記ＰＤＰの上部電極群はトリガ電極対
と、前記トリガ電極対の間の間隔より大きい間隔に離隔
され、間に前記トリガ電極対が配置されるサスティン電
極対とを具備する。
と、前記トリガ電極対の間の間隔より大きい間隔に離隔
され、間に前記トリガ電極対が配置されるサスティン電
極対とを具備する。
【００２９】本発明による異なる実施態様によるＰＤＰ
は、上部基板上に形成されて、スキャン電圧が供給され
るスキャン電極を含めた上部電極群と、前記上部電極群
と直交される方向に前記上部基板と対向する下部基板上
に形成されるアドレス電極と、前記下部基板上に形成さ
れて前記放電空間を区画する隔壁と、前記隔壁の少なく
とも一方側に前記放電空間側に延びる補助隔壁とを具備
する。
は、上部基板上に形成されて、スキャン電圧が供給され
るスキャン電極を含めた上部電極群と、前記上部電極群
と直交される方向に前記上部基板と対向する下部基板上
に形成されるアドレス電極と、前記下部基板上に形成さ
れて前記放電空間を区画する隔壁と、前記隔壁の少なく
とも一方側に前記放電空間側に延びる補助隔壁とを具備
する。
【００３０】前記補助隔壁は前記隔壁の両側それぞれに
形成されることを特徴とする。
形成されることを特徴とする。
【００３１】前記上部電極群は、トリガ電極対と、前記
トリガ電極対の間の間隔より大きい間隔に離隔され、間
に前記トリガ電極対が配置されるサスティン電極対とを
具備する。
トリガ電極対の間の間隔より大きい間隔に離隔され、間
に前記トリガ電極対が配置されるサスティン電極対とを
具備する。
【００３２】前記補助隔壁は前記トリガ電極対の位置に
重なるように形成されることを特徴とする。
重なるように形成されることを特徴とする。
【００３３】前記補助隔壁は、前記トリガ電極対の中の
スキャン電圧が供給される電極以外の電極と重なる位置
に形成されることを特徴とする。前記補助隔壁は前記隔
壁の幅の方向に延びていることを特徴とする。
スキャン電圧が供給される電極以外の電極と重なる位置
に形成されることを特徴とする。前記補助隔壁は前記隔
壁の幅の方向に延びていることを特徴とする。
【００３４】本発明の異なる実施態様によるＰＤＰは、
上部基板上に形成されてスキャン電圧が供給されるスキ
ャン電極を含めた上部電極群と、前記上部基板と対向す
る下部基板上に前記上部電極群と直交するように形成さ
れるアドレス電極とを具備して、前記上部電極群の中の
外側に位置する少なくとも１つの電極の幅が他の電極に
比べて大きく設定されることを特徴とする。
上部基板上に形成されてスキャン電圧が供給されるスキ
ャン電極を含めた上部電極群と、前記上部基板と対向す
る下部基板上に前記上部電極群と直交するように形成さ
れるアドレス電極とを具備して、前記上部電極群の中の
外側に位置する少なくとも１つの電極の幅が他の電極に
比べて大きく設定されることを特徴とする。
【００３５】前記外側の電極は前記スキャン電圧が供給
される第１サスティン電極と、前記少なくとも一つ以上
の電極を内側に置いて前記第１サスティン電極から離隔
される第２サスティン電極とを具備する。
される第１サスティン電極と、前記少なくとも一つ以上
の電極を内側に置いて前記第１サスティン電極から離隔
される第２サスティン電極とを具備する。
【００３６】前記第１及び第２サスティン電極の電極幅
が少なくとも一つ以上の内側の電極に比べて大きく設定
されることを特徴とする。
が少なくとも一つ以上の内側の電極に比べて大きく設定
されることを特徴とする。
【００３７】前記第１サスティン電極の電極幅が前記少
なくとも一つ以上の内側の電極に比べて大きく設定され
ることを特徴とする。
なくとも一つ以上の内側の電極に比べて大きく設定され
ることを特徴とする。
【００３８】前記第２サスティン電極の電極幅は前記少
なくとも一つ以上の内側の電極と同一に設定されること
を特徴とする。
なくとも一つ以上の内側の電極と同一に設定されること
を特徴とする。
【００３９】前記上部電極群を覆うように前記上部基板
上に形成される誘電体層と、前記誘電体層上に積層され
る保護膜と、前記下部基板上に形成されて放電空間を区
画する隔壁と、前記隔壁と前記下部基板の表面に形成さ
れる蛍光体とを更に具備することを特徴とする。
上に形成される誘電体層と、前記誘電体層上に積層され
る保護膜と、前記下部基板上に形成されて放電空間を区
画する隔壁と、前記隔壁と前記下部基板の表面に形成さ
れる蛍光体とを更に具備することを特徴とする。
【００４０】
【作用】本発明によるＰＤＰはアドレス電極を隔壁の下
に位置させてスキャン電極と重なる位置でアドレス電極
の一方側に補助電極を形成したので、サスティン電極対
の間の長い経路の放電の際にアドレス電極の影響を最小
にすることができる。また、隔壁の両側にそれぞれに補
助隔壁部を形成したので、トリガ電極対の間の放電空間
を物理的に縮小させて、トリガ電極の間の放電を弱くし
ている。また、本発明によるＰＤＰはトリガ電極に比べ
てサスティン電極の幅を大きくすることでサスティン放
電の際にトリガ電極対の間の短い経路の放電に比べてサ
スティン電極対の間の長い経路の放電がより支配的に起
きるようにする。
に位置させてスキャン電極と重なる位置でアドレス電極
の一方側に補助電極を形成したので、サスティン電極対
の間の長い経路の放電の際にアドレス電極の影響を最小
にすることができる。また、隔壁の両側にそれぞれに補
助隔壁部を形成したので、トリガ電極対の間の放電空間
を物理的に縮小させて、トリガ電極の間の放電を弱くし
ている。また、本発明によるＰＤＰはトリガ電極に比べ
てサスティン電極の幅を大きくすることでサスティン放
電の際にトリガ電極対の間の短い経路の放電に比べてサ
スティン電極対の間の長い経路の放電がより支配的に起
きるようにする。
【００４１】
【発明の実施の形態】前記の目的以外の本発明の異なる
目的及び利点は添付した図面を参照した本発明の好まし
い実施形態に対する説明を通して明らかになるであろ
う。以下、本発明の実施形態を添付した図７〜図１５を
参照してして詳細に説明する。
目的及び利点は添付した図面を参照した本発明の好まし
い実施形態に対する説明を通して明らかになるであろ
う。以下、本発明の実施形態を添付した図７〜図１５を
参照してして詳細に説明する。
【００４２】図７及び図８を参照する。本発明の第１実
施形態によるＰＤＰは、上部基板（５０）には、従来同
様の上部電極群を備えている。すなわち、放電セルの中
央部に位置するように形成されたトリガ電極対（ＴＹ、
ＴＺ）と、トリガ電極対（ＴＹ、ＴＺ）を間に置いて放
電セルの縁に沿って形成されたサスティン電極対（Ｓ
Ｙ、ＳＺ）とを備えている。一方、下部基板（６０）に
は、トリガ電極対（ＴＹ、ＴＺ）やサスティン電極対
（ＳＹ、ＳＺ）と直交するようにデータ電極（６２Ｘ）
を配置すると共に、そのデータ電極（６２Ｘ）にその一
方の側に電極から突出するように補助電極（６２Ｘａ）
が形成されている。本実施形態ではアドレス電極である
データ電極（６２Ｘ）が隔壁（６６）の下に配置される
のが特徴である。そして補助電極（６２Ｘａ）がセル内
に突出するように配置されている。
施形態によるＰＤＰは、上部基板（５０）には、従来同
様の上部電極群を備えている。すなわち、放電セルの中
央部に位置するように形成されたトリガ電極対（ＴＹ、
ＴＺ）と、トリガ電極対（ＴＹ、ＴＺ）を間に置いて放
電セルの縁に沿って形成されたサスティン電極対（Ｓ
Ｙ、ＳＺ）とを備えている。一方、下部基板（６０）に
は、トリガ電極対（ＴＹ、ＴＺ）やサスティン電極対
（ＳＹ、ＳＺ）と直交するようにデータ電極（６２Ｘ）
を配置すると共に、そのデータ電極（６２Ｘ）にその一
方の側に電極から突出するように補助電極（６２Ｘａ）
が形成されている。本実施形態ではアドレス電極である
データ電極（６２Ｘ）が隔壁（６６）の下に配置される
のが特徴である。そして補助電極（６２Ｘａ）がセル内
に突出するように配置されている。
【００４３】トリガ電極対（ＴＹ、ＴＺ）及びサスティ
ン電極対（ＳＹ、ＳＺ）はそれぞれ幅が広い透明電極と
幅が狭い金属バス電極からなり、トリガ電極対（ＴＹ、
ＴＺ）は電極間の間隔（Ｎｉ）が狭く設定されている。
ン電極対（ＳＹ、ＳＺ）はそれぞれ幅が広い透明電極と
幅が狭い金属バス電極からなり、トリガ電極対（ＴＹ、
ＴＺ）は電極間の間隔（Ｎｉ）が狭く設定されている。
【００４４】サスティン電極対（ＳＹ、ＳＺ）の電極の
間にはトリガ電極対（ＴＹ、ＴＺ）があるので、それら
の電極の間の間隔はトリガ電極対（ＴＹ、ＴＺ）に比べ
て広く設定されている。このサスティン電極対（ＳＹ、
ＳＺ）は、トリガ電極対（ＴＹ、ＴＺ）の間の放電によ
り形成された空間の電荷及び壁電荷を利用して放電を生
じる長い経路の放電用である。
間にはトリガ電極対（ＴＹ、ＴＺ）があるので、それら
の電極の間の間隔はトリガ電極対（ＴＹ、ＴＺ）に比べ
て広く設定されている。このサスティン電極対（ＳＹ、
ＳＺ）は、トリガ電極対（ＴＹ、ＴＺ）の間の放電によ
り形成された空間の電荷及び壁電荷を利用して放電を生
じる長い経路の放電用である。
【００４５】上部基板（５０）にはトリガ電極対（Ｔ
Ｙ、ＴＺ）とサスティン電極対（ＳＹ、ＳＺ）を覆うよ
うに上部誘電体層（５６）と保護膜（５８）が積層され
る。これらの作用は従来のものと格別異なるものではな
い。
Ｙ、ＴＺ）とサスティン電極対（ＳＹ、ＳＺ）を覆うよ
うに上部誘電体層（５６）と保護膜（５８）が積層され
る。これらの作用は従来のものと格別異なるものではな
い。
【００４６】下部基板（６０）にはアドレス電極（６２
Ｘ）を覆うように下部誘電体層（６４）が形成され、か
つ隔壁（６６）が形成されている。下部誘電体層（６
４）と隔壁（６６）の表面には蛍光体層（６８）が形成
される。隔壁（６６）は水平に隣接した放電空間を分離
して隣接した放電セルの間の光学的、電気的なクロスト
ークを防止する。蛍光体層（６８）はプラズマ放電時に
発生された紫外線によって励起されて赤色、緑色または
青色の中のいずれか一つの可視光線を発生するのは従来
同様である。
Ｘ）を覆うように下部誘電体層（６４）が形成され、か
つ隔壁（６６）が形成されている。下部誘電体層（６
４）と隔壁（６６）の表面には蛍光体層（６８）が形成
される。隔壁（６６）は水平に隣接した放電空間を分離
して隣接した放電セルの間の光学的、電気的なクロスト
ークを防止する。蛍光体層（６８）はプラズマ放電時に
発生された紫外線によって励起されて赤色、緑色または
青色の中のいずれか一つの可視光線を発生するのは従来
同様である。
【００４７】アドレス電極（６２Ｘ）の補助電極（６２
Ｘａ）はトリガ電極対（ＴＹ、ＴＺ）及びサスティン電
極対（ＳＹ、ＳＺ）と並んだ方向にアドレス電極（６２
Ｘ）の一方の側に延びて、スキャン電極の役割をするト
リガ電極対（ＴＹ、ＴＺ）と平行に並ぶように形成され
ている。もちろん、トリガ電極対（ＴＹ、ＴＺ）と補助
電極（６２Ｘａ）の間には放電空間がある。
Ｘａ）はトリガ電極対（ＴＹ、ＴＺ）及びサスティン電
極対（ＳＹ、ＳＺ）と並んだ方向にアドレス電極（６２
Ｘ）の一方の側に延びて、スキャン電極の役割をするト
リガ電極対（ＴＹ、ＴＺ）と平行に並ぶように形成され
ている。もちろん、トリガ電極対（ＴＹ、ＴＺ）と補助
電極（６２Ｘａ）の間には放電空間がある。
【００４８】上部基板（５０）、下部基板（６０）及び
隔壁（６６）の間に設けられた放電空間にはＨｅ＋Ｘｅ
またはＮｅ＋Ｘｅなどの不活性の混合ガスが注入され
る。
隔壁（６６）の間に設けられた放電空間にはＨｅ＋Ｘｅ
またはＮｅ＋Ｘｅなどの不活性の混合ガスが注入され
る。
【００４９】本発明の第１実施形態によるＰＤＰは、同
様に画像のグレーレベルを実現するために１フレームを
発光回数が異なる多数のサブフィールドで分けて駆動す
る。各サブフィールドは、同様に、放電を均一に起こさ
せるためのリセット期間、放電セルを選択するためのア
ドレス期間及び放電回数によりグレースケールを実現す
るサスティン期間に分けられる。ここで、リセット期間
とアドレス期間は各サブフィールドごとに同一で、サス
ティン期間は輝度により発光回数と期間がそれぞれ異な
る。リセット期間には全画面の放電セルが初期化され
る。アドレス期間には第１トリガ電極（ＴＹ）とデータ
電極（６２Ｘ）にそれぞれスキャンパルスとデータパル
スが供給される。この時、アドレス電極（６２Ｘ）の補
助電極（６２Ｘａ）と第１トリガ電極（ＴＹ）の間の電
圧差によりデータが供給された放電セルの中でアドレス
放電が起きる。サスティン期間には、トリガ電極対（Ｔ
Ｙ、ＴＺ）の各電極にパルスが交互に印加されると同時
にサスティン電極対（ＳＹ、ＳＺ）の各電極にもパルス
が交互に印加される。トリガ電極対（ＴＹ、ＴＺ）の間
にトリガ放電が先に起きて、このトリガ放電により生成
されたプライミング荷電粒子を利用してサスティン電極
対（ＳＹ、ＳＺ）上に長い経路の放電が起きる。
様に画像のグレーレベルを実現するために１フレームを
発光回数が異なる多数のサブフィールドで分けて駆動す
る。各サブフィールドは、同様に、放電を均一に起こさ
せるためのリセット期間、放電セルを選択するためのア
ドレス期間及び放電回数によりグレースケールを実現す
るサスティン期間に分けられる。ここで、リセット期間
とアドレス期間は各サブフィールドごとに同一で、サス
ティン期間は輝度により発光回数と期間がそれぞれ異な
る。リセット期間には全画面の放電セルが初期化され
る。アドレス期間には第１トリガ電極（ＴＹ）とデータ
電極（６２Ｘ）にそれぞれスキャンパルスとデータパル
スが供給される。この時、アドレス電極（６２Ｘ）の補
助電極（６２Ｘａ）と第１トリガ電極（ＴＹ）の間の電
圧差によりデータが供給された放電セルの中でアドレス
放電が起きる。サスティン期間には、トリガ電極対（Ｔ
Ｙ、ＴＺ）の各電極にパルスが交互に印加されると同時
にサスティン電極対（ＳＹ、ＳＺ）の各電極にもパルス
が交互に印加される。トリガ電極対（ＴＹ、ＴＺ）の間
にトリガ放電が先に起きて、このトリガ放電により生成
されたプライミング荷電粒子を利用してサスティン電極
対（ＳＹ、ＳＺ）上に長い経路の放電が起きる。
【００５０】図７及び図８に示すＰＤＰは、補助電極
（６２Ｘａ）を除いたアドレス電極（６２Ｘ）の大部分
が隔壁（６６）の下にあるために、アドレス放電の際に
生成された壁電荷はアドレス電極（６２Ｘ）の補助電極
（６２Ｘａ）と第１トリガ電極（ＴＹ）の上にだけ集中
的に蓄積される。従って、サスティン放電時のアドレス
電極（６２Ｘａ）の影響が最小化される。サスティン電
極対（ＳＹ、ＳＺ）の間の長い経路の放電を高い効率で
起こさせることができる。これについてさらに説明す
る。従来は、サスティン電極対（ＳＹ、ＳＺ）の間の長
い経路の放電の際に高い電圧を加えると、アドレス電極
（６２Ｘ）上に蓄積されている壁電荷の影響でサスティ
ン電極対（ＳＹ、ＳＺ）の中の少なくとも一つとアドレ
ス電極（６２Ｘ）の間で放電が生じ、それによって長い
経路の放電の効率と輝度が低下していた。これに対し
て、本実施形態のＰＤＰは、アドレス電極（６２Ｘ）の
一方側に形成された補助電極（６２Ｘａ）と第１トリガ
電極（ＴＹ）の間にだけアドレス放電が起きるので、補
助電極（６２Ｘａ）の部分にだけしか壁電荷が生じない
ので、サスティン電極対（ＳＹ、ＳＺ）の間の長い経路
の放電の際にアドレス電極（６２Ｘ）上に形成された壁
電荷の影響が最小化される。また、放電空間を間に置い
て向かい合っている第１トリガ電極（ＴＹ）とアドレス
電極（６２Ｘ）の補助電極（６２Ｘａ）の重なっている
面積は従来に比べて広く形成することができるのでアド
レス放電が安定に起きる。従来は、アドレス電極と第１
トリガ電極とが交差した箇所でしかアドレス放電が生じ
なかった。
（６２Ｘａ）を除いたアドレス電極（６２Ｘ）の大部分
が隔壁（６６）の下にあるために、アドレス放電の際に
生成された壁電荷はアドレス電極（６２Ｘ）の補助電極
（６２Ｘａ）と第１トリガ電極（ＴＹ）の上にだけ集中
的に蓄積される。従って、サスティン放電時のアドレス
電極（６２Ｘａ）の影響が最小化される。サスティン電
極対（ＳＹ、ＳＺ）の間の長い経路の放電を高い効率で
起こさせることができる。これについてさらに説明す
る。従来は、サスティン電極対（ＳＹ、ＳＺ）の間の長
い経路の放電の際に高い電圧を加えると、アドレス電極
（６２Ｘ）上に蓄積されている壁電荷の影響でサスティ
ン電極対（ＳＹ、ＳＺ）の中の少なくとも一つとアドレ
ス電極（６２Ｘ）の間で放電が生じ、それによって長い
経路の放電の効率と輝度が低下していた。これに対し
て、本実施形態のＰＤＰは、アドレス電極（６２Ｘ）の
一方側に形成された補助電極（６２Ｘａ）と第１トリガ
電極（ＴＹ）の間にだけアドレス放電が起きるので、補
助電極（６２Ｘａ）の部分にだけしか壁電荷が生じない
ので、サスティン電極対（ＳＹ、ＳＺ）の間の長い経路
の放電の際にアドレス電極（６２Ｘ）上に形成された壁
電荷の影響が最小化される。また、放電空間を間に置い
て向かい合っている第１トリガ電極（ＴＹ）とアドレス
電極（６２Ｘ）の補助電極（６２Ｘａ）の重なっている
面積は従来に比べて広く形成することができるのでアド
レス放電が安定に起きる。従来は、アドレス電極と第１
トリガ電極とが交差した箇所でしかアドレス放電が生じ
なかった。
【００５１】図９及び図１０は本発明の第２実施形態に
よるＰＤＰを示している。図９及び図１０において、上
部基板は図７及び図８に図示したＰＤＰの上部基板と同
じであるので、同一の符号をつけて詳細な説明を省略す
る。
よるＰＤＰを示している。図９及び図１０において、上
部基板は図７及び図８に図示したＰＤＰの上部基板と同
じであるので、同一の符号をつけて詳細な説明を省略す
る。
【００５２】図９及び図１０を参照すると、本発明の第
２実施形態によるＰＤＰの下部基板は、トリガ電極対
（ＴＹ、ＴＺ）の下に対応する位置で隔壁（７６）の両
側へ延び出るように補助隔壁部（７６ａ、７６ｂ）が形
成されている。アドレス電極（７２Ｘ）は従来の一般的
なＰＤＰと同様に隔壁の間に配置されている。
２実施形態によるＰＤＰの下部基板は、トリガ電極対
（ＴＹ、ＴＺ）の下に対応する位置で隔壁（７６）の両
側へ延び出るように補助隔壁部（７６ａ、７６ｂ）が形
成されている。アドレス電極（７２Ｘ）は従来の一般的
なＰＤＰと同様に隔壁の間に配置されている。
【００５３】上部基板（５０）には下部基板（７０）の
アドレス電極（７２Ｘ）と直交するトリガ電極対（Ｔ
Ｙ、ＴＺ）とサスティン電極対（ＳＹ、ＳＺ）が形成さ
れている。
アドレス電極（７２Ｘ）と直交するトリガ電極対（Ｔ
Ｙ、ＴＺ）とサスティン電極対（ＳＹ、ＳＺ）が形成さ
れている。
【００５４】補助隔壁部（７６ａ、７６ｂ）が形成され
た隔壁（７６）は、水平に隣接した放電空間を分離して
隣接した放電セル間の光学的、電気的クローストークを
防ぐためのものであるのは従来同様である。したがっ
て、この隔壁（７６）と下部誘電体層（７４）の表面に
は蛍光体層（７８）が形成される。
た隔壁（７６）は、水平に隣接した放電空間を分離して
隣接した放電セル間の光学的、電気的クローストークを
防ぐためのものであるのは従来同様である。したがっ
て、この隔壁（７６）と下部誘電体層（７４）の表面に
は蛍光体層（７８）が形成される。
【００５５】補助隔壁部（７６ａ、７６ｂ）は、上部基
板（５０）のトリガ電極対（ＴＹ、ＴＺ）の双方の間隔
よりわずかに広い幅を有している。したがって、トリガ
電極対（ＴＹ、ＴＺ）と補助隔壁部（７６ａ、７６ｂ）
は部分的に重なっている。この補助隔壁部（７６ａ、７
６ｂ）はそれぞれ放電空間の中に突出しているので、ト
リガ電極対（ＴＹ、ＴＺ）の間の短い経路の放電空間を
物理的に狭くする役割を果たしている。この補助隔壁部
（７６ａ、７６ｂ）により放電セルの放電空間は図１０
のように、その横断面が中央部が狭くその両端側が広が
っている‘Ｉ’字の形態になっている。従って、補助隔
壁部（７６ａ、７６ｂ）が位置している放電セルの中心
部に比べて、放電セルの両端の放電空間が広くなる。
板（５０）のトリガ電極対（ＴＹ、ＴＺ）の双方の間隔
よりわずかに広い幅を有している。したがって、トリガ
電極対（ＴＹ、ＴＺ）と補助隔壁部（７６ａ、７６ｂ）
は部分的に重なっている。この補助隔壁部（７６ａ、７
６ｂ）はそれぞれ放電空間の中に突出しているので、ト
リガ電極対（ＴＹ、ＴＺ）の間の短い経路の放電空間を
物理的に狭くする役割を果たしている。この補助隔壁部
（７６ａ、７６ｂ）により放電セルの放電空間は図１０
のように、その横断面が中央部が狭くその両端側が広が
っている‘Ｉ’字の形態になっている。従って、補助隔
壁部（７６ａ、７６ｂ）が位置している放電セルの中心
部に比べて、放電セルの両端の放電空間が広くなる。
【００５６】上部基板（５０）、下部基板（７０）及び
隔壁（７６）の間に設けられた放電空間にはＨｅ＋Ｘｅ
またはＮｅ＋Ｘｅなどの不活性の混合ガスが注入され
る。
隔壁（７６）の間に設けられた放電空間にはＨｅ＋Ｘｅ
またはＮｅ＋Ｘｅなどの不活性の混合ガスが注入され
る。
【００５７】このＰＤＰは画像のグレーレベルを実現す
るために１フレームを発光回数が異なる多数のサブフィ
ールドで分けて駆動する。各サブフィールドは放電を均
一に起こせるリセット期間、放電セルを選択するアドレ
ス期間及び放電回数によりグレースケールを実現するサ
スティン期間に分けられる。ここで、リセット期間とア
ドレス期間は各サブフィールドごとに同一で、サスティ
ン期間は輝度により発光回数と期間がそれぞれ異なる。
リセット期間には全画面の放電セルが初期化される。ア
ドレス期間には第１トリガ電極（ＴＹ）とデータ電極
（７２Ｘ）にそれぞれスキャンパルスとデータパルスが
供給される。この時、アドレス電極（７２Ｘ）と第１ト
リガ電極（ＴＹ）の間の電圧差によりデータが供給され
る放電セルの中でアドレス放電が起きる。サスティン期
間にはトリガ電極対（ＴＹ、ＴＺ）の各電極にパルスが
交互に印加されると同時にサスティン電極対（ＳＹ、Ｓ
Ｚ）の各電極にパルスが交互に印加される。トリガ電極
対（ＴＹ、ＴＺ）の間にトリガ放電が先に起きて、この
トリガ放電により生成されたプライミング荷電粒子を利
用してサスティン電極対（ＳＹ、ＳＺ）上に長い経路の
放電が起きる。
るために１フレームを発光回数が異なる多数のサブフィ
ールドで分けて駆動する。各サブフィールドは放電を均
一に起こせるリセット期間、放電セルを選択するアドレ
ス期間及び放電回数によりグレースケールを実現するサ
スティン期間に分けられる。ここで、リセット期間とア
ドレス期間は各サブフィールドごとに同一で、サスティ
ン期間は輝度により発光回数と期間がそれぞれ異なる。
リセット期間には全画面の放電セルが初期化される。ア
ドレス期間には第１トリガ電極（ＴＹ）とデータ電極
（７２Ｘ）にそれぞれスキャンパルスとデータパルスが
供給される。この時、アドレス電極（７２Ｘ）と第１ト
リガ電極（ＴＹ）の間の電圧差によりデータが供給され
る放電セルの中でアドレス放電が起きる。サスティン期
間にはトリガ電極対（ＴＹ、ＴＺ）の各電極にパルスが
交互に印加されると同時にサスティン電極対（ＳＹ、Ｓ
Ｚ）の各電極にパルスが交互に印加される。トリガ電極
対（ＴＹ、ＴＺ）の間にトリガ放電が先に起きて、この
トリガ放電により生成されたプライミング荷電粒子を利
用してサスティン電極対（ＳＹ、ＳＺ）上に長い経路の
放電が起きる。
【００５８】図９及び図１０のようなＰＤＰは、補助隔
壁部（７６ａ、７６ｂ）によりトリガ電極対（ＴＹ、Ｔ
Ｚ）の間の短い経路の放電空間が小さく制約されるので
トリガ電極対（ＴＹ、ＴＺ）の間の短い経路の放電は小
さく起きるしかない。このように、トリガ電極対（Ｔ
Ｙ、ＴＺ）の間の放電が小さく起きるために、サスティ
ン電極対（ＳＹ、ＳＺ）の間の長い経路の放電は高い効
率で強く放電される。
壁部（７６ａ、７６ｂ）によりトリガ電極対（ＴＹ、Ｔ
Ｚ）の間の短い経路の放電空間が小さく制約されるので
トリガ電極対（ＴＹ、ＴＺ）の間の短い経路の放電は小
さく起きるしかない。このように、トリガ電極対（Ｔ
Ｙ、ＴＺ）の間の放電が小さく起きるために、サスティ
ン電極対（ＳＹ、ＳＺ）の間の長い経路の放電は高い効
率で強く放電される。
【００５９】図１１は本発明の第３実施形態によるＰＤ
Ｐを表す。図１１を参照すると、本発明の第３実施形態
によるＰＤＰの下部基板は、トリガ電極対（ＴＹ、Ｔ
Ｚ）の中のいずれか一電極の下に位置する隔壁（８６）
の両側からそれぞれ延び出している補助隔壁部（８６
ａ、８６ｂ）を具備する。
Ｐを表す。図１１を参照すると、本発明の第３実施形態
によるＰＤＰの下部基板は、トリガ電極対（ＴＹ、Ｔ
Ｚ）の中のいずれか一電極の下に位置する隔壁（８６）
の両側からそれぞれ延び出している補助隔壁部（８６
ａ、８６ｂ）を具備する。
【００６０】このＰＤＰは図９及び図１０に図示された
ＰＤＰに比べて、補助隔壁部の幅と位置だけ異なるだけ
である。図９及び図１０に図示されたＰＤＰはスキャン
電極の役割をする第１トリガ電極対（ＴＹ）の下にも補
助隔壁部が形成されているためにアドレス放電空間が制
約されてアドレス放電が不安定になることがあった。こ
れに比べて、図１１に図示されたＰＤＰはスキャン電極
の役割をする第１トリガ電極対（ＴＹ）の下には補助隔
壁部（８６ａ、８６ｂ）がないためにアドレス放電空間
がその分大きく確保されてアドレス放電がより大きく起
きて充分な量の壁電荷をサスティン放電に利用すること
ができる利点がある。放電効率が高くなるのは第２実施
形態の場合と同様である。
ＰＤＰに比べて、補助隔壁部の幅と位置だけ異なるだけ
である。図９及び図１０に図示されたＰＤＰはスキャン
電極の役割をする第１トリガ電極対（ＴＹ）の下にも補
助隔壁部が形成されているためにアドレス放電空間が制
約されてアドレス放電が不安定になることがあった。こ
れに比べて、図１１に図示されたＰＤＰはスキャン電極
の役割をする第１トリガ電極対（ＴＹ）の下には補助隔
壁部（８６ａ、８６ｂ）がないためにアドレス放電空間
がその分大きく確保されてアドレス放電がより大きく起
きて充分な量の壁電荷をサスティン放電に利用すること
ができる利点がある。放電効率が高くなるのは第２実施
形態の場合と同様である。
【００６１】さらに、本発明の第２及び第３実施形態に
よるＰＤＰは、隔壁（７６、８６）の補助隔壁部（８６
ａ、８６ｂ）により蛍光体の塗布面積がその分増加する
ので輝度が高くなる。
よるＰＤＰは、隔壁（７６、８６）の補助隔壁部（８６
ａ、８６ｂ）により蛍光体の塗布面積がその分増加する
ので輝度が高くなる。
【００６２】図１２及び図１３は本発明の第４実施形態
によるＰＤＰを表す。図１２及び図１３を参照すると、
本発明の第４実施形態によるＰＤＰは放電セルの中央部
に位置するように上部基板（９０）上に形成されたトリ
ガ電極対（ＮＴＹ、ＮＴＺ）と、トリガ電極対（ＮＴ
Ｙ、ＮＴＺ）を間に置いて放電セルの縁に沿って電極が
それぞれ位置するように上部基板（９０）上に形成され
てそれぞれの電極幅がトリガ電極対（ＮＴＹ、ＮＴＺ）
のそれより大きく設定されたサスティン電極対（ＷＳ
Ｙ、ＷＳＺ）と、トリガ電極対（ＮＴＹ、ＮＴＺ）及び
サスティン電極対（ＷＳＹ、ＷＳＺ）と直交すなるよう
に下部基板（１００）の上に形成されたデータ電極（１
０２Ｘ）とを具備する。
によるＰＤＰを表す。図１２及び図１３を参照すると、
本発明の第４実施形態によるＰＤＰは放電セルの中央部
に位置するように上部基板（９０）上に形成されたトリ
ガ電極対（ＮＴＹ、ＮＴＺ）と、トリガ電極対（ＮＴ
Ｙ、ＮＴＺ）を間に置いて放電セルの縁に沿って電極が
それぞれ位置するように上部基板（９０）上に形成され
てそれぞれの電極幅がトリガ電極対（ＮＴＹ、ＮＴＺ）
のそれより大きく設定されたサスティン電極対（ＷＳ
Ｙ、ＷＳＺ）と、トリガ電極対（ＮＴＹ、ＮＴＺ）及び
サスティン電極対（ＷＳＹ、ＷＳＺ）と直交すなるよう
に下部基板（１００）の上に形成されたデータ電極（１
０２Ｘ）とを具備する。
【００６３】トリガ電極対（ＮＴＹ、ＮＴＺ）及びサス
ティン電極対（ＷＳＹ、ＷＳＺ）はそれぞれ幅が広い透
明電極と幅が狭い金属バス電極とからなる。トリガ電極
対（ＮＴＹ、ＮＴＺ）は電極間の間隔（Ｎｉ）は狭く設
定される。
ティン電極対（ＷＳＹ、ＷＳＺ）はそれぞれ幅が広い透
明電極と幅が狭い金属バス電極とからなる。トリガ電極
対（ＮＴＹ、ＮＴＺ）は電極間の間隔（Ｎｉ）は狭く設
定される。
【００６４】サスティン電極対（ＷＳＹ、ＷＳＺ）の電
極の間にはトリガ電極対（ＮＴＹ、ＮＴＺ）があり、そ
れら電極の間の間隔はトリガ電極対（ＮＴＹ、ＮＴＺ）
に比べて広く設定される。このサスティン電極対（ＷＳ
Ｙ、ＷＳＺ）にはトリガ電極対（ＮＴＹ、ＮＴＺ）の間
の放電により形成された空間の電荷及び壁電荷を利用し
て長い経路の放電が生じる。このサスティン電極対（Ｗ
ＳＹ、ＷＳＺ）の各電極の幅（Ｗｓ）はトリガ電極対
（ＮＴＹ、ＮＴＺ）のそれ（Ｗｔ）に比べて大きく設定
される。このために、サスティン電極対（ＷＳＹ、ＷＳ
Ｚ）とトリガ電極対（ＮＴＹ、ＮＴＺ）に同一の電圧が
印加されても、トリガ電極対（ＮＴＹ、ＮＴＺ）に比べ
てサスティン電極対（ＷＳＹ、ＷＳＺ）により多くの壁
電荷が蓄積される。
極の間にはトリガ電極対（ＮＴＹ、ＮＴＺ）があり、そ
れら電極の間の間隔はトリガ電極対（ＮＴＹ、ＮＴＺ）
に比べて広く設定される。このサスティン電極対（ＷＳ
Ｙ、ＷＳＺ）にはトリガ電極対（ＮＴＹ、ＮＴＺ）の間
の放電により形成された空間の電荷及び壁電荷を利用し
て長い経路の放電が生じる。このサスティン電極対（Ｗ
ＳＹ、ＷＳＺ）の各電極の幅（Ｗｓ）はトリガ電極対
（ＮＴＹ、ＮＴＺ）のそれ（Ｗｔ）に比べて大きく設定
される。このために、サスティン電極対（ＷＳＹ、ＷＳ
Ｚ）とトリガ電極対（ＮＴＹ、ＮＴＺ）に同一の電圧が
印加されても、トリガ電極対（ＮＴＹ、ＮＴＺ）に比べ
てサスティン電極対（ＷＳＹ、ＷＳＺ）により多くの壁
電荷が蓄積される。
【００６５】一方、トリガ電極対（ＮＴＹ、ＮＴＺ）と
サスティン電極対（ＷＳＹ、ＷＳＺ）そしてこれらの間
の間隔をすべて含めた上部電極群の全体の幅（Ｗｔｏ
ｔ）は従来の５電極のそれと同一かより大きく設定する
ことができる。
サスティン電極対（ＷＳＹ、ＷＳＺ）そしてこれらの間
の間隔をすべて含めた上部電極群の全体の幅（Ｗｔｏ
ｔ）は従来の５電極のそれと同一かより大きく設定する
ことができる。
【００６６】このようなトリガ電極対（ＮＴＹ、ＮＴ
Ｚ）とサスティン電極対（ＷＳＹ、ＷＳＺ）が形成され
た上部基板（９０）にはトリガ電極対（ＮＴＹ、ＮＴ
Ｚ）とサスティン電極対（ＷＳＹ、ＷＳＺ）を覆うよう
に上部誘電体層（９６）と保護膜（９８）が積層され
る。
Ｚ）とサスティン電極対（ＷＳＹ、ＷＳＺ）が形成され
た上部基板（９０）にはトリガ電極対（ＮＴＹ、ＮＴ
Ｚ）とサスティン電極対（ＷＳＹ、ＷＳＺ）を覆うよう
に上部誘電体層（９６）と保護膜（９８）が積層され
る。
【００６７】下部基板（１００）には下部誘電体層（１
０４）と隔壁（１０６）が形成される。下部誘電体層
（１０４）と隔壁（１０６）の表面には蛍光体層（１０
８）が形成される。
０４）と隔壁（１０６）が形成される。下部誘電体層
（１０４）と隔壁（１０６）の表面には蛍光体層（１０
８）が形成される。
【００６８】上部基板（９０）、下部基板（１００）、
隔壁（１０６）の間に設けられた放電空間にはＨｅ＋Ｘ
ｅまたはＮｅ＋Ｘｅなどの不活性の混合ガスが注入され
る。
隔壁（１０６）の間に設けられた放電空間にはＨｅ＋Ｘ
ｅまたはＮｅ＋Ｘｅなどの不活性の混合ガスが注入され
る。
【００６９】このＰＤＰは画像のグレーレベルを実現す
るために１フレームを発光回数が異なる多数のサブフィ
ールドで分けて駆動する。各サブフィールドは放電を均
一に起こさせるリセット期間、放電セルを選択するアド
レス期間及び放電回数によりグレースケールを実現する
サスティン期間に分けられる。リセット期間とアドレス
期間は各サブフィールドごとに同一である一方、サステ
ィン期間は輝度により発光回数と期間がそれぞれ異な
る。リセット期間には全画面の放電セルが初期化され
る。アドレス期間には第１トリガ電極（ＮＴＹ）とデー
タ電極（１０２Ｘ）にそれぞれスキャンパルスとデータ
パルスが供給される。アドレス電極（１０２Ｘ）と第１
トリガ電極（ＮＴＹ）の間の電圧差によりデータが供給
された放電セルの中でアドレス放電が起きる。サスティ
ン期間にはトリガ電極対（ＮＴＹ、ＮＴＺ）の各電極に
パルスが交互に印加されると同時にサスティン電極対
（ＷＳＹ、ＷＳＺ）の各電極にパルスが交互に印加され
る。トリガ電極対（ＮＴＹ、ＮＴＺ）の間にトリガ放電
が先に起き、このトリガ放電により生成されたプライミ
ング荷電粒子を利用してサスティン電極対（ＷＳＹ、Ｗ
ＳＺ）に長い経路の放電が起きる。ここで、サスティン
電極対（ＷＳＹ、ＷＳＺ）に含まれた電極のそれぞれの
幅がトリガ電極対（ＮＴＹ、ＮＴＺ）のそれに比べて大
きく設定されているので、サスティン電極対（ＷＳＹ、
ＷＳＺ）の間の長い経路の放電がトリガ電極対（ＮＴ
Ｙ、ＮＴＺ）の間の短い経路の放電よりより強く起き
る。言い換えると、サスティン期間にはサスティン電極
対（ＷＳＹ、ＷＳＺ）の間の長い経路の放電が支配的に
に起きる。
るために１フレームを発光回数が異なる多数のサブフィ
ールドで分けて駆動する。各サブフィールドは放電を均
一に起こさせるリセット期間、放電セルを選択するアド
レス期間及び放電回数によりグレースケールを実現する
サスティン期間に分けられる。リセット期間とアドレス
期間は各サブフィールドごとに同一である一方、サステ
ィン期間は輝度により発光回数と期間がそれぞれ異な
る。リセット期間には全画面の放電セルが初期化され
る。アドレス期間には第１トリガ電極（ＮＴＹ）とデー
タ電極（１０２Ｘ）にそれぞれスキャンパルスとデータ
パルスが供給される。アドレス電極（１０２Ｘ）と第１
トリガ電極（ＮＴＹ）の間の電圧差によりデータが供給
された放電セルの中でアドレス放電が起きる。サスティ
ン期間にはトリガ電極対（ＮＴＹ、ＮＴＺ）の各電極に
パルスが交互に印加されると同時にサスティン電極対
（ＷＳＹ、ＷＳＺ）の各電極にパルスが交互に印加され
る。トリガ電極対（ＮＴＹ、ＮＴＺ）の間にトリガ放電
が先に起き、このトリガ放電により生成されたプライミ
ング荷電粒子を利用してサスティン電極対（ＷＳＹ、Ｗ
ＳＺ）に長い経路の放電が起きる。ここで、サスティン
電極対（ＷＳＹ、ＷＳＺ）に含まれた電極のそれぞれの
幅がトリガ電極対（ＮＴＹ、ＮＴＺ）のそれに比べて大
きく設定されているので、サスティン電極対（ＷＳＹ、
ＷＳＺ）の間の長い経路の放電がトリガ電極対（ＮＴ
Ｙ、ＮＴＺ）の間の短い経路の放電よりより強く起き
る。言い換えると、サスティン期間にはサスティン電極
対（ＷＳＹ、ＷＳＺ）の間の長い経路の放電が支配的に
に起きる。
【００７０】図１４及び図１５は本発明の第５実施形態
によるＰＤＰを表す。図１４及び図１５を参照すると、
本発明の第５実施形態によるＰＤＰは、放電セルの中央
部に位置するように上部基板（９０）上に形成されたト
リガ電極対（ＮＴＹ、ＮＴＺ）と、トリガ電極対（ＮＴ
Ｙ、ＮＴＺ）を間に置いて放電セルの縁側に電極がそれ
ぞれ位置するように上部基板（１１０）上に形成され、
その電極幅がトリガ電極対（ＮＴＹ、ＮＴＺ）のそれよ
り大きく設定されたサスティン電極対（ＷＳＹ、ＷＳ
Ｚ）と、トリガ電極対（ＮＴＹ、ＮＴＺ）及びサスティ
ン電極対（ＷＳＹ、ＷＳＺ）と直交するように下部基板
（１２０）の上に形成されたデータ電極（１２２Ｘ）と
を具備する。本実施形態では第１サスティン電極（ＷＳ
Ｙ）がアドレス放電に使用される。
によるＰＤＰを表す。図１４及び図１５を参照すると、
本発明の第５実施形態によるＰＤＰは、放電セルの中央
部に位置するように上部基板（９０）上に形成されたト
リガ電極対（ＮＴＹ、ＮＴＺ）と、トリガ電極対（ＮＴ
Ｙ、ＮＴＺ）を間に置いて放電セルの縁側に電極がそれ
ぞれ位置するように上部基板（１１０）上に形成され、
その電極幅がトリガ電極対（ＮＴＹ、ＮＴＺ）のそれよ
り大きく設定されたサスティン電極対（ＷＳＹ、ＷＳ
Ｚ）と、トリガ電極対（ＮＴＹ、ＮＴＺ）及びサスティ
ン電極対（ＷＳＹ、ＷＳＺ）と直交するように下部基板
（１２０）の上に形成されたデータ電極（１２２Ｘ）と
を具備する。本実施形態では第１サスティン電極（ＷＳ
Ｙ）がアドレス放電に使用される。
【００７１】トリガ電極対（ＮＴＹ、ＮＴＺ）及びサス
ティン電極対（ＷＳＹ、ＷＳＺ）はそれぞれ幅が広い透
明電極と幅が狭い金属バス電極とからなる。トリガ電極
対（ＮＴＹ、ＮＴＺ）は電極間の間隔が狭く設定され
る。
ティン電極対（ＷＳＹ、ＷＳＺ）はそれぞれ幅が広い透
明電極と幅が狭い金属バス電極とからなる。トリガ電極
対（ＮＴＹ、ＮＴＺ）は電極間の間隔が狭く設定され
る。
【００７２】サスティン電極対（ＷＳＹ、ＷＳＺ）の電
極の間にはトリガ電極対（ＮＴＹ、ＮＴＺ）があるの
で、それら電極の間の間隔はトリガ電極対（ＮＴＹ、Ｎ
ＴＺ）に比べて広く設定される。このサスティン電極対
（ＷＳＹ、ＷＳＺ）はトリガ電極対（ＮＴＹ、ＮＴＺ）
の間の放電により形成された空間の電荷及び壁電荷を利
用して長い経路の放電が起きる。このサスティン電極対
（ＷＳＹ、ＷＳＺ）の中にスキャン電極の役割を兼ねる
第１サスティン電極（ＷＳＹ）の幅（Ｗｓ）は、トリガ
電極対（ＮＴＹ、ＮＴＺ）と第２サスティン電極（ＷＳ
Ｚ）の幅（Ｗｔ）に比べて大きく設定される。このため
に、第１サスティン電極対（ＷＳＹ）は従来の５電極に
比べて電極幅が広いためにアドレス放電の際により多く
の壁電荷が蓄積され、さらに、トリガ電極対（ＮＴＹ、
ＮＴＺ）の間の放電に比べてサスティン電極対（ＷＳ
Ｙ、ＮＳＺ）の間の長い経路の放電が支配的に起きるよ
うになる。また、第１サスティン電極対（ＷＳＹ）の幅
だけ大きくし、第２サスティン電極対（ＮＳＺ）の幅は
比較的に小さく設定されるので従来の５電極のＰＤＰに
比べて電極面積増加分を少なくすることができ、電流増
加による消費電力の増加を最大に抑制することができ
る。
極の間にはトリガ電極対（ＮＴＹ、ＮＴＺ）があるの
で、それら電極の間の間隔はトリガ電極対（ＮＴＹ、Ｎ
ＴＺ）に比べて広く設定される。このサスティン電極対
（ＷＳＹ、ＷＳＺ）はトリガ電極対（ＮＴＹ、ＮＴＺ）
の間の放電により形成された空間の電荷及び壁電荷を利
用して長い経路の放電が起きる。このサスティン電極対
（ＷＳＹ、ＷＳＺ）の中にスキャン電極の役割を兼ねる
第１サスティン電極（ＷＳＹ）の幅（Ｗｓ）は、トリガ
電極対（ＮＴＹ、ＮＴＺ）と第２サスティン電極（ＷＳ
Ｚ）の幅（Ｗｔ）に比べて大きく設定される。このため
に、第１サスティン電極対（ＷＳＹ）は従来の５電極に
比べて電極幅が広いためにアドレス放電の際により多く
の壁電荷が蓄積され、さらに、トリガ電極対（ＮＴＹ、
ＮＴＺ）の間の放電に比べてサスティン電極対（ＷＳ
Ｙ、ＮＳＺ）の間の長い経路の放電が支配的に起きるよ
うになる。また、第１サスティン電極対（ＷＳＹ）の幅
だけ大きくし、第２サスティン電極対（ＮＳＺ）の幅は
比較的に小さく設定されるので従来の５電極のＰＤＰに
比べて電極面積増加分を少なくすることができ、電流増
加による消費電力の増加を最大に抑制することができ
る。
【００７３】従って、本発明の第５実施形態によるＰＤ
Ｐはサスティン電極対（ＷＳＹ、ＮＳＺ）の中の１つの
電極の幅だけを増加させることでサスティン放電の際に
長い経路の放電が支配的に起きるようにすると共に、電
流増加を最大に抑制して消費電力増加分を最小化させる
ことができる。
Ｐはサスティン電極対（ＷＳＹ、ＮＳＺ）の中の１つの
電極の幅だけを増加させることでサスティン放電の際に
長い経路の放電が支配的に起きるようにすると共に、電
流増加を最大に抑制して消費電力増加分を最小化させる
ことができる。
【００７４】一方、トリガ電極対（ＮＴＹ、ＮＴＺ）と
サスティン電極対（ＷＳＹ、ＷＳＺ）そしてこれらの間
の間隔をすべて含めた上部電極群の全体の幅（Ｗｔｏ
ｔ）は従来の５電極のそれと同一かより大きく設定する
ことができる。
サスティン電極対（ＷＳＹ、ＷＳＺ）そしてこれらの間
の間隔をすべて含めた上部電極群の全体の幅（Ｗｔｏ
ｔ）は従来の５電極のそれと同一かより大きく設定する
ことができる。
【００７５】このようなトリガ電極対（ＮＴＹ、ＮＴ
Ｚ）とサスティン電極対（ＷＳＹ、ＷＳＺ）が形成され
た上部基板（１１０）にはトリガ電極対（ＮＴＹ、ＮＴ
Ｚ）とサスティン電極対（ＷＳＹ、ＷＳＺ）を覆うよう
に上部誘電体層（１１６）と保護膜（１１８）が積層さ
れる。
Ｚ）とサスティン電極対（ＷＳＹ、ＷＳＺ）が形成され
た上部基板（１１０）にはトリガ電極対（ＮＴＹ、ＮＴ
Ｚ）とサスティン電極対（ＷＳＹ、ＷＳＺ）を覆うよう
に上部誘電体層（１１６）と保護膜（１１８）が積層さ
れる。
【００７６】下部基板（１２０）には下部誘電体層（１
２４）と隔壁（１２６）が形成される。下部誘電体層
（１２４）と隔壁（１２６）の表面には蛍光体層（１２
８）が形成される。
２４）と隔壁（１２６）が形成される。下部誘電体層
（１２４）と隔壁（１２６）の表面には蛍光体層（１２
８）が形成される。
【００７７】上部基板（１１０）、下部基板（１２０）
及び隔壁（１２６）の間に形成された放電空間にはＨｅ
＋ＸｅまたはＮｅ＋Ｘｅなどの不活性の混合ガスが注入
される。
及び隔壁（１２６）の間に形成された放電空間にはＨｅ
＋ＸｅまたはＮｅ＋Ｘｅなどの不活性の混合ガスが注入
される。
【００７８】
【発明の効果】上述したように、本発明による１実施態
様によるＰＤＰは、アドレス電極を隔壁の下に位置させ
てスキャン電極と重なる位置でアドレス電極の一方側に
補助電極を形成したので、サスティン電極対の間の長い
経路の放電の間にアドレス電極の影響を最小にすること
ができる。
様によるＰＤＰは、アドレス電極を隔壁の下に位置させ
てスキャン電極と重なる位置でアドレス電極の一方側に
補助電極を形成したので、サスティン電極対の間の長い
経路の放電の間にアドレス電極の影響を最小にすること
ができる。
【００７９】また、他の実施態様では、隔壁の両側にそ
れぞれ補助隔壁部を形成してトリガ電極対の間の放電空
間を物理的に縮小させている。したがって、トリガ電極
対の放電空間が制約されてその間の放電が大きくなるこ
とがないので、長い経路の放電の効率が高くなる。
れぞれ補助隔壁部を形成してトリガ電極対の間の放電空
間を物理的に縮小させている。したがって、トリガ電極
対の放電空間が制約されてその間の放電が大きくなるこ
とがないので、長い経路の放電の効率が高くなる。
【００８０】さらに他の態様では、トリガ電極に比べて
サスティン電極の幅を大きくすることでサスティン放電
の際にトリガ電極対の間の短い経路の放電に比べてサス
ティン電極対の長い経路の放電を支配的に起きるように
しているので、サスティン電極対の間の放電が高い効率
で強く起きる。したがって、放電効率と輝度を高めるこ
とができる。
サスティン電極の幅を大きくすることでサスティン放電
の際にトリガ電極対の間の短い経路の放電に比べてサス
ティン電極対の長い経路の放電を支配的に起きるように
しているので、サスティン電極対の間の放電が高い効率
で強く起きる。したがって、放電効率と輝度を高めるこ
とができる。
【００８１】さらに他の実施態様では、アドレス放電を
１つのサスティン電極とアドレス電極との間で生じるよ
うにし、そのサスティン電極の幅を他のサスティン電極
やトリガ電極の幅より広くしたので、サスティン放電の
際にトリガ電極対の間の短い経路の放電に比べてサステ
ィン電極対の長い経路の放電を支配的に起きる。したが
って、放電効率と輝度を高くすることができる。
１つのサスティン電極とアドレス電極との間で生じるよ
うにし、そのサスティン電極の幅を他のサスティン電極
やトリガ電極の幅より広くしたので、サスティン放電の
際にトリガ電極対の間の短い経路の放電に比べてサステ
ィン電極対の長い経路の放電を支配的に起きる。したが
って、放電効率と輝度を高くすることができる。
【００８２】以上説明した内容を通して当業者であれば
本発明の技術思想を逸脱しない範囲で多様な変更及び修
正が可能であることが分かる。例えば、当業者はアドレ
ス放電を起こせるための電極の幅を広くするという本発
明の技術的な思想に基づいて３電極ＰＤＰでスキャン電
極の幅を広くすることを予測することができるだろう。
従って、本発明の技術的な範囲は明細書の詳細な説明に
記載された内容に限らず特許請求の範囲によって定めな
ければならない。
本発明の技術思想を逸脱しない範囲で多様な変更及び修
正が可能であることが分かる。例えば、当業者はアドレ
ス放電を起こせるための電極の幅を広くするという本発
明の技術的な思想に基づいて３電極ＰＤＰでスキャン電
極の幅を広くすることを予測することができるだろう。
従って、本発明の技術的な範囲は明細書の詳細な説明に
記載された内容に限らず特許請求の範囲によって定めな
ければならない。
【図１】 従来の３電極のＰＤＰの放電セルを表す斜視
図である。
図である。
【図２】 ３電極ＰＤＰの電極配置を表す平面図であ
る。
る。
【図３】 ＰＤＰの１フレーム構成を表す図面である。
【図４】 ３電極のＰＤＰの駆動波形を表す波形図であ
る。
る。
【図５】 従来の５電極のＰＤＰの一放電セルを表す斜
視図である。
視図である。
【図６】 ５電極ＰＤＰの電極配置を表す平面図であ
る。
る。
【図７】 本発明の第１実施形態によるＰＤＰの放電セ
ルの隔壁一部を除去して表した斜視図である。
ルの隔壁一部を除去して表した斜視図である。
【図８】 図７に図示されたＰＤＰの放電セルの平面図
である。
である。
【図９】 本発明の第２実施形態によるＰＤＰの放電セ
ルを表す斜視図である。
ルを表す斜視図である。
【図１０】 図９に図示されたＰＤＰの放電セルの平面
図である。
図である。
【図１１】 本発明の第３実施形態によるＰＤＰの放電
セルを表す平面図である。
セルを表す平面図である。
【図１２】 本発明の第４実施形態によるＰＤＰの放電
セルの隔壁一部を除去して表す斜視図である。
セルの隔壁一部を除去して表す斜視図である。
【図１３】 図１２に図示されたＰＤＰの放電セルの平
面図である。
面図である。
【図１４】 本発明の第５実施形態によるＰＤＰの放電
セルの隔壁一部を除去して表す斜視図である。
セルの隔壁一部を除去して表す斜視図である。
【図１５】 図１４に図示されたＰＤＰの放電セルの平
面図である。
面図である。
１０、３４、５０、９０、１１０：上部基板 １４、３６：上部誘電体層 １６、３８、５８：保護膜 １８、４０、６０、７０、１００、１２０：下部基板 ２２、４４、６４、７４、１０４、１２４：誘電体層 ２４、４６、６６、７６、１０６、１２６：隔壁 ２６、４８、６８、１０８、１２８：蛍光体層 ３０：パネル ６２Ｘａ：補助電極 ６２Ｘ、１０２Ｘ：アドレス電極 １２２Ｘ：データ電極 ７６ａ、７６ｂ、８６ａ、８６ｂ：補助隔壁部 １２Ｙ、１２Ｚ：透明電極 １３Ｙ、１３Ｚ：金属バス電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 キム，ジェ・スン 大韓民国・キョンサンブク−ド・クミ− シ・ヒュンゴック ２−ドン・345・ジン ジュ ２チャ アパートメント・ナンバー 1407 Ｆターム(参考） 5C040 FA01 GB03 GB14 GC01 GC11 GF16 MA03
Claims (16)
- 【請求項１】 上部基板上に形成されてスキャン電圧が
供給されるスキャン電極を含めた上部電極群と、放電空
間を間に置いて前記上部基板と対向する下部基板上に形
成されて前記放電空間を区画する隔壁と、データ電圧が
供給されて前記隔壁の下に位置するように前記下部基板
上に形成されるアドレス電極と、前記アドレス電極の一
方側から前記スキャン電極の方向に延びる補助電極とを
具備することを特徴とするプラズマディスプレーパネ
ル。 - 【請求項２】 前記補助電極は前記放電空間を間に置い
て前記スキャン電極と重なる位置に形成されることを特
徴とする請求項１記載のプラズマディスプレーパネル。 - 【請求項３】 前記アドレス電極の補助電極と前記スキ
ャン電極の間の放電によりセルが選択されることを特徴
とする請求項１記載のプラズマディスプレーパネル。 - 【請求項４】 前記上部電極群はトリガ電極対と、前記
トリガ電極対の間の間隔より大きい間隔に離隔されて間
に前記トリガ電極対が配置されるサスティン電極対とを
具備することを特徴とする請求項１記載のプラズマディ
スプレーパネル。 - 【請求項５】 前記上部基板上に形成されて、スキャン
電圧が供給されるスキャン電極を含めた上部電極群と、
前記上部電極群と直交される放電空間を間に置いて前記
上部基板と対向する下部基板上に形成されるアドレス電
極と、前記下部基板上に形成されて前記放電空間を区画
する隔壁と、前記隔壁の少なくとも一方側に前記放電空
間側に延びる補助隔壁とを具備することを特徴とするプ
ラズマディスプレーパネル。 - 【請求項６】 前記補助隔壁は前記隔壁の両側それぞれ
に形成されていることを特徴とする請求項５記載のプラ
ズマディスプレーパネル。 - 【請求項７】 前記上部電極群はトリガ電極対と、前記
トリガ電極対の間の間隔より大きい間隔に離隔され、間
にトリガ電極対を有するように配置されるサスティン電
極対とを具備することを特徴とする請求項５記載のプラ
ズマディスプレーパネル。 - 【請求項８】 前記補助隔壁は前記放電空間を間に置い
て前記トリガ電極対と重なる位置に形成されることを特
徴とする請求項７記載のプラズマディスプレーパネル。 - 【請求項９】 前記補助隔壁は前記トリガ電極対の中の
スキャン電圧が供給される電極以外の電極と重なる位置
に形成されることを特徴とする請求項７記載のプラズマ
ディスプレーパネル。 - 【請求項１０】 前記補助隔壁は前記隔壁の幅の方向に
延びていることを特徴とする請求項５記載のプラズマデ
ィスプレーパネル。 - 【請求項１１】 上部基板上に形成されてスキャン電圧
が供給されるスキャン電極を含めた上部電極群と、前記
上部電極群と直交方向に放電区間を間に置いて前記上部
基板と対向する下部基板上に形成されるアドレス電極と
を具備して、前記上部電極群の中で外側に位置する少な
くとも一つの外側の電極の幅が他の電極に比べて大きく
設定されることを特徴とするプラズマディスプレーパネ
ル。 - 【請求項１２】 前記外側の電極は前記スキャン電圧が
供給される第１サスティン電極と、前記少なくとも一つ
以上の電極を内側に置いて前記第１サスティン電極から
離隔されて配置される第２サスティン電極とを具備する
ことを特徴とする請求項１１記載のプラズマディスプレ
ーパネル。 - 【請求項１３】 前記第１及び第２サスティン電極の電
極幅が少なくとも一つ以上のその内側に配置されている
電極に比べて大きく設定されることを特徴とする請求項
１２記載のプラズマディスプレーパネル。 - 【請求項１４】 前記第１サスティン電極の電極幅が前
記少なくとも一つ以上の内側の電極に比べて大きく設定
されることを特徴とする請求項１２記載のプラズマディ
スプレーパネル。 - 【請求項１５】 前記第２サスティン電極の電極幅は前
記少なくとも一つ以上の内側の電極と同一に設定される
ことを特徴とする請求項１２記載のプラズマディスプレ
ーパネル。 - 【請求項１６】 前記上部電極群を覆うように前記上部
基板上に形成される誘電体層と、前記誘電体層上に積層
される保護膜と、前記下部基板上に形成されて放電空間
を区画する隔壁と、前記隔壁と前記下部基板の表面に形
成される蛍光体とを更に具備することを特徴とする請求
項１１記載のプラズマディスプレーパネル。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0079994A KR100373530B1 (ko) | 2000-12-22 | 2000-12-22 | 플라즈마 디스플레이 패널의 전극구조 |
| KR10-2000-0087062A KR100400378B1 (ko) | 2000-12-30 | 2000-12-30 | 플라즈마 디스플레이 패널 |
| KR2000-87062 | 2001-02-01 | ||
| KR1020010004745A KR20020064100A (ko) | 2001-02-01 | 2001-02-01 | 플라즈마 디스플레이 패널 |
| KR2000-79994 | 2001-02-01 | ||
| KR2001-4745 | 2001-02-01 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005225492A Division JP2005327747A (ja) | 2000-12-22 | 2005-08-03 | プラズマディスプレーパネル |
| JP2005225483A Division JP4357463B2 (ja) | 2000-12-22 | 2005-08-03 | プラズマディスプレーパネル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270102A true JP2002270102A (ja) | 2002-09-20 |
| JP3725071B2 JP3725071B2 (ja) | 2005-12-07 |
Family
ID=27350375
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001391066A Expired - Fee Related JP3725071B2 (ja) | 2000-12-22 | 2001-12-25 | プラズマディスプレーパネル |
| JP2005225483A Expired - Fee Related JP4357463B2 (ja) | 2000-12-22 | 2005-08-03 | プラズマディスプレーパネル |
| JP2005225492A Pending JP2005327747A (ja) | 2000-12-22 | 2005-08-03 | プラズマディスプレーパネル |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005225483A Expired - Fee Related JP4357463B2 (ja) | 2000-12-22 | 2005-08-03 | プラズマディスプレーパネル |
| JP2005225492A Pending JP2005327747A (ja) | 2000-12-22 | 2005-08-03 | プラズマディスプレーパネル |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6720736B2 (ja) |
| JP (3) | JP3725071B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004273455A (ja) * | 2003-03-04 | 2004-09-30 | Lg Electron Inc | プラズマディスプレイパネル及びその駆動方法 |
| KR100713645B1 (ko) * | 2005-02-01 | 2007-05-02 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1316536C (zh) | 2001-11-15 | 2007-05-16 | Lg电子株式会社 | 等离子显示板 |
| WO2003079392A2 (en) * | 2002-03-19 | 2003-09-25 | Koninklijke Philips Electronics N.V. | Plasma display panel electrode and phosphor structure |
| JP2003330411A (ja) | 2002-05-03 | 2003-11-19 | Lg Electronics Inc | プラズマディスプレイパネルの駆動方法及び装置 |
| KR100488449B1 (ko) * | 2002-09-12 | 2005-05-11 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
| TWI285389B (en) | 2002-11-05 | 2007-08-11 | Matsushita Electric Industrial Co Ltd | Plasma display panel |
| US7329990B2 (en) | 2002-12-27 | 2008-02-12 | Lg Electronics Inc. | Plasma display panel having different sized electrodes and/or gaps between electrodes |
| JP4325237B2 (ja) * | 2003-03-24 | 2009-09-02 | パナソニック株式会社 | プラズマディスプレイパネル |
| EP1469501A3 (en) * | 2003-03-25 | 2006-04-19 | LG Electronics Inc. | Plasma display panel |
| JP4285039B2 (ja) * | 2003-03-27 | 2009-06-24 | パナソニック株式会社 | プラズマディスプレイパネル |
| KR100522691B1 (ko) * | 2003-06-28 | 2005-10-19 | 삼성에스디아이 주식회사 | 플라즈마 표시장치 |
| KR100528926B1 (ko) | 2003-09-25 | 2005-11-15 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| EP1777501A1 (de) | 2005-10-24 | 2007-04-25 | Getrag Ford Transmissions GmbH | Positionssensoranordnung zur berührungslosen Positionsbestimmung mittels redundanter magnetempfindlicher Sensorelemente |
| KR100830325B1 (ko) * | 2006-11-21 | 2008-05-19 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 |
| KR100895333B1 (ko) * | 2007-11-01 | 2009-05-07 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 그를 이용한플라즈마 디스플레이 장치 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0554172B1 (en) * | 1992-01-28 | 1998-04-29 | Fujitsu Limited | Color surface discharge type plasma display device |
| JP3234270B2 (ja) | 1992-03-19 | 2001-12-04 | 富士通株式会社 | 面放電型プラズマディスプレイパネル |
| JPH10333636A (ja) | 1997-03-31 | 1998-12-18 | Mitsubishi Electric Corp | プラズマディスプレイパネル |
| JPH10326570A (ja) | 1997-05-28 | 1998-12-08 | Hitachi Ltd | ガス放電型表示パネルおよびそれを用いた表示装置 |
| JP2000223034A (ja) | 1999-02-03 | 2000-08-11 | Fujitsu Ltd | プラズマディスプレイパネル |
| US6819307B2 (en) * | 2000-02-03 | 2004-11-16 | Lg Electronics Inc. | Plasma display panel and driving method thereof |
| KR20010078597A (ko) * | 2000-02-09 | 2001-08-21 | 김순택 | 4-전극형 플라즈마 표시패널과 그 구동방법 및 장치 |
| KR100515826B1 (ko) * | 2000-04-28 | 2005-09-21 | 삼성에스디아이 주식회사 | 교류형 플라즈마 디스플레이 패널 |
| KR100348964B1 (ko) | 2000-08-09 | 2002-08-17 | 엘지전자주식회사 | 플로팅 전극이 삽입된 플라즈마 디스플레이 패널 |
-
2001
- 2001-12-21 US US10/024,310 patent/US6720736B2/en not_active Expired - Fee Related
- 2001-12-25 JP JP2001391066A patent/JP3725071B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-03 JP JP2005225483A patent/JP4357463B2/ja not_active Expired - Fee Related
- 2005-08-03 JP JP2005225492A patent/JP2005327747A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004273455A (ja) * | 2003-03-04 | 2004-09-30 | Lg Electron Inc | プラズマディスプレイパネル及びその駆動方法 |
| KR100713645B1 (ko) * | 2005-02-01 | 2007-05-02 | 엘지전자 주식회사 | 플라즈마 디스플레이 패널 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020101181A1 (en) | 2002-08-01 |
| JP2005327747A (ja) | 2005-11-24 |
| JP2005327746A (ja) | 2005-11-24 |
| US6720736B2 (en) | 2004-04-13 |
| JP4357463B2 (ja) | 2009-11-04 |
| JP3725071B2 (ja) | 2005-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000200554A (ja) | プラズマディスプレ―パネルとその駆動装置及び方法 | |
| JP3725071B2 (ja) | プラズマディスプレーパネル | |
| JP2002093329A (ja) | プラズマディスプレーパネルとその駆動方法及び装置 | |
| US7227513B2 (en) | Plasma display and driving method thereof | |
| JP3523187B2 (ja) | プラズマディスプレイパネル | |
| WO2004042766A1 (ja) | プラズマディスプレイパネル | |
| JPH11272232A (ja) | プラズマディスプレイパネル及びそれを利用した装置 | |
| JP3641240B2 (ja) | プラズマディスプレイパネルとその駆動方法 | |
| JP2005141257A (ja) | プラズマディスプレーパネルの駆動方法 | |
| JP2001236895A (ja) | プラズマディスプレーパネル及びその駆動方法 | |
| KR100700516B1 (ko) | 플라즈마 디스플레이 패널 | |
| JP3604357B2 (ja) | プラズマディスプレーパネル及びその駆動方法 | |
| JP4441368B2 (ja) | プラズマディスプレイパネルの駆動方法及びプラズマディスプレイ装置 | |
| JP2000294151A (ja) | Ａｃ型プラズマディスプレイ装置 | |
| KR100353953B1 (ko) | 플라즈마 디스플레이 패널 | |
| JP2001076627A (ja) | プラズマディスプレイパネル | |
| KR20030026777A (ko) | 플라즈마 디스플레이 패널 | |
| KR100389020B1 (ko) | 플라즈마 디스플레이 패널 | |
| JP4547949B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4165351B2 (ja) | プラズマディスプレイパネル | |
| KR100364668B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 | |
| JP2005258279A (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP2006351259A (ja) | プラズマディスプレイパネル | |
| JP3764897B2 (ja) | プラズマディスプレイパネルの駆動方法 | |
| JP4211579B2 (ja) | プラズマディスプレイパネル |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050208 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050509 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050920 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080930 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |