JP2003015587A - ディスプレイ装置 - Google Patents
ディスプレイ装置Info
- Publication number
- JP2003015587A JP2003015587A JP2001196150A JP2001196150A JP2003015587A JP 2003015587 A JP2003015587 A JP 2003015587A JP 2001196150 A JP2001196150 A JP 2001196150A JP 2001196150 A JP2001196150 A JP 2001196150A JP 2003015587 A JP2003015587 A JP 2003015587A
- Authority
- JP
- Japan
- Prior art keywords
- gradation
- subfield
- unit
- display device
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2029—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having non-binary weights
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0261—Improving the quality of display appearance in the context of movement of objects on the screen or movement of the observer relative to the screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0266—Reduction of sub-frame artefacts
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/16—Calculation or use of calculated indices related to luminance levels in display data
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
- G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【課題】 サブフィールド分割駆動方式のディスプレイ
装置において、階調変化の少ない非エッジ領域で発生す
る動画疑似輪郭を効果的に低減する。 【解決手段】 非エッジ領域抽出部７で画像の非エッジ
領域を検出し、階調範囲算出部８で各非エッジ領域毎の
階調範囲を検出し、系列選択制御部９で各非エッジ領域
毎にこの階調範囲内に桁上がり階調を含まないサブフィ
ールド系列を選択するための信号を出力し、この信号に
よってコード変換選択部１３で上記コード変換部を選択
し、このコード変換選択部１３でコード変換されたフィ
ールドパターンを映像化処理することによって、各非エ
ッジ領域での動画疑似輪郭を低減する。
装置において、階調変化の少ない非エッジ領域で発生す
る動画疑似輪郭を効果的に低減する。 【解決手段】 非エッジ領域抽出部７で画像の非エッジ
領域を検出し、階調範囲算出部８で各非エッジ領域毎の
階調範囲を検出し、系列選択制御部９で各非エッジ領域
毎にこの階調範囲内に桁上がり階調を含まないサブフィ
ールド系列を選択するための信号を出力し、この信号に
よってコード変換選択部１３で上記コード変換部を選択
し、このコード変換選択部１３でコード変換されたフィ
ールドパターンを映像化処理することによって、各非エ
ッジ領域での動画疑似輪郭を低減する。
Description
【０００１】
【発明の属する技術分野】本発明は、ディスプレイ装置
に関し、特にプラズマディスプレイパネル（以下、ＰＤ
Ｐ：Plasma Display Panelと称す）装置等に代表される
１フィールドを複数のサブフィールドに分割して階調を
表現するサブフィールド分割駆動方式のディスプレイ装
置に関する。
に関し、特にプラズマディスプレイパネル（以下、ＰＤ
Ｐ：Plasma Display Panelと称す）装置等に代表される
１フィールドを複数のサブフィールドに分割して階調を
表現するサブフィールド分割駆動方式のディスプレイ装
置に関する。
【０００２】
【従来の技術】図１３は、従来のディスプレイ装置とし
て、例えば特開平１０−１１６０５３号公報に示された
ディスプレイ装置１００の要部構成を示すブロック図で
ある。
て、例えば特開平１０−１１６０５３号公報に示された
ディスプレイ装置１００の要部構成を示すブロック図で
ある。
【０００３】同図において、１は映像信号を入力する入
力端子、２は同期信号を入力する入力端子、３は入力端
子１に入力された映像信号をディジタル信号に変換する
Ａ／Ｄ変換部、１８は同期信号を基準として、後述のＡ
／Ｄ変換部３、フィールドメモリ部１４及び駆動部１５
を制御する制御部である。１１はＡ／Ｄ変換部３の出力
をコード変換するコード変換部、１４はコード変換部１
１の出力信号を２フィールド分記憶するフィールドメモ
リ部、１５はフィールドメモリ部１４及び制御部１８の
出力信号によりＰＤＰ１６を駆動する駆動部、１６はＰ
ＤＰである。
力端子、２は同期信号を入力する入力端子、３は入力端
子１に入力された映像信号をディジタル信号に変換する
Ａ／Ｄ変換部、１８は同期信号を基準として、後述のＡ
／Ｄ変換部３、フィールドメモリ部１４及び駆動部１５
を制御する制御部である。１１はＡ／Ｄ変換部３の出力
をコード変換するコード変換部、１４はコード変換部１
１の出力信号を２フィールド分記憶するフィールドメモ
リ部、１５はフィールドメモリ部１４及び制御部１８の
出力信号によりＰＤＰ１６を駆動する駆動部、１６はＰ
ＤＰである。
【０００４】以下、上記のように構成された従来のディ
スプレイ装置１００の動作を説明する。入力端子１より
入力された映像信号は、Ａ／Ｄ変換部３で８ビットのデ
ィジタルコード信号に変換される。このディジタルコー
ド信号は０から２５５まで２５６の階調を有している。
ディジタルコード信号の各ビットを最上位ビットから順
にｂ７，ｂ６，ｂ５，ｂ４，ｂ３，ｂ２，ｂ１，ｂ０と
すると、それぞれのビットは１２８，６４，３２，１
６，８，４，２，１のように２のべき乗の相対比による
重みを持つ。
スプレイ装置１００の動作を説明する。入力端子１より
入力された映像信号は、Ａ／Ｄ変換部３で８ビットのデ
ィジタルコード信号に変換される。このディジタルコー
ド信号は０から２５５まで２５６の階調を有している。
ディジタルコード信号の各ビットを最上位ビットから順
にｂ７，ｂ６，ｂ５，ｂ４，ｂ３，ｂ２，ｂ１，ｂ０と
すると、それぞれのビットは１２８，６４，３２，１
６，８，４，２，１のように２のべき乗の相対比による
重みを持つ。
【０００５】コード変換部１１では、後述するように動
画疑似輪郭現象を軽減するために、８ビットのディジタ
ル信号を、８ビットより多いビット数のコードに変換し
ている。ただし、動画疑似輪郭現象に対する対策を全く
行わない場合には、コード変換部１１は必要なく、８ビ
ットのディジタル信号ｂ７〜ｂ０をそのままフィールド
メモリ部１４に入力すればよい。
画疑似輪郭現象を軽減するために、８ビットのディジタ
ル信号を、８ビットより多いビット数のコードに変換し
ている。ただし、動画疑似輪郭現象に対する対策を全く
行わない場合には、コード変換部１１は必要なく、８ビ
ットのディジタル信号ｂ７〜ｂ０をそのままフィールド
メモリ部１４に入力すればよい。
【０００６】そこでまず、動画疑似輪郭現象の対策を行
わない場合の動作について説明する。 フィールドメモ
リ部１４はディジタル信号ｂ７〜ｂ０を２フィールド分
記憶する。フィールドメモリ部１４内には２つのフィー
ルドメモリがあり、入力された信号は、１フィールド毎
に第１のメモリと第２のメモリに交互に書込まれる。
わない場合の動作について説明する。 フィールドメモ
リ部１４はディジタル信号ｂ７〜ｂ０を２フィールド分
記憶する。フィールドメモリ部１４内には２つのフィー
ルドメモリがあり、入力された信号は、１フィールド毎
に第１のメモリと第２のメモリに交互に書込まれる。
【０００７】図１４は、従来のディスプレイ装置におけ
る動画疑似輪郭現象の対策を行わない場合の発光シーケ
ンスを示す図である。同図に示すように、１フィールド
期間は、８つのサブフィールド期間ＳＦ０からＳＦ７に
分割され、更に各サブフィールド期間は、後述するアド
レス期間と維持放電期間に分かれている。
る動画疑似輪郭現象の対策を行わない場合の発光シーケ
ンスを示す図である。同図に示すように、１フィールド
期間は、８つのサブフィールド期間ＳＦ０からＳＦ７に
分割され、更に各サブフィールド期間は、後述するアド
レス期間と維持放電期間に分かれている。
【０００８】制御部１８の制御に基いて、図１４に示す
サブフィールド期間ＳＦ０のアドレス期間にフィールド
メモリ部１４から全画素分のビットｂ０データが順次読
み出される。このとき、２フィールド分あるフィールド
メモリ部１４のうち、書込み動作が行われていない方か
ら読み出される。すなわち、各々のフィールドメモリ
は、１フィールド期間に、一方において書込が、また他
方において読出しが行われ、これらの動作が連続するフ
ィールド期間毎に交互に繰り返される。
サブフィールド期間ＳＦ０のアドレス期間にフィールド
メモリ部１４から全画素分のビットｂ０データが順次読
み出される。このとき、２フィールド分あるフィールド
メモリ部１４のうち、書込み動作が行われていない方か
ら読み出される。すなわち、各々のフィールドメモリ
は、１フィールド期間に、一方において書込が、また他
方において読出しが行われ、これらの動作が連続するフ
ィールド期間毎に交互に繰り返される。
【０００９】このようにして読み出された全画素分のビ
ットｂ０のデータが、駆動部１５を通して順次ＰＤＰ１
６に書込まれる。ＰＤＰ１６は、メモリ作用のあるＡＣ
型で形成されており、このメモリ効果によって、全画素
分のデータが書込まれるまでそれぞれの画素のデータを
保持する。次に、制御部１８は駆動部１５を制御し、Ｐ
ＤＰ１６の全画素のうち、メモリしたビットｂ１が
“１”の画素のみを所定の維持放電期間の間だけ発光す
る。
ットｂ０のデータが、駆動部１５を通して順次ＰＤＰ１
６に書込まれる。ＰＤＰ１６は、メモリ作用のあるＡＣ
型で形成されており、このメモリ効果によって、全画素
分のデータが書込まれるまでそれぞれの画素のデータを
保持する。次に、制御部１８は駆動部１５を制御し、Ｐ
ＤＰ１６の全画素のうち、メモリしたビットｂ１が
“１”の画素のみを所定の維持放電期間の間だけ発光す
る。
【００１０】次のサブフィールド期間ＳＦ１のアドレス
期間には、前述のＳＦ０と同様にして、フィールドメモ
リ部１４から全画素分のビットｂ１のデータが順次読み
出され、駆動部１５を通してＰＤＰ１６に書込まれる。
続く維持放電期間では、同じく、ビットｂ１が“１”で
ある画素のみを発光する。ここでサブフィールド期間Ｓ
Ｆ１の維持放電期間は、ＳＦ０の維持放電期間の２倍の
時間となっており、ＳＦ０の２倍の発光時間となる。
期間には、前述のＳＦ０と同様にして、フィールドメモ
リ部１４から全画素分のビットｂ１のデータが順次読み
出され、駆動部１５を通してＰＤＰ１６に書込まれる。
続く維持放電期間では、同じく、ビットｂ１が“１”で
ある画素のみを発光する。ここでサブフィールド期間Ｓ
Ｆ１の維持放電期間は、ＳＦ０の維持放電期間の２倍の
時間となっており、ＳＦ０の２倍の発光時間となる。
【００１１】以下、同様にしてＳＦ２からＳＦ７の各々
のサブフィールド期間に対しては、それぞれ対応するビ
ットｂ２からｂ７を、各サブフィールドのアドレス期間
にＰＤＰ１６の全画素に書込み、続く維持放電期間でそ
れぞれのビットが“１”である画素について発光させ
る。各々のサブフィールドの発光時間、即ち維持放電期
間の相対比は、それぞれ対応するビットの重みの相対比
と一致させている。即ち、ＳＦ０の発光時間を１とした
とき、ＳＦ２，ＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６，ＳＦ
７の発光時間は、順に、４，８，１６，３２，６４，１
２８と２のべき乗の割合で長くなる。
のサブフィールド期間に対しては、それぞれ対応するビ
ットｂ２からｂ７を、各サブフィールドのアドレス期間
にＰＤＰ１６の全画素に書込み、続く維持放電期間でそ
れぞれのビットが“１”である画素について発光させ
る。各々のサブフィールドの発光時間、即ち維持放電期
間の相対比は、それぞれ対応するビットの重みの相対比
と一致させている。即ち、ＳＦ０の発光時間を１とした
とき、ＳＦ２，ＳＦ３，ＳＦ４，ＳＦ５，ＳＦ６，ＳＦ
７の発光時間は、順に、４，８，１６，３２，６４，１
２８と２のべき乗の割合で長くなる。
【００１２】以上のように発光することによって、それ
ぞれの画素の発光時間を1フィールド期間について合計
すると、ディジタルデータｂ０からｂ７による８ビット
に対応する階調分の発光時間となる。ＰＤＰ１６を人間
が見た場合、時間方向の積分効果によって、それぞれの
画素がディジタルデータｂ０からｂ７の８ビットの表示
能力の階調で発光しているように認識され、２５６段階
の階調表示が実現される。
ぞれの画素の発光時間を1フィールド期間について合計
すると、ディジタルデータｂ０からｂ７による８ビット
に対応する階調分の発光時間となる。ＰＤＰ１６を人間
が見た場合、時間方向の積分効果によって、それぞれの
画素がディジタルデータｂ０からｂ７の８ビットの表示
能力の階調で発光しているように認識され、２５６段階
の階調表示が実現される。
【００１３】このように１フィールドを複数のサブフィ
ールドに分割して表示するディスプレイ装置では、階調
が滑らかに変化するような平坦な画像が画面上を移動す
る場合、画像中に、階調が周囲より明るい或いは暗い帯
状部分や、帯状の色付き部分が知覚される。これらの現
象は、画像が静止している場合には見られない動画に特
有の動画疑似輪郭と呼ばれる現象であり、ＰＤＰなどの
ディスプレイ装置で動画を表示する際に、画質を低下さ
せる大きな要因となっている。
ールドに分割して表示するディスプレイ装置では、階調
が滑らかに変化するような平坦な画像が画面上を移動す
る場合、画像中に、階調が周囲より明るい或いは暗い帯
状部分や、帯状の色付き部分が知覚される。これらの現
象は、画像が静止している場合には見られない動画に特
有の動画疑似輪郭と呼ばれる現象であり、ＰＤＰなどの
ディスプレイ装置で動画を表示する際に、画質を低下さ
せる大きな要因となっている。
【００１４】以下、動画疑似輪郭の発生原理について図
１５及び図１６を参照しながら説明する。
１５及び図１６を参照しながら説明する。
【００１５】図１５は、ＰＤＰの画面上を、階調が滑ら
かに変化する画像、即ち階調が１２７から１２８に変化
する画像が、２画素／フィールドのスピードで水平方向
の左方に向って移動している状態を示す状態説明図であ
る。また図１６はこの画像を人間が見たときの網膜位置
と明るさの知覚量の関係を示した図である。尚、図１５
の横軸は、画面の各ラインの水平方向に並んだ画素位置
に対応し、縦軸は、時間経過を示している。
かに変化する画像、即ち階調が１２７から１２８に変化
する画像が、２画素／フィールドのスピードで水平方向
の左方に向って移動している状態を示す状態説明図であ
る。また図１６はこの画像を人間が見たときの網膜位置
と明るさの知覚量の関係を示した図である。尚、図１５
の横軸は、画面の各ラインの水平方向に並んだ画素位置
に対応し、縦軸は、時間経過を示している。
【００１６】この場合、階調１２７の部分では、ＳＦ０
からＳＦ６までの７つのサブフィールド期間で順次発光
し、階調１２８の部分では、サブフィールド期間ＳＦ７
のみで発光している。一方、このような変化画像を人間
が見た場合、視線は、変化部を追うことになり、おおよ
そ図１５中に示した破線Ｒ０からＲ１に沿って移動する
ことになる。これにより、図１６に示したように、破線
Ｒ０より左側に対応する網膜上の位置は階調１２７を、
破線Ｒ２より右側に対応する網膜上の位置は階調１２８
を知覚することになる。しかし、破線Ｒ１に対応する網
膜上の位置の知覚量は、ほぼ０となり、これが偽輪郭と
して知覚される。
からＳＦ６までの７つのサブフィールド期間で順次発光
し、階調１２８の部分では、サブフィールド期間ＳＦ７
のみで発光している。一方、このような変化画像を人間
が見た場合、視線は、変化部を追うことになり、おおよ
そ図１５中に示した破線Ｒ０からＲ１に沿って移動する
ことになる。これにより、図１６に示したように、破線
Ｒ０より左側に対応する網膜上の位置は階調１２７を、
破線Ｒ２より右側に対応する網膜上の位置は階調１２８
を知覚することになる。しかし、破線Ｒ１に対応する網
膜上の位置の知覚量は、ほぼ０となり、これが偽輪郭と
して知覚される。
【００１７】この現象は、上述のようにＳＦ０からＳＦ
６の７つが発光する階調（１２７）から、ＳＦ７のみが
発光している階調（１２８）へ変化するような画像、つ
まり下位ビットから最上位ビットへ桁上がりしたり、そ
の逆に最上位ビットから下位ビットへ桁下がりするよう
な画像が、移動する場合に知覚されやすい。これは、以
下の２点に起因している。
６の７つが発光する階調（１２７）から、ＳＦ７のみが
発光している階調（１２８）へ変化するような画像、つ
まり下位ビットから最上位ビットへ桁上がりしたり、そ
の逆に最上位ビットから下位ビットへ桁下がりするよう
な画像が、移動する場合に知覚されやすい。これは、以
下の２点に起因している。
【００１８】（１）近接階調間で、フィールド期間内の
発光の時間重心変動が大きい。即ち、階調１２７は発光
部分がフィールド期間内の前方に集中しており、階調１
２８は、後方に集中している。 （２）近接階調間で、非発光状態から発光状態に、及
び、発光状態から非発光状態にそれぞれ変化する各サブ
フィールド期間の維持放電期間の変化量が大きい。即
ち、１２７に相当するＳＦ０からＳＦ６までの維持放電
期間が発光から非発光に変化し、１２８に相当するＳＦ
７での維持放電期間が非発光から発光に変化している。
発光の時間重心変動が大きい。即ち、階調１２７は発光
部分がフィールド期間内の前方に集中しており、階調１
２８は、後方に集中している。 （２）近接階調間で、非発光状態から発光状態に、及
び、発光状態から非発光状態にそれぞれ変化する各サブ
フィールド期間の維持放電期間の変化量が大きい。即
ち、１２７に相当するＳＦ０からＳＦ６までの維持放電
期間が発光から非発光に変化し、１２８に相当するＳＦ
７での維持放電期間が非発光から発光に変化している。
【００１９】以上のような動画疑似輪郭による画質の劣
化を軽減するために、図１３のように構成された従来の
ディスプレイ装置で行われている対策の一例について説
明する。
化を軽減するために、図１３のように構成された従来の
ディスプレイ装置で行われている対策の一例について説
明する。
【００２０】入力端子１より入力した映像信号は、Ａ／
Ｄ変換部３で８ビットのディジタルコード信号（ｂ０か
らｂ７）に変換され、更にコード変換部１１において、
８ビットより多いビット数のコード信号に変換される。
ここでは例として９ビットに変換する場合について説明
する。コード変換部１１は、入力した８ビットのディジ
タル信号（ｂ０からｂ７）に応じて、9ビットのディジ
タルコード(bb０，bb１，bb２，bb３，bb４，bb５，bb
６，bb７，bb８)を出力する。このコード変換部１１で
変換されたディジタルコードを以下サブフィールドパタ
ーンと称す。変換されたサブフィールドパターンは、フ
ィールドメモリ部１４に２フィールド分記憶される。
Ｄ変換部３で８ビットのディジタルコード信号（ｂ０か
らｂ７）に変換され、更にコード変換部１１において、
８ビットより多いビット数のコード信号に変換される。
ここでは例として９ビットに変換する場合について説明
する。コード変換部１１は、入力した８ビットのディジ
タル信号（ｂ０からｂ７）に応じて、9ビットのディジ
タルコード(bb０，bb１，bb２，bb３，bb４，bb５，bb
６，bb７，bb８)を出力する。このコード変換部１１で
変換されたディジタルコードを以下サブフィールドパタ
ーンと称す。変換されたサブフィールドパターンは、フ
ィールドメモリ部１４に２フィールド分記憶される。
【００２１】以下の階調表示の動作については、図１７
を用いて説明する。図１７は、従来のディスプレイ装置
において、動画疑似輪郭の対策を行った場合の１フィー
ルド期間の発光シーケンスの一例を示す図である。1フ
ィールド期間を９個のサブフィールド期間ＳＦ０からＳ
Ｆ８に分割して表示することによって階調を表現してい
る。ここで、各サブフィールド期間ＳＦ０からＳＦ８
は、各々上記サブフィールドパターンのｂｂ０からｂｂ
８までの各ビットに対応する。また図１４の場合と同様
に、各サブフィールド期間ＳＦ０からＳＦ８は、アドレ
ス期間と維持放電期間にわかれている。
を用いて説明する。図１７は、従来のディスプレイ装置
において、動画疑似輪郭の対策を行った場合の１フィー
ルド期間の発光シーケンスの一例を示す図である。1フ
ィールド期間を９個のサブフィールド期間ＳＦ０からＳ
Ｆ８に分割して表示することによって階調を表現してい
る。ここで、各サブフィールド期間ＳＦ０からＳＦ８
は、各々上記サブフィールドパターンのｂｂ０からｂｂ
８までの各ビットに対応する。また図１４の場合と同様
に、各サブフィールド期間ＳＦ０からＳＦ８は、アドレ
ス期間と維持放電期間にわかれている。
【００２２】制御部１８の制御に基いて、図１７に示す
ＳＦ０のアドレス期間に、フィールドメモリ部１４から
全画素分のビットｂｂ０のデータが順次読み出される。
このとき、前記したように２フィールド分あるフィール
ドメモリ部１４のうち、書込み動作が行われていない方
から読み出される。順次読み出された全画素分のビット
ｂｂ０のデータを、駆動部１５を通してＰＤＰ１６に書
込んだ後、維持放電期間に移る。制御部１８は、この維
持放電期間の間、駆動部１５を制御し、ＰＤＰ１６の全
画素のうち、ビットｂｂ０が“1”の画素のみを発光す
る。
ＳＦ０のアドレス期間に、フィールドメモリ部１４から
全画素分のビットｂｂ０のデータが順次読み出される。
このとき、前記したように２フィールド分あるフィール
ドメモリ部１４のうち、書込み動作が行われていない方
から読み出される。順次読み出された全画素分のビット
ｂｂ０のデータを、駆動部１５を通してＰＤＰ１６に書
込んだ後、維持放電期間に移る。制御部１８は、この維
持放電期間の間、駆動部１５を制御し、ＰＤＰ１６の全
画素のうち、ビットｂｂ０が“1”の画素のみを発光す
る。
【００２３】以下、同様にしてＳＦ１からＳＦ８の各々
のサブフィールド期間に対しては、それぞれ対応するビ
ットｂ１からｂ８を、各サブフィールドのアドレス期間
にＰＤＰ１６の全画素に書込み、続く維持放電期間でそ
れぞれのビットが“１”である画素について発光させ
る。このように発光を行うことによって、それぞれの画
素の発光時間を1フィールド期間について合計したもの
が、階調としてＰＤＰ１６を見る人間に認識される。
のサブフィールド期間に対しては、それぞれ対応するビ
ットｂ１からｂ８を、各サブフィールドのアドレス期間
にＰＤＰ１６の全画素に書込み、続く維持放電期間でそ
れぞれのビットが“１”である画素について発光させ
る。このように発光を行うことによって、それぞれの画
素の発光時間を1フィールド期間について合計したもの
が、階調としてＰＤＰ１６を見る人間に認識される。
【００２４】ここで、それぞれのサブフィールドの維持
放電期間（発光時間）の相対比は、ＳＦ０からＳＦ８の
順に、１：２：４：８：１６：３２：４８：６４：８０
となっており、２のべき乗ではない比のサブフィールド
を含んでいる。全てのサブフィールドが発光した場合に
は、１＋２＋４＋８＋１６＋３２＋４８＋６４＋８０＝
２５５の階調となり、各サブフィールドの発光、非発光
の組み合わせにより０から２５５までの２５６階調の表
示能力がある。
放電期間（発光時間）の相対比は、ＳＦ０からＳＦ８の
順に、１：２：４：８：１６：３２：４８：６４：８０
となっており、２のべき乗ではない比のサブフィールド
を含んでいる。全てのサブフィールドが発光した場合に
は、１＋２＋４＋８＋１６＋３２＋４８＋６４＋８０＝
２５５の階調となり、各サブフィールドの発光、非発光
の組み合わせにより０から２５５までの２５６階調の表
示能力がある。
【００２５】コード変換部１１では、変換前のディジタ
ルデータ（ｂ０からｂ７）の階調と、変換後のサブフィ
ールドパターン（ｂｂ０からｂｂ８）によって表示され
る階調が一致するように、コード変換を行っている。以
下このコード変換の内容について説明する。
ルデータ（ｂ０からｂ７）の階調と、変換後のサブフィ
ールドパターン（ｂｂ０からｂｂ８）によって表示され
る階調が一致するように、コード変換を行っている。以
下このコード変換の内容について説明する。
【００２６】前記したコード変換を行わない図１４の例
で考察すると、この場合サブフィールドの発光重みは２
のべき乗であり、ディジタルデータそのものがサブフィ
ールドパターンに相当するので、ある階調を表現するサ
ブフィールドパターンはただ１種類となる。例えば、階
調６４を表現するサブフィールドパターンは（ｂ７，ｂ
６，ｂ５，ｂ４，ｂ３，ｂ２，ｂ１，ｂ０）＝（０，
１，０，０，０，０，０，０）のみであり、また階調１
２８を表現するサブフィールドパターンは（ｂ７，ｂ
６，ｂ５，ｂ４，ｂ３，ｂ２，ｂ１，ｂ０）＝（１，
０，０，０，０，０，０，０）のみとなる。
で考察すると、この場合サブフィールドの発光重みは２
のべき乗であり、ディジタルデータそのものがサブフィ
ールドパターンに相当するので、ある階調を表現するサ
ブフィールドパターンはただ１種類となる。例えば、階
調６４を表現するサブフィールドパターンは（ｂ７，ｂ
６，ｂ５，ｂ４，ｂ３，ｂ２，ｂ１，ｂ０）＝（０，
１，０，０，０，０，０，０）のみであり、また階調１
２８を表現するサブフィールドパターンは（ｂ７，ｂ
６，ｂ５，ｂ４，ｂ３，ｂ２，ｂ１，ｂ０）＝（１，
０，０，０，０，０，０，０）のみとなる。
【００２７】これに対して、図１７の例のようにコード
変換を行って、２のべき乗ではない発光重みのサブフィ
ールドを含んでいる場合、即ち最上位ビットから順にbb
８，bb７，bb６，bb５，bb４，bb３，bb２，bb１，bb０
の各ビットが８０，６４，４８，３２，１６，８，４，
２，１の重み付けがされる場合、１つの階調を表現する
のに複数のサブフィールドパターンが存在する。例え
ば、階調６４に対応するサブフィールドパターン（bb
８，bb７，bb６，bb５，bb４，bb３，bb２，bb１，bb
０）は、（０，０，１，０，１，０，０，０，０）と
（０，１，０，０，０，０，０，０，０）の２種類が存
在し、また、階調１２８に対応するサブフィールドパタ
ーン（bb８，bb７，bb６，bb５，bb４，bb３，bb２，bb
１，bb０）は、（０，１，１，０，１，０，０，０，
０）、（１，０，１，０，０，０，０，０，０）及び
（１，０，０，１，１，０，０，０，０）の３種類が存
在する。
変換を行って、２のべき乗ではない発光重みのサブフィ
ールドを含んでいる場合、即ち最上位ビットから順にbb
８，bb７，bb６，bb５，bb４，bb３，bb２，bb１，bb０
の各ビットが８０，６４，４８，３２，１６，８，４，
２，１の重み付けがされる場合、１つの階調を表現する
のに複数のサブフィールドパターンが存在する。例え
ば、階調６４に対応するサブフィールドパターン（bb
８，bb７，bb６，bb５，bb４，bb３，bb２，bb１，bb
０）は、（０，０，１，０，１，０，０，０，０）と
（０，１，０，０，０，０，０，０，０）の２種類が存
在し、また、階調１２８に対応するサブフィールドパタ
ーン（bb８，bb７，bb６，bb５，bb４，bb３，bb２，bb
１，bb０）は、（０，１，１，０，１，０，０，０，
０）、（１，０，１，０，０，０，０，０，０）及び
（１，０，０，１，１，０，０，０，０）の３種類が存
在する。
【００２８】コード変換部１１では、ある階調を表現す
るのに複数のサブフィールドパターンが存在する場合
は、その中から適当な１つのサブフィールドパターンを
選択している。階調０から最大の階調（この例では２５
５）まで各階調毎に設定したサブフィールドパターンを
配列させて系列化したときの各系列を、以下「サブフィ
ールド系列」あるいは単に「系列」と称す。
るのに複数のサブフィールドパターンが存在する場合
は、その中から適当な１つのサブフィールドパターンを
選択している。階調０から最大の階調（この例では２５
５）まで各階調毎に設定したサブフィールドパターンを
配列させて系列化したときの各系列を、以下「サブフィ
ールド系列」あるいは単に「系列」と称す。
【００２９】従来のディスプレイ装置では、この系列を
定める際に次の規則を用いることによって、動画疑似輪
郭を軽減している。
定める際に次の規則を用いることによって、動画疑似輪
郭を軽減している。
【００３０】階調ｎ（０≦ｎ≦２５４）において、比較
的大きい重み以上の重み（図１８の場合３２）をもつビ
ットｂｂｘが“１”で、ｂｂｘよりも１つ上の重みをも
つビットｂｂｙが“０”であり、階調（ｎ＋１）におい
て、ｂｂｙが“１”であるようなビットの桁上がりが発
生する階調においては、階調（ｎ＋１）のビットｂｂｘ
を“０”にする。以下、この規則を「桁上がりの規則」
と呼ぶ。
的大きい重み以上の重み（図１８の場合３２）をもつビ
ットｂｂｘが“１”で、ｂｂｘよりも１つ上の重みをも
つビットｂｂｙが“０”であり、階調（ｎ＋１）におい
て、ｂｂｙが“１”であるようなビットの桁上がりが発
生する階調においては、階調（ｎ＋１）のビットｂｂｘ
を“０”にする。以下、この規則を「桁上がりの規則」
と呼ぶ。
【００３１】図１８は、上記の桁上がりの規則を満たす
ように構成された系列の一例を示すパターン図であり、
図中、ハッチング部分に示す領域は、表示状態の“１”
を示し、ハッチング部分でない領域は非表示状態の
“０”を示している。また、各ビットの重みがわかりや
すいように、重みを列の横幅の長さで示している。図１
８では、３２以上の重みをもつビットにおいて、この桁
上がりの規則を満たしている。
ように構成された系列の一例を示すパターン図であり、
図中、ハッチング部分に示す領域は、表示状態の“１”
を示し、ハッチング部分でない領域は非表示状態の
“０”を示している。また、各ビットの重みがわかりや
すいように、重みを列の横幅の長さで示している。図１
８では、３２以上の重みをもつビットにおいて、この桁
上がりの規則を満たしている。
【００３２】この系列を用いることにより動画の偽輪郭
の知覚量を低減する効果について、図１９及び図２０を
用いて説明する。
の知覚量を低減する効果について、図１９及び図２０を
用いて説明する。
【００３３】図１９は、ＰＤＰの画面上を、階調が滑ら
かに変化する画像、即ち階調が１７５から１７６に変化
する画像が、２画素／フィールドのスピードで水平方向
の左方に向って移動している状態を示す状態説明図であ
る。また図２０は、この画像を人間が見たときの網膜位
置と明るさの知覚量の関係を示した図である。尚、図１
９の横軸は、画面の各ラインの水平方向に並んだ画素位
置に対応し、縦軸は、時間経過を示している。
かに変化する画像、即ち階調が１７５から１７６に変化
する画像が、２画素／フィールドのスピードで水平方向
の左方に向って移動している状態を示す状態説明図であ
る。また図２０は、この画像を人間が見たときの網膜位
置と明るさの知覚量の関係を示した図である。尚、図１
９の横軸は、画面の各ラインの水平方向に並んだ画素位
置に対応し、縦軸は、時間経過を示している。
【００３４】一番大きい輝度（維持放電期間に比例）の
相対比をもつサブフィールド期間ＳＦ８は、階調１７５
の部分では非表示であり、階調１７６の部分では表示状
態となる。このとき、いわゆる最上位ビットへの桁上が
りの状態を示している。このような変化画像を人間が見
た場合、視線は、変化部を追うことになり、おおよそ図
１９中に示した破線Ｒ０からＲ４に沿って移動すること
になる。破線Ｒ０より左側に対応する網膜上の位置は階
調１７５を、破線Ｒ４より右側に対応する網膜上の位置
は階調１７６を知覚することになる。その間のＲ１，Ｒ
２，Ｒ３に対応する網膜上の位置の知覚量は、図２０に
示したとおりとなる。
相対比をもつサブフィールド期間ＳＦ８は、階調１７５
の部分では非表示であり、階調１７６の部分では表示状
態となる。このとき、いわゆる最上位ビットへの桁上が
りの状態を示している。このような変化画像を人間が見
た場合、視線は、変化部を追うことになり、おおよそ図
１９中に示した破線Ｒ０からＲ４に沿って移動すること
になる。破線Ｒ０より左側に対応する網膜上の位置は階
調１７５を、破線Ｒ４より右側に対応する網膜上の位置
は階調１７６を知覚することになる。その間のＲ１，Ｒ
２，Ｒ３に対応する網膜上の位置の知覚量は、図２０に
示したとおりとなる。
【００３５】以上のように、コード変換部１１（図１
３）を加えて動画疑似輪郭の対策を行なった場合、図１
５および図１６に示した動画疑似輪郭の対策を行わない
場合に比べ、明るさの知覚量の変化が低減されることが
理解される。
３）を加えて動画疑似輪郭の対策を行なった場合、図１
５および図１６に示した動画疑似輪郭の対策を行わない
場合に比べ、明るさの知覚量の変化が低減されることが
理解される。
【００３６】これは、維持放電期間（発光時間）の相対
比が、２のべき乗からずれた４８、８０のサブフィール
ド期間を含み、サブフィールドの並びを小さい順（また
は、大きい順でもよい）にし、更に上述の桁上がりの規
則に従った系列を用いたことにより、近接階調間でのフ
ィールド内の発光の時間重心変動を小さくしていること
による。
比が、２のべき乗からずれた４８、８０のサブフィール
ド期間を含み、サブフィールドの並びを小さい順（また
は、大きい順でもよい）にし、更に上述の桁上がりの規
則に従った系列を用いたことにより、近接階調間でのフ
ィールド内の発光の時間重心変動を小さくしていること
による。
【００３７】更に、近接階調間で、発光・非発光の状態
が変化する各サブフィールド期間の維持放電期間の変化
量が比較的小さくなっていることもその要因である。例
えば、階調１７５と階調１７６との間では、１、２、
４、８、６４の合計７９が発光から非発光へ変化し、８
０が非発光から発光へ変化している。尚、前記した対策
前の図１５の場合、階調１２７から階調１２８に変化す
る際に、１２７が発光から非発光に変化し、１２８が非
発光から発光に変化している。
が変化する各サブフィールド期間の維持放電期間の変化
量が比較的小さくなっていることもその要因である。例
えば、階調１７５と階調１７６との間では、１、２、
４、８、６４の合計７９が発光から非発光へ変化し、８
０が非発光から発光へ変化している。尚、前記した対策
前の図１５の場合、階調１２７から階調１２８に変化す
る際に、１２７が発光から非発光に変化し、１２８が非
発光から発光に変化している。
【００３８】以上のように従来のディスプレイ装置で
は、２のべき乗ではない相対比の維持放電期間をもつサ
ブフィールド期間を含み、各サブフィールド期間の時間
的な並びを、維持放電期間の相対比が大きい順、また
は、小さい順になるようにし、上述の桁上がりの規則に
従うように構成したことにより、近接階調間でのフィー
ルド内の発光の時間重心変動が比較的小さくなり、且つ
隣接階調間で、非発光状態から発光状態、及び、発光状
態から非発光状態に変化する各サブフィールドの維持放
電期間の変化量も小さくなり、動画の偽輪郭の知覚量を
低減している。
は、２のべき乗ではない相対比の維持放電期間をもつサ
ブフィールド期間を含み、各サブフィールド期間の時間
的な並びを、維持放電期間の相対比が大きい順、また
は、小さい順になるようにし、上述の桁上がりの規則に
従うように構成したことにより、近接階調間でのフィー
ルド内の発光の時間重心変動が比較的小さくなり、且つ
隣接階調間で、非発光状態から発光状態、及び、発光状
態から非発光状態に変化する各サブフィールドの維持放
電期間の変化量も小さくなり、動画の偽輪郭の知覚量を
低減している。
【００３９】また、従来のディスプレイ装置では、複数
のサブフィールド系列を切り換えて表示することによっ
ても動画疑似輪郭を軽減している。
のサブフィールド系列を切り換えて表示することによっ
ても動画疑似輪郭を軽減している。
【００４０】図２１は前記特開平１０−１１６０５３号
公報に示された他の従来のディスプレイ装置１０１の構
成を示すブロック図である。前記した図１３に示すディ
スプレイ装置１００と同一構成部分には、同一符号を付
して重複部分の説明を省略する。
公報に示された他の従来のディスプレイ装置１０１の構
成を示すブロック図である。前記した図１３に示すディ
スプレイ装置１００と同一構成部分には、同一符号を付
して重複部分の説明を省略する。
【００４１】図において、１は映像信号を入力する入力
端子、２は同期信号を入力する入力端子、３は入力端子
１に入力された映像信号をディジタル信号に変換するＡ
／Ｄ変換部、１２ａはＡ／Ｄ変換部３の出力を２つの系
列のうちの一方の系列に基づいてコード変換するコード
変換部Ａ、１２ｂはＡ／Ｄ変換部３の出力を２つの系列
のうちの他方の系列に基づいてコード変換するコード変
換部Ｂである。
端子、２は同期信号を入力する入力端子、３は入力端子
１に入力された映像信号をディジタル信号に変換するＡ
／Ｄ変換部、１２ａはＡ／Ｄ変換部３の出力を２つの系
列のうちの一方の系列に基づいてコード変換するコード
変換部Ａ、１２ｂはＡ／Ｄ変換部３の出力を２つの系列
のうちの他方の系列に基づいてコード変換するコード変
換部Ｂである。
【００４２】１３は制御部１８の出力信号によって、コ
ード変換部Ａ１２ａ、コード変換部Ｂ１２ｂのいずれか
を選択して出力するコード変換選択部、１４はコード変
換選択部１３の出力信号を、２フィールド分記憶するフ
ィールドメモリ部、１５はフィールドメモリ部１４及び
後述の制御部２０の出力信号によりＰＤＰ１６を駆動す
る駆動部、１６はＰＤＰ、２０は同期信号を基準とし
て、Ａ／Ｄ変換部３、コード変換選択部１３、フィール
ドメモリ部１４及び駆動部１５を制御する制御部であ
る。
ード変換部Ａ１２ａ、コード変換部Ｂ１２ｂのいずれか
を選択して出力するコード変換選択部、１４はコード変
換選択部１３の出力信号を、２フィールド分記憶するフ
ィールドメモリ部、１５はフィールドメモリ部１４及び
後述の制御部２０の出力信号によりＰＤＰ１６を駆動す
る駆動部、１６はＰＤＰ、２０は同期信号を基準とし
て、Ａ／Ｄ変換部３、コード変換選択部１３、フィール
ドメモリ部１４及び駆動部１５を制御する制御部であ
る。
【００４３】以下、上述のように構成された従来のディ
スプレイ装置１０１の動作について、前記した図１３に
示す従来のディスプレイ装置１００と異なる部分を重点
的に説明する。
スプレイ装置１０１の動作について、前記した図１３に
示す従来のディスプレイ装置１００と異なる部分を重点
的に説明する。
【００４４】コード変換部Ａ１２ａは、図１３に示した
従来のディスプレイ装置１００におけるコード変換部１
１と同じサブフィールド系列の系列Ａに基づいてＡ／Ｄ
変換部３のディジタル出力信号をコード変換する。一
方、コード変換部Ｂ１２ｂは、前述の桁上がりの規則に
従い、上位ビットへの桁上がりの階調のビットパターン
が、系列Ａとは異なる系列Ｂに基づいてコード変換を行
う。図２２は、系列Ａと系列Ｂの一例を示したパターン
図であり、同図（ａ）に示す系列Ａは前記した図１８と
同じ系列であり、同図（ｂ）に示す系列Ｂは前述の桁上
がりの規則に従いながら、系列Ａとは上位ビットへの桁
上がりのパターンが異なっている。
従来のディスプレイ装置１００におけるコード変換部１
１と同じサブフィールド系列の系列Ａに基づいてＡ／Ｄ
変換部３のディジタル出力信号をコード変換する。一
方、コード変換部Ｂ１２ｂは、前述の桁上がりの規則に
従い、上位ビットへの桁上がりの階調のビットパターン
が、系列Ａとは異なる系列Ｂに基づいてコード変換を行
う。図２２は、系列Ａと系列Ｂの一例を示したパターン
図であり、同図（ａ）に示す系列Ａは前記した図１８と
同じ系列であり、同図（ｂ）に示す系列Ｂは前述の桁上
がりの規則に従いながら、系列Ａとは上位ビットへの桁
上がりのパターンが異なっている。
【００４５】そしてコード変換選択部１３では、２つの
コード変換部１２ａと１２ｂとからの各出力信号、即ち
各サブフィールドパターンを、画面の水平方向にｈ画素
毎（ｈ≧1）、且つ画面の垂直方向にｖ画素毎（ｖ≧1）
に切換えている。これ以外の動作は、図１３に示した従
来のディスプレイ装置１００と同様である。
コード変換部１２ａと１２ｂとからの各出力信号、即ち
各サブフィールドパターンを、画面の水平方向にｈ画素
毎（ｈ≧1）、且つ画面の垂直方向にｖ画素毎（ｖ≧1）
に切換えている。これ以外の動作は、図１３に示した従
来のディスプレイ装置１００と同様である。
【００４６】このような従来のディスプレイ装置１０１
においては、後述するように一つのサブフィールド系列
のみを用いたディスプレイ装置１００に比べて動画疑似
輪郭が更に軽減される。
においては、後述するように一つのサブフィールド系列
のみを用いたディスプレイ装置１００に比べて動画疑似
輪郭が更に軽減される。
【００４７】図２３は、ＰＤＰの画面上を、階調が滑ら
かに変化する画像が、前記した図１９の場合と同じ条件
で変化するときの系列Ｂでの表示状態を示す動作説明図
である。また図２４は、図２３の画像を人間が見たとき
の網膜位置と明るさの知覚量の関係を示した図である。
尚、図２３の横軸は、画面の各ラインの水平方向に並ん
だ画素位置に対応し、縦軸は、時間経過を示している。
かに変化する画像が、前記した図１９の場合と同じ条件
で変化するときの系列Ｂでの表示状態を示す動作説明図
である。また図２４は、図２３の画像を人間が見たとき
の網膜位置と明るさの知覚量の関係を示した図である。
尚、図２３の横軸は、画面の各ラインの水平方向に並ん
だ画素位置に対応し、縦軸は、時間経過を示している。
【００４８】系列Ｂでは、前述のように上位ビットへの
桁上がりの階調のビットパターンが系列Ａとは異なり、
階調１７５と階調１７６の間では一番大きい維持放電期
間の相対比を持つサブフィールド期間ＳＦ８とその１つ
下のＳＦ７の表示状態（発光状態）は変化せず、表示状
態の変化は下位のサブフィールド期間にとどまってい
る。このような画像を人間が見た場合、視線は変化部を
追って、おおよそ破線Ｒ０からＲ２に沿って移動するこ
とになるが、Ｒ０，Ｒ１，Ｒ２に対応する網膜上の位置
における偽輪郭の知覚量（概ね、レベル低下の大きさに
比例する）は、図２４に示す通り、図２０に示す系列Ａ
の場合に比べて、減少している。
桁上がりの階調のビットパターンが系列Ａとは異なり、
階調１７５と階調１７６の間では一番大きい維持放電期
間の相対比を持つサブフィールド期間ＳＦ８とその１つ
下のＳＦ７の表示状態（発光状態）は変化せず、表示状
態の変化は下位のサブフィールド期間にとどまってい
る。このような画像を人間が見た場合、視線は変化部を
追って、おおよそ破線Ｒ０からＲ２に沿って移動するこ
とになるが、Ｒ０，Ｒ１，Ｒ２に対応する網膜上の位置
における偽輪郭の知覚量（概ね、レベル低下の大きさに
比例する）は、図２４に示す通り、図２０に示す系列Ａ
の場合に比べて、減少している。
【００４９】図２５は、系列Ａまたは系列Ｂのサブフィ
ールドパターンによる画面上の各画素の表示が、どちら
の選択によって表示されているかを示す説明図である。
ここで、同図に示すように、系列Ａと系列Ｂとを、水平
方向に１画素毎、垂直方向に１画素毎というように、比
較的狭い画素間隔で切換えて使用する場合、人間の視覚
の空間方向の積分効果により、系列Ａと系列Ｂのそれぞ
れの系列で知覚される動画の偽輪郭が図２６のように平
均化される。
ールドパターンによる画面上の各画素の表示が、どちら
の選択によって表示されているかを示す説明図である。
ここで、同図に示すように、系列Ａと系列Ｂとを、水平
方向に１画素毎、垂直方向に１画素毎というように、比
較的狭い画素間隔で切換えて使用する場合、人間の視覚
の空間方向の積分効果により、系列Ａと系列Ｂのそれぞ
れの系列で知覚される動画の偽輪郭が図２６のように平
均化される。
【００５０】これを前記図２０と比較すれば、単一の系
列を使用した場合よりも動画の偽輪郭が低減されること
がわかる。この例では二つの系列の場合を示したが、３
つ以上の系列を切り換えて表示した場合にも同様に平均
化され、動画疑似輪郭を低減することができる。
列を使用した場合よりも動画の偽輪郭が低減されること
がわかる。この例では二つの系列の場合を示したが、３
つ以上の系列を切り換えて表示した場合にも同様に平均
化され、動画疑似輪郭を低減することができる。
【００５１】
【発明が解決しようとする課題】以上のように構成され
た従来のディスプレイ装置では、フィールド内での発光
重心の移動を少なくするようなサブフィールド系列を用
いるとともに、発光輝度（維持放電期間に比例）のより
大きいサブフィールドに対応する上位ビットへの桁上が
りのパターンが異なる複数のサブフィールド系列を切り
換えて表示することによって動画疑似輪郭を軽減してい
る。
た従来のディスプレイ装置では、フィールド内での発光
重心の移動を少なくするようなサブフィールド系列を用
いるとともに、発光輝度（維持放電期間に比例）のより
大きいサブフィールドに対応する上位ビットへの桁上が
りのパターンが異なる複数のサブフィールド系列を切り
換えて表示することによって動画疑似輪郭を軽減してい
る。
【００５２】実際に動画疑似輪郭が目立つのは、特定の
条件を満たす映像が入力された場合であるが、従来のデ
ィスプレイ装置では、入力映像信号がどんな信号であっ
ても同じ処理を行っているため、その低減効果には限界
があった。
条件を満たす映像が入力された場合であるが、従来のデ
ィスプレイ装置では、入力映像信号がどんな信号であっ
ても同じ処理を行っているため、その低減効果には限界
があった。
【００５３】また、動画疑似輪郭の主要因となっている
発光の時間重心変動は、発光輝度のより大きいサブフィ
ールドに対応する上位ビットへの桁上がりによって発生
しているが、従来のディスプレイ装置ではこの上位ビッ
トへの桁上がりを発生させないようにすることは不可能
であった。
発光の時間重心変動は、発光輝度のより大きいサブフィ
ールドに対応する上位ビットへの桁上がりによって発生
しているが、従来のディスプレイ装置ではこの上位ビッ
トへの桁上がりを発生させないようにすることは不可能
であった。
【００５４】本発明は、以上のような問題を解決するた
めになされたものであり、入力映像信号に応じた処理を
行うことにより、特定条件下での発光輝度（維持放電期
間に相当）の大きいサブフィールドに対応する上位ビッ
トへの桁上がりを抑制し、ディスプレイ装置を提供する
ことを目的とする。
めになされたものであり、入力映像信号に応じた処理を
行うことにより、特定条件下での発光輝度（維持放電期
間に相当）の大きいサブフィールドに対応する上位ビッ
トへの桁上がりを抑制し、ディスプレイ装置を提供する
ことを目的とする。
【００５５】
【課題を解決するための手段】請求項１のディスプレイ
装置は、各画素の階調値を所定の相対比で順に重み付け
したｕビットのディジタルコードで表わし、１フィール
ド期間を、前記相対比に従う発光期間を有するｕのサブ
フィールドに分割して、各サブフィールドにおいて対応
するビットが所定の状態にある各画素を発光させて階調
表示するディスプレイ装置において、前記相対比が２の
べき乗に従わないビットを有することによって、前記階
調値を、互いに桁上がり階調の値が異なる複数のサブフ
ィールド系列のうち、選択されたサブフィールド系列で
前記ディジタルコード化することが可能なコード変換手
段と、入力映像信号による画像を想定したとき、所定範
囲毎に階調の変化が緩やかな１又は複数の非エッジ領域
を検出する非エッジ領域検出手段と、個々の前記非エッ
ジ領域毎に、それぞれの非エッジ領域内の各画素の階調
の、最大値と最小値とを順次検出して保存する階調範囲
算出手段と、前記複数のサブフィールド系列の内、前記
最大値と前記最小値とで定まる処理中の非エッジ領域の
階調範囲内に、前記相対比による重み付けが所定値以上
の各ビットにおいて前記桁上がり階調が存在しないサブ
フィールド系列を優先的に選択すべく、前記コード変換
手段を制御するサブフィールド系列選択手段と、前記入
力映像信号の階調値を順次入力し、前記選択されたサブ
フィールド系列によって、前記処理中の非エッジ領域の
各階調値がデジタルコード化されるように、入力した階
調値を所定時間遅延して前記コード変換手段に出力する
信号遅延手段とを有することを特徴とする。
装置は、各画素の階調値を所定の相対比で順に重み付け
したｕビットのディジタルコードで表わし、１フィール
ド期間を、前記相対比に従う発光期間を有するｕのサブ
フィールドに分割して、各サブフィールドにおいて対応
するビットが所定の状態にある各画素を発光させて階調
表示するディスプレイ装置において、前記相対比が２の
べき乗に従わないビットを有することによって、前記階
調値を、互いに桁上がり階調の値が異なる複数のサブフ
ィールド系列のうち、選択されたサブフィールド系列で
前記ディジタルコード化することが可能なコード変換手
段と、入力映像信号による画像を想定したとき、所定範
囲毎に階調の変化が緩やかな１又は複数の非エッジ領域
を検出する非エッジ領域検出手段と、個々の前記非エッ
ジ領域毎に、それぞれの非エッジ領域内の各画素の階調
の、最大値と最小値とを順次検出して保存する階調範囲
算出手段と、前記複数のサブフィールド系列の内、前記
最大値と前記最小値とで定まる処理中の非エッジ領域の
階調範囲内に、前記相対比による重み付けが所定値以上
の各ビットにおいて前記桁上がり階調が存在しないサブ
フィールド系列を優先的に選択すべく、前記コード変換
手段を制御するサブフィールド系列選択手段と、前記入
力映像信号の階調値を順次入力し、前記選択されたサブ
フィールド系列によって、前記処理中の非エッジ領域の
各階調値がデジタルコード化されるように、入力した階
調値を所定時間遅延して前記コード変換手段に出力する
信号遅延手段とを有することを特徴とする。
【００５６】請求項２のディスプレイ装置は、請求項１
記載のディスプレイ装置において、前記複数のサブフィ
ールド系列を２つの系列としたことを特徴とする。ま
た、請求項３のディスプレイ装置は、請求項２記載のデ
ィスプレイ装置において、前記２つの系列において、前
記桁上がり階調が、その値の大きさにおいて交互に表れ
るよう構成したことを特徴とする。また、請求項４のデ
ィスプレイ装置は、請求項１記載のディスプレイ装置に
おいて、前記複数のサブフィールド系列を３つ以上の系
列としたことを特徴とする。また、請求項５のディスプ
レイ装置は、請求項１乃至４の何れかに記載のディスプ
レイ装置において、前記所定範囲を１フィールドとした
ことを特徴とする。また、請求項６のディスプレイ装置
は、請求項１乃至４の何れかに記載のディスプレイ装置
において、前記所定範囲を１ラインとしたことを特徴と
する。また、請求項７のディスプレイ装置は、請求項１
記載のディスプレイ装置において、前記コード変換手段
が、入力する前記階調値を各々異なるサブフィールド系
列でディジタルコード化する複数のコード変換部と、1
つのコード変換部を選択するコード変換選択部とからな
り、選択されたコード変換部でディジタルコード化され
たディジタルコードを出力することを特徴とする。ま
た、請求項８のディスプレイ装置は、請求項１記載のデ
ィスプレイ装置において、前記サブフィールド系列選択
手段が、前記階調範囲内に、前記桁上がり階調が存在し
ないサブフィールド系列を見出せなかった場合、所定の
画素単位毎に前記複数のサブフィールド系列を順次選択
するべく、前記コード変換手段を制御することを特徴と
する。
記載のディスプレイ装置において、前記複数のサブフィ
ールド系列を２つの系列としたことを特徴とする。ま
た、請求項３のディスプレイ装置は、請求項２記載のデ
ィスプレイ装置において、前記２つの系列において、前
記桁上がり階調が、その値の大きさにおいて交互に表れ
るよう構成したことを特徴とする。また、請求項４のデ
ィスプレイ装置は、請求項１記載のディスプレイ装置に
おいて、前記複数のサブフィールド系列を３つ以上の系
列としたことを特徴とする。また、請求項５のディスプ
レイ装置は、請求項１乃至４の何れかに記載のディスプ
レイ装置において、前記所定範囲を１フィールドとした
ことを特徴とする。また、請求項６のディスプレイ装置
は、請求項１乃至４の何れかに記載のディスプレイ装置
において、前記所定範囲を１ラインとしたことを特徴と
する。また、請求項７のディスプレイ装置は、請求項１
記載のディスプレイ装置において、前記コード変換手段
が、入力する前記階調値を各々異なるサブフィールド系
列でディジタルコード化する複数のコード変換部と、1
つのコード変換部を選択するコード変換選択部とからな
り、選択されたコード変換部でディジタルコード化され
たディジタルコードを出力することを特徴とする。ま
た、請求項８のディスプレイ装置は、請求項１記載のデ
ィスプレイ装置において、前記サブフィールド系列選択
手段が、前記階調範囲内に、前記桁上がり階調が存在し
ないサブフィールド系列を見出せなかった場合、所定の
画素単位毎に前記複数のサブフィールド系列を順次選択
するべく、前記コード変換手段を制御することを特徴と
する。
【００５７】請求項９のディスプレイ装置は、コード変
換手段により、各画素の階調値を所定の相対比で順に重
み付けしたｐビットのディジタルコードで表わし、１フ
ィールド期間を、前記相対比に従う発光期間を有するｐ
のサブフィールドに分割して、各サブフィールドにおい
て対応するビットが所定の状態にある各画素を発光させ
て階調表示するディスプレイ装置において、入力映像信
号による画像を想定したとき、所定範囲毎に階調の変化
が緩やかな１又は複数の非エッジ領域を検出する非エッ
ジ領域検出手段と、個々の前記非エッジ領域毎に、それ
ぞれの非エッジ領域内の各画素の階調の、最大値と最小
値とを順次検出して保存する階調範囲算出手段と、前記
最大値と前記最小値とで定まる処理中の非エッジ領域の
階調範囲内に、前記相対比による重み付けが所定値以上
の各ビットでの桁上がり階調が存在する場合、前記処理
中の非エッジ領域の各画素の階調値を補正して得た補正
後の階調範囲内に、前記桁上がり階調が含まれなくよう
に該階調値を補正して前記コード変換手段に出力する階
調補正手段とを有することを特徴とする。
換手段により、各画素の階調値を所定の相対比で順に重
み付けしたｐビットのディジタルコードで表わし、１フ
ィールド期間を、前記相対比に従う発光期間を有するｐ
のサブフィールドに分割して、各サブフィールドにおい
て対応するビットが所定の状態にある各画素を発光させ
て階調表示するディスプレイ装置において、入力映像信
号による画像を想定したとき、所定範囲毎に階調の変化
が緩やかな１又は複数の非エッジ領域を検出する非エッ
ジ領域検出手段と、個々の前記非エッジ領域毎に、それ
ぞれの非エッジ領域内の各画素の階調の、最大値と最小
値とを順次検出して保存する階調範囲算出手段と、前記
最大値と前記最小値とで定まる処理中の非エッジ領域の
階調範囲内に、前記相対比による重み付けが所定値以上
の各ビットでの桁上がり階調が存在する場合、前記処理
中の非エッジ領域の各画素の階調値を補正して得た補正
後の階調範囲内に、前記桁上がり階調が含まれなくよう
に該階調値を補正して前記コード変換手段に出力する階
調補正手段とを有することを特徴とする。
【００５８】請求項１０のディスプレイ装置は、請求項
９記載のディスプレイ装置において、 前記階調補正手
段が、前記入力映像信号の階調値を順次入力し、所定時
間遅延して出力する信号遅延手段と、前記階調範囲と前
記桁上がり階調の値とに基づいて、前記信号遅延手段に
よって遅延された階調値を補正する階調補正部とからな
ることを特徴とする。また、請求項１１のディスプレイ
装置は、請求項１０記載のディスプレイ装置において、
前記階調補正部が、前記階調の最大値又は最小値と、前
記桁上がり階調の値との差分を、入力する前記遅延され
た階調値に加減して補正することを特徴とする。また、
請求項１２のディスプレイ装置は、請求項１０記載のデ
ィスプレイ装置において、前記階調補正部が、前記階調
の最大値又は最小値と前記桁上がり階調の値との差分だ
け、入力する前記遅延された階調値の階調範囲を圧縮す
るように、該階調値を補正することを特徴とする。ま
た、請求項１３のディスプレイ装置は、請求項１または
９記載のディスプレイ装置において、前記非エッジ領域
検出手段が、画像の階調が急激に変化するエッジ部を検
出するエッジ検出部と、該エッジ検出部からのエッジ情
報に基づいて輝度又は色が滑らかに変化する非エッジ領
域を抽出する非エッジ領域抽出部とからなることを特徴
とする。
９記載のディスプレイ装置において、 前記階調補正手
段が、前記入力映像信号の階調値を順次入力し、所定時
間遅延して出力する信号遅延手段と、前記階調範囲と前
記桁上がり階調の値とに基づいて、前記信号遅延手段に
よって遅延された階調値を補正する階調補正部とからな
ることを特徴とする。また、請求項１１のディスプレイ
装置は、請求項１０記載のディスプレイ装置において、
前記階調補正部が、前記階調の最大値又は最小値と、前
記桁上がり階調の値との差分を、入力する前記遅延され
た階調値に加減して補正することを特徴とする。また、
請求項１２のディスプレイ装置は、請求項１０記載のデ
ィスプレイ装置において、前記階調補正部が、前記階調
の最大値又は最小値と前記桁上がり階調の値との差分だ
け、入力する前記遅延された階調値の階調範囲を圧縮す
るように、該階調値を補正することを特徴とする。ま
た、請求項１３のディスプレイ装置は、請求項１または
９記載のディスプレイ装置において、前記非エッジ領域
検出手段が、画像の階調が急激に変化するエッジ部を検
出するエッジ検出部と、該エッジ検出部からのエッジ情
報に基づいて輝度又は色が滑らかに変化する非エッジ領
域を抽出する非エッジ領域抽出部とからなることを特徴
とする。
【００５９】
【発明の実施の形態】実施の形態１．図１は、本発明に
よる実施の形態１のディスプレイ装置５０の構成を示す
ブロック図である。尚、前記した図１３及び図２１に示
した従来のディスプレイ装置１００、１０１と同一構成
部分には同一符号を付している。
よる実施の形態１のディスプレイ装置５０の構成を示す
ブロック図である。尚、前記した図１３及び図２１に示
した従来のディスプレイ装置１００、１０１と同一構成
部分には同一符号を付している。
【００６０】同図において、１は映像信号を入力する入
力端子であり、２は同期信号を入力する入力端子であ
る。３は入力端子１に入力された入力信号をディジタル
映像信号に変換するＡ／Ｄ変換部であり、４は入力端子
２に入力された同期信号に応じて、Ａ／Ｄ変換部３、桁
上がり抑制処理部５、信号遅延部１０、フィールドメモ
リ部１４、及び駆動部１５をそれぞれ制御する制御部で
ある。５はＡ／Ｄ変換部３により、８ビットのディジタ
ルコードにＡ／Ｄ変換されたディジタル映像信号に応じ
て後述するサブフィールドの桁上がりを抑制するための
サブフィールド系列選択信号を出力する桁上がり抑制処
理部であり、後述のエッジ検出部６、非エッジ領域抽出
部７、階調範囲算出部８、及び系列選択制御部９からな
る。
力端子であり、２は同期信号を入力する入力端子であ
る。３は入力端子１に入力された入力信号をディジタル
映像信号に変換するＡ／Ｄ変換部であり、４は入力端子
２に入力された同期信号に応じて、Ａ／Ｄ変換部３、桁
上がり抑制処理部５、信号遅延部１０、フィールドメモ
リ部１４、及び駆動部１５をそれぞれ制御する制御部で
ある。５はＡ／Ｄ変換部３により、８ビットのディジタ
ルコードにＡ／Ｄ変換されたディジタル映像信号に応じ
て後述するサブフィールドの桁上がりを抑制するための
サブフィールド系列選択信号を出力する桁上がり抑制処
理部であり、後述のエッジ検出部６、非エッジ領域抽出
部７、階調範囲算出部８、及び系列選択制御部９からな
る。
【００６１】１０は信号遅延手段に相当し、桁上がり抑
制処理部５での処理時間に相当する分、ディジタル映像
信号を遅延して出力するメモリなどによる信号遅延部で
ある。１２ａは信号遅延部１０より入力されるディジタ
ル映像信号をある系列のサブフィールドパターンにコー
ド変換して出力するコード変換部Ａであり、１２ｂは同
じく信号遅延部１０より入力されるディジタル映像信号
をコード変換部Ａ１２ａとは別の系列のサブフィールド
パターンにコード変換するコード変換部Ｂである。
制処理部５での処理時間に相当する分、ディジタル映像
信号を遅延して出力するメモリなどによる信号遅延部で
ある。１２ａは信号遅延部１０より入力されるディジタ
ル映像信号をある系列のサブフィールドパターンにコー
ド変換して出力するコード変換部Ａであり、１２ｂは同
じく信号遅延部１０より入力されるディジタル映像信号
をコード変換部Ａ１２ａとは別の系列のサブフィールド
パターンにコード変換するコード変換部Ｂである。
【００６２】１３は桁上がり抑制処理部５から入力され
るサブフィールド系列選択信号に基いて、コード変換部
Ａ１２ａおよびコード変換部Ｂ１２ｂより入力される二
つのサブフィールドパターンから一方のサブフィールド
パターンを選択出力するコード変換選択部である。１４
はコード変換選択部１３より入力したサブフィールドパ
ターンを２フィールド分格納するフィールドメモリ部で
あり、１５はフィールドメモリ部１４及び制御部４の出
力信号によりＰＤＰ１６を駆動する駆動部、そして１６
はＰＤＰである。
るサブフィールド系列選択信号に基いて、コード変換部
Ａ１２ａおよびコード変換部Ｂ１２ｂより入力される二
つのサブフィールドパターンから一方のサブフィールド
パターンを選択出力するコード変換選択部である。１４
はコード変換選択部１３より入力したサブフィールドパ
ターンを２フィールド分格納するフィールドメモリ部で
あり、１５はフィールドメモリ部１４及び制御部４の出
力信号によりＰＤＰ１６を駆動する駆動部、そして１６
はＰＤＰである。
【００６３】桁上がり抑制処理部５の内部において、６
は映像信号のエッジを検出するエッジ検出部であり、７
はエッジ検出部６の検出結果に基づき映像中のエッジで
ない部分（以下、非エッジ領域と呼ぶ）を抽出する非エ
ッジ領域抽出部であり、８は階調範囲算出手段に相当
し、非エッジ領域中での、映像の階調の最大値と最小値
をそれぞれ算出する階調範囲算出部であり、９はサブフ
ィールド系列選択に相当し、階調範囲算出部より得られ
る非エッジ領域中の階調の最大値と最小値に基き、上位
ビットへの桁上がりを抑制するためのサブフィールド系
列選択信号を生成するサブフィールド系列選択部であ
る。
は映像信号のエッジを検出するエッジ検出部であり、７
はエッジ検出部６の検出結果に基づき映像中のエッジで
ない部分（以下、非エッジ領域と呼ぶ）を抽出する非エ
ッジ領域抽出部であり、８は階調範囲算出手段に相当
し、非エッジ領域中での、映像の階調の最大値と最小値
をそれぞれ算出する階調範囲算出部であり、９はサブフ
ィールド系列選択に相当し、階調範囲算出部より得られ
る非エッジ領域中の階調の最大値と最小値に基き、上位
ビットへの桁上がりを抑制するためのサブフィールド系
列選択信号を生成するサブフィールド系列選択部であ
る。
【００６４】尚、コード変換部Ａ１２ａ、コード変換部
Ａ１２ｂ、及びコード変換選択部１３によってコード変
換手段を構成し、エッジ検出部６及び非エッジ領域抽出
部７によって非エッジ領域検出手段を構成している。
Ａ１２ｂ、及びコード変換選択部１３によってコード変
換手段を構成し、エッジ検出部６及び非エッジ領域抽出
部７によって非エッジ領域検出手段を構成している。
【００６５】次にこのディスプレイ装置５０の動作につ
いて説明する。
いて説明する。
【００６６】Ａ／Ｄ変換部３では、映像信号入力端子１
から入力されたアナログの映像信号を８ビットのディジ
タルコードによるディジタル映像信号に変換する。
から入力されたアナログの映像信号を８ビットのディジ
タルコードによるディジタル映像信号に変換する。
【００６７】エッジ検出部６では、Ａ／Ｄ変換部３によ
りＡ／Ｄ変換されたディジタル映像信号をエッジ部分と
滑らかな部分とに分離するためにエッジ検出を行う。例
えば隣接画素間の階調値の差を算出し、この差分値が予
め決めた閾値よりも大きいときにエッジと判断すること
により、映像中のエッジを抽出することができる。
りＡ／Ｄ変換されたディジタル映像信号をエッジ部分と
滑らかな部分とに分離するためにエッジ検出を行う。例
えば隣接画素間の階調値の差を算出し、この差分値が予
め決めた閾値よりも大きいときにエッジと判断すること
により、映像中のエッジを抽出することができる。
【００６８】非エッジ領域抽出部７では、エッジ検出結
果をもとに、１フィールド内で所定の画素数だけエッジ
でない画素が水平方向及び垂直方向に連続した場合にこ
れを非エッジ領域と判別する。通常１フィールド期間中
には複数の非エッジ領域が存在するため、それぞれの非
エッジ領域に１から順に番号づけを行う。この番号を以
下領域番号と呼ぶ。
果をもとに、１フィールド内で所定の画素数だけエッジ
でない画素が水平方向及び垂直方向に連続した場合にこ
れを非エッジ領域と判別する。通常１フィールド期間中
には複数の非エッジ領域が存在するため、それぞれの非
エッジ領域に１から順に番号づけを行う。この番号を以
下領域番号と呼ぶ。
【００６９】階調範囲算出部８では、非エッジ領域抽出
部７でつけられた領域番号毎に、各々の非エッジ領域内
の全ての画素の階調値の中で最大の階調値と最小の階調
値を算出する。この処理は、桁上がり抑制処理部５の一
連の処理の中で最も長い処理時間を必要とする。なぜな
らば、最大階調値と最小階調値を算出するには、同非エ
ッジ領域内の全ての画素の階調値が必要であるからであ
る。１つの非エッジ領域の処理時間が最も長くなるの
は、１フィールドの画像全てが１領域となるときであ
り、処理時間は1フィールド期間に相当する。
部７でつけられた領域番号毎に、各々の非エッジ領域内
の全ての画素の階調値の中で最大の階調値と最小の階調
値を算出する。この処理は、桁上がり抑制処理部５の一
連の処理の中で最も長い処理時間を必要とする。なぜな
らば、最大階調値と最小階調値を算出するには、同非エ
ッジ領域内の全ての画素の階調値が必要であるからであ
る。１つの非エッジ領域の処理時間が最も長くなるの
は、１フィールドの画像全てが１領域となるときであ
り、処理時間は1フィールド期間に相当する。
【００７０】ここで階調範囲算出部８は、処理時間がフ
ィールド内の領域数などに依らずに一定となるように構
成している。図２は、この階調範囲算出部８の内部の構
成を示す回路ブロック図であり、以下、この図２を参照
しながら階調範囲算出部８について説明する。
ィールド内の領域数などに依らずに一定となるように構
成している。図２は、この階調範囲算出部８の内部の構
成を示す回路ブロック図であり、以下、この図２を参照
しながら階調範囲算出部８について説明する。
【００７１】同図中、３１は現在処理中の画素の領域番
号を逐次格納し、１フィールド分の画素に相当する容量
を持つＦＩＦＯ(First In First out）バッファであ
る。３２ａと３２ｂは、領域番号をインデックスとして
最大階調値と最小階調値を読み書きするレジスタであ
る。３３はレジスタ３２ａとレジスタ３２ｂへのアクセ
スを１フィールド毎に切り換える切替スイッチである。
号を逐次格納し、１フィールド分の画素に相当する容量
を持つＦＩＦＯ(First In First out）バッファであ
る。３２ａと３２ｂは、領域番号をインデックスとして
最大階調値と最小階調値を読み書きするレジスタであ
る。３３はレジスタ３２ａとレジスタ３２ｂへのアクセ
スを１フィールド毎に切り換える切替スイッチである。
【００７２】３４は非エッジ領域抽出部７より入力され
た現在の画素の領域番号と階調値に基き、レジスタ３２
ａまたはレジスタ３２ｂ内の最大階調値、最小階調値を
更新する最大最小階調値更新部であり、３５はＦＩＦＯ
バッファ３１から読み出された１フィールド前の領域番
号をインデックスとして、レジスタ３２ａまたはレジス
タ３２ｂから１フィールド前の画素が含まれる非エッジ
領域の最大階調値、最小階調値を読み出して系列選択制
御部９へと出力する最大最小階調値読み出し部である。
このように構成することにより、後述するように非エッ
ジ領域抽出部７への入力から、常に１フィールド後に算
出結果を出力することが可能となる。
た現在の画素の領域番号と階調値に基き、レジスタ３２
ａまたはレジスタ３２ｂ内の最大階調値、最小階調値を
更新する最大最小階調値更新部であり、３５はＦＩＦＯ
バッファ３１から読み出された１フィールド前の領域番
号をインデックスとして、レジスタ３２ａまたはレジス
タ３２ｂから１フィールド前の画素が含まれる非エッジ
領域の最大階調値、最小階調値を読み出して系列選択制
御部９へと出力する最大最小階調値読み出し部である。
このように構成することにより、後述するように非エッ
ジ領域抽出部７への入力から、常に１フィールド後に算
出結果を出力することが可能となる。
【００７３】レジスタ３２ａと３２ｂの二組のレジスタ
を持つのは、最大階調と最小階調を算出し、算出結果を
次のフィールドまで保持するためである。例えばあるフ
ィールド期間では切替スイッチ３３をＡ側接続にするこ
とにより、レジスタ３２ａを現在のフィールドの最大階
調値と最小階調値を算出するためのワークレジスタとし
て用いる。この時、レジスタ３２ｂは読み出し専用とし
て、１フィールド前の最大階調値と最小階調値がここか
ら読み出される。
を持つのは、最大階調と最小階調を算出し、算出結果を
次のフィールドまで保持するためである。例えばあるフ
ィールド期間では切替スイッチ３３をＡ側接続にするこ
とにより、レジスタ３２ａを現在のフィールドの最大階
調値と最小階調値を算出するためのワークレジスタとし
て用いる。この時、レジスタ３２ｂは読み出し専用とし
て、１フィールド前の最大階調値と最小階調値がここか
ら読み出される。
【００７４】次のフィールドでは切替スイッチ３３をＢ
側接続にして、レジスタ３２ａから読み出しを行なうと
共に、レジスタ３２ｂをワークレジスタとして用いる。
このように切替スイッチ３３を１フィールド毎に切り換
えることにより、フィールド毎に交互にレジスタ３２ａ
とレジスタ３２ｂの役割を入れ替える。
側接続にして、レジスタ３２ａから読み出しを行なうと
共に、レジスタ３２ｂをワークレジスタとして用いる。
このように切替スイッチ３３を１フィールド毎に切り換
えることにより、フィールド毎に交互にレジスタ３２ａ
とレジスタ３２ｂの役割を入れ替える。
【００７５】以下、切替スイッチ３３がＡ側に接続して
いる場合、即ちレジスタ３２ａ側がワークレジスタとし
て使用される場合を例に説明する。
いる場合、即ちレジスタ３２ａ側がワークレジスタとし
て使用される場合を例に説明する。
【００７６】まず、最大最小階調値更新部３４の動作に
ついて説明する。現在処理している画素が非エッジ領域
内であるときには、その領域番号をインデックスとして
レジスタ３２ａから最大階調値と最小階調値を読み出
す。読み出した値をそれぞれ現在の画素の階調値と比較
する。読み出した最大階調値より現在の階調値が大きい
場合にはレジスタ３２ａの最大階調値を更新する。同様
に読み出した最小階調値よりも現在の階調値が小さい場
合にはレジスタ３２ａの最小階調値を更新する。１フィ
ールド全ての画素について同様の処理を行うことによ
り、レジスタ３２ａには各非エッジ領域番号ごとの最大
階調値、最小階調値の算出結果が格納されることにな
る。
ついて説明する。現在処理している画素が非エッジ領域
内であるときには、その領域番号をインデックスとして
レジスタ３２ａから最大階調値と最小階調値を読み出
す。読み出した値をそれぞれ現在の画素の階調値と比較
する。読み出した最大階調値より現在の階調値が大きい
場合にはレジスタ３２ａの最大階調値を更新する。同様
に読み出した最小階調値よりも現在の階調値が小さい場
合にはレジスタ３２ａの最小階調値を更新する。１フィ
ールド全ての画素について同様の処理を行うことによ
り、レジスタ３２ａには各非エッジ領域番号ごとの最大
階調値、最小階調値の算出結果が格納されることにな
る。
【００７７】また、ＦＩＦＯバッファ３１では以下のよ
うな処理を行う。現在処理している画素が非エッジ領域
内であるときには、その領域番号をＦＩＦＯバッファ３
１に格納する。現在処理している画素が非エッジ領域で
はない場合は、領域番号のかわりに「０」をＦＩＦＯバ
ッファ３１に格納する。
うな処理を行う。現在処理している画素が非エッジ領域
内であるときには、その領域番号をＦＩＦＯバッファ３
１に格納する。現在処理している画素が非エッジ領域で
はない場合は、領域番号のかわりに「０」をＦＩＦＯバ
ッファ３１に格納する。
【００７８】以上のようにして、１フィールド分の全て
の画素に対応する領域番号又は０がＦＩＦＯバッファ３
１に順次格納される。このようにして１フィールド前に
格納されたデータは、ＦＩＦＯバッファの特性により、
１フィールド後の新たなデータが引き続いて順次書込ま
れるのに同期して、ＦＩＦＯバッファ３１から順次読み
出される。
の画素に対応する領域番号又は０がＦＩＦＯバッファ３
１に順次格納される。このようにして１フィールド前に
格納されたデータは、ＦＩＦＯバッファの特性により、
１フィールド後の新たなデータが引き続いて順次書込ま
れるのに同期して、ＦＩＦＯバッファ３１から順次読み
出される。
【００７９】このとき、順次読み出された１フィールド
前の画素の領域番号と、１フィールド前の最大階調値、
最小階調値が格納されているレジスタ３２ｂのデータを
用いて、以下のような処理が行われる。
前の画素の領域番号と、１フィールド前の最大階調値、
最小階調値が格納されているレジスタ３２ｂのデータを
用いて、以下のような処理が行われる。
【００８０】読み出した領域番号が「０」でない場合、
すなわち非エッジ領域である場合には、読み出した領域
番号をインデックスとして、レジスタ３２ｂよりその領
域番号の最大階調値と最小階調値を読み出し、系列選択
制御部９に対して出力する。また同時に非エッジ領域判
別信号として“１”を出力する。読み出した結果が
“０”である場合には、非エッジ領域判別信号として
“０”を出力する。このとき最大階調値と最小階調値の
出力は意味を持たないので何を出力しても良い。こうし
て階調範囲算出部８において、非エッジ領域抽出部７の
入力から、常に１フィールド期間遅れて、最大階調値と
最小階調値が出力される。
すなわち非エッジ領域である場合には、読み出した領域
番号をインデックスとして、レジスタ３２ｂよりその領
域番号の最大階調値と最小階調値を読み出し、系列選択
制御部９に対して出力する。また同時に非エッジ領域判
別信号として“１”を出力する。読み出した結果が
“０”である場合には、非エッジ領域判別信号として
“０”を出力する。このとき最大階調値と最小階調値の
出力は意味を持たないので何を出力しても良い。こうし
て階調範囲算出部８において、非エッジ領域抽出部７の
入力から、常に１フィールド期間遅れて、最大階調値と
最小階調値が出力される。
【００８１】次に系列選択制御部９の動作について説明
する。
する。
【００８２】系列選択制御部９では、階調範囲算出部８
から出力された最大階調値、最小階調値、及び“０”又
は“１”の非エッジ領域判別信号を用い、現在処理中の
画素が非エッジ領域であるときには、その非エッジ領域
の最大階調値及び最小階調値で定まる階調範囲と、コー
ド変換部Ａ１２ａ及びコード変換部Ｂ１２ｂ内に格納さ
れている各サブフィールド系列のそれぞれの桁上がり階
調の値とを比較して、この非エッジ領域の階調範囲内に
それぞれの桁上がり階調が含まれているかどうかを判別
し、判別結果に応じたサブフィールド系列選択信号を出
力する。以下図３を用いて更に説明する。
から出力された最大階調値、最小階調値、及び“０”又
は“１”の非エッジ領域判別信号を用い、現在処理中の
画素が非エッジ領域であるときには、その非エッジ領域
の最大階調値及び最小階調値で定まる階調範囲と、コー
ド変換部Ａ１２ａ及びコード変換部Ｂ１２ｂ内に格納さ
れている各サブフィールド系列のそれぞれの桁上がり階
調の値とを比較して、この非エッジ領域の階調範囲内に
それぞれの桁上がり階調が含まれているかどうかを判別
し、判別結果に応じたサブフィールド系列選択信号を出
力する。以下図３を用いて更に説明する。
【００８３】図３（ａ）、（ｂ）は、コード変換部Ａ１
２ａ及びコード変換部Ｂ１２ｂに格納されているサブフ
ィールド系列の一例を示し、系列ＳＡがコード変換部Ａ
１２ａに、又系列ＳＢがコード変換部Ｂ１２ｂに格納さ
れている。この例では各系列のビットの重みの相対比に
相当する各サブフィールドの発光輝度（維持放電期間に
相当）重みは、図２１に示す従来のディスプレイ装置１
０１と同様に、ＳＦ０からＳＦ８の順に、１：２：４：
８：１６：３２：４８：６４：８０の比となっている。
２ａ及びコード変換部Ｂ１２ｂに格納されているサブフ
ィールド系列の一例を示し、系列ＳＡがコード変換部Ａ
１２ａに、又系列ＳＢがコード変換部Ｂ１２ｂに格納さ
れている。この例では各系列のビットの重みの相対比に
相当する各サブフィールドの発光輝度（維持放電期間に
相当）重みは、図２１に示す従来のディスプレイ装置１
０１と同様に、ＳＦ０からＳＦ８の順に、１：２：４：
８：１６：３２：４８：６４：８０の比となっている。
【００８４】尚、同図に示すように、各系列の各ビット
の重み付けは、対応するサブフィールド期間ＳＦ０〜Ｓ
Ｆ８の輝度の重みとして表現されており、以後煩雑を避
けるため、各ビットbb０〜bb８を表わす場合も、対応す
るサブフィールド期間ＳＦ０〜ＳＦ８を用いて表現す
る。
の重み付けは、対応するサブフィールド期間ＳＦ０〜Ｓ
Ｆ８の輝度の重みとして表現されており、以後煩雑を避
けるため、各ビットbb０〜bb８を表わす場合も、対応す
るサブフィールド期間ＳＦ０〜ＳＦ８を用いて表現す
る。
【００８５】図３中の黒で塗りつぶした部分は省略を表
わしている。例えば系列ＳＡの階調値１〜１４では、サ
ブフィールド期間ＳＦ８からＳＦ４までは同一で、ＳＦ
３からＳＦ０のみが変化しているが、この変化部分は単
純にＳＦ３からＳＦ０を４ビットの２進数として０００
１（１０進数で１）から１１１０（１０進数で１４）ま
で変化するだけである。図３中の他の省略部分について
も同様に、サブフィールド期間ＳＦ３からＳＦ０のみが
変化している。
わしている。例えば系列ＳＡの階調値１〜１４では、サ
ブフィールド期間ＳＦ８からＳＦ４までは同一で、ＳＦ
３からＳＦ０のみが変化しているが、この変化部分は単
純にＳＦ３からＳＦ０を４ビットの２進数として０００
１（１０進数で１）から１１１０（１０進数で１４）ま
で変化するだけである。図３中の他の省略部分について
も同様に、サブフィールド期間ＳＦ３からＳＦ０のみが
変化している。
【００８６】図３のサブフィールド系列においては、各
サブフィールドの発光輝度重みの中に２のべき乗でない
重みを持つものを含んでいるため、階調４８から階調２
０７までの範囲では、ある階調を表示するためのサブフ
ィールドパターンは複数通り考えられる。この性質を利
用して系列ＳＡと系列ＳＢではサブフィールドパターン
が異なる箇所が存在するように構成している。
サブフィールドの発光輝度重みの中に２のべき乗でない
重みを持つものを含んでいるため、階調４８から階調２
０７までの範囲では、ある階調を表示するためのサブフ
ィールドパターンは複数通り考えられる。この性質を利
用して系列ＳＡと系列ＳＢではサブフィールドパターン
が異なる箇所が存在するように構成している。
【００８７】次に図３（ａ），（ｂ）中のサブフィール
ドの桁上がりについて説明する。ある階調ｎから階調ｎ
＋１に変化するときに、所定のビット間で桁上がりが起
こる場合、その階調ｎを「桁上がり階調」と呼ぶことに
する。
ドの桁上がりについて説明する。ある階調ｎから階調ｎ
＋１に変化するときに、所定のビット間で桁上がりが起
こる場合、その階調ｎを「桁上がり階調」と呼ぶことに
する。
【００８８】図３（ａ），（ｂ）中のサブフィールドの
場合、重み３２以上のサブフィールドの桁上がりにのみ
着目し、重み３２から重み４８への桁上がり以上のサブ
フィールド間で桁上がりが起こるとき、その「桁上がり
階調」を、系列ＳＡではＣＡ１，ＣＡ２，……で示し、
系列ＳＢではＣＢ１，ＣＢ２，……で示して、階調が小
さいものから順に符号をつけて表わす。
場合、重み３２以上のサブフィールドの桁上がりにのみ
着目し、重み３２から重み４８への桁上がり以上のサブ
フィールド間で桁上がりが起こるとき、その「桁上がり
階調」を、系列ＳＡではＣＡ１，ＣＡ２，……で示し、
系列ＳＢではＣＢ１，ＣＢ２，……で示して、階調が小
さいものから順に符号をつけて表わす。
【００８９】図３（ａ），（ｂ）中の一点鎖線で示した
箇所は、重み３２（ＳＦ５）から重み４８（ＳＦ６）へ
の桁上がり、及びそれよりも大きい重みの桁上がり箇所
であり、一点鎖線の上の階調が桁上がり階調である。桁
上がり階調の値は、系列ＳＡと系列ＳＢとでは異なって
いる。例えば系列ＳＡでは階調６３が桁上がり階調ＣＡ
１であり、階調６３から階調６４に変化するときに重み
３２から重み４８への桁上がりが起こる。これに対して
系列ＳＢは階調４８から階調７８の範囲で桁上がり階調
が存在せず、この範囲内で重み３２以上のサブフィール
ドでの桁上がりを起さないようになっている。
箇所は、重み３２（ＳＦ５）から重み４８（ＳＦ６）へ
の桁上がり、及びそれよりも大きい重みの桁上がり箇所
であり、一点鎖線の上の階調が桁上がり階調である。桁
上がり階調の値は、系列ＳＡと系列ＳＢとでは異なって
いる。例えば系列ＳＡでは階調６３が桁上がり階調ＣＡ
１であり、階調６３から階調６４に変化するときに重み
３２から重み４８への桁上がりが起こる。これに対して
系列ＳＢは階調４８から階調７８の範囲で桁上がり階調
が存在せず、この範囲内で重み３２以上のサブフィール
ドでの桁上がりを起さないようになっている。
【００９０】階調順にみると、系列ＳＡと系列ＳＢでは
桁上がり階調が交互に配置されるように構成されてい
る。コード変換部Ａ１２ａ及びコード変換部Ｂ１２ｂ
が、各々このようなサブフィールド系列ＳＡ及びサブフ
ィールド系列ＳＢを持つとき、系列選択制御部９では、
非エッジ領域でのサブフィールド桁上がりを抑制するよ
うに、何れかのサブフィールド系列を選択するためのサ
ブフィールド系列選択信号をコード変換選択部１３に対
して出力する。以下このサブフィールド系列の選択方法
について説明する。
桁上がり階調が交互に配置されるように構成されてい
る。コード変換部Ａ１２ａ及びコード変換部Ｂ１２ｂ
が、各々このようなサブフィールド系列ＳＡ及びサブフ
ィールド系列ＳＢを持つとき、系列選択制御部９では、
非エッジ領域でのサブフィールド桁上がりを抑制するよ
うに、何れかのサブフィールド系列を選択するためのサ
ブフィールド系列選択信号をコード変換選択部１３に対
して出力する。以下このサブフィールド系列の選択方法
について説明する。
【００９１】階調範囲算出部８から出力される非エッジ
領域の最大階調値及び最小階調値を、各々Ｐｍａｘ及び
Ｐｍｉｎとする。一つの非エッジ領域内の画素を処理し
ているとき、同じ非エッジ領域内の画素に対しては常に
同じ値のＰｍａｘとＰｍｉｎとが対応して出力される。
また処理している画素が非エッジ領域内ではない場合に
は、ＰｍａｘとＰｍｉｎは無意味な値となる。
領域の最大階調値及び最小階調値を、各々Ｐｍａｘ及び
Ｐｍｉｎとする。一つの非エッジ領域内の画素を処理し
ているとき、同じ非エッジ領域内の画素に対しては常に
同じ値のＰｍａｘとＰｍｉｎとが対応して出力される。
また処理している画素が非エッジ領域内ではない場合に
は、ＰｍａｘとＰｍｉｎは無意味な値となる。
【００９２】最大階調値Ｐｍａｘと最小階調値Ｐｍｉｎ
を系列ＳＡの桁上がり階調ＣＡｐ（ｐ＝１〜５）、系列
ＳＢの桁上がり階調ＣＢｑ（ｑ＝１〜６）とそれぞれ比
較することにより、その非エッジ領域内にどの桁上がり
階調が含まれるかを判定することが可能である。ある桁
上がり階調ＣＸに対してＰｍｉｎ＜ＣＸ≦Ｐｍａｘが成
立するならば、その非エッジ領域は桁上がり階調ＣＸを
含む。
を系列ＳＡの桁上がり階調ＣＡｐ（ｐ＝１〜５）、系列
ＳＢの桁上がり階調ＣＢｑ（ｑ＝１〜６）とそれぞれ比
較することにより、その非エッジ領域内にどの桁上がり
階調が含まれるかを判定することが可能である。ある桁
上がり階調ＣＸに対してＰｍｉｎ＜ＣＸ≦Ｐｍａｘが成
立するならば、その非エッジ領域は桁上がり階調ＣＸを
含む。
【００９３】以下、図４を用いて具体例をあげながら説
明する。図４は、サブフィールド系列の選択方法につい
ての説明図であり、映像中の非エッジ領域を取り出した
ものである。図中の桝目は画素を表わし、数字はその画
素の階調を表わしている。図４では簡単のため、領域の
外形が長方形となっているが、実際の映像では領域は一
般に不定形となる。
明する。図４は、サブフィールド系列の選択方法につい
ての説明図であり、映像中の非エッジ領域を取り出した
ものである。図中の桝目は画素を表わし、数字はその画
素の階調を表わしている。図４では簡単のため、領域の
外形が長方形となっているが、実際の映像では領域は一
般に不定形となる。
【００９４】図４（ａ）は、非エッジ領域の最大階調が
Ｐｍａｘ＝１７５、最小階調がＰｍｉｎ＝１４４のとき
の例を示している。この非エッジ領域内では、系列ＳＡ
の桁上がり階調ＣＡ４＝１５９に対して、Ｐｍｉｎ＜Ｃ
Ａ４≦Ｐｍａｘの関係が成立する。よってこの非エッジ
領域は桁上がり階調ＣＡ４を含む。すなわち系列ＳＡを
用いて表示を行う場合にはこの非エッジ領域内でサブフ
ィールドの桁上がりが発生する。図４（ａ）中に一点鎖
線で示したのがこの系列ＳＡでの桁上がりであり、動画
中でこのような映像が移動した場合、一点鎖線の箇所で
動画疑似輪郭が発生する可能性がある。
Ｐｍａｘ＝１７５、最小階調がＰｍｉｎ＝１４４のとき
の例を示している。この非エッジ領域内では、系列ＳＡ
の桁上がり階調ＣＡ４＝１５９に対して、Ｐｍｉｎ＜Ｃ
Ａ４≦Ｐｍａｘの関係が成立する。よってこの非エッジ
領域は桁上がり階調ＣＡ４を含む。すなわち系列ＳＡを
用いて表示を行う場合にはこの非エッジ領域内でサブフ
ィールドの桁上がりが発生する。図４（ａ）中に一点鎖
線で示したのがこの系列ＳＡでの桁上がりであり、動画
中でこのような映像が移動した場合、一点鎖線の箇所で
動画疑似輪郭が発生する可能性がある。
【００９５】一方、系列ＳＢの桁上がり階調ＣＢｑ（ｑ
＝１〜６）は、いずれも、Ｐｍｉｎ＜ＣＢｑ≦Ｐｍａｘ
の関係を満たさない。このため、この非エッジ領域内の
画素を表示するときに、サブフィールド系列ＳＢを選択
することにより、重み３２以上のサブフィールドでの桁
上がりは発生せず、動画疑似輪郭の発生を防ぐことがで
きる。
＝１〜６）は、いずれも、Ｐｍｉｎ＜ＣＢｑ≦Ｐｍａｘ
の関係を満たさない。このため、この非エッジ領域内の
画素を表示するときに、サブフィールド系列ＳＢを選択
することにより、重み３２以上のサブフィールドでの桁
上がりは発生せず、動画疑似輪郭の発生を防ぐことがで
きる。
【００９６】よって、この図４（ａ）の例の場合におい
て、系列選択制御部９は、コード変換選択部１３が、サ
ブフィールド系列ＳＢ、即ちコード変換部Ｂ１２ｂを選
択するようなサブフィールド系列選択信号を出力する。
系列選択制御部９での実際の処理は１画素ごとに行う
が、前述のように同じ非エッジ領域内の画素において
は、その最大階調Ｐｍａｘと最小階調Ｐｍｉｎとは各々
一定値である。従って、図４（ａ）の非エッジ領域内の
全ての画素において系列ＳＢが選択され、動画疑似輪郭
の発生を防止することができる。
て、系列選択制御部９は、コード変換選択部１３が、サ
ブフィールド系列ＳＢ、即ちコード変換部Ｂ１２ｂを選
択するようなサブフィールド系列選択信号を出力する。
系列選択制御部９での実際の処理は１画素ごとに行う
が、前述のように同じ非エッジ領域内の画素において
は、その最大階調Ｐｍａｘと最小階調Ｐｍｉｎとは各々
一定値である。従って、図４（ａ）の非エッジ領域内の
全ての画素において系列ＳＢが選択され、動画疑似輪郭
の発生を防止することができる。
【００９７】また、図４（ｂ）は別の例として、非エッ
ジ領域の最大階調がＰｍａｘ＝１８０、最小階調がＰｍ
ｉｎ＝１４９の場合を示している。このとき系列ＳＡに
ついてはＰｍｉｎ＜ＣＡ４≦Ｐｍａｘが成立し、また系
列ＳＢについてはＰｍｉｎ＜ＣＢ５≦Ｐｍａｘが成立す
る。このため、系列ＳＡ、系列ＳＢのいずれを選択して
もサブフィールド桁上がりが発生してしまう。図４
（ｂ）中に一点鎖線で示したのは、系列ＳＡを選択した
場合の桁上がり箇所であり、破線で示したのが系列ＳＢ
を選択した場合の桁上がり箇所である。
ジ領域の最大階調がＰｍａｘ＝１８０、最小階調がＰｍ
ｉｎ＝１４９の場合を示している。このとき系列ＳＡに
ついてはＰｍｉｎ＜ＣＡ４≦Ｐｍａｘが成立し、また系
列ＳＢについてはＰｍｉｎ＜ＣＢ５≦Ｐｍａｘが成立す
る。このため、系列ＳＡ、系列ＳＢのいずれを選択して
もサブフィールド桁上がりが発生してしまう。図４
（ｂ）中に一点鎖線で示したのは、系列ＳＡを選択した
場合の桁上がり箇所であり、破線で示したのが系列ＳＢ
を選択した場合の桁上がり箇所である。
【００９８】系列選択制御部９では、このような場合に
も動画疑似輪郭を抑制するために、非エッジ領域が全て
の系列の桁上がり階調を含む場合には、現在処理してい
る画素の水平表示位置と垂直表示位置を参照することに
より、水平方向ｈ画素毎（ｈ≧1）、垂直方向ｖ画素毎
（ｖ≧1）毎に系列が切り換わるようにサブフィールド
系列選択信号を出力する。これによって、前記した図２
１の従来のディスプレイ装置１０１と同様の効果によ
り、発光重心位置が分散されて動画疑似輪郭が軽減され
る。
も動画疑似輪郭を抑制するために、非エッジ領域が全て
の系列の桁上がり階調を含む場合には、現在処理してい
る画素の水平表示位置と垂直表示位置を参照することに
より、水平方向ｈ画素毎（ｈ≧1）、垂直方向ｖ画素毎
（ｖ≧1）毎に系列が切り換わるようにサブフィールド
系列選択信号を出力する。これによって、前記した図２
１の従来のディスプレイ装置１０１と同様の効果によ
り、発光重心位置が分散されて動画疑似輪郭が軽減され
る。
【００９９】以上の例を一般化すると、系列選択制御部
９は、下記の規則１、規則２を満たすようにサブフィー
ルド系列選択信号を決定することによって動画疑似輪郭
を抑制することができる。
９は、下記の規則１、規則２を満たすようにサブフィー
ルド系列選択信号を決定することによって動画疑似輪郭
を抑制することができる。
【０１００】規則１：非エッジ領域が、ある系列の桁上
がり階調を一つも含まず、別の系列の桁上がり階調を含
む場合には、桁上がり階調を含まない系列を選択する。
がり階調を一つも含まず、別の系列の桁上がり階調を含
む場合には、桁上がり階調を含まない系列を選択する。
【０１０１】規則２：非エッジ領域が、全ての系列の桁
上がり階調を含む場合には、現在処理している画素の水
平表示位置と垂直表示位置を参照することにより、水平
方向ｈ画素毎（ｈ≧1）、垂直方向ｖ画素毎（ｖ≧1）毎
に選択する系列を切り換える。
上がり階調を含む場合には、現在処理している画素の水
平表示位置と垂直表示位置を参照することにより、水平
方向ｈ画素毎（ｈ≧1）、垂直方向ｖ画素毎（ｖ≧1）毎
に選択する系列を切り換える。
【０１０２】尚、非エッジ領域がどの系列の桁上がり階
調も含まない場合や、非エッジ領域以外の画素を表示す
る場合には、どの系列を選択しても問題ないが、実際に
は重み３２未満のサブフィールドの桁上がりも画質に影
響することを考慮して、水平画素毎、垂直画素毎に系列
を切り換えるようにしてもよい。但しこの場合は、重み
３２未満のサブフィールドで、系列ＳＡと系列ＳＢの桁
上がり位置が全く同じであれば効果はない。
調も含まない場合や、非エッジ領域以外の画素を表示す
る場合には、どの系列を選択しても問題ないが、実際に
は重み３２未満のサブフィールドの桁上がりも画質に影
響することを考慮して、水平画素毎、垂直画素毎に系列
を切り換えるようにしてもよい。但しこの場合は、重み
３２未満のサブフィールドで、系列ＳＡと系列ＳＢの桁
上がり位置が全く同じであれば効果はない。
【０１０３】また、信号遅延部１０は、桁上がり抑制処
理部５の処理時間分、ディジタル映像信号を遅延させ
る。信号遅延部１０は、具体的には遅延時間に相当する
容量の記憶装置（メモリ）によって実現される。桁上が
り抑制処理部５にディジタル映像信号中のある画素Ｐが
入力されてから、その画素Ｐに対応するサブフィールド
系列選択信号Ｓ（Ｐ）が出力されるまでの処理時間をＴ
とするとき、信号遅延部１０が、画素Ｐを処理時間Ｔだ
け遅延させて出力することによって、Ｓ（Ｐ）と同じタ
イミングで、この画素Ｐをコード変換選択部１３に与え
る。
理部５の処理時間分、ディジタル映像信号を遅延させ
る。信号遅延部１０は、具体的には遅延時間に相当する
容量の記憶装置（メモリ）によって実現される。桁上が
り抑制処理部５にディジタル映像信号中のある画素Ｐが
入力されてから、その画素Ｐに対応するサブフィールド
系列選択信号Ｓ（Ｐ）が出力されるまでの処理時間をＴ
とするとき、信号遅延部１０が、画素Ｐを処理時間Ｔだ
け遅延させて出力することによって、Ｓ（Ｐ）と同じタ
イミングで、この画素Ｐをコード変換選択部１３に与え
る。
【０１０４】ここで、桁上がり抑制処理部５の内部にお
いて、既に説明したように階調範囲算出部８の処理時間
は領域の抽出結果などに依らずに一定であり、その他の
処理も含めた抑制処理部５の全処理時間Ｔが一定となる
ように構成されている。尚、遅延時間の中でもっとも大
きな割合を占めるのは、階調範囲算出部８の処理時間で
あるため、この信号遅延部１０のメモリの容量は概ね１
フィールド期間分に相当する。
いて、既に説明したように階調範囲算出部８の処理時間
は領域の抽出結果などに依らずに一定であり、その他の
処理も含めた抑制処理部５の全処理時間Ｔが一定となる
ように構成されている。尚、遅延時間の中でもっとも大
きな割合を占めるのは、階調範囲算出部８の処理時間で
あるため、この信号遅延部１０のメモリの容量は概ね１
フィールド期間分に相当する。
【０１０５】コード変換部Ａ１２ａとコード変換部Ｂ１
２ｂについては、すでに説明したように、例えば図３に
示したような系列ＳＡおよび系列ＳＢをそれぞれ格納し
ており、信号遅延部１０から入力されたディジタル映像
信号を、それぞれ系列ＳＡおよび系列ＳＢのサブフィー
ルドパターンにコード変換して出力する。
２ｂについては、すでに説明したように、例えば図３に
示したような系列ＳＡおよび系列ＳＢをそれぞれ格納し
ており、信号遅延部１０から入力されたディジタル映像
信号を、それぞれ系列ＳＡおよび系列ＳＢのサブフィー
ルドパターンにコード変換して出力する。
【０１０６】コード変換選択部１３では、桁上がり抑制
処理部５より得たサブフィールド系列選択信号に応じ
て、二つの系列のサブフィールドパターンから一つの系
列のサブフィールドパターンを選択して出力する。これ
までに説明したように系列の選択は、従来のディスプレ
イとは異なり、入力ディジタル信号の内容に応じて動画
疑似輪郭を抑制するように行われる。
処理部５より得たサブフィールド系列選択信号に応じ
て、二つの系列のサブフィールドパターンから一つの系
列のサブフィールドパターンを選択して出力する。これ
までに説明したように系列の選択は、従来のディスプレ
イとは異なり、入力ディジタル信号の内容に応じて動画
疑似輪郭を抑制するように行われる。
【０１０７】フィールドメモリ部１４では、従来のディ
スプレイ装置と同様に、コード変換されたサブフィール
ドパターンをフィールドメモリ部１４内の２つのフィー
ルドメモリに交互に格納する。サブフィールドパターン
の各ビットをbb０，bb１，bb２，bb３，bb４，bb５，bb
６，bb７，bb８とするとき、まずＳＦ０のアドレス期間
に、制御部４の制御に基いて、フィールドメモリ部１４
からサブフィールドパターンのビットbb０が駆動部１５
を通してＰＤＰ１６に書込まれる。
スプレイ装置と同様に、コード変換されたサブフィール
ドパターンをフィールドメモリ部１４内の２つのフィー
ルドメモリに交互に格納する。サブフィールドパターン
の各ビットをbb０，bb１，bb２，bb３，bb４，bb５，bb
６，bb７，bb８とするとき、まずＳＦ０のアドレス期間
に、制御部４の制御に基いて、フィールドメモリ部１４
からサブフィールドパターンのビットbb０が駆動部１５
を通してＰＤＰ１６に書込まれる。
【０１０８】全画素について順次bb０を書込んだ後、続
く維持放電期間にＰＤＰ１６中のbb０＝１である画素が
発光する。ＳＦ１からＳＦ８についても同様に、bb１か
らbb８がそれぞれアドレス期間に駆動部１５を通してＰ
ＤＰ１６に書込まれ、続く維持放電期間に発光する。
尚、以上のフィールドメモリ部１４、駆動部１５、及び
ＰＤＰ１６による発光動作は、図１３に示す前記した従
来のディスプレイ装置１００と同じなので、詳細な説明
は省略する。
く維持放電期間にＰＤＰ１６中のbb０＝１である画素が
発光する。ＳＦ１からＳＦ８についても同様に、bb１か
らbb８がそれぞれアドレス期間に駆動部１５を通してＰ
ＤＰ１６に書込まれ、続く維持放電期間に発光する。
尚、以上のフィールドメモリ部１４、駆動部１５、及び
ＰＤＰ１６による発光動作は、図１３に示す前記した従
来のディスプレイ装置１００と同じなので、詳細な説明
は省略する。
【０１０９】以上のように、実施の形態１のディスプレ
イ装置によれば、映像中の滑らかな部分である非エッジ
領域の内部で、動画疑似輪郭の発生の原因となるサブフ
ィールドの桁上がりを抑制するように構成している。結
果としてサブフィールドの桁上がりは映像のエッジ部分
に集中するようになるが、映像中の滑らかな部分で動画
疑似輪郭が発生すると画質の大きな低下を招くのに対し
て、エッジ部分では動画疑似輪郭が発生しても真の輪郭
と重なるためにあまり問題とはならない。
イ装置によれば、映像中の滑らかな部分である非エッジ
領域の内部で、動画疑似輪郭の発生の原因となるサブフ
ィールドの桁上がりを抑制するように構成している。結
果としてサブフィールドの桁上がりは映像のエッジ部分
に集中するようになるが、映像中の滑らかな部分で動画
疑似輪郭が発生すると画質の大きな低下を招くのに対し
て、エッジ部分では動画疑似輪郭が発生しても真の輪郭
と重なるためにあまり問題とはならない。
【０１１０】また、通常の映像において、階調が滑らか
に変化している部分のみを取り出した場合には、比較的
狭い階調の範囲内に納まっている場合が多い。このため
本実施の形態の構成によれば、非エッジ領域内でサブフ
ィールド桁上がりが起こらないようにサブフィールド系
列を選択できる可能性が高くなり、これにより階調が滑
らかに変化している部分での発光輝度の大きいサブフィ
ールドの桁上がりが抑制されて動画疑似輪郭を防止でき
る。
に変化している部分のみを取り出した場合には、比較的
狭い階調の範囲内に納まっている場合が多い。このため
本実施の形態の構成によれば、非エッジ領域内でサブフ
ィールド桁上がりが起こらないようにサブフィールド系
列を選択できる可能性が高くなり、これにより階調が滑
らかに変化している部分での発光輝度の大きいサブフィ
ールドの桁上がりが抑制されて動画疑似輪郭を防止でき
る。
【０１１１】また非エッジ領域の内部でサブフィールド
の桁上がりが防止できない場合にも、従来のディスプレ
イと同様の処理によって動画疑似輪郭を軽減している。
このため従来のディスプレイの動画疑似輪郭の軽減効果
に加えて、前記の非エッジ領域内での動画疑似輪郭防止
効果が働き、従来のディスプレイよりも高い動画疑似輪
郭軽減効果をもたらす。
の桁上がりが防止できない場合にも、従来のディスプレ
イと同様の処理によって動画疑似輪郭を軽減している。
このため従来のディスプレイの動画疑似輪郭の軽減効果
に加えて、前記の非エッジ領域内での動画疑似輪郭防止
効果が働き、従来のディスプレイよりも高い動画疑似輪
郭軽減効果をもたらす。
【０１１２】実施の形態２．実施の形態１では、二つの
系列ＳＡおよび系列ＳＢを用いていたが、３つ以上の系
列を用いて構成することが可能である。以下、このよう
な実施の形態２について説明する。
系列ＳＡおよび系列ＳＢを用いていたが、３つ以上の系
列を用いて構成することが可能である。以下、このよう
な実施の形態２について説明する。
【０１１３】図５は、本発明による実施の形態２のディ
スプレイ装置５１の構成を示すブロック図である。この
実施の形態２のディスプレイ装置５１が実施の形態１の
ディスプレイ装置５０に対して主に異なる点は、系列選
択制御部２１、コード変換部群２２、及びコード変換選
択部２３の構成及び動作である。実施の形態１のディス
プレイ装置５０に対して同一或いはそれに相当する部分
には、同一符号を付けてそれらの説明を省略し、異なる
点を重点的に説明する。
スプレイ装置５１の構成を示すブロック図である。この
実施の形態２のディスプレイ装置５１が実施の形態１の
ディスプレイ装置５０に対して主に異なる点は、系列選
択制御部２１、コード変換部群２２、及びコード変換選
択部２３の構成及び動作である。実施の形態１のディス
プレイ装置５０に対して同一或いはそれに相当する部分
には、同一符号を付けてそれらの説明を省略し、異なる
点を重点的に説明する。
【０１１４】図５において、２２は、内部にｎ個のコー
ド変換部を有し、信号遅延部１０より入力されるディジ
タル映像信号をＮ個の異なる系列にコード変換して出力
するコード変換部群であり、２３は、サブフィールド桁
上がり抑制処理部５より入力されるサブフィールド系列
選択信号に基いて、コード変換部群２２より入力される
ｎ個のサブフィールドパターンから一つのサブフィール
ドパターンを選択出力するコード変換選択部である。ま
た、２１はこのサブフィールド系列選択信号を出力する
系列選択制御部である。
ド変換部を有し、信号遅延部１０より入力されるディジ
タル映像信号をＮ個の異なる系列にコード変換して出力
するコード変換部群であり、２３は、サブフィールド桁
上がり抑制処理部５より入力されるサブフィールド系列
選択信号に基いて、コード変換部群２２より入力される
ｎ個のサブフィールドパターンから一つのサブフィール
ドパターンを選択出力するコード変換選択部である。ま
た、２１はこのサブフィールド系列選択信号を出力する
系列選択制御部である。
【０１１５】以上のように構成された実施の形態２のデ
ィスプレイ装置５１の動作について説明する。映像信号
入力端子１からアナログの映像信号がＡ／Ｄ変換部３に
入力される。Ａ／Ｄ変換部３、エッジ検出部６、非エッ
ジ領域抽出部７、階調範囲算出部８の動作は実施の形態
１と全く同様であるため説明を省略する。また、制御部
４、信号遅延部１０についても実施の形態１と同様であ
るため、これらの説明も省略する。
ィスプレイ装置５１の動作について説明する。映像信号
入力端子１からアナログの映像信号がＡ／Ｄ変換部３に
入力される。Ａ／Ｄ変換部３、エッジ検出部６、非エッ
ジ領域抽出部７、階調範囲算出部８の動作は実施の形態
１と全く同様であるため説明を省略する。また、制御部
４、信号遅延部１０についても実施の形態１と同様であ
るため、これらの説明も省略する。
【０１１６】実施の形態１の系列選択制御部９では２つ
の系列のいずれかを選択するように構成されていたが、
本実施の形態の系列選択制御部２１では、ｎ個の系列か
ら１つの系列を選択する。ｎ個の系列のサブフィールド
桁上がりがそれぞれ異なる階調となるように系列を設定
することにより、後述のように、実施の形態１と同様
に、またより効果的に動画疑似輪郭を抑制するように系
列を選択することが可能となる。
の系列のいずれかを選択するように構成されていたが、
本実施の形態の系列選択制御部２１では、ｎ個の系列か
ら１つの系列を選択する。ｎ個の系列のサブフィールド
桁上がりがそれぞれ異なる階調となるように系列を設定
することにより、後述のように、実施の形態１と同様
に、またより効果的に動画疑似輪郭を抑制するように系
列を選択することが可能となる。
【０１１７】コード変換部群２２は、信号遅延部１０か
ら入力したディジタル映像信号を、ｎ個の系列のそれぞ
れに対応するコード変換部で変換することにより、ｎ個
のサブフィールドパターンを出力する。尚、前記したよ
うにｎ個の系列は、桁上がり階調が互いに異なる様に設
定される。
ら入力したディジタル映像信号を、ｎ個の系列のそれぞ
れに対応するコード変換部で変換することにより、ｎ個
のサブフィールドパターンを出力する。尚、前記したよ
うにｎ個の系列は、桁上がり階調が互いに異なる様に設
定される。
【０１１８】コード変換選択部２３は、系列選択制御部
２１の出力するサブフィールド系列選択信号に基き、コ
ード変換部群２２から得られたｎ個のサブフィールドパ
ターンから１つのサブフィールドパターンを選択して、
フィールドメモリ部１４へ送る。以下、フィールドメモ
リ部１４、駆動部１５、ＰＤＰ１６は実施の形態１と同
様に動作して、ＰＤＰ１６に映像が表示される。
２１の出力するサブフィールド系列選択信号に基き、コ
ード変換部群２２から得られたｎ個のサブフィールドパ
ターンから１つのサブフィールドパターンを選択して、
フィールドメモリ部１４へ送る。以下、フィールドメモ
リ部１４、駆動部１５、ＰＤＰ１６は実施の形態１と同
様に動作して、ＰＤＰ１６に映像が表示される。
【０１１９】次に、本実施の形態における系列選択制御
部２１の動作と、それによる動画疑似輪郭抑制効果につ
いて説明する。
部２１の動作と、それによる動画疑似輪郭抑制効果につ
いて説明する。
【０１２０】基本的には、実施の形態１の系列選択制御
部９と同様に、それぞれの系列の桁上がり階調が非エッ
ジ領域に含まれるか否かを判別し、その非エッジ領域で
桁上がりが起こらない系列が存在すれば、その系列を選
択するように動作する。
部９と同様に、それぞれの系列の桁上がり階調が非エッ
ジ領域に含まれるか否かを判別し、その非エッジ領域で
桁上がりが起こらない系列が存在すれば、その系列を選
択するように動作する。
【０１２１】ただし、実施の形態１の場合とは異なり、
桁上がりが起こらない系列が複数存在する可能性があ
る。例えば系列の数ｎを３つとして系列ＳＡ，ＳＢ，Ｓ
Ｃが存在するときに、系列ＳＡでは桁上がりを含むが、
系列ＳＢ及び系列ＳＣでは共に桁上がりを含まない場合
である。このような場合には、系列ＳＢと系列ＳＣの任
意の方を選択すれば良い。また、系列ＳＢと系列ＳＣを
水平画素毎、垂直画素毎に系列を切り換えて表示するこ
とにより、考慮外の下位ビットでの桁上がり階調の影響
を抑制できる可能性もある。
桁上がりが起こらない系列が複数存在する可能性があ
る。例えば系列の数ｎを３つとして系列ＳＡ，ＳＢ，Ｓ
Ｃが存在するときに、系列ＳＡでは桁上がりを含むが、
系列ＳＢ及び系列ＳＣでは共に桁上がりを含まない場合
である。このような場合には、系列ＳＢと系列ＳＣの任
意の方を選択すれば良い。また、系列ＳＢと系列ＳＣを
水平画素毎、垂直画素毎に系列を切り換えて表示するこ
とにより、考慮外の下位ビットでの桁上がり階調の影響
を抑制できる可能性もある。
【０１２２】以上のように、実施の形態２のディスプレ
イ装置によれば、サブフィールド系列の選択数を多数
（３つ以上）としたため、実施の形態１における図４
（ｂ）の例のように二つの系列ＳＡ、系列ＳＢのいずれ
を選んでも桁上がりが発生するようなケースであって
も、さらに別の系列を選択することにより、桁上がりを
起こさない系列を選択できる確率が高くなり、実施の形
態１に比べて動画疑似輪郭抑制効果を更に高めることが
可能となる。
イ装置によれば、サブフィールド系列の選択数を多数
（３つ以上）としたため、実施の形態１における図４
（ｂ）の例のように二つの系列ＳＡ、系列ＳＢのいずれ
を選んでも桁上がりが発生するようなケースであって
も、さらに別の系列を選択することにより、桁上がりを
起こさない系列を選択できる確率が高くなり、実施の形
態１に比べて動画疑似輪郭抑制効果を更に高めることが
可能となる。
【０１２３】実施の形態３．実施の形態１では非エッジ
領域の抽出はフィールド毎に行っているが、ライン毎に
領域抽出を行うことによって、より回路規模を小さくす
ることが可能である。以下このような実施の形態につい
て説明する。
領域の抽出はフィールド毎に行っているが、ライン毎に
領域抽出を行うことによって、より回路規模を小さくす
ることが可能である。以下このような実施の形態につい
て説明する。
【０１２４】実施の形態３のディスプレイ装置は、その
基本構成が、図１に示す実施の形態１のディスプレイ装
置５０と全く同じであるが、同図中に非エッジ領域抽出
部７´、階調範囲算出部８´および信号遅延部１０´と
して示す各部の信号処理のみが実施の形態１の場合と異
なるため、以下、図１のブロック図を参照しながらその
相違点を重点的に説明する。
基本構成が、図１に示す実施の形態１のディスプレイ装
置５０と全く同じであるが、同図中に非エッジ領域抽出
部７´、階調範囲算出部８´および信号遅延部１０´と
して示す各部の信号処理のみが実施の形態１の場合と異
なるため、以下、図１のブロック図を参照しながらその
相違点を重点的に説明する。
【０１２５】本実施の形態３の非エッジ領域抽出部７´
では、ＰＤＰ１６の画面の１ライン中に水平方向にエッ
ジでない画素が連続した場合に、これを非エッジ領域と
判定する。通常１ライン中には複数の非エッジ領域が存
在するため、それぞれの非エッジ領域に実施の形態１と
同様に領域番号をつける。
では、ＰＤＰ１６の画面の１ライン中に水平方向にエッ
ジでない画素が連続した場合に、これを非エッジ領域と
判定する。通常１ライン中には複数の非エッジ領域が存
在するため、それぞれの非エッジ領域に実施の形態１と
同様に領域番号をつける。
【０１２６】また、本実施の形態３の階調範囲算出部８
´では、実施の形態１と同様に非エッジ領域抽出部７´
でつけられた領域番号毎に、それぞれの非エッジ領域内
の全ての画素の階調値の中で最大の階調値と最小の階調
値を算出する。エッジ領域の抽出をライン単位で行うよ
うにしたため、実施の形態１の場合と異なって、領域の
大きさが最大でも１ラインであるため、本実施の形態で
は階調範囲算出部８´の処理時間は概ね１ライン期間と
なる。
´では、実施の形態１と同様に非エッジ領域抽出部７´
でつけられた領域番号毎に、それぞれの非エッジ領域内
の全ての画素の階調値の中で最大の階調値と最小の階調
値を算出する。エッジ領域の抽出をライン単位で行うよ
うにしたため、実施の形態１の場合と異なって、領域の
大きさが最大でも１ラインであるため、本実施の形態で
は階調範囲算出部８´の処理時間は概ね１ライン期間と
なる。
【０１２７】図６は、本実施の形態３における階調範囲
算出部８´の内部の構成を示したものである。図６は前
記図２に示した実施の形態１における階調範囲算出部８
と概ねブロック構成は同一である。よって図２との相違
点についてのみ説明する。図２の実施の形態１でのＦＩ
ＦＯバッファ３１の容量は１フィールドであったが、本
実施の形態３のＦＩＦＯバッファ４１の容量は１ライン
相当となる。また、これに伴って、最大最小階調値読み
出し部３５には１ライン前の画素の領域番号がＦＩＦＯ
バッファ４１から読み出され、１ライン前の領域番号を
インデックスにして、レジスタ３２ａまたはレジスタ３
２ｂから最大階調値、最小階調値が読み出される。そし
て切替スイッチ３３の切替も１ライン毎に行われる。
算出部８´の内部の構成を示したものである。図６は前
記図２に示した実施の形態１における階調範囲算出部８
と概ねブロック構成は同一である。よって図２との相違
点についてのみ説明する。図２の実施の形態１でのＦＩ
ＦＯバッファ３１の容量は１フィールドであったが、本
実施の形態３のＦＩＦＯバッファ４１の容量は１ライン
相当となる。また、これに伴って、最大最小階調値読み
出し部３５には１ライン前の画素の領域番号がＦＩＦＯ
バッファ４１から読み出され、１ライン前の領域番号を
インデックスにして、レジスタ３２ａまたはレジスタ３
２ｂから最大階調値、最小階調値が読み出される。そし
て切替スイッチ３３の切替も１ライン毎に行われる。
【０１２８】また、本実施の形態３の信号遅延部１０´
は、処理時間が概ね１ライン相当であるため、１ライン
相当の遅延となる。上記以外の動作については、実施の
形態１と全く同様である。
は、処理時間が概ね１ライン相当であるため、１ライン
相当の遅延となる。上記以外の動作については、実施の
形態１と全く同様である。
【０１２９】本実施の形態では、ライン毎に処理してい
るために、実施の形態１に比べて、画面垂直方向に物体
が移動する場合の疑似輪郭の低減効果は薄れるが、それ
でも従来のディスプレイ装置よりは高い疑似輪郭低減効
果を持っている。
るために、実施の形態１に比べて、画面垂直方向に物体
が移動する場合の疑似輪郭の低減効果は薄れるが、それ
でも従来のディスプレイ装置よりは高い疑似輪郭低減効
果を持っている。
【０１３０】以上のように、実施の形態３のディスプレ
イ装置によれば、階調範囲算出部８´内部のＦＩＦＯバ
ッファ４１の容量を１フィールド相当ではなく１ライン
相当とすることができる。また、信号遅延部１０´のメ
モリ容量についても１フィールド相当ではなく１ライン
相当として実現できる。従って、実施の形態１のディス
プレイ装置に比べて回路規模を小さくすることができる
ため、より低価格で、動画疑似輪郭を改善したディスプ
レイ装置を提供できる。
イ装置によれば、階調範囲算出部８´内部のＦＩＦＯバ
ッファ４１の容量を１フィールド相当ではなく１ライン
相当とすることができる。また、信号遅延部１０´のメ
モリ容量についても１フィールド相当ではなく１ライン
相当として実現できる。従って、実施の形態１のディス
プレイ装置に比べて回路規模を小さくすることができる
ため、より低価格で、動画疑似輪郭を改善したディスプ
レイ装置を提供できる。
【０１３１】また同様にして、実施の形態２における階
調範囲算出部８及び信号遅延部１０を、１フィールド単
位の処理から１ライン単位の処理としても、全く同様の
効果が得られる。
調範囲算出部８及び信号遅延部１０を、１フィールド単
位の処理から１ライン単位の処理としても、全く同様の
効果が得られる。
【０１３２】実施の形態４．実施の形態１から実施の形
態３では、サブフィールド系列選択信号によって、コー
ド変換部で変換されるサブフィールド系列を選択するこ
とにより、動画疑似輪郭を低減していたのに対して、本
実施の形態４では、サブフィールド系列を変化させるこ
となく、動画疑似輪郭を低減させる。
態３では、サブフィールド系列選択信号によって、コー
ド変換部で変換されるサブフィールド系列を選択するこ
とにより、動画疑似輪郭を低減していたのに対して、本
実施の形態４では、サブフィールド系列を変化させるこ
となく、動画疑似輪郭を低減させる。
【０１３３】図７は、本発明による実施の形態４のディ
スプレイ装置５２の構成を示すブロック図である。尚、
前記図１に示した実施の形態１のディスプレイ装置５０
と同一或いはそれに相当する構成部分には同一符号を付
している。
スプレイ装置５２の構成を示すブロック図である。尚、
前記図１に示した実施の形態１のディスプレイ装置５０
と同一或いはそれに相当する構成部分には同一符号を付
している。
【０１３４】同図において、１は映像信号を入力する入
力端子であり、２は同期信号を入力する入力端子であ
る。３は入力端子１に入力された入力信号をディジタル
映像信号に変換するＡ／Ｄ変換部であり、４は入力端子
２に入力された同期信号に応じて、Ａ／Ｄ変換部３、桁
上がり抑制処理部２５、信号遅延部１０、フィールドメ
モリ部１４、及び駆動部１５をそれぞれ制御する制御部
である。２５は、Ａ／Ｄ変換部３により、８ビットのデ
ィジタルコードにＡ／Ｄ変換されたディジタル映像信号
に応じてサブフィールドの桁上がりを抑制するようにデ
ィジタル映像信号に補正を加えて出力する桁上がり抑制
処理部であり、エッジ検出部６、非エッジ領域抽出部
７、階調範囲算出部８、及び階調補正部２６からなる。
力端子であり、２は同期信号を入力する入力端子であ
る。３は入力端子１に入力された入力信号をディジタル
映像信号に変換するＡ／Ｄ変換部であり、４は入力端子
２に入力された同期信号に応じて、Ａ／Ｄ変換部３、桁
上がり抑制処理部２５、信号遅延部１０、フィールドメ
モリ部１４、及び駆動部１５をそれぞれ制御する制御部
である。２５は、Ａ／Ｄ変換部３により、８ビットのデ
ィジタルコードにＡ／Ｄ変換されたディジタル映像信号
に応じてサブフィールドの桁上がりを抑制するようにデ
ィジタル映像信号に補正を加えて出力する桁上がり抑制
処理部であり、エッジ検出部６、非エッジ領域抽出部
７、階調範囲算出部８、及び階調補正部２６からなる。
【０１３５】１０は、桁上がり抑制処理部２５内のエッ
ジ検出部６、非エッジ領域抽出部７及び階調範囲算出部
８での処理時間に相当する分、ディジタル映像信号を遅
延して出力するメモリなどの信号遅延部である。２７は
サブフィールド桁上がり抑制処理部２５から入力される
補正されたディジタル映像信号を所定の系列にコード変
換して出力するコード変換部であり、１４はコード変換
部２７より入力されたサブフィールドパターンを２フィ
ールド分格納するフィールドメモリ部であり、１５はフ
ィールドメモリ部１４及び制御部４の出力信号によりＰ
ＤＰ１６を駆動する駆動部、１６はＰＤＰである。尚、
この実施の形態において、階調補正部２６と信号遅延部
１０とは、階調補正手段を構成する。
ジ検出部６、非エッジ領域抽出部７及び階調範囲算出部
８での処理時間に相当する分、ディジタル映像信号を遅
延して出力するメモリなどの信号遅延部である。２７は
サブフィールド桁上がり抑制処理部２５から入力される
補正されたディジタル映像信号を所定の系列にコード変
換して出力するコード変換部であり、１４はコード変換
部２７より入力されたサブフィールドパターンを２フィ
ールド分格納するフィールドメモリ部であり、１５はフ
ィールドメモリ部１４及び制御部４の出力信号によりＰ
ＤＰ１６を駆動する駆動部、１６はＰＤＰである。尚、
この実施の形態において、階調補正部２６と信号遅延部
１０とは、階調補正手段を構成する。
【０１３６】次に桁上がり抑制処理部２５の内部につい
て説明する。６は映像信号のエッジを検出するエッジ検
出部であり、７はエッジ検出部６の検出結果に基づき映
像中の非エッジ領域を抽出する非エッジ領域抽出部であ
り、８は非エッジ領域中で映像の階調の最大値と最小値
をそれぞれ算出する階調範囲算出部であり、２６は階調
範囲算出部８より得られる非エッジ領域中の階調の最大
値と最小値に基き、同領域内でのサブフィールドの桁上
がりを抑制するように信号遅延部１０により遅延された
ディジタル映像信号の階調を補正する階調補正部であ
る。
て説明する。６は映像信号のエッジを検出するエッジ検
出部であり、７はエッジ検出部６の検出結果に基づき映
像中の非エッジ領域を抽出する非エッジ領域抽出部であ
り、８は非エッジ領域中で映像の階調の最大値と最小値
をそれぞれ算出する階調範囲算出部であり、２６は階調
範囲算出部８より得られる非エッジ領域中の階調の最大
値と最小値に基き、同領域内でのサブフィールドの桁上
がりを抑制するように信号遅延部１０により遅延された
ディジタル映像信号の階調を補正する階調補正部であ
る。
【０１３７】次にこのディスプレイ装置５２の動作につ
いて説明する。
いて説明する。
【０１３８】Ａ／Ｄ変換部３では、実施の形態１のディ
スプレイ装置５０と同様に、映像信号入力端子１から入
力されたアナログの映像信号を８ビットのディジタルコ
ードによるディジタル映像信号に変換する。エッジ検出
部６、非エッジ領域抽出部７、階調範囲算出部８での処
理についても実施の形態１と同様であるため詳細な説明
は省略するが、エッジ検出部６において、Ａ／Ｄ変換部
３によりＡ／Ｄ変換されたディジタル映像信号中からエ
ッジ検出を行い、非エッジ領域抽出部７において、エッ
ジ検出結果に基づいて映像中の非エッジ領域を検出し、
階調範囲算出部８において、それぞれの非エッジ領域毎
の最大階調と最小階調を算出し、一定処理時間後、例え
ば１フィールド後にその算出結果を出力する。
スプレイ装置５０と同様に、映像信号入力端子１から入
力されたアナログの映像信号を８ビットのディジタルコ
ードによるディジタル映像信号に変換する。エッジ検出
部６、非エッジ領域抽出部７、階調範囲算出部８での処
理についても実施の形態１と同様であるため詳細な説明
は省略するが、エッジ検出部６において、Ａ／Ｄ変換部
３によりＡ／Ｄ変換されたディジタル映像信号中からエ
ッジ検出を行い、非エッジ領域抽出部７において、エッ
ジ検出結果に基づいて映像中の非エッジ領域を検出し、
階調範囲算出部８において、それぞれの非エッジ領域毎
の最大階調と最小階調を算出し、一定処理時間後、例え
ば１フィールド後にその算出結果を出力する。
【０１３９】信号遅延部１０は、エッジ検出部６、非エ
ッジ領域抽出部７、及び階調範囲算出部８における処理
時間分、ディジタル映像信号を遅延させる。例えば実施
の形態１と同様に、遅延時間に相当する容量の記憶装置
によって実現される。これにより階調補正部２６は、あ
る画素の階調値を信号遅延部１０から入力すると同時
に、その画素が非エッジ領域に含まれる場合には、その
非エッジ領域の最大階調値と最小階調値とを、階調範囲
算出部８から入力する。
ッジ領域抽出部７、及び階調範囲算出部８における処理
時間分、ディジタル映像信号を遅延させる。例えば実施
の形態１と同様に、遅延時間に相当する容量の記憶装置
によって実現される。これにより階調補正部２６は、あ
る画素の階調値を信号遅延部１０から入力すると同時
に、その画素が非エッジ領域に含まれる場合には、その
非エッジ領域の最大階調値と最小階調値とを、階調範囲
算出部８から入力する。
【０１４０】階調補正部２６では、現在処理中の画素が
非エッジ領域内である場合に、同領域内でのサブフィー
ルドの桁上がりを抑制するようにディジタル映像信号の
階調補正を行う。
非エッジ領域内である場合に、同領域内でのサブフィー
ルドの桁上がりを抑制するようにディジタル映像信号の
階調補正を行う。
【０１４１】図８は、階調補正部２６の内部の構成を示
す回路ブロック図である。同図において、４３はサブフ
ィールドの桁上がりが発生するかどうかを判定する桁上
がり判定部であり、４４は桁上がり判定部の判定結果に
基づいてディジタル映像信号の階調補正係数Ｃａを演算
する補正係数算出部であり、４５は補正係数Ｃａをディ
ジタル映像信号の階調値に対して加算する階調加減部で
ある。
す回路ブロック図である。同図において、４３はサブフ
ィールドの桁上がりが発生するかどうかを判定する桁上
がり判定部であり、４４は桁上がり判定部の判定結果に
基づいてディジタル映像信号の階調補正係数Ｃａを演算
する補正係数算出部であり、４５は補正係数Ｃａをディ
ジタル映像信号の階調値に対して加算する階調加減部で
ある。
【０１４２】桁上がり判定部４３では、最大階調値Ｐｍ
ａｘと最小階調値Ｐｍｉｎを、コード変換部２７に格納
されている系列の桁上がり階調と比較することにより、
現在の画素が属する非エッジ領域内でサブフィールド桁
上がりが発生するか否かを判定する。この判定は実施の
形態１の系列選択制御部９で行っていた判定と同様であ
り、ある桁上がり階調ＣＸに対してＰｍｉｎ＜ＣＸ≦Ｐ
ｍａｘが成立するならば、その非エッジ領域は桁上がり
階調ＣＸを含む。
ａｘと最小階調値Ｐｍｉｎを、コード変換部２７に格納
されている系列の桁上がり階調と比較することにより、
現在の画素が属する非エッジ領域内でサブフィールド桁
上がりが発生するか否かを判定する。この判定は実施の
形態１の系列選択制御部９で行っていた判定と同様であ
り、ある桁上がり階調ＣＸに対してＰｍｉｎ＜ＣＸ≦Ｐ
ｍａｘが成立するならば、その非エッジ領域は桁上がり
階調ＣＸを含む。
【０１４３】補正係数算出部４４では、桁上がり判定部
４３の判定結果に基づいて、階調加減部４５において、
微少な範囲で階調を補正することでサブフィールド桁上
がりを抑制するような階調補正係数Ｃａを算出する。以
下、階調加減部４５に与える補正係数Ｃａの算出方法に
ついて、例をあげて説明する。
４３の判定結果に基づいて、階調加減部４５において、
微少な範囲で階調を補正することでサブフィールド桁上
がりを抑制するような階調補正係数Ｃａを算出する。以
下、階調加減部４５に与える補正係数Ｃａの算出方法に
ついて、例をあげて説明する。
【０１４４】図９と図１０は、階調補正部２６による階
調補正の説明図であり、各図（ａ）は補正前の輝度値を
表わしたグラフであり、各図（ｂ）は補正後の輝度値を
表わしたグラフである。ここで、最大階調値Ｐｍａｘと
最小階調値Ｐｍｉｎとの間に桁上がり階調ＣＸが含まれ
ているものとする。図９は（Ｐｍａｘ−ＣＸ）＞（ＣＸ
−Ｐｍｉｎ）の場合を、また図１０は（Ｐｍａｘ−Ｃ
Ｘ）≦（ＣＸ−Ｐｍｉｎ）の場合を示している。尚、簡
単のため１次元の映像の場合について示しており、非エ
ッジ領域はある区間の線分（横軸上）で表わされる。
調補正の説明図であり、各図（ａ）は補正前の輝度値を
表わしたグラフであり、各図（ｂ）は補正後の輝度値を
表わしたグラフである。ここで、最大階調値Ｐｍａｘと
最小階調値Ｐｍｉｎとの間に桁上がり階調ＣＸが含まれ
ているものとする。図９は（Ｐｍａｘ−ＣＸ）＞（ＣＸ
−Ｐｍｉｎ）の場合を、また図１０は（Ｐｍａｘ−Ｃ
Ｘ）≦（ＣＸ−Ｐｍｉｎ）の場合を示している。尚、簡
単のため１次元の映像の場合について示しており、非エ
ッジ領域はある区間の線分（横軸上）で表わされる。
【０１４５】まず上記した図９の場合、桁上がり階調Ｃ
Ｘが最大階調値Ｐｍａｘよりも最小階調値Ｐｍｉｎに近
いため、非エッジ領域内の階調を正方向に補正すること
によって、非エッジ領域内に桁上がり階調ＣＸが含まれ
ないようにしている。この場合の補正係数Ｃａは、Ｃａ
＝Ｃｘ−Ｐｍｉｎで与えられる。補正後の輝度値を表わ
す図９（ｂ）からわかるように、階調加減部４５でＣａ
を加算することによって、非エッジ領域内には桁上がり
階調が含まれなくなっている。
Ｘが最大階調値Ｐｍａｘよりも最小階調値Ｐｍｉｎに近
いため、非エッジ領域内の階調を正方向に補正すること
によって、非エッジ領域内に桁上がり階調ＣＸが含まれ
ないようにしている。この場合の補正係数Ｃａは、Ｃａ
＝Ｃｘ−Ｐｍｉｎで与えられる。補正後の輝度値を表わ
す図９（ｂ）からわかるように、階調加減部４５でＣａ
を加算することによって、非エッジ領域内には桁上がり
階調が含まれなくなっている。
【０１４６】次に上記した図１０の場合、桁上がり階調
ＣＸが最小階調値Ｐｍｉｎよりも最大階調値Ｐｍａｘに
近いため、図９とは逆に非エッジ領域内の階調を負の方
向に補正することによって、非エッジ領域内に桁上がり
階調ＣＸが含まれないようにしている。この場合の補正
係数Ｃａは、Ｃａ＝−（Ｐｍａｘ−Ｃｘ）で与えられ
る。補正後の輝度値を表わす図１０（ｂ）からわかるよ
うに、Ｃａを加算することによって、非エッジ領域内に
は桁上がり階調が含まれなくなっている。以上のように
して、非エッジ領域内での桁上がりを抑制することが可
能となる。
ＣＸが最小階調値Ｐｍｉｎよりも最大階調値Ｐｍａｘに
近いため、図９とは逆に非エッジ領域内の階調を負の方
向に補正することによって、非エッジ領域内に桁上がり
階調ＣＸが含まれないようにしている。この場合の補正
係数Ｃａは、Ｃａ＝−（Ｐｍａｘ−Ｃｘ）で与えられ
る。補正後の輝度値を表わす図１０（ｂ）からわかるよ
うに、Ｃａを加算することによって、非エッジ領域内に
は桁上がり階調が含まれなくなっている。以上のように
して、非エッジ領域内での桁上がりを抑制することが可
能となる。
【０１４７】但し、補正係数Ｃａは、映像が不自然にな
らないよう、ある値以下に抑える必要がある。また、階
調を大きく変化させないとサブフィールド桁上がりを抑
制できない場合などには映像に影響がでるため階調補正
を行わない。更に、最大階調値Ｐｍａｘと最小階調値Ｐ
ｍｉｎの差が大きい場合などには、ＰｍａｘとＰｍｉｎ
の間に複数の桁上がり階調が含まれることになり、全て
の桁上がりを回避することができない可能性がある。こ
のような場合には階調補正を行わない。
らないよう、ある値以下に抑える必要がある。また、階
調を大きく変化させないとサブフィールド桁上がりを抑
制できない場合などには映像に影響がでるため階調補正
を行わない。更に、最大階調値Ｐｍａｘと最小階調値Ｐ
ｍｉｎの差が大きい場合などには、ＰｍａｘとＰｍｉｎ
の間に複数の桁上がり階調が含まれることになり、全て
の桁上がりを回避することができない可能性がある。こ
のような場合には階調補正を行わない。
【０１４８】コード変換部２７においては、階調補正部
２６で補正されたディジタル信号をサブフィールドパタ
ーンへと変換する。このコード変換部２７の変換パター
ンは、図１のコード変換部Ａ１２ａ、コード変換部Ｂ１
２ｂ、或いは単純に２のべき乗で割り振った変換パター
ンを採用しても良い。
２６で補正されたディジタル信号をサブフィールドパタ
ーンへと変換する。このコード変換部２７の変換パター
ンは、図１のコード変換部Ａ１２ａ、コード変換部Ｂ１
２ｂ、或いは単純に２のべき乗で割り振った変換パター
ンを採用しても良い。
【０１４９】フィールドメモリ部１４では実施の形態１
と同様に、コード変換されたサブフィールドパターンを
フィールドメモリ部１４内の２つのフィールドメモリに
交互に格納する。サブフィールドパターンの各ビット
を、例えばbb０，bb１，bb２，bb３，bb４，bb５，bb
６，bb７，bb８とするとき、まずＳＦ０のアドレス期間
に、制御部４の制御に基いて、フィールドメモリ部１４
からサブフィールドパターンのビットbb０が駆動部１５
を通してＰＤＰ１６に書込まれる。
と同様に、コード変換されたサブフィールドパターンを
フィールドメモリ部１４内の２つのフィールドメモリに
交互に格納する。サブフィールドパターンの各ビット
を、例えばbb０，bb１，bb２，bb３，bb４，bb５，bb
６，bb７，bb８とするとき、まずＳＦ０のアドレス期間
に、制御部４の制御に基いて、フィールドメモリ部１４
からサブフィールドパターンのビットbb０が駆動部１５
を通してＰＤＰ１６に書込まれる。
【０１５０】全画素について順次bb０を書込んだ後、続
く維持放電期間にＰＤＰ１６中のbb０＝１である画素が
発光する。ＳＦ１からＳＦ８についても同様に、bb１か
らbb８がそれぞれアドレス期間に駆動部１５を通してＰ
ＤＰ１６に書込まれ、続く維持放電期間に発光する。
尚、以上のフィールドメモリ部１４、駆動部１５、及び
ＰＤＰ１６による発光動作は、図１３に示す前記した従
来のディスプレイ装置１００と同じなので、その詳細な
説明は省略する。
く維持放電期間にＰＤＰ１６中のbb０＝１である画素が
発光する。ＳＦ１からＳＦ８についても同様に、bb１か
らbb８がそれぞれアドレス期間に駆動部１５を通してＰ
ＤＰ１６に書込まれ、続く維持放電期間に発光する。
尚、以上のフィールドメモリ部１４、駆動部１５、及び
ＰＤＰ１６による発光動作は、図１３に示す前記した従
来のディスプレイ装置１００と同じなので、その詳細な
説明は省略する。
【０１５１】以上のように、実施の形態４のディスプレ
イ装置によれば、実施の形態１と同様に、映像中の滑ら
かな部分である非エッジ領域の内部で、動画疑似輪郭の
発生の原因となるサブフィールドの桁上がりを抑制する
ことができる。
イ装置によれば、実施の形態１と同様に、映像中の滑ら
かな部分である非エッジ領域の内部で、動画疑似輪郭の
発生の原因となるサブフィールドの桁上がりを抑制する
ことができる。
【０１５２】非エッジ領域においては、僅かな範囲での
階調の変化によってサブフィールド桁上がりを回避でき
る可能性が高い。また通常の映像において、階調が滑ら
かに変化している部分に注目した場合、比較的狭い階調
の範囲内に納まっている場合が多いため、前記Ｐｍａｘ
とＰｍｉｎの間に含まれる桁上がり階調が複数あるケー
スは少ない。本実施の形態４のディスプレイ装置では、
これらの性質を利用して、わずかな階調補正で桁上がり
階調を回避し、発光輝度の大きいサブフィールドの桁上
がりを抑制することによって、動画疑似輪郭を防止して
いる。
階調の変化によってサブフィールド桁上がりを回避でき
る可能性が高い。また通常の映像において、階調が滑ら
かに変化している部分に注目した場合、比較的狭い階調
の範囲内に納まっている場合が多いため、前記Ｐｍａｘ
とＰｍｉｎの間に含まれる桁上がり階調が複数あるケー
スは少ない。本実施の形態４のディスプレイ装置では、
これらの性質を利用して、わずかな階調補正で桁上がり
階調を回避し、発光輝度の大きいサブフィールドの桁上
がりを抑制することによって、動画疑似輪郭を防止して
いる。
【０１５３】また、実施の形態１から３のディスプレイ
装置では、複数の適当なサブフィールドパターンが不可
欠となるが、本実施の形態４のディスプレイ装置は、桁
上がり抑制処理部及び信号遅延部のみで動画疑似輪郭の
改善を実現しているので、通常のディスプレイ装置に僅
かな回路の追加変更を加えることで実現が可能となり、
すでに使用中のディスプレイ装置に対しても適応が可能
となる。
装置では、複数の適当なサブフィールドパターンが不可
欠となるが、本実施の形態４のディスプレイ装置は、桁
上がり抑制処理部及び信号遅延部のみで動画疑似輪郭の
改善を実現しているので、通常のディスプレイ装置に僅
かな回路の追加変更を加えることで実現が可能となり、
すでに使用中のディスプレイ装置に対しても適応が可能
となる。
【０１５４】実施の形態５．実施の形態４のディスプレ
イ装置５２では、階調補正部２６（図７）において、加
減算のみを行うことによって階調補正を行っていたが、
より複雑な補正演算を行うことにより、補正結果の映像
をより自然にすることが可能である。
イ装置５２では、階調補正部２６（図７）において、加
減算のみを行うことによって階調補正を行っていたが、
より複雑な補正演算を行うことにより、補正結果の映像
をより自然にすることが可能である。
【０１５５】実施の形態５のディスプレイ装置は、その
基本構成が、図７に示す実施の形態４のディスプレイ装
置５２と全く同じであるが、同図中に２６´として示す
階調補正部の行う補正演算の方法のみが実施の形態４の
場合と異なるため、以下、図７のブロック図、及び図１
１と図１２のグラフを参照しながら、その相違点を重点
的に説明する。
基本構成が、図７に示す実施の形態４のディスプレイ装
置５２と全く同じであるが、同図中に２６´として示す
階調補正部の行う補正演算の方法のみが実施の形態４の
場合と異なるため、以下、図７のブロック図、及び図１
１と図１２のグラフを参照しながら、その相違点を重点
的に説明する。
【０１５６】図１１のグラフは、実施の形態４で説明し
た図９のグラフに対応し、同じ入力に対する本実施の形
態での階調補正の内容を説明するための説明図で、同図
（ａ）は補正前の輝度値を、また同図（ｂ）は補正後の
輝度値をそれぞれ表わしたグラフである。従って、図１
１の各グラフ（ａ）（ｂ）は、図９（ａ）と同じく、
（Ｐｍａｘ−ＣＸ）＞（ＣＸ−Ｐｍｉｎ）の場合を示し
ている。
た図９のグラフに対応し、同じ入力に対する本実施の形
態での階調補正の内容を説明するための説明図で、同図
（ａ）は補正前の輝度値を、また同図（ｂ）は補正後の
輝度値をそれぞれ表わしたグラフである。従って、図１
１の各グラフ（ａ）（ｂ）は、図９（ａ）と同じく、
（Ｐｍａｘ−ＣＸ）＞（ＣＸ−Ｐｍｉｎ）の場合を示し
ている。
【０１５７】この時階調補正部２６´は、図１１（ｂ）
に示すように、非エッジ領域内部の画素の出力階調値Ｐ
ｏｕｔが、Ｐｍａｘ≧Ｐｏｕｔ≧ＣＸをみたすように圧
縮する。このため、入力階調値をＰｉｎとするとき、出
力階調値Ｐｏｕｔを、 Ｐｏｕｔ＝（Ｐｉｎ−Ｐｍｉｎ）×（Ｐｍａｘ−ＣＸ）
／（Ｐｍａｘ−Ｐｍｉｎ）＋ＣＸ の演算で算出して出力する。これにより、非エッジ領域
終了部分での輝度が補正前と同じ値となり、より自然な
補正が行われる。
に示すように、非エッジ領域内部の画素の出力階調値Ｐ
ｏｕｔが、Ｐｍａｘ≧Ｐｏｕｔ≧ＣＸをみたすように圧
縮する。このため、入力階調値をＰｉｎとするとき、出
力階調値Ｐｏｕｔを、 Ｐｏｕｔ＝（Ｐｉｎ−Ｐｍｉｎ）×（Ｐｍａｘ−ＣＸ）
／（Ｐｍａｘ−Ｐｍｉｎ）＋ＣＸ の演算で算出して出力する。これにより、非エッジ領域
終了部分での輝度が補正前と同じ値となり、より自然な
補正が行われる。
【０１５８】一方、図１２のグラフは、実施の形態４で
説明した図１０のグラフに対応し、同じ入力に対する本
実施の形態での階調補正の内容を説明するための説明図
で、同図（ａ）は補正前の輝度値を、また同図（ｂ）は
補正後の輝度値をそれぞれ表わしたグラフである。従っ
て、図１２の補正前の各グラフは、図１０（ａ）と同じ
く、（Ｐｍａｘ−ＣＸ）≦（ＣＸ−Ｐｍｉｎ）の場合を
示している。
説明した図１０のグラフに対応し、同じ入力に対する本
実施の形態での階調補正の内容を説明するための説明図
で、同図（ａ）は補正前の輝度値を、また同図（ｂ）は
補正後の輝度値をそれぞれ表わしたグラフである。従っ
て、図１２の補正前の各グラフは、図１０（ａ）と同じ
く、（Ｐｍａｘ−ＣＸ）≦（ＣＸ−Ｐｍｉｎ）の場合を
示している。
【０１５９】この時階調補正部２６´は、図１２（ｂ）
に示すように、非エッジ領域内部の画素の出力階調値Ｐ
ｏｕｔが、ＣＸ≧Ｐｏｕｔ≧Ｐｍｉｎをみたすように圧
縮する。このため、入力階調値をＰｉｎとするとき、出
力階調値Ｐｏｕｔを、 Ｐｏｕｔ＝（Ｐｉｎ−Ｐｍｉｎ）×（ＣＸ−Ｐｍｉｎ）
／（Ｐｍａｘ−Ｐｍｉｎ）＋Ｐｍｉｎ の演算で算出して出力する。これにより、非エッジ領域
開始部分での輝度が補正前と同じ値となり、より自然な
補正が行われる。
に示すように、非エッジ領域内部の画素の出力階調値Ｐ
ｏｕｔが、ＣＸ≧Ｐｏｕｔ≧Ｐｍｉｎをみたすように圧
縮する。このため、入力階調値をＰｉｎとするとき、出
力階調値Ｐｏｕｔを、 Ｐｏｕｔ＝（Ｐｉｎ−Ｐｍｉｎ）×（ＣＸ−Ｐｍｉｎ）
／（Ｐｍａｘ−Ｐｍｉｎ）＋Ｐｍｉｎ の演算で算出して出力する。これにより、非エッジ領域
開始部分での輝度が補正前と同じ値となり、より自然な
補正が行われる。
【０１６０】以上のように、実施の形態５のディスプレ
イ装置によれば、前記した実施の形態４のディスプレイ
装置と同じ効果が得られるの加え、その補正量が最小限
に抑えられるので、より自然な補正を行うことができ
る。
イ装置によれば、前記した実施の形態４のディスプレイ
装置と同じ効果が得られるの加え、その補正量が最小限
に抑えられるので、より自然な補正を行うことができ
る。
【０１６１】
【発明の効果】請求項１、７及び１３に記載のディスプ
レイ装置によれば、映像中の滑らかな部分である非エッ
ジ領域の内部で、動画疑似輪郭の発生の原因となるサブ
フィールドの桁上がりを抑制することができる。また、
通常の映像において、階調が滑らかに変化している非エ
ッジ領域内では、比較的狭い階調の範囲内に納まってい
る場合が多く、サブフィールド桁上がりが起こらないよ
うにサブフィールド系列を選択できる可能性が高くな
る。
レイ装置によれば、映像中の滑らかな部分である非エッ
ジ領域の内部で、動画疑似輪郭の発生の原因となるサブ
フィールドの桁上がりを抑制することができる。また、
通常の映像において、階調が滑らかに変化している非エ
ッジ領域内では、比較的狭い階調の範囲内に納まってい
る場合が多く、サブフィールド桁上がりが起こらないよ
うにサブフィールド系列を選択できる可能性が高くな
る。
【０１６２】請求項２に記載のディスプレイ装置によれ
ば、２つのサブフィールド系列からなるようにしたた
め、比較的簡単な回路構成で動画疑似輪郭を低減する効
果を得ることができる。
ば、２つのサブフィールド系列からなるようにしたた
め、比較的簡単な回路構成で動画疑似輪郭を低減する効
果を得ることができる。
【０１６３】請求項３に記載のディスプレイ装置におい
ては、２つの系列のサブフィールド系列において、比較
的大きな階調重みの桁上がり位置が、それぞれの系列に
交互に表れるよう構成したので、非エッジ領域内での桁
上がりを回避できる可能性が高くなり、動画疑似輪郭を
より低減する効果がある。
ては、２つの系列のサブフィールド系列において、比較
的大きな階調重みの桁上がり位置が、それぞれの系列に
交互に表れるよう構成したので、非エッジ領域内での桁
上がりを回避できる可能性が高くなり、動画疑似輪郭を
より低減する効果がある。
【０１６４】請求項４に記載のディスプレイ装置によれ
ば、サブフィールド系列を３つ以上の系列からなるよう
にしたため、系列選択の可能性が広がり、より非エッジ
領域内での桁上がりを回避できる可能性が高くなるとと
もに、非エッジ領域以外の部分でも動画疑似輪郭の発生
を抑える効果があり、より動画疑似輪郭を低減する効果
がある。
ば、サブフィールド系列を３つ以上の系列からなるよう
にしたため、系列選択の可能性が広がり、より非エッジ
領域内での桁上がりを回避できる可能性が高くなるとと
もに、非エッジ領域以外の部分でも動画疑似輪郭の発生
を抑える効果があり、より動画疑似輪郭を低減する効果
がある。
【０１６５】請求項５に記載のディスプレイ装置によれ
ば、非エッジ領域抽出の処理を１フィールド単位で行う
ようにしたので、水平方向だけではなく垂直方向へ動く
物体を表示する場合でも、動画疑似輪郭を低減する効果
がある。
ば、非エッジ領域抽出の処理を１フィールド単位で行う
ようにしたので、水平方向だけではなく垂直方向へ動く
物体を表示する場合でも、動画疑似輪郭を低減する効果
がある。
【０１６６】請求項６に記載のディスプレイ装置によれ
ば、非エッジ領域抽出の処理を１ライン単位で行うよう
にしたので、より回路規模を小さくでき低コストのディ
スプレイ装置で動画疑似輪郭を低減する効果がある。
ば、非エッジ領域抽出の処理を１ライン単位で行うよう
にしたので、より回路規模を小さくでき低コストのディ
スプレイ装置で動画疑似輪郭を低減する効果がある。
【０１６７】請求項８に記載のディスプレイ装置によれ
ば、もし非エッジ領域の内部でサブフィールドの桁上が
りが防止できない場合にも、従来のディスプレイと同様
に人間の視覚の空間方向の積分効果により、それぞれの
系列で知覚される動画の偽輪郭が平均化されてディスプ
レイの動画疑似輪郭を軽減することができる。
ば、もし非エッジ領域の内部でサブフィールドの桁上が
りが防止できない場合にも、従来のディスプレイと同様
に人間の視覚の空間方向の積分効果により、それぞれの
系列で知覚される動画の偽輪郭が平均化されてディスプ
レイの動画疑似輪郭を軽減することができる。
【０１６８】請求項９、１０及び１３に記載のディスプ
レイ装置によれば、入力する映像信号を補正することに
よって、サブフィールド桁上がりの抑制を行うようにし
たので、サブフィールドパターンを従来のディスプレイ
装置から変更することなく、従来のディスプレイ装置に
小変更を加えるだけで動画疑似輪郭を低減する効果があ
る。
レイ装置によれば、入力する映像信号を補正することに
よって、サブフィールド桁上がりの抑制を行うようにし
たので、サブフィールドパターンを従来のディスプレイ
装置から変更することなく、従来のディスプレイ装置に
小変更を加えるだけで動画疑似輪郭を低減する効果があ
る。
【０１６９】請求項１１に記載のディスプレイ装置によ
れば、請求項９の効果に加え、非エッジ領域に注目した
場合、階調の範囲が比較的狭い場合が多いため、わずか
な階調のスライド補正で桁上がり階調を回避し、サブフ
ィールドの桁上がりを抑制することができる。
れば、請求項９の効果に加え、非エッジ領域に注目した
場合、階調の範囲が比較的狭い場合が多いため、わずか
な階調のスライド補正で桁上がり階調を回避し、サブフ
ィールドの桁上がりを抑制することができる。
【０１７０】請求項１２に記載のディスプレイ装置によ
れば、請求項９の効果に加え、その補正量が最小限に抑
えられるので、より自然な補正を行うことができる。
れば、請求項９の効果に加え、その補正量が最小限に抑
えられるので、より自然な補正を行うことができる。
【図１】 本発明による実施の形態１のディスプレイ装
置５０の構成を示すブロック図である。
置５０の構成を示すブロック図である。
【図２】 ディスプレイ装置５０の階調範囲算出部８の
内部の構成を示す回路ブロック図である。
内部の構成を示す回路ブロック図である。
【図３】 （ａ）、（ｂ）は、それぞれコード変換部Ａ
１２ａ及びコード変換部Ｂ１２ｂに格納されているサブ
フィールド系列の構成を示す図である。
１２ａ及びコード変換部Ｂ１２ｂに格納されているサブ
フィールド系列の構成を示す図である。
【図４】 実施の形態１におけるサブフィールド系列の
選択方法についての説明図である。
選択方法についての説明図である。
【図５】 本発明による実施の形態２のディスプレイ装
置５１の構成を示すブロック図である。
置５１の構成を示すブロック図である。
【図６】 実施の形態３における階調範囲算出部８´の
内部の構成を示す回路ブロック図である。
内部の構成を示す回路ブロック図である。
【図７】 本発明による実施の形態４のディスプレイ装
置５２の構成を示すブロック図である。
置５２の構成を示すブロック図である。
【図８】 実施の形態４のディスプレイ装置５２の階調
補正部２６の内部の構成を示す回路ブロック図である。
補正部２６の内部の構成を示す回路ブロック図である。
【図９】 （ａ）、（ｂ）は、実施の形態４の階調補正
部２６を用いた階調補正方法を説明するための説明図で
ある。
部２６を用いた階調補正方法を説明するための説明図で
ある。
【図１０】 （ａ）、（ｂ）は、実施の形態４の階調補
正部２６を用いた階調補正方法を説明するための説明図
である。
正部２６を用いた階調補正方法を説明するための説明図
である。
【図１１】 （ａ）、（ｂ）は、実施の形態５の階調補
正部２６´を用いた階調補正方法を説明するための説明
図である。
正部２６´を用いた階調補正方法を説明するための説明
図である。
【図１２】 （ａ）、（ｂ）は、実施の形態５の階調補
正部２６´を用いた階調補正方法を説明するための説明
図である。
正部２６´を用いた階調補正方法を説明するための説明
図である。
【図１３】 従来のディスプレイ装置の要部構成を示す
ブロック図である。
ブロック図である。
【図１４】 ＰＤＰの画面上を、階調が滑らかに変化す
る動画疑似輪郭現象の対策を行わない場合の発光シーケ
ンスを示す図である。
る動画疑似輪郭現象の対策を行わない場合の発光シーケ
ンスを示す図である。
【図１５】 従来のディスプレイ装置における動画疑似
輪郭現象を説明するための状態説明図である。
輪郭現象を説明するための状態説明図である。
【図１６】 動画疑似輪郭現象が発生している画像を、
人間が見たときの網膜位置と明るさの知覚量の関係を示
した図である。
人間が見たときの網膜位置と明るさの知覚量の関係を示
した図である。
【図１７】 従来のディスプレイ装置において、動画疑
似輪郭の対策を行った場合の１フィールド期間の発光シ
ーケンスを示す図である。
似輪郭の対策を行った場合の１フィールド期間の発光シ
ーケンスを示す図である。
【図１８】 従来のディスプレイ装置における「桁上が
りの規則」に従うサブフィールド系列の例を示すパター
ン図である。
りの規則」に従うサブフィールド系列の例を示すパター
ン図である。
【図１９】 従来のディスプレイ装置において、図１８
の系列を用いた場合の動画疑似輪郭現象を説明するため
の状態説明図である。
の系列を用いた場合の動画疑似輪郭現象を説明するため
の状態説明図である。
【図２０】 従来のディスプレイ装置において、図１９
の画像を人間が見たときの網膜位置と明るさの知覚量の
関係を示した図である。
の画像を人間が見たときの網膜位置と明るさの知覚量の
関係を示した図である。
【図２１】 従来のディスプレイ装置の他の構成を示す
ブロック図である。
ブロック図である。
【図２２】 （ａ）、（ｂ）は、従来のディスプレイ装
置における「桁上がりの規則」に従う二つの系列である
系列Ａおよび系列Ｂの例を示すパターン図である。
置における「桁上がりの規則」に従う二つの系列である
系列Ａおよび系列Ｂの例を示すパターン図である。
【図２３】 従来のディスプレイ装置において、図１９
と同じ画像・階調における系列Ｂでの動画疑似輪郭現象
を説明するための状態説明図である。
と同じ画像・階調における系列Ｂでの動画疑似輪郭現象
を説明するための状態説明図である。
【図２４】 従来のディスプレイ装置において、図２３
の画像を人間が見たときの網膜位置と明るさの知覚量の
関係を示した図である。
の画像を人間が見たときの網膜位置と明るさの知覚量の
関係を示した図である。
【図２５】 系列Ａまたは系列Ｂのサブフィールドパタ
ーンによる画面上の各画素の表示が、どちらの選択によ
るものかを示す説明図である。
ーンによる画面上の各画素の表示が、どちらの選択によ
るものかを示す説明図である。
【図２６】 従来のディスプレイ装置において二つの系
列を切り換えて表示した場合の動画疑似輪郭の低減効果
を示した図である。
列を切り換えて表示した場合の動画疑似輪郭の低減効果
を示した図である。
１ 入力端子、 ２ 入力端子、 ３ Ａ／Ｄ変換部、
４ 制御部、 ５桁上がり抑制処理部、 ６ エッジ
検出部、 ７，７´ 非エッジ領域抽出部、８，８´
階調範囲算出部、 ９ 系列選択制御部、 １０，１０
´ 信号遅延部、 １１ コード変換部、 １２ａ コ
ード変換部Ａ、 １２ｂ コード変換部Ｂ、 １３ コ
ード変換選択部、 １４ フィールドメモリ部、 １５
駆動部、 １６ ＰＤＰ、 １８ 制御部、 ２０
制御部、 ２１ 系列選択制御部、 ２２ コード変換
部群、 ２３ コード変換選択部、 ２５ 桁上がり抑
制処理部、 ２６ 階調補正部、 ２７ コード変換
部、 ３１ ＦＩＦＯバッファ、 ３２ａ，３２ｂ レ
ジスタ、 ３３ 切替スイッチ、 ３４ 最大最小階調
値更新部、 ３５ 最大最小階調値読み出し部、 ４１
ＦＩＦＯバッファ、 ４３ 桁上がり判定部、 ４４
補正係数算出部、 ４５ 階調加減部、５０，５１，
５２ ディスプレイ装置。
４ 制御部、 ５桁上がり抑制処理部、 ６ エッジ
検出部、 ７，７´ 非エッジ領域抽出部、８，８´
階調範囲算出部、 ９ 系列選択制御部、 １０，１０
´ 信号遅延部、 １１ コード変換部、 １２ａ コ
ード変換部Ａ、 １２ｂ コード変換部Ｂ、 １３ コ
ード変換選択部、 １４ フィールドメモリ部、 １５
駆動部、 １６ ＰＤＰ、 １８ 制御部、 ２０
制御部、 ２１ 系列選択制御部、 ２２ コード変換
部群、 ２３ コード変換選択部、 ２５ 桁上がり抑
制処理部、 ２６ 階調補正部、 ２７ コード変換
部、 ３１ ＦＩＦＯバッファ、 ３２ａ，３２ｂ レ
ジスタ、 ３３ 切替スイッチ、 ３４ 最大最小階調
値更新部、 ３５ 最大最小階調値読み出し部、 ４１
ＦＩＦＯバッファ、 ４３ 桁上がり判定部、 ４４
補正係数算出部、 ４５ 階調加減部、５０，５１，
５２ ディスプレイ装置。
Claims (13)
- 【請求項１】 各画素の階調値を所定の相対比で順に重
み付けしたｕビットのディジタルコードで表わし、１フ
ィールド期間を、前記相対比に従う発光期間を有するｕ
のサブフィールドに分割して、各サブフィールドにおい
て対応するビットが所定の状態にある各画素を発光させ
て階調表示するディスプレイ装置において、 前記相対比が２のべき乗に従わないビットを有すること
によって、前記階調値を、互いに桁上がり階調の値が異
なる複数のサブフィールド系列のうち、選択されたサブ
フィールド系列で前記ディジタルコード化することが可
能なコード変換手段と、 入力映像信号による画像を想定したとき、所定範囲毎に
階調の変化が緩やかな１又は複数の非エッジ領域を検出
する非エッジ領域検出手段と、 個々の前記非エッジ領域毎に、それぞれの非エッジ領域
内の各画素の階調の、最大値と最小値とを順次検出して
保存する階調範囲算出手段と、 前記複数のサブフィールド系列の内、前記最大値と前記
最小値とで定まる処理中の非エッジ領域の階調範囲内
に、前記相対比による重み付けが所定値以上の各ビット
において前記桁上がり階調が存在しないサブフィールド
系列を優先的に選択すべく、前記コード変換手段を制御
するサブフィールド系列選択手段と、 前記入力映像信号の階調値を順次入力し、前記選択され
たサブフィールド系列によって、前記処理中の非エッジ
領域の各階調値がデジタルコード化されるように、入力
した階調値を所定時間遅延して前記コード変換手段に出
力する信号遅延手段とを有することを特徴とするディス
プレイ装置。 - 【請求項２】 前記複数のサブフィールド系列を２つの
系列としたことを特徴とする請求項１記載のディスプレ
イ装置。 - 【請求項３】 前記２つの系列において、前記桁上がり
階調が、その値の大きさにおいて交互に表れるよう構成
したことを特徴とする請求項２記載のディスプレイ装
置。 - 【請求項４】 前記複数のサブフィールド系列を３つ以
上の系列としたことを特徴とする請求項１記載のディス
プレイ装置。 - 【請求項５】 前記所定範囲を１フィールドとしたこと
を特徴とする請求項１乃至４の何れかに記載のディスプ
レイ装置。 - 【請求項６】 前記所定範囲を１ラインとしたことを特
徴とする請求項１乃至４の何れかに記載のディスプレイ
装置。 - 【請求項７】 前記コード変換手段は、入力する前記階
調値を各々異なるサブフィールド系列でディジタルコー
ド化する複数のコード変換部と、1つのコード変換部を
選択するコード変換選択部とからなり、選択されたコー
ド変換部でディジタルコード化されたディジタルコード
を出力することを特徴とする請求項１記載のディスプレ
イ装置。 - 【請求項８】 前記サブフィールド系列選択手段は、前
記階調範囲内に、前記桁上がり階調が存在しないサブフ
ィールド系列を見出せなかった場合、所定の画素単位毎
に前記複数のサブフィールド系列を順次選択するべく、
前記コード変換手段を制御することを特徴とする請求項
１記載のディスプレイ装置。 - 【請求項９】 コード変換手段により、各画素の階調値
を所定の相対比で順に重み付けしたｐビットのディジタ
ルコードで表わし、１フィールド期間を、前記相対比に
従う発光期間を有するｐのサブフィールドに分割して、
各サブフィールドにおいて対応するビットが所定の状態
にある各画素を発光させて階調表示するディスプレイ装
置において、 入力映像信号による画像を想定したとき、所定範囲毎に
階調の変化が緩やかな１又は複数の非エッジ領域を検出
する非エッジ領域検出手段と、 個々の前記非エッジ領域毎に、それぞれの非エッジ領域
内の各画素の階調の、最大値と最小値とを順次検出して
保存する階調範囲算出手段と、 前記最大値と前記最小値とで定まる処理中の非エッジ領
域の階調範囲内に、前記相対比による重み付けが所定値
以上の各ビットでの桁上がり階調が存在する場合、前記
処理中の非エッジ領域の各画素の階調値を補正して得た
補正後の階調範囲内に、前記桁上がり階調が含まれなく
ように該階調値を補正して前記コード変換手段に出力す
る階調補正手段とを有することを特徴とするディスプレ
イ装置。 - 【請求項１０】 前記階調補正手段は、 前記入力映像信号の階調値を順次入力し、所定時間遅延
して出力する信号遅延手段と、 前記階調範囲と前記桁上がり階調の値とに基づいて、前
記信号遅延手段によって遅延された階調値を補正する階
調補正部とからなることを特徴とする請求項９記載のデ
ィスプレイ装置。 - 【請求項１１】 前記階調補正部は、前記階調の最大値
又は最小値と、前記桁上がり階調の値との差分を、入力
する前記遅延された階調値に加減して補正することを特
徴とする請求項１０記載のディスプレイ装置。 - 【請求項１２】 前記階調補正部は、前記階調の最大値
又は最小値と、前記桁上がり階調の値との差分だけ、入
力する前記遅延された階調値の階調範囲を圧縮するよう
に、該階調値を補正することを特徴とする請求項１０記
載のディスプレイ装置。 - 【請求項１３】 前記非エッジ領域検出手段は、画像の
階調が急激に変化するエッジ部を検出するエッジ検出部
と、該エッジ検出部からのエッジ情報に基づいて輝度又
は色が滑らかに変化する非エッジ領域を抽出する非エッ
ジ領域抽出部とからなることを特徴とする請求項１また
は９記載のディスプレイ装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001196150A JP2003015587A (ja) | 2001-06-28 | 2001-06-28 | ディスプレイ装置 |
| EP02254460A EP1276096B1 (en) | 2001-06-28 | 2002-06-26 | Display apparatus with improved supression of false contours |
| DE60228794T DE60228794D1 (de) | 2001-06-28 | 2002-06-26 | Anzeigevorrichtung mit verbesserter Korrektur von falschen Konturen |
| US10/183,456 US6882351B2 (en) | 2001-06-28 | 2002-06-28 | Display apparatus with improved suppression of pseudo-contours |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001196150A JP2003015587A (ja) | 2001-06-28 | 2001-06-28 | ディスプレイ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003015587A true JP2003015587A (ja) | 2003-01-17 |
Family
ID=19034011
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001196150A Pending JP2003015587A (ja) | 2001-06-28 | 2001-06-28 | ディスプレイ装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6882351B2 (ja) |
| EP (1) | EP1276096B1 (ja) |
| JP (1) | JP2003015587A (ja) |
| DE (1) | DE60228794D1 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005024684A (ja) * | 2003-06-30 | 2005-01-27 | Fujitsu Hitachi Plasma Display Ltd | 多階調表示装置 |
| CN100359550C (zh) * | 2003-11-19 | 2008-01-02 | 三星Sdi株式会社 | 具有驱动设备的等离子显示板和用于显示画面的方法 |
| US7391391B2 (en) | 2003-11-13 | 2008-06-24 | Victor Company Of Japan, Limited | Display apparatus |
| US7660484B2 (en) | 2005-04-18 | 2010-02-09 | Samsung Electronics Co., Ltd. | Apparatus for removing false contour and method thereof |
| US7747100B2 (en) | 2005-05-31 | 2010-06-29 | Samsung Electronics Co., Ltd. | Adaptive directional edge-preserving false contour filtering |
| KR101132769B1 (ko) * | 2004-07-01 | 2012-04-06 | 톰슨 라이센싱 | 텍스처 기반의 코딩을 위한 방법 및 디바이스 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3747317B2 (ja) * | 2001-09-07 | 2006-02-22 | パイオニア株式会社 | 動画偽輪郭発生箇所の特定方法、画像信号の処理方法及び画像信号の処理装置 |
| JP3710131B2 (ja) * | 2002-05-29 | 2005-10-26 | シャープ株式会社 | 画像処理装置および画像処理方法、並びに画像表示装置、携帯電子機器 |
| KR100589379B1 (ko) * | 2003-10-16 | 2006-06-13 | 삼성에스디아이 주식회사 | 플라즈마 디스플레이 패널 구동 장치 및 그 계조 구현 방법 |
| JP2005172847A (ja) * | 2003-12-05 | 2005-06-30 | Sharp Corp | 液晶表示装置、並びに、それを用いた液晶テレビおよび液晶モニタ |
| EP1553549A1 (en) * | 2004-01-07 | 2005-07-13 | Deutsche Thomson-Brandt GmbH | Method and device for applying special coding on pixel located at the border area of a plasma display |
| KR100603338B1 (ko) * | 2004-04-14 | 2006-07-20 | 삼성에스디아이 주식회사 | 듀얼 서브필드 코딩에 의한 방전 표시 패널의 구동장치 |
| EP1784810A2 (en) * | 2004-06-14 | 2007-05-16 | Genoa Color Technologies Ltd. | Method, device and system of response time compensation |
| JP4420866B2 (ja) * | 2004-08-13 | 2010-02-24 | 三星エスディアイ株式会社 | プラズマ表示装置とその駆動方法 |
| US20070035488A1 (en) * | 2004-12-03 | 2007-02-15 | Semiconductor Energy Laboratory Co., Ltd. | Driving method of display device |
| EP2103134B1 (en) * | 2007-01-16 | 2018-12-19 | InterDigital Madison Patent Holdings | System and method for reducing artifacts in images |
| KR101350853B1 (ko) * | 2007-06-29 | 2014-01-13 | 톰슨 라이센싱 | 이미지들에서 아티팩트들을 감소시키기 위한 장치 및 방법 |
| KR20120046770A (ko) * | 2009-09-11 | 2012-05-10 | 파나소닉 주식회사 | 플라즈마 디스플레이 패널의 구동 방법 및 플라즈마 디스플레이 장치 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2900968B2 (ja) | 1993-04-14 | 1999-06-02 | 株式会社富士通ゼネラル | 画像表示方法およびその装置 |
| CA2185592A1 (en) * | 1995-09-20 | 1997-03-21 | Masaji Ishigaki | Tone display method of tv image signal and apparatus therefor |
| JP3506831B2 (ja) | 1996-02-21 | 2004-03-15 | 富士通株式会社 | 階調表示方法 |
| JP3179036B2 (ja) * | 1996-10-14 | 2001-06-25 | 三菱電機株式会社 | ディスプレイ装置 |
| JP3712802B2 (ja) * | 1996-10-29 | 2005-11-02 | 富士通株式会社 | 中間調表示方法および表示装置 |
| JP2002006794A (ja) | 2000-06-19 | 2002-01-11 | Matsushita Electric Ind Co Ltd | 表示装置 |
| JP2002229510A (ja) * | 2000-12-05 | 2002-08-16 | Lg Electronics Inc | プラズマディスプレーパネルの最適の発光パターン生成方法と輪郭ノイズ測定方法及びグレースケール選択方法 |
-
2001
- 2001-06-28 JP JP2001196150A patent/JP2003015587A/ja active Pending
-
2002
- 2002-06-26 DE DE60228794T patent/DE60228794D1/de not_active Expired - Lifetime
- 2002-06-26 EP EP02254460A patent/EP1276096B1/en not_active Expired - Lifetime
- 2002-06-28 US US10/183,456 patent/US6882351B2/en not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005024684A (ja) * | 2003-06-30 | 2005-01-27 | Fujitsu Hitachi Plasma Display Ltd | 多階調表示装置 |
| US7391391B2 (en) | 2003-11-13 | 2008-06-24 | Victor Company Of Japan, Limited | Display apparatus |
| CN100359550C (zh) * | 2003-11-19 | 2008-01-02 | 三星Sdi株式会社 | 具有驱动设备的等离子显示板和用于显示画面的方法 |
| US7486260B2 (en) | 2003-11-19 | 2009-02-03 | Samsung Sdi Co., Ltd. | Plasma display panel having a driving apparatus and method for displaying pictures |
| KR101132769B1 (ko) * | 2004-07-01 | 2012-04-06 | 톰슨 라이센싱 | 텍스처 기반의 코딩을 위한 방법 및 디바이스 |
| US7660484B2 (en) | 2005-04-18 | 2010-02-09 | Samsung Electronics Co., Ltd. | Apparatus for removing false contour and method thereof |
| US7747100B2 (en) | 2005-05-31 | 2010-06-29 | Samsung Electronics Co., Ltd. | Adaptive directional edge-preserving false contour filtering |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1276096B1 (en) | 2008-09-10 |
| EP1276096A2 (en) | 2003-01-15 |
| US20030001871A1 (en) | 2003-01-02 |
| EP1276096A3 (en) | 2005-03-23 |
| DE60228794D1 (de) | 2008-10-23 |
| US6882351B2 (en) | 2005-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3179036B2 (ja) | ディスプレイ装置 | |
| KR100309951B1 (ko) | 디스플레이구동방법및장치 | |
| EP1156468B1 (en) | Detector for detecting pseudo-contour noise and display apparatus using the detector | |
| CN100385913C (zh) | 显示设备及其控制方法 | |
| JP2005024690A (ja) | ディスプレイ装置およびディスプレイの駆動方法 | |
| EP1276096B1 (en) | Display apparatus with improved supression of false contours | |
| WO2003091975A1 (en) | Image display device | |
| JPH09330058A (ja) | ディスプレイ装置 | |
| US20050248508A1 (en) | Display apparatus | |
| JP2994634B2 (ja) | 表示装置 | |
| JP4493465B2 (ja) | プラズマディスプレイパネルの画像表示方法及びその装置 | |
| KR100687558B1 (ko) | 화상 표시 방법 및 화상 표시 장치 | |
| CN100594529C (zh) | 图象显示装置 | |
| JP4100122B2 (ja) | 画像表示装置 | |
| JPH10301533A (ja) | ディスプレイ装置 | |
| JP4069103B2 (ja) | 画像表示装置およびその駆動方法 | |
| JPH11119730A (ja) | 映像表示装置 | |
| CN1711574B (zh) | 图象显示方法及图象显示装置 | |
| JP2000089711A (ja) | ディスプレイ装置の中間調表示方法 | |
| JP2004004782A (ja) | 画像表示装置 | |
| JP2001042819A (ja) | 階調表示方法、及び階調表示装置 | |
| KR100432667B1 (ko) | 플라즈마 디스플레이 패널의 계조 표시 방법 및 그 장치 | |
| JP2002268604A (ja) | プラズマディスプレイパネルの階調表示処理装置及び処理方法 | |
| JP2002258796A (ja) | ディスプレイ装置 | |
| JPH10254402A (ja) | 画像表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051209 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080825 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090106 |