JP2003016127A - Ｌｓｉチップの最適サイズ決定方法およびその装置 - Google Patents
Ｌｓｉチップの最適サイズ決定方法およびその装置Info
- Publication number
- JP2003016127A JP2003016127A JP2001201099A JP2001201099A JP2003016127A JP 2003016127 A JP2003016127 A JP 2003016127A JP 2001201099 A JP2001201099 A JP 2001201099A JP 2001201099 A JP2001201099 A JP 2001201099A JP 2003016127 A JP2003016127 A JP 2003016127A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- mask
- transfer
- lsi
- theoretical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 理論チップ数および転写回数等を確認するこ
とができるＬＳＩチップの最適サイズ決定装置を得る。 【解決手段】 マスク上チップ構成算出手段３により算
出されたマスク上のチップ構成とウエハライン情報保持
部４の情報とに応じて理論チップ数を算出する理論チッ
プ数算出手段５と、マスク上チップ構成算出手段３によ
り算出されたマスク上のチップ構成と理論チップ数算出
手段５により算出された理論チップ数とに応じてウエハ
上にマスク上のレイアウトパターンを転写する回数を算
出する転写回数算出手段６と、算出された理論チップ数
および転写回数を表示する表示部９とを備えた。
とができるＬＳＩチップの最適サイズ決定装置を得る。 【解決手段】 マスク上チップ構成算出手段３により算
出されたマスク上のチップ構成とウエハライン情報保持
部４の情報とに応じて理論チップ数を算出する理論チッ
プ数算出手段５と、マスク上チップ構成算出手段３によ
り算出されたマスク上のチップ構成と理論チップ数算出
手段５により算出された理論チップ数とに応じてウエハ
上にマスク上のレイアウトパターンを転写する回数を算
出する転写回数算出手段６と、算出された理論チップ数
および転写回数を表示する表示部９とを備えた。
Description
【０００１】
【発明の属する技術分野】この発明は、ＬＳＩの設計に
あたり、理論チップ数からのコストと転写回数からのウ
エハプロセスのスループットとの両面を考慮した最適な
ＬＳＩチップサイズを決定するＬＳＩチップの最適サイ
ズ決定方法およびその装置に関するものである。
あたり、理論チップ数からのコストと転写回数からのウ
エハプロセスのスループットとの両面を考慮した最適な
ＬＳＩチップサイズを決定するＬＳＩチップの最適サイ
ズ決定方法およびその装置に関するものである。
【０００２】
【従来の技術】図１６は従来のＬＳＩチップの最適サイ
ズ決定装置を示す構成図であり、図において、１はＬＳ
Ｉチップのサイズ等が登録されたＬＳＩチップサイズ情
報保持部、２はマスクサイズ毎の有効な領域が登録され
たマスク上制限情報保持部、３はマスク上のチップ構成
を算出するマスク上チップ構成算出手段、４はウエハラ
インの有効な領域が登録されたウエハライン情報保持
部、５は理論チップ数を算出する理論チップ数算出手
段、９は保持された情報および算出された結果を表示す
る表示部である。図１７は従来のマスクおよびウエハ上
でのＬＳＩチップを示す説明図である。
ズ決定装置を示す構成図であり、図において、１はＬＳ
Ｉチップのサイズ等が登録されたＬＳＩチップサイズ情
報保持部、２はマスクサイズ毎の有効な領域が登録され
たマスク上制限情報保持部、３はマスク上のチップ構成
を算出するマスク上チップ構成算出手段、４はウエハラ
インの有効な領域が登録されたウエハライン情報保持
部、５は理論チップ数を算出する理論チップ数算出手
段、９は保持された情報および算出された結果を表示す
る表示部である。図１７は従来のマスクおよびウエハ上
でのＬＳＩチップを示す説明図である。
【０００３】次に動作について説明する。ＬＳＩ製造に
必要なマスクは、図１７（ａ）に示すように、ＬＳＩチ
ップと、ダイシングライン（アセンブリ時に切られる部
分で、ウエハプロセス用アラインメントマークを配置し
ている）とを組み合わせて１枚のマスクを構成してい
る。図１７（ｂ）に示すように、マスク上のパターンを
ウエハに転写しては移動を繰り返していき、ウエハ上に
ＬＳＩのパターンを敷き詰めていく。
必要なマスクは、図１７（ａ）に示すように、ＬＳＩチ
ップと、ダイシングライン（アセンブリ時に切られる部
分で、ウエハプロセス用アラインメントマークを配置し
ている）とを組み合わせて１枚のマスクを構成してい
る。図１７（ｂ）に示すように、マスク上のパターンを
ウエハに転写しては移動を繰り返していき、ウエハ上に
ＬＳＩのパターンを敷き詰めていく。
【０００４】図１６に示したＬＳＩチップの最適サイズ
決定装置において、マスク上チップ構成算出手段３は、
ＬＳＩチップサイズ情報保持部１からＬＳＩチップのサ
イズ、ウエハライン名、マスクのサイズ（例えば、５イ
ンチマスク、６インチマスク）と、マスク上制限情報保
持部２からマスクサイズ毎の有効な領域（転写すること
が可能なマスク上の領域）とをそれぞれ入力し、ＬＳＩ
チップのサイズ、マスクのサイズ、およびマスクの有効
な領域に応じて、マスク上のチップ構成を算出する。こ
こで、マスク上のチップ構成とは、例えば、ＬＳＩチッ
プをＸ方向に２つ、Ｙ方向に３つ配置する等である。ま
た、理論チップ数算出手段５は、その算出されたマスク
上のチップ構成と、ウエハライン情報保持部４からウエ
ハラインの有効な領域（ウエハラインによって１枚のウ
エハで使用可能な領域が異なるため、その領域が記述さ
れた情報）とをそれぞれ入力し、使用するウエハライン
のウエハ上チップ構成を決定した後、理論チップ数（Ｌ
ＳＩチップの数）を算出し、その理論チップ数を表示部
９に表示して終了する。
決定装置において、マスク上チップ構成算出手段３は、
ＬＳＩチップサイズ情報保持部１からＬＳＩチップのサ
イズ、ウエハライン名、マスクのサイズ（例えば、５イ
ンチマスク、６インチマスク）と、マスク上制限情報保
持部２からマスクサイズ毎の有効な領域（転写すること
が可能なマスク上の領域）とをそれぞれ入力し、ＬＳＩ
チップのサイズ、マスクのサイズ、およびマスクの有効
な領域に応じて、マスク上のチップ構成を算出する。こ
こで、マスク上のチップ構成とは、例えば、ＬＳＩチッ
プをＸ方向に２つ、Ｙ方向に３つ配置する等である。ま
た、理論チップ数算出手段５は、その算出されたマスク
上のチップ構成と、ウエハライン情報保持部４からウエ
ハラインの有効な領域（ウエハラインによって１枚のウ
エハで使用可能な領域が異なるため、その領域が記述さ
れた情報）とをそれぞれ入力し、使用するウエハライン
のウエハ上チップ構成を決定した後、理論チップ数（Ｌ
ＳＩチップの数）を算出し、その理論チップ数を表示部
９に表示して終了する。
【０００５】
【発明が解決しようとする課題】従来のＬＳＩチップの
最適サイズ決定装置は以上のように構成されているの
で、ＬＳＩ製造のコストを削減するためには、理論チッ
プ数が多くなるようなチップサイズで、かつ、マスク上
のパターンをウエハに転写する回数を最小にする必要が
ある（転写回数の増加によりウエハプロセス期間が長く
なるのを防ぐため）。しかしながら、従来の装置におい
て、設計者は、理論チップ数は確認できたが、転写回数
は確認することができなかったため、理論チップ数が多
く、かつ転写回数を最小にするチップ構成であることを
判断することができないなどの課題があった。
最適サイズ決定装置は以上のように構成されているの
で、ＬＳＩ製造のコストを削減するためには、理論チッ
プ数が多くなるようなチップサイズで、かつ、マスク上
のパターンをウエハに転写する回数を最小にする必要が
ある（転写回数の増加によりウエハプロセス期間が長く
なるのを防ぐため）。しかしながら、従来の装置におい
て、設計者は、理論チップ数は確認できたが、転写回数
は確認することができなかったため、理論チップ数が多
く、かつ転写回数を最小にするチップ構成であることを
判断することができないなどの課題があった。
【０００６】この発明は上記のような課題を解決するた
めになされたもので、設計者は、理論チップ数、および
転写回数等を確認することができるＬＳＩチップの最適
サイズ決定方法およびその装置を得ることを目的とす
る。
めになされたもので、設計者は、理論チップ数、および
転写回数等を確認することができるＬＳＩチップの最適
サイズ決定方法およびその装置を得ることを目的とす
る。
【０００７】
【課題を解決するための手段】この発明に係るＬＳＩチ
ップの最適サイズ決定方法は、マスク上チップ構成算出
工程により算出されたマスク上のチップ構成と理論チッ
プ数算出工程により算出された理論チップ数とに応じて
ウエハ上にマスク上のレイアウトパターンを転写する回
数を算出する転写回数算出工程と、マスク上チップ構成
算出工程により算出されたマスク上のチップ構成とプロ
セス方式別マーク情報とに応じてマーク配置可否を検証
するマーク配置検証工程とを備えたものである。
ップの最適サイズ決定方法は、マスク上チップ構成算出
工程により算出されたマスク上のチップ構成と理論チッ
プ数算出工程により算出された理論チップ数とに応じて
ウエハ上にマスク上のレイアウトパターンを転写する回
数を算出する転写回数算出工程と、マスク上チップ構成
算出工程により算出されたマスク上のチップ構成とプロ
セス方式別マーク情報とに応じてマーク配置可否を検証
するマーク配置検証工程とを備えたものである。
【０００８】この発明に係るＬＳＩチップの最適サイズ
決定装置は、マスク上チップ構成算出手段により算出さ
れたマスク上のチップ構成と理論チップ数算出手段によ
り算出された理論チップ数とに応じてウエハ上にマスク
上のレイアウトパターンを転写する回数を算出する転写
回数算出手段と、マスク上チップ構成算出手段により算
出されたマスク上のチップ構成とプロセス方式別マーク
情報保持部の情報とに応じてマーク配置可否を検証する
マーク配置検証手段と、保持された情報および算出また
は検証された結果のうちのいずれかを表示する表示部と
を備えたものである。
決定装置は、マスク上チップ構成算出手段により算出さ
れたマスク上のチップ構成と理論チップ数算出手段によ
り算出された理論チップ数とに応じてウエハ上にマスク
上のレイアウトパターンを転写する回数を算出する転写
回数算出手段と、マスク上チップ構成算出手段により算
出されたマスク上のチップ構成とプロセス方式別マーク
情報保持部の情報とに応じてマーク配置可否を検証する
マーク配置検証手段と、保持された情報および算出また
は検証された結果のうちのいずれかを表示する表示部と
を備えたものである。
【０００９】この発明に係るＬＳＩチップの最適サイズ
決定装置は、ウエハ上の転写開始座標の最大値、最小
値、およびステップ値が登録された転写情報保持部と、
マスク上チップ構成算出手段により算出されたマスク上
のチップ構成と転写情報保持部の情報とに応じて転写開
始座標を算出する転写開始座標算出手段と、転写開始座
標算出手段により算出された転写開始座標毎に、理論チ
ップ数算出手段および転写回数算出手段を連続実行する
転写開始座標毎連続実行手段とを備えたものである。
決定装置は、ウエハ上の転写開始座標の最大値、最小
値、およびステップ値が登録された転写情報保持部と、
マスク上チップ構成算出手段により算出されたマスク上
のチップ構成と転写情報保持部の情報とに応じて転写開
始座標を算出する転写開始座標算出手段と、転写開始座
標算出手段により算出された転写開始座標毎に、理論チ
ップ数算出手段および転写回数算出手段を連続実行する
転写開始座標毎連続実行手段とを備えたものである。
【００１０】この発明に係るＬＳＩチップの最適サイズ
決定装置は、転写回数毎の処理時間、ウエハプロセスの
全体のコストと写真製版工程コストとの比率が登録され
た処理実績情報保持部と、理論チップ数算出手段により
算出された理論チップ数と転写回数算出手段により算出
された転写回数と処理実績情報保持部の情報とに応じて
評価値を算出するＬＳＩチップサイズ用評価値算出手段
とを備えたものである。
決定装置は、転写回数毎の処理時間、ウエハプロセスの
全体のコストと写真製版工程コストとの比率が登録され
た処理実績情報保持部と、理論チップ数算出手段により
算出された理論チップ数と転写回数算出手段により算出
された転写回数と処理実績情報保持部の情報とに応じて
評価値を算出するＬＳＩチップサイズ用評価値算出手段
とを備えたものである。
【００１１】この発明に係るＬＳＩチップの最適サイズ
決定装置は、マスク上チップ構成算出手段により算出さ
れたマスク上のチップ構成とウエハライン情報保持部の
情報とに応じてマスクからウエハへの転写時にＬＳＩチ
ップとして問題が生じるウエハ上のＬＳＩチップの数を
算出し、マスク上のＬＳＩチップの数と問題が生じるウ
エハ上のＬＳＩチップの数との比率を算出する比率算出
手段と、比率情報が登録された比率情報保持部と、比率
算出手段により算出された比率と比率情報保持部の情報
とに応じて理論チップ数を制限して算出する制限付理論
チップ数算出手段と、比率算出手段により算出された比
率と比率情報保持部の情報とに応じて転写回数を制限し
て算出する制限付転写回数算出手段と、比率算出手段、
制限付理論チップ数算出手段および制限付転写回数算出
手段を転写毎に連続実行する転写毎連続実行手段とを備
えたものである。
決定装置は、マスク上チップ構成算出手段により算出さ
れたマスク上のチップ構成とウエハライン情報保持部の
情報とに応じてマスクからウエハへの転写時にＬＳＩチ
ップとして問題が生じるウエハ上のＬＳＩチップの数を
算出し、マスク上のＬＳＩチップの数と問題が生じるウ
エハ上のＬＳＩチップの数との比率を算出する比率算出
手段と、比率情報が登録された比率情報保持部と、比率
算出手段により算出された比率と比率情報保持部の情報
とに応じて理論チップ数を制限して算出する制限付理論
チップ数算出手段と、比率算出手段により算出された比
率と比率情報保持部の情報とに応じて転写回数を制限し
て算出する制限付転写回数算出手段と、比率算出手段、
制限付理論チップ数算出手段および制限付転写回数算出
手段を転写毎に連続実行する転写毎連続実行手段とを備
えたものである。
【００１２】この発明に係るＬＳＩチップの最適サイズ
決定装置は、ウエハプロセス用マーク配置の優先順位、
プロセス方式別のプロセス用マークの数、およびマーク
のサイズが登録されたマーク配置優先順位情報保持部
と、マーク配置優先順位情報保持部のウエハプロセス用
マーク配置の優先順位毎に、転写開始座標算出手段、転
写毎連続実行手段、ＬＳＩチップサイズ用評価値算出手
段、およびマーク配置検証手段を連続実行するマーク配
置優先順位毎連続実行手段とを備えたものである。
決定装置は、ウエハプロセス用マーク配置の優先順位、
プロセス方式別のプロセス用マークの数、およびマーク
のサイズが登録されたマーク配置優先順位情報保持部
と、マーク配置優先順位情報保持部のウエハプロセス用
マーク配置の優先順位毎に、転写開始座標算出手段、転
写毎連続実行手段、ＬＳＩチップサイズ用評価値算出手
段、およびマーク配置検証手段を連続実行するマーク配
置優先順位毎連続実行手段とを備えたものである。
【００１３】この発明に係るＬＳＩチップの最適サイズ
決定装置は、ＬＳＩチップのサイズの最大値、最小値、
ステップ値に応じてＬＳＩチップのサイズの組み合わせ
を算出するＬＳＩチップサイズ組み合わせ算出手段と、
ＬＳＩチップサイズ組み合わせ算出手段により算出され
たＬＳＩチップのサイズの組み合わせ毎に、マスク上チ
ップ構成算出手段およびマーク配置優先順位毎連続実行
手段を連続実行するＬＳＩチップサイズ組み合わせ毎連
続実行手段とを備えたものである。
決定装置は、ＬＳＩチップのサイズの最大値、最小値、
ステップ値に応じてＬＳＩチップのサイズの組み合わせ
を算出するＬＳＩチップサイズ組み合わせ算出手段と、
ＬＳＩチップサイズ組み合わせ算出手段により算出され
たＬＳＩチップのサイズの組み合わせ毎に、マスク上チ
ップ構成算出手段およびマーク配置優先順位毎連続実行
手段を連続実行するＬＳＩチップサイズ組み合わせ毎連
続実行手段とを備えたものである。
【００１４】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるＬ
ＳＩチップの最適サイズ決定装置を示す構成図であり、
図において、１はＬＳＩチップのサイズ等が登録された
ＬＳＩチップサイズ情報保持部、２はマスクサイズ毎の
有効な領域が登録されたマスク上制限情報保持部、３は
マスク上のチップ構成を算出するマスク上チップ構成算
出手段、４はウエハラインの有効な領域が登録されたウ
エハライン情報保持部、５は理論チップ数を算出する理
論チップ数算出手段である。６はウエハ上にマスク上の
レイアウトパターンを転写する回数を算出する転写回数
算出手段、７はプロセス方式別のマーク情報が登録され
たプロセス方式別マーク情報保持部、８はマーク配置可
否を検証するマーク配置検証手段、９は保持された情報
および算出された結果を表示する表示部である。図２は
この発明の実施の形態１による表示部による表示例を示
す説明図である。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるＬ
ＳＩチップの最適サイズ決定装置を示す構成図であり、
図において、１はＬＳＩチップのサイズ等が登録された
ＬＳＩチップサイズ情報保持部、２はマスクサイズ毎の
有効な領域が登録されたマスク上制限情報保持部、３は
マスク上のチップ構成を算出するマスク上チップ構成算
出手段、４はウエハラインの有効な領域が登録されたウ
エハライン情報保持部、５は理論チップ数を算出する理
論チップ数算出手段である。６はウエハ上にマスク上の
レイアウトパターンを転写する回数を算出する転写回数
算出手段、７はプロセス方式別のマーク情報が登録され
たプロセス方式別マーク情報保持部、８はマーク配置可
否を検証するマーク配置検証手段、９は保持された情報
および算出された結果を表示する表示部である。図２は
この発明の実施の形態１による表示部による表示例を示
す説明図である。
【００１５】次に動作について説明する。図１に示した
ＬＳＩチップの最適サイズ決定装置において、マスク上
チップ構成算出手段３は、ＬＳＩチップサイズ情報保持
部１からＬＳＩチップのサイズ、ウエハライン名、マス
クのサイズ（例えば、５インチマスク、６インチマス
ク）と、マスク上制限情報保持部２からマスクサイズ毎
の有効な領域（転写することが可能なマスク上の領域）
とをそれぞれ入力し、ＬＳＩチップのサイズ、マスクの
サイズ、およびマスクの有効な領域に応じて、マスク上
のチップ構成を算出する（マスク上チップ構成算出工
程）。例えば、ＬＳＩチップのサイズが１００００×１
００００μｍ、マスク上制限情報が２５０００×２１０
００μｍ（６インチマスクの使用可能な領域）の場合、
マスク上のチップ構成は２×２となる（Ｘ方向：２５０
００÷１００００＝２．５、Ｙ方向：２１０００÷１０
０００＝２．１で、少数点以下を切り捨てて２×２とな
る）。また、理論チップ数算出手段５は、その算出され
たマスク上のチップ構成と、ウエハライン情報保持部４
からウエハラインの有効な領域（ウエハラインによって
１枚のウエハで使用可能な領域が異なるため、その領域
が記述された情報）とをそれぞれ入力し、使用するウエ
ハラインのウエハ上チップ構成を決定した後、理論チッ
プ数（ＬＳＩチップの数）を算出する（理論チップ数算
出工程）。さらに、転写回数算出手段６は、マスク上チ
ップ構成算出手段３によって算出されたマスク上のチッ
プ構成と、理論チップ数算出手段５によって算出された
理論チップ数とをそれぞれ入力し、マスク上のチップ構
成でウエハに何度転写しなければならないか、その転写
回数を算出する（転写回数算出工程）。さらに、マーク
配置検証手段８は、マスク上チップ構成算出手段３によ
って算出されたマスク上のチップ構成と、プロセス方式
別マーク情報保持部７から、プロセス方式別のダイシン
グラインに配置する位置合わせ用のウエハプロセス用の
マーク名、マークのサイズ、マスク上での配置位置とを
それぞれ入力し、全てのウエハプロセス用のマークが配
置できるかどうかのマーク配置可否を検証する（マーク
配置検証工程）。表示部９は、図２に示すように、上記
保持された情報および上記算出された結果に応じて、例
えば、ＬＳＩチップのサイズ（Ｘ，Ｙ）、理論チップ
数、転写回数、およびマーク配置可否を表示して終了す
る。
ＬＳＩチップの最適サイズ決定装置において、マスク上
チップ構成算出手段３は、ＬＳＩチップサイズ情報保持
部１からＬＳＩチップのサイズ、ウエハライン名、マス
クのサイズ（例えば、５インチマスク、６インチマス
ク）と、マスク上制限情報保持部２からマスクサイズ毎
の有効な領域（転写することが可能なマスク上の領域）
とをそれぞれ入力し、ＬＳＩチップのサイズ、マスクの
サイズ、およびマスクの有効な領域に応じて、マスク上
のチップ構成を算出する（マスク上チップ構成算出工
程）。例えば、ＬＳＩチップのサイズが１００００×１
００００μｍ、マスク上制限情報が２５０００×２１０
００μｍ（６インチマスクの使用可能な領域）の場合、
マスク上のチップ構成は２×２となる（Ｘ方向：２５０
００÷１００００＝２．５、Ｙ方向：２１０００÷１０
０００＝２．１で、少数点以下を切り捨てて２×２とな
る）。また、理論チップ数算出手段５は、その算出され
たマスク上のチップ構成と、ウエハライン情報保持部４
からウエハラインの有効な領域（ウエハラインによって
１枚のウエハで使用可能な領域が異なるため、その領域
が記述された情報）とをそれぞれ入力し、使用するウエ
ハラインのウエハ上チップ構成を決定した後、理論チッ
プ数（ＬＳＩチップの数）を算出する（理論チップ数算
出工程）。さらに、転写回数算出手段６は、マスク上チ
ップ構成算出手段３によって算出されたマスク上のチッ
プ構成と、理論チップ数算出手段５によって算出された
理論チップ数とをそれぞれ入力し、マスク上のチップ構
成でウエハに何度転写しなければならないか、その転写
回数を算出する（転写回数算出工程）。さらに、マーク
配置検証手段８は、マスク上チップ構成算出手段３によ
って算出されたマスク上のチップ構成と、プロセス方式
別マーク情報保持部７から、プロセス方式別のダイシン
グラインに配置する位置合わせ用のウエハプロセス用の
マーク名、マークのサイズ、マスク上での配置位置とを
それぞれ入力し、全てのウエハプロセス用のマークが配
置できるかどうかのマーク配置可否を検証する（マーク
配置検証工程）。表示部９は、図２に示すように、上記
保持された情報および上記算出された結果に応じて、例
えば、ＬＳＩチップのサイズ（Ｘ，Ｙ）、理論チップ
数、転写回数、およびマーク配置可否を表示して終了す
る。
【００１６】以上のように、この実施の形態１によれ
ば、ＬＳＩチップのサイズ、ウエハライン名、マスクの
サイズから、理論チップ数、転写回数、およびマーク配
置可否を表示することで、設計者は、理論チップ数、転
写回数、およびマーク配置可否等を確認することができ
る。なお、ＬＳＩチップの開発初期での信頼性評価、
量産展開、他により理論チップ数を優先するか、転写
回数（ウエハプロセスのスループット）を優先させるか
が変ってくる。また、ウエハプロセス用のマークが配置
できないとＬＳＩは製造できない。
ば、ＬＳＩチップのサイズ、ウエハライン名、マスクの
サイズから、理論チップ数、転写回数、およびマーク配
置可否を表示することで、設計者は、理論チップ数、転
写回数、およびマーク配置可否等を確認することができ
る。なお、ＬＳＩチップの開発初期での信頼性評価、
量産展開、他により理論チップ数を優先するか、転写
回数（ウエハプロセスのスループット）を優先させるか
が変ってくる。また、ウエハプロセス用のマークが配置
できないとＬＳＩは製造できない。
【００１７】実施の形態２．図３はこの発明の実施の形
態２によるＬＳＩチップの最適サイズ決定装置を示す構
成図であり、図において、１０はウエハ上の転写開始座
標の最大値、最小値、およびステップ値が登録された転
写情報保持部、１１は転写開始座標を算出する転写開始
座標算出手段、１２はそれら算出された転写開始座標が
保持される転写開始座標保持部、１３はそれら算出され
た転写開始座標毎に、理論チップ数算出手段５および転
写回数算出手段６を連続実行する転写開始座標毎連続実
行手段である。その他の構成については、図１と同一で
ある。図４はこの発明の実施の形態２による表示部によ
る表示例を示す説明図であり、図５はこの発明の実施の
形態２によるウエハとマスクの関係を示す説明図であ
る。
態２によるＬＳＩチップの最適サイズ決定装置を示す構
成図であり、図において、１０はウエハ上の転写開始座
標の最大値、最小値、およびステップ値が登録された転
写情報保持部、１１は転写開始座標を算出する転写開始
座標算出手段、１２はそれら算出された転写開始座標が
保持される転写開始座標保持部、１３はそれら算出され
た転写開始座標毎に、理論チップ数算出手段５および転
写回数算出手段６を連続実行する転写開始座標毎連続実
行手段である。その他の構成については、図１と同一で
ある。図４はこの発明の実施の形態２による表示部によ
る表示例を示す説明図であり、図５はこの発明の実施の
形態２によるウエハとマスクの関係を示す説明図であ
る。
【００１８】次に動作について説明する。図３に示した
ＬＳＩチップの最適サイズ決定装置において、マスク上
チップ構成算出手段３は、マスク上のチップ構成を算出
する。転写開始座標算出手段１１は、その算出されたマ
スク上のチップ構成と、転写情報保持部１０からウエハ
上の転写開始座標の最大値、最小値（例えば、最大値：
１００，１００、最小値：−１００，−１００）、およ
びこの座標を変更させるステップ値（例えば、１００μ
ｍ）とをそれぞれ入力して、図５に示すようにして、ウ
エハ上の転写開始座標を算出する。例えば、転写開始座
標の最大値が１００，１００、最小値が−１００，−１
００、ステップ値が１００μｍの場合、転写開始座標と
して、１００，１００、１００，０、０，１０
０、０，０、−１００，０、０，−１００、−
１００，−１００、を算出する。算出された転写開始座
標は、転写開始座標保持部１２に保持される。次に、転
写開始座標毎連続実行手段１３は、転写開始座標保持部
１２に保持された転写開始座標毎に、理論チップ数算出
手段５および転写回数算出手段６を連続実行し、転写開
始座標毎の理論チップ数および転写回数を算出する。ま
た、転写開始座標毎連続実行手段１３とは別に、マーク
配置検証手段８は、全てのウエハプロセス用のマークが
配置できるかどうかのマーク配置可否を検証する。表示
部９は、図４に示すように、上記保持された情報および
上記算出された結果に応じて、例えば、転写開始座標、
ＬＳＩチップのサイズ（Ｘ，Ｙ）、理論チップ数、転写
回数、およびマーク配置可否を表示して終了する。
ＬＳＩチップの最適サイズ決定装置において、マスク上
チップ構成算出手段３は、マスク上のチップ構成を算出
する。転写開始座標算出手段１１は、その算出されたマ
スク上のチップ構成と、転写情報保持部１０からウエハ
上の転写開始座標の最大値、最小値（例えば、最大値：
１００，１００、最小値：−１００，−１００）、およ
びこの座標を変更させるステップ値（例えば、１００μ
ｍ）とをそれぞれ入力して、図５に示すようにして、ウ
エハ上の転写開始座標を算出する。例えば、転写開始座
標の最大値が１００，１００、最小値が−１００，−１
００、ステップ値が１００μｍの場合、転写開始座標と
して、１００，１００、１００，０、０，１０
０、０，０、−１００，０、０，−１００、−
１００，−１００、を算出する。算出された転写開始座
標は、転写開始座標保持部１２に保持される。次に、転
写開始座標毎連続実行手段１３は、転写開始座標保持部
１２に保持された転写開始座標毎に、理論チップ数算出
手段５および転写回数算出手段６を連続実行し、転写開
始座標毎の理論チップ数および転写回数を算出する。ま
た、転写開始座標毎連続実行手段１３とは別に、マーク
配置検証手段８は、全てのウエハプロセス用のマークが
配置できるかどうかのマーク配置可否を検証する。表示
部９は、図４に示すように、上記保持された情報および
上記算出された結果に応じて、例えば、転写開始座標、
ＬＳＩチップのサイズ（Ｘ，Ｙ）、理論チップ数、転写
回数、およびマーク配置可否を表示して終了する。
【００１９】以上のように、この実施の形態２によれ
ば、ＬＳＩチップのサイズ、ウエハライン名、マスクの
サイズから、転写位置毎の理論チップ数、転写回数、お
よびマーク配置可否を表示することで、設計者は、入力
となるＬＳＩチップサイズでは、どの転写位置が最適か
を確認することができる。
ば、ＬＳＩチップのサイズ、ウエハライン名、マスクの
サイズから、転写位置毎の理論チップ数、転写回数、お
よびマーク配置可否を表示することで、設計者は、入力
となるＬＳＩチップサイズでは、どの転写位置が最適か
を確認することができる。
【００２０】実施の形態３．図６はこの発明の実施の形
態３によるＬＳＩチップの最適サイズ決定装置を示す構
成図であり、図において、１４は転写回数毎の処理時
間、ウエハプロセスの全体のコストと写真製版工程コス
トとの比率が登録された処理実績情報保持部、１５は最
適なＬＳＩチップのサイズであるかどうかの評価値を算
出するＬＳＩチップサイズ用評価値算出手段である。そ
の他の構成については、図３と同一である。図７はこの
発明の実施の形態３による表示部による表示例を示す説
明図であり、図８はこの発明の実施の形態３による処理
実績情報を示す説明図である。
態３によるＬＳＩチップの最適サイズ決定装置を示す構
成図であり、図において、１４は転写回数毎の処理時
間、ウエハプロセスの全体のコストと写真製版工程コス
トとの比率が登録された処理実績情報保持部、１５は最
適なＬＳＩチップのサイズであるかどうかの評価値を算
出するＬＳＩチップサイズ用評価値算出手段である。そ
の他の構成については、図３と同一である。図７はこの
発明の実施の形態３による表示部による表示例を示す説
明図であり、図８はこの発明の実施の形態３による処理
実績情報を示す説明図である。
【００２１】次に動作について説明する。図６に示した
ＬＳＩチップの最適サイズ決定装置において、転写開始
座標毎連続実行手段１３は、転写開始座標保持部１２に
保持された転写開始座標毎に、理論チップ数算出手段
５、転写回数算出手段６、およびＬＳＩチップサイズ用
評価値算出手段１５を連続実行する。このＬＳＩチップ
サイズ用評価値算出手段１５は、転写開始座標毎に、理
論チップ数算出手段５により算出された理論チップ数
と、転写回数算出手段６により算出された転写回数と、
処理実績情報保持部１４から図８に示すような転写回数
毎の処理時間、ウエハプロセスの全体のコストと写真製
版工程コストとの比率とをそれぞれ入力して、下記の式
から評価値を算出する。 評価値Ｅ＝Ｔ×（１−Ｃａ） Ｃａ＝（Ｃ−１）×Ｒ Ｃ＝０．５×（Ｔａ＋１） Ｔ ：理論チップ数 Ｒ ：ウエハプロセスの全体のコストと写真製版工程コ
ストとの比率（ウエハラインの実績によって異なる） Ｔａ：転写回数により求められる処理時間（ウエハライ
ンの実績によって異なる）
ＬＳＩチップの最適サイズ決定装置において、転写開始
座標毎連続実行手段１３は、転写開始座標保持部１２に
保持された転写開始座標毎に、理論チップ数算出手段
５、転写回数算出手段６、およびＬＳＩチップサイズ用
評価値算出手段１５を連続実行する。このＬＳＩチップ
サイズ用評価値算出手段１５は、転写開始座標毎に、理
論チップ数算出手段５により算出された理論チップ数
と、転写回数算出手段６により算出された転写回数と、
処理実績情報保持部１４から図８に示すような転写回数
毎の処理時間、ウエハプロセスの全体のコストと写真製
版工程コストとの比率とをそれぞれ入力して、下記の式
から評価値を算出する。 評価値Ｅ＝Ｔ×（１−Ｃａ） Ｃａ＝（Ｃ−１）×Ｒ Ｃ＝０．５×（Ｔａ＋１） Ｔ ：理論チップ数 Ｒ ：ウエハプロセスの全体のコストと写真製版工程コ
ストとの比率（ウエハラインの実績によって異なる） Ｔａ：転写回数により求められる処理時間（ウエハライ
ンの実績によって異なる）
【００２２】例えば、写真製版工程コストがウエハプロ
セスの全体のコストの１／４をしめている場合は、Ｒ＝
０．２５となり、転写回数８０の時の相対値が１となる
ウエハラインでは、ＬＳＩチップのサイズが１００００
×１００００μｍの場合、評価値Ｅは以下のようにな
る。なお、評価値Ｅは、その値が高いほど、最適なＬＳ
Ｉチップのサイズとなる。 評価値Ｅ＝２６０ Ｔａ＝１（転写回数が８０回のため） Ｃ ＝０．５×（１＋１） Ｃａ＝（１−１）×０．２５ ∴Ｅ ＝２６０×（１−０） 表示部９は、図７に示すように、上記保持された情報お
よび上記算出された結果に応じて、例えば、転写開始座
標、ＬＳＩチップのサイズ（Ｘ，Ｙ）、理論チップ数、
転写回数、マーク配置可否、およびＬＳＩチップの評価
値を表示して終了する。
セスの全体のコストの１／４をしめている場合は、Ｒ＝
０．２５となり、転写回数８０の時の相対値が１となる
ウエハラインでは、ＬＳＩチップのサイズが１００００
×１００００μｍの場合、評価値Ｅは以下のようにな
る。なお、評価値Ｅは、その値が高いほど、最適なＬＳ
Ｉチップのサイズとなる。 評価値Ｅ＝２６０ Ｔａ＝１（転写回数が８０回のため） Ｃ ＝０．５×（１＋１） Ｃａ＝（１−１）×０．２５ ∴Ｅ ＝２６０×（１−０） 表示部９は、図７に示すように、上記保持された情報お
よび上記算出された結果に応じて、例えば、転写開始座
標、ＬＳＩチップのサイズ（Ｘ，Ｙ）、理論チップ数、
転写回数、マーク配置可否、およびＬＳＩチップの評価
値を表示して終了する。
【００２３】以上のように、この実施の形態３によれ
ば、ＬＳＩチップのサイズ、ウエハライン名、マスクの
サイズから、転写位置毎の理論チップ数、転写回数、マ
ーク配置可否、およびＬＳＩチップの評価値を表示する
ことで、設計者は、入力となるＬＳＩチップサイズで
の、理論チップ数とウエハプロセスのスループットとを
考慮した評価値を確認することができる。
ば、ＬＳＩチップのサイズ、ウエハライン名、マスクの
サイズから、転写位置毎の理論チップ数、転写回数、マ
ーク配置可否、およびＬＳＩチップの評価値を表示する
ことで、設計者は、入力となるＬＳＩチップサイズで
の、理論チップ数とウエハプロセスのスループットとを
考慮した評価値を確認することができる。
【００２４】実施の形態４．図９はこの発明の実施の形
態４によるＬＳＩチップの最適サイズ決定装置を示す構
成図であり、図において、１６は転写開始座標保持部１
２に保持された転写開始座標毎の転写情報を保持する転
写情報保持部、１７はマスク上のＬＳＩチップの数と問
題が生じるウエハ上のＬＳＩチップの数との比率を算出
する比率算出手段、１８は比率情報が登録された比率情
報保持部、１９は算出された比率と比率情報とに応じて
理論チップ数を制限して算出する制限付理論チップ数算
出手段、２０は算出された比率と比率情報とに応じて転
写回数を制限して算出する制限付転写回数算出手段、２
１は比率算出手段１７、制限付理論チップ数算出手段１
９および制限付転写回数算出手段２０を転写毎に連続実
行する転写毎連続実行手段である。その他の構成につい
ては、図６と同一である。図１０はこの発明の実施の形
態４による表示部による表示例を示す説明図であり、図
１１はこの発明の実施の形態４によるウエハ例を示す説
明図である。
態４によるＬＳＩチップの最適サイズ決定装置を示す構
成図であり、図において、１６は転写開始座標保持部１
２に保持された転写開始座標毎の転写情報を保持する転
写情報保持部、１７はマスク上のＬＳＩチップの数と問
題が生じるウエハ上のＬＳＩチップの数との比率を算出
する比率算出手段、１８は比率情報が登録された比率情
報保持部、１９は算出された比率と比率情報とに応じて
理論チップ数を制限して算出する制限付理論チップ数算
出手段、２０は算出された比率と比率情報とに応じて転
写回数を制限して算出する制限付転写回数算出手段、２
１は比率算出手段１７、制限付理論チップ数算出手段１
９および制限付転写回数算出手段２０を転写毎に連続実
行する転写毎連続実行手段である。その他の構成につい
ては、図６と同一である。図１０はこの発明の実施の形
態４による表示部による表示例を示す説明図であり、図
１１はこの発明の実施の形態４によるウエハ例を示す説
明図である。
【００２５】次に動作について説明する。図９に示した
ＬＳＩチップの最適サイズ決定装置において、転写開始
座標毎連続実行手段１３は、転写開始座標保持部１２に
保持された転写開始座標毎に、転写毎連続実行手段２
１、およびＬＳＩチップサイズ用評価値算出手段１５を
連続実行する。この時、まず、転写情報保持部１６は、
転写開始座標保持部１２に保持された転写開始座標毎
に、制限付理論チップ数算出手段１９および制限付転写
回数算出手段２０が実行されることにより、それらの算
出結果から転写開始座標毎に複数回転写した時のそれぞ
れの座標となる転写情報を保持する。この転写情報を算
出する機能は、制限付転写回数算出手段２０に設けてお
けば良い。その後、転写毎連続実行手段２１は、比率算
出手段１７、制限付理論チップ数算出手段１９および制
限付転写回数算出手段２０をその転写情報保持部１６に
保持された転写毎に連続実行する。なお、マスク上チッ
プ構成算出手段３は、マスク上のチップ構成と共に、マ
スク上のＬＳＩチップの数Ｎを算出するものとする。比
率算出手段１７は、マスク上チップ構成算出手段３によ
り算出されたマスク上のチップ構成と、ウエハライン情
報保持部４からウエハラインの有効な領域（ウエハライ
ンによって１枚のウエハで使用可能な領域が異なるた
め、その領域が記述された情報）とをそれぞれ入力し、
マスクからウエハへの転写時にＬＳＩチップとして問題
が生じる（マスクからウエハの端に転写した場合に、ウ
エハの形状が丸いために、レイアウトパターンの一部分
が欠けて、ＬＳＩチップとして使用できない部分が生じ
る）ウエハ上のＬＳＩチップの数Ｘを算出し、さらに、
マスク上チップ構成算出手段３により算出されたマスク
上のＬＳＩチップの数Ｎと、問題が生じるウエハ上のＬ
ＳＩチップの数Ｘとの比率Ｘ／Ｎを算出する。制限付理
論チップ数算出手段１９は、その算出された比率Ｘ／Ｎ
と、比率情報保持部１８から転写するかを決定するため
の比率Ｐとをそれぞれ入力し、Ｐ＜Ｘ／Ｎの場合は、転
写しないようにして理論チップ数を制限して算出する。
また、制限付転写回数算出手段２０は、同様にＰ＜Ｘ／
Ｎの場合は、転写しないようにして転写回数を制限して
算出する。例えば、転写するかを決定するための比率Ｐ
が０．２、マスク上のＬＳＩチップの数Ｎが１０個、ウ
エハラインの制限として図１１に示すようにウエハ上で
ＬＳＩチップに使用できる領域（例えば、ウエハライン
は、ウエハ端から３ｍｍの領域は使用できない）があ
り、ウエハの端での転写で、ＬＳＩチップとして問題が
生じるウエハ上のＬＳＩチップの数Ｘが３個あるいは２
個の場合は転写せずに、Ｘが１個の場合は転写する。表
示部９は、図１０に示すように、上記保持された情報お
よび上記算出された結果に応じて、例えば、転写開始座
標、ＬＳＩチップのサイズ（Ｘ，Ｙ）、ＬＳＩチップと
して問題が生じるウエハ上のＬＳＩチップの数を考慮し
た理論チップ数、および転写回数、さらに、マーク配置
可否、ＬＳＩチップの評価値、および比率Ｐを表示して
終了する。
ＬＳＩチップの最適サイズ決定装置において、転写開始
座標毎連続実行手段１３は、転写開始座標保持部１２に
保持された転写開始座標毎に、転写毎連続実行手段２
１、およびＬＳＩチップサイズ用評価値算出手段１５を
連続実行する。この時、まず、転写情報保持部１６は、
転写開始座標保持部１２に保持された転写開始座標毎
に、制限付理論チップ数算出手段１９および制限付転写
回数算出手段２０が実行されることにより、それらの算
出結果から転写開始座標毎に複数回転写した時のそれぞ
れの座標となる転写情報を保持する。この転写情報を算
出する機能は、制限付転写回数算出手段２０に設けてお
けば良い。その後、転写毎連続実行手段２１は、比率算
出手段１７、制限付理論チップ数算出手段１９および制
限付転写回数算出手段２０をその転写情報保持部１６に
保持された転写毎に連続実行する。なお、マスク上チッ
プ構成算出手段３は、マスク上のチップ構成と共に、マ
スク上のＬＳＩチップの数Ｎを算出するものとする。比
率算出手段１７は、マスク上チップ構成算出手段３によ
り算出されたマスク上のチップ構成と、ウエハライン情
報保持部４からウエハラインの有効な領域（ウエハライ
ンによって１枚のウエハで使用可能な領域が異なるた
め、その領域が記述された情報）とをそれぞれ入力し、
マスクからウエハへの転写時にＬＳＩチップとして問題
が生じる（マスクからウエハの端に転写した場合に、ウ
エハの形状が丸いために、レイアウトパターンの一部分
が欠けて、ＬＳＩチップとして使用できない部分が生じ
る）ウエハ上のＬＳＩチップの数Ｘを算出し、さらに、
マスク上チップ構成算出手段３により算出されたマスク
上のＬＳＩチップの数Ｎと、問題が生じるウエハ上のＬ
ＳＩチップの数Ｘとの比率Ｘ／Ｎを算出する。制限付理
論チップ数算出手段１９は、その算出された比率Ｘ／Ｎ
と、比率情報保持部１８から転写するかを決定するため
の比率Ｐとをそれぞれ入力し、Ｐ＜Ｘ／Ｎの場合は、転
写しないようにして理論チップ数を制限して算出する。
また、制限付転写回数算出手段２０は、同様にＰ＜Ｘ／
Ｎの場合は、転写しないようにして転写回数を制限して
算出する。例えば、転写するかを決定するための比率Ｐ
が０．２、マスク上のＬＳＩチップの数Ｎが１０個、ウ
エハラインの制限として図１１に示すようにウエハ上で
ＬＳＩチップに使用できる領域（例えば、ウエハライン
は、ウエハ端から３ｍｍの領域は使用できない）があ
り、ウエハの端での転写で、ＬＳＩチップとして問題が
生じるウエハ上のＬＳＩチップの数Ｘが３個あるいは２
個の場合は転写せずに、Ｘが１個の場合は転写する。表
示部９は、図１０に示すように、上記保持された情報お
よび上記算出された結果に応じて、例えば、転写開始座
標、ＬＳＩチップのサイズ（Ｘ，Ｙ）、ＬＳＩチップと
して問題が生じるウエハ上のＬＳＩチップの数を考慮し
た理論チップ数、および転写回数、さらに、マーク配置
可否、ＬＳＩチップの評価値、および比率Ｐを表示して
終了する。
【００２６】以上のように、この実施の形態４によれ
ば、ＬＳＩチップのサイズ、ウエハライン名、マスクの
サイズから、設計者は、転写開始座標毎のＬＳＩチップ
として問題が生じるウエハ上のＬＳＩチップの数を考慮
した、理論チップ数、および転写回数等を確認すること
ができ、設計者は、入力となるウエハラインでの、不要
な転写を任意に削除した理論チップ数と転写回数を確認
することができる。
ば、ＬＳＩチップのサイズ、ウエハライン名、マスクの
サイズから、設計者は、転写開始座標毎のＬＳＩチップ
として問題が生じるウエハ上のＬＳＩチップの数を考慮
した、理論チップ数、および転写回数等を確認すること
ができ、設計者は、入力となるウエハラインでの、不要
な転写を任意に削除した理論チップ数と転写回数を確認
することができる。
【００２７】実施の形態５．図１２はこの発明の実施の
形態５によるＬＳＩチップの最適サイズ決定装置を示す
構成図であり、図において、２２はウエハプロセス用マ
ーク配置の優先順位、プロセス方式別のプロセス用マー
クの数、およびマークのサイズが登録されたマーク配置
優先順位情報保持部、２３はそのウエハプロセス用マー
ク配置の優先順位毎に、転写開始座標算出手段１１、転
写開始座標毎連続実行手段１３、およびマーク配置検証
手段８を連続実行するマーク配置優先順位毎連続実行手
段である。その他の構成については、図９と同一であ
る。図１３はこの発明の実施の形態５による表示部によ
る表示例を示す説明図である。
形態５によるＬＳＩチップの最適サイズ決定装置を示す
構成図であり、図において、２２はウエハプロセス用マ
ーク配置の優先順位、プロセス方式別のプロセス用マー
クの数、およびマークのサイズが登録されたマーク配置
優先順位情報保持部、２３はそのウエハプロセス用マー
ク配置の優先順位毎に、転写開始座標算出手段１１、転
写開始座標毎連続実行手段１３、およびマーク配置検証
手段８を連続実行するマーク配置優先順位毎連続実行手
段である。その他の構成については、図９と同一であ
る。図１３はこの発明の実施の形態５による表示部によ
る表示例を示す説明図である。
【００２８】次に動作について説明する。図１２に示し
たＬＳＩチップの最適サイズ決定装置において、マーク
配置優先順位情報保持部２２には、マーク配置の優先順
位毎（例えば、プロセス開発用のマーク配置、量産
用のマーク配置）に、マーク名、マークの数、マークの
サイズ、マスク上での配置位置がプロセス方式別に登録
され、マーク配置優先順位毎連続実行手段２３は、その
マーク配置の優先順位毎に、転写開始座標算出手段１
１、転写開始座標毎連続実行手段１３（転写毎連続実行
手段２１、およびＬＳＩチップサイズ用評価値算出手段
１５を含む）、およびマーク配置検証手段８を連続実行
する。表示部９は、図１３に示すように、上記保持され
た情報および上記算出された結果に応じて、例えば、転
写開始座標、ＬＳＩチップのサイズ（Ｘ，Ｙ）、理論チ
ップ数、転写回数、マーク配置可否、ＬＳＩチップの評
価値、比率、およびマーク配置ルールの優先順位を表示
して終了する。
たＬＳＩチップの最適サイズ決定装置において、マーク
配置優先順位情報保持部２２には、マーク配置の優先順
位毎（例えば、プロセス開発用のマーク配置、量産
用のマーク配置）に、マーク名、マークの数、マークの
サイズ、マスク上での配置位置がプロセス方式別に登録
され、マーク配置優先順位毎連続実行手段２３は、その
マーク配置の優先順位毎に、転写開始座標算出手段１
１、転写開始座標毎連続実行手段１３（転写毎連続実行
手段２１、およびＬＳＩチップサイズ用評価値算出手段
１５を含む）、およびマーク配置検証手段８を連続実行
する。表示部９は、図１３に示すように、上記保持され
た情報および上記算出された結果に応じて、例えば、転
写開始座標、ＬＳＩチップのサイズ（Ｘ，Ｙ）、理論チ
ップ数、転写回数、マーク配置可否、ＬＳＩチップの評
価値、比率、およびマーク配置ルールの優先順位を表示
して終了する。
【００２９】以上のように、この実施の形態５によれ
ば、ＬＳＩチップのサイズ、ウエハライン名、マスクの
サイズから、転写位置毎のＬＳＩチップとして問題が生
じるウエハ上のＬＳＩチップの数を考慮した、理論チッ
プ数、転写回数、ＬＳＩチップサイズ用評価値、マーク
配置優先順位毎のマーク配置可否等を確認することがで
き、設計者は、ＬＳＩ開発の目的である、例えば、プロ
セス開発、量産に合わせたウエハプロセス用マークの配
置可否を確認することができる。
ば、ＬＳＩチップのサイズ、ウエハライン名、マスクの
サイズから、転写位置毎のＬＳＩチップとして問題が生
じるウエハ上のＬＳＩチップの数を考慮した、理論チッ
プ数、転写回数、ＬＳＩチップサイズ用評価値、マーク
配置優先順位毎のマーク配置可否等を確認することがで
き、設計者は、ＬＳＩ開発の目的である、例えば、プロ
セス開発、量産に合わせたウエハプロセス用マークの配
置可否を確認することができる。
【００３０】実施の形態６．図１４はこの発明の実施の
形態６によるＬＳＩチップの最適サイズ決定装置を示す
構成図であり、図において、２４はＬＳＩチップのサイ
ズの組み合わせを算出するＬＳＩチップサイズ組み合わ
せ算出手段、２５はそれら算出されたＬＳＩチップのサ
イズの組み合わせを保持するＬＳＩチップサイズ組み合
わせ情報保持部、２６はそれら算出されたＬＳＩチップ
のサイズの組み合わせ毎に、マスク上チップ構成算出手
段３およびマーク配置優先順位毎連続実行手段２３を連
続実行するＬＳＩチップサイズ組み合わせ毎連続実行手
段である。その他の構成については、図１２と同一であ
る。図１５はこの発明の実施の形態６による表示部によ
る表示例を示す説明図である。
形態６によるＬＳＩチップの最適サイズ決定装置を示す
構成図であり、図において、２４はＬＳＩチップのサイ
ズの組み合わせを算出するＬＳＩチップサイズ組み合わ
せ算出手段、２５はそれら算出されたＬＳＩチップのサ
イズの組み合わせを保持するＬＳＩチップサイズ組み合
わせ情報保持部、２６はそれら算出されたＬＳＩチップ
のサイズの組み合わせ毎に、マスク上チップ構成算出手
段３およびマーク配置優先順位毎連続実行手段２３を連
続実行するＬＳＩチップサイズ組み合わせ毎連続実行手
段である。その他の構成については、図１２と同一であ
る。図１５はこの発明の実施の形態６による表示部によ
る表示例を示す説明図である。
【００３１】次に動作について説明する。図１４に示し
たＬＳＩチップの最適サイズ決定装置において、ＬＳＩ
チップサイズ情報保持部１には、ＬＳＩチップのサイズ
の最大値、最小値、ステップ値が登録されている。ＬＳ
Ｉチップサイズ組み合わせ算出手段２４は、そのＬＳＩ
チップサイズ情報保持部１からＬＳＩチップのサイズの
最大値、最小値、ステップ値を入力して、ＬＳＩチップ
のサイズの組み合わせを算出する。例えば、ＬＳＩチッ
プのサイズの最小値が９４００×９４００μｍ、最大値
が１０６００×１０６００μｍ、ステップ値が６００μ
ｍの場合、ＬＳＩチップのサイズの組み合わせは、１
００００×１００００μｍ、１０６００×９４００μ
ｍ、９４００×１０６００μｍとなる。ＬＳＩチップ
は、メモリ部の面積、ロジック部の面積が決められてい
るものが多いため、ＬＳＩチップの面積が一定になるよ
うな組合せが算出される。ＬＳＩチップサイズ組み合わ
せ情報保持部２５は、それら算出されたＬＳＩチップの
サイズの組み合わせを保持する。ＬＳＩチップサイズ組
み合わせ毎連続実行手段２６は、それら算出されたＬＳ
Ｉチップのサイズの組み合わせ毎に、マスク上チップ構
成算出手段３およびマーク配置優先順位毎連続実行手段
２３を連続実行する。表示部９は、図１５に示すよう
に、上記保持された情報および上記算出された結果に応
じて、例えば、ＬＳＩチップのサイズの組み合わせ
（Ｘ，Ｙ）、転写開始座標、理論チップ数、転写回数、
マーク配置可否、ＬＳＩチップの評価値、比率、および
マーク配置ルールの優先順位を表示して終了する。
たＬＳＩチップの最適サイズ決定装置において、ＬＳＩ
チップサイズ情報保持部１には、ＬＳＩチップのサイズ
の最大値、最小値、ステップ値が登録されている。ＬＳ
Ｉチップサイズ組み合わせ算出手段２４は、そのＬＳＩ
チップサイズ情報保持部１からＬＳＩチップのサイズの
最大値、最小値、ステップ値を入力して、ＬＳＩチップ
のサイズの組み合わせを算出する。例えば、ＬＳＩチッ
プのサイズの最小値が９４００×９４００μｍ、最大値
が１０６００×１０６００μｍ、ステップ値が６００μ
ｍの場合、ＬＳＩチップのサイズの組み合わせは、１
００００×１００００μｍ、１０６００×９４００μ
ｍ、９４００×１０６００μｍとなる。ＬＳＩチップ
は、メモリ部の面積、ロジック部の面積が決められてい
るものが多いため、ＬＳＩチップの面積が一定になるよ
うな組合せが算出される。ＬＳＩチップサイズ組み合わ
せ情報保持部２５は、それら算出されたＬＳＩチップの
サイズの組み合わせを保持する。ＬＳＩチップサイズ組
み合わせ毎連続実行手段２６は、それら算出されたＬＳ
Ｉチップのサイズの組み合わせ毎に、マスク上チップ構
成算出手段３およびマーク配置優先順位毎連続実行手段
２３を連続実行する。表示部９は、図１５に示すよう
に、上記保持された情報および上記算出された結果に応
じて、例えば、ＬＳＩチップのサイズの組み合わせ
（Ｘ，Ｙ）、転写開始座標、理論チップ数、転写回数、
マーク配置可否、ＬＳＩチップの評価値、比率、および
マーク配置ルールの優先順位を表示して終了する。
【００３２】以上のように、この実施の形態６によれ
ば、ＬＳＩチップのサイズの最大値、最小値、ステップ
値、ウエハライン名、マスクのサイズから、ＬＳＩチッ
プのサイズの組み合わせ毎の、理論チップ数、転写回
数、ＬＳＩチップサイズ用評価値、マーク配置優先順位
毎のマーク配置可否等を確認することができ、設計者
は、１度の装置使用により、理論チップ数とウエハプロ
セスのスループットを考慮した最適なＬＳＩチップサイ
ズを容易に確認、および決定することができる。
ば、ＬＳＩチップのサイズの最大値、最小値、ステップ
値、ウエハライン名、マスクのサイズから、ＬＳＩチッ
プのサイズの組み合わせ毎の、理論チップ数、転写回
数、ＬＳＩチップサイズ用評価値、マーク配置優先順位
毎のマーク配置可否等を確認することができ、設計者
は、１度の装置使用により、理論チップ数とウエハプロ
セスのスループットを考慮した最適なＬＳＩチップサイ
ズを容易に確認、および決定することができる。
【００３３】
【発明の効果】以上のように、この発明によれば、マス
ク上チップ構成算出工程により算出されたマスク上のチ
ップ構成と理論チップ数算出工程により算出された理論
チップ数とに応じてウエハ上にマスク上のレイアウトパ
ターンを転写する回数を算出する転写回数算出工程と、
マスク上チップ構成算出工程により算出されたマスク上
のチップ構成とプロセス方式別マーク情報とに応じてマ
ーク配置可否を検証するマーク配置検証工程とを備える
ように構成したので、設計者は、ＬＳＩチップサイズ、
理論チップ数、転写回数、およびマーク配置可否等を確
認することができる効果がある。
ク上チップ構成算出工程により算出されたマスク上のチ
ップ構成と理論チップ数算出工程により算出された理論
チップ数とに応じてウエハ上にマスク上のレイアウトパ
ターンを転写する回数を算出する転写回数算出工程と、
マスク上チップ構成算出工程により算出されたマスク上
のチップ構成とプロセス方式別マーク情報とに応じてマ
ーク配置可否を検証するマーク配置検証工程とを備える
ように構成したので、設計者は、ＬＳＩチップサイズ、
理論チップ数、転写回数、およびマーク配置可否等を確
認することができる効果がある。
【００３４】この発明によれば、マスク上チップ構成算
出手段により算出されたマスク上のチップ構成と理論チ
ップ数算出手段により算出された理論チップ数とに応じ
てウエハ上にマスク上のレイアウトパターンを転写する
回数を算出する転写回数算出手段と、マスク上チップ構
成算出手段により算出されたマスク上のチップ構成とプ
ロセス方式別マーク情報保持部の情報とに応じてマーク
配置可否を検証するマーク配置検証手段と、保持された
情報および算出または検証された結果のうちのいずれか
を表示する表示部とを備えるように構成したので、設計
者は、ＬＳＩチップサイズ、理論チップ数、転写回数、
およびマーク配置可否等を確認することができる効果が
ある。
出手段により算出されたマスク上のチップ構成と理論チ
ップ数算出手段により算出された理論チップ数とに応じ
てウエハ上にマスク上のレイアウトパターンを転写する
回数を算出する転写回数算出手段と、マスク上チップ構
成算出手段により算出されたマスク上のチップ構成とプ
ロセス方式別マーク情報保持部の情報とに応じてマーク
配置可否を検証するマーク配置検証手段と、保持された
情報および算出または検証された結果のうちのいずれか
を表示する表示部とを備えるように構成したので、設計
者は、ＬＳＩチップサイズ、理論チップ数、転写回数、
およびマーク配置可否等を確認することができる効果が
ある。
【００３５】この発明によれば、ウエハ上の転写開始座
標の最大値、最小値、およびステップ値が登録された転
写情報保持部と、マスク上チップ構成算出手段により算
出されたマスク上のチップ構成と転写情報保持部の情報
とに応じて転写開始座標を算出する転写開始座標算出手
段と、転写開始座標算出手段により算出された転写開始
座標毎に、理論チップ数算出手段および転写回数算出手
段を連続実行する転写開始座標毎連続実行手段とを備え
るように構成したので、設計者は、転写位置毎に、理論
チップ数、および転写回数等を確認することができ、設
計者は、入力となるＬＳＩチップサイズでは、どの転写
位置が最適かを確認することができる効果がある。
標の最大値、最小値、およびステップ値が登録された転
写情報保持部と、マスク上チップ構成算出手段により算
出されたマスク上のチップ構成と転写情報保持部の情報
とに応じて転写開始座標を算出する転写開始座標算出手
段と、転写開始座標算出手段により算出された転写開始
座標毎に、理論チップ数算出手段および転写回数算出手
段を連続実行する転写開始座標毎連続実行手段とを備え
るように構成したので、設計者は、転写位置毎に、理論
チップ数、および転写回数等を確認することができ、設
計者は、入力となるＬＳＩチップサイズでは、どの転写
位置が最適かを確認することができる効果がある。
【００３６】この発明によれば、転写回数毎の処理時
間、ウエハプロセスの全体のコストと写真製版工程コス
トとの比率が登録された処理実績情報保持部と、理論チ
ップ数算出手段により算出された理論チップ数と転写回
数算出手段により算出された転写回数と処理実績情報保
持部の情報とに応じて評価値を算出するＬＳＩチップサ
イズ用評価値算出手段とを備えるように構成したので、
設計者は、転写位置毎の理論チップ数、転写回数、マー
ク配置可否および評価値等を確認することができ、設計
者は、入力となるＬＳＩチップサイズでの、理論チップ
数とウエハプロセスのスループットとを考慮した評価値
を確認することができる効果がある。
間、ウエハプロセスの全体のコストと写真製版工程コス
トとの比率が登録された処理実績情報保持部と、理論チ
ップ数算出手段により算出された理論チップ数と転写回
数算出手段により算出された転写回数と処理実績情報保
持部の情報とに応じて評価値を算出するＬＳＩチップサ
イズ用評価値算出手段とを備えるように構成したので、
設計者は、転写位置毎の理論チップ数、転写回数、マー
ク配置可否および評価値等を確認することができ、設計
者は、入力となるＬＳＩチップサイズでの、理論チップ
数とウエハプロセスのスループットとを考慮した評価値
を確認することができる効果がある。
【００３７】この発明によれば、マスク上チップ構成算
出手段により算出されたマスク上のチップ構成とウエハ
ライン情報保持部の情報とに応じてマスクからウエハへ
の転写時にＬＳＩチップとして問題が生じるウエハ上の
ＬＳＩチップの数を算出し、マスク上のＬＳＩチップの
数と問題が生じるウエハ上のＬＳＩチップの数との比率
を算出する比率算出手段と、比率情報が登録された比率
情報保持部と、比率算出手段により算出された比率と比
率情報保持部の情報とに応じて理論チップ数を制限して
算出する制限付理論チップ数算出手段と、比率算出手段
により算出された比率と比率情報保持部の情報とに応じ
て転写回数を制限して算出する制限付転写回数算出手段
と、比率算出手段、制限付理論チップ数算出手段および
制限付転写回数算出手段を転写毎に連続実行する転写毎
連続実行手段とを備えるように構成したので、設計者
は、転写開始座標毎のＬＳＩチップとして問題が生じる
ウエハ上のＬＳＩチップの数を考慮した、理論チップ
数、および転写回数等を確認することができ、設計者
は、入力となるウエハラインでの、不要な転写を任意に
削除した理論チップ数と転写回数を確認することができ
る効果がある。
出手段により算出されたマスク上のチップ構成とウエハ
ライン情報保持部の情報とに応じてマスクからウエハへ
の転写時にＬＳＩチップとして問題が生じるウエハ上の
ＬＳＩチップの数を算出し、マスク上のＬＳＩチップの
数と問題が生じるウエハ上のＬＳＩチップの数との比率
を算出する比率算出手段と、比率情報が登録された比率
情報保持部と、比率算出手段により算出された比率と比
率情報保持部の情報とに応じて理論チップ数を制限して
算出する制限付理論チップ数算出手段と、比率算出手段
により算出された比率と比率情報保持部の情報とに応じ
て転写回数を制限して算出する制限付転写回数算出手段
と、比率算出手段、制限付理論チップ数算出手段および
制限付転写回数算出手段を転写毎に連続実行する転写毎
連続実行手段とを備えるように構成したので、設計者
は、転写開始座標毎のＬＳＩチップとして問題が生じる
ウエハ上のＬＳＩチップの数を考慮した、理論チップ
数、および転写回数等を確認することができ、設計者
は、入力となるウエハラインでの、不要な転写を任意に
削除した理論チップ数と転写回数を確認することができ
る効果がある。
【００３８】この発明によれば、ウエハプロセス用マー
ク配置の優先順位、プロセス方式別のプロセス用マーク
の数、およびマークのサイズが登録されたマーク配置優
先順位情報保持部と、マーク配置優先順位情報保持部の
ウエハプロセス用マーク配置の優先順位毎に、転写開始
座標算出手段、転写毎連続実行手段、ＬＳＩチップサイ
ズ用評価値算出手段、およびマーク配置検証手段を連続
実行するマーク配置優先順位毎連続実行手段とを備える
ように構成したので、設計者は、転写位置毎のＬＳＩチ
ップとして問題が生じるウエハ上のＬＳＩチップの数を
考慮した、理論チップ数、転写回数、ＬＳＩチップサイ
ズ用評価値、マーク配置優先順位毎のマーク配置可否等
を確認することができ、設計者は、ＬＳＩ開発の目的で
ある、例えば、プロセス開発、量産に合わせたウエハプ
ロセス用マークの配置可否を確認することができる効果
がある。
ク配置の優先順位、プロセス方式別のプロセス用マーク
の数、およびマークのサイズが登録されたマーク配置優
先順位情報保持部と、マーク配置優先順位情報保持部の
ウエハプロセス用マーク配置の優先順位毎に、転写開始
座標算出手段、転写毎連続実行手段、ＬＳＩチップサイ
ズ用評価値算出手段、およびマーク配置検証手段を連続
実行するマーク配置優先順位毎連続実行手段とを備える
ように構成したので、設計者は、転写位置毎のＬＳＩチ
ップとして問題が生じるウエハ上のＬＳＩチップの数を
考慮した、理論チップ数、転写回数、ＬＳＩチップサイ
ズ用評価値、マーク配置優先順位毎のマーク配置可否等
を確認することができ、設計者は、ＬＳＩ開発の目的で
ある、例えば、プロセス開発、量産に合わせたウエハプ
ロセス用マークの配置可否を確認することができる効果
がある。
【００３９】この発明によれば、ＬＳＩチップのサイズ
の最大値、最小値、ステップ値に応じてＬＳＩチップの
サイズの組み合わせを算出するＬＳＩチップサイズ組み
合わせ算出手段と、ＬＳＩチップサイズ組み合わせ算出
手段により算出されたＬＳＩチップのサイズの組み合わ
せ毎に、マスク上チップ構成算出手段およびマーク配置
優先順位毎連続実行手段を連続実行するＬＳＩチップサ
イズ組み合わせ毎連続実行手段とを備えるように構成し
たので、設計者は、ＬＳＩチップのサイズの組み合わせ
毎の、理論チップ数、転写回数、ＬＳＩチップサイズ用
評価値、マーク配置優先順位毎のマーク配置可否等を確
認することができ、設計者は、１度の装置使用により、
理論チップ数とウエハプロセスのスループットを考慮し
た最適なＬＳＩチップサイズを容易に確認、および決定
することができる効果がある。
の最大値、最小値、ステップ値に応じてＬＳＩチップの
サイズの組み合わせを算出するＬＳＩチップサイズ組み
合わせ算出手段と、ＬＳＩチップサイズ組み合わせ算出
手段により算出されたＬＳＩチップのサイズの組み合わ
せ毎に、マスク上チップ構成算出手段およびマーク配置
優先順位毎連続実行手段を連続実行するＬＳＩチップサ
イズ組み合わせ毎連続実行手段とを備えるように構成し
たので、設計者は、ＬＳＩチップのサイズの組み合わせ
毎の、理論チップ数、転写回数、ＬＳＩチップサイズ用
評価値、マーク配置優先順位毎のマーク配置可否等を確
認することができ、設計者は、１度の装置使用により、
理論チップ数とウエハプロセスのスループットを考慮し
た最適なＬＳＩチップサイズを容易に確認、および決定
することができる効果がある。
【図１】 この発明の実施の形態１によるＬＳＩチップ
の最適サイズ決定装置を示す構成図である。
の最適サイズ決定装置を示す構成図である。
【図２】 この発明の実施の形態１による表示部による
表示例を示す説明図である。
表示例を示す説明図である。
【図３】 この発明の実施の形態２によるＬＳＩチップ
の最適サイズ決定装置を示す構成図である。
の最適サイズ決定装置を示す構成図である。
【図４】 この発明の実施の形態２による表示部による
表示例を示す説明図である。
表示例を示す説明図である。
【図５】 この発明の実施の形態２によるウエハとマス
クの関係を示す説明図である。
クの関係を示す説明図である。
【図６】 この発明の実施の形態３によるＬＳＩチップ
の最適サイズ決定装置を示す構成図である。
の最適サイズ決定装置を示す構成図である。
【図７】 この発明の実施の形態３による表示部による
表示例を示す説明図である。
表示例を示す説明図である。
【図８】 この発明の実施の形態３による処理実績情報
を示す説明図である。
を示す説明図である。
【図９】 この発明の実施の形態４によるＬＳＩチップ
の最適サイズ決定装置を示す構成図である。
の最適サイズ決定装置を示す構成図である。
【図１０】 この発明の実施の形態４による表示部によ
る表示例を示す説明図である。
る表示例を示す説明図である。
【図１１】 この発明の実施の形態４によるウエハ例を
示す説明図である。
示す説明図である。
【図１２】 この発明の実施の形態５によるＬＳＩチッ
プの最適サイズ決定装置を示す構成図である。
プの最適サイズ決定装置を示す構成図である。
【図１３】 この発明の実施の形態５による表示部によ
る表示例を示す説明図である。
る表示例を示す説明図である。
【図１４】 この発明の実施の形態６によるＬＳＩチッ
プの最適サイズ決定装置を示す構成図である。
プの最適サイズ決定装置を示す構成図である。
【図１５】 この発明の実施の形態６による表示部によ
る表示例を示す説明図である。
る表示例を示す説明図である。
【図１６】 従来のＬＳＩチップの最適サイズ決定装置
を示す構成図である。
を示す構成図である。
【図１７】 従来のマスクおよびウエハ上でのＬＳＩチ
ップを示す説明図である。
ップを示す説明図である。
【符号の説明】
１ ＬＳＩチップサイズ情報保持部、２ マスク上制限
情報保持部、３ マスク上チップ構成算出手段、４ ウ
エハライン情報保持部、５ 理論チップ数算出手段、６
転写回数算出手段、７ プロセス方式別マーク情報保
持部、８ マーク配置検証手段、９ 表示部、１０ 転
写情報保持部、１１ 転写開始座標算出手段、１２ 転
写開始座標保持部、１３ 転写開始座標毎連続実行手
段、１４処理実績情報保持部、１５ ＬＳＩチップサイ
ズ用評価値算出手段、１６ 転写情報保持部、１７ 比
率算出手段、１８ 比率情報保持部、１９ 制限付理論
チップ数算出手段、２０ 制限付転写回数算出手段、２
１ 転写毎連続実行手段、２２ マーク配置優先順位情
報保持部、２３ マーク配置優先順位毎連続実行手段、
２４ ＬＳＩチップサイズ組み合わせ算出手段、２５
ＬＳＩチップサイズ組み合わせ情報保持部、２６ ＬＳ
Ｉチップサイズ組み合わせ毎連続実行手段。
情報保持部、３ マスク上チップ構成算出手段、４ ウ
エハライン情報保持部、５ 理論チップ数算出手段、６
転写回数算出手段、７ プロセス方式別マーク情報保
持部、８ マーク配置検証手段、９ 表示部、１０ 転
写情報保持部、１１ 転写開始座標算出手段、１２ 転
写開始座標保持部、１３ 転写開始座標毎連続実行手
段、１４処理実績情報保持部、１５ ＬＳＩチップサイ
ズ用評価値算出手段、１６ 転写情報保持部、１７ 比
率算出手段、１８ 比率情報保持部、１９ 制限付理論
チップ数算出手段、２０ 制限付転写回数算出手段、２
１ 転写毎連続実行手段、２２ マーク配置優先順位情
報保持部、２３ マーク配置優先順位毎連続実行手段、
２４ ＬＳＩチップサイズ組み合わせ算出手段、２５
ＬＳＩチップサイズ組み合わせ情報保持部、２６ ＬＳ
Ｉチップサイズ組み合わせ毎連続実行手段。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 千坂 兼一郎
兵庫県伊丹市中央３丁目１番17号 三菱電
機システムエル・エス・アイ・デザイン株
式会社内
(72)発明者 梅田 孝一郎
兵庫県伊丹市中央３丁目１番17号 三菱電
機システムエル・エス・アイ・デザイン株
式会社内
(72)発明者 中村 佐代子
兵庫県伊丹市中央３丁目１番17号 三菱電
機システムエル・エス・アイ・デザイン株
式会社内
(72)発明者 石橋 学
兵庫県伊丹市中央３丁目１番17号 三菱電
機システムエル・エス・アイ・デザイン株
式会社内
Ｆターム(参考） 5B046 AA08 BA05 DA02 GA01 JA01
5F064 DD03 DD07 GG10 HH06 HH10
HH13 HH14
Claims (7)
- 【請求項１】 ＬＳＩチップサイズ情報に応じてマスク
上のチップ構成を算出するマスク上チップ構成算出工程
と、上記マスク上チップ構成算出工程により算出された
マスク上のチップ構成とウエハライン情報とに応じて理
論チップ数を算出する理論チップ数算出工程と、上記マ
スク上チップ構成算出工程により算出されたマスク上の
チップ構成と上記理論チップ数算出工程により算出され
た理論チップ数とに応じてウエハ上にマスク上のレイア
ウトパターンを転写する回数を算出する転写回数算出工
程と、上記マスク上チップ構成算出工程により算出され
たマスク上のチップ構成とプロセス方式別マーク情報と
に応じてマーク配置可否を検証するマーク配置検証工程
とを備えたＬＳＩチップの最適サイズ決定方法。 - 【請求項２】 ＬＳＩチップサイズ情報保持部の情報に
応じてマスク上のチップ構成を算出するマスク上チップ
構成算出手段と、上記マスク上チップ構成算出手段によ
り算出されたマスク上のチップ構成とウエハライン情報
保持部の情報とに応じて理論チップ数を算出する理論チ
ップ数算出手段と、上記マスク上チップ構成算出手段に
より算出されたマスク上のチップ構成と上記理論チップ
数算出手段により算出された理論チップ数とに応じてウ
エハ上にマスク上のレイアウトパターンを転写する回数
を算出する転写回数算出手段と、上記マスク上チップ構
成算出手段により算出されたマスク上のチップ構成とプ
ロセス方式別マーク情報保持部の情報とに応じてマーク
配置可否を検証するマーク配置検証手段と、上記保持さ
れた情報および上記算出または検証された結果のうちの
いずれかを表示する表示部とを備えたＬＳＩチップの最
適サイズ決定装置。 - 【請求項３】 ウエハ上の転写開始座標の最大値、最小
値、およびステップ値が登録された転写情報保持部と、
マスク上チップ構成算出手段により算出されたマスク上
のチップ構成と上記転写情報保持部の情報とに応じて転
写開始座標を算出する転写開始座標算出手段と、上記転
写開始座標算出手段により算出された転写開始座標毎
に、理論チップ数算出手段および転写回数算出手段を連
続実行する転写開始座標毎連続実行手段とを備えたこと
を特徴とする請求項２記載のＬＳＩチップの最適サイズ
決定装置。 - 【請求項４】 転写回数毎の処理時間、ウエハプロセス
の全体のコストと写真製版工程コストとの比率が登録さ
れた処理実績情報保持部と、理論チップ数算出手段によ
り算出された理論チップ数と転写回数算出手段により算
出された転写回数と上記処理実績情報保持部の情報とに
応じて下記の式から評価値を算出するＬＳＩチップサイ
ズ用評価値算出手段とを備えたことを特徴とする請求項
３記載のＬＳＩチップの最適サイズ決定装置。 評価値Ｅ＝Ｔ×（１−Ｃａ） Ｃａ＝（Ｃ−１）×Ｒ Ｃ＝０．５×（Ｔａ＋１） Ｔ ：理論チップ数 Ｒ ：ウエハプロセスの全体のコストと写真製版工程コ
ストとの比率 Ｔａ：転写回数により求められる処理時間 - 【請求項５】 マスク上チップ構成算出手段により算出
されたマスク上のチップ構成とウエハライン情報保持部
の情報とに応じてマスクからウエハへの転写時にＬＳＩ
チップとして問題が生じるウエハ上のＬＳＩチップの数
を算出し、マスク上のＬＳＩチップの数と問題が生じる
ウエハ上のＬＳＩチップの数との比率を算出する比率算
出手段と、比率情報が登録された比率情報保持部と、上
記比率算出手段により算出された比率と上記比率情報保
持部の情報とに応じて理論チップ数を制限して算出する
制限付理論チップ数算出手段と、上記比率算出手段によ
り算出された比率と上記比率情報保持部の情報とに応じ
て転写回数を制限して算出する制限付転写回数算出手段
と、上記比率算出手段、制限付理論チップ数算出手段お
よび制限付転写回数算出手段を転写毎に連続実行する転
写毎連続実行手段とを備えたことを特徴とする請求項４
記載のＬＳＩチップの最適サイズ決定装置。 - 【請求項６】 ウエハプロセス用マーク配置の優先順
位、プロセス方式別のプロセス用マークの数、およびマ
ークのサイズが登録されたマーク配置優先順位情報保持
部と、上記マーク配置優先順位情報保持部のウエハプロ
セス用マーク配置の優先順位毎に、転写開始座標算出手
段、転写毎連続実行手段、ＬＳＩチップサイズ用評価値
算出手段、およびマーク配置検証手段を連続実行するマ
ーク配置優先順位毎連続実行手段とを備えたことを特徴
とする請求項５記載のＬＳＩチップの最適サイズ決定装
置。 - 【請求項７】 ＬＳＩチップのサイズの最大値、最小
値、ステップ値に応じてＬＳＩチップのサイズの組み合
わせを算出するＬＳＩチップサイズ組み合わせ算出手段
と、上記ＬＳＩチップサイズ組み合わせ算出手段により
算出されたＬＳＩチップのサイズの組み合わせ毎に、マ
スク上チップ構成算出手段およびマーク配置優先順位毎
連続実行手段を連続実行するＬＳＩチップサイズ組み合
わせ毎連続実行手段とを備えたことを特徴とする請求項
６記載のＬＳＩチップの最適サイズ決定装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001201099A JP2003016127A (ja) | 2001-07-02 | 2001-07-02 | Ｌｓｉチップの最適サイズ決定方法およびその装置 |
| US10/153,595 US20030005395A1 (en) | 2001-07-02 | 2002-05-24 | Method and apparatus for determining optimum size of LSI chip |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001201099A JP2003016127A (ja) | 2001-07-02 | 2001-07-02 | Ｌｓｉチップの最適サイズ決定方法およびその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003016127A true JP2003016127A (ja) | 2003-01-17 |
Family
ID=19038117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001201099A Pending JP2003016127A (ja) | 2001-07-02 | 2001-07-02 | Ｌｓｉチップの最適サイズ決定方法およびその装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20030005395A1 (ja) |
| JP (1) | JP2003016127A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5512765A (en) * | 1994-02-03 | 1996-04-30 | National Semiconductor Corporation | Extendable circuit architecture |
| JPH10326835A (ja) * | 1997-05-26 | 1998-12-08 | Oki Electric Ind Co Ltd | Ｌｓｉレイアウト方法 |
-
2001
- 2001-07-02 JP JP2001201099A patent/JP2003016127A/ja active Pending
-
2002
- 2002-05-24 US US10/153,595 patent/US20030005395A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20030005395A1 (en) | 2003-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7607114B2 (en) | Designer's intent tolerance bands for proximity correction and checking | |
| US7934174B2 (en) | Method and apparatus for using a database to quickly identify and correct a manufacturing problem area in a layout | |
| US8671368B1 (en) | Method, system, and program product to implement detail routing for double pattern lithography | |
| US20110041104A1 (en) | Semiconductor circuit pattern design method for manufacturing semiconductor device or liquid crystal display device | |
| US8572533B2 (en) | Waiving density violations | |
| US20100185994A1 (en) | Topological Pattern Matching | |
| US10445452B2 (en) | Simulation-assisted wafer rework determination | |
| JP2000314954A (ja) | Ｌｓｉ用パターンのレイアウト作成方法、ｌｓｉ用パターンの形成方法及びｌｓｉ用マスクデータの作成方法 | |
| JP4149715B2 (ja) | パターン作成方法及びフォトマスク | |
| JP2011066323A (ja) | 露光処理の補正方法 | |
| US7543255B2 (en) | Method and apparatus to reduce random yield loss | |
| US8326018B2 (en) | Fast pattern matching | |
| US12277377B2 (en) | Efficient scheduling of tasks for resolution enhancement technique operations | |
| JP2003016127A (ja) | Ｌｓｉチップの最適サイズ決定方法およびその装置 | |
| US20090070732A1 (en) | Fracture Shot Count Reduction | |
| US20090241085A1 (en) | System and method for implementing optical rule checking to identify and quantify corner rounding errors | |
| US20150082265A1 (en) | Design structure for chip extension | |
| US20140245238A1 (en) | Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications | |
| JP2004004941A (ja) | Ｌｓｉ用マスクデータの作成方法及びｌｓｉ用パターンの形成方法 | |
| US20130239072A1 (en) | Mask making with error recognition | |
| US7926005B1 (en) | Pattern-driven routing | |
| CN101295325B (zh) | 为掩模设计执行数据准备的系统和方法 | |
| CN107783369B (zh) | 光学邻近校正的修复方法 | |
| JP2008262356A (ja) | 半導体集積回路のレイアウト作成装置及びレイアウト作成方法 | |
| JP2011232700A (ja) | レチクル、半導体装置の製造方法、及び半導体ウエハ |