JP2003016910A

JP2003016910A - 電子放出素子、電子源、画像形成装置及び電子放出素子の製造方法

Info

Publication number: JP2003016910A
Application number: JP2001200135A
Authority: JP
Inventors: Michiyo Nishimura; 三千代西村
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2001-06-29
Filing date: 2001-06-29
Publication date: 2003-01-17

Abstract

(57)【要約】【課題】電子ビーム径のさらなる小径化を実現させ、
電子放出特性を安定化させた電子放出素子、その製造方
法、及びこの電子放出素子を備えた、画質が良好で高精
細な電子源及び画像形成装置を提供する。【解決手段】カソード電極２は、ゲート電極４及び絶
縁層３の開口部と連通する開口部を備え、カソード電極
２の開口部は、ゲート電極４の開口部よりも大きく設け
られるとともに、略平坦状の底面を有し、電子放出層５
は、該底面上に、カソード電極２の開口部よりも小さ
く、かつ、カソード電極２とカソード電極２上に積層さ
れる絶縁層３との境界より低く設けられる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子放出素子及び
その製造方法に関するものであり、さらに、それを使用
した電子源及び画像形成装置に関するものである。

【０００２】

【従来の技術】従来、電子放出素子として熱電子源と冷
陰極電子源の２種類が知られている。冷陰極電子源には
電界放出型（以下、ＦＥ型と称する）、金属／絶縁層／
金属型（以下、ＭＩＭ型と称する）や、表面伝導型電子
放出素子等がある。

【０００３】ＦＥ型の例としてはＷ．Ｐ．Ｄｙｋｅ＆
Ｗ．Ｗ．Ｄｏｌａｎ，“ＦｉｅｌｄＥｍｉｓｓｉｏ
ｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎＰｈ
ｙｓｉｃｓ，８，８９（１９５６）あるいは、Ｃ．
Ａ．Ｓｐｉｎｄｔ，“ＰＨＹＳＩＣＡＬＰｒｏｐｅｒ
ｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌｄｅｍ
ｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈｍｏｌｙ
ｂｄｅｎｉｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．Ｐｈｙ
ｓ．，４７，５２４８（１９７６）等に開示されたもの
が知られている。

【０００４】ＭＩＭ型の例としてはＣ．Ａ．Ｍｅａｄ，
“ＯｐｅｒａｔｉｏｎｏｆＴｕｎｎｅｌ−Ｅｍｉｓ
ｓｉｏｎＤｅｖｉｃｅｓ”，Ｊ．Ａｐｐｌｙ．Ｐｈｙ
ｓ．，３２，６４６（１９６１）等に開示されたものが
知られている。

【０００５】また、最近の例では、Ｔｏｓｈｉａｋｉ．
Ｋｕｓｕｎｏｋｉ，“Ｆｌｕｃｔｕａｔｉｏｎ−ｆｒｅ
ｅｅｌｅｃｔｒｏｎｅｍｉｓｓｉｏｎｆｒｏｍ
ｎｏｎ−ｆｏｒｍｅｄｍｅｔａｌ−ｉｎｓｕｌａｔｏ
ｒ−ｍｅｔａｌ（ＭＩＭ）ｃａｔｈｏｄｅｓＦａｂｒ
ｉｃａｔｅｄｂｙｌｏｗｃｕｒｒｅｎｔＡｎｏ
ｄｉｃｏｘｉｄａｔｉｏｎ”，Ｊｐｎ．Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．ｖｏｌ．３２（１９９３）ｐｐ．Ｌ１６
９５，Ｍｕｔｓｕｍｉｓｕｚｕｋｉｅｔａｌ“Ａｎ
ＭＩＭ−ＣａｔｈｏｄｅＡｒｒａｙｆｏｒＣａ
ｔｈｏｄｅｌｕｍｉｎｅｓｃｅｎｔＤｉｓｐｌａｙ
ｓ”，ＩＤＷ´９６，（１９９６）ｐｐ．５２９等が研
究されている。

【０００６】表面伝導型の例としては、エリンソンの報
告（Ｍ．Ｉ．ＥｌｉｎｓｏｎＲａｄｉｏＥｎｇ．Ｅ
ｌｅｃｔｒｏｎＰｈｙｓ．，１０（１９６５））に記
載のもの等があり、この表面伝導型電子放出素子は、基
板上に形成された小面積の薄膜に、膜面に平行に電流を
流すことにより、電子放出が生ずる現象を利用するもの
である。表面伝導型素子では、前記のエリンソンの報告
に記載のＳｎＯ₂薄膜を用いたもの、Ａｕ薄膜を用いた
もの、（Ｇ．Ｄｉｔｔｍｅｒ．ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ，９，３１７（１９７２））、Ｉｎ₂Ｏ₃／Ｓ
ｎＯ₂薄膜によるもの（Ｍ．Ｈａｒｔｗｅｌｌａｎｄ
Ｃ．Ｇ．Ｆｏｎｓｔａｄ，ＩＥＥＥＴｒａｎｓ．ＥＤ
Ｃｏｎｆ．，５１９（１９８３））等が報告されてい
る。

【０００７】ここで、電子放出素子を画像形成装置に応
用するには、蛍光体を十分な輝度で発光させる放出電流
が必要である。また、ディスプレイの高精細化のために
は蛍光体に照射される電子ビームの径が小さいものであ
る事が要求される。そして製造し易いという事が重要で
ある。

【０００８】従来のＦＥ型の例としてＳｐｉｎｄｔ型の
電子放出素子がある。Ｓｐｉｎｄｔ型では、放出点とし
てマイクロチップが形成され、その先端から電子が放出
される構成が一般的であり、蛍光体を発光させるために
放出電流密度を大きくすると、電子放出部の熱的な破壊
を誘起し、ＦＥ素子の寿命を制限することになる。ま
た、先端から放出された電子は、ゲート電極で形成され
た電場によって広がる傾向があり、ビーム径を小さくで
きないという欠点がある。

【０００９】このようなＦＥ素子の欠点を克服するため
に、個別の解決策として様々な例が提案されている。

【００１０】電子ビームの広がりを防ぐ例としては、電
子放出部上方に収束電極を配置した例がある。これは放
出された電子ビームを収束電極の負電位により絞るのが
一般的だが、製造工程が複雑となり、製造コストの増大
を招く。

【００１１】電子ビーム径を小さくする別の例として
は、Ｓｐｉｎｄｔ型のようなマイクロチップを形成しな
い方法がある。たとえば、特開平８−０９６７０３号公
報、特開平８−０９６７０４号公報に開示されたものが
ある。

【００１２】これは、孔内に配置した薄膜から電子放出
を行なわせるため、電子放出面上に平坦な等電位面が形
成され電子ビームの広がりが小さくなるという利点があ
る。

【００１３】また、電子放出物質として低仕事関数の構
成材料を使用することで、マイクロチップを形成しなく
ても電子放出が可能であり、低駆動電圧が図れる。また
製造方法が比較的に簡易であるという利点もある。

【００１４】さらに、電子放出が面で行われるために、
電界の集中がおきず、チップの破壊がおこらず、長寿命
である。

【００１５】さらに電子ビーム径を小さく、駆動電圧を
低く抑える方法として、カソード電極の形状を改善する
手法を用いた例がある。たとえば、特開平８−１１５６
５４号公報、特開平８−２９３２４４号公報、特開平１
０−１２５２１５号公報、特開２０００−６７７３６号
公報、ＵＳ５４７３２１８号などに開示されたものがあ
る。

【００１６】図１２に特開平８−１１５６５４号公報に
開示された例を示す。これは、電子放出面が、電子放出
機体絶縁層側の面より微細孔内で深い位置に存在する構
成である。

【００１７】図１２では、基板１３１上にカソード電極
層１３２、絶縁層１３３、ゲート電極層１３４で構成さ
れ、微細孔１３６内に、電子放出材１３５が配置されて
いる。

【００１８】電子放出材１３５は、絶縁層１３３の界面
より深い位置となるために、カソード電極１３２が掘り
込まれている。

【００１９】さらに、図１３に特開平１０−１２５２１
５号公報に開示された例を示す。本構成も電子放出層を
カソード電極の内部に形成する一手法である。

【００２０】

【発明が解決しようとする課題】しかしながら、上記の
ような従来技術の場合には、下記のような問題が生じて
いた。

【００２１】図１２に示すような構造の場合には、カソ
ード電極と電子放出材との段差距離が、電子放出層表面
に加わる電界に大きく依存している。つまり、段差を正
確に制御できなければ、所望な電子放出特性を得ること
ができなかった。

【００２２】また、図１３に示す構成において、電子放
出材を段差部分に形成する場合には、段差部分から放出
される電子は孔内で横方向に放出される場合に必ずし
も、ビーム径は小さくならず、注意が必要である。

【００２３】さらに、孔内のカソード電極面にのみ電子
放出材が存在するのが適当であるが、作製方法によって
は、孔内の側壁部に残留する場合も考えられる。

【００２４】このように側壁部に残留する電子放出材
は、電子放出の妨げとなったり、あるいは、カソード電
極とゲート電極間の絶縁性を低減させる要因となる場合
がある。特に、電子放出材が導電性である場合、カソー
ド電極とゲート電極間を流れるリーク電流となり、電子
放出効率を低下させる要因となり問題である。

【００２５】本発明は上記の従来技術の課題を解決する
ためになされたもので、その目的とするところは、電子
ビーム径のさらなる小径化を実現させ、電子放出特性を
安定化させた電子放出素子、その製造方法、及びこの電
子放出素子を備えた、画質が良好で高精細な電子源及び
画像形成装置を提供することにある。

【００２６】

【課題を解決するための手段】上記目的を達成するため
に本発明にあっては、基板上に配置されるカソード電極
と、開口部を有し、前記カソード電極上に配置される絶
縁層と、前記絶縁層の開口部と連通する開口部を有し、
該絶縁層上に配置されるゲート電極と、前記カソード電
極と電気的に接続された電子放出材と、を備えた電子放
出素子において、前記カソード電極は、前記ゲート電極
及び絶縁層の開口部と連通する開口部を備え、前記カソ
ード電極の開口部は、前記ゲート電極の開口部よりも大
きく設けられるとともに、略平坦状の底面を有し、前記
電子放出材は、前記底面上に、前記カソード電極と該カ
ソード電極上に積層される前記絶縁層との境界より低く
設けられ、前記電子放出材の大きさは、前記ゲート電極
の開口部の大きさと略同一、又は該ゲート電極の開口部
の大きさよりも小さいことを特徴とする。

【００２７】前記カソード電極の開口径と前記電子放出
材の大きさとの差の距離の半分（ｄ１）は、該カソード
電極と該カソード電極上に積層される前記絶縁層との境
界から該電子放出材の表面の高さ（ｔ１）と、ほぼ等し
いかそれ以上であることも好適である。

【００２８】前記絶縁層の開口部の大きさは、前記カソ
ード電極の開口部の大きさよりも小さいことも好適であ
る。

【００２９】前記電子放出材は、略平坦な膜であること
も好適である。

【００３０】前記電子放出材は、低仕事関数を有する炭
素又は炭素化合物を含むことも好適である。

【００３１】前記炭素又は炭素化合物とは、ダイヤモン
ド又は、ダイヤモンドライクカーボンを含むことも好適
である。

【００３２】上記記載の電子放出素子を複数個接続した
電子源であって、前記ゲート電極がゲート電極配線に接
続され、前記カソード電極がカソード電極配線に、マト
リクス配線したことを特徴とする電子源。

【００３３】画像形成装置にあっては、上記記載の電子
源と、該電子源から放出された電子によって画像を形成
する画像形成部材とを備えることを特徴とする。

【００３４】前記画像形成部材は、電子の衝突によって
発光する蛍光体であることも好適である。

【００３５】基板上に配置されるカソード電極と、開口
部を有し、前記カソード電極上に配置される絶縁層と、
前記絶縁層の開口部と連通する開口部を有し、該絶縁層
上に配置されるゲート電極と、前記カソード電極と電気
的に接続された電子放出材と、を備えた電子放出素子の
製造方法において、前記ゲート電極の開口部と前記絶縁
層の開口部を形成した後、該絶縁層の開口部に露出した
前記カソード電極をサイドエッチングして該カソード電
極に開口部を形成する工程を含むことを特徴とする。

【００３６】基板上に配置されるカソード電極と、開口
部を有し、前記カソード電極上に配置される絶縁層と、
前記絶縁層の開口部と連通する開口部を有し、該絶縁層
上に配置されるゲート電極と、前記カソード電極と電気
的に接続された電子放出材と、を備えた電子放出素子の
製造方法において、前記ゲート電極の開口部と前記絶縁
層の開口部を形成した後、該絶縁層の開口部に露出した
前記カソード電極を変質させる工程と、前記カソード電
極のうち変質した領域を除去して該カソード電極に開口
部を形成する工程と、を含むことを特徴とする。

【００３７】

【発明の実施の形態】以下に図面を参照して、この発明
の好適な実施の形態を例示的に詳しく説明する。ただ
し、この実施の形態に記載されている構成部品の寸法、
材質、形状、その相対配置などは、特に特定的な記載が
ない限りは、この発明の範囲をそれらのみに限定する趣
旨のものではない。また、カソード、ゲート、アノード
電極に印加される電圧、駆動波形等の条件も特に特定な
記載がない限りはそれらのみに限定する趣旨のものでは
ない。

【００３８】図１〜４を参照して本発明の実施の形態に
係る電子放出素子について説明する。

【００３９】図１，図２は本発明の実施の形態に係る電
子放出素子を示す模式図であり、図１（ａ）は平面図、
図１（ｂ）は（ａ）におけるＡ−Ａ’の断面図、図２
は、図１に示す駆動状態での電子放出素子の詳細図であ
る。なお、説明の便宜上、平面図においても、部材毎に
ハッチングを施している。

【００４０】本実施の形態に係る電子放出素子は、概
略、基板１と、基板１上に積層されるカソード電極２
と、カソード電極２上に積層される絶縁層３と、絶縁層
３上に積層される第１及び第２のゲート電極４ａ，４ｂ
と、電子放出材としての電子放出層５と、から構成され
る。

【００４１】カソード電極２とゲート電極４間には駆動
電圧Ｖｇが電源６により与えられる。

【００４２】７は電子放出素子の上方にＨだけはなれて
配置されたアノード電極であり、アノード電圧Ｖａが高
圧電源８により与えられる。アノード電極−素子間距離
Ｈの素子の位置とは通常はカソード電極２の位置を基準
とすればいい。

【００４３】アノード電極７では電子が捕捉され、電子
放出電流Ｉｅが検出される。

【００４４】ここで、絶縁層３，ゲート電極４は円形の
開口部を有している。

【００４５】ゲート電極４の開口径（基板１に平行とな
る方向の幅）はｗ１である。

【００４６】カソード電極２は、ゲート電極４より大き
な開口径ｗ３を有しており、厚みの一部が除去されて形
成される。

【００４７】電子放出膜５は、カソード電極２の開口部
の平坦状の底面に、その開口部の開口径ｗ３よりも小さ
く設けられ、ゲート電極４の開口部と略同一か若干小さ
い径であるｗ２の径で形成されている。

【００４８】すなわち、電子放出膜５はカソード電極２
の側壁から離れて形成され、カソード電極２の側壁から
電子放出膜５の端までの距離はｄ１である。また、電子
放出膜５の表面は、カソード電極２―絶縁層３の境界面
よりｔ１だけ深部に（低く）形成される。

【００４９】絶縁層３は、ゲート電極３の開口径ｗ１と
同一でも、カソード電極２の開口径ｗ３と同一でも小さ
くても大きくてもよい。

【００５０】図２中の破線はこの素子を駆動させた場合
の等電位面を示した。駆動条件により等電位面の形状は
異なるが、本実施の形態における一般的な駆動条件での
等電位面である。

【００５１】電子放出膜５の直上部には、凹型の等電位
面となるが、ゲート電極の開口付近では凸型となる。し
たがって、孔の中央に有した電子放出部では略まっすぐ
な電子軌道となるが、孔の周辺部に有した電子放出部で
は、電子軌道が曲げられて、アノード電極７に到達す
る。

【００５２】アノード電極に到達する電子のビーム径
は、放出部すべての電子を総合したビームとなり、Ｐの
径となる。

【００５３】本実施の形態の電子放出素子は、このよう
に構成されるので、電子ビーム径をより小さくすること
ができる。また、電子放出膜５は、カソード電極２の側
壁からｄ１の距離をとって設けられることにより、開口
部の側壁に付着することがなく、リーク電流を低減させ
ることができる。

【００５４】図３は幅ｔ１と電子ビーム径Ｐを示す一例
の図である。

【００５５】ｄ１＝０は、図１２で示した従来の電子放
出素子の場合となる。

【００５６】図１２の構成では、特定のｔ１においてビ
ーム径の極小値を持つ。これは、ｔ１が極小値より大き
くなると、周辺部の電子は中央部より反対側に大きく離
れてしまうからである。

【００５７】一方、本実施の形態による電子放出素子の
特性をｄ１＞０として図３に重ねて示した。

【００５８】本実施の形態においても、特定のｔ１にお
いてビーム径の極小値を持つのは同じである。しかしな
がら、極小値を有するｔ１が大きくなっている。また、
さらに、特定のビーム径Ｐｍｉｎ以下とするためのｔ１
の範囲を矢印で示した。本実施の形態における電子放出
素子では、ｔ１の範囲が大きくなっている。

【００５９】したがって、最適なビーム径を得るための
ｔ１の範囲を大きくとることができるので、ビーム径の
ばらつきを少なくすることができ、結果として、電子放
出素子の作製にあっては、最適なビーム径を容易に得る
ことができ、また、精度の良い作製が可能となる。

【００６０】また、一般に、ビーム径のマージンはｄ１
＞ｔ１とすることでそのマージンが広くなる。

【００６１】また、最小のビーム径となる条件は、開口
形状（特に開口部の縦横比）、材料、駆動電圧にも依存
するが、ｄ１≒ｔ１である場合が一般的である。

【００６２】図４は、図１で示す本発明の実施の形態に
係る電子放出素子を作製する方法の一例を説明する図で
ある。

【００６３】以下、図４を参照して、本発明の実施の形
態に係る電子放出素子の製造方法の一例を説明する。

【００６４】図４（ａ）に示すように、予め、その表面
を十分に洗浄した、石英ガラス、Ｎａ等の不純物含有量
を減少させたガラス、青板ガラス、シリコン基板、ある
いは、シリコン基板等にスパッタ法等によりＳｉＯ₂を
積層した積層体、アルミナ等セラミックスの絶縁性基
板、いずれか一つを基板１として用い、基板１上にカソ
ード電極２を積層する。

【００６５】カソード電極２は一般的に導電性を有して
おり、蒸着法、スパッタ法等の一般的真空成膜技術、フ
ォトリソグラフィー技術により形成される。カソード電
極２の材料は、例えば、Ｂｅ，Ｍｇ，Ｔｉ，Ｚｒ，Ｈ
ｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃｕ，Ｎｉ，Ｃ
ｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金材料、Ｔｉ
Ｃ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ等の炭化
物、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆、ＹＢ₄，Ｇ
ｄＢ₄等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の窒化
物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料、アモルフ
ァスカーボン，グラファイト，ダイヤモンドライクカー
ボン，ダイヤモンドを分散した炭素及び炭素化合物等か
ら適宜選択される。カソード電極２の厚さとしては、数
十ｎｍから数ｍｍの範囲で設定され、好ましくは数百ｎ
ｍから数μｍの範囲で選択される。

【００６６】また、絶縁性シリコン基板の一部をドーピ
ングして導電性としてカソード電極２としてもよい。

【００６７】また、カソード電極２は組成の違う多層構
成にしてもよい。

【００６８】次に、カソード電極２に続いて絶縁層３、
ゲート電極４を堆積する。

【００６９】絶縁層３は、スパッタ法等の一般的な真空
成膜法、ＣＶＤ法、真空蒸着法で形成され、その厚さと
しては、数ｎｍから数μｍの範囲で設定され、好ましく
は数十ｎｍから数百ｎｍの範囲から選択される。望まし
い材料としてはＳｉＯ₂，ＳｉＮ，Ａｌ₂Ｏ₃，ＣａＦな
どの高電界に絶えられる耐圧の高い材料が望ましい。

【００７０】ゲート電極４は、カソード電極２と同様に
導電性を有しており、蒸着法、スパッタ法等の一般的真
空成膜技術、フォトリソグラフィー技術により形成され
る。ゲート電極４の材料は、例えば、Ｂｅ，Ｍｇ，Ｔ
ｉ，Ｚｒ，Ｈｆ，Ｖ，Ｎｂ，Ｔａ，Ｍｏ，Ｗ，Ａｌ，Ｃ
ｕ，Ｎｉ，Ｃｒ，Ａｕ，Ｐｔ，Ｐｄ等の金属または合金
材料、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ
等の炭化物、ＨｆＢ₂，ＺｒＢ₂，ＬａＢ₆，ＣｅＢ₆、Ｙ
Ｂ₄，ＧｄＢ₄等の硼化物、ＴｉＮ，ＺｒＮ，ＨｆＮ等の
窒化物、Ｓｉ，Ｇｅ等の半導体、有機高分子材料等から
適宜選択される。

【００７１】次に、図４（ｂ）に示すように、開口部を
作製する。

【００７２】そのために、フォトリソグラフィー技術に
よりマスクパターン４１を形成する。

【００７３】次に、図４（ｃ）に示すように、マスクパ
ターン４１を利用して、絶縁層３，ゲート電極４の一部
を基板上から取り除かれた開口部を有した積層構造が形
成される。

【００７４】開口部の作製は、ゲート電極、絶縁層の材
料、厚さにより、ドライエッチング法、ウエットエッチ
ング法などが適宜選択される。

【００７５】次に、カソード電極の開口部を作製する。

【００７６】図４（ｄ）に示すように、図４（ｃ）の開
口部を利用してカソード電極２の一部をすでに形成した
開口部より大きな幅で変質させる。具体的な方法として
は、Ｓｉの酸化によりＳｉＯ₂にする。

【００７７】次に図４（ｅ）に示すように、（ｄ）変質
部を除去する。ここでは、ＳｉＯ₂のウエットエッチン
グとしたため、絶縁層３の一部もとり除かれた。

【００７８】図４（ｄ），（ｅ）を同時に行うその他の
方法も考えられる。

【００７９】例えば、積層された２種金属のエッチング
特性の違いを利用して、上層の金属のみ除去し、また、
オーバーエッチによるサイドエッチングを利用する方法
がある。

【００８０】次に、図４（ｆ）に示すように、全面に電
子放出層５を堆積する。

【００８１】電子放出層５は蒸着法、スパッタ法、プラ
ズマＣＶＤ法等の一般的成膜技術などで形成される。電
子放出層５の材料は、低仕事関数の材料を選択するのが
好ましい。例えば、アモルファスカーボン，グラファイ
ト，ダイヤモンドライクカーボン，ダイヤモンドを分散
した炭素及び炭素化合物等から適宜選択される。好まし
くはより仕事関数の低いダイヤモンド薄膜、ダイヤモン
ドライクカーボン等が良い。電子放出層５の膜厚として
は、数ｎｍから数百ｎｍの範囲で設定され、好ましくは
数ｎｍから数十ｎｍの範囲で選択される。

【００８２】これらの電子放出膜５から電子を放出させ
るのに必要な電界としては、できるだけ低くできれば、
駆動電圧をさげられる。〜１×１０⁷Ｖ／ｍ以下であれ
ば、駆動電圧は十数Ｖ程度に低減でき好ましい。

【００８３】次に、図４（ｇ）のようにマスクパターン
４１を剥離して図１で示すような素子が完成する。

【００８４】ゲート電極４の開口部の大きさｗ１は、ビ
ーム径の大きさを大きく左右する因子であり、重要であ
る。好ましくは、数１００ｎｍから数十μｍである。さ
らに好ましくは、１００ｎｍから１μｍである。

【００８５】さらには、本実施の形態の電子放出素子は
積層を繰り返した非常に単純な構成であり、製造プロセ
スが容易であり、歩留まり良く製造できる。

【００８６】本発明を適用した電子放出素子の応用例に
ついて以下に述べる。本実施の形態の電子放出素子の複
数個を基体上に配列し、例えば電子源、あるいは画像形
成装置が構成できる。

【００８７】電子放出素子の配列については、種々のも
のが採用される。一例として、電子放出素子をＸ方向及
びＹ方向に行列状に複数個配し、同じ行に配された複数
の電子放出素子の電極の一方を、Ｘ方向の配線に共通に
接続し、同じ列に配された複数の電子放出素子の電極の
他方を、Ｙ方向の配線に共通に接続した単純マトリクス
配置がある。

【００８８】以下、単純マトリクス配置について詳述す
る。

【００８９】図５，図６において、５１，６１は電子源
基体、５２，６２はＸ方向配線、５３，６３はＹ方向配
線である。６４は本実施の形態の電子放出素子である。

【００９０】ｍ本のＸ方向配線６２は、Ｄｘ１，Ｄｘ
２，…Ｄｘｍからなり、真空蒸着法、印刷法、スパッタ
法等を用いて形成された導電性金属等で構成することが
できる。配線の材料、膜厚、幅は、適宜設計される。Ｙ
方向配線６３は、Ｄｙ１，Ｄｙ２，…Ｄｙｎのｎ本の配
線よりなり、Ｘ方向配線６２と同様に形成される。これ
らｍ本のＸ方向配線６２とｎ本のＹ方向配線６３との間
には、層間絶縁層（不図示）が設けられており、両者を
電気的に分離している（ｍ，ｎは、共に正の整数）。

【００９１】層間絶縁層（不図示）は、真空蒸着法、印
刷法、スパッタ法等を用いて形成されたＳｉＯ₂等で構
成される。例えば、Ｘ方向配線６２を形成した基体６１
の全面或いは一部に所望の形状で形成され、特に、Ｘ方
向配線６２とＹ方向配線６３の交差部の電位差に耐え得
るように、膜厚、材料、製法が適宜設定される。Ｘ方向
配線６２とＹ方向配線６３は、それぞれ外部端子として
引き出されている。

【００９２】電子放出素子６４を構成するｍ本のＸ方向
配線６２は、カソード電極２をかねる場合もあり、ｎ本
のＹ方向配線６３は、ゲート電極４をかねる場合があ
り、層間絶縁層は絶縁層３をかねる場合がある。

【００９３】Ｘ方向配線６２には、Ｘ方向に配列した電
子放出素子６４の行を、選択するための走査信号を印加
する不図示の走査信号印加手段が接続される。一方、Ｙ
方向配線６３には、Ｙ方向に配列した電子放出素子６４
の各列を入力信号に応じて、変調するための不図示の変
調信号発生手段が接続される。各電子放出素子に印加さ
れる駆動電圧は、当該素子に印加される走査信号と変調
信号の差電圧として供給される。

【００９４】上記構成においては、単純なマトリクス配
線を用いて、個別の素子を選択し、独立に駆動可能とす
ることができる。このような単純マトリクス配置の電子
源を用いて構成した画像形成装置について、図７を用い
て説明する。図７は、画像形成装置の表示パネルの一例
を示す模式図である。

【００９５】図７において、７１は電子放出素子、８１
は電子放出素子を複数配した電子源基板、９１は電子源
基板８１を固定したリアプレート、９６はガラス基体９
３の内面に蛍光膜９４とメタルバック９５等が形成され
たフェースプレートである。９２は、支持枠であり、該
支持枠９２には、リアプレート９１、フェースプレート
９６がフリットガラスなどを用いて接続される。

【００９６】外囲器（パネル）９８は、上述の如く、フ
ェースプレート９６、支持枠９２、リアプレート９１で
構成される。リアプレート９１は主に基板８１の強度を
補強する目的で設けられるため、基板８１自体で十分な
強度を持つ場合は別体のリアプレート９１は不要とする
ことができ、基板８１とリアプレート９１が一体構成の
部材であっても構わない。

【００９７】支持枠９２の蛍光膜９４とメタルバック９
５とをその内側表面に配置したフェースプレート９６と
リアプレート９１と支持枠９２とが接合する接着面にフ
リットガラスを塗布し、フェースプレート９６と支持枠
９２とリアプレート９１とを、所定の位置で合わせ、固
定し、加熱して焼成し封着する。

【００９８】また、焼成し封着する加熱手段は、赤外線
ランプ等を用いたランプ加熱、ホットプレート等、種々
のものが採用でき、これらに限定されるものではない。

【００９９】また、外囲器を構成する複数の部材を加熱
接着する接着材料は、フリットガラスに限るものではな
く、封着工程後、充分な真空雰囲気を形成できる材料で
あれば、種々の接着材料を採用することができる。

【０１００】上述した外囲器は、本発明の一実施態様で
あり、限定されるものではなく、種々のものが採用でき
る。

【０１０１】他の例として、基板８１に直接支持枠９２
を封着し、フェースプレート９６、支持枠９２及び基板
８１で外囲器９８を構成しても良い。また、フェースプ
レート９６、リアプレート９１間に、スペーサーとよば
れる不図示の支持体を設置することにより、大気圧に対
して十分な強度をもつ外囲器９８を構成することもでき
る。

【０１０２】また、図８にフェースプレート９６に形成
された蛍光膜９４を模式図で示す。蛍光膜９４は、モノ
クロームの場合は蛍光体８５のみから構成することがで
きる。カラーの蛍光膜の場合は、蛍光体の配列により図
８（ａ）に示すブラックストライプあるいは図８（ｂ）
に示すブラックマトリクスなどと呼ばれる黒色導電材８
６と蛍光体８５とから構成することができる。

【０１０３】ブラックストライプ、ブラックマトリクス
を設ける目的は、カラー表示の場合、必要となる三原色
蛍光体の各蛍光体８５間の塗り分け部を黒くすることで
混色等を目立たなくすることと、蛍光膜９４における外
光反射によるコントラストの低下を抑制することにあ
る。ブラックストライプの材料としては、通常用いられ
ている黒鉛を主成分とする材料の他、導電性があり、光
の透過及び反射が少ない材料を用いることができる。

【０１０４】ガラス基板９３に蛍光体を塗布する方法
は、モノクローム、カラーによらず、沈澱法、印刷法等
が採用できる。蛍光膜９４の内面側には、通常メタルバ
ック９５が設けられる。メタルバックを設ける目的は、
蛍光体の発光のうち内面側への光をフェースプレート９
６側へ鏡面反射させることにより輝度を向上させるこ
と、電子ビーム加速電圧を印加するための電極として作
用させること、外囲器内で発生した負イオンの衝突によ
るダメージから蛍光膜９４を保護すること等である。メ
タルバック９５は、蛍光膜作製後、蛍光膜の内面側表面
の平滑化処理（通常、「フィルミング」と呼ばれる。）
を行い、その後Ａｌを真空蒸着等を用いて堆積させるこ
とで作製できる。

【０１０５】フェースプレート９６には、更に蛍光膜９
４の導電性を高めるため、蛍光膜９４の外面側に透明電
極（不図示）を設けてもよい。

【０１０６】本実施の形態においては、電子放出素子７
１の直上に電子ビームが到達するため、電子放出素子７
１の直上に蛍光膜９４が配置されるように、位置あわせ
されて構成される。

【０１０７】次に、封着工程を施した外囲器（パネル）
を封止する真空封止工程について説明する。

【０１０８】真空封止工程は、外囲器（パネル）９８を
加熱して、８０〜２５０℃に保持しながら、イオンポン
プ、ソープションポンプなどの排気装置によりの排気管
（不図示）を通じて排気し、有機物質の十分少ない雰囲
気にした後、排気管をバーナーで熱して溶解させて封じ
きる。外囲器９８の封止後の圧力を維持するために、ゲ
ッター処理を行なうこともできる。これは、外囲器９８
の封止を行う直前あるいは封止後に、抵抗加熱あるいは
高周波加熱等を用いた加熱により、外囲器９８内の所定
の位置（不図示）に配置されたゲッターを加熱し、蒸着
膜を形成する処理である。ゲッターは通常Ｂａ等が主成
分であり、該蒸着膜の吸着作用により、外囲器９８内の
雰囲気を維持するものである。

【０１０９】以上の工程によって製造された単純マトリ
クス配置の電子源を用いて構成した画像形成装置は、各
電子放出素子に、容器外端子Ｄｏｘ１〜Ｄｏｘｍ、Ｄｏ
ｙ１〜Ｄｏｙｎを介して電圧を印加することにより、電
子放出が生ずる。

【０１１０】高圧端子９７を介してメタルバック９５、
あるいは透明電極（不図示）に高圧を印加し、電子ビー
ムを加速する。

【０１１１】加速された電子は、蛍光膜９４に衝突し、
発光が生じて画像が形成される。

【０１１２】図９はＮＴＳＣ方式のテレビ信号に応じて
表示を行うための駆動回路の一例を示すブロック図を示
した。

【０１１３】走査回路１３０２は、内部にＭ個のスイッ
チング素子を備えたもので（図中，Ｓ１ないしＳｍで模
式的に示している）ある。各スイッチング素子は、直流
電圧源Ｖｘの出力電圧もしくは０（Ｖ）（グランドレベ
ル）のいずれか一方を選択し、表示パネル１３０１の端
子Ｄｏｘ１ないしＤｏｘｍと電気的に接続される。

【０１１４】Ｓ１乃至Ｓｍの各スイッチング素子は、制
御回路１３０３が出力する制御信号Ｔｓｃａｎに基づい
て動作するものであり、例えばＦＥＴのようなスイッチ
ング素子を組み合わせることにより構成することができ
る。

【０１１５】直流電圧源Ｖｘは、電子放出素子の特性に
基づき設定されている。

【０１１６】制御回路１３０３は、外部より入力する画
像信号に基づいて適切な表示が行なわれるように各部の
動作を整合させる機能を有する。制御回路１３０３は、
同期信号分離回路１３０６より送られる同期信号Ｔｓｙ
ｎｃに基づいて、各部に対してＴｓｃａｎおよびＴｓｆ
ｔおよびＴｍｒｙの各制御信号を発生する。

【０１１７】同期信号分離回路１３０６は、外部から入
力されるＮＴＳＣ方式のテレビ信号から同期信号成分と
輝度信号成分とを分離する為の回路で、一般的な周波数
分離（フィルター）回路等を用いて構成できる。同期信
号分離回路１３０６により分離された同期信号は、垂直
同期信号と水平同期信号より成るが、ここでは説明の便
宜上Ｔｓｙｎｃ信号として図示した。前記テレビ信号か
ら分離された画像の輝度信号成分は便宜上ＤＡＴＡ信号
と表した。該ＤＡＴＡ信号はシフトレジスタ１３０４に
入力される。

【０１１８】シフトレジスタ１３０４は、時系列的にシ
リアルに入力される前記ＤＡＴＡ信号を、画像の１ライ
ン毎にシリアル／パラレル変換するためのもので、前記
制御回路１３０３より送られる制御信号Ｔｓｆｔに基づ
いて動作する（即ち、制御信号Ｔｓｆｔは，シフトレジ
スタ１３０４のシフトクロックであるということもでき
る。）。シリアル／パラレル変換された画像１ライン分
（電子放出素子Ｎ素子分の駆動データに相当）のデータ
は、Ｉｄ１乃至ＩｄｎのＮ個の並列信号として前記シフ
トレジスタ１３０４より出力される。

【０１１９】ラインメモリ１３０５は、画像１ライン分
のデータを必要時間の間だけ記憶する為の記憶装置であ
り、制御回路１３０３より送られる制御信号Ｔｍｒｙに
従って適宜Ｉｄ１乃至Ｉｄｎの内容を記憶する。記憶さ
れた内容は、Ｉｄ’１乃至Ｉｄ’ｎとして出力され、変
調信号発生器１３０７に入力される。

【０１２０】変調信号発生器１３０７は、画像データＩ
ｄ’１乃至Ｉｄ’ｎの各々に応じて本実施の形態の電子
放出素子の各々を適切に駆動変調する為の信号源であ
り、その出力信号は、端子Ｄｏｙ１乃至Ｄｏｙｎを通じ
て表示パネル１３０１内の本実施の形態の電子放出素子
に印加される。

【０１２１】本素子にパルス状の電圧を印加する場合、
例えば電子放出閾値以下の電圧を印加しても電子放出は
生じないが、電子放出閾値以上の電圧を印加する場合に
は電子ビームが出力される。その際、パルスの波高値Ｖ
ｍを変化させる事により出力電子ビームの強度を制御す
ることが可能である。また、パルスの幅Ｐｗを変化させ
ることにより出力される電子ビームの電荷の総量を制御
する事が可能である。

【０１２２】従って、入力信号に応じて、電子放出素子
を変調する方式としては、電圧変調方式、パルス幅変調
方式等が採用できる。電圧変調方式を実施するに際して
は、変調信号発生器１３０７として、一定長さの電圧パ
ルスを発生し、入力されるデータに応じて適宜パルスの
波高値を変調するような電圧変調方式の回路を用いるこ
とができる。

【０１２３】パルス幅変調方式を実施するに際しては、
変調信号発生器１３０７として、一定の波高値の電圧パ
ルスを発生し、入力されるデータに応じて適宜電圧パル
スの幅を変調するようなパルス幅変調方式の回路を用い
ることができる。

【０１２４】シフトレジスタ１３０４やラインメモリ１
３０５は、デジタル信号式あるいはアナログ信号式のも
のを採用できる。画像信号のシリアル／パラレル変換や
記憶が所定の速度で行なわれれば良いからである。

【０１２５】デジタル信号式を用いる場合には、同期信
号分離回路１３０６の出力信号ＤＡＴＡをデジタル信号
化する必要があるが、これには１３０６の出力部にＡ／
Ｄ変換器を設ければ良い。これに関連してラインメモリ
１３０５の出力信号がデジタル信号かアナログ信号かに
より、変調信号発生器１３０７に用いられる回路が若干
異なったものとなる。即ち、デジタル信号を用いた電圧
変調方式の場合、変調信号発生器１３０７には、例えば
Ｄ／Ａ変換回路を用い、必要に応じて増幅回路などを付
加する。

【０１２６】パルス幅変調方式の場合、変調信号発生器
１３０７には、例えば高速の発振器および発振器の出力
する波数を計数する計数器（カウンタ）及び計数器の出
力値と前記メモリの出力値を比較する比較器（コンパレ
ータ）を組み合せた回路を用いる。必要に応じて、比較
器の出力するパルス幅変調された変調信号を本実施の形
態の電子放出素子の駆動電圧にまで電圧増幅するための
増幅器を付加することもできる。

【０１２７】アナログ信号を用いた電圧変調方式の場
合、変調信号発生器１３０７には、例えばオペアンプな
どを用いた増幅回路を採用でき、必要に応じてレベルシ
フト回路などを付加することもできる。パルス幅変調方
式の場合には、例えば、電圧制御型発振回路（ＶＣＯ）
を採用でき、必要に応じて本実施の形態の電子放出素子
の駆動電圧まで電圧増幅するための増幅器を付加するこ
ともできる。

【０１２８】ここで述べた画像形成装置の構成は、本発
明を適用可能な画像形成装置の一例であり、本発明の技
術思想に基づいて種々の変形が可能である。入力信号に
ついては、ＮＴＳＣ方式を挙げたが入力信号はこれに限
られるものではなく、ＰＡＬ，ＳＥＣＡＭ方式など他、
これよりも、多数の走査線からなるＴＶ信号（例えば、
ＭＵＳＥ方式をはじめとする高品位ＴＶ）方式をも採用
できる。

【０１２９】また表示装置の他、感光性ドラム等を用い
て構成された光プリンターとしての画像形成装置等とし
ても用いることができる。

【０１３０】

【実施例】以下、本発明の実施例を詳細に説明する。

【０１３１】［実施例１］図１，４を用いて本発明の実
施例１に係る電子放出素子及びその製造方法の一例につ
いて説明する。

【０１３２】（工程１）まず、図４（ａ）に示すよう
に、基板１にノンドープのＳｉ基板を用いた。十分洗浄
を行った後、カソード電極２として部分的にリンをドー
プして、ｎ⁺Ｓｉ領域を形成した。

【０１３３】次に、絶縁層３として厚さ５００ｎｍのＳ
ｉＯ₂、ゲート電極４として厚さ１００ｎｍのＰｔをこ
の順で堆積した。

【０１３４】（工程２）さらに、図４（ｂ）に示すよう
に、フォトリソグラフィー法を利用してＳｉＮのマスク
パターン４１を形成した。

【０１３５】（工程３）図４（ｃ）に示すように、マス
クパターン４１をマスクとして、Ｐｔのゲート電極４を
Ａｒプラズマエッチングで、絶縁層３をＣＦ₄ガスを用
いてそれぞれドライエッチングし、カソード電極２で停
止させ、幅ｗ１が１μｍの開口部を形成した。

【０１３６】（工程４）さらに、図４（ｄ）に示すよう
に、カソード電極２の開口部を熱酸化した。酸化領域４
２深さは、温度と時間で制御し、深さの違う素子を複数
作成した。また、このとき、カソードのサイドも深さと
同じだけ酸化された。

【０１３７】（工程５）続いて、図４（ｅ）に示すよう
に、ウエットエッチングにより、（ｄ）の酸化領域をエ
ッチングした。このとき、開口部分の絶縁層３のＳｉＯ
₂もエッチングされた。

【０１３８】（工程６）続いて図４（ｆ）に示すよう
に、プラズマＣＶＤ法でダイヤモンドライクカーボンの
電子放出層５を全面に５０ｎｍ程度堆積した。反応ガス
はＣＨ₄ガスを用いた。

【０１３９】（工程７）図４（ｇ）に示すように、マス
クパターン４１を完全に除去し、本実施例の電子放出素
子を完成させた。

【０１４０】以上のようにして作製した複数の電子放出
素子を、図２のように、Ｈ＝２ｍｍとして配置した。Ｖ
ａ＝１０ｋＶ、Ｖｇ＝２０Ｖとした。

【０１４１】ここで、アノード電極７として蛍光体を塗
布した電極を用い、電子ビームのサイズを観察した。こ
こで言う電子ビームサイズとは、発光した蛍光体でのピ
ーク輝度の１０％の領域までのサイズとした。

【０１４２】その結果を表１に示す。

【０１４３】

【表１】

【０１４４】本作製方法では、ｄ１とｔ１が両者とも増
加する。図３で示したグラフより、ｄ１が大きくなると
最適なｔ１もともに増えるから、この場合は、最適なビ
ーム径の作製マージンをより広くすることができてい
る。

【０１４５】また、本作製方法の電子放出素子では、絶
縁層の開口部がゲート電極より広いために、電子放出層
が絶縁層の側壁に付着することがなく、リーク電流がな
い電子放出素子が形成できた。

【０１４６】［実施例２］図１０に本発明の実施例２を
示す。本実施例は、図３のグラフの電子放出素子を示す
ための実施例である。図１１には、本素子の製造方法を
示した。以下、製造方法について説明する。

【０１４７】（工程１）まず、図１１（ａ）に示すよう
に、基板１に石英ガラス基板を用いた。十分洗浄を行っ
た後、カソード電極２ａとして、厚さ８００ｎｍのＴａ
を、続いてカソード電極２ｂとして厚さ１００ｎｍのＡ
ｌを形成したものを実施例２−１、厚さ１５０ｎｍのＡ
ｌを形成したものを実施例２−２、厚さ２００ｎｍのＡ
ｌを形成したものを実施例２−３とした。さらに、カソ
ード電極２ｂを積層しないものを比較例とした。

【０１４８】次に、絶縁層３として厚さ５００ｎｍのＳ
ｉＯ₂、ゲート電極４として厚さ１００ｎｍのＴａをこ
の順で堆積した。

【０１４９】（工程２）さらに、図１１（ｂ）に示すよ
うに、フォトリソグラフィー法を利用してＳｉＮのマス
クパターン４１を形成した。

【０１５０】（工程３）図１１（ｃ）に示すように、マ
スクパターン４１をマスクとして、Ｔａのゲート電極
４、絶縁層３をＣＦ₄ガスを用いてそれぞれドライエッ
チングし、カソード電極２ｂで停止させ、幅ｗ１が１μ
ｍの開口部を形成した。

【０１５１】（工程３’）比較例では、さらにカソード
電極２ａも引き続いて、ＣＦ₄ガスを用いてドライエッ
チングした。エッチング時間を制御して、複数の素子を
作製した。

【０１５２】（工程４）さらに、図１１（ｄ）に示すよ
うに、燐酸によるウエットエッチングにより、開口部の
Ａｌをエッチングした。エッチング時間を制御し、サイ
ドエッチング量の違う複数の素子を作成した。

【０１５３】（工程５）続いて図１１（ｅ）に示すよう
に、プラズマＣＶＤ法でダイヤモンドライクカーボンの
電子放出層５を全面に５０ｎｍ程度堆積した。反応ガス
はＣＨ₄ガスを用いた。

【０１５４】（工程６）図１１（ｆ）に示すように、マ
スクパターン４１を完全に除去し、本実施例２の電子放
出素子を完成させた。

【０１５５】以上のようにして作製した電子放出素子
を、図１のように、Ｈ＝２ｍｍとして配置した。Ｖａ＝
１０ｋＶ、Ｖｇ＝２０Ｖとした。

【０１５６】本実施例の結果を、表２に、比較例を表３
に示す。

【０１５７】

【表２】

【０１５８】

【表３】

【０１５９】本結果を整理すると、図３で示したグラフ
のような特性が得られた。

【０１６０】比較例の素子では、最小のＰを得るために
は、ｔ１は４０ｎｍ前後となる。それに比較して本実施
例による本実施の形態に係る電子放出素子では、最小の
Ｐを得るためには、ｔ１は１００ｎｍ以上でよく、作製
方法の選択が可能となる。

【０１６１】本実施例では、ｔ１は成膜時に設定できる
ので１００ｎｍの制御は比較的に容易である。また、本
実施例では、ｄ１は、エッチング時間で設定でき、その
値も１００ｎｍ以上となる。

【０１６２】そのため、本作製方法でも、作製マージン
が広がっている。

【０１６３】また、本実施例の構成では、絶縁層の側壁
に電子放出材が付着することはあったが、カソード電極
の開口部を広くすることで、リーク電流は低減できてい
た。

【０１６４】以上実施例１〜３で示したが、一般的に
は、ｄ１≒ｔ１でビーム径が最小となり、さらに作製マ
ージンはｄ１＞ｔ１側で広くなっていることがわかっ
た。

【０１６５】［実施例３］実施例１の電子放出素子を図
５で示すような、複数の微細孔を有した電子放出素子を
１画素として、図６で示す電子源として、図７，図８で
示した画像形成装置として表示を行った。その結果、電
子放出特性のそろった電子源が形成でき、高精細な画像
表示を行うことができた。

【０１６６】

【発明の効果】以上説明したように、本発明によれば、
電子ビーム径のさらなる小径化を実現させるとともに、
ビーム径のばらつきを少なくすることができる精度の良
い製造が可能であり、製造プロセスが容易であって、低
電圧で高効率で安定した電子放出が可能な電子放出素子
を提供することが可能となる。

【０１６７】また、本発明による電子放出素子を用いる
と、画質が良好で高精細であって、性能の優れた電子源
及び画像形成装置が実現可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態に係る電子放出素子の構成
を示す図である。

【図２】本発明の実施の形態に係る電子放出素子の電子
軌道を示す図である。

【図３】本発明の実施の形態に係る電子放出素子におけ
る作製マージンを説明するための図である。

【図４】本発明の実施の形態に係る電子放出素子の製造
方法の一例を示す図である。

【図５】本発明の実施の形態に係る電子源の一例を示す
図である。

【図６】本発明の実施の形態に係る単純マトリクス配置
の電子源を示す概略構成図である。

【図７】本発明を適用可能な単純マトリクス配置の電子
源を用いた画像形成装置を示す概略構成図である。

【図８】本発明を適用可能な画像形成装置における蛍光
膜を示す図である。

【図９】本発明の実施の形態に係る画像形成装置の駆動
回路を示すブロック図である。

【図１０】本発明の実施例２を示す図である。

【図１１】本発明の実施例２の製造方法を示す図であ
る。

【図１２】従来の電子放出素子を模式的に示した図であ
る。

【図１３】従来の電子放出素子を模式的に示した図であ
る。

【符号の説明】

１基板２カソード電極３絶縁層４ゲート電極５電子放出層６駆動電源７アノード電極８高圧電源４１マスクパターン６１，８１電子源基板６２Ｘ方向配線６３Ｙ方向配線６４，７１電子放出素子８５蛍光体８６黒色導電材９１リアプレート９２支持枠９３ガラス基体９４蛍光膜９５メタルバック９６フェースプレート９８外囲器

Claims

【特許請求の範囲】

【請求項１】基板上に配置されるカソード電極と、開口部を有し、前記カソード電極上に配置される絶縁層
と、前記絶縁層の開口部と連通する開口部を有し、該絶縁層
上に配置されるゲート電極と、前記カソード電極と電気的に接続された電子放出材と、を備えた電子放出素子において、前記カソード電極は、前記ゲート電極及び絶縁層の開口
部と連通する開口部を備え、前記カソード電極の開口部は、前記ゲート電極の開口部
よりも大きく設けられるとともに、略平坦状の底面を有
し、前記電子放出材は、前記底面上に、前記カソード電極と
該カソード電極上に積層される前記絶縁層との境界より
低く設けられ、前記電子放出材の大きさは、前記ゲート電極の開口部の
大きさと略同一、又は該ゲート電極の開口部の大きさよ
りも小さいことを特徴とする電子放出素子。
【請求項２】前記カソード電極の開口径と前記電子放出
材の大きさとの差の距離の半分（ｄ１）は、該カソード
電極と該カソード電極上に積層される前記絶縁層との境
界から該電子放出材の表面の高さ（ｔ１）と、ほぼ等し
いかそれ以上であることを特徴とする請求項１に記載の
電子放出素子。
【請求項３】前記絶縁層の開口部の大きさは、前記カソ
ード電極の開口部の大きさよりも小さいことを特徴とす
る請求項１又は２に記載の電子放出素子。
【請求項４】前記電子放出材は、略平坦な膜であること
を特徴とする請求項１，２又は３に記載の電子放出素
子。
【請求項５】前記電子放出材は、低仕事関数を有する炭
素又は炭素化合物を含むことを特徴とする請求項１乃至
４のいずれか１項に記載の電子放出素子。
【請求項６】前記炭素又は炭素化合物とは、ダイヤモン
ド又は、ダイヤモンドライクカーボンを含むことを特徴
とする請求項５に記載の電子放出素子。
【請求項７】請求項１乃至６のいずれか１項に記載の電
子放出素子を複数個接続した電子源であって、前記ゲー
ト電極がゲート電極配線に接続され、前記カソード電極
がカソード電極配線に、マトリクス配線したことを特徴
とする電子源。
【請求項８】請求項７に記載の電子源と、該電子源から
放出された電子によって画像を形成する画像形成部材と
を備えることを特徴とする画像形成装置。
【請求項９】前記画像形成部材は、電子の衝突によって
発光する蛍光体であることを特徴とする請求項８に記載
の画像形成装置。
【請求項１０】基板上に配置されるカソード電極と、開口部を有し、前記カソード電極上に配置される絶縁層
と、前記絶縁層の開口部と連通する開口部を有し、該絶縁層
上に配置されるゲート電極と、前記カソード電極と電気的に接続された電子放出材と、を備えた電子放出素子の製造方法において、前記ゲート電極の開口部と前記絶縁層の開口部を形成し
た後、該絶縁層の開口部に露出した前記カソード電極を
サイドエッチングして該カソード電極に開口部を形成す
る工程を含むことを特徴とする電子放出素子の製造方
法。
【請求項１１】基板上に配置されるカソード電極と、開口部を有し、前記カソード電極上に配置される絶縁層
と、前記絶縁層の開口部と連通する開口部を有し、該絶縁層
上に配置されるゲート電極と、前記カソード電極と電気的に接続された電子放出材と、を備えた電子放出素子の製造方法において、前記ゲート電極の開口部と前記絶縁層の開口部を形成し
た後、該絶縁層の開口部に露出した前記カソード電極を
変質させる工程と、前記カソード電極のうち変質した領域を除去して該カソ
ード電極に開口部を形成する工程と、を含むことを特徴とする電子放出素子の製造方法。