JP2003017953A - 信号増幅方法および回路、のこぎり形波発振回路、増幅器、及び増幅素子 - Google Patents

Abstract

(57)【要約】 【課題】 利得を変更しても低歪みを維持し、小型で製
作が容易なアナログ信号増幅回路を提供する。 【解決手段】 のこぎり形波発振回路１０１からの入力
信号レベルを有する第１ののこぎり形波Ｗｉｎと入力信
号Ｖｉｎとをコンパレーター１０２で比較して第１のパ
ルスを生成し、第１のパルスからワンショットバイブレ
ーター１０３で狭い一定幅の第２のパルスを生成する。
また、のこぎり形波発振回路１０１からの出力信号レベ
ルを有する第２ののこぎり形波Ｗｏｕｔを、第１のバッ
ファ増幅器１０４を介して、アナログスイッチ１０５お
よびコンデンサＣ２からなるサンプルホールド回路で第
２のパルスにより抽出、保持して、谷間のない連続した
信号に変換し、電力増幅回路１０７、ローパスフィルタ
１０８を介して出力する。利得の変更は、第１又は第２
ののこぎり形波の振幅を変化させることで行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディジタル増幅器
の分野におけるアナログ信号を増幅する方法に係り、よ
り詳しくは、出力波形の歪み率を抑制してオーディオア
ンプなどの出力波形が顕著に改善されたアナログ信号増
幅方法、及びその増幅方法を利用して集積回路化した増
幅素子に関するもので、そのほかにも、増幅器の入力信
号としてＰＷＭ信号またはＰＣＭ信号を含む各種のディ
ジタル情報を利用する増幅器、及び各種の増幅器で使用
されるのこぎり形波信号発振器及び電力増幅素子に関す
るものである。

【０００２】

【従来の技術】一般に、従来のオーディオアンプの増幅
素子は、通常、トランジスタを基にしたものが大半であ
る。トランジスタを利用する増幅素子の場合、大変な問
題点となるのは、許容される入力バイアス電圧（通常、
ベース電圧）の大きさが低い(通常、０．６Ｖ以下)とい
うことである。つまり、トランジスタの場合、許容入力
電圧以下では出力信号(通常、コレクタ電流または電圧)
が目標とする波形で生成されるものの、入力電圧が０．
６Ｖを超える場合は出力信号の波形歪みが顕著に大とな
る特性をもつ。図３ａは、０．６Ｖ以下のベース入力電
圧に対して正常の出力状態（図では、電流出力波形が示
されているが、負荷抵抗に結合された状態ではこれに対
応する電圧出力波形となる）を示す図であり、図３ｂ
は、ベース入力電圧が０．６Ｖを超えた場合の出力波形
に対する波形歪みを示す図である。

【０００３】このような、入力バイアス電圧のばらつき
に伴う目標出力の波形歪みの問題を解消するため、出力
信号の一部を逆位相にした信号を負帰還回路を介して入
力バイアス電圧に補償する方法があるが、その場合、負
帰還回路を介する時間遅延（Ｔｄ）によって（図４ｃ参
照)、実際に合成されて補償をなされた入力波形自体が
歪められた波形となり、これに伴う出力波形も是非もな
く歪められた波形となるという問題がある。

【０００４】図４ａ及び図４ｂは、それぞれ、代表的な
入力バイアス電圧を補償する増幅器の一例を示す回路図
であり、図４ｃは、入力波形と負帰還波形とが合成され
た際のひずんだ入力波形と、そのひずんだ入力波形に対
応するひずんだ出力波形を示す図である。さらに、かか
る負帰還補償方式の場合、増幅度が低いことから、増幅
段を多段に形成しなければならない問題があり、それに
伴うそれぞれの段ごとに有している波形変形度が段数の
増加に応じて比例的に増大するという問題がある。

【０００５】トランジスタの狭い範囲の入力バイアス電
圧特性を補完する方法として、ゲート電圧が１．５Ｖ程
度となるＦＥＴ（Field Effect Transistor）を使用す
る方法がある。ところで、ＦＥＴは、温度の変化とＦＥ
Ｔ自体の特性誤差によって動作が不安定になり、一部の
特殊な回路だけに使用されているのが実情である。

【０００６】また、従来に使用されていた真空管増幅器
はバイアス電圧が１．５Ｖ以上であり、増幅利得の大き
さによって増幅段の数が多くなることはない。したがっ
て、真空管を使用するオーディオ増幅回路で混変調ゆが
み現象がほとんどないことから、とりわけ、専門分野の
音楽家らが真空管アンプで音楽を鑑賞する例をしばしば
目にすることがある。ところで、かかる長所にもかかわ
らず、真空管アンプは、周知のように、消費電力が大き
い、嵩張る、時間経過につれて音質が変わる現象、製
造、保守費用などの短所によって、現在ではおよそ実用
性がない。

【０００７】かかる真空管の長所を生かしながら短所を
補完したディジタル回路として、Ｄ級増幅器と呼ばれる
ＰＷＭ（Pulse Width Modulation）方式のオーディオ増
幅器がある。図５は、Ｄ級増幅器の一例を示す回路図で
ある。図５を参照すると、Ｄ級増幅器には、それ自体に
のこぎり形波信号発振器が内蔵されており、そののこぎ
り形波信号Ｗ１と入力信号Ｖｉ６をコンパレーターＣＯ
ＭＰ６で比較して、入力信号Ｖｉ６がのこぎり形波信号
Ｗ１の電圧よりも高い場合に（図６のＰを参照）、コン
パレーターＣＯＭＰ６はハイレベルの信号Ｗ２を出力す
る（図６のＱを参照）。その方形波信号Ｗ２は入力信号
Ｖｉ６とのこぎり形波信号Ｗ１との間の大きさの変化時
間に対応して変換されたパルス幅を有する（ＰＷＭ変
調）。コンパレーターＣＯＭＰ６からの出力信号Ｗ２に
よってＭＯＳＦＥＴをスイッチングさせ、ＭＯＳＦＥＴ
からは信号Ｗ３（図のＲの実線を参照）が出力される。
その際の出力信号Ｗ３は、電源電圧＋ＶＰＰ、ーＶＰＰ
を交互にオン／オフして得られた方形波であることから
多くの高調波成分を含んでおり、入力電圧の大きさに応
じてデューティ比が変わる信号である。その出力信号Ｗ
３は、＋ＶＰＰにスイッチングされる幅が広いと平均電
圧が高く、その幅が狭いと平均電圧が低くなる（図６の
Ｒの点線を参照）。その出力信号Ｗ３を、ローパスフィ
ルタ（ＬＰＦ：Low Pass Filter）を通過させて積分
し、高調波成分を除去することで、アナログ出力信号が
得られる（図のＳを参照）。

【０００８】

【発明が解決しようとする課題】どころで、 上記のＤ
級増幅器は、方形波信号Ｗ３を平滑化してアナログ出力
信号を得るために（すなわち、方形波信号Ｗ３から高調
波成分を除去するために）、コイル（Ｌ）とコンデンサ
（Ｃ）からなるＬＣフィルタを多段に連結させるべきで
あることから、コイルの嵩が大きくなり、またコイルに
よりノイズとして外部へ放出される電磁波を遮断する作
業には高度の技術が要求される、という問題がある。

【０００９】また、ＭＯＳＦＥＴをスイッチングできる
最大周波数まで、のこぎり形波信号の発振周波数を高め
てこそ音質が良くなるため、かかる理由によって、高度
のフィルタリング技術やスイッチング技術が必要とな
る。

【００１０】そこで、本発明は、上記の種々の問題点を
解決するためになされたものであって、その目的は、出
力波形の歪み現象を除去して原音またはアナログ信号に
近い出力信号を発生しながらも、多段のＬＣフィルタを
不要として嵩を小さくするとともに、負担となる高度の
フィルタリング技術やスイッチング技術を必要とせず、
簡単かつ製作の容易なアナログ信号増幅方法及びその方
法を利用した半導体で集積化された増幅素子を提供する
ことにある。

【００１１】また、本発明の他の目的は、現在のＣＤプ
レーヤなどのディジタル情報機器とパワーアンプとを結
合するのに必要であった中間のＤ／Ａ変換過程を省い
て、ディジタル情報機器からのディジタル情報を直結さ
せることで、Ｄ／Ａ変換過程で発生する各種の問題を解
消できる、ＰＷＭ信号を含むディジタル情報信号の入力
用増幅器を提供することにある。

【００１２】さらに、本発明の他の目的は、上記の増幅
器または増幅素子に使用されるのこぎり形波信号発振
器、及び電力増幅素子を提供することにある。

【００１３】

【課題を解決するための手段】前記の目的を達成するた
め、本発明の第１の特徴的構成によるアナログ信号増幅
器におけるアナログ信号増幅方法は、前記増幅器の入力
信号の最大周波数より周波数が十分大きく、入力信号の
最大振幅と同一かやや大きい振幅を有し、所定の周期を
有する第１ののこぎり形波を出力する段階と、該第１の
のこぎり形波と入力信号とを比較して、その入力信号よ
り第１ののこぎり形波が大きい区間に対応して出力をハ
イレベルにする第１のパルスを出力する段階と、該第１
のパルスのハイレベル区間の開始点ごとに狭幅のワンシ
ョット型第２のパルスを出力する段階と、前記増幅器の
出力信号の最大振幅と同一かやや大きい振幅を有し、前
記第1ののこぎり形波とは周期及び位相が同一の第２の
のこぎり形波を出力する段階と、前記第２のパルスのそ
れぞれのハイレベル時点部分と該第２ののこぎり形波を
対応させて、その対応された部分における第２ののこぎ
り形波電圧位置を標本化して出力電圧を連続して抽出す
る段階と、該抽出された電圧を高速スイッチによってコ
ンデンサに充電させて抽出された電圧を保持し、出力波
形の谷間を除去して低域フィルタリングを容易ならしめ
る段階とを備える。

【００１４】また、前記の目的を達成するため、本発明
の第２の特徴的構成によるアナログ信号増幅器における
アナログ信号増幅方法は、前記増幅器の入力信号の最大
周波数より周波数が十分大きく、入力信号の最大振幅と
同一かやや大きい振幅を有し、所定の周期を有する第１
ののこぎり形波を出力する段階と、該第１ののこぎり形
波と入力信号とを比較して、その入力信号より第１のの
こぎり形波が大きい区間に対応して出力をハイレベルに
する第１のパルスを出力する段階と、該第１のパルスの
ハイレベル区間の開始点ごとに狭幅のワンショット型第
２のパルスを出力する段階と、前記増幅器の出力信号の
最大振幅と同一かやや大きい振幅を有し、前記第１のの
こぎり形波と周期と位相が同一の第２ののこぎり形波を
出力する段階と、前記第２のパルスのそれぞれのハイレ
ベル時点部分と前記第２ののこぎり形波を対応させて、
その対応した部分における第２ののこぎり形波電圧位置
を標本化して第１の出力電圧を連続して抽出する段階
と、前記第２ののこぎり形波の逆位相の第３ののこぎり
形波を出力する段階と、前記第２のパルスのそれぞれの
ハイレベル時点部分と前記第３ののこぎり形波を対応さ
せて、その対応された部分における第３ののこぎり形波
の電圧位置を標本化して第２の出力電圧を連続して抽出
する段階と、前記それぞれの第１の出力電圧と、第２の
出力電圧として抽出された電圧を高速スイッチによって
コンデンサに充電させて、これらの抽出された電圧を保
持し、出力波形の谷間を除去して低域フィルタリングを
容易ならしめる段階と、前記第１の出力電圧と前記第２
の出力電圧の反対位相の２出力を利用して２倍の出力信
号を形成する段階とを備える。

【００１５】さらに、本発明の第３の特徴的構成は、前
記第１の特徴的構成または第２の特徴的構成において、
前記第１ののこぎり形波信号の振幅を調整して、増幅器
の利得を調整する段階をさらに備える。

【００１６】さらに、本発明の第４の特徴的構成は、前
記第１の特徴的構成または第２の特徴的構成において、
前記入力信号とは別の第２の入力信号を利用して前記第
１ののこぎり形波信号の振幅を調整することによって、
入力信号を振幅変調する段階をさらに備える。

【００１７】さらに、本発明の第５の特徴的構成は、前
記第１〜第４の特徴的構成を利用した半導体で集積化さ
れた増幅素子である。

【００１８】

【発明の実施の形態】以下、本発明の好適な実施の形態
について、図面を参照して詳細に説明する。

【００１９】（第１の実施形態）図１は、本発明の一実
施形態によるアナログ信号増幅回路の構成例を示す回路
ブロック図である。図１において、のこぎり形波発振回
路１０１から出力されるのこぎり形波信号は、入力信号
Ｖｉの最大周波数よりも十分に高い周波数（標本化周波
数）を有し、所定の周期を有しつつ線形性の良好な信号
であり、２通りのレベルを有するのこぎり形波信号が出
力される。

【００２０】一方ののこぎり形波信号は、入力信号Ｖｉ
の最大ピーク電圧よりもやや大きい第１ののこぎり形波
信号Ｗｉｎとして出力され、コンパレーター１０２（Ｃ
ＯＭＰ）の非反転入力端子（＋）に入力される。他方の
のこぎり形波信号は、増幅回路からの出力信号として必
要な最大振幅よりもやや大きい第２ののこぎり形波信号
Ｗｏｕｔとして出力され、第１のバッファ増幅器１０４
（ＢＵＦ１）によって、アナログスイッチ１０５（また
は高速スイッチ（本明細書においてはアナログスイッチ
が実質的に高速スイッチとして機能することから、二通
りの場合を混用する））がオンされる場合、コンデンサ
Ｃ２を迅速に充電するのに十分な電力に変換してから、
アナログスイッチ１０５に入力される。

【００２１】入力信号Ｖｉは、コンパレーター１０２の
反転入力端子（ー）に入力され、第１ののこぎり形波信
号Ｗｉｎは非反転入力端子（＋）に入力されることによ
って、これら二つの信号が比較されて、結局は入力信号
Ｖｉの大きさに応じてパルス幅が可変されるＰＷＭ変調
された信号として、第１のパルスがコンパレーター１０
２から出力される。コンパレーター１０２から出力され
る第１のパルスは、ワンショットバイブレーター１０３
のトリガ入力端子に入力されて、ＰＷＭ信号のパルスの
開始（立ち上がり）位置から所定の狭幅のパルスに変換
されて、第２のパルスとして出力される。第２のパルス
は、アナログスイッチ１０５のコントロール端子に入力
されて、パルス発生期間中、アナログスイッチ１０５を
オンさせる。アナログスイッチ１０５の出力信号は、プ
ッシュプル電力増幅回路１０７を駆動するための第２の
バッファ増幅器１０６（ＢＵＦ２）の非反転入力端子
（＋）に入力されるとともに、アナログスイッチ１０５
のオン時に、第２のバッファ増幅器１０６（ＢＵＦ２）
の非反転入力端子（＋）に接続されたコンデンサＣ２を
充電し、コンデンサＣ２はアナログスイッチ１０５がオ
フされてもその充電された電圧を保持する役割を果す。
第２のバッファ増幅器１０６の反転入力端子（−）は、
プッシュプル電力増幅回路１０７の出力端子が常時共通
の接地電位（０点）と同一になるように制御する（すな
わち、出力オフセット電圧を補正する）出力０点制御回
路１０９の出力端子に接続される。第２のバッファ増幅
器１０６の出力端子はプッシュプル電力増幅回路１０７
に接続され、プッシュプル電力増幅回路１０７の出力端
子は出力０点制御回路１０９の入力端子とＬＰＦ１０８
の入力端子に接続され、ＬＰＦ１０８の出力端子はアナ
ログ出力信号Ｖｏの出力端子に接続される。

【００２２】かかる本発明の回路方式を以下ではＥ級増
幅器（CLASS-E AMPLIFIER）またはジン増幅器（JIN AMP
LIFIER）と呼ぶ。

【００２３】次に、図１、図２ａ〜図２ｅを参照して、
本発明によるＥ級増幅器（ジン増幅器）の動作について
述べる。

【００２４】アナログ入力信号Ｖｉと第１ののこぎり形
波信号Ｗｉｎはコンパレーター１０２により比較されて
（図２ａのＡ）、入力信号Ｖｉよりものこぎり形波信号
Ｗｉｎが大きい期間が論理ハイ（High）状態となり、そ
の反対が論理ロー（Low）状態となる第１のパルスが生
成される(図２ａのＢ)。その第１のパルスはワンショッ
トバイブレーター１０３の入力端子に供給されて、第１
のパルスの開始時点から所定の狭い幅を有する第２のパ
ルスに整形される（図２ａのＣ）。その第２のパルスの
所定幅は、アナログスイッチ１０５がオンされてコンデ
ンサＣ２を充電するのに十分な時間に設定すれば良い。

【００２５】このような動作で、アナログ入力信号Ｖｉ
の電圧と第１ののこぎり形波信号Ｗｉｎの上昇区間（Ｒ
ＡＭＰ）における電圧を相互に比較することによって、
入力信号Ｖｉｎの電圧変化が時間変化に変換され、その
時間変化は、第１ののこぎり形波信号の上昇区間（ＲＡ
ＭＰ）内で第２のパルスの位置が変化して発生する。つ
まり、第２のパルスは、入力信号Ｖｉｎの電圧が低い
と、のこぎり形波信号Ｗｉｎの上昇開始点に近い位置に
発生し、入力信号Ｖｉｎの電圧が高いと、のこぎり形波
信号Ｗｉｎの上昇開始点から遠い位置に発生する。よっ
て、入力信号Ｖｉの電圧の大きさと第２のパルスの発生
位置は相互に所定の対応関係にある。

【００２６】第２ののこぎり形波信号Ｗｏｕｔは、第１
ののこぎり形波信号Ｗｉｎと周期が同一であり、アナロ
グ出力信号Ｖｏとして必要な最大振幅よりも大きいのこ
ぎり形波信号として、第１のバッファ増幅器１０４（Ｂ
ＵＦ１）を介してアナログスイッチ１０５の入力端子に
供給される。アナログスイッチ１０５のコントロール端
子に供給される第２のパルスによって、アナログスイッ
チ１０５がオン／オフ制御される。アナログスイッチ１
０５は、第２のパルスのパルス発生期間中だけオンし
て、第２ののこぎり形波信号Ｗｉｎの電圧を抽出するこ
とができる（図２ａのＤにおける小円で示す位置を参
照：動作２）。

【００２７】次に、図２ｂを参照して、入力信号Ｖｉと
出力信号Ｖｏｕｔの生成過程についてより詳しく述べ
る。

【００２８】図２ｂにおいて、まず、入力信号Ｖｉがa
の位置である場合、第１ののこぎり形波信号Ｗｉｎが上
昇してａ’の位置を通過する時点で、コンパレーター１
０２からａ１で示す第１のパルスが出力され、この第１
のパルスａ１は、ワンショットバイブレーター１０３に
よりａ２で示す幅が狭い第２のパルスに整形され、アナ
ログスイッチ１０５のコントロール端子に供給されて、
第２ののこぎり形波信号Ｗｏｕｔのａ”の電圧がコンデ
ンサＣ２に充電される。

【００２９】次に、入力信号Ｖｉが下降してｂの位置に
なった場合、第１ののこぎり形波信号Ｗｉｎが上昇して
ｂ’の位置を通過する時点で、コンパレーター１０２か
らｂ１で示す第１のパルスが出力され、この第１のパル
スｂ１は、ワンショットバイブレーター１０３によりｂ
２で示す幅が狭い第２のパルスに整形され、アナログス
イッチ１０５のコントロール端子に供給されて、第２の
のこぎり形波信号Ｗｏｕｔのｂ”の電圧がコンデンサＣ
２に充電される。

【００３０】次に、入力信号Ｖｉがさらに下降してｃの
位置になった場合、第１ののこぎり形波信号Ｗｉｎが上
昇してｃ’の位置を通過する時点で、コンパレーター１
０２からｃ１で示す第１のパルスが出力され、この第１
のパルスｃ１は、ワンショットバイブレーター１０３に
よりｃ２で示す幅が狭い第２のパルスに整形され、アナ
ログスイッチ１０５のコントロール端子に供給されて、
第２ののこぎり形波信号Ｗｏｕｔのｃ”の電圧がコンデ
ンサＣ２に充電される。

【００３１】このようにして、前記動作２において抽出
された電圧はコンデンサＣ２に充電される。その充電電
圧は、次の充電時までコンデンサＣ２によって保持され
る（図２ａのＥ）。コンデンサＣ２に充電される電圧
は、第２のバッファ増幅器１０６を介してプッシュプル
電力増幅回路１０７を駆動する。さらに、必要に応じ
て、第２のバッファ増幅器１０６には、例えば、低域フ
ィルタ（ＬＰＦ）を連結することもできる。

【００３２】プッシュプル電力増幅回路１０７は、負荷
を駆動するための電力増幅器であって、それには通常、
ＡＢ級増幅回路が多く使用される。出力端のＬＰＦ１０
８は、図２ａのＥで示すコンデンサＣ２の電圧波形が、
方形波と類似することから、積分して高周波成分を除去
し、オーディオ信号だけを出力させるためのものであ
る。

【００３３】このように、入力信号Ｖｉから出力信号Ｖ
ｏへの変換過程で、線形性の良好な第１ののこぎり形波
信号を基準として入力信号Ｖｉの電圧変化に比例した時
間変化を第２のパルスとして発生し、出力信号Ｖｏの最
大振幅と略同一の第２ののこぎり形波信号Ｗｏｕｔから
第２のパルス発生位置の電圧を抽出してコンデンサＣ２
に充電し、その充電電圧をプッシュプル電力増幅回路１
０７で電力増幅して出力させることによって、入力信号
Ｖｉを出力信号Ｖｏに増幅する効果が得られることにな
る。

【００３４】ここで、増幅器の増幅度（または利得Ｇ）
は、第１ののこぎり形波信号Ｗｉｎの振幅をＡｉｎと
し、第２ののこぎり形波信号Ｗｏｕｔの振幅をＡｏｕｔ
とすると、次の式で表される。

【００３５】Ｇ＝Ａｏｕｔ／Ａｉｎ つまり、第１ののこぎり形波信号の振幅Ａｉｎと第２の
のこぎり形波信号の振幅Ａｏｕｔとの比で増幅度Ｇが決
定される。図２ｄの左側図のように、第１ののこぎり形
波信号Ｗｉｎ１の振幅が小さい場合、第２ののこぎり形
波信号Ｗｏｕｔに対応する出力信号が相対的に大きくな
って増幅度Ｇが大きくなり、また図２ｄの右側図のよう
に、第１ののこぎり形波信号Ｗｉｎ２の振幅が大きい場
合、第２ののこぎり形波信号Ｗｏｕｔに対応する出力波
形が相対的に小さくなって増幅度Ｇが小さくなる。つま
り、第１ののこぎり形波信号Ｗｉｎの振幅の大きさと増
幅度とは相互に反比例の関係を有する.この第１ののこ
ぎり形波信号Ｗｉｎの振幅の大きさを調整する回路の一
例を図２ｅに示す。図２ｅにおいて、充電用トランジス
タＱ１のエミッタ抵抗Ｒｅの抵抗値を変更することによ
って、定電流回路の電流を変更することができ、その電
流変更によってコンデンサＣｔへの充電時間が変わるこ
とになって、第１ののこぎり形波信号Ｗｉｎの振幅を調
整することができる。このように、第１ののこぎり形波
信号Ｗｉｎの振幅を調整する（第１ののこぎり形波信号
Ｗｉｎにおける傾斜の傾きを調整する効果と同一）こと
で、増幅器の利得Ｇを調整することができる。この調整
機能はオーディオ機器の場合、外観的には、例えば、ボ
リュームコントロールに相当する。

【００３６】図２ｃに示すように、第２ののこぎり形波
信号の位相を反転させた第３ののこぎり形波信号を生成
し、第２のパルスによって第３ののこぎり形波信号から
電圧を抽出すると反転された出力信号（第２の出力信
号）が得られる。第２ののこぎり形波信号から抽出した
反転されていない第１の出力信号と、第３ののこぎり形
波信号から抽出した反転された第２の出力信号とを電力
増幅して負荷を駆動する場合、２倍の出力電圧が得られ
るＢＴＬ（Bridge Tied Load）増幅器を構成することが
容易になる。

【００３７】以上のように、入力信号Ｖｉと第１ののこ
ぎり形波信号Ｗｉｎとをコンパレーター１０２で比較す
ることによって第１のパルスを発生して（動作３）第２
のパルスに整形し、第２ののこぎり形波信号Ｗｉｎから
第２のパルス発生時点の電圧を抽出して（動作４）コン
デンサＣ２に充電し、 プッシュプル電力増幅回路１０
７で電力増幅を行う（動作５）ことで、出力信号Ｖｏが
得られる。

【００３８】上記の動作３は、変換動作としてのこぎり
形波信号の線形性の良好な回路の構成を可能ならしめ、
その結果、混変調歪みによる歪み現象をなくす効果が得
られる。また、上記の動作４は、動作３で発生した第２
のパルスを出力にそのままに使用するものであり、上記
の動作５におけるプッシュプル電力増幅回路１０７は、
現在、通常使用する回路で適用が可能である。プッシュ
プル電力増幅回路１０７は増幅度が１であることから、
トランジスタの入力バイアス電圧特性に対する問題がほ
とんどない。

【００３９】このように、本発明によれば、直接的にト
ランジスタによる増幅動作を利用しないので、これに伴
う出力波形の歪みの要因を根本的に解消することがで
き、とりわけ、入力信号Ｖｉの歪み要因は、トランジス
タの入力バイアス電圧特性とは関係なく、第１ののこぎ
り形波信号Ｗｉｎと第２ののこぎり形波信号Ｗｏｕｔの
線形性だけに関係するので、かかる点からしても、出力
波形に歪み要因を与えるトランジスタ素子の特性とは関
わりがないことになる。

【００４０】次に、本発明のさらに他の実施形態による
各種のアナログ信号増幅回路、及びこれに使用される素
子について述べる。

【００４１】図７は、本発明の他の実施形態によるアナ
ログ信号増幅回路の構成例を示す回路図である。図７に
おいて、７−Ａは抵抗Ｒ１とコンデンサＣ１の時定数に
よるクロック発振回路であり、出力端子ＯＵＴからパル
スが出力される。クロック発振回路７−Ａの抵抗Ｒ２
は、コンデンサＣ１に充電された電圧を放電するための
抵抗である。クロック発振回路７−Ａの出力端子ＯＵＴ
に連結された第１のインバータＩＣ２Ａと第２のインバ
ータＩＣ２Ｂとは、クロック発振回路７−ＡのＩＣ１か
らの出力パルスのバッファリング用と反転用として使用
される。第１のインバータＩＣ２Ａで反転された正パル
スは、第２ののこぎり形波信号発振回路７−Ｂに入力さ
れて、第２ののこぎり形波信号ＰＴＨを発生するが、同
期用として使用される。また、パルスディレイ回路７−
Ｇと第２のインバータＩＣ２Ｂとを経由して出力される
負パルスは、第３ののこぎり形波信号発振回路７−Ｃに
入力されて、第３ののこぎり形波信号ＮＴＨを発生する
が、同期用として利用される。

【００４２】第１のインバータＩＣ２Ａの出力端がハイ
レベルになると、第２ののこぎり形波信号発振回路７−
Ｂにおいて、抵抗Ｒ３、コンデンサＣ２、トランジスタ
Ｑ１のベースとエミッタ、再度コンデンサＣ２からなる
経路に電流が流れつつ、コンデンサＣ２が充電される。
この際、トランジスタＱ１のコレクタとエミッタとの間
がターンオン状態となり、コンデンサＣ３の電圧を放電
させる。つまり、のこぎり形波信号をリセットする動作
が行われる。

【００４３】次に、第１のインバータＩＣ２Ａの出力端
がローレベルになると、第２ののこぎり形波信号発振回
路７−ＢのコンデンサＣ２に充電された電圧が、抵抗Ｒ
３、第１のインバータＩＣ２Ａの出力端、第２ののこぎ
り形波信号発振回路７−ＢのダイオードＤ１を経由して
放電するようになり（通常、コンデンサＣ２とダイオー
ドＤ１とから構成された回路をクランプ回路という）、
第２ののこぎり形波信号発振回路７−Ｂのトランジスタ
Ｑ１のベースとエミッタ間に−０．６Ｖの逆電圧が印加
され、トランジスタＱ１のコレクタとエミッタとの間が
ターンオフ状態となる。その時から、第２ののこぎり形
波信号発振回路７−ＢのトランジスタＱ２、抵抗Ｒ５、
Ｒ６、低電圧ダイオードＺ１からなる定電流回路から供
給する定電流によって、コンデンサＣ３の充電が所定の
速度で開始される。トランジスタＱ２のベースに接続さ
れた定電圧ダイオードＺ１によって印加される抵抗Ｒ６
両端の電圧が常時一定になるよう、トランジスタＱ２が
制御することから、抵抗Ｒ６に流れる電流は定電流であ
り、よってトランジスタＱ２のコレクタに流れる電流も
定電流となる。

【００４４】コンデンサＣ３に定電流を供給して充電を
行うことで、直線性の良好なのこぎり形波信号が生成さ
れ、またトランジスタＱ１によってコンデンサＣ３の充
電電圧を瞬間的に放電させることで、連続したのこぎり
形波信号が生成される。ここで、コンデンサＣ２（結合
コンデンサ）は、第１のインバータＩＣ２Ａの回路とト
ランジスタＱ１を含む放電回路とを交流的に結合し、直
流的には遮断する機能を有する。コンデンサＣ２によっ
て、第２ののこぎり形波信号発振回路７−Ｂの電源電圧
±Ｖ２を変動させても、異なる電源電圧±Ｖ１が供給さ
れるクロック発振回路７−Ａや第１のインバータＩＣ２
Ａには影響を与えずに正常に動作する。したがって、第
２ののこぎり形波信号発振回路７−Ｂの電源電圧±Ｖ２
を変更することが可能となり、その電源電圧±Ｖ２は、
のこぎり形波信号のピーク間（peak-to-peak）電圧に比
例し、 また、増幅器の最大出力電圧にも比例する。第
２ののこぎり形波信号発振回路７−Ｂの電源電圧±Ｖ２
を変えることによって、回路変更なしに増幅器の出力電
圧を変更することができる。

【００４５】第２ののこぎり形波信号発振回路７−Ｂの
トランジスタＱ３は、コンデンサＣ３に発生されたのこ
ぎり形波信号電圧をバッファリングして出力インピーダ
ンスを低くして、抵抗Ｒ７と抵抗Ｒ８を駆動する。トラ
ンジスタＱ３の出力信号は、増幅器の出力信号レベルを
有する第２ののこぎり形波信号ＰＴＨとして使用され、
その第２ののこぎり形波信号ＰＴＨを抵抗Ｒ７と抵抗Ｒ
８により分圧することで、第２ののこぎり形波信号ＰＴ
Ｈと周期と位相が同一である入力信号レベルを有する第
１ののこぎり形波信号ＰＴＬに変換される。

【００４６】図７において、７−Ｃは、第２ののこぎり
形波信号ＰＴＨが生成される際、同時に第３ののこぎり
形波信号ＮＴＨを生成する第３ののこぎり形波信号発振
回路である。第２のインバータＩＣ２Ｂからの出力信号
がローレベルになると、第３ののこぎり形波信号発振回
路７−Ｃにおいて、トランジスタＱ４のエミッタとベー
ス、コンデンサＣ４、抵抗Ｒ９を経由してコンデンサＣ
４を充電する電流が流れる。この際、トランジスタＱ４
のコレクタとエミッタとの間がターンオン状態となっ
て、コンデンサＣ５の電圧を放電させる。つまり、のこ
ぎり形波信号をリセットする動作が行われる。

【００４７】次に、第２のインバータＩＣ２Ｂからの出
力信号がハイレベルになると、コンデンサＣ４の充電電
圧が、ダイオードＤ２、第２のインバータＩＣ２Ｂの出
力端、抵抗Ｒ９を経由して放電するようになり（通常、
コンデンサＣ４とダイオードＤ２とから構成された回路
をクランプ回路という）、トランジスタＱ４のベースと
エミッタとの間に＋０．６Ｖの逆電圧が印加され、トラ
ンジスタＱ４のコレクタとエミッタとの間がターンオフ
状態となる。この時から、トランジスタＱ５、抵抗Ｒ１
１、Ｒ１２、定電圧ダイオードＺ２からなる定電流回路
から供給される定電流によって、第３ののこぎり形波信
号発振回路７−ＣのコンデンサＣ５に対する充電が所定
の速度で開始される。トランジスタＱ５のベースに接続
された定電圧ダイオードＺ２によって印加される抵抗Ｒ
１２の両端の電圧が常時一定となるよう、トランジスタ
Ｑ５が制御するので、抵抗Ｒ１２に流れる電流は定電流
であり、よってトランジスタＱ５のコレクタに流れる電
流も定電流となる。

【００４８】コンデンサＣ５に定電流を供給して充電を
行うことで、直線性の良好なのこぎり形波信号が生成さ
れ、またトランジスタＱ４によってコンデンサＣ５の充
電電圧を瞬間的に放電させることで、連続したのこぎり
形波信号が生成される。ここで、コンデンサＣ４（結合
コンデンサ）は、第２のインバータＩＣ２Ｂの回路とト
ランジスタＱ４を含む放電回路とを交流的に結合し、直
流的には遮断する機能を有する。コンデンサＣ４によっ
て、第３ののこぎり形波信号発振回路７−Ｃの電源電圧
±Ｖ２を変動させても、異なる電源電圧±Ｖ１が供給さ
れるクロック発振回路７−Ａや第２のインバータＩＣ２
Ｂには影響を与えずに正常に動作する。したがって、第
３ののこぎり形波信号発振回路７−Ｃの電源電圧±Ｖ２
を変更することが可能となり、その電源電圧±Ｖ２は、
のこぎり形波信号のピーク間（peak-to-peak）電圧に比
例し、 また、増幅器の最大出力電圧にも比例する。第
３ののこぎり形波信号発振回路７−Ｃの電源電圧±Ｖ２
を変えることによって、回路変更なしに増幅器の出力電
圧を変更することができる。

【００４９】第３ののこぎり形波信号発振回路７−Ｃの
トランジスタＱ６は、コンデンサＣ５に発生されたのこ
ぎり形波信号電圧をバッファリングして出力インピーダ
ンスを低くし、抵抗Ｒ１３を駆動する。トランジスタＱ
６の出力信号は、増幅器の出力信号レベルを有する第３
ののこぎり形波信号ＮＴＨとして使用される。

【００５０】図７において、７−Ｄは、コンパレーター
部であり、入力端子ＩＮからコンパレーターＩＣ３の反
転入力端子（−）に供給されるアナログ入力信号Ｖｉｎ
と、コンパレーターＩＣ３の非反転入力端子（＋）に供
給される第１ののこぎり形波信号ＰＴＬとを比較して、
入力信号Ｖｉｎよりも第１ののこぎり形波信号ＰＴＬ信
号が大きい期間中に、ハイレベルの第１のパルスを発生
させる。そのハイレベルの第１のパルスは、入力信号Ｖ
ｉｎの大きさに応じてパルス幅が可変され、ワンショッ
トバイブレーター部７−ＦのＩＣ４によってパルスの開
始時点から幅の狭い第２のパルスに整形される。

【００５１】つまり、図７のワンショットバイブレータ
ー部７−Ｆは、コンパレーターＩＣ３から出力される第
１のパルスを受けて、狭幅の第２のパルスに整形する機
能を有する。ここで、抵抗Ｒ１６とコンデンサＣ７によ
って、第２のパルスの幅が決定される。狭幅の第２のパ
ルスは、ワンショットバイブレーター部７−ＦのＩＣ４
のＱ端子から正パルスとして出力され、アナログスイッ
チ回路７−Ｅにおける第１のアナログスイッチＡ−ＳＷ
１と第２のアナログスイッチＡ−ＳＷ２のコントロール
端子Ｃに供給される。

【００５２】ここで、第２のパルスは、第１のパルスの
上昇時点でワンショットバイブレーター部７−Ｆにおけ
る抵抗Ｒ１６とコンデンサＣ７の時定数で決まるパルス
幅を有して生成される。第１のパルスの上昇時点から第
２のパルスの上昇時点まではいくらかの時間が要され
る。これをワンショットバイブレーターＩＣ４の入出力
間遅延時間（Ｔｐｌｈ）と言い、例えばＣＭＯＳの場
合、Ｔｐｌｈは３００ｎＳ程度である。

【００５３】アナログ入力信号が最大値近傍の場合に、
コンパレーター部７−Ｄにより、図１４ａのＢで示すよ
うな第１のパルスが生成され、その第１のパルス（Ｂ）
は、ワンショットバイブレーター部７−ＦのＩＣ４に入
力される。ここで、ＩＣ４に入出力間遅延時間Ｔｐｌｈ
がなければ（Ｔｐｌｈ＝０）、図１４のＣで示すような
第２のパルスが生成され、この際のアナログ出力波形
は、図１４のＥで示すような最大電圧として出力され
る。

【００５４】しかし、ＩＣ４には入出力間遅延時間Ｔｐ
ｌｈがあるために、図１４のＤで示すように、遅延時間
Ｔｐｌｈ後に第２のパルスが生成される。この際、第２
ののこぎり形波信号（図１４のＦ）は、のこぎり形波信
号の最高点を通過して最低点の近傍であれば、第２のパ
ルス（図１４のＤ)によって最低電圧が抽出され、アナ
ログ出力信号が最低電圧にまで急激に低下する（図１４
のＦ）。そのアナログ出力信号が電力増幅素子を介して
スピーカーを駆動する際に、スピーカーを損傷させる可
能性がある。したがって、如何なることがあっても、ア
ナログ出力信号の波形に急激な変化が持続されることが
あってはならない。そこで、かかる現象を防止するため
の方法について、以下において述べることにする。

【００５５】第２ののこぎり形波信号（図１４のＯ）の
最高点から最低点へ転換される時点で遅延時間Ｔｐｌｈ
だけ、その転換時点の以前からハイレベルで発生してい
るブランキングパルス（図７の７−Ｈからの出力パル
ス、図１４のＱ）をワンショットバイブレーターＩＣ４
のリセット端子ＲＥＳＥＴに印加する。リセット端子Ｒ
ＥＳＥＴにブランキングパルスが印加されている期間
（ブランキングパルス期間）には、ワンショットバイブ
レーターＩＣ４の入力端子Ａに第１のパルスが入力され
ても第２のパルスが出力されることはない。ワンショッ
トバイブレーターＩＣ４の入力端子Ａに、図１４のＰで
示すように、入力信号Ｖｉの最大値近傍で第１のパルス
が入力されると、第１のパルスがブランキングパルス期
間に属することから、第２のパルスは出力されない（図
１４のＳ)。この際には、以前に抽出された電圧が保持
されることになり（図１４のＵで示すように電圧がリミ
ットされる）、出力電圧が急激に反転されるのを防止す
ることができる。

【００５６】次に、図１５を参照して、第２ののこぎり
形波信号ＰＴＨまたは第３ののこぎり形波信号ＮＴＨを
遅延させて出力動作範囲を補正する方法について述べ
る。

【００５７】図７のコンパレーター回路７−Ｄは、入力
端子ＩＮからコンパレーターＩＣ３の反転入力端子
（−）に供給されるアナログ入力信号Ｖｉと、コンパレ
ーターＩＣ３の非反転入力端子（＋）に供給される第１
ののこぎり形波信号ＰＴＬとを比較して、アナログ入力
信号Ｖｉｎよりも第１ののこぎり形波信号ＰＴＬが大き
い期間中に、ハイレベルの第１のパルスを発生させる。
そのハイレベルの第１のパルスは、アナログ入力信号Ｖ
ｉの大きさに応じてパルス幅が可変されるものであっ
て、図７のワンショットバイブレーターＩＣ４によっ
て、パルス開始時点で狭幅の第２のパルスに整形され
る。

【００５８】図７および図１５を参照して説明すると、
ワンショットバイブレーターＩＣ４は、コンパレーター
ＩＣ３から出力される第１のパルス（図１５のｂ)を入
力として狭幅の第２のパルスに整形する。第１のパルス
の上昇時点で第２のパルスが発生するのが理想的である
が（図１５のｃ）、第１のパルスの上昇時点から第２の
パルスの上昇時点まではいくらかの時間が要される（図
１５のｄ）。このワンショットバイブレーターＩＣ４の
入出力間遅延時間Ｔｐｌｈによって、アナログスイッチ
回路（図７の７−Ｅ）において第２ののこぎり形波信号
または第３ののこぎり形波信号の電圧を抽出する際に、
抽出点が変位され（図１５のｇ）、出力信号波形の上部
が歪められて最大出力範囲が狭められる。この現象は、
のこぎり形波信号の周波数が高い場合はなおさら無視で
きないようになる。かかる現象をなくそうとしても、ワ
ンショットバイブレーターの遅延時間を減らすのには限
界があるので、図７のパルスディレイ回路７−Ｇによっ
て、第３ののこぎり形波信号発振器７−Ｃへのリセット
パルスを遅延時間Ｔｐｌｈだけ遅延させた後、第３のの
こぎり形波信号発振器７−Ｃのリセット回路（トランジ
スタＱ４）に供給することによって、図１５のｈで示す
ように、出力信号レベルの第３ののこぎり形波信号が遅
延されて発生し、アナログスイッチ回路７−Ｅにおい
て、実際に出力された第２のパルス（図１５のｄ）によ
って抽出された出力がゆがむことのない最大出力電圧を
抽出することができる（図１５のｉ）。なお、図７で
は、第３ののこぎり形波信号を遅延させているが、図１
５では、第２ののこぎり形波信号を遅延させたものとし
て説明した。

【００５９】次に、図７のアナログスイッチ（または、
高速スイッチ）から構成されたサンプル／ホールド回路
７−Ｅについて述べる。第２ののこぎり形波信号発振回
路７−Ｂから、出力信号レベルの第２ののこぎり形波信
号ＰＴＨが、サンプル／ホールド回路７−Ｅのアナログ
スイッチＡ−ＳＷ１の入力端子Ｉに供給され、コントロ
ール端子Ｃに印加される第２のパルスの発生期間中に、
コンデンサＣ１０とコンデンサＣ８を充電するようにな
り（Ｃ８はＣ１０より十分大きい容量である）、次い
で、トランジスタＱ７によってバッファリング過程を経
てローパスフィルタＬＰＦ１で低域フィルタリングされ
て、入力信号Ｖｉｎと同一の位相の増幅されたアナログ
信号がＰ−ＯＵＴ端子に出力される。

【００６０】さらに、第３ののこぎり形波信号発振回路
７−Ｃから、出力信号レベルの第３ののこぎり形波信号
ＮＴＨがアナログスイッチＡ−ＳＷ２の入力端子Ｉに供
給され、コントロール端子Ｃに印加される第２のパルス
の発生期間中に、コンデンサＣ１３とコンデンサＣ９を
充電するようになり（Ｃ９はＣ１３より十分大きい容量
である）、次いで、トランジスタＱ８によってバッファ
リング過程を経てローパスフィルタＬＰＦ２で低域フィ
ルタリングされて、入力信号Ｖｉｎと逆位相の増幅され
たアナログ信号がＮ−ＯＵＴ端子に出力される。

【００６１】ここで、第３ののこぎり形波信号ＮＴＨ
を、トリマ（TRIMMER）コンデンサＴＣ２を介してコン
デンサＣ１０とＣ８の接続点に印加している理由につい
て説明する。第３ののこぎり形波信号ＮＴＨを、トリマ
コンデンサＴＣ２を介してコンデンサＣ１０とＣ８の接
続点に印加しない場合、コンデンサＣ１０に充電された
電圧は、次の充電時まで所定の状態で保持されているべ
きであるが、コンデンサＣ１０のインピーダンスが極め
て大きいことから、アナログスイッチＡ−ＳＷ１の入力
端子Ｉと出力端子Ｏとの間の静電容量、またはプリント
基板のパターン間の容量によって、コンデンサＣ１０に
充電された電圧には、第２ののこぎり形波信号ＰＴＨと
同一態様（同一の周波数）のリップルが現れることにな
る。そのリップルはローパスフィルタＬＰＦ１を通過さ
せても完全に除去されないので、ノイズとして発生する
ことになる。

【００６２】そこで、コンデンサＣ１０とコンデンサＣ
８の接続点に、トリマコンデンサＴＣ２とコンデンサＣ
８によって低振幅の電圧に分圧された、第２ののこぎり
形波信号ＰＴＨとは逆位相の第３ののこぎり形波信号Ｎ
ＴＨを印加して、コンデンサC１０において、第２のの
こぎり形波信号ＰＴＨに低振幅の第３ののこぎり形波信
号ＮＴＨを重ね合わせる。この際に、コンデンサＣ８の
両端に分圧された逆位相の電圧がリップル電圧と同一に
なるよう、トリマコンデンサＴＣ２の容量値を調整する
ことにより、リップルを相殺することができる。

【００６３】同様に、第２ののこぎり形波信号ＰＴＨ
を、トリマコンデンサＴＣ１を介してコンデンサＣ１３
とＣ９の接続点に印加している理由について説明する。
第２ののこぎり形波信号ＰＴＨを、トリマコンデンサＴ
Ｃ１を介してコンデンサＣ１３とＣ９の接続点に印加し
ない場合、コンデンサＣ１３に充電された電圧は、次の
充電時まで所定の状態で保持されているべきであるが、
コンデンサＣ１３のインピーダンスが極めて大きいこと
から、アナログスイッチＡ−ＳＷ２の入力端子Ｉと出力
端子Ｏとの間の静電容量、またはプリント基板のパター
ン間の容量によって、コンデンサＣ１３に充電された電
圧には、第３ののこぎり形波信号ＮＴＨと同一態様（同
一の周波数）のリップルが現れることになる。そのリッ
プルはローパスフィルタＬＰＦ２を通過させても完全に
除去されないので、ノイズとして発生することになる。

【００６４】そこで、コンデンサＣ１３とコンデンサＣ
９の接続点に、トリマコンデンサＴＣ１とコンデンサＣ
９によって低振幅の電圧に分圧された、第３ののこぎり
形波信号ＮＴＨとは逆位相の第２ののこぎり形波信号Ｐ
ＴＨを印加して、コンデンサC１３において、第３のの
こぎり形波信号ＮＴＨに低振幅の第２ののこぎり形波信
号ＰＴＨを重ね合わせる。この際に、コンデンサＣ９の
両端に分圧された逆位相の電圧がリップル電圧と同一に
なるよう、トリマコンデンサＴＣ１の容量値を調整する
ことにより、リップルを相殺することができる。

【００６５】上記のようにしてリップルが相殺されて、
コンパレーター回路７−Ｄへの入力信号Ｖｉｎと同位相
で増幅された、ローパスフィルタＬＰＦ１からの出力信
号Ｐ−ＯＵＴは、ローパスフィルタＬＰＦ１に連結され
た電力増幅素子（ＣＢＳＴ１：電流ブースター）に入力
され、電力増幅されて電力増幅素子ＣＢＳＴ１に連結さ
れたスピーカーＳＰ１を駆動する。

【００６６】図８は、図７の電力増幅素子ＣＢＳＴ１の
回路図である。図８において、電力増幅素子ＣＢＳＴ１
の出力端子ＯＵＴと共通接地端子との間にスピーカーが
接続されるので、出力端子ＯＵＴは、直流の０Ｖ電位を
常時保持しているべきである。これに対する制御は演算
増幅器ＩＣ３０を利用して行う。演算増幅器ＩＣ３０の
非反転入力端子（＋）を共通接地端子に接続し、その反
転入力端子（−）を、抵抗Ｒ３１を介して電力増幅素子
ＣＢＳＴ１の出力端子ＯＵＴに接続し、演算増幅器ＩＣ
３０の出力端子を、抵抗Ｒ３０を介してトランジスタＱ
３０のベースに接続することで、トランジスタＱ３０の
入力バイアス電圧が制御される。また、演算増幅器ＩＣ
３０の反転入力端子（−）と出力端子との間にコンデン
サＣ３１を接続し、信号電圧は制御せずに直流状態だけ
が制御できるように、抵抗Ｒ３１とコンデンサＣ３１の
時定数を大きい値に設定する。

【００６７】電力増幅素子ＣＢＳＴ１の動作時に、仮に
出力端子ＯＵＴの０Ｖ電位がプラス方向へ高くなった場
合、演算増幅器ＩＣ３０の反転入力端子（−）の電圧は
プラス方向に高くなり、演算増幅器ＩＣ３０の出力端子
の電圧がマイナス方向に低くなる。この電圧変化がトラ
ンジスタＱ３０のベース電圧を低くするので、トランジ
スタＱ３１と、トランジスタＱ３３のエミッタ電圧が低
くなり、出力端子ＯＵＴが再び０Ｖ電位となる。逆に、
出力端子ＯＵＴの０Ｖ電位がマイナス方向へ低くなった
場合、演算増幅器ＩＣ３０の反転入力端子（−）の電圧
はマイナス方向に低くなり、演算増幅器ＩＣ３０の出力
端子の電圧がプラス方向に高くなる。この電圧変化がト
ランジスタＱ３０のベース電圧を高くするので、トラン
ジスタＱ３１と、トランジスタＱ３３のエミッタ電圧が
高くなり、出力端子ＯＵＴが再び０Ｖ電位となる。

【００６８】図９は、本発明の他の実施形態によるパル
ス幅変調（ＰＷＭ）信号入力用の増幅器の構成例を示す
回路図である。最近では、ＣＤプレーヤのようなディジ
タル記録された情報を再生するディジタル機器が一般的
になっている。ＣＤプレーヤの多くは、可聴音で出力さ
れるまでの信号を処理するのにディジタル方式を採用し
ている。

【００６９】図１０は、従来のＣＤプレーヤの一例を示
す構成図である。ＣＤから読み取ったディジタル情報は
ディジタル回路で処理されＰＷＭ信号が出力され、ＰＷ
Ｍ信号はＤ／Ａ変換器（Ｄ／Ａ）によりアナログ信号に
変換され、フィルタにより高周波成分が除去され、増幅
器（ＡＭＰ）により電力増幅されて、スピーカが駆動さ
れる。その際に、Ｄ／Ａによるディジタル／アナログ変
換過程やＡＭＰによる増幅過程で信号が変形する可能性
があり、また回路部品が多く必要となる。

【００７０】図１１は、図９のＰＷＭ信号入力用増幅器
を用いたＣＤプレーヤの構成図であり、このように、デ
ィジタル回路によりディジタル情報がＰＷＭ信号に処理
される機器であれば、そのＰＷＭ信号を、本発明による
図９のＰＷＭ信号入力用増幅器に直結させることによっ
て、増幅器は簡単に構成されて、Ｄ／Ａ変換器が不要と
なり、増幅素子と同一の信号の変形要因がないため、歪
みのない信号増幅が可能となる。

【００７１】以下、本発明によるＰＷＭ信号入力用増幅
器の動作について、図９を参照して述べる。

【００７２】図９において、ＰＷＭ信号９−Ａ（PWM DA
TA）が入力端子ＩＮに入力される。ＰＷＭ信号９−Ａ
は、ローレベルからハイレベルへ上昇する時点毎の周期
が常時一定であり、その時点はＰＷＭ信号の基準となる
位置である。ＰＷＭ信号９−Ａのハイパルス期間の幅が
信号の大きさと比例する。さらに、ハイレベルからロー
レベルへ下降する時点が周期ごとに変化する。入力端子
ＩＮにＰＷＭ信号９−Ａが入力されると、上昇時点検出
器９−ＢによりＰＷＭ信号９−Ａがローレベルからハイ
レベルに遷移する時点を検出してリセット端子ＲＥＳＥ
ＴにハイレベルのＲＥＳＥＴパルスを出力する。このＲ
ＥＳＥＴパルスは、第２ののこぎり形波信号発振器９−
Ｄに入力され、抵抗Ｒ４１とコンデンサＣ４１を経由し
て、リセット回路部を構成するトランジスタＱ４１のベ
ースに印加される。それにより、トランジスタＱ４１の
ベースとエミッタ間に電流が流れて、トランジスタＱ４
１がターンオンされ、出力信号レベルの電圧が充電され
たコンデンサＣ４２を瞬間的に放電させる。

【００７３】次いで、ＲＥＳＥＴパルスがローレベルへ
と下降することによって、トランジスタＱ４１がターン
オフしてコンデンサＣ４２への充電が開始する。

【００７４】定電圧ダイオードＺ４１の定電圧によっ
て、トランジスタＱ４２のエミッタに接続された抵抗Ｒ
４４には常時所定の定電流が流れ、その定電流がコンデ
ンサＣ４２を所定の速度で充電することによって、直線
性の良好なの第２ののこぎり形波信号ＰＴＨが生成され
る。第２ののこぎり形波信号ＰＴＨは、トランジスタＱ
４３によってバッファリングされて、アナログスイッチ
回路９−Ｆ内のアナログスイッチＡ−ＳＷ４の入力端子
Ｉに供給される。

【００７５】また、下降時点検出器９−Ｃが、入力端子
ＩＮに入力されたＰＷＭ信号９−Ａのハイレベルからロ
ーレベルへの下降時点を検出して、出力端子ＱＨＬにハ
イレベルのＱＨＬパルスを出力する。このＱＨＬパルス
の発生時点は、ＰＷＭ信号９−Ａのハイレベルの幅に比
例する。つまり、ＰＷＭ信号９−Ａのハイレベル幅が狭
いと、先にＲＥＳＥＴ信号によって生成される第２のの
こぎり形波信号ＰＴＨの上昇開始時点に近い位置に生成
され、逆に、ＰＷＭ信号９−Ａのハイレベル幅が広い
と、先にＲＥＳＥＴ信号によって生成される第２ののこ
ぎり形波信号ＰＴＨの上昇開始時点から遠い位置に生成
される。

【００７６】ＱＨＬパルスは、ワンショットバイブレー
ター部９−ＥのワンショットバイブレーターＩＣ４１に
入力されて狭幅のパルスに整形され、出力端子Ｑからア
ナログスイッチ回路９−Ｆ内のアナログスイッチＡ−Ｓ
Ｗ４のコントロール端子Ｃに入力される。その狭幅のパ
ルスが供給される間、アナログスイッチＡ−ＳＷ４はオ
ンされて、第２ののこぎり形波信号ＰＴＨの電圧をコン
デンサＣ４４に充電する。コンデンサＣ４４に充電され
る電圧は、ＰＷＭ信号９−Ａのハイレベル幅に比例した
電圧であり、出力信号レベルの第２ののこぎり形波信号
ＰＴＨを、ワンショットバイブレーター部９−Ｅからの
狭幅のパルスの発生時点で抽出、保持及び増幅されたア
ナログ信号であって、そのアナログ信号は谷間のない連
続した信号である。そのアナログ信号は、アナログスイ
ッチ回路９−Ｆ内のトランジスタＱ４４によってバッフ
ァリングされ、アナログスイッチ回路９−Ｆの出力端に
接続されたローパスフィルタＬＰＦ４で低域フィルタリ
ングされ、ローパスフィルタＬＰＦ４の出力端に接続さ
れた電力増幅素子ＣＢＳＴ４（電流ブースター）によっ
てスピーカーＳＰ４が駆動される。以上の動作が、ＰＷ
Ｍ信号の周期ごとに繰返し実行される。

【００７７】図１３は、本発明の他の実施形態によるパ
ルス符号変調（ＰＣＭ）信号入力用の増幅器の構成例を
示す回路図である。前述したように、最近に至ってオー
ディオ信号処理にディジタル方式を採用する機器が多く
なっている。その従来例として説明した図１０のＣＤプ
レーヤは、Ｄ／Ａによるディジタル／アナログ変換過程
やＡＭＰによる増幅過程で信号が変形する可能性があ
り、また回路部品が多く必要となる。

【００７８】そこで、図１２に示すように、ディジタル
回路によりディジタル情報がＰＣＭ信号に処理される機
器であれば、そのＰＣＭ信号を、本発明による図１３の
ＰＣＭ信号入力用増幅器に直結させることによって、増
幅器は簡単に構成されて、Ｄ／Ａ変換器が不要となり、
増幅素子と同一の信号の変形要因がないため、歪みのな
い信号増幅が可能となる。

【００７９】以下、本発明によるＰＣＭ信号入力用増幅
器の動作について、図１３を参照して述べる。

【００８０】図１３において、ＰＣＭ信号１３−Ａ（PC
M DATA）が入力端子ＩＮに入力される。そのＰＣＭ信号
１３−Ａは、アナログ信号を所定の周期（例えば、４
４．１ｋＨｚ）でサンプルリングして得られるディジタ
ル値（例えば、２４ビット値）を所定の規則で直列伝送
する信号であり、その信号には右側信号データ、左側信
号データ、制御信号、その他の情報などが含まれてい
る。ここでは、ＰＣＭ信号１３−Ａの例をとったが、Ｐ
ＣＭ以外に、光（OPTICAL）出力、ＤＳＤ（SUPER AUDI
O）フォーマット、赤外線（IrDA）通信、IEEE1394通信
による情報を受信して処理することも可能であり、これ
をディジタル情報と通称する。

【００８１】入力端子ＩＮに入力されたＰＣＭ信号１３
−Ａは、ディジタル情報（ここでは、ＰＣＭ信号)処理
制御部１３−Ｂにおいて、それぞれの情報が分離、処理
されて制御信号が生成される。ディジタル情報処理制御
部１３−Ｂで分析された右側信号データは、ＲＤＴＯ端
子から出力された後、ＲＣＫ端子から出力されるハイレ
ベルのパルスによって、格納／比較部１３−Ｃ内の右側
ラッチ（Ｒ−ＣＨ ＬＡＴＣＨ）にラッチされる。ここ
で、格納／比較部１３−Ｃは、右側ラッチ（Ｒ−ＣＨ
ＬＡＴＣＨ）、左側ラッチ（Ｌ−ＣＨ ＬＡＴＣＨ）、
第１の２４ビットコンパレーター（ＣＯＭＰ１）、第２
の２４ビットコンパレーター（ＣＯＭＰ２）、及び２４
ビットカウンタ（ＣＯＵＮＴＥＲ）を含む。

【００８２】一方、ディジタル情報処理制御部１３−Ｂ
で分析された左側信号データは、ＬＤＴＯ端子から出力
された後、ＬＣＫ端子から出力されるハイレベルのパル
スによって、格納／比較部１３−Ｃ内の左側ラッチ（Ｌ
−ＣＨ ＬＡＴＣＨ）にラッチされる。このようにして
ラッチされた右側及び左側信号データは、それぞれ、右
側及び左側のアナログ信号の大きさに相当するディジタ
ル値である。

【００８３】２４ビットカウンタは、ディジタル情報処
理制御部１３−ＢのＣＣＬＲ端子から出力されるハイレ
ベルのパルスによってリセットされる。この際、第１及
び第２の２４ビットコンパレーターのそれぞれの出力端
子Ｂ＞ＡＲ及びＢ＞ＡＬからはすべてローレベルが出力
される。なぜならば、第１及び第２の２４ビットコンパ
レーターのＢ端子に入力される２４ビットカウンタのカ
ウント値はゼロ（０）にクリアされており、そのＡ端子
には右側及び左側ラッチの右側及び左側信号データが入
力されるので、Ｂ端子の値はＡ端子の値よりも大きくな
いため、条件Ｂ＞ＡＲ及びＢ＞ＡＬは否定されて、ロー
レベルが出力されるからである。

【００８４】同時に、ディジタル情報処理制御部１３−
Ｂは、データ開始制御信号がある場合、スタート端子Ｓ
ＴＡＲＴからハイレベルのパルスを第２ののこぎり形波
信号発振器１３−Ｄに出力する。このハイレベルのパル
スは、第２ののこぎり形波信号発振器１３−Ｄ内の抵抗
Ｒ５１とコンデンサＣ５１を介してトランジスタＱ５１
のベースに印加され、トランジスタＱ５１のベースとエ
ミッタ間に電流が流れて、トランジスタQ５１がターン
オンして、コンデンサＣ５２の充電電圧を放電させる。
その後、スタート端子ＳＴＡＲＴがローレベルになる
と、コンデンサＣ５２への充電が開始される。

【００８５】この際、ディジタル情報処理制御部１３−
Ｂのクロック端子ＣＣＫからクロックが出力され、この
クロックにより、格納／比較部１３−Ｃ内の２４ビット
カウンタがアップカウント動作を開始する。２４ビット
カウンタがアップカウント動作を開始した後、右側ラッ
チ及び左側ラッチに格納されたそれぞれのラッチ値より
もカウント値が大きくなると、該当コンパレーターのＢ
＞ＡＲ端子及びＢ＞ＡＬ端子がハイレベルを出力するよ
うになる。

【００８６】右側ラッチのラッチ値よりも２４ビットカ
ウンタのカウント値が大きいと、第１の２４ビットコン
パレーター（ＣＯＭＰ１）のＢ＞ＡＲ端子がローレベル
からハイレベルに遷移し、その電圧遷移が、ワンショッ
トバイブレーター部１３−Ｅ内のワンショットバイブレ
ーターＩＣ５１のＡ端子に入力されて、狭幅のパルスに
整形される。その整形された狭幅のパルスは、アナログ
スイッチ回路１３−Ｆ内のアナログスイッチＡ−ＳＷ５
のコントロール端子Ｃに入力される。

【００８７】狭幅のパルスが供給されている間、アナロ
グスイッチＡ−ＳＷ５はオンとなって、第２ののこぎり
形波信号ＰＴＨの電圧をコンデンサＣ５４に充電する。
コンデンサＣ５４に充電される電圧は、ＰＣＭ信号の右
側信号データに比例した電圧であるとともに、出力信号
レベルの第２ののこぎり形波信号ＰＴＨを狭幅のパルス
（ＩＣ５１のＱ端子から発生される信号）の発生時点か
ら抽出された後、保持及び増幅されたアナログ信号であ
り、谷間のない連続したアナログ信号である。

【００８８】そのアナログ信号は、トランジスタＱ５４
によってバッファリングされ、アナログスイッチ回路１
３−Ｆの出力端に接続されたローパスフィルタＬＰＦ５
によって低域フィルタリングされて、ローパスフィルタ
ＬＰＦ５の出力端に接続された電力増幅素子ＣＢＳＴ５
（電流ブースター）によってスピーカーＳＰ５が駆動さ
れる。

【００８９】また、格納／比較部１３−Ｃ内の左側ラッ
チのラッチ値よりも２４ビットカウンタのカウント値が
大きくなると、第２の２４ビットコンパレータ（ＣＯＭ
Ｐ２）のＢ＞ＡＬ端子がローレベルからハイレベルに遷
移し、その電圧遷移が、ワンショットバイブレーター部
１３−Ｅ内のワンショットバイブレーターＩＣ５２のＡ
端子に入力されて、狭幅のパルスに整形される。その整
形された狭幅のパルスは、アナログスイッチ回路１３−
Ｆ内のアナログスイッチＡ−ＳＷ６のコントロール端子
Ｃに入力される。

【００９０】狭幅のパルスが供給されている間、アナロ
グスイッチＡ−ＳＷ６はオンとなって、第２ののこぎり
形波信号ＰＴＨの電圧をコンデンサＣ５５に充電する。
コンデンサＣ５５に充電される電圧は、ＰＣＭ信号の左
側信号データに比例した電圧であるとともに、出力信号
レベルの第２ののこぎり形波信号ＰＴＨを狭幅のパルス
（ＩＣ５２のＱ端子から発生される信号）の発生時点か
ら抽出された後、保持及び増幅されたアナログ信号であ
り、谷間のない連続したアナログ信号である。

【００９１】そのアナログ信号は、トランジスタＱ５５
によってバッファリングされ、アナログスイッチ回路１
３−Ｆの出力端に接続されたローパスフィルタＬＰＦ６
によって低域フィルタリングされて、ローパスフィルタ
ＬＰＦ６の出力端に接続された電力増幅素子ＣＢＳＴ６
（電流ブースター）によってスピーカーＳＰ６が駆動さ
れる。

【００９２】以上の動作が、ＰＣＭ信号の毎周期ごとに
繰返し実行される。

【００９３】

【発明の効果】以上説明したように、本発明によれば、
以下の格別な効果を奏する。

【００９４】第１に、従来では、図３ａに示すベース電
圧とコレクタ電圧の特性が非線形的であり、電圧の範囲
が狭いことから歪み現象が発生しやすく、さらに、線形
範囲も狭い構成である。これに対して、本発明は、第１
ののこぎり形波信号の線形性をきわめて容易かつ良好に
生成することができ、さらには、電圧の範囲に制限がな
い。したがって、線形の範囲がのこぎり形波信号の上昇
区間（ＲＡＭＰ）の全体の振幅（電圧範囲全体）をすべ
て使用できるので、直線範囲以内の信号に対して混変調
歪み現象が発生しない。

【００９５】第２に、従来の、図４ｂに示すＩＣ増幅回
路では、出力波形を反転入力端子（−）に帰還抵抗Ｒｆ
によって負帰還して増幅度を決定するので、負帰還回路
の時間遅延（Ｔｄ）などの原因によって出力波形の歪み
が発生する。これに対して、本発明では、負帰還回路を
使用しないので、上記のような時間遅延による歪みを根
本的に解消することができる。

【００９６】第３に、従来の、図５に示すＤ級増幅器で
構成された増幅回路では、入力信号（Ｖｉ６）とのこぎ
り形波信号（Ｗ１）によってＰＷＭ変調した方形波を生
成するので、波形の谷間が深くなり（図６のＲ）、これ
を埋めるための低域フィルタリングを実施するのに、負
担となる高度の技術と設備が要求される。さらに、出力
端ＬＰＦでフィルタリングを行う必要があるので、電力
増幅段から放射するノイズ問題を解消し難い。さらに、
アナログ入力信号をＰＷＭ信号としての方形波に変換し
て再度アナログ信号に変換する過程における変化が大き
きすぎるため、完全な元の波形に還元するのが実質的に
不可能である。

【００９７】これに対して、本発明では、第２のパルス
によって第２ののこぎり形波信号から電圧を抽出してコ
ンデンサに充電することによって、波形の谷間のない連
続された波形に変換されるので、高周波成分を含む比率
が低くなり、低域フィルタリングを容易に実施すること
ができ、波形自体が大きい変化なしに変換されるため、
出力波形がひずむという現象がほとんど発生しない。

【００９８】第４に、現在の高級アンプをしても、大編
成の交響曲を充実に再生するのが難しい状況であるのが
事実であるが、本発明の上記第１及び第２の効果によっ
て、入力信号を原音とおりに増幅することができ、大編
成の交響曲を充実に再現することが可能になる。

【００９９】第５に、アンプの最大出力を変更する場
合、既存のアンプでは初段増幅段からスピーカ出力端ま
ですべてを再設計すべきであったが、本発明では、電源
電圧を高くすることで、出力信号レベルの第２ののこぎ
り形波信号または第３ののこぎり形波信号のピーク間
（PEAK-TO-PEAK）電圧を変更し、また電力増幅素子の電
力容量を変更することで、最大出力を容易に変更するこ
とができる。

【０１００】第６に、既存のアンプでＢＴＬ回路を構成
しようとすれば、２チャンネルのアンプを一方のチャン
ネル出力の逆位相信号を他のアンプの入力として入力す
る構成をとるため、二つのチャンネルの位相差がさらに
大きくなり、信号の歪みがさらに悪化される。これに対
して、本発明では、出力信号レベルの第２ののこぎり形
波信号と第３ののこぎり形波信号を同時に生成すること
によって、逆位相の出力信号を同時に生成することがで
きるため、回路構成が簡単になり、二つのチャンネルの
位相遅延が同一のため歪みが少ない。

【０１０１】第７に、従来では、ＣＤプレーヤなどのデ
ィジタル機器から再生されるディジタル信号をアナログ
信号に変換して低域フィルタリングされた出力信号をア
ンプで増幅して再生していた。これに対して、本発明で
は、ディジタル機器の内部で処理されるディジタル信号
を直接本発明のアンプに入力して再生することによっ
て、ディジタル／アナログ変換時の信号がひずまず、再
生することができ、回路部品点数を低減できる効果があ
る。さらに、ディジタル機器内のディジタル回路とアン
プ間の距離が長くなっても、高いノイズ耐性を維持する
ことが可能になる。

【０１０２】第８に、本発明では、出力波形に対して否
定的な影響を及ぼすトランジスタの特性とは関係しない
というような構成及び長所を十分に利用すると、アナロ
グ信号の小信号増幅器、アナログ信号の電力増幅器、ス
ピーカー駆動用増幅器、集積回路化した半導体素子など
で、既存の製品に比べて優れた性能を発揮させることが
できる。

【０１０３】以上のように、好適な実施形態とその作
用、効果について述べてきたが、本発明はこれに限定さ
れずに、特許請求の範囲及びその技術的思想を逸脱する
ことなく、当業者によって様々な変更及び変形が可能と
なることは言うまでもまい。

【図面の簡単な説明】

【図１】 本発明の一実施形態によるアナログ信号増幅
回路の構成例を示す回路ブロック図

【図２ａ】 図１の各部信号の波形図

【図２ｂ】 図２ａの信号波形のうち入力信号と、第２
ののこぎり形波信号と、出力信号との対応関係を示す図

【図２ｃ】 出力信号を２倍に増大させる場合における
第３ののこぎり形波信号と出力信号との対応関係を示す
図

【図２ｄ】 第１ののこぎり形波信号の振幅変化に対す
る出力信号の増幅度の変化を示す図

【図２ｅ】 のこぎり形波信号発生回路においてのこぎ
り形波信号の振幅を変化させる一例を示す回路図

【図３ａ】 入力信号が小振幅である場合のトランジス
タの入出力特性図

【図３ｂ】 入力信号が大振幅である場合のトランジス
タの入出力特性図

【図４ａ】 従来の負帰還を有するトランジスタ１段増
幅回路の回路図

【図４ｂ】 従来の負帰還を有するＩＣ増幅回路の回路
図

【図４ｃ】 従来の負帰還増幅回路における負帰還信号
の遅延による出力波形の歪みを説明するための図

【図５】 従来のＤ級増幅器の回路図

【図６】 図５の各部信号の波形図

【図７】 本発明の他の実施形態によるアナログ信号増
幅回路の構成例を示す回路ブロック図

【図８】 図８の電力増幅素子ＣＢＳＴ１の内部構成を
示す回路図

【図９】 本発明の他の実施形態によるＰＷＭ信号入力
用増幅器の回路図

【図１０】 従来のディジタル機器としてのＣＤプレー
ヤの構成図

【図１１】 本発明によるＰＷＭ信号増幅器を用いたデ
ィジタル機器としてのＣＤプレーヤの構成図

【図１２】 本発明によるＰＣＭ信号増幅器を用いたデ
ィジタル機器としてのＣＤプレーヤの構成図

【図１３】 本発明の他の実施形態によるＰＣＭ信号入
力用増幅器の回路図

【図１４ａ】 図７のパルスディレイ回路７−Ｇがない
場合の各信号の波形図

【図１４ｂ】 図７のパルスディレイ回路７−Ｇがある
場合の各信号の波形図

【図１５】 図１４ｂの詳細説明をするための波形図

【符号の説明】

１０１ のこぎり形波発振回路 １０２ コンパレーター（ＣＯＭＰ） １０３ ワンショットバイブレーター １０４ 第１のバッファ増幅器（ＢＵＦ１） １０５ アナログスイッチ（高速スイッチ） １０６ 第２のバッファ増幅器（ＢＵＦ２） １０７ プッシュプル電力増幅回路(電流ブースター) １０８ ローパスフィルタ（ＬＰＦ） １０９ 出力０点制御回路 ７−Ａ クロック発振回路 ７−Ｂ 第２ののこぎり形波信号発振回路 ７−Ｃ 第３ののこぎり形波信号発振回路 ７−Ｄ コンパレーター回路 ７−Ｅ アナログスイッチ回路（高速スイッチ回路） ７−Ｆ ワンショットバイブレーター部 ７−Ｇ パルスディレイ回路 ９−Ａ ＰＷＭ信号 ９−Ｂ 上昇時点検出部 ９−Ｃ 下降時点検出部 ９−Ｄ 第２ののこぎり形波信号発振回路 ９−Ｅ ワンショットバイブレーター部 ９−Ｆ アナログスイッチ回路 １３−Ａ ＰＣＭ信号 １３−Ｂ ディジタル情報（PCM信号）処理制御部 １３−Ｃ 格納／比較部 １３−Ｄ 第２ののこぎり形波信号発振回路 １３−Ｅ ワンショットバイブレーター部 １３−Ｆ アナログスイッチ回路

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA02 AA18 AA41 AA66 CA21 CA92 FA01 GN01 HA08 HA09 HA18 HA19 HA20 HA25 HA29 HA30 HA33 HA39 KA03 KA04 KA15 KA17 KA19 KA21 KA31 KA32 KA34 KA37 KA41 KA42 KA62 MA13 SA05 TA01 TA06 5J091 AA02 AA18 AA41 AA66 CA21 CA92 FA01 HA08 HA09 HA18 HA19 HA20 HA25 HA29 HA30 HA33 HA39 KA03 KA04 KA15 KA17 KA19 KA21 KA31 KA32 KA34 KA37 KA41 KA42 KA62 MA13 SA05 TA01 TA06 UW02 UW09

Claims (22)

【特許請求の範囲】
1. 【請求項１】 アナログ信号増幅器におけるアナログ信
   号増幅方法であって、 前記増幅器の入力信号の最大周波数より周波数が十分大
   きく、入力信号の最大振幅と同一かやや大きい振幅を有
   し、所定の周期を有する第１ののこぎり形波を出力する
   段階と、該第１ののこぎり形波と入力信号とを比較し
   て、その入力信号より第１ののこぎり形波が大きい区間
   に対応して出力をハイレベルにする第１のパルスを出力
   する段階と、該第１のパルスのハイレベル区間の開始点
   ごとに狭幅のワンショット型第２のパルスを出力する段
   階と、前記増幅器の出力信号の最大振幅と同一かやや大
   きい振幅を有し、前記第1ののこぎり形波とは周期及び
   位相が同一の第２ののこぎり形波を出力する段階と、前
   記第２のパルスのそれぞれのハイレベル時点部分と該第
   ２ののこぎり形波を対応させて、その対応された部分に
   おける第２ののこぎり形波電圧位置を標本化して出力電
   圧を連続して抽出する段階と、該抽出された電圧を高速
   スイッチによってコンデンサに充電させて抽出された電
   圧を保持し、出力波形の谷間を除去して低域フィルタリ
   ングを容易ならしめる段階とを備えることを特徴とする
   アナログ信号増幅方法。
2. 【請求項２】 アナログ信号増幅器におけるアナログ信
   号増幅方法であって、 前記増幅器の入力信号の最大周波数より周波数が十分大
   きく、入力信号の最大振幅と同一かやや大きい振幅を有
   し、所定の周期を有する第１ののこぎり形波を出力する
   段階と、該第１ののこぎり形波と入力信号とを比較し
   て、その入力信号より第１ののこぎり形波が大きい区間
   に対応して出力をハイレベルにする第１のパルスを出力
   する段階と、該第１のパルスのハイレベル区間の開始点
   ごとに狭幅のワンショット型第２のパルスを出力する段
   階と、前記増幅器の出力信号の最大振幅と同一かやや大
   きい振幅を有し、前記第１ののこぎり形波と周期と位相
   が同一の第２ののこぎり形波を出力する段階と、前記第
   ２のパルスのそれぞれのハイレベル時点部分と前記第２
   ののこぎり形波を対応させて、その対応した部分におけ
   る第２ののこぎり形波電圧位置を標本化して第１の出力
   電圧を連続して抽出する段階と、前記第２ののこぎり形
   波の逆位相の第３ののこぎり形波を出力する段階と、前
   記第２のパルスのそれぞれのハイレベル時点部分と前記
   第３ののこぎり形波を対応させて、その対応された部分
   における第３ののこぎり形波の電圧位置を標本化して第
   ２の出力電圧を連続して抽出する段階と、前記それぞれ
   の第１の出力電圧と、第２の出力電圧として抽出された
   電圧を高速スイッチによってコンデンサに充電させて、
   これらの抽出された電圧を保持し、出力波形の谷間を除
   去して低域フィルタリングを容易ならしめる段階と、前
   記第１の出力電圧と前記第２の出力電圧の反対位相の２
   出力を利用して２倍の出力信号を形成する段階とを備え
   ることを特徴とするアナログ信号増幅方法。
3. 【請求項３】 前記第１ののこぎり形波の振幅を調整し
   て、増幅器の利得を調整する段階をさらに備えることを
   特徴とする請求項１または２に記載のアナログ信号増幅
   方法。
4. 【請求項４】 前記入力信号とは別の第２の入力信号を
   利用して前記第１ののこぎり形波の振幅を調整すること
   によって、入力信号を振幅変調する段階をさらに備える
   ことを特徴とする請求項１または２に記載のアナログ信
   号増幅方法。
5. 【請求項５】 請求項１または２に記載の方法を利用し
   て半導体で集積化されたことを特徴とする増幅素子。
6. 【請求項６】 請求項３に記載の方法を利用して半導体
   で集積化されたことを特徴とする増幅素子。
7. 【請求項７】 請求項4に記載の方法を利用して半導体
   で集積化されたことを特徴とする増幅素子。
8. 【請求項８】 アナログ信号増幅回路に使用されるのこ
   ぎり形波発振回路において、クロックを発生させるクロ
   ック発振器と、該クロック発振器により発生されたパル
   スを利用して正パルスと負パルスを生成し、正パルスで
   出力電圧レベルのコンデンサ放電回路を駆動して正パル
   スの時ごとにのこぎり形波をリセットして連続した出力
   信号レベルの第２ののこぎり形波を得るとともに、その
   第２ののこぎり形波を利用して入力信号レベルの第１の
   のこぎり形波を生成するための第２ののこぎり形波発振
   器と、その第２ののこぎり形波をバッファ回路によって
   低出力インピーダンスで出力し、同時にクロック発振器
   から発生された負パルスで出力電圧レベルのコンデンサ
   放電用回路を駆動して、負パルスの時ごとにのこぎり形
   波をリセットして連続した第３ののこぎり形波を得る第
   ３ののこぎり形波発振器とを備え、その第３ののこぎり
   形波をバッファ回路によって低出力インピーダンスで出
   力して、周期が同一で位相が反対の二つののこぎり形波
   を同時に生成することを特徴とするのこぎり形波発振回
   路。
9. 【請求項９】 前記第２ののこぎり形波発振器により発
   生された出力信号レベルの第２ののこぎり形波電圧を減
   衰させて、位相と周期が同一の入力信号レベルの前記第
   １ののこぎり形波を生成することを特徴とする請求項８
   に記載ののこぎり形波発振回路。
10. 【請求項１０】 クロック発振器の出力端子に連結され
    て正パルスを出力する正パルス回路と、その正パルス回
    路に連結されて逆位相の負パルスを出力する負パルス回
    路とをさらに含み、前記正パルス回路の出力端子と前記
    第２ののこぎり形波発振器でクランプ回路を構成するコ
    ンデンサ放電回路との間をコンデンサで結合し、前記負
    パルス回路の出力端子と前記第３ののこぎり形波発振器
    でクランプ回路を構成するコンデンサ放電回路との間を
    コンデンサで結合して、前記第２ののこぎり形波発振器
    及び前記第３ののこぎり形波発振器の回路用電源電圧を
    変更することによって、前記増幅器の最大出力を容易に
    変更できるようにすることを特徴とする請求項８記載の
    のこぎり形波発振回路。
11. 【請求項１１】 クロックを発生させるクロック発振器
    と、該クロック発振器からのクロックを利用して出力信
    号レベルの第２ののこぎり形波を発生させると同時に、
    その第２ののこぎり形波を利用して入力信号レベルの第
    １ののこぎり形波を生成するための第２ののこぎり形波
    発振器と、該第２ののこぎり形波発振器からの第２のの
    こぎり形波とは逆位相である出力信号レベルの第３のの
    こぎり形波を発生させる第３ののこぎり形波発振器と、
    入力端子とコンパレーターを有して前記第２ののこぎり
    形波発振器からの第１ののこぎり形波と、前記入力端子
    から入力されるアナログ信号とを前記コンパレーターで
    比較して第１ののこぎり形波信号がアナログ入力信号よ
    りも大きい場合、出力レベルをハイにして第１のパルス
    を発生させるコンパレーター回路と、該コンパレーター
    回路からの第１のパルスを整形して第１のパルスより狭
    幅の第２のパルスを生成するワンショットバイブレータ
    ー回路と、該ワンショットバイブレーター回路からの第
    ２のパルス、前記第２ののこぎり形波発振器からの第２
    ののこぎり形波、及び第３ののこぎり形波発振器からの
    第３ののこぎり形波を利用して、入力信号と同一の位相
    のアナログ出力信号としての第１の出力信号と、入力信
    号とは逆位相のアナログ出力信号としての第２の出力信
    号とを生成するアナログスイッチ回路とを備えることを
    特徴とするアナログ信号増幅回路。
12. 【請求項１２】 前記アナログスイッチ回路は、入力信
    号と同位相の出力レベルを有する第２ののこぎり形波信
    号が入力される第１のアナログスイッチと、入力信号と
    は逆位相の出力レベルを有する第３ののこぎり形波信号
    が入力される第２のアナログスイッチと、前記第１のア
    ナログスイッチの出力端に連結された第１のコンデンサ
    と前記第３ののこぎり形波信号に連結されてその第３の
    のこぎり形波を分圧する第１の分圧手段を有してその第
    １の分圧手段で分圧された信号を前記第１のコンデンサ
    で重ね合わせてリップルを相殺する第１のリップル相殺
    手段と、前記第２のアナログスイッチの出力端に連結さ
    れた第２のコンデンサと前記第２ののこぎり形波信号に
    連結されてその第２ののこぎり形波を分圧する第２の分
    圧手段を有してその第２の分圧手段で分圧された信号を
    前記第２のコンデンサで重ね合わせてリップルを相殺す
    る第２のリップル相殺手段とを備えることを特徴とする
    請求項１１に記載のアナログ信号増幅回路。
13. 【請求項１３】 請求項１１に記載のアナログ信号増幅
    回路の前記第１の出力信号が第１のローパスフィルタを
    介して連結された電力増幅素子であって、その電力増幅
    素子では、その出力端と演算増幅器の反転入力端とが第
    １の抵抗を介して接続され、前記演算増幅器の反転入力
    端と出力端を連結するコンデンサが接続され、さらに、
    前記演算増幅器の出力端と電力増幅器の初段トランジス
    タのベースとの間には第２の抵抗が接続され、前記第１
    の抵抗と前記コンデンサの時定数を大ならしめて直流分
    だけをフィードバックさせることによって電力増幅器の
    出力端を常時０Ｖ電位に制御することを特徴とする電力
    増幅素子。
14. 【請求項１４】 前記ワンショットバイブレーター回路
    で第１のパルスを第２のパルスに整形する場合、第２の
    のこぎり形波の最高点から最低点へ転換される時点でワ
    ンショットバイブレーター回路の入出力間遅延時間だ
    け、以前からハイレベルで発生するブランキングパルス
    をワンショットバイブレーターのリセット端子に印加し
    て、入力信号の最大値近傍の第１のパルスが入力された
    際、第２のパルスは出力されないようにして出力電圧が
    急激に反転されるのを防止することを特徴とする請求項
    １１に記載のアナログ信号増幅回路。
15. 【請求項１５】 入力信号レベルの第１ののこぎり形波
    と入力端子からの入力信号が前記コンパレーター回路に
    入力されて出力される第１のパルスの発生時点から前記
    ワンショットバイブレーター回路からパルス幅を整形さ
    れた第２のパルスが出力される時までの間の遅延時間が
    発生する際、第１及び第２ののこぎり形波を生成するた
    めの駆動パルスを前記遅延時間だけ遅延させ、その遅延
    された駆動パルスによって出力信号レベルの第３ののこ
    ぎり形波を発生させて、前記アナログスイッチ回路から
    抽出された出力信号が歪みのない最大出力電圧となるよ
    うに補正することを特徴とする請求項１１に記載のアナ
    ログ信号増幅回路。
16. 【請求項１６】 パルス幅変調（ＰＷＭ）信号を入力と
    する増幅器であって、ＰＷＭ信号の上昇時点を検出し
    て、その上昇時点に対応するハイレベルのパルスを発生
    する上昇時点検出器と、ＰＷＭ信号の下降時点を検出し
    てその下降時点に対応するハイレベルのパルスを発生す
    る下降時点検出器と、前記上昇時点検出器からのハイレ
    ベルのパルスで初期化して出力信号レベルののこぎり形
    波を発生するのこぎり形波発振器と、前記下降時点検出
    器からのハイレベルのパルスを狭幅のパルスに整形する
    ワンショットバイブレーター回路と、該ワンショットバ
    イブレーター回路からの整形された狭幅のパルスによ
    り、前記のこぎり形波発振器からののこぎり形波電圧を
    抽出して、コンデンサに充電させることによって、谷間
    のない連続したアナログ信号を生成することを特徴とす
    るＰＷＭ信号入力用の増幅器。
17. 【請求項１７】 アナログ信号をディジタル方式で処理
    してディジタル情報を出力するデジタル情報再生装置か
    らの該ディジタル情報を入力とする増幅器であって、右
    側ディジタル信号、左側ディジタル信号、制御信号、そ
    の他の情報を含む前記ディジタル情報を入力して分析す
    ることによって、これらの分析されたそれぞれの信号を
    制御信号として出力するディジタル情報制御処理部と、
    該ディジタル情報制御処理部からの制御信号を格納及び
    比較してアナログ信号値に相当するハイレベルのパルス
    を出力する格納及び比較部と、該格納及び比較部からの
    ハイレベルのパルスの開始時点で狭幅のパルスとして整
    形するワンショットバイブレーター部と、前記ディジタ
    ル情報制御処理部からデータ開始制御信号として出力さ
    れたハイレベルのパルスによってリセット動作及びのこ
    ぎり形波の発生を行うのこぎり形波発生及びリセット回
    路部と、前記ワンショットバイブレーター回路部からの
    整形された狭幅のパルスで制御される一方で、前記のこ
    ぎり形波発生及びリセット回路部からののこぎり形波を
    利用して、そののこぎり形波に対応する電圧を抽出する
    ことによって、それぞれのコンデンサに充電し保持させ
    て、谷間のない連続した右側及び左側アナログ信号を生
    成するアナログスイッチ回路部とを備えることを特徴と
    するディジタル情報入力用の増幅器。
18. 【請求項１８】 請求項１６に記載の増幅器が半導体で
    集積化されたことを特徴とする増幅素子。
19. 【請求項１９】 請求項１７に記載の増幅器が半導体で
    集積化されたことを特徴とする増幅素子。
20. 【請求項２０】 入力信号の周波数及び振幅よりも大き
    い周波数及び振幅を有する第１ののこぎり形波と、該第
    １ののこぎり形波と同一の周波数を有するとともに、前
    記第１ののこぎり形波よりも大きい振幅を有する第２の
    のこぎり形波とを生成するのこぎり形波生成手段と、入
    力信号と前記第１ののこぎり形波の電圧値を比較して第
    １ののこぎり形波の電圧値が入力信号の電圧値より大き
    い区間中にハイレベルの電圧信号を出力する比較手段
    と、該比較手段からハイレベルの電圧信号が開始される
    時点で前記第２ののこぎり形波の電圧値を検出して保持
    させるサンプルホールド手段とを含んで構成されたこと
    を特徴とする増幅器。
21. 【請求項２１】 パルス幅変調信号の上昇時点及び下降
    時点を検出するエッジ検出手段と、前記上昇時点の周期
    と同一の周期を有するのこぎり形波を生成するのこぎり
    形波生成手段と、前記下降時点から前記のこぎり形波の
    電圧値を検出して保持させるサンプルホールド手段とを
    含んで構成されたことを特徴とする増幅器。
22. 【請求項２２】 パルス符号変調（ＰＣＭ）信号に含ま
    れるデータの周期と同一の周期ののこぎり形波を生成す
    るのこぎり形波生成手段と、前記ＰＣＭ信号に含まれる
    データの値と所定周期のクロック信号をカウントした値
    とを比較して、前記カウント値がデータの値より大きい
    場合、ハイレベルの電圧信号を出力する比較手段と、該
    比較手段によるハイレベルの電圧信号が出力される時点
    で前記のこぎり形波の電圧値を検出して保持するサンプ
    ルホールド手段とを含んで構成されたことを特徴とする
    増幅器。