JP2003100761A - エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ - Google Patents
エピタキシャルウェーハの製造方法及びエピタキシャルウェーハInfo
- Publication number
- JP2003100761A JP2003100761A JP2001291148A JP2001291148A JP2003100761A JP 2003100761 A JP2003100761 A JP 2003100761A JP 2001291148 A JP2001291148 A JP 2001291148A JP 2001291148 A JP2001291148 A JP 2001291148A JP 2003100761 A JP2003100761 A JP 2003100761A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial wafer
- silicon substrate
- epitaxial
- manufacturing
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 55
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 54
- 239000010703 silicon Substances 0.000 claims abstract description 54
- 239000000758 substrate Substances 0.000 claims abstract description 49
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 25
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000001301 oxygen Substances 0.000 claims abstract description 24
- 239000012298 atmosphere Substances 0.000 claims abstract description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 13
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims description 33
- 239000007789 gas Substances 0.000 claims description 25
- 238000001556 precipitation Methods 0.000 claims description 24
- 238000005121 nitriding Methods 0.000 claims description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- 238000000137 annealing Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 5
- 238000005247 gettering Methods 0.000 abstract description 5
- 230000008021 deposition Effects 0.000 abstract 1
- 229910001873 dinitrogen Inorganic materials 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 58
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 3
- 230000006641 stabilisation Effects 0.000 description 3
- 238000011105 stabilization Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 238000010791 quenching Methods 0.000 description 2
- 230000000171 quenching effect Effects 0.000 description 2
- DIIIISSCIXVANO-UHFFFAOYSA-N 1,2-Dimethylhydrazine Chemical compound CNNC DIIIISSCIXVANO-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- KUAZQDVKQLNFPE-UHFFFAOYSA-N thiram Chemical compound CN(C)C(=S)SSC(=S)N(C)C KUAZQDVKQLNFPE-UHFFFAOYSA-N 0.000 description 1
Abstract
(57)【要約】
【課題】 エピタキシャルウェーハの製造方法及びエピ
タキシャルウェーハにおいて、エピタキシャルウェーハ
でも高い近接ゲッタリング効果を有すること。 【解決手段】 シリコン基板ＳＵＢの表面にシリコン単
結晶のエピタキシャル層ＥＰをエピタキシャル成長した
エピタキシャルウェーハＷの製造方法であって、前記エ
ピタキシャル成長前に、窒化ガスを含む雰囲気ガス中で
前記シリコン基板を熱処理して内部に新たに空孔Ｖを形
成する空孔形成工程と、該空孔形成工程後に空孔形成工
程の熱処理よりも低い温度で前記シリコン基板を熱処理
して前記空孔を酸素析出核Ｖ１として安定化する析出核
安定工程とを有する。
タキシャルウェーハにおいて、エピタキシャルウェーハ
でも高い近接ゲッタリング効果を有すること。 【解決手段】 シリコン基板ＳＵＢの表面にシリコン単
結晶のエピタキシャル層ＥＰをエピタキシャル成長した
エピタキシャルウェーハＷの製造方法であって、前記エ
ピタキシャル成長前に、窒化ガスを含む雰囲気ガス中で
前記シリコン基板を熱処理して内部に新たに空孔Ｖを形
成する空孔形成工程と、該空孔形成工程後に空孔形成工
程の熱処理よりも低い温度で前記シリコン基板を熱処理
して前記空孔を酸素析出核Ｖ１として安定化する析出核
安定工程とを有する。
Description
【０００１】
【発明の属する技術分野】本発明は、シリコン基板上に
エピタキシャル層を形成したエピタキシャルウェーハの
製造方法及びエピタキシャルウェーハに関する。
エピタキシャル層を形成したエピタキシャルウェーハの
製造方法及びエピタキシャルウェーハに関する。
【０００２】
【従来の技術】ＣＺ（チョクラルスキー）法で引上成長
されたシリコン単結晶を加工して作製されたシリコンウ
ェーハは、酸素不純物を多く含んでおり、この酸素不純
物は転位や欠陥等を生じさせる酸素析出物(BMD:Bulk Mi
cro Defect)となる。この酸素析出物がデバイスが形成
される表面にある場合、リーク電流増大や酸化膜耐圧低
下等の原因になって半導体デバイスの特性に大きな影響
を及ぼす。
されたシリコン単結晶を加工して作製されたシリコンウ
ェーハは、酸素不純物を多く含んでおり、この酸素不純
物は転位や欠陥等を生じさせる酸素析出物(BMD:Bulk Mi
cro Defect)となる。この酸素析出物がデバイスが形成
される表面にある場合、リーク電流増大や酸化膜耐圧低
下等の原因になって半導体デバイスの特性に大きな影響
を及ぼす。
【０００３】このため、従来、シリコンウェーハ表面に
対し、１２５０℃以上の高温で短時間の急速加熱・急冷
の熱処理（ＲＴＡ）を所定の雰囲気ガス中で施し、内部
に過剰空孔(Vacancy)を埋設するとともに、この後の熱
処理で表面において空孔を外方拡散させることによりＤ
Ｚ(Denuded Zone)層（無欠陥層）を均一に形成する方法
が用いられている（例えば、国際公開公報 ＷＯ 98/386
75に記載の技術）。そして、上記ＤＺ層形成後に、上記
温度より低温で熱処理を施すことで、内部の欠陥層とし
て酸素析出核を形成・安定化してゲッタリング効果を有
するＢＭＤ層を形成する工程が採用されている。
対し、１２５０℃以上の高温で短時間の急速加熱・急冷
の熱処理（ＲＴＡ）を所定の雰囲気ガス中で施し、内部
に過剰空孔(Vacancy)を埋設するとともに、この後の熱
処理で表面において空孔を外方拡散させることによりＤ
Ｚ(Denuded Zone)層（無欠陥層）を均一に形成する方法
が用いられている（例えば、国際公開公報 ＷＯ 98/386
75に記載の技術）。そして、上記ＤＺ層形成後に、上記
温度より低温で熱処理を施すことで、内部の欠陥層とし
て酸素析出核を形成・安定化してゲッタリング効果を有
するＢＭＤ層を形成する工程が採用されている。
【０００４】また、近年、シリコン基板の表面にシリコ
ン単結晶のエピタキシャル層をエピタキシャル成長した
エピタキシャルウェーハが用いられている。例えば、ウ
ェーハ表面の完全性を上げるために、抵抗が０．０３Ω
・ｃｍ以上である高抵抗のｐ -型シリコン基板上に所望
の抵抗としたｐ型のエピタキシャル層をデバイス作製層
として成長したエピタキシャルウェーハ（以下、ｐ／ｐ
-ウェーハと略す）等が知られている。
ン単結晶のエピタキシャル層をエピタキシャル成長した
エピタキシャルウェーハが用いられている。例えば、ウ
ェーハ表面の完全性を上げるために、抵抗が０．０３Ω
・ｃｍ以上である高抵抗のｐ -型シリコン基板上に所望
の抵抗としたｐ型のエピタキシャル層をデバイス作製層
として成長したエピタキシャルウェーハ（以下、ｐ／ｐ
-ウェーハと略す）等が知られている。
【０００５】このようなエピタキシャルウェーハでは、
エピタキシャル成長前に水素雰囲気中の熱処理により表
面の酸化膜を除去する高温処理を行うと共にエピタキシ
ャルプロセス中も通常は水素雰囲気であるため、空孔欠
陥を消滅させる格子間シリコンの注入が生じ、酸素析出
核がシリコン基板表面から消滅し、ＢＭＤが形成され難
い傾向があった。特にｐ／ｐ-ウェーハの場合、ドーパ
ントのＢ（ボロン）濃度が低いｐ-基板にエピタキシャ
ル成長するため、酸素析出核が消滅しやすい傾向があ
り、ＩＧ（Intrinsic Gettering)特性を確保するのが困
難であった。このため、従来、ｐ／ｐ-ウェーハ等のエ
ピタキシャルウェーハのＢＭＤ密度を高くするために、
窒素をドーピングしたシリコン基板を用いることが広く
行われている。
エピタキシャル成長前に水素雰囲気中の熱処理により表
面の酸化膜を除去する高温処理を行うと共にエピタキシ
ャルプロセス中も通常は水素雰囲気であるため、空孔欠
陥を消滅させる格子間シリコンの注入が生じ、酸素析出
核がシリコン基板表面から消滅し、ＢＭＤが形成され難
い傾向があった。特にｐ／ｐ-ウェーハの場合、ドーパ
ントのＢ（ボロン）濃度が低いｐ-基板にエピタキシャ
ル成長するため、酸素析出核が消滅しやすい傾向があ
り、ＩＧ（Intrinsic Gettering)特性を確保するのが困
難であった。このため、従来、ｐ／ｐ-ウェーハ等のエ
ピタキシャルウェーハのＢＭＤ密度を高くするために、
窒素をドーピングしたシリコン基板を用いることが広く
行われている。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来の技術では、以下のような課題が残されている。すな
わち、従来の窒素ドープ結晶のシリコン基板を用いたエ
ピタキシャルウェーハでは、ある程度ＢＭＤ密度が改善
させるが十分ではない。
来の技術では、以下のような課題が残されている。すな
わち、従来の窒素ドープ結晶のシリコン基板を用いたエ
ピタキシャルウェーハでは、ある程度ＢＭＤ密度が改善
させるが十分ではない。
【０００７】本発明は、前述の課題に鑑みてなされたも
ので、エピタキシャルウェーハでも高い近接ゲッタリン
グ効果を有するエピタキシャルウェーハの製造方法及び
エピタキシャルウェーハを提供することを目的とする。
ので、エピタキシャルウェーハでも高い近接ゲッタリン
グ効果を有するエピタキシャルウェーハの製造方法及び
エピタキシャルウェーハを提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、前記課題を解
決するために以下の構成を採用した。すなわち、本発明
のエピタキシャルウェーハの製造方法は、シリコン基板
の表面にシリコン単結晶のエピタキシャル層をエピタキ
シャル成長したエピタキシャルウェーハの製造方法であ
って、前記エピタキシャル成長前に、窒化ガスを含む雰
囲気ガス中で前記シリコン基板を熱処理して内部に新た
に空孔を形成する空孔形成工程と、該空孔形成工程後に
空孔形成工程の熱処理よりも低い温度で前記シリコン基
板を熱処理して前記空孔を酸素析出核として安定化する
析出核安定工程とを有することを特徴とする。
決するために以下の構成を採用した。すなわち、本発明
のエピタキシャルウェーハの製造方法は、シリコン基板
の表面にシリコン単結晶のエピタキシャル層をエピタキ
シャル成長したエピタキシャルウェーハの製造方法であ
って、前記エピタキシャル成長前に、窒化ガスを含む雰
囲気ガス中で前記シリコン基板を熱処理して内部に新た
に空孔を形成する空孔形成工程と、該空孔形成工程後に
空孔形成工程の熱処理よりも低い温度で前記シリコン基
板を熱処理して前記空孔を酸素析出核として安定化する
析出核安定工程とを有することを特徴とする。
【０００９】このエピタキシャルウェーハの製造方法で
は、エピタキシャル成長前に、窒化ガスを含む雰囲気ガ
ス中でシリコン基板を熱処理して内部に新たに空孔を形
成する空孔形成工程と、該空孔形成工程後に空孔形成工
程の熱処理よりも低い温度でシリコン基板を熱処理して
空孔を酸素析出核として安定化する析出核安定工程とを
行うので、水素雰囲気のエピタキシャル成長を行っても
酸素析出核が安定化されているため、この消滅を防ぐこ
とができる。
は、エピタキシャル成長前に、窒化ガスを含む雰囲気ガ
ス中でシリコン基板を熱処理して内部に新たに空孔を形
成する空孔形成工程と、該空孔形成工程後に空孔形成工
程の熱処理よりも低い温度でシリコン基板を熱処理して
空孔を酸素析出核として安定化する析出核安定工程とを
行うので、水素雰囲気のエピタキシャル成長を行っても
酸素析出核が安定化されているため、この消滅を防ぐこ
とができる。
【００１０】また、本発明のエピタキシャルウェーハの
製造方法は、前記シリコン基板及び前記エピタキシャル
層はｐ型であると共に、シリコン基板は、０．０３Ω・
ｃｍ以上の抵抗であるときに好適である。すなわち、こ
のエピタキシャルウェーハの製造方法では、シリコン基
板及びエピタキシャル層がｐ型であると共に、シリコン
基板が０．０３Ω・ｃｍ以上の抵抗であるので、ＩＧ特
性の不十分ないわゆるｐ／ｐ-ウェーハでも、上記空孔
形成工程及び析出核安定工程によりＩＧ特性の改善を効
果的に図ることができる。
製造方法は、前記シリコン基板及び前記エピタキシャル
層はｐ型であると共に、シリコン基板は、０．０３Ω・
ｃｍ以上の抵抗であるときに好適である。すなわち、こ
のエピタキシャルウェーハの製造方法では、シリコン基
板及びエピタキシャル層がｐ型であると共に、シリコン
基板が０．０３Ω・ｃｍ以上の抵抗であるので、ＩＧ特
性の不十分ないわゆるｐ／ｐ-ウェーハでも、上記空孔
形成工程及び析出核安定工程によりＩＧ特性の改善を効
果的に図ることができる。
【００１１】また、本発明のエピタキシャルウェーハの
製造方法は、前記シリコン基板に窒素を添加しておくこ
とが好ましい。すなわち、このエピタキシャルウェーハ
の製造方法では、シリコン基板に窒素を添加しておくの
で、通常のシリコン基板よりも高いＢＭＤ密度が得られ
る窒素ドープ基板により、より優れたＩＧ特性を有する
エピタキシャルウェーハを得ることができる。
製造方法は、前記シリコン基板に窒素を添加しておくこ
とが好ましい。すなわち、このエピタキシャルウェーハ
の製造方法では、シリコン基板に窒素を添加しておくの
で、通常のシリコン基板よりも高いＢＭＤ密度が得られ
る窒素ドープ基板により、より優れたＩＧ特性を有する
エピタキシャルウェーハを得ることができる。
【００１２】本発明のエピタキシャルウェーハは、熱処
理により内部に新たに空孔が形成されたエピタキシャル
ウェーハであって、上記本発明のエピタキシャルウェー
ハの製造方法により作製されたことを特徴とする。この
エピタキシャルウェーハでは、上記本発明のエピタキシ
ャルウェーハの製造方法により作製されているので、そ
の後の熱処理により表面に十分なＤＺ層と表面近傍の内
部に適度に高いＢＭＤ密度とを有した高品質なエピタキ
シャルウェーハが得られる。
理により内部に新たに空孔が形成されたエピタキシャル
ウェーハであって、上記本発明のエピタキシャルウェー
ハの製造方法により作製されたことを特徴とする。この
エピタキシャルウェーハでは、上記本発明のエピタキシ
ャルウェーハの製造方法により作製されているので、そ
の後の熱処理により表面に十分なＤＺ層と表面近傍の内
部に適度に高いＢＭＤ密度とを有した高品質なエピタキ
シャルウェーハが得られる。
【００１３】
【発明の実施の形態】以下、本発明に係るエピタキシャ
ルウェーハの製造方法及びエピタキシャルウェーハの一
実施形態を、図１及び図２を参照しながら説明する。
ルウェーハの製造方法及びエピタキシャルウェーハの一
実施形態を、図１及び図２を参照しながら説明する。
【００１４】図１は、本発明のエピタキシャルウェーハ
Ｗの断面構造を製造工程順に示すものであり、このエピ
タキシャルウェーハＷの構造をその製造プロセスと合わ
せて説明すると、まず、図１の（ａ）に示すように、シ
リコン基板ＳＵＢを、熱処理炉により、ＲＴＡ(Rapid T
hermal Annealing)処理して内部に新たに空孔Ｖを形成
する（空孔形成工程）。なお、上記シリコン基板ＳＵＢ
は、ＣＺ法により引上成長されたインゴットから切り出
され鏡面研磨されたポリッシュドウェーハであり、抵抗
が８〜１２Ω・ｃｍのものである。
Ｗの断面構造を製造工程順に示すものであり、このエピ
タキシャルウェーハＷの構造をその製造プロセスと合わ
せて説明すると、まず、図１の（ａ）に示すように、シ
リコン基板ＳＵＢを、熱処理炉により、ＲＴＡ(Rapid T
hermal Annealing)処理して内部に新たに空孔Ｖを形成
する（空孔形成工程）。なお、上記シリコン基板ＳＵＢ
は、ＣＺ法により引上成長されたインゴットから切り出
され鏡面研磨されたポリッシュドウェーハであり、抵抗
が８〜１２Ω・ｃｍのものである。
【００１５】図２は、シリコン基板ＳＵＢの熱処理を実
施するための枚葉式の熱処理炉を示すものである。該熱
処理炉は、図２に示すように、シリコン基板ＳＵＢを載
置可能な円環状のサセプタ１と、該サセプタ１を内部に
収納した反応室２とを備えている。なお、反応室２の外
部には、エピタキシャルウェーハＷを加熱するランプ
（図示略）が配置されている。
施するための枚葉式の熱処理炉を示すものである。該熱
処理炉は、図２に示すように、シリコン基板ＳＵＢを載
置可能な円環状のサセプタ１と、該サセプタ１を内部に
収納した反応室２とを備えている。なお、反応室２の外
部には、エピタキシャルウェーハＷを加熱するランプ
（図示略）が配置されている。
【００１６】サセプタ１は、シリコンカーバイト等で形
成されており、内側に段部１ａが設けられ、該段部１ａ
上にシリコン基板ＳＵＢの周縁部を載置するようになっ
ている。反応室２には、シリコン基板ＳＵＢの表面に雰
囲気ガスＧを供給する供給口２ａ及び供給された雰囲気
ガスＧを排出する排出口２ｂが設けられている。また、
供給口２ａは、雰囲気ガスＧの供給源（図示略）に接続
されている。
成されており、内側に段部１ａが設けられ、該段部１ａ
上にシリコン基板ＳＵＢの周縁部を載置するようになっ
ている。反応室２には、シリコン基板ＳＵＢの表面に雰
囲気ガスＧを供給する供給口２ａ及び供給された雰囲気
ガスＧを排出する排出口２ｂが設けられている。また、
供給口２ａは、雰囲気ガスＧの供給源（図示略）に接続
されている。
【００１７】雰囲気ガスＧは、窒化ガス、特にＮ2（窒
素）が分解可能な温度よりも低い分解温度の窒化ガス、
例えば、ＮＨ3、ＮＯ、Ｎ2Ｏ、Ｎ2Ｏ2、ヒドラジン、ジ
メチルヒドラジン等やこれらの混合ガス又はこれらの窒
化ガスとＡｒ（アルゴン）、Ｎ2、Ｏ2（酸素）、Ｈ
2（水素）等との混合ガスが用いられる。なお、本実施
形態では、ＮＨ3を主とした雰囲気ガスＧを用いてい
る。
素）が分解可能な温度よりも低い分解温度の窒化ガス、
例えば、ＮＨ3、ＮＯ、Ｎ2Ｏ、Ｎ2Ｏ2、ヒドラジン、ジ
メチルヒドラジン等やこれらの混合ガス又はこれらの窒
化ガスとＡｒ（アルゴン）、Ｎ2、Ｏ2（酸素）、Ｈ
2（水素）等との混合ガスが用いられる。なお、本実施
形態では、ＮＨ3を主とした雰囲気ガスＧを用いてい
る。
【００１８】この熱処理炉によりシリコン基板ＳＵＢに
急加熱及び急冷却の熱処理を施すには、サセプタ１にシ
リコン基板ＳＵＢを載置した後、供給口２ａから上記雰
囲気ガスＧをシリコン基板ＳＵＢの表面に供給した状態
で、９００℃から１２００℃までの範囲の熱処理温度か
つ１ｓｅｃから６０ｓｅｃまでの範囲の熱処理時間で、
短時間の急速加熱・急冷（例えば、５０℃／秒の昇温又
は降温、望ましくは３０℃／ｓｅｃ）のＲＴＡ処理を行
う。なお、本実施形態では、スリップの発生抑制に好適
な条件、９００℃から１１８０℃までの熱処理温度かつ
３０ｓｅｃ以下の熱処理時間でＲＴＡ処理を行う。この
熱処理温度及び熱処理時間の範囲であれば、図１の
（ｂ）に示すように、内部に十分な空孔Ｖを注入でき
る。
急加熱及び急冷却の熱処理を施すには、サセプタ１にシ
リコン基板ＳＵＢを載置した後、供給口２ａから上記雰
囲気ガスＧをシリコン基板ＳＵＢの表面に供給した状態
で、９００℃から１２００℃までの範囲の熱処理温度か
つ１ｓｅｃから６０ｓｅｃまでの範囲の熱処理時間で、
短時間の急速加熱・急冷（例えば、５０℃／秒の昇温又
は降温、望ましくは３０℃／ｓｅｃ）のＲＴＡ処理を行
う。なお、本実施形態では、スリップの発生抑制に好適
な条件、９００℃から１１８０℃までの熱処理温度かつ
３０ｓｅｃ以下の熱処理時間でＲＴＡ処理を行う。この
熱処理温度及び熱処理時間の範囲であれば、図１の
（ｂ）に示すように、内部に十分な空孔Ｖを注入でき
る。
【００１９】次に、上記ＲＴＡ処理後に該ＲＴＡ処理よ
り低い温度で、図１の（ｃ）に示すように、空孔Ｖを安
定した酸素析出核Ｖ１とするための熱処理を施す（析出
核安定工程）。すなわち、例えば、８００℃４時間の熱
処理をＮ2ガス等の雰囲気ガス中で行うことにより、内
部の空孔Ｖが酸素析出核Ｖ１として安定化する。
り低い温度で、図１の（ｃ）に示すように、空孔Ｖを安
定した酸素析出核Ｖ１とするための熱処理を施す（析出
核安定工程）。すなわち、例えば、８００℃４時間の熱
処理をＮ2ガス等の雰囲気ガス中で行うことにより、内
部の空孔Ｖが酸素析出核Ｖ１として安定化する。
【００２０】次に、上記熱処理炉から取り出し、エピタ
キシャル成長炉内に上記処理したシリコン基板ＳＵＢを
セットし、図１の（ｄ）に示すように、抵抗が０．０３
Ω・ｃｍ以上のｐ型シリコン単結晶であるエピタキシャ
ル層ＥＰを膜厚数μｍエピタキシャル成長して、エピタ
キシャルウェーハＷを作製する。このとき、内部の酸素
析出核Ｖ１は、上記熱処理により安定化されているの
で、エピタキシャルプロセス前及びプロセス中において
水素雰囲気で高温処理が施されても、酸素析出核Ｖ１の
消滅を防ぐことができる。すなわち、このように作製さ
れたエピタキシャルウェーハＷは、ＩＧ特性に優れたＣ
ＭＯＳ・ＩＣ等に好適なｐ／ｐ-ウェーハとなる。
キシャル成長炉内に上記処理したシリコン基板ＳＵＢを
セットし、図１の（ｄ）に示すように、抵抗が０．０３
Ω・ｃｍ以上のｐ型シリコン単結晶であるエピタキシャ
ル層ＥＰを膜厚数μｍエピタキシャル成長して、エピタ
キシャルウェーハＷを作製する。このとき、内部の酸素
析出核Ｖ１は、上記熱処理により安定化されているの
で、エピタキシャルプロセス前及びプロセス中において
水素雰囲気で高温処理が施されても、酸素析出核Ｖ１の
消滅を防ぐことができる。すなわち、このように作製さ
れたエピタキシャルウェーハＷは、ＩＧ特性に優れたＣ
ＭＯＳ・ＩＣ等に好適なｐ／ｐ-ウェーハとなる。
【００２１】このように本実施形態では、エピタキシャ
ル成長前に、窒化ガスを含む雰囲気ガスＧ中でシリコン
基板ＳＵＢをＲＴＡ処理して内部に新たに空孔Ｖを形成
し、さらに空孔形成のＲＴＡ処理よりも低い温度でシリ
コン基板ＳＵＢを熱処理して空孔Ｖを酸素析出核Ｖ１と
して安定化するので、水素雰囲気のエピタキシャル成長
を行っても酸素析出核Ｖ１が安定化されているため、こ
の消滅を防ぐことができる。特に、ＩＧ特性の不十分な
いわゆるｐ／ｐ-ウェーハでも、上記エピタキシャル成
長前の析出核安定化によりＩＧ特性の改善を効果的に図
ることができる。
ル成長前に、窒化ガスを含む雰囲気ガスＧ中でシリコン
基板ＳＵＢをＲＴＡ処理して内部に新たに空孔Ｖを形成
し、さらに空孔形成のＲＴＡ処理よりも低い温度でシリ
コン基板ＳＵＢを熱処理して空孔Ｖを酸素析出核Ｖ１と
して安定化するので、水素雰囲気のエピタキシャル成長
を行っても酸素析出核Ｖ１が安定化されているため、こ
の消滅を防ぐことができる。特に、ＩＧ特性の不十分な
いわゆるｐ／ｐ-ウェーハでも、上記エピタキシャル成
長前の析出核安定化によりＩＧ特性の改善を効果的に図
ることができる。
【００２２】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。上
記実施形態では、通常のシリコン基板を用いたが、シリ
コン基板に窒素を添加しておいても構わない。この場
合、通常のシリコン基板よりも高いＢＭＤ密度が得られ
る窒素ドープ基板により、より優れたＩＧ特性を有する
エピタキシャルウェーハを得ることができる。また、上
記実施形態では、ｐ／ｐ-ウェーハのエピタキシャルウ
ェーハに上記ＲＴＡ処理を施したが、エピタキシャル層
よりもｐ型の不純物濃度が高いシリコン基板を用いたい
わゆるｐ／ｐ+ウェーハに上記ＲＴＡ処理を施して構わ
ない。
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。上
記実施形態では、通常のシリコン基板を用いたが、シリ
コン基板に窒素を添加しておいても構わない。この場
合、通常のシリコン基板よりも高いＢＭＤ密度が得られ
る窒素ドープ基板により、より優れたＩＧ特性を有する
エピタキシャルウェーハを得ることができる。また、上
記実施形態では、ｐ／ｐ-ウェーハのエピタキシャルウ
ェーハに上記ＲＴＡ処理を施したが、エピタキシャル層
よりもｐ型の不純物濃度が高いシリコン基板を用いたい
わゆるｐ／ｐ+ウェーハに上記ＲＴＡ処理を施して構わ
ない。
【００２３】
【実施例】次に、本発明に係る実施例により具体的に説
明する。上記実施形態に基づいて実際にエピタキシャル
ウェーハを作製し、８００℃４時間と１０００℃１６時
間との酸素析出熱処理を施してそのエピタキシャル成長
前後のＢＭＤ密度について測定した。なお、比較のた
め、エピタキシャル成長前にＲＴＡ処理（１１５０℃）
のみを行い、酸素析出核安定のためのアニール処理を施
さないでエピタキシャル成長を行ったエピタキシャルウ
ェーハも作製して同様にＢＭＤ密度を測定した。
明する。上記実施形態に基づいて実際にエピタキシャル
ウェーハを作製し、８００℃４時間と１０００℃１６時
間との酸素析出熱処理を施してそのエピタキシャル成長
前後のＢＭＤ密度について測定した。なお、比較のた
め、エピタキシャル成長前にＲＴＡ処理（１１５０℃）
のみを行い、酸素析出核安定のためのアニール処理を施
さないでエピタキシャル成長を行ったエピタキシャルウ
ェーハも作製して同様にＢＭＤ密度を測定した。
【００２４】この結果、エピタキシャル成長前にアニー
ル処理を行わないエピタキシャルウェーハでは、エピタ
キシャル成長前にＢＭＤ密度が３００×１０4／ｃｍ2程
度であったものが、エピタキシャル成長後にはＢＭＤ密
度がゼロとなりＢＭＤが消滅してしまった。これに対
し、エピタキシャル成長前にＲＴＡ処理（１１５０℃）
及びアニール処理（８００℃４時間Ｎ2雰囲気）を行っ
たエピタキシャルウェーハは、エピタキシャル成長前に
ＢＭＤ密度が５００×１０4／ｃｍ2程度であり、エピタ
キシャル成長後でもＢＭＤ密度が３００×１０4／ｃｍ2
程度となり、半分以上のＢＭＤを残存させることができ
た。
ル処理を行わないエピタキシャルウェーハでは、エピタ
キシャル成長前にＢＭＤ密度が３００×１０4／ｃｍ2程
度であったものが、エピタキシャル成長後にはＢＭＤ密
度がゼロとなりＢＭＤが消滅してしまった。これに対
し、エピタキシャル成長前にＲＴＡ処理（１１５０℃）
及びアニール処理（８００℃４時間Ｎ2雰囲気）を行っ
たエピタキシャルウェーハは、エピタキシャル成長前に
ＢＭＤ密度が５００×１０4／ｃｍ2程度であり、エピタ
キシャル成長後でもＢＭＤ密度が３００×１０4／ｃｍ2
程度となり、半分以上のＢＭＤを残存させることができ
た。
【００２５】
【発明の効果】本発明によれば、以下の効果を奏する。
本発明のエピタキシャルウェーハの製造方法及びエピタ
キシャルウェーハによれば、エピタキシャル成長前に、
窒化ガスを含む雰囲気ガス中でシリコン基板を熱処理し
て内部に新たに空孔を形成する空孔形成工程と、該空孔
形成工程後に空孔形成工程の熱処理よりも低い温度でシ
リコン基板を熱処理して空孔を酸素析出核として安定化
する析出核安定工程とを行うので、水素雰囲気のエピタ
キシャル成長を行っても酸素析出核が安定化されている
ため、この消滅を防ぐことができ、内部に優れたゲッタ
リング効果を有するＢＭＤ層を有した高品質なエピタキ
シャルウェーハを得ることができる。
本発明のエピタキシャルウェーハの製造方法及びエピタ
キシャルウェーハによれば、エピタキシャル成長前に、
窒化ガスを含む雰囲気ガス中でシリコン基板を熱処理し
て内部に新たに空孔を形成する空孔形成工程と、該空孔
形成工程後に空孔形成工程の熱処理よりも低い温度でシ
リコン基板を熱処理して空孔を酸素析出核として安定化
する析出核安定工程とを行うので、水素雰囲気のエピタ
キシャル成長を行っても酸素析出核が安定化されている
ため、この消滅を防ぐことができ、内部に優れたゲッタ
リング効果を有するＢＭＤ層を有した高品質なエピタキ
シャルウェーハを得ることができる。
【図１】 本発明に係るエピタキシャルウェーハの製造
方法及びエピタキシャルウェーハの一実施形態における
エピタキシャルウェーハを製造工程順に示す拡大断面図
である。
方法及びエピタキシャルウェーハの一実施形態における
エピタキシャルウェーハを製造工程順に示す拡大断面図
である。
【図２】 本発明に係るエピタキシャルウェーハの製造
方法及びエピタキシャルウェーハの一実施形態における
熱処理炉を示す概略的な全体断面図である。
方法及びエピタキシャルウェーハの一実施形態における
熱処理炉を示す概略的な全体断面図である。
１ サセプタ
２ 反応室
ＥＰ エピタキシャル層
Ｇ 雰囲気ガス
ＳＵＢ シリコン基板
Ｖ 空孔
Ｖ１ 酸素析出核
Ｗ エピタキシャルウェーハ
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 山岡 智則
東京都千代田区大手町一丁目５番１号 三
菱マテリアルシリコン株式会社内
Ｆターム(参考） 5F045 AB02 AF03 BB12 HA06 HA16
Claims (4)
- 【請求項１】 シリコン基板の表面にシリコン単結晶の
エピタキシャル層をエピタキシャル成長したエピタキシ
ャルウェーハの製造方法であって、 前記エピタキシャル成長前に、窒化ガスを含む雰囲気ガ
ス中で前記シリコン基板を熱処理して内部に新たに空孔
を形成する空孔形成工程と、 該空孔形成工程後に空孔形成工程の熱処理よりも低い温
度で前記シリコン基板を熱処理して前記空孔を酸素析出
核として安定化する析出核安定工程とを有することを特
徴とするエピタキシャルウェーハの製造方法。 - 【請求項２】 請求項１に記載のエピタキシャルウェー
ハの製造方法において、 前記シリコン基板及び前記エピタキシャル層はｐ型であ
ると共に、シリコン基板は、０．０３Ω・ｃｍ以上の抵
抗であることを特徴とするエピタキシャルウェーハの製
造方法。 - 【請求項３】 請求項１又は２に記載のエピタキシャル
ウェーハの製造方法において、 前記シリコン基板に窒素を添加しておくことを特徴とす
るエピタキシャルウェーハの製造方法。 - 【請求項４】 熱処理により内部に新たに空孔が形成さ
れたエピタキシャルウェーハであって、 請求項１から３のいずれかに記載のエピタキシャルウェ
ーハの製造方法により作製されたことを特徴とするエピ
タキシャルウェーハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001291148A JP4345253B2 (ja) | 2001-09-25 | 2001-09-25 | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001291148A JP4345253B2 (ja) | 2001-09-25 | 2001-09-25 | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003100761A true JP2003100761A (ja) | 2003-04-04 |
| JP4345253B2 JP4345253B2 (ja) | 2009-10-14 |
Family
ID=19113342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001291148A Expired - Fee Related JP4345253B2 (ja) | 2001-09-25 | 2001-09-25 | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4345253B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010114211A (ja) * | 2008-11-05 | 2010-05-20 | Shin Etsu Handotai Co Ltd | エピタキシャルシリコンウェーハの製造方法 |
| JP2011029578A (ja) * | 2009-03-27 | 2011-02-10 | Covalent Materials Corp | シリコンウェーハの熱処理方法及びシリコンウェーハ |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04213816A (ja) * | 1990-12-05 | 1992-08-04 | Toshiba Corp | 半導体装置の製造方法 |
| JP2000031150A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | シリコン基板の熱処理方法及びその基板、その基板を用いたエピタキシャルウエーハ |
| JP2000044389A (ja) * | 1998-05-22 | 2000-02-15 | Shin Etsu Handotai Co Ltd | エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ |
| JP2001509319A (ja) * | 1997-02-26 | 2001-07-10 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法 |
-
2001
- 2001-09-25 JP JP2001291148A patent/JP4345253B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04213816A (ja) * | 1990-12-05 | 1992-08-04 | Toshiba Corp | 半導体装置の製造方法 |
| JP2001509319A (ja) * | 1997-02-26 | 2001-07-10 | エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド | 理想的な酸素析出シリコンウエハおよびそれのための酸素外方拡散の無い方法 |
| JP2000044389A (ja) * | 1998-05-22 | 2000-02-15 | Shin Etsu Handotai Co Ltd | エピタキシャルシリコン単結晶ウエ―ハの製造方法及びエピタキシャルシリコン単結晶ウエ―ハ |
| JP2000031150A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | シリコン基板の熱処理方法及びその基板、その基板を用いたエピタキシャルウエーハ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010114211A (ja) * | 2008-11-05 | 2010-05-20 | Shin Etsu Handotai Co Ltd | エピタキシャルシリコンウェーハの製造方法 |
| JP2011029578A (ja) * | 2009-03-27 | 2011-02-10 | Covalent Materials Corp | シリコンウェーハの熱処理方法及びシリコンウェーハ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4345253B2 (ja) | 2009-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8642449B2 (en) | Silicon wafer | |
| JP4720058B2 (ja) | シリコンウェーハの製造方法 | |
| CN1217393C (zh) | 热处理硅晶片的方法及用该方法制造的硅晶片 | |
| JP3381816B2 (ja) | 半導体基板の製造方法 | |
| JP5062217B2 (ja) | 半導体ウェーハの製造方法 | |
| JP3791446B2 (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
| KR100625822B1 (ko) | 실리콘 웨이퍼 및 그의 제조 방법 | |
| US20120049330A1 (en) | Silicon wafer and method for producing the same | |
| JP3778146B2 (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| JP4345253B2 (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
| WO2010050120A1 (ja) | シリコンウェーハの製造方法 | |
| JP3578396B2 (ja) | 結晶格子欠陥を有する半導体ディスク及びその製造法 | |
| JP5045710B2 (ja) | シリコンウェーハの製造方法 | |
| JP4978396B2 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2009224810A (ja) | シリコンウェーハの製造方法、シリコンウェーハ | |
| JP3690256B2 (ja) | シリコンウェーハの熱処理方法及びシリコンウェーハ | |
| JP2009177194A (ja) | シリコンウェーハの製造方法、シリコンウェーハ | |
| JP2003007711A (ja) | シリコンウェーハ | |
| JP2003077924A (ja) | 半導体ウェーハの製造方法及び半導体ウェーハ | |
| JP2010114211A (ja) | エピタキシャルシリコンウェーハの製造方法 | |
| JP2002043241A (ja) | シリコンウェーハの熱処理方法及びシリコンウェーハ | |
| JP2003257984A (ja) | シリコンウェーハ及びその製造方法 | |
| JP2003100762A (ja) | シリコンウェーハの製造方法及びシリコンウェーハ | |
| Larrabee | Microdefect introduction to enhance VLSI wafer processing | |
| JP2012124531A (ja) | エピタキシャルシリコンウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20050408 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080902 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081104 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090423 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090601 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090623 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090706 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4345253 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |