JP2003100908A - 高誘電膜を備えた半導体素子及びその製造方法 - Google Patents

高誘電膜を備えた半導体素子及びその製造方法

Info

Publication number
JP2003100908A
JP2003100908A JP2001395448A JP2001395448A JP2003100908A JP 2003100908 A JP2003100908 A JP 2003100908A JP 2001395448 A JP2001395448 A JP 2001395448A JP 2001395448 A JP2001395448 A JP 2001395448A JP 2003100908 A JP2003100908 A JP 2003100908A
Authority
JP
Japan
Prior art keywords
dielectric film
semiconductor device
high dielectric
gate insulating
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001395448A
Other languages
English (en)
Inventor
Ki-Jung Lee
起 正 李
Jong-Hyuk Oh
鍾 ヒョク 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2003100908A publication Critical patent/JP2003100908A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/0134—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the insulator and before the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/308—Oxynitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/403—Oxides of aluminium, magnesium or beryllium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01342—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid by deposition, e.g. evaporation, ALD or laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H10P14/6532—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour by exposure to a plasma
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6544—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials to change the morphology of the insulating materials, e.g. transformation of an amorphous layer into a crystalline layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69393—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/662—Laminate layers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69391—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing aluminium, e.g. Al2O3

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 高集積半導体素子で要求される電気容量を十
分に確保しながら、膜内不純物残留による漏れ電流特性
及び誘電特性劣化を防止することに最適の誘電膜を備え
る半導体素子及びその製造方法を提供する。 【解決手段】 アルミニウムが含まれた第１誘電膜２２
Ａ、６３Ａと、前記第１誘電膜上に積層され、前記第１
誘電膜より高誘電率を有する第２誘電膜２２Ｂ、６３Ｂ
とを含む二重誘電膜を有する。

Description

【発明の詳細な説明】
【０００１】
【発明が属する技術分野】本発明は、半導体素子に関
し、特に、誘電膜を備えた半導体素子及びその製造方法
に関する。
【０００２】
【従来の技術】一般に、半導体素子のＤＲＡＭ及びロジ
ックのゲート酸化膜に熱（Ｔｈｅｒｍａｌｌｙ）または
急速熱処理（Ｒａｐｉｄ ｔｈｅｒｍａｌｌｙ）により
成長されたＳｉＯ２を用いている。素子のデザインルー
ルが小さくなることによって、ゲート酸化膜のトンネル
リング有効厚さ（Ｔｕｎｎｅｌｉｎｇ Ｅｆｆｅｃｔｉ
ｖｅ ｔｈｉｃｋｎｅｓｓ；Ｔｅｆｆ）はＳｉＯ２のト
ンネルリング限界である２５乃至３０Å以下に低減し、
０．１μｍ級素子でのゲート酸化膜は２５乃至３０Åの
厚さが予想されるが、直接トンネルリング（Ｄｉｒｅｃ
ｔ ｔｕｎｎｅｌｉｎｇ）によるオフ電流（Ｏｆｆ−ｃ
ｕｒｒｅｎｔ）の増加のため、素子の動作に悪影響を及
ぼす恐れがあり、特にメモリ素子の場合、漏れ電流の減
少が重要な課題である。
【０００３】これを解決するため、高誘電率物質（Ｈｉ
ｇｈ−ｋ ｄｉｅｌｅｃｔｒｉｃｍａｔｅｒｉａｌ）を
ゲート酸化膜として採用する研究が進められている。こ
のような高誘電率ゲート酸化膜として、キャパシタスト
レージ（Ｃａｐａｃｉｔｏｒ ｓｔｏｒａｇｅ）に用い
られているＴａ２Ｏ５を始めとするＴｉＯ２、Ａｌ２Ｏ
３、ＨｆＯ２などを用いる研究が活発に行われている。
最近微細化された半導体工程技術の発達に伴って、メモ
リ製品の高集積化が加速化されたため、単位セル面積が
大きく減少し、動作電圧の低電圧化が実現されている。
【０００４】しかし、記憶素子の動作に必要な充電容量
は、セル面積の減少にもかかわらず、ソフトエラーの発
生とリフレッシュ時間との短縮を防止するため、２５ｆ
Ｆ／セル以上の充分な容量が要求されている。従って、
ＮＯ（Ｎｉｔｒｉｄｅ／Ｏｘｉｄｅ）構造の窒化膜を誘
電膜として用いているキャパシタの場合、表面的に大き
い半球型構造の電極表面を有する３次元形態の電荷貯蔵
電極を用いており、その高さも益々増加している。一
方、キャパシタの高さが増加すれば、セル地域と周辺回
路地域との間に発生される高さの差によって、後続露光
工程の際に、焦点深度が確保されず、配線工程後の集積
工程に悪影響を及ぼすことになる。結局、ＮＯを誘電膜
に用いるキャパシタは、２５６Ｍ以上の次世代メモリ製
品に必要な充電容量を確保することにその限界を示して
いる。
【０００５】従って、半導体素子が高集積化されること
によって充分な静電容量を確保するため、キャパシタの
構造をＳｉＯ２、Ｓｉ３Ｎ４、ＮＯに比べて誘電率が高
いＴａ２Ｏ５、ＴｉＯ２、ＳｒＴｉＯ３、（Ｂａ、Ｓ
ｒ）ＴｉＯなどの高誘電物質に対する研究が活発に進め
られている。特に、タンタル酸化膜（Ｔａ２Ｏ５）は、
誘電率（ε）が４乃至５であるＮＯより比較的誘電率
（ε＝２５乃至２７）が高くて適用可能性が高いものと
知られている。
【０００６】図１は、従来の技術の一実施例かかるキャ
パシタを示す断面図である。図１に示すように、ドープ
されたポリシリコンからなる下部電極である第１電極１
１、ＳｉＯ２／Ｓｉ３Ｎ４（またはＳｉＯ２／Ｔａ２Ｏ
５）の積層構造からなる誘電膜１２とドープされたポリ
シリコンからなる上部電極である第２電極１３とを有す
る。ここで、誘電膜１２は、ＳｉＯ２の他にＳｉＯｘＮ
ｙを含むＳｉＯｘＮｙ／Ｓｉ３Ｎ４（またはＳｉＯｘＮ
ｙ／Ｔａ２Ｏ５）からなる。そして、第１電極１１と第
２電極１３は、ドープされたポリシリコン及びドープさ
れた非晶質シリコンのようなシリコン系物質であるか、
ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ２、
Ｉｒ、ＩｒＯ２、Ｐｔのような金属系物質を有する。し
かし、上述した従来の技術のキャパシタは単純積層構造
であるため、電気容量を増加させることには限界があ
る。
【０００７】図２は、従来の技術の他の実施例にかかる
キャパシタを示す図面である。図２に示すように、ドー
プされたポリシリコンを含む下部電極である第１電極１
１と、ＳｉＯ２／Ｓｉ３Ｎ４（またはＳｉＯ２／Ｔａ２
Ｏ５）の積層構造からなる誘電膜１２とドープされたポ
リシリコンとを含む上部電極である第２電極１３とを有
する。ここで、誘電膜１２は、ＳｉＯ２以外にＳｉＯｘ
Ｎｙを含むＳｉＯｘＮｙ／Ｓｉ３Ｎ４（または、ＳｉＯ
ｘＮｙ／Ｔａ２Ｏ５）からなり、第１電極１１と第２電
極１３は、ドープされたポリシリコン及びドープされた
非晶質シリコンのようなシリコン系物質であるか、Ｔｉ
Ｎ、ＴａＮ、Ｗ、ＷＮ、ＷＳｉ、Ｒｕ、ＲｕＯ ２、Ｉ
ｒ、ＩｒＯ２、Ｐｔのような金属系物質及び金属酸化物
をである。
【０００８】上述した従来の技術の他の実施例では、シ
リンダー（ｃｙｌｉｎｄｅｒ）構造を基本とする二重及
び三重構造のような多様な３次元構造を有し、半球型
（Ｈｅｍｉ Ｓｐｈｅｒｉｃａｌ Ｇｒａｉｎ； ＨＳ
Ｇ）ポリシリコン層１１Ａが追加、形成された構造を有
するため、第１電極の表面的を増大させている。一方、
図２の図面符号１０は、第１電極１１をトランジスタの
ソース／ドレイン、またはソース／ドレインに接続させ
るためのプラグを含む接続層（ｉｎｔｅｒｃｏｎｎｅｃ
ｔｉｏｎ）である。しかし、ＳｉＯ２／Ｓｉ３Ｎ４（ま
たは、ＳｉＯｘＮｙ／Ｓｉ３Ｎ４）は、充分な電気容量
の確保には限界がある。
【０００９】一方、タンタル酸化膜（Ｔａ２Ｏ５）は、
不安定な化学量論比（ｓｔｏｉｃｈｉｏｍｅｔｒｙ）を
有しているため、タンタル（Ｔａ）と酸素（Ｏ）との組
成比の差による空格子点（Ｏｘｙｇｅｎ ｖａｃａｎｃ
ｙ）状態の置換型タンタル原子が常に局部的に薄膜内に
存在している。特に、このような空格子点の数は、成分
の含有量と結合程度により多少の差はあり得るが、完全
に除去できる方法はないことが知られている。さらに、
タンタル酸化膜は、上／下部電極に用いているポリシリ
コン、またはＴｉＮとの酸化反応性が高いため、薄膜内
に存在する酸素が界面に移動することになって、低誘電
酸化層を形成するか、界面の均質性を低下させるという
問題がある。
【００１０】そして、薄膜形成の時、タンタル酸化膜の
前駆体であるＴａ（ＯＣ２Ｈ５）２の有機物とＯ２（ま
たはＮ２Ｏ）の反応により膜内の不純物である炭素原子
（Ｃ）、炭素化合物（ＣＨ４、Ｃ２Ｈ４）及び水分（Ｈ
２Ｏ）も共に存在することになる。結果的に、タンタル
酸化膜内の不純物として存在する炭素原子、イオン（Ｉ
ｏｎ）とラジカル（Ｒａｄｉｃａｌ）により、キャパシ
タの漏れ電流が増加することになるため、誘電特性が劣
化するという問題点がある。従って、このような膜内に
残留する不純物を除去するため、低温熱処理工程を行わ
ねばならないという工程の複雑性が存在する問題点があ
る。
【００１１】
【発明が解決しようとする課題】そこで、本発明は上記
従来の高誘電膜を備えた半導体素子及びその製造方法に
おける問題点に鑑みてなされたものであって、本発明の
目的は、高集積半導体素子において要求される電気容量
を十分に確保しながら、膜内の不純物残留による漏れ電
流特性及び誘電特性劣化を防止することに最適な誘電膜
を備える半導体素子及びその製造方法を提供することに
ある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
になされた本発明による高誘電膜を備えた半導体素子
は、アルミニウムが含まれた第１誘電膜と、前記第１誘
電膜上に積層され、前記第１誘電膜より高誘電率を有す
る第２誘電膜とを含む二重誘電膜を有することを特徴と
する。また、前記第１誘電膜は、Ａｌ２Ｏ３であること
を特徴とする。また、前記第２誘電膜は、タンタル含有
酸化物及びぺロブスカイト含有酸化物から選択される少
なくともいずれか一つ、またはこれらの複合された酸化
物より形成されることを特徴とする。また、前記タンタ
ル含有酸化物は、ＴａＯＮ、Ｔａ２Ｏ５及びＢＳＴ（Ｂ
ａＳｒＴｉＯ３）から選択された少なくともいずれか一
つであることを特徴とする。
【００１３】上記目的を達成するためになされた本発明
による高誘電膜を備えた半導体素子は、半導体基板と、
前記半導体基板上に形成される第１ゲート電極と、前記
第１ゲート電極上に形成されるアルミニウムが含まれた
第１ゲート絶縁膜と、前記第１ゲート絶縁膜上に積層さ
れ、前記第１ゲート絶縁膜より高誘電率を有する第２ゲ
ート絶縁膜と、前記第２ゲート絶縁膜上に形成されるゲ
ート電極とを有することを特徴とする。また、前記第１
ゲート絶縁膜は、Ａｌ２Ｏ３であることを特徴とする。
また、前記第２ゲート絶縁膜は、ＴａＯＮ、Ｔａ２Ｏ５
及びＢＳＴから選択される少なくともいずれか一つであ
ることを特徴とする。また、前記第１及び第２ゲート電
極は、ドープされたポリシリコン及びドープされた非晶
質シリコンから選択される少なくともいずれか一つを含
むシリコン含有膜と、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒ
ｕ、Ｉｒ及びＰｔからなるグループから選択される少な
くともいずれか一つを含む金属膜と、ＲｕＯ２及びＩｒ
Ｏ２から選択される少なくともいずれか一つを含む金属
酸化物と、ＣｏＳｉ、ＭｏＳｉ及びＷＳｉからなるグル
ープから選択される少なくともいずれか一つを含むシリ
サイドとからなるグループから選択された少なくともい
ずれか一つ、またはこれらの複合膜より形成されること
を特徴とする。また、前記第１ゲート電極と前記第１ゲ
ート絶縁膜との間に窒化膜をさらに備えることを特徴と
する。また、前記第１ゲート絶縁膜は、１０Å乃至２０
Åの厚さを有することを特徴とする。また、前記第２ゲ
ート絶縁膜は、５０Å乃至１００Åの厚さを有すること
を特徴とする。また、前記第１ゲート電極は、表面に凹
凸を備えることを特徴とする。
【００１４】上記目的を達成するためになされた本発明
による高誘電膜を備えた半導体素子の製造方法は、半導
体基板を提供するステップと、前記半導体基板上に第１
ゲート電極を形成するステップと、前記第１ゲート電極
上にアルミニウムが含まれた第１ゲート絶縁膜を形成す
るステップと、前記第１ゲート絶縁膜上に前記第１ゲー
ト絶縁膜より高誘電率を有する第２ゲート絶縁膜を形成
するステップと、前記第２ゲート絶縁膜上に第２ゲート
電極を形成するステップとを有することを特徴とする。
また、前記第１及び第２ゲート絶縁膜を形成した後、前
記第１、第２ゲート絶縁膜を各々熱処理するステップを
さらに含むことを特徴とする。また、前記熱処理するス
テップは、８００℃乃至９５０℃の温度を保持する急速
熱処理装置、または７００℃乃至８００℃の温度を保持
する電気炉により行われることを特徴とする。また、前
記第１ゲート絶縁膜は、Ａｌ２Ｏ３であることを特徴と
する。また、前記第２ゲート絶縁膜は、ＴａＯＮ、Ｔａ
２Ｏ５及びＢＳＴから選択される少なくともいずれか一
つであることを特徴とする。また、前記第１ゲート電極
を形成した後、前記第１ゲート電極表面の自然酸化膜を
除去する表面処理ステップをさらに有することを特徴と
する。また、前記表面処理ステップは、ＨＦ化合物を用
いて行われることを特徴とする。また、前記ＨＦ化合物
を用いた表面処理の前後に、ＮＨ４ＯＨ溶液またはＨ２
ＳＯ４溶液を用いた界面処理ステップをさらに有するこ
とを特徴とする。また、前記第１ゲート電極を形成した
後、インシトゥ（ｉｎ−ｓｉｔｕ）またはエクスシトゥ
（ｅｘ−ｓｉｔｕ）で前記第１ゲート電極表面を窒化処
理するステップをさらに有することを特徴とする。
【００１５】また、前記窒化処理は、プラズマを放電さ
せて、ＮＨ３ガス、またはＮ２／Ｈ ２ガス雰囲気下で３
００℃乃至５００℃の温度で行われることを特徴とす
る。また、前記窒化処理は、７５０℃乃至９５０℃の温
度及びＮＨ３ガス雰囲気を保持する急速熱処理装置で３
０秒乃至１２０秒間行われることを特徴とする。また、
前記窒化処理は、５００℃乃至１０００℃の温度及びＮ
Ｈ３ガス雰囲気を保持する電気炉で行われることを特徴
とする。また、前記第１ゲート絶縁膜を形成するステッ
プは、低圧化学気相蒸着法、または原子層蒸着法により
行われ、前記第１ゲート絶縁膜はＡｌ２Ｏ３であること
を特徴とする。また、前記Ａｌ２Ｏ３の低圧化学気相蒸
着法は、Ａｌ成分のＡｌ（ＯＣ２Ｈ５）３溶液をＭＦＣ
（ｍａｓｓ ｆｌｏｗ ｃｏｎｔｒｏｌｌｅｒ）のよう
な流量調節器を介して蒸発器または蒸発管に供給して所
定の酸素を添加させた後、１５０℃乃至３００℃の温度
範囲内で蒸発させて行われることを特徴とする。また、
前記第２ゲート絶縁膜を形成するステップは、低圧化学
気相蒸着法、または原子層蒸着法により行われ、前記第
２ゲート絶縁膜は、ＴａＯＮ、Ｔａ２Ｏ ５及びＢＳＴか
らなるグループから選択される少なくともいずれか一つ
であることを特徴とする。また、前記ＴａＯＮの低圧化
学気相蒸着法は、３００℃乃至６００℃の温度と０．１
乃至５Ｔｏｒｒの圧力とに保持された低圧化学気相蒸着
反応室内にＴａ化合物蒸気ガスと反応ガスであるＮＨ３
ガス（流量１０ｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｃ／ｍ
ｉｎ）乃至１０００ｓｃｃｍ）またはＯ２ガス（流量０
ｓｃｃｍないし３００ｓｃｃｍ）をＭＦＣを介して定量
供給して、ウェーハ上で発生する表面化学反応を通じて
行われることを特徴とする。また、前記Ｔａ化合物蒸気
ガスは、９９．９９％以上のＴａ（ＯＣ２Ｈ５）５、ま
たはＴａ（Ｎ（ＣＨ３）２）５）のような有機金属化合
物をＭＦＣのような流量調節器を用いて１５０℃乃至２
００℃の温度に保持されている蒸発器、または蒸発管で
蒸発させて生成し、前記Ｔａ化合物蒸気ガスは、凝縮防
止のため、１５０℃乃至２００℃の温度範囲を常に保持
する供給管に沿って、０．１乃至５Ｔｏｒｒの圧力を保
持する前記低圧化学気相蒸着反応室内に注入されること
を特徴とする。
【００１６】
【発明の実施の形態】次に、本発明にかかる高誘電膜を
備えた半導体素子及びその製造方法の実施の形態の具体
例を図面を参照しながら説明する。図３は、本発明の第
１実施例にかかる半導体素子を示す図面である。図３に
示すように、シリコンが含まれた半導体基板２１と、及
び半導体基板２１上にアルミニウムが含まれた第１ゲー
ト酸化膜２２Ａと誘電率が高い第２ゲート酸化膜２２Ｂ
が積層されたゲート酸化膜２２及びゲート酸化膜２２上
のゲート電極２３とを含む。
【００１７】ここで、第１ゲート酸化膜２２Ａは、誘電
率（ε）が７であり、ぺロブスカイト（ｐｅｒｏｖｓｋ
ｉｔｅ）構造（ＡＢＯ３）を有しながら共有結合されて
いるＡｌ２Ｏ３であり、第２ゲート酸化膜２２Ｂは、Ｔ
ａＯＮ（ε＝２３ないし２５）、Ｔａ２Ｏ５（ε＝２５
ないし２７）及びＢＳＴ［（Ｂａ、Ｓｒ）ＴｉＯ３］］
（ε＝２００ないし４００）からなるグループから選択
される少なくともいずれか一つである。また、第１ゲー
ト酸化膜２２Ａの厚さは、第２ゲート酸化膜２２Ｂに比
べて薄く、１０Å乃至２０Åであり、第２ゲート酸化膜
２２Ｂの厚さは５０Å乃至１００Åである。このような
第１ゲート酸化膜２２Ａは、第２ゲート酸化膜２２Ｂか
ら酸素が拡散されて半導体基板２１表面に低誘電層が形
成されることを防止する酸素拡散障壁層である。
【００１８】一方、半導体基板２１は、シリコンが含ま
れた通常的な半導体基板を含み、ゲート電極２３は、ト
ランジスタのゲート電極として作用する全ての物質、例
えば、ドープされたポリシリコン及びドープされた非晶
質シリコンを含むシリコン系物質、ＴｉＮ、ＴａＮ、
Ｗ、ＷＮ、Ｒｕ、Ｉｒ及びＰｔを含む金属物質、ＲｕＯ
２及びＩｒＯ２を含む金属酸化物及びＷＳｉを含んだシ
リサイドからなるグループから選択された少なくとも一
つを有する。一方、ゲート電極２３としてＴｉＮを用い
る場合、構造的な安定性を確保し熱的、または電気的衝
撃に対してＴｉＮの耐久性を向上させるために、緩衝層
としてドープされたポリシリコンを積層することができ
る。図示していないが、第１ゲート酸化膜２２Ａと半導
体基板２１との間に窒化膜をさらに備えて低誘電酸化層
の形成をより抑制させることもできる。
【００１９】図４は、図３に示した半導体素子の製造方
法を説明するための工程のフロチャートである。図４に
示すように、シリコンが含まれた半導体基板２１の表面
上に生成された自然酸化膜（ＳｉＯ２）を除去するた
め、表面処理工程を実施するか、または自然酸化膜の形
成を防止して後続Ａｌ２Ｏ３蒸着過程で生成される低誘
電酸化層の形成を最小化するため、半導体基板２１の表
面を窒化処理する（ステップＳ１０１）。先ず、表面処
理の工程は、インシトゥ（ｉｎ−ｓｉｔｕ）またはエク
スシトゥ（ｅｘ−ｓｉｔｕ）でＨＦ気体、またはＨＦ溶
液のようなＨＦ化合物を用いて行われる。一方、ＨＦ化
合物を用いてドープされたポリシリコンを表面処理する
過程において、ＨＦ表面処理の前後に界面を洗浄する
か、均一性を向上させるため、ＮＨ ４ＯＨ溶液、または
Ｈ２ＳＯ４溶液などの化合物を用いて、界面処理の工程
を実施する。
【００２０】次いで、窒化処理の工程は、低圧化学気相
蒸着（ＬＰＣＶＤ）反応室で誘電膜の形成前にインシト
ゥまたはエクスシトゥでプラズマを放電させてＮＨ３ガ
ス、またはＮ２／Ｈ２ガス雰囲気下で行われ、この場合
のウェーハの温度は３００℃乃至５００℃を保持する。
そして、窒化処理工程の他の実施例としては、インシト
ゥまたはエクスシトゥ方式の急速熱処理（ＲＴＰ）装置
を用いて、７５０乃至９５０℃の温度及びＮＨ ３ガス雰
囲気下で３０秒乃至１２０秒間急速窒化処理（Ｒａｐｉ
ｄ Ｔｈｅｒｍａｌ Ｎｉｔｒｉｄａｔｉｏｎ； ＲＴ
Ｎ）をして行われ、また、窒化処理の工程のさらに他の
実施例としては、電気炉を用いて、５００℃乃至１００
０℃の温度及びＮＨ３ガス雰囲気下で行われる。
【００２１】次いで、表面処理、または窒化処理された
半導体基板２１上に第１ゲート酸化膜２２Ａとして１０
Å乃至２０ÅのＡｌ２Ｏ３を形成するが（ステップＳ１
０２）、Ａｌ２Ｏ３はＡｌ成分の化学溶液であるＡｌ
（ＯＣ２Ｈ５）３溶液をＭＦＣのような流量調節器を介
して蒸発器、または蒸発管に供給して１５０℃乃至３０
０℃の温度範囲内で蒸発させて得られる。この時、酸素
（Ｏ２）を添加する。一方、Ａｌ２Ｏ３を蒸着する前に
インシトゥ−プラズマを用いて、ＮＯ２、またはＯ２雰
囲気下の２００℃乃至６００℃で熱処理してダングリン
グボンド（ｄａｎｇｌｉｎｇ ｂｏｎｄ）による構造的
欠陥（ｄｅｆｅｃｔ）及び構造的不均一性（ｈｏｍｏｇ
ｅｎｅｉｔｙ）を改善して漏れ電流特性を向上させる。
【００２２】次いで、後続ＴａＯＮ蒸着後進行される高
温熱工程において、酸化剤（または活性酸素）（Ｏｘｉ
ｄａｎｔ）がドープされたポリシリコン側に拡散しない
ようにする拡散障壁の役割をするように８００℃乃至９
５０℃の温度とＮ２またはＮ ２／Ｏ２ガス雰囲気との急
速熱処理装置で３０秒乃至１２０秒間熱処理してＡｌ ２
Ｏ３の結晶化を誘導する（ステップＳ１０３）。一方、
Ａｌ２Ｏ３の結晶化を誘導するための熱工程は、電気炉
（Ｆｕｒｎａｃｅ）を用いて７００℃乃至８００℃のＮ
２Ｏ、Ｎ２またはＮ２／Ｏ２ガス雰囲気下で１０分乃至
３０分間熱処理しても同様の効果が得られる。
【００２３】次いで、結晶化されたＡｌ２Ｏ３上に第２
ゲート酸化膜２２ＢとしてＴａＯＮを形成するが（ステ
ップＳ１０４）、ＴａＯＮは３００℃乃至６００℃の温
度と０．１乃至５Ｔｏｒｒの圧力とに保持された低圧化
学気相蒸着反応室（ＬｏｗＰｒｅｓｓｕｒｅ Ｃｈｅｍ
ｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ｃｈａ
ｍｂｅｒ；以下‘ＬＰＣＶＤ反応室’という）内でＴａ
化合物蒸気ガスと反応ガスであるＮＨ３ガス（１０ｓｃ
ｃｍ乃至１０００ｓｃｃｍ）、またはＯ２ガス（０ｓｃ
ｃｍ乃至３００ｓｃｃｍ）をＭＦＣ（Ｍａｓｓ Ｆｌｏ
ｗ Ｃｏｎｔｒｏｌｌｅｒ）を介して定量供給して、ウ
ェーハ上で発生する表面化学反応により、５０Å乃至１
００Å厚さの非晶質状態のＴａＯＮを形成した後、Ｔａ
ＯＮの結晶化を誘導するための高温熱工程を実施する
（ステップＳ１０５）。
【００２４】ここで、Ｔａ化合物蒸気ガスは、９９．９
９９％以上のＴａ（ＯＣ２Ｈ５）５、またはＴａ（Ｎ
（ＣＨ３）２）５）のような有機金属化合物をＭＦＣの
ような流量調節器を用いて、１５０℃乃至２００℃の温
度に保持されている蒸発器、または蒸発管で蒸発させて
生成し、このような蒸気ガスは凝縮を防止するため１５
０℃乃至２００℃の温度範囲を常に保持する供給管に沿
って、０．１乃至５Ｔｏｒｒの圧力を保持するＬＰＣＶ
Ｄ反応室内に注入してＴａＯＮを蒸着する。そして、非
晶質状態のＴａＯＮを蒸着した後行われる高温熱工程
は、８００℃乃至９５０℃の温度とＮ２Ｏ、Ｎ２、また
はＮ２／Ｏ２ガス雰囲気との急速熱処理装置で３０秒乃
至１２０秒間実施して、非晶質状態のＴａＯＮの結晶化
を誘導して誘電率を増加させる。この場合、ＴａＯＮ内
に残留する不純物、例えば、ＣＯ、ＣＯ２、Ｈ２Ｏ、Ｃ
Ｈ４、Ｃ２Ｈ４などが除去される。
【００２５】上述した結晶化を誘導するための高温熱工
程は、急速熱処理装置外に電気炉を用いて７００℃乃至
８００℃のＮ２Ｏ、Ｎ２またはＮ２／Ｏ２ガス雰囲気下
で１０分ないし３０分間熱処理しても同様の効果が得ら
れる。一方、ＴａＯＮ及びＡｌ２Ｏ３を蒸着するための
蒸着法は、低圧化学気相蒸着法（ＬＰＣＶＤ）の他に原
子層蒸着法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉ
ｔｉｏｎ； ＡＬＤ）を利用することができる。
【００２６】次いで、ＴａＯＮ上にゲート電極２３を蒸
着する（ステップＳ１０６）。この場合、ゲート電極２
３は、低圧化学気相蒸着法（Ｌｏｗ Ｐｒｅｓｓｕｒｅ
ＣＶＤ； ＬＰＣＶＤ）、プラズマ化学気相蒸着法
（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ； ＰＥＣ
ＶＤ）、または高周波磁気スパッタリング法（ＲＦ−ｍ
ａｇｎｅｔｉｃ ｓｐｕｔｔｅｒｉｎｇ； ＲＦ−Ｍ
Ｓ）により蒸着される。
【００２７】上述したような第１実施例は、半導体基板
上にＡｌ２Ｏ３を形成することにより、高誘電率を有す
るＴａＯＮが誘電率の低いＳｉＯ２に転移されることを
防止して、低い漏れ電流水準が保持できる。そして、Ａ
ｌ２Ｏ３がぺロブスカイト構造を有するため、機械的強
度が強く、高い絶縁破壊電圧を得ることができ、高誘電
率を有するＴａＯＮを用いるので素子動作に必要な電気
容量を十分に確保することができる。
【００２８】図５は、本発明の第２実施例にかかる積層
型キャパシタの第１の例を示す構造断面図である。図５
に示すように、第１電極３１、誘電膜３２、第２電極３
３からなり、誘電膜３２はぺロブスカイト構造を有しな
がら共有結合された第１誘電膜３２Ａと誘電率の高い第
２誘電膜３２Ｂとを二重に積層したキャパシタの誘電膜
である。ここで、第１誘電膜３２Ａは、誘電率（ε）が
７であり、ぺロブスカイト構造（ＡＢＯ３）を有しなが
ら共有結合されているＡｌ２Ｏ３であり、第２誘電膜３
２Ｂは、ＴａＯＮ（ε＝２３乃至２５）、Ｔａ２Ｏ
５（ε＝２５乃至２７）及びＢＳＴ［（Ｂａ、Ｓｒ）Ｔ
ｉＯ３］］（ε＝２００乃至４００）からなるグループ
から選択された少なくともいずれか一つを有する。
【００２９】また、第１誘電膜３２Ａの厚さは、第２誘
電膜３２Ｂに比べて薄く、１０Å乃至２０Åであり、第
２誘電膜３２Ｂの厚さは５０Åないし１００Åである。
そして、下部電極である第１電極３１と上部電極である
第２電極３３は、ドープされたポリシリコン及びドープ
された非晶質シリコンを含むシリコン系物質、ＴｉＮ、
ＴａＮ、Ｗ、ＷＮ、Ｒｕ、Ｉｒ及びＰｔを含む金属物
質、ＲｕＯ２及びＩｒＯ２を含む金属酸化物及びＷＳｉ
を含んだシリサイドからなる電極物質から選択された少
なくともいずれか一つを有する。一方、第２電極３３と
してＴｉＮを用いる場合、構造的な安定性を確保し熱
的、または電気的衝撃に対してＴｉＮの耐久性を向上さ
せるため、緩衝層としてドープされたポリシリコンを積
層し得る。
【００３０】図６は、本発明の第２実施例にかかる積層
型キャパシタの第２の例を示す構造断面図である。図６
に示すように、第１電極４１、誘電膜４３、第２電極４
４からなり、誘電膜４３は、ぺロブスカイト構造を有し
ながら共有結合された第１誘電膜４３Ａと誘電率の高い
第２誘電膜４３Ｂとを二重に積層した誘電膜であり、第
１電極４１と誘電膜４３（特に第１誘電膜４３Ａ）との
界面に窒化処理（Ｎｉｔｒｉｄａｔｉｏｎ）による窒化
膜４２が備わる。ここで、窒化膜４２は、第１電極４１
の表面の自然酸化膜生成を防止し、誘電膜の蒸着過程に
おいて第１電極４１と誘電膜４３との界面に低誘電酸化
層が形成されることを最小化するための酸素拡散障壁層
の役割をし、このような窒化膜４２は、ＳｉＯＮ、Ｓｉ
３Ｎ４を含む。
【００３１】また、第１誘電膜４３Ａは、誘電率（ε）
が７であり、ぺロブスカイト構造（ＡＢＯ３）を有しな
がら共有結合されているＡｌ２Ｏ３であり、第２誘電膜
４３ＢはＴａＯＮ（ε＝２３乃至２５）、Ｔａ２Ｏ
５（ε＝２５乃至２７）及びＢＳＴ［（Ｂａ、Ｓｒ）Ｔ
ｉＯ３］］（ε＝２００乃至４００）からなるグループ
から選択された少なくともいずれか一つを有する。ま
た、第１誘電膜４３Ａの厚さは、第２誘電膜４３Ｂに比
べて薄く、１０Å乃至２０Åであり、第２誘電膜４３Ｂ
の厚さは５０Å乃至１００Åである。そして、下部電極
である第１電極４１と上部電極である第２電極４４は、
ドープされたポリシリコン及びドープされた非晶質シリ
コンのようなシリコン系物質、ＴｉＮ、ＴａＮ、Ｗ、Ｗ
Ｎ、Ｒｕ、Ｉｒ及びＰｔを含む金属物質、ＲｕＯ２及び
ＩｒＯ２を含む金属酸化物及びＷＳｉを含むシリサイド
からなる電極物質から選択された少なくともいずれか一
つを有する。
【００３２】上述した第２実施例において、第１誘電膜
であるＡｌ２Ｏ３は、ぺロブスカイト構造を有しながら
共有結合されているため、構造的に非常に安定した結晶
化された薄膜である。従って、後続第２誘電膜の熱処理
過程において、活性酸素が第２誘電膜を貫いて下方に拡
散することを防止する拡散障壁（Ｄｉｆｆｕｓｉｏｎｂ
ａｒｒｉｅｒ）の役割をするため、下部電極である第１
電極との界面において低誘電酸化層が形成されることを
防止する。特に、第２実施例の第２の例において、窒化
処理膜をさらに備えるため、第１電極と誘電膜との界面
で酸素拡散による低誘電酸化層の形成がより抑制され
る。また、第１及び第２実施例は、高誘電率を有する第
２誘電膜と低誘電酸化層の形成を抑制する第１誘電膜と
を備えるため、有効酸化膜の厚さ（Ｔｏｘ）を３０Å以
下に調節可能であるので、電気容量を十分に確保し、漏
れ電流特性に優れている。
【００３３】図７は、本発明の第３実施例にかかるシリ
ンダー型キャパシタの第１の例を示す構造断面図であ
る。図７に示すように、トランジスタのソース／ドレイ
ン、またはソース／ドレインに接続させるためのプラグ
を含む接続層（ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ）５０
上にその表面に凹凸５１Ａが具備されたシリンダー型第
１電極５１、第１電極５１上の積層構造の誘電膜５２、
誘電膜５２上の第２電極５３からなり、誘電膜５２は、
機械的強度の強い第１誘電膜５２Ａと誘電率の高い第２
誘電膜５２Ｂとを二重に積層したキャパシタの誘電膜で
ある。ここで、第１誘電膜５２Ａは、誘電率（ε）が７
であり、ぺロブスカイト構造（ＡＢＯ３）を有しながら
共有結合されたＡｌ２Ｏ３であり、第２誘電膜５２Ｂ
は、ＴａＯＮ（ε＝２３乃至２５）、Ｔａ２Ｏ５（ε＝
２５乃至２７）及びＢＳＴ［（Ｂａ、Ｓｒ）Ｔｉ
Ｏ３］］（ε＝２００乃至４００）からなるグループか
ら選択された少なくともいずれか一つを有する。
【００３４】また、第１誘電膜５２Ａの厚さは、第２誘
電膜５２Ｂに比べて薄く、１０Å乃至２０Åであり、第
２誘電膜５２Ｂの厚さは５０Å乃至１００Åである。そ
して、下部電極である第１電極５１と上部電極である第
２電極５３とはドープされたポリシリコン及びドープさ
れた非晶質シリコンを含むシリコン系物質、ＴｉＮ、Ｔ
ａＮ、Ｗ、ＷＮ、Ｒｕ、Ｉｒ及びＰｔを含む金属物質、
ＲｕＯ２及びＩｒＯ２を含む金属酸化物及びＷＳｉを含
んだシリサイドからなる電極物質から選択された少なく
ともいずれか一つを有する。一方、第２電極５３として
ＴｉＮを用いる場合、構造的な安定性を確保し、熱的ま
たは電気的衝撃に対してＴｉＮの耐久性を向上させるた
め、緩衝層としてドープされたポリシリコンを積層し得
る。上述した第１電極５１は、シリンダー構造を基本と
する二重及び三重構造のような種々の３次元構造を有す
るか、半球型（ＨＳＧ）ポリシリコン層のような凹凸５
１Ａが追加に形成された構造を有し第１電極５１の表面
的を十分に増大させるため、電気容量を十分に確保する
ことができる。
【００３５】図８は、本発明の第３実施例にかかるシリ
ンダー型キャパシタの第２の例を示す構造断面図であ
る。図８に示すように、トランジスタのソース／ドレイ
ン、またはソース／ドレインに接続させるためのプラグ
を含む接続層６０上にその表面に凹凸６１Ａが具備され
たシリンダー型第１電極６１、第１電極６１上の積層構
造の誘電膜６３、誘電膜６３上の第２電極６４からな
り、誘電膜６３は、機械的強度が強い第１誘電膜６３Ａ
と誘電率の高い第２誘電膜６３Ｂとを二重に積層したキ
ャパシタの誘電膜であり、第１電極６１と誘電膜６３と
の界面に窒化処理による窒化膜６２が具備される。ここ
で、窒化膜６２は、第１電極６１の表面の自然酸化膜生
成を防止し、誘電膜の蒸着過程で第１電極６１と誘電膜
６３との界面に低誘電酸化層が形成されることを最小化
するための酸素拡散障壁層の役割をする。
【００３６】そして、第１誘電膜６３Ａは、誘電率
（ε）が７であり、ぺロブスカイト構造（ＡＢＯ３）を
有しながら共有結合されたＡｌ２Ｏ３であり、第２誘電
膜６３ｂはＴａＯＮ（ε＝２３乃至２５）、Ｔａ２Ｏ５
（ε＝２５乃至２７）及びＢＳＴ［（Ｂａ、Ｓｒ）Ｔｉ
Ｏ３］］（ε＝２００乃至４００）からなるグループか
ら選択される少なくともいずれか一つを有する。また、
第１誘電膜６３Ａの厚さは第２誘電膜６３Ｂに比べて薄
く、１０Å乃至２０Åであり、第２誘電膜６３Ｂの厚さ
は５０Å乃至１００Åである。そして、下部電極である
第１電極６１と上部電極である第２電極６４とは、ドー
プされたポリシリコン及びドープされた非晶質シリコン
を含むシリコン系物質、ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒ
ｕ、Ｉｒ及びＰｔを含む金属物質、ＲｕＯ２及びＩｒＯ
２を含む金属酸化物及びＷＳｉを含んだシリサイドから
なる電極物質から選択された少なくともいずれか一つを
有する。
【００３７】一方、第２電極６４としてＴｉＮを用いる
場合、構造的な安定性を確保し、熱的、または電気的衝
撃に対してＴｉＮの耐久性を向上させるため、緩衝層と
してドープされたポリシリコンを積層し得る。上述した
第１電極６１は、シリンダー構造を基本とする二重及び
三重構造のような種々の３次元構造を有するか、半球型
（ＨＳＧ）ポリシリコン層のような凹凸６１Ａが追加で
形成された構造を有し、第１電極６１の表面的を十分に
増大させるため、電気容量を十分に確保することができ
る。
【００３８】上述した第３実施例において、第１誘電膜
のＡｌ２Ｏ３は、ぺロブスカイト構造を有しながら共有
結合されているため、構造的に極めて安定した結晶化さ
れた薄膜である。従って、後続第２誘電膜の熱処理過程
において、活性酸素が第２誘電膜を貫いて下方に拡散す
ることを防止する拡散障壁の役割をするので、下部電極
の第１電極との界面で低誘電酸化層が形成されることを
防止する。特に、第３実施例の第２の例において窒化含
有膜をさらに備えるため、第１電極と誘電膜との界面で
の酸素拡散による低誘電酸化層形成がより抑制される。
また、第３実施例は、高誘電率を有する第２誘電膜と低
誘電酸化層の形成を抑制する第１誘電膜を備えながら第
１電極表面に凹凸を備えるため、表面的が増大し、これ
により第２実施例に比べてキャパシタの電気容量がより
大きい。また、第３実施例では、シリンダー型キャパシ
タを説明したが、コンケーブ（Ｃｏｎｃａｖｅ）キャパ
シタにおいても同様の効果が得られる。
【００３９】図９は、本発明の第２、３実施例にかかる
Ａｌ２Ｏ３／ＴａＯＮの積層誘電膜を備えるキャパシタ
の製造方法を説明するための図面であって、第１、２電
極としてドープされたポリシリコン、第１誘電膜として
Ａｌ２Ｏ３、第２誘電膜としてＴａＯＮを用いた場合を
示している。この場合、ドープされたポリシリコンの表
面に半球型ポリシリコン層（ＨＳＧ）のような凹凸を形
成する。まず、第１電極としてドープされたポリシリコ
ンを蒸着した後（ステップＳ２００）、ドープされたポ
リシリコン表面上に生成された自然酸化膜（ＳｉＯ２）
を除去するため表面処理工程を実施するか、または自然
酸化膜（または、低誘電酸化層）の形成を防止し、後続
Ａｌ２Ｏ３蒸着過程で生成される低誘電酸化層の形成を
最小化するため、ドープされたポリシリコンの表面を窒
化処理する（ステップＳ２０１）。
【００４０】先ず、表面処理の工程は、インシトゥまた
はエクスシトゥでＨＦ気体、またはＨＦ溶液のようなＨ
Ｆ化合物を用いて行われ、ＨＦ化合物を用いてドープさ
れたポリシリコンを表面処理する過程において、ＨＦ表
面処理の前後に界面を洗浄するか、均一性を向上させる
ため、ＮＨ４ＯＨ溶液、またはＨ２ＳＯ４溶液などの化
合物を用いて界面処理工程を実施する。次いで、窒化処
理の工程は、低圧化学気相蒸着（ＬＰＣＶＤ）反応室内
に誘電膜の形成前にインシトゥまたはエクスシトゥでプ
ラズマを放電させて、ＮＨ３ガス、またはＮ２／Ｈ２ガ
ス雰囲気下で行われ、この場合のウェーハの温度は３０
０℃乃至５００℃に保持する。そして、窒化処理工程の
他の例としては、インシトゥまたはエクスシトゥ方式の
急速熱処理装置を用いて、７５０℃乃至９５０℃の温度
及びＮＨ３ガス雰囲気下で３０秒乃至１２０秒間、急速
窒化処理が行われ、窒化処理の工程のさらに他の例とし
ては電気炉を用いて５００℃乃至１０００℃の温度及び
ＮＨ３ガス雰囲気下で行われる。
【００４１】次いで、表面処理、または窒化処理された
ドープされたポリシリコン上にキャパシタの誘電膜とし
て１０Å乃至２０ÅのＡｌ２Ｏ３を形成するが（ステッ
プＳ２０２）、Ａｌ２Ｏ３はＡｌ成分の化学溶液である
Ａｌ（ＯＣ２Ｈ５）３溶液をＭＦＣのような流量調節器
を介して蒸発器、または蒸発管に供給して１５０℃乃至
３００℃の温度範囲内で蒸発させて得られる。この場
合、酸素（Ｏ２）を添加する。一方、Ａｌ２Ｏ３を蒸着
する前にインシトゥ−プラズマを用いてＮＯ２またはＯ
２雰囲気下で２００℃乃至６００℃で熱処理してダング
リングボンドによる構造的欠陥及び構造的不均一性を改
善して、漏れ電流特性を向上させる。次いで、後続Ｔａ
ＯＮ蒸着後進行される高温熱工程において、酸化剤（ま
たは活性酸素）がドープされたポリシリコン側に拡散し
ないようにする拡散障壁役割をするように、８００℃乃
至９５０℃の温度とＮ２またはＮ２／Ｏ２ガス雰囲気と
の急速熱処理装置で３０秒乃至１２０秒間熱処理してＡ
ｌ２Ｏ３の結晶化を誘導する（ステップＳ２０３）。一
方、Ａｌ２Ｏ３の結晶化を誘導するための熱工程は、電
気炉を用いて７００℃乃至８００℃のＮ２Ｏ、Ｎ２また
はＮ２／Ｏ２ガス雰囲気下で１０分乃至３０分間熱処理
しても同様の効果が得られる。
【００４２】次いで、結晶化されたＡｌ２Ｏ３上に低圧
化学気相蒸着法（ＬＰＣＶＤ）、または原子層蒸着法
（ＡＬＤ）を用いて、ＴａＯＮを形成した後（ステップ
Ｓ２０４）、ＴａＯＮの結晶化を誘導するための高温熱
工程を実施する（ステップＳ２０５）。例えば、ＴａＯ
Ｎの低圧化学気相蒸着法は、３００℃乃至６００℃の温
度と０．１乃至５Ｔｏｒｒの圧力とに保持された低圧化
学気相蒸着反応室内にＴａ化合物蒸気ガスと反応ガスで
あるＮＨ３ガス（１０ｓｃｃｍ乃至１０００ｓｃｃ
ｍ）、またはＯ２ガス（０ｓｃｃｍ乃至３００ｓｃｃ
ｍ）とをＭＦＣを介して定量供給して、ウェーハ上で発
生する表面化学反応を通じて５０Å乃至１００Å厚さの
非晶質状態のＴａＯＮを形成した後、ＴａＯＮの結晶化
を誘導するための高温熱工程を実施する（ステップＳ２
０５）。
【００４３】ここで、Ｔａ化合物蒸気ガスは、９９．９
９９％以上のＴａ（ＯＣ２Ｈ５）５、またはＴａ（Ｎ
（ＣＨ３）２）５）のような有機金属化合物をＭＦＣの
ような流量調節器を用いて、１５０℃乃至２００℃の温
度に保持されている蒸発器、または蒸発管で蒸発させて
生成し、このような蒸気ガスは凝縮を防止するため、１
５０℃乃至２００℃の温度範囲を常に保持する供給管を
沿って、０．１乃至５Ｔｏｒｒの圧力を保持するＬＰＣ
ＶＤ反応室内に注入してＴａＯＮを蒸着する。そして、
非晶質状のＴａＯＮを蒸着した後行われる高温熱工程
は、８００℃乃至９５０℃の温度とＮ２Ｏ、Ｎ２または
Ｎ２／Ｏ２ガス雰囲気の急速熱処理装置で３０秒乃至１
２０秒間実施して、非晶質状態のＴａＯＮの結晶化を誘
導して誘電率を増加させる。この場合、ＴａＯＮ内に残
留する不純物、例えば、ＣＯ、ＣＯ２、Ｈ２Ｏ、Ｃ
Ｈ４、Ｃ２Ｈ４などが除去される。
【００４４】上述した結晶化を誘導するための高温熱工
程は、急速熱処理装置外に電気炉を用いて７００℃乃至
８００℃のＮ２Ｏ、Ｎ２またはＮ２／Ｏ２ガス雰囲気下
で１０分乃至３０分間熱処理しても同様の効果が得られ
る。一方、ＴａＯＮ及びＡｌ２Ｏ３を蒸着するための蒸
着法は、低圧化学気相蒸着法（ＬＰＣＶＤ）の他に原子
層蒸着法（ＡＬＤ）を用いることができる。次いで、Ｔ
ａＯＮ上に上部電極のドープされたポリシリコンを形成
する（ステップＳ２０６）。ここで、ドープされたポリ
シリコンを含んだ第１、２電極は、低圧化学気相蒸着法
（ＬＰＣＶＤ）、プラズマ化学気相蒸着法（ＰＥＣＶ
Ｄ）、または高周波磁気スパッタリング法（ＲＦ−Ｍ
Ｓ）により蒸着される。
【００４５】上述した第２、３実施例によれば、Ａｌ２
Ｏ３／ＴａＯＮキャパシタは、Ｔａ ２Ｏ５キャパシタ形
成工程の非晶質Ｔａ２Ｏ５蒸着過程を介してインシトゥ
またはエクスシトゥＮ２Ｏ、またはＯ２プラズマ熱処理
及びエクスシトゥＵＶ−Ｏ３熱処理過程のような低温熱
処理工程が全く要らない。すなわち、Ｔａ２Ｏ５固有の
不安定な化学量論比を安定化させて、漏れ電流を防止し
ようとする目的のため、薄膜内に残存している置換型Ｔ
ａ原子を酸化させる別の追加的な低温熱工程が不要であ
る。そして、Ａｌ２Ｏ３は機械的及び電気的強度に優れ
たぺロブスカイト構造をしており、ＴａＯＮはＴａ２Ｏ
５に比べて降伏電界特性に優れ、また化学的結合構造が
Ｔａ２Ｏ５より安定したＴａ−Ｏ−Ｎ結合構造を有して
いるため、外部から印加される電気的衝撃に強い。
【００４６】結果的に、二重のＡｌ２Ｏ３／ＴａＯＮを
誘電膜に用いるキャパシタは、ＮＯ、Ａｌ２Ｏ３、Ｔａ
ＯＮ、またはＴａ２Ｏ５を単独に用いるキャパシタに比
べて外部から印加される電気的衝撃に強いため、絶縁破
壊電圧（Ｂｒｅａｋｄｏｗｎｖｏｌｔａｇｅ）が高く漏
れ電流水準（ｌｅｖｅｌ）の低い電気的特性を得ること
ができる。そして、耐酸化性が強いＡｌ２Ｏ３をＴａＯ
Ｎ蒸着前に形成して下部電極とＴａＯＮと間の界面に発
生される低誘電酸化層の形成を基本的に抑制できるた
め、不均一な酸化膜形成による漏れ電流発生を抑制し得
る。また、本発明はＡｌ２Ｏ３／ＴａＯＮ（Ｔａ
２Ｏ５、ＢＳＴ）を含んだ積層構造の容量性誘電膜を備
える全ての半導体素子に適用できる。
【００４７】尚、本発明は、本実施例に限られるもので
はない。本発明の技術的範囲から逸脱しない範囲内で多
様に変更実施することが可能である。
【００４８】
【発明の効果】上述したように、本発明によれば、下部
電極と誘電膜との界面における低誘電酸化層の形成を抑
制するため、有効酸化膜の厚さ（Ｔｏｘ）をＮＯ（Ｔｏ
ｘ＝４５乃至５５Å）、またはＴａ２Ｏ５（Ｔｏｘ＝３
０乃至４０Å）より低減することができるので、半導体
素子の高集積化による単位セル面積減少にもかかわら
ず、２５６Ｍ級以上の次世代ＤＲＡＭ製品に必要な２５
ｆＦ／ｃｅｌｌ以上の高い電気容量値を十分に確保する
ことのできる効果がある。また、キャパシタモジュール
の形成工程が簡単な積層（Ｓｔａｃｋ）構造であって
も、充分な電気容量を得ることができるので、下部電極
の面積を増加させるための二重、または三重構造の複雑
なキャパシタのモジュールが不要となり、単位工程数が
少なく、単位工程時間が短いため生産コストを低減する
効果がある。
【００４９】また、Ａｌ２Ｏ３／ＴａＯＮを誘電膜とし
て用いることにより、ＮＯまたはＴａ２Ｏ５を誘電膜と
して用いるキャパシタ及びゲート酸化膜に比べて、外部
から印加される電気的衝撃に強いため、ＮＯまたはＴａ
２Ｏ５より絶縁破壊電圧が高く漏れ電流水準が低い優れ
た電気的特性を得ることのできる効果がある。また、Ａ
ｌ２Ｏ３／ＴａＯＮを誘電膜として用いるキャパシタを
含んだ半導体素子の製造方法は、Ｔａ２Ｏ５キャパシタ
形成工程のように非晶質Ｔａ２Ｏ５蒸着後にインシトゥ
またはエクスシトゥで実施されるＮ２ＯまたはＯ２プラ
ズマ熱処理及びエクスシトゥで実施されるＵＶ−Ｏ３熱
処理過程のような低温熱処理工程が全く不要となるの
で、単位工程数を減少させ、製造時間が短いため製造コ
ストの低減効果を期待することができる。
【図面の簡単な説明】
【図１】従来の技術の一実施例にかかる積層型キャパシ
タを示す断面図である。
【図２】従来の技術の他の実施例にかかるシリンダー型
キャパシタを示す断面図である。
【図３】本発明の第１実施例にかかるＡｌ２Ｏ３／Ｔａ
ＯＮの誘電膜を備えた半導体素子の構造断面図である。
【図４】図３に示した半導体素子の製造方法を説明する
ための工程フロチャートである。
【図５】本発明の第２実施例にかかるＡｌ２Ｏ３／Ｔａ
ＯＮの誘電膜を備えた積層型キャパシタの第１の例を示
す構造断面図である。
【図６】本発明の第２実施例にかかるＡｌ２Ｏ３／Ｔａ
ＯＮの誘電膜を備えた積層型キャパシタの第２の例を示
す構造断面図である。
【図７】本発明の第３実施例にかかるＡｌ２Ｏ３／Ｔａ
ＯＮの誘電膜を備えたシリンダー型キャパシタの第１の
例を示す構造断面図である。
【図８】本発明の第３実施例にかかるＡｌ２Ｏ３／Ｔａ
ＯＮの誘電膜を備えたシリンダー型キャパシタの第２の
例を示す構造断面図である。
【図９】本発明の第２、３実施例にかかるキャパシタの
製造方法を説明するための工程フロチャートである。
【符号の説明】
２１ 半導体基板 ２２ ゲート酸化膜 ２２Ａ 第１ゲート酸化膜 ２２Ｂ 第２ゲート酸化膜 ２３ ゲート電極 ３１、４１、６１ 第１電極 ３２、４３、５２、６３ 誘電膜 ３２Ａ、４３Ａ、５２Ａ、６３Ａ 第１誘電膜 ３２Ｂ、４３Ｂ、５２Ｂ、６３Ｂ 第２誘電膜 ３３、４４、５３、６４ 第２電極 ４２、６２ 窒化膜 ５０、６０ ソース／ドレイン、またはソース／ドレ
インに接続させるためのプラグを含む接続層 ５１、６１ シリンダー型第１電極 ５１Ａ、６１Ａ 凹凸
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 Ｈ０１Ｌ 29/78 ３０１Ｇ Ｆターム(参考） 5F058 BA01 BA20 BD01 BD02 BD05 BD10 BD15 BF04 BF12 BF64 BH03 BH04 BJ04 5F083 AD21 AD24 AD60 AD62 GA06 GA21 GA25 GA28 JA04 JA05 JA06 JA13 JA14 JA19 JA33 JA35 JA36 JA38 JA39 JA40 JA43 MA06 MA17 PR05 PR12 PR15 PR16 PR21 PR22 PR33 PR34 5F140 AA19 AA39 AC32 BA01 BD01 BD02 BD04 BD11 BD12 BD13 BE03 BE09 BE10 BE16 BF01 BF04 BF07 BF08 BF10 BF11 BF20 BG28 BG30

Claims (29)

    【特許請求の範囲】
  1. 【請求項１】 アルミニウムが含まれた第１誘電膜と、 前記第１誘電膜上に積層され、前記第１誘電膜より高誘
    電率を有する第２誘電膜とを含む二重誘電膜を有するこ
    とを特徴とする高誘電膜を備えた半導体素子。
  2. 【請求項２】 前記第１誘電膜は、Ａｌ２Ｏ３であるこ
    とを特徴とする請求項１に記載の高誘電膜を備えた半導
    体素子。
  3. 【請求項３】 前記第２誘電膜は、タンタル含有酸化物
    及びぺロブスカイト含有酸化物から選択される少なくと
    もいずれか一つ、またはこれらの複合された酸化物より
    形成されることを特徴とする請求項１に記載の高誘電膜
    を備えた半導体素子。
  4. 【請求項４】 前記タンタル含有酸化物は、ＴａＯＮ、
    Ｔａ２Ｏ５及びＢＳＴ（ＢａＳｒＴｉＯ３）から選択さ
    れた少なくともいずれか一つであることを特徴とする請
    求項３に記載の高誘電膜を備えた半導体素子。
  5. 【請求項５】 半導体基板と、 前記半導体基板上に形成される第１ゲート電極と、 前記第１ゲート電極上に形成されるアルミニウムが含ま
    れた第１ゲート絶縁膜と、 前記第１ゲート絶縁膜上に積層され、前記第１ゲート絶
    縁膜より高誘電率を有する第２ゲート絶縁膜と、 前記第２ゲート絶縁膜上に形成されるゲート電極とを有
    することを特徴とする高誘電膜を備えた半導体素子。
  6. 【請求項６】 前記第１ゲート絶縁膜は、Ａｌ２Ｏ３で
    あることを特徴とする請求項５に記載の高誘電膜を備え
    た半導体素子。
  7. 【請求項７】 前記第２ゲート絶縁膜は、ＴａＯＮ、Ｔ
    ａ２Ｏ５及びＢＳＴから選択される少なくともいずれか
    一つであることを特徴とする請求項５に記載の高誘電膜
    を備えた半導体素子。
  8. 【請求項８】 前記第１及び第２ゲート電極は、ドープ
    されたポリシリコン及びドープされた非晶質シリコンか
    ら選択される少なくともいずれか一つを含むシリコン含
    有膜と、 ＴｉＮ、ＴａＮ、Ｗ、ＷＮ、Ｒｕ、Ｉｒ及びＰｔからな
    るグループから選択される少なくともいずれか一つを含
    む金属膜と、 ＲｕＯ２及びＩｒＯ２から選択される少なくともいずれ
    か一つを含む金属酸化物と、 ＣｏＳｉ、ＭｏＳｉ及びＷＳｉからなるグループから選
    択される少なくともいずれか一つを含むシリサイドとか
    らなるグループから選択された少なくともいずれか一
    つ、またはこれらの複合膜より形成されることを特徴と
    する請求項５に記載の高誘電膜を備えた半導体素子。
  9. 【請求項９】 前記第１ゲート電極と前記第１ゲート絶
    縁膜との間に窒化膜をさらに備えることを特徴とする請
    求項５に記載の高誘電膜を備えた半導体素子。
  10. 【請求項１０】 前記第１ゲート絶縁膜は、１０Å乃至
    ２０Åの厚さを有することを特徴とする請求項５に記載
    の高誘電膜を備えた半導体素子。
  11. 【請求項１１】 前記第２ゲート絶縁膜は、５０Å乃至
    １００Åの厚さを有することを特徴とする請求項５に記
    載の高誘電膜を備えた半導体素子。
  12. 【請求項１２】 前記第１ゲート電極は、表面に凹凸を
    備えることを特徴とする請求項５に記載の高誘電膜を備
    えた半導体素子。
  13. 【請求項１３】 半導体基板を提供するステップと、 前記半導体基板上に第１ゲート電極を形成するステップ
    と、 前記第１ゲート電極上にアルミニウムが含まれた第１ゲ
    ート絶縁膜を形成するステップと、 前記第１ゲート絶縁膜上に前記第１ゲート絶縁膜より高
    誘電率を有する第２ゲート絶縁膜を形成するステップ
    と、 前記第２ゲート絶縁膜上に第２ゲート電極を形成するス
    テップとを有することを特徴とする高誘電膜を備えた半
    導体素子の製造方法。
  14. 【請求項１４】 前記第１及び第２ゲート絶縁膜を形成
    した後、前記第１、第２ゲート絶縁膜を各々熱処理する
    ステップをさらに含むことを特徴とする請求項１３に記
    載の高誘電膜を備えた半導体素子の製造方法。
  15. 【請求項１５】 前記熱処理するステップは、８００℃
    乃至９５０℃の温度を保持する急速熱処理装置、または
    ７００℃乃至８００℃の温度を保持する電気炉により行
    われることを特徴とする請求項１４に記載の高誘電膜を
    備えた半導体素子の製造方法。
  16. 【請求項１６】 前記第１ゲート絶縁膜は、Ａｌ２Ｏ３
    であることを特徴とする請求項１３に記載の高誘電膜を
    備えた半導体素子の製造方法。
  17. 【請求項１７】 前記第２ゲート絶縁膜は、ＴａＯＮ、
    Ｔａ２Ｏ５及びＢＳＴから選択される少なくともいずれ
    か一つであることを特徴とする請求項１３に記載の高誘
    電膜を備えた半導体素子の製造方法。
  18. 【請求項１８】 前記第１ゲート電極を形成した後、前
    記第１ゲート電極表面の自然酸化膜を除去する表面処理
    ステップをさらに有することを特徴とする請求項１３に
    記載の高誘電膜を備えた半導体素子の製造方法。
  19. 【請求項１９】 前記表面処理ステップは、ＨＦ化合物
    を用いて行われることを特徴とする請求項１８に記載の
    高誘電膜を備えた半導体素子の製造方法。
  20. 【請求項２０】 前記ＨＦ化合物を用いた表面処理の前
    後に、ＮＨ４ＯＨ溶液またはＨ２ＳＯ４溶液を用いた界
    面処理ステップをさらに有することを特徴とする請求項
    １９に記載の高誘電膜を備えた半導体素子の製造方法。
  21. 【請求項２１】 前記第１ゲート電極を形成した後、イ
    ンシトゥ（ｉｎ−ｓｉｔｕ）またはエクスシトゥ（ｅｘ
    −ｓｉｔｕ）で前記第１ゲート電極表面を窒化処理する
    ステップをさらに有することを特徴とする請求項１３に
    記載の高誘電膜を備えた半導体素子の製造方法。
  22. 【請求項２２】 前記窒化処理は、プラズマを放電させ
    て、ＮＨ３ガス、またはＮ２／Ｈ２ガス雰囲気下で３０
    ０℃乃至５００℃の温度で行われることを特徴とする請
    求項２１に記載の高誘電膜を備えた半導体素子の製造方
    法。
  23. 【請求項２３】 前記窒化処理は、７５０℃乃至９５０
    ℃の温度及びＮＨ３ガス雰囲気を保持する急速熱処理装
    置で３０秒乃至１２０秒間行われることを特徴とする請
    求項２１に記載の高誘電膜を備えた半導体素子の製造方
    法。
  24. 【請求項２４】 前記窒化処理は、５００℃乃至１００
    ０℃の温度及びＮＨ ３ガス雰囲気を保持する電気炉で行
    われることを特徴とする請求項２１に記載の高誘電膜を
    備えた半導体素子の製造方法。
  25. 【請求項２５】 前記第１ゲート絶縁膜を形成するステ
    ップは、低圧化学気相蒸着法、または原子層蒸着法によ
    り行われ、前記第１ゲート絶縁膜はＡｌ２Ｏ ３であるこ
    とを特徴とする請求項１３に記載の高誘電膜を備えた半
    導体素子の製造方法。
  26. 【請求項２６】 前記Ａｌ２Ｏ３の低圧化学気相蒸着法
    は、Ａｌ成分のＡｌ（ＯＣ２Ｈ５）３溶液をＭＦＣ（ｍ
    ａｓｓ ｆｌｏｗ ｃｏｎｔｒｏｌｌｅｒ）のような流
    量調節器を介して蒸発器または蒸発管に供給して所定の
    酸素を添加させた後、１５０℃乃至３００℃の温度範囲
    内で蒸発させて行われることを特徴とする請求項２５に
    記載の高誘電膜を備えた半導体素子の製造方法。
  27. 【請求項２７】 前記第２ゲート絶縁膜を形成するステ
    ップは、低圧化学気相蒸着法、または原子層蒸着法によ
    り行われ、前記第２ゲート絶縁膜は、ＴａＯＮ、Ｔａ２
    Ｏ５及びＢＳＴからなるグループから選択される少なく
    ともいずれか一つであることを特徴とする請求項１３に
    記載の高誘電膜を備えた半導体素子の製造方法。
  28. 【請求項２８】 前記ＴａＯＮの低圧化学気相蒸着法
    は、３００℃乃至６００℃の温度と０．１乃至５Ｔｏｒ
    ｒの圧力とに保持された低圧化学気相蒸着反応室内にＴ
    ａ化合物蒸気ガスと反応ガスであるＮＨ３ガス（流量１
    ０ｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｃ／ｍｉｎ）乃至１
    ０００ｓｃｃｍ）またはＯ２ガス（流量０ｓｃｃｍない
    し３００ｓｃｃｍ）をＭＦＣを介して定量供給して、ウ
    ェーハ上で発生する表面化学反応を通じて行われること
    を特徴とする請求項２７に記載の高誘電膜を備えた半導
    体素子の製造方法。
  29. 【請求項２９】 前記Ｔａ化合物蒸気ガスは、９９．９
    ９％以上のＴａ（ＯＣ２Ｈ５）５、またはＴａ（Ｎ（Ｃ
    Ｈ３）２）５）のような有機金属化合物をＭＦＣのよう
    な流量調節器を用いて１５０℃乃至２００℃の温度に保
    持されている蒸発器、または蒸発管で蒸発させて生成
    し、前記Ｔａ化合物蒸気ガスは、凝縮防止のため、１５
    ０℃乃至２００℃の温度範囲を常に保持する供給管に沿
    って、０．１乃至５Ｔｏｒｒの圧力を保持する前記低圧
    化学気相蒸着反応室内に注入されることを特徴とする請
    求項２８に記載の高誘電膜を備えた半導体素子の製造方
    法。
JP2001395448A 2001-09-14 2001-12-26 高誘電膜を備えた半導体素子及びその製造方法 Pending JP2003100908A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0056830A KR100415538B1 (ko) 2001-09-14 2001-09-14 이중 유전막을 구비한 캐패시터 및 그 제조 방법
KR2001-056830 2001-09-14

Publications (1)

Publication Number Publication Date
JP2003100908A true JP2003100908A (ja) 2003-04-04

Family

ID=19714292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001395448A Pending JP2003100908A (ja) 2001-09-14 2001-12-26 高誘電膜を備えた半導体素子及びその製造方法

Country Status (3)

Country Link
US (2) US6849505B2 (ja)
JP (1) JP2003100908A (ja)
KR (1) KR100415538B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004320022A (ja) * 2003-04-14 2004-11-11 Samsung Electronics Co Ltd 半導体素子のキャパシタ及びその製造方法
JP2005086023A (ja) * 2003-09-09 2005-03-31 Tadahiro Omi 半導体装置及びその製造方法
US7382014B2 (en) 2005-05-17 2008-06-03 Elpida Memory, Inc. Semiconductor device with capacitor suppressing leak current
US8026184B2 (en) 2006-12-28 2011-09-27 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
US20230247853A1 (en) * 2022-01-28 2023-08-03 The Florida State University Research Foundation, Inc. Composite Materials, Devices, and Methods of Encapsulating Perovskites

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7112503B1 (en) 2000-08-31 2006-09-26 Micron Technology, Inc. Enhanced surface area capacitor fabrication methods
US6420230B1 (en) * 2000-08-31 2002-07-16 Micron Technology, Inc. Capacitor fabrication methods and capacitor constructions
US7217615B1 (en) * 2000-08-31 2007-05-15 Micron Technology, Inc. Capacitor fabrication methods including forming a conductive layer
US6657780B2 (en) * 2001-02-20 2003-12-02 University Of Maryland Baltimore County Widely tunable and integrated optical system and method
KR20030085822A (ko) * 2002-05-02 2003-11-07 주성엔지니어링(주) 반도체 소자용 커패시터 제조방법
US7927950B2 (en) * 2002-05-07 2011-04-19 Samsung Electronics Co., Ltd. Method of fabricating trap type nonvolatile memory device
KR100655441B1 (ko) * 2005-09-01 2006-12-08 삼성전자주식회사 트랩형 비휘발성 메모리 장치의 제조 방법
US7037863B2 (en) 2002-09-10 2006-05-02 Samsung Electronics Co., Ltd. Post thermal treatment methods of forming high dielectric layers over interfacial layers in integrated circuit devices
US7107158B2 (en) 2003-02-03 2006-09-12 Qcept Technologies, Inc. Inspection system and apparatus
US7103482B2 (en) * 2003-02-03 2006-09-05 Qcept Technologies, Inc. Inspection system and apparatus
US7308367B2 (en) * 2003-02-03 2007-12-11 Qcept Technologies, Inc. Wafer inspection system
US6957154B2 (en) * 2003-02-03 2005-10-18 Qcept Technologies, Inc. Semiconductor wafer inspection system
KR100703833B1 (ko) * 2003-06-30 2007-04-05 주식회사 하이닉스반도체 이중 유전막을 구비한 캐패시터의 제조 방법
US7440255B2 (en) * 2003-07-21 2008-10-21 Micron Technology, Inc. Capacitor constructions and methods of forming
WO2005012853A1 (en) * 2003-07-25 2005-02-10 Qcept Technologies, Inc. Measurement of motions of rotating shafts using non-vibrating contact potential difference sensor
KR100947064B1 (ko) * 2003-08-13 2010-03-10 삼성전자주식회사 반도체 장치의 커패시터 및 이를 구비하는 메모리 장치
US20050101147A1 (en) * 2003-11-08 2005-05-12 Advanced Micro Devices, Inc. Method for integrating a high-k gate dielectric in a transistor fabrication process
KR100568448B1 (ko) * 2004-04-19 2006-04-07 삼성전자주식회사 감소된 불순물을 갖는 고유전막의 제조방법
US20070049021A1 (en) * 2005-08-31 2007-03-01 Micron Technology, Inc. Atomic layer deposition method
US7582549B2 (en) * 2006-08-25 2009-09-01 Micron Technology, Inc. Atomic layer deposited barium strontium titanium oxide films
RU2343587C2 (ru) * 2006-12-07 2009-01-10 Федеральное государственное образовательное учреждение высшего профессионального образования Санкт-Петербургский государственный университет (СПбГУ) Запоминающее устройство с диэлектрическим слоем на основе пленок диэлектриков и способ его получения
US7659734B2 (en) * 2007-03-07 2010-02-09 Qcept Technologies, Inc. Semiconductor inspection system and apparatus utilizing a non-vibrating contact potential difference sensor and controlled illumination
US7772073B2 (en) * 2007-09-28 2010-08-10 Tokyo Electron Limited Semiconductor device containing a buried threshold voltage adjustment layer and method of forming
US7900526B2 (en) * 2007-11-30 2011-03-08 Qcept Technologies, Inc. Defect classification utilizing data from a non-vibrating contact potential difference sensor
RU2357324C1 (ru) * 2008-01-09 2009-05-27 Институт физики полупроводников Сибирского отделения Российской академии наук Флэш элемент памяти электрически перепрограммируемого постоянного запоминающего устройства
US7752000B2 (en) * 2008-05-02 2010-07-06 Qcept Technologies, Inc. Calibration of non-vibrating contact potential difference measurements to detect surface variations that are perpendicular to the direction of sensor motion
RU2368037C1 (ru) * 2008-06-04 2009-09-20 Институт физики полупроводников Сибирского отделения Российской академии наук Флэш элемент памяти электрически перепрограммируемого постоянного запоминающего устройства
US8524616B2 (en) * 2008-11-12 2013-09-03 Microchip Technology Incorporated Method of nonstoichiometric CVD dielectric film surface passivation for film roughness control
EP2337064B1 (en) * 2009-12-18 2014-08-06 Imec Dielectric layer for flash memory device and method for manufacturing thereof
US8440520B2 (en) 2011-08-23 2013-05-14 Tokyo Electron Limited Diffused cap layers for modifying high-k gate dielectrics and interface layers
US8664729B2 (en) 2011-12-14 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for reduced gate resistance finFET
US8633118B2 (en) 2012-02-01 2014-01-21 Tokyo Electron Limited Method of forming thin metal and semi-metal layers by thermal remote oxygen scavenging
US8865538B2 (en) 2012-03-30 2014-10-21 Tokyo Electron Limited Method of integrating buried threshold voltage adjustment layers for CMOS processing
US8865581B2 (en) 2012-10-19 2014-10-21 Tokyo Electron Limited Hybrid gate last integration scheme for multi-layer high-k gate stacks
US9130026B2 (en) * 2013-09-03 2015-09-08 Taiwan Semiconductor Manufacturing Co., Ltd. Crystalline layer for passivation of III-N surface
US9425301B2 (en) 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
CN109950134B (zh) * 2019-03-19 2022-01-21 中国科学院上海高等研究院 具有氧化物薄膜的结构及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745968A (en) * 1980-08-29 1982-03-16 Ibm Capacitor with double dielectric unit
JPH05110024A (ja) * 1991-10-18 1993-04-30 Sharp Corp 半導体装置及びその製造方法
JPH11233726A (ja) * 1998-01-06 1999-08-27 Samsung Electronics Co Ltd 半導体装置のキャパシタ及びその形成方法
KR20000027836A (ko) * 1998-10-29 2000-05-15 김영환 반도체장치의 캐퍼시터 형성방법
JP2001036045A (ja) * 1999-06-25 2001-02-09 Hyundai Electronics Ind Co Ltd 半導体メモリ素子のキャパシタ及びその製造方法
JP2001053256A (ja) * 1999-07-01 2001-02-23 Hyundai Electronics Ind Co Ltd 半導体メモリ素子のキャパシタ形成方法
JP2001144271A (ja) * 1999-07-01 2001-05-25 Hyundai Electronics Ind Co Ltd 半導体メモリ素子のキャパシタ形成方法
EP1124262A2 (en) * 2000-02-11 2001-08-16 Sharp Kabushiki Kaisha Multilayer dielectric stack and method
JP2002222934A (ja) * 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5656531A (en) * 1993-12-10 1997-08-12 Micron Technology, Inc. Method to form hemi-spherical grain (HSG) silicon from amorphous silicon
US6011284A (en) 1996-12-26 2000-01-04 Sony Corporation Electronic material, its manufacturing method, dielectric capacitor, nonvolatile memory and semiconductor device
KR100269310B1 (ko) 1997-09-29 2000-10-16 윤종용 도전성확산장벽층을사용하는반도체장치제조방법
US20010013629A1 (en) * 1998-06-30 2001-08-16 Gang Bai Multi-layer gate dielectric
US6163049A (en) * 1998-10-13 2000-12-19 Advanced Micro Devices, Inc. Method of forming a composite interpoly gate dielectric
US6048766A (en) * 1998-10-14 2000-04-11 Advanced Micro Devices Flash memory device having high permittivity stacked dielectric and fabrication thereof
KR20000041370A (ko) * 1998-12-22 2000-07-15 김영환 메모리 소자의 커패시터 제조 방법
KR100304699B1 (ko) 1999-01-05 2001-09-26 윤종용 탄탈륨 산화막을 갖춘 커패시터 제조방법
US6309927B1 (en) * 1999-03-05 2001-10-30 Advanced Micro Devices, Inc. Method of forming high K tantalum pentoxide Ta2O5 instead of ONO stacked films to increase coupling ratio and improve reliability for flash memory devices
US6168991B1 (en) 1999-06-25 2001-01-02 Lucent Technologies Inc. DRAM capacitor including Cu plug and Ta barrier and method of forming
KR100331270B1 (ko) 1999-07-01 2002-04-06 박종섭 ＴａＯＮ박막을 갖는 커패시터 제조방법
US6512264B1 (en) * 1999-08-13 2003-01-28 Advanced Micro Devices, Inc. Flash memory having pre-interpoly dielectric treatment layer and method of forming
KR100583157B1 (ko) * 1999-12-22 2006-05-24 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100351450B1 (ko) * 1999-12-30 2002-09-09 주식회사 하이닉스반도체 비휘발성 메모리 소자 및 그 제조방법
KR20010066386A (ko) * 1999-12-31 2001-07-11 박종섭 플래시 메모리의 게이트전극 제조방법
US6492283B2 (en) * 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
DE60125338T2 (de) * 2000-03-07 2007-07-05 Asm International N.V. Gradierte dünne schichten
US6664186B1 (en) * 2000-09-29 2003-12-16 International Business Machines Corporation Method of film deposition, and fabrication of structures
KR100400246B1 (ko) * 2000-12-29 2003-10-01 주식회사 하이닉스반도체 고집적 디램용 셀 커패시터의 제조방법
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
US6511873B2 (en) * 2001-06-15 2003-01-28 International Business Machines Corporation High-dielectric constant insulators for FEOL capacitors
US6674138B1 (en) * 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices
US6645882B1 (en) * 2002-01-17 2003-11-11 Advanced Micro Devices, Inc. Preparation of composite high-K/standard-K dielectrics for semiconductor devices
US6693004B1 (en) * 2002-02-27 2004-02-17 Advanced Micro Devices, Inc. Interfacial barrier layer in semiconductor devices with high-K gate dielectric material
US6693321B1 (en) * 2002-05-15 2004-02-17 Advanced Micro Devices, Inc. Replacing layers of an intergate dielectric layer with high-K material for improved scalability
US6617639B1 (en) * 2002-06-21 2003-09-09 Advanced Micro Devices, Inc. Use of high-K dielectric material for ONO and tunnel oxide to improve floating gate flash memory coupling
US6897106B2 (en) * 2002-08-16 2005-05-24 Samsung Electronics Co., Ltd. Capacitor of semiconductor memory device that has composite Al2O3/HfO2 dielectric layer and method of manufacturing the same
US6750126B1 (en) * 2003-01-08 2004-06-15 Texas Instruments Incorporated Methods for sputter deposition of high-k dielectric films
KR100703833B1 (ko) * 2003-06-30 2007-04-05 주식회사 하이닉스반도체 이중 유전막을 구비한 캐패시터의 제조 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5745968A (en) * 1980-08-29 1982-03-16 Ibm Capacitor with double dielectric unit
JPH05110024A (ja) * 1991-10-18 1993-04-30 Sharp Corp 半導体装置及びその製造方法
JPH11233726A (ja) * 1998-01-06 1999-08-27 Samsung Electronics Co Ltd 半導体装置のキャパシタ及びその形成方法
KR20000027836A (ko) * 1998-10-29 2000-05-15 김영환 반도체장치의 캐퍼시터 형성방법
JP2001036045A (ja) * 1999-06-25 2001-02-09 Hyundai Electronics Ind Co Ltd 半導体メモリ素子のキャパシタ及びその製造方法
JP2001053256A (ja) * 1999-07-01 2001-02-23 Hyundai Electronics Ind Co Ltd 半導体メモリ素子のキャパシタ形成方法
JP2001144271A (ja) * 1999-07-01 2001-05-25 Hyundai Electronics Ind Co Ltd 半導体メモリ素子のキャパシタ形成方法
EP1124262A2 (en) * 2000-02-11 2001-08-16 Sharp Kabushiki Kaisha Multilayer dielectric stack and method
JP2002222934A (ja) * 2001-01-29 2002-08-09 Nec Corp 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004320022A (ja) * 2003-04-14 2004-11-11 Samsung Electronics Co Ltd 半導体素子のキャパシタ及びその製造方法
JP2005086023A (ja) * 2003-09-09 2005-03-31 Tadahiro Omi 半導体装置及びその製造方法
US7382014B2 (en) 2005-05-17 2008-06-03 Elpida Memory, Inc. Semiconductor device with capacitor suppressing leak current
US8026184B2 (en) 2006-12-28 2011-09-27 Elpida Memory, Inc. Semiconductor device and method of manufacturing the same
US20230247853A1 (en) * 2022-01-28 2023-08-03 The Florida State University Research Foundation, Inc. Composite Materials, Devices, and Methods of Encapsulating Perovskites

Also Published As

Publication number Publication date
US20030052374A1 (en) 2003-03-20
US6849505B2 (en) 2005-02-01
KR20030027180A (ko) 2003-04-07
KR100415538B1 (ko) 2004-01-24
US20050106798A1 (en) 2005-05-19

Similar Documents

Publication Publication Date Title
KR100415538B1 (ko) 이중 유전막을 구비한 캐패시터 및 그 제조 방법
US6204203B1 (en) Post deposition treatment of dielectric films for interface control
US7087482B2 (en) Method of forming material using atomic layer deposition and method of forming capacitor of semiconductor device using the same
KR100422565B1 (ko) 반도체 소자의 캐패시터 제조방법
JP4493208B2 (ja) 不揮発性メモリ素子及びその製造方法
KR100338110B1 (ko) 반도체 소자의 캐패시터 제조방법
KR20120104552A (ko) 유전체 막들의 부동태화를 위한 공정들
JP2001237399A (ja) 半導体装置のキャパシターの製造方法
JP2004056142A (ja) 原子層蒸着法を利用した物質形成方法及びこれを利用した半導体装置のキャパシタ形成方法
JP4035626B2 (ja) 半導体素子のキャパシタ製造方法
US20030116795A1 (en) Method of manufacturing a tantalum pentaoxide - aluminum oxide film and semiconductor device using the film
KR100497142B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100373159B1 (ko) 반도체 소자의 캐패시터 제조방법
US6740553B1 (en) Capacitor for semiconductor memory device and method of manufacturing the same
US6787414B2 (en) Capacitor for semiconductor memory device and method of manufacturing the same
JP2001053253A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
KR20040008527A (ko) 반도체 소자의 제조방법
KR100431740B1 (ko) 고유전막을 구비한 반도체소자 및 그 제조 방법
JP2001057414A (ja) 半導体メモリ素子のキャパシタ及びその製造方法
JP4063570B2 (ja) 半導体素子のキャパシタ形成方法
KR100482753B1 (ko) 반도체 소자의 캐패시터 제조방법
JP2001053255A (ja) 半導体メモリ素子のキャパシタの製造方法
JP2003168684A (ja) 半導体素子の誘電膜形成方法
CN100369193C (zh) 形成半导体器件的电容器的方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071121

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080408

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080502

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080530