JP2003100922A - 入出力端子および半導体素子収納用パッケージ - Google Patents
入出力端子および半導体素子収納用パッケージInfo
- Publication number
- JP2003100922A JP2003100922A JP2001296629A JP2001296629A JP2003100922A JP 2003100922 A JP2003100922 A JP 2003100922A JP 2001296629 A JP2001296629 A JP 2001296629A JP 2001296629 A JP2001296629 A JP 2001296629A JP 2003100922 A JP2003100922 A JP 2003100922A
- Authority
- JP
- Japan
- Prior art keywords
- line
- conductor
- flat plate
- ground conductor
- plate portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4256—Details of housings
- G02B6/426—Details of housings mounting, engaging or coupling of the package to a board, a frame or a panel
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Abstract
z以上の高周波信号を入出力する際に伝送損失を小さく
して伝送させ得ると共に必要な強度を確保できる入出力
端子およびこの入出力端子を用いた半導体パッケージを
提供すること。 【解決手段】 平板部4の線路導体2が露出している部
位に、同一面接地導体3と平板部4下面の接地導体3c
とを接続すると共に線路方向に略平行な方向に並ぶよう
に高周波信号の波長の1/4以下の間隔8で第一の貫通
導体6aが設けられ、平板部4の立壁部5が接合された
部位に、同一面接地導体3を貫通して立壁部5上面の接
地導体3cと平板部4下面の接地導体3bとを接続する
と共に線路方向に略平行な方向に並ぶように高周波信号
の波長の1/4以下の間隔8で第二の貫通導体6bが設
けられており、第二の貫通導体6bは立壁部5の線路方
向に略垂直な隣接する側面との間隔8aが高周波信号の
波長の1/8以下である。
Description
高周波帯域で作動する半導体レーザ(LD)やフォトダ
イオード(PD)等の光半導体素子およびIC,LSI
等の半導体素子を収納するための半導体素子収納用パッ
ケージ等の入出力部に使用される入出力端子、およびこ
の入出力端子を用いた半導体素子収納用パッケージに関
する。
通信等の分野で用いられる高周波信号により作動するL
D,PD等の光半導体素子およびIC,LSI等の半導
体素子を収納するための半導体素子収納用パッケージ
(以下、半導体パッケージという)として、例えば光通
信分野で用いられる光半導体パッケージを図4に示す。
09は、一般に、鉄(Fe)−ニッケル(Ni)−コバ
ルト(Co)合金や銅(Cu)−タングステン(W)合
金等の金属材料から成る基体110を有する。この光半
導体パッケージ109は、上側主面にLDやPD等の光
半導体素子113が載置固定される載置部110aを有
する基体110と、Fe−Ni−Co合金やFe−Ni
合金等の金属材料からなり、載置部110aを囲繞する
ように基体110の上側主面に接合された枠体111と
から主に構成されている。この枠体111は、その側部
に設けられた貫通孔112に、光半導体素子113と外
部電気回路(図示せず)とを電気的に接続する絶縁端子
である同軸コネクタ(ガラスビード端子ともいう)10
1が嵌着接合されている。
体素子113と光結合するための光伝送路である貫通孔
121が形成されている。この貫通孔121の枠体11
1外側開口の周辺部には、枠体111の熱膨張係数に近
似した金属材料からなる筒状の光ファイバの固定部材1
16が銀ロウ等のロウ材で接合される。固定部材116
には、戻り光防止用の光アイソレータ118と光ファイ
バ114とが樹脂接着剤で接着された金属ホルダ119
が固定されている。また、固定部材116の内部には、
非晶質ガラス等からなり集光レンズとして機能するとと
もに光半導体パッケージ109内部を気密に塞ぐ機能を
有する透光性部材115が固定される。
とは、各々の端面同士がレーザ溶接等により固定され
る。一方、固定部材116と透光性部材115とは、2
00〜400℃の融点を有する金(Au)−錫(Sn)
合金等の低融点ロウ材によりロウ付けして固定される。
チェ素子等の電子冷却素子120が配置されており、光
半導体素子113の作動時にそれを冷却する。さらに、
載置部110a上には、光半導体素子113の駆動用ま
たは信号増幅用のLSI等の半導体素子113’が設け
られる。半導体素子113’の下面にも電子冷却素子1
20またはヒートシンクを配設し得る。そして、光半導
体素子113の電極が、ボンディングワイヤ(図示せ
ず)を介して外部リード端子(図示せず)に電気的に接
続される。
ら成る筒状の外周導体101aと、絶縁体101bと、
中心導体101cとから成る。絶縁体101bとして
は、硼珪酸ガラス等が外周導体101aの内部に充填さ
れて成る。また、中心導体101cは、外周導体101
aの中心軸部分に絶縁体101bを介して装着され、光
半導体パッケージ109内外を導通させる機能を有す
る。また、外周導体101aは枠体111の内側に設け
た貫通孔112の内周面にAu−Sn合金等の低融点ロ
ウ材でロウ付けして固定される。この同軸コネクタ10
1は、外部電気回路と光半導体素子113とを電気的に
接続する機能を有するとともに光半導体パッケージ10
9の内部を気密に塞ぐ機能も有する。
半導体素子113を電子冷却素子120を介して樹脂接
着剤、ロウ材等の接着剤により接着固定する。次に、半
導体素子113’の電極をボンディングワイヤを介して
同軸コネクタ101の中心導体101cに電気的に接続
する。その後、光アイソレータ118と光ファイバ11
4が固定された金属ホルダ119を固定部材116に溶
接する。次いで、枠体111の上面に蓋体117をシー
ム溶接やロウ接等によって接合して、基体110と枠体
111および蓋体117とからなる容器内部に光半導体
素子113および半導体素子113’を気密に収容し
て、製品としての光半導体装置となる。
電気回路から供給される駆動用の高周波信号により光半
導体素子113を光励起させ、光励起されたレーザ光等
の光を透光性部材115を通して光ファイバ114に授
受させ、光ファイバ114内を伝送させることにより、
大容量の情報を高速に伝送できる光電変換装置として機
能し、光通信分野等に多用されている。
ージにおいて、同軸コネクタ101の枠体111におけ
る基体110底面からの最大高さは、外周導体101a
の外径寸法と、絶縁体101bの外径寸法に支配され
る。この絶縁体101bの外径寸法は、外周導体101
aおよび枠体111と同軸コネクタ101の中心導体1
01cとの絶縁性が十分に確保できるように十分な体積
および厚さを有するように設けられている。そのため、
電気的な接続を行う中心導体101cの位置が基体11
0の底面からきわめて高くなる。
る貫通孔112が大きくなるとともに、枠体111自体
の高さも高くなる。その結果、光半導体パッケージ10
9の低背化、即ち小型化が極めて困難になるという問題
点があった。
に、上記同軸コネクタ101に代えて、例えば図5に示
すようなセラミックスから成る入出力端子101’が用
いられている。この入出力端子101’は、平板部10
4とその上面に設置された立壁部105とから成る。平
板部104の上面には、高周波信号の伝送路(入力線路
および/または出力線路)として線路導体102が設け
られている。また、線路導体102の両側には所定間隔
でもって同一面接地導体103が形成されている。平板
部104と立壁部105はアルミナセラミックス等から
成り、十分な絶縁性を有しているため、その厚さを厚く
する必要がなく小型化が可能なものである。
インターネット等を利用した光通信分野に用いられる光
電変換装置に対する高速伝送化の要求はさらに高まり、
数十GHz帯域での高速化が切望されている。上記従来
の入出力端子101’を用いた光半導体パッケージで
も、高周波信号の周波数がさほど高くない場合には、高
周波信号の伝送特性はほとんど問題とはならない。しか
し、周波数が数十GHz以上に高くなるにしたがって、
立壁部105の側面の奥行き(線路方向の長さ)により
高周波信号(電磁波)の共振が起こり、電磁波の放射現
象が発生して入出力端子101’の特性インピーダンス
の不連続が起こる。それを回避するため、絶縁体である
立壁部105の横幅および奥行き(線路方向に平行な側
面間の幅および線路方向の長さ)を極めて小さくしなけ
ればならない。例えば、立壁部105をアルミナセラミ
ックスで形成すると、20GHzの高周波信号を用いる
場合立壁部105の奥行き(線路方向の長さ)は約1m
m程度、30GHzでは約0.5mm程度とする必要が
ある。
うえ設計の自由度が制限される。さら、平板部104と
立壁部105との接合の位置精度や枠体111への入出
力端子101’の接合の位置精度がばらつき、入出力端
子101’の線路導体102で特性インピーダンスが安
定しなくなる。そのため、線路導体102における入射
信号の反射が増大する。その結果、20GHz以上での
高周波信号の伝送特性が劣化するという問題点があっ
た。
行な側面間の幅が狭くなり、その強度が劣化するため、
枠体111の取付部に入出力端子101’をロウ付けす
る際に、入出力端子101’と枠体111との熱膨張差
により入出力端子101’にクラック等が生じて、光半
導体パッケージ109の気密性が損なわれるという問題
点もあった。
成されたものであり、その目的は、薄型化および小型化
が可能となり、半導体素子および光半導体素子と外部電
気回路との間で20GHz以上の高周波信号を入出力す
る際に、伝送損失を小さくして効率良く伝送させること
ができると共に必要な強度を確保できる入出力端子、お
よびこの入出力端子を用いた半導体パッケージを提供す
ることにある。
略長方形の誘電体板から成る平板部と、該平板部の上面
の1辺から対向する他辺にかけて入力線路および/また
は出力線路として形成された、差動線路とされている2
本の線路導体と、前記平板部の上面の前記2本の線路導
体の両側に等間隔をもって形成された同一面接地導体
と、前記平板部の上面に前記線路導体および前記同一面
接地導体を間に挟んで接合された誘電体から成る立壁部
とを具備した入出力端子において、前記立壁部の上面と
前記平板部の下面に接地導体が形成されており、前記平
板部の前記線路導体が露出している部位に、前記同一面
接地導体と前記平板部の下面の前記接地導体とを電気的
に接続するとともに前記線路導体の線路方向に略平行な
方向に並ぶように前記線路導体で伝送される高周波信号
の波長の4分の1以下の間隔で複数の第一の貫通導体が
設けられ、前記平板部の前記立壁部が接合された部位
に、前記同一面接地導体を貫通して前記立壁部の上面の
前記接地導体と前記平板部の下面の前記接地導体とを電
気的に接続するとともに前記線路方向に略平行な方向に
並ぶように前記高周波信号の波長の4分の1以下の間隔
で複数の第二の貫通導体が設けられており、該第二の貫
通導体は前記立壁部の前記線路方向に略垂直な隣接する
側面との間隔が前記高周波信号の波長の8分の1以下で
あることを特徴とする。
誘電体板から成る平板部と、該平板部の上面の1辺から
対向する他辺にかけて入力線路および/または出力線路
として形成された、差動線路とされている2本の線路導
体と、前記平板部の上面の前記2本の線路導体の両側に
等間隔をもって形成された同一面接地導体と、前記平板
部の上面に前記線路導体および前記同一面接地導体を間
に挟んで接合された誘電体から成る立壁部とを具備した
入出力端子において、前記立壁部の上面に接地導体が、
前記平板部の内部に内層接地導体が形成されており、前
記平板部の前記線路導体が露出している部位に、前記同
一面接地導体と前記内層接地導体とを電気的に接続する
とともに前記線路導体の線路方向に略平行な方向に並ぶ
ように前記線路導体で伝送される高周波信号の波長の4
分の1以下の間隔で複数の第一の貫通導体が設けられ、
前記平板部の前記立壁部が接合された部位に、前記同一
面接地導体を貫通して前記立壁部の上面の前記接地導体
と前記内層接地導体とを電気的に接続するとともに前記
線路方向に略平行な方向に並ぶように前記高周波信号の
波長の4分の1以下の間隔で複数の第二の貫通導体が設
けられており、該第二の貫通導体は前記立壁部の前記線
路方向に略垂直な隣接する側面との間隔が前記高周波信
号の波長の8分の1以下であることを特徴とする。
通導体の間隔(中心間距離)を線路導体で伝送される高
周波信号の波長の4分の1以下とすることにより、貫通
導体の導体抵抗およびインダクタンス成分に起因する接
地電位の不安定が解消される。これにより、数十GHz
以上という高い周波数帯域においても、接地電位が安定
化する。また、第二の貫通導体は立壁部の線路方向に略
垂直な隣接する側面との間隔(第二の貫通導体の中心と
側面との距離)が高周波信号の波長の8分の1以下であ
ることから、立壁部における電磁波の共振および放射現
象が抑制され、線路導体を通る高周波信号の反射損失を
極めて小さくすることができる。
号の入出力を伝送損失を小さくして、正確かつ円滑に行
うことができるとともに、入出力端子の薄型化および小
型化が可能となる。
ンス(L)成分が発生しても、一対の線路導体で入出力
される伝搬モードによりL成分の影響が緩和でき、かつ
特性インピーダンスも整合がとれることから、線路導体
での数十GHz以上の高周波信号のさらに良好な伝送特
性が実現できる。
半導体素子が載置される載置部を有する基体と、該基体
の前記上側主面に前記載置部を囲繞するように取着さ
れ、側部に貫通孔または切欠き部から成る入出力端子の
取付部が形成された枠体と、前記取付部に嵌着された本
発明の入出力端子とを具備したことを特徴とする。
ケージの薄型化および小型化を実現でき、半導体素子と
外部電気回路との間で数十GHz以上の高周波信号の入
出力を伝送損失を小さくして伝達可能なものとすること
ができる。
パッケージについて以下に詳細に説明する。図1は本発
明の入出力端子について実施の形態の一例を示す斜視図
である。図1において、1は線路導体2と同一面接地導
体層3とを有する平板部4と、立壁部5と、貫通導体6
とを具備した入出力端子であって、例えば光半導体パッ
ケージに使用される入出力端子である。
ミナ(Al2O3)セラミックス、窒化アルミニウム(A
lN)セラミックス、ガラスセラミックス等の略長方形
の誘電体からなる。平板部4は、この上面の略中央部に
一辺から他辺にかけて形成された入力線路および/また
は出力線路として形成された差動線路とされている2本
の線路導体2と、その両側に等間隔をもって形成された
同一面接地導体3とを有する。即ち、2本の線路導体2
は、一方が入力線路で他方が出力線路である構成、両方
が入力線路である構成、両方が出力線路である構成とし
得る。また、平板部4の側面には接地導体3a、下面に
は接地導体3bが形成されている。
一面接地導体3を間に挟んで接合された立壁部5が設け
られる。立壁部5は、その上面に接地導体3cが形成さ
れ、側面に接地導体3aを延出するように接地導体3d
が形成されており、Al2O3セラミックス、AlNセラ
ミックス、ガラスセラミックス等の誘電体から成る。
平板部4の線路導体2が露出している部位に、同一面接
地導体3と平板部4下面の接地導体3bとを電気的に接
続するとともに線路導体2の線路方向に略平行な方向に
並ぶように線路導体2で伝送される高周波信号の波長の
4分の1以下の間隔8で複数の第一の貫通導体6aが設
けられ、平板部4の立壁部5が接合された部位に、同一
面接地導体3を貫通して立壁部5の上面の接地導体3c
と平板部4の下面の接地導体3bとを電気的に接続する
とともに線路方向に略平行な方向に並ぶように高周波信
号の波長の4分の1以下の間隔8で複数の第二の貫通導
体6bが設けられており、第二の貫通導体6bは立壁部
5の線路方向に略垂直な隣接する側面との間隔8aが高
周波信号の波長の8分の1以下である。
に、平板部4の線路導体2が露出している部位に、同一
面接地導体3と内層接地導体3eとを電気的に接続する
とともに線路導体2の線路方向に略平行な方向に並ぶよ
うに線路導体2で伝送される高周波信号の波長の4分の
1以下の間隔8で複数の第一の貫通導体6aが設けら
れ、平板部4の立壁部5が接合された部位に、同一面接
地導体3を貫通して立壁部5の上面の接地導体3cと内
層接地導体3eとを電気的に接続するとともに線路方向
に略平行な方向に並ぶように高周波信号の波長の4分の
1以下の間隔8で複数の第二の貫通導体6bが設けられ
ており、第二の貫通導体6bは立壁部5の線路方向に略
垂直な隣接する側面との間隔8aが高周波信号の波長の
8分の1以下である。
間隔(中心間距離)8が線路導体2で伝送される高周波
信号の波長の4分の1以下であることが必要である。即
ち、貫通導体6同士の間隔8を高周波信号の波長の4分
の1以下とすることにより、数十GHz以上の高い周波
数帯域で問題となる、貫通導体6の導通抵抗およびイン
ダクタンス成分による接地電位の不安定化が解消され
る。その結果、光半導体素子13(図3)と入出力端子
1とのインピーダンスの整合がとれ、光半導体素子13
と外部電気回路との数十GHz以上の高周波信号の入出
力が円滑に行われ、光半導体素子13の作動性を良好な
ものとできる。
信号の波長4分の1を超える場合、外部との電磁的なシ
ールド性(電磁遮蔽性)が損なわれ易くなり、そのため
5GHz以上、特に数十GHz以上の高周波帯域で2本
の線路導体2のそれぞれで行われるインピーダンス整合
が困難になる。
bは、立壁部5の線路方向に略垂直な隣接する側面との
間隔8aが高周波信号の波長の8分の1以下である。即
ち、入出力端子1は、下面グランド付きコプレーナ線路
構造および両側グランド付きストリップ線路構造を有し
ており、下面グランド付きコプレーナ線路は、線路導体
2と同一面接地導体3および接地導体3bとの間で電界
が発生し、高周波信号を効率良く伝送させている。ま
た、両側グランド付きストリップ線路は、線路線路2と
同一面接地導体3、接地導体3bおよび接地導体3cと
の間で電界が発生し、高周波信号を効率良く伝送させて
いる。よって、線路方向に略垂直な立壁部5側面におい
て電界分布の違いが生じている。この電界分布の違い、
即ち伝送モードの違いにより、高周波信号に乱れが生じ
反射損失が大きくなる。従って、第二の貫通導体6bと
立壁部5の線路方向に略垂直な隣接する側面との間隔8
aを高周波信号の波長の8分の1以下とすることによ
り、伝送モードの乱れを少なくし、円滑に高周波信号を
伝送できる。つまり、高周波信号の共振および放射現象
を抑制することができ、光半導体素子と入出力端子1と
の特性インピーダンスの整合がとれることになる。
の数十GHz以上の高周波信号の入出力が円滑に行なわ
れ、光半導体素子の作動性を良好なものとすることがで
きる。
内層接地導体3eが形成されているが、これにより以下
のような利点がある。数十GHz以上の高周波帯域で
は、平板部4を薄くしなければならず、単板では強度不
足となるが、内層接地導体3eが形成されていることに
より、平板部4の厚さを確保して強度を増大させること
ができる。また、内層接地導体3eが形成されているこ
とにより、電磁波の共振を効果的に抑制することがで
き、電磁波の放射現象がほとんど発生しなくなる。
ように、所定間隔でもって形成された2本の差動線路と
しての線路導体2と、それらの両側に沿って間隔Wを開
けて形成された同一面接地導体3とを有し、枠体11
(図3)の内外を貫通するように形成した略長方形の誘
電体板からなる厚さtの平板部4と、平板部4の上面に
線路導体2および同一面接地導体3を間に挟んで接合さ
れ、半導体パッケージを構成する枠体11の内外を遮断
するように形成された立壁部5とから成っている。
ミックス、ALNセラミックス、ガラスセラミックス等
の絶縁材料からなる。また、線路導体2は、W,Mo,
Mn等で形成されており、例えばW等の粉末に有機溶
剤、溶媒を添加混合して得た金属ペーストを、平板部4
および立壁部5用のセラミックグリーンシートに、従来
周知のスクリーン印刷法により所定パターンに印刷塗布
しておくことによって平板部4および立壁部5に形成さ
れる。
ら成り、例えば平板部4および立壁部5用のセラミック
グリーンシートに所定の打ち抜き工程を施して貫通孔を
形成した後、W等の粉末に有機溶剤、溶媒を添加混合し
て得た金属ペーストをスクリーン印刷法により貫通孔に
充填することによって、平板部4および立壁部5に形成
される。
数は、LSI,LD等用の1MHz〜数100GHz程
度の高周波帯域、超高周波帯域であり、好ましくは光半
導体素子駆動用の5〜100GHz程度、より好ましく
は20〜60GHz程度の帯域である。
本の線路導体2に1つの高周波信号を同相モードと逆相
モードをそれぞれ入力することで、高周波信号のノイズ
を小さくすることもできる。この線路導体2の表面に
は、酸化防止のためとボンディングワイヤやリード端子
等を強固に接続するために、0.5〜9μmのNi層や
0.5〜5μmのAu層等の金属層をメッキ法により被
着させておくと良い。
基づいて説明する。同図は、本発明の半導体パッケージ
について実施の形態の一例を示す断面図である。同図に
おいて、9は、基体10、枠体11、枠体11の取付部
12に嵌着された高周波信号入出力用の入出力端子1、
および基体10の上側主面の載置部10aに載置された
LD,PD等の光半導体素子13から主に構成される半
導体パッケージである。これらの基体10、枠体11、
入出力端子1、光ファイバ14や透光性部材15を内部
に設置固定する筒状の光ファイバの固定部材16および
蓋体17とで、内部に光半導体素子13を収容するため
の容器が構成される。
ァイバ14と戻り光防止用の光アイソレータ18とが樹
脂接着剤で接着された金属ホルダ19が、YAGレーザ
溶接等により接合される。さらに、光半導体素子13の
下面にはペルチェ素子等の電子冷却素子20が配置され
ており、光半導体素子13の作動時にそれを冷却する。
13の駆動用または信号増幅用のLSI等の半導体素子
13'が設けられ、半導体素子13' の下面にも電子冷
却素子20またはCu−W合金からなるヒートシンクを
配設し得る。そして、光半導体素子13と半導体素子1
3'とをボンディングワイヤ、内部配線パターン(図示
せず)等を介して接続し、半導体素子13'は入出力端
子1にボンディングワイヤで接続される。そして、光半
導体素子13の各電極が、ボンディングワイヤを介して
入出力端子1の枠体11外側に設けられた外部リード端
子に電気的に接続されることとなる。
支持部材および光半導体素子13で発生した熱を放熱す
るための放熱板として機能し、その上側主面の略中央部
に光半導体素子13を載置するための載置部10aを有
している。載置部10aには光半導体素子13が鉛(P
b)−錫(Sn)半田等の接着剤を介して接着固定され
るとともに、この接着剤を介して光半導体素子13で発
生した熱が載置部10aに伝えられ、外部に効率よく放
熱され、光半導体素子13の作動性を良好なものとす
る。
Cu−W合金等の金属材料、またはAl2O3、ALN等
のセラミックスから成る。金属材料から成る場合、その
インゴットに圧延加工や打ち抜き加工等の従来周知の金
属加工方法を施すことによって所定の形状に製作され
る。一方、セラミックスから成る場合、その原料粉末に
適当な有機バインダーや溶剤等を添加混合してペースト
状と成し、このペーストを用いてドクターブレード法や
カレンダーロール法によりセラミックグリーンシートに
成形する。その後、セラミックグリーンシートに適当な
打ち抜き加工を施し、これを複数枚積層し、1600℃
の高温で焼結することによって作製される。
その表面に耐食性に優れかつロウ材との濡れ性に優れる
金属、具体的には厚さ0.5〜9μmのNi層と厚さ
0.5〜5μmのAu層をメッキ法により順次被着させ
ておくのがよく、基体10が酸化腐食するのを有効に防
止できるとともに、基体10の上側主面に光半導体素子
13を強固に接着固定することができる。
合、光半導体素子13を載置する載置部10aに耐食性
に優れかつロウ材との濡れ性に優れる金属、具体的には
厚さ0.5〜9μmのNi層と厚さ0.5〜5μmのA
u層とをメッキ法により順次被着させておくのがよく、
基体10の上側主面に光半導体素子13を強固に接着固
定することができる。
体素子13が載置される載置部10aを囲むように、貫
通孔または切欠き部から成る入出力端子1の取付部12
が形成された枠体11が接合されており、枠体11の内
側に光半導体素子13を収容するための空所が形成され
る。この枠体11は、基体10と同様に金属材料または
セラミックスから成り、基体10と同様の加工法によっ
て、一側部に取付部12を、他の側部に光透過用の貫通
孔21を有するような形状に作製される。
金、Fe−Ni合金等の金属材料から成る場合、例えば
Fe−Ni合金から成る場合、この合金のインゴットに
圧延加工やプレス加工等の金属加工を施すことによって
所定の形状に製作される。また、枠体11の基体10へ
の接合は、基体10の上側主面と枠体11の下面とを、
基体10の上側主面に敷設した適度なボリュームを有す
るプリフォームとされた銀ロウ等のロウ材を介してロウ
付け接合される。さらに、基体10と同様にして、枠体
11の表面に0.5〜9μmのNi層や0.5〜5μmの
Au層等の金属層をメッキ法により被着させておくと良
い。一方、枠体11がセラミックスから成る場合、光半
導体素子13と外部電気回路との電気的接続を行う手段
として、枠体11の内面の一部および外面の一部に、ボ
ンディングワイヤやリード端子等を接続するための0.
5〜9μmのNi層や0.5〜5μmのAu層等の金属層
をメッキ法により被着させておくと良い。
側開口の周囲に、内部で光信号が伝送されるように筒状
に形成され、Fe−Ni−Co合金やFe−Ni合金等
の金属材料から成る光ファイバの固定部材16が、銀ロ
ウ等のロウ材を介して接合される。この固定部材16
は、基体10や枠体11と同様の加工法で所望の形状に
加工製作されるとともに、その表面に0.5〜9μmの
Ni層や0.5〜5μmのAu層等の金属層をメッキ法
により被着させておくと良い。
ンズとして機能するとともに光半導体パッケージ9の内
部を塞ぐ機能を有する非晶質ガラス等からなる透光性部
材15が、その接合部の表面に形成されたメタライズ層
を介して、200〜400℃の融点を有するAu−Sn
合金等の低融点のロウ材で接合される。
10-6〜12×10-6/℃(室温〜400℃)のサファ
イア(単結晶アルミナ)や非晶質ガラス等からなり、球
状、半球状、凸レンズ状、ロッドレンズ状等とされ、外
部のレーザ光等の光を光ファイバ14を伝わって光半導
体素子13に入力させる、または光半導体素子13で出
力したレーザ光等の光を光ファイバ14に入力させるた
めの集光用部材として用いられる。透光性部材15が、
例えば結晶軸の存在しない非晶質ガラスの場合、酸化珪
素(SiO2)、酸化鉛(PbO)を主成分とする鉛
系、または硼酸系やケイ砂を主成分とする硼珪酸系のも
のを用いる。
が枠体11のそれと異なっていても、固定部材16が熱
膨張差による応力を吸収緩和するので、結晶軸が応力の
ためにある方向に揃うことによって光の屈折率の変化を
起こすようなことは発生し難い。従って、このような透
光性部材15を用いることによって、光半導体素子13
と光ファイバ14との間の光の結合効率を高くできる。
ム溶接等によって接合され、光半導体素子13を光半導
体パッケージ9内に封止する。
9は、金属材料またはセラミックスからなる基体10
と、その上側主面に光半導体素子13の載置部10aを
囲むように接合され、取付部12を有し金属材料または
セラミックスからなる枠体11と、精密なインピーダン
ス制御が可能な入出力端子1とを具備する。
PD等の光半導体素子13およびLSI等の半導体素子
13'を収納した光通信用の場合、枠体11の側部に内
外を貫通する貫通孔21を形成し、貫通孔21の枠体1
1外側開口の周囲に金属材料からなる筒状の固定部材1
6を接合し、固定部材16の内側に光半導体素子13と
光ファイバ14との間で光を集光させ結合させる透光性
部材15が接合される。そして、光半導体素子13と半
導体素子13'とをボンディングワイヤによって接続
し、半導体素子13'と入出力端子1の線路導体2の一
端とをボンディングワイヤによって接続した後、枠体1
1の上面に蓋体17をシーム溶接等によって接合する。
しかる後、固定部材16の外側端面に、光ファイバ14
と戻り光防止用のアイソレータ18とが樹脂接着剤で接
着された金属ホルダ19を、YAGレーザ溶接等で接合
することによって、製品としての光半導体装置となる。
および小型化され、精密なインピーダンス制御が可能で
あるとともに、光半導体素子及び半導体素子と外部電気
回路との間で数十GHz以上の高周波信号の入出力を正
確かつ円滑、低損失に行うことができる。
ず、本発明の要旨を逸脱しない範囲内において種々の変
更を行うことは何等支障ない。
立壁部とを具備した入出力端子において、立壁部の上面
と平板部の下面に接地導体が形成されており、平板部の
線路導体が露出している部位に、同一面接地導体と平板
部の下面の接地導体とを電気的に接続するとともに線路
導体の線路方向に略平行な方向に並ぶように線路導体で
伝送される高周波信号の波長の4分の1以下の間隔で複
数の第一の貫通導体が設けられ、平板部の立壁部が接合
された部位に、同一面接地導体を貫通して立壁部の上面
の接地導体と平板部の下面の接地導体とを電気的に接続
するとともに線路方向に略平行な方向に並ぶように高周
波信号の波長の4分の1以下の間隔で複数の第二の貫通
導体が設けられており、第二の貫通導体は立壁部の線路
方向に略垂直な隣接する側面との間隔が高周波信号の波
長の8分の1以下である。また、本発明は、立壁部の上
面に接地導体が、平板部の内部に内層接地導体が形成さ
れており、平板部の線路導体が露出している部位に、同
一面接地導体と内層接地導体とを電気的に接続するとと
もに線路導体の線路方向に略平行な方向に並ぶように線
路導体で伝送される高周波信号の波長の4分の1以下の
間隔で複数の第一の貫通導体が設けられ、平板部の立壁
部が接合された部位に、同一面接地導体を貫通して立壁
部の上面の接地導体と内層接地導体とを電気的に接続す
るとともに線路方向に略平行な方向に並ぶように高周波
信号の波長の4分の1以下の間隔で複数の第二の貫通導
体が設けられており、第二の貫通導体は立壁部の線路方
向に略垂直な隣接する側面との間隔が高周波信号の波長
の8分の1以下である。
通導体の間隔を高周波信号の波長の4分の1以下とする
ことにより、貫通導体の導体抵抗およびインダクタンス
成分に起因する接地電位の不安定が解消される。これに
より、数十GHz以上という高い周波数帯域において
も、接地電位が安定化する。また、第二の貫通導体は立
壁部の線路方向に略垂直な隣接する側面との間隔が高周
波信号の波長の8分の1以下であることから、立壁部に
おける電磁波の共振および放射現象が抑制され、線路導
体を通る高周波信号の反射損失を極めて小さくすること
ができる。
号の入出力を伝送損失を小さくして、正確かつ円滑に行
うことができるとともに、入出力端子の薄型化および小
型化が可能となる。
ンス(L)成分が発生しても、一対の線路導体で入出力
される伝搬モードによりL成分の影響が緩和でき、かつ
特性インピーダンスも整合がとれることから、線路導体
での数十GHz以上の高周波信号のさらに良好な伝送特
性が実現できる。
半導体素子が載置される載置部を有する基体と、基体の
上側主面に載置部を囲繞するように取着され、側部に貫
通孔または切欠き部から成る入出力端子の取付部が形成
された枠体と、取付部に嵌着された本発明の入出力端子
とを具備したことにより、半導体パッケージの薄型化お
よび小型化を実現でき、半導体素子と外部電気回路との
間で数十GHz以上の高周波信号の入出力を伝送損失を
小さくして伝達可能なものとすることができる。
を示す斜視図である。
例を示す斜視図である。
の一例を示す断面図である。
Claims (3)
- 【請求項1】 略長方形の誘電体板から成る平板部と、
該平板部の上面の1辺から対向する他辺にかけて入力線
路および/または出力線路として形成された、差動線路
とされている2本の線路導体と、前記平板部の上面の前
記2本の線路導体の両側に等間隔をもって形成された同
一面接地導体と、前記平板部の上面に前記線路導体およ
び前記同一面接地導体を間に挟んで接合された誘電体か
ら成る立壁部とを具備した入出力端子において、前記立
壁部の上面と前記平板部の下面に接地導体が形成されて
おり、前記平板部の前記線路導体が露出している部位
に、前記同一面接地導体と前記平板部の下面の前記接地
導体とを電気的に接続するとともに前記線路導体の線路
方向に略平行な方向に並ぶように前記線路導体で伝送さ
れる高周波信号の波長の4分の1以下の間隔で複数の第
一の貫通導体が設けられ、前記平板部の前記立壁部が接
合された部位に、前記同一面接地導体を貫通して前記立
壁部の上面の前記接地導体と前記平板部の下面の前記接
地導体とを電気的に接続するとともに前記線路方向に略
平行な方向に並ぶように前記高周波信号の波長の4分の
1以下の間隔で複数の第二の貫通導体が設けられてお
り、該第二の貫通導体は前記立壁部の前記線路方向に略
垂直な隣接する側面との間隔が前記高周波信号の波長の
8分の1以下であることを特徴とする入出力端子。 - 【請求項2】 略長方形の誘電体板から成る平板部と、
該平板部の上面の1辺から対向する他辺にかけて入力線
路および/または出力線路として形成された、差動線路
とされている2本の線路導体と、前記平板部の上面の前
記2本の線路導体の両側に等間隔をもって形成された同
一面接地導体と、前記平板部の上面に前記線路導体およ
び前記同一面接地導体を間に挟んで接合された誘電体か
ら成る立壁部とを具備した入出力端子において、前記立
壁部の上面に接地導体が、前記平板部の内部に内層接地
導体が形成されており、前記平板部の前記線路導体が露
出している部位に、前記同一面接地導体と前記内層接地
導体とを電気的に接続するとともに前記線路導体の線路
方向に略平行な方向に並ぶように前記線路導体で伝送さ
れる高周波信号の波長の4分の1以下の間隔で複数の第
一の貫通導体が設けられ、前記平板部の前記立壁部が接
合された部位に、前記同一面接地導体を貫通して前記立
壁部の上面の前記接地導体と前記内層接地導体とを電気
的に接続するとともに前記線路方向に略平行な方向に並
ぶように前記高周波信号の波長の4分の1以下の間隔で
複数の第二の貫通導体が設けられており、該第二の貫通
導体は前記立壁部の前記線路方向に略垂直な隣接する側
面との間隔が前記高周波信号の波長の8分の1以下であ
ることを特徴とする入出力端子。 - 【請求項3】 上側主面に半導体素子が載置される載置
部を有する基体と、該基体の前記上側主面に前記載置部
を囲繞するように取着され、側部に貫通孔または切欠き
部から成る入出力端子の取付部が形成された枠体と、前
記取付部に嵌着された請求項1または請求項2記載の入
出力端子とを具備したことを特徴とする半導体素子収納
用パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001296629A JP3673491B2 (ja) | 2001-09-27 | 2001-09-27 | 入出力端子および半導体素子収納用パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001296629A JP3673491B2 (ja) | 2001-09-27 | 2001-09-27 | 入出力端子および半導体素子収納用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003100922A true JP2003100922A (ja) | 2003-04-04 |
| JP3673491B2 JP3673491B2 (ja) | 2005-07-20 |
Family
ID=19117829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001296629A Expired - Fee Related JP3673491B2 (ja) | 2001-09-27 | 2001-09-27 | 入出力端子および半導体素子収納用パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3673491B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005108891A (ja) * | 2003-09-26 | 2005-04-21 | Kyocera Corp | 入出力端子および半導体素子収納用パッケージならびに半導体装置 |
| WO2011040329A1 (ja) * | 2009-09-29 | 2011-04-07 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| JP2012175011A (ja) * | 2011-02-24 | 2012-09-10 | Kyocera Corp | 半導体素子収納用パッケージ、およびこれを備えた半導体装置 |
| JP2016111240A (ja) * | 2014-12-08 | 2016-06-20 | 株式会社フジクラ | 半導体素子収容筐体、半導体モジュール、及び半導体素子収容筐体の製造方法 |
-
2001
- 2001-09-27 JP JP2001296629A patent/JP3673491B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005108891A (ja) * | 2003-09-26 | 2005-04-21 | Kyocera Corp | 入出力端子および半導体素子収納用パッケージならびに半導体装置 |
| WO2011040329A1 (ja) * | 2009-09-29 | 2011-04-07 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| CN102473686A (zh) * | 2009-09-29 | 2012-05-23 | 京瓷株式会社 | 元件收纳用封装及安装结构体 |
| US8653649B2 (en) | 2009-09-29 | 2014-02-18 | Kyocera Corporation | Device housing package and mounting structure |
| JP5518086B2 (ja) * | 2009-09-29 | 2014-06-11 | 京セラ株式会社 | 素子収納用パッケージおよび実装構造体 |
| CN102473686B (zh) * | 2009-09-29 | 2014-07-30 | 京瓷株式会社 | 元件收纳用封装及安装结构体 |
| JP2012175011A (ja) * | 2011-02-24 | 2012-09-10 | Kyocera Corp | 半導体素子収納用パッケージ、およびこれを備えた半導体装置 |
| JP2016111240A (ja) * | 2014-12-08 | 2016-06-20 | 株式会社フジクラ | 半導体素子収容筐体、半導体モジュール、及び半導体素子収容筐体の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3673491B2 (ja) | 2005-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2428989B1 (en) | High-frequency circuit package and high-frequency circuit device | |
| JP4874177B2 (ja) | 接続端子及びこれを用いたパッケージ並びに電子装置 | |
| JP5241609B2 (ja) | 構造体,接続端子,パッケージ、並びに電子装置 | |
| JP3673491B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP3314163B2 (ja) | 半導体素子収納用パッケージ | |
| JP4605957B2 (ja) | 半導体素子収納用パッケージ | |
| JP4172783B2 (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP3457921B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP3670574B2 (ja) | 入出力端子および半導体素子収納用パッケージ | |
| JP3393837B2 (ja) | 半導体素子収納用パッケージ | |
| JP4045110B2 (ja) | 半導体素子収納用パッケージ | |
| JP4658313B2 (ja) | 半導体素子収納用パッケージ | |
| JP2004140188A (ja) | 半導体素子収納用パッケージ | |
| JP4139165B2 (ja) | 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP3598059B2 (ja) | 半導体素子収納用パッケージ | |
| JP3720694B2 (ja) | 半導体素子収納用パッケージ | |
| JPH11340371A (ja) | 高周波用パッケージの実装構造 | |
| JP2004200242A (ja) | 半導体素子収納用パッケージ | |
| JP2004349568A (ja) | 入出力端子および半導体素子収納用パッケージならびに半導体装置 | |
| JP2004165507A (ja) | 半導体素子収納用パッケージ | |
| JP2001217331A (ja) | 半導体素子収納用パッケージ | |
| JP2004152826A (ja) | 半導体素子収納用パッケージ | |
| JP2003069126A (ja) | 半導体素子収納用パッケージ | |
| JP2002141594A (ja) | 半導体素子収納用パッケージ | |
| JP2002319643A (ja) | 半導体素子収納用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050419 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050422 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3673491 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080428 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130428 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |