JP2003100941A - 配線基板とその実装構造 - Google Patents

配線基板とその実装構造

Info

Publication number
JP2003100941A
JP2003100941A JP2001298541A JP2001298541A JP2003100941A JP 2003100941 A JP2003100941 A JP 2003100941A JP 2001298541 A JP2001298541 A JP 2001298541A JP 2001298541 A JP2001298541 A JP 2001298541A JP 2003100941 A JP2003100941 A JP 2003100941A
Authority
JP
Japan
Prior art keywords
wiring board
ground
conductor
dielectric substrate
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001298541A
Other languages
English (en)
Other versions
JP4587625B2 (ja
Inventor
Shinichi Koriyama
慎一 郡山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2001298541A priority Critical patent/JP4587625B2/ja
Publication of JP2003100941A publication Critical patent/JP2003100941A/ja
Application granted granted Critical
Publication of JP4587625B2 publication Critical patent/JP4587625B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】配線ボードに対して同軸モードで信号の劣化な
く表面実装が可能な配線基板とその実装構造を提供す
る。 【解決手段】誘電体基板1の表面に、高周波部品Bと接
続される伝送線路4と、高周波部品B用の電源線路6と
を形成し、誘電体基板1の裏面に、伝送線路4と高周波
的に接続された信号パッド7と、信号パッド7周囲に形
成したグランド導体8からなる同軸端子9と、電源パッ
ド12とを形成してなり、誘電体基板1内部に、伝送線
路4から同軸端子9への変換部を有するとともに、電源
線路6と電源パッド12とを接続するビアホール導体1
3とを具備してなり、且つ同軸端子9におけるグランド
導体8内周長が、空気中における信号波長より短いこと
を特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】 本発明は、ミリ波領域で、
同軸端子をもつ配線ボードに表面実装可能な配線基板
と、その実装構造に関する。
【0002】
【従来技術】 近年、高度情報化時代を迎え、情報伝達
に用いられる電波は1〜30GHzのマイクロ波領域か
ら、更に30〜300GHzのミリ波領域の周波数まで
活用することが検討されており、例えば、60GHzを
用いた無線LANや76GHzを用いた車間レーダーの
ような応用システムも提案されるようになっている。
【0003】このような高周波用のシステムにおいて
は、インピーダンス不整合や信号間の干渉による信号波
形の劣化が起こりやすく、それらを抑制するために配線
基板と配線ボードの接続を、同軸線路形態で行うことが
特開2000307211号等で提案されている。
【0004】図7は、その従来例を示す概略断面図であ
る。図7によれば、一方の配線基板60に、信号線6
1、グランド層62からなるマイクロストリップ線路6
3が形成されており、信号線61先端は基板内部を貫通
するスルーホール導体64と接続されている。
【0005】他方の配線基板65も同様に、信号線6
6、グランド層67からなるマイクロストリップ線路6
8が形成されており、信号線66先端は配線基板65を
貫通するスルーホール導体69に接続されている。この
例においては、配線基板60を配線基板65に実装する
にあたり、貫通穴70が形成された導電性モジュールケ
ース71を用い、配線基板60のグランド層62と配線
基板65のグランド層67をモジュールケース71に接
合して、モジュールケース71の貫通穴70内壁を同軸
線路の外導体とし、一方、配線基板60の信号線61と
配線基板65の信号線66は、スルーホール導体64、
69を貫通して取り付けられた信号用接続部材72によ
って電気的に接続し、これが同軸線路の内導体を形成す
るものである。
【0006】また、他の従来例として、配線基板の裏面
に接続用半田バンプを形成したBGA(Ball Gr
id Array)パッケージが特開平8−23665
5号にて提案されている。これを図8に概略断面図を示
した。このパッケージ73においては、絶縁基板74の
裏面に、形成された信号端子75の周囲に導体リング7
6を形成し、その信号端子75および導体リング76の
表面に半田バンプ77を形成したものである。
【0007】
【発明が解決しようとする課題】 しかしながら、図7
に示した構造では、配線基板60と配線基板65との接
続組み立て方法が非常に特殊で、安価に大量に生産する
上で問題があった。また配線基板60のスルーホール導
体64には貫通穴70が存在するために、モジュール内
部を気密封止するのが難しいという問題もあった。
【0008】これに対して、図8のBGAパッケージ
は、上記図8の課題は解決されるが、配線基板の表面側
に形成されたマイクロストリップ線路などの信号線路
と、同軸端子とを接続する場合に、変換効率が低下した
り、信号波形が劣化するなどの問題があった。
【0009】しかも、図8のBGAパッケージにおいて
は、半田バンプ77が小さいと、半田バンプ77の配
置、接合が難しくなるため、通常、0.5mmφ〜0.
7mmφの半田バンプ77が一般的に用いられる。バン
プ77同士の間隔は、ショートが発生しないようにバン
プ直径以上にするため、これらの半田バンプ77の配列
で同軸線路形態の接続部を構成すると、導体リング76
の内径は少なくとも1.5mm以上は必要となる。その
結果、同軸線路においては導体リング76内周長が信号
波長より長くなってしまい、高次モードが発生し本来の
伝送モードが減衰してしまう。即ち、導体リング内径が
1.5mmの場合、空気中であれば約64GHzで高次
モードが発生し、それ以上の周波数では使用できないこ
とになる。
【0010】従って、本発明は、高周波用のシステムに
おいて、インピーダンス不整合や信号間の干渉による信
号波形の劣化を抑制するための、安価な配線基板と、そ
れを用いた量産に適した実装構造を提供することを目的
とするものである。
【0011】
【課題を解決するための手段】 本発明者は、前記課題
に鑑み検討を重ねた結果、誘電体基板の表面に、少なく
とも高周波部品搭載部と、前記高周波部品と接続される
伝送線路と、高周波部品用の電源線路とを形成し、前記
誘電体基板の裏面に、前記伝送線路と高周波的に接続さ
れた信号パッドと、該信号パッド周囲に形成したグラン
ド導体からなる同軸端子と、電源パッドとを形成してな
り、前記誘電体基板内部に、前記伝送線路から前記同軸
端子への変換部を有するとともに、前記電源線路と前記
電源パッドとを接続するビアホール導体とを具備してな
り、且つ前記同軸端子における前記グランド導体内周長
を空気中における信号波長より短くすることによって、
前記同軸端子をロウ材を介して他の同軸端子と直接接続
することができるとともに、誘電体基板の表面に形成さ
れた伝送線路と、同軸端子間の接続における信号波形の
劣化も抑制でき、さらには、高次モードの発生を抑制で
きることを見出し本発明に至った。
【0012】また、グランド導体は、信号パッドを中心
とする導体リングによって形成されていてもよいし、ま
た、所定の隙間をおいて信号パッドを中心とするリング
状に複数配列されたグランドパッドから形成されていて
もよい。なお、グランドパッドからなる場合、その隙間
が空気中における信号波長の1/4未満となるように配
列してなることが望ましい。
【0013】また、前記伝送線路は、誘電体基板表面に
信号線を有し、前記誘電体基板内部のグランド層ととも
にマイクロストリップ線路を形成してなるもので、その
場合、前記伝送線路の信号線の端部と、前記同軸端子の
信号パッドとをビアホール導体によって接続してなり、
また、前記グランド導体と前記グランド層とを、隙間が
誘電体基板内の信号波長の1/4未満となるように配列
された複数のビアホール導体によって電気的に接続する
ことによって、信号線路から同軸端子までの信号の劣化
を防止することができる。
【0014】また、本発明の配線基板の実装構造は、誘
電体基板の表面に、導体層による信号パッドと、該信号
パッド周囲に形成した導体層によるグランド導体からな
る同軸端子と、電源端子とが被着形成された配線ボード
の表面に高周波部品を搭載した上記配線基板を載置し、
前記配線基板側および配線ボード側の同軸端子における
信号パッド同士、グランド導体同士および電源パッド同
士をそれぞれロウ材によって電気的に接続してなること
を特徴とするものである。
【0015】かかる実装構造においては、前記配線基板
側の同軸端子と、前記配線ボード側の同軸端子とが、実
質的に同一形状からなることが接続信頼性を高めるため
に望ましい。
【0016】前記配線基板における誘電体基板がセラミ
ック絶縁材料からなり、前記配線ボードにおける配線ボ
ードが有機樹脂を含有する絶縁材料からなり、その場合
の前記配線基板における誘電体基板と、配線ボードにお
ける誘電体基板との室温〜300℃における熱膨張係数
差が、20×10-6/℃以下であることによって実装信
頼性を高めることができる。
【0017】また、本発明によれば、かかる実装構造に
おいては、配線基板の同軸端子を信号パッドと、グラン
ド導体によって形成し、ロウ材によって他の同軸端子と
接続することができるために安価で配線基板の組み立て
や実装が容易な配線基板を得ることができる。しかも、
配線基板における信号線路と同軸端子との接続部でのイ
ンピーダンス不整合や信号間の干渉による信号波形の劣
化を防止することができ、高周波用のシステムを実現す
ることができる。
【0018】
【発明の実施の形態】 以下、本発明の一例を説明する
図1乃至図5をもとに詳述する。
【0019】図1は、本発明の配線基板の一例を説明す
るもので、(a)は概略断面図、(b)は基板表面の平面
図、(c)は基板内部のグランド層のパターン図、
(d)は基板裏面の平面図である。
【0020】図1によれば、配線基板Aは、誘電体層1
a、1b、1cの積層構造からなる誘電体基板1を有
し、この誘電体基板1の表面に、蓋体2を接合すること
によって気密に封止されたキャビティ3を形成してい
る。また、誘電体基板1の表面には、高周波部品Bを搭
載する搭載部が形成されている。また誘電体基板1表面
には、搭載される高周波部品Bの高周波信号を伝送する
ための信号線路4が形成されている。また、誘電体基板
1の内部には、グランド層5が形成されている。図1の
配線基板Aにおいては、信号線路4は、グランド層5と
ともにマイクロストリップ線路を形成している。
【0021】また、誘電体基板1の表面には、搭載され
る高周波部品Bに電力や制御系信号を供給するための電
源線路6が被着形成されている。
【0022】一方、誘電体基板1の裏面には、信号パッ
ド7と、この信号パッド7周囲にグランド導体8を具備
する同軸端子9が形成されている。この配線基板Aにお
いては、図1(d)に示すように、同軸端子9のグラン
ド導体8は、信号パッド7を中心とする導体リングによ
って形成されている。また、配線基板Aにおいては、入
力用および出力用として2つの同軸端子9が形成されて
いる。
【0023】また、本発明の配線基板Aによれば、同軸
端子9と配線基板Aの表面に形成されたマイクロストリ
ップ線路の信号線路4とを結合するための変換部を具備
する。図1(a)によれば、グランド層5におけるマイ
クロストリップ線路の信号線路4の先端直下に導体非形
成領域5aを設け、この導体非形成領域5aを貫通する
ビアホール導体10によって、信号線路4の先端と信号
パッド7とを接続した構造になっている。
【0024】そして、この導体リング8には、誘電体基
板1の内部に形成されたグランド層5と、隙間が信号波
長の1/4未満となるように配列された複数のビアホー
ル導体11によって電気的に接続されている。このビア
ホール導体11によって、導体リング8はグランド層5
と接続され、ビアホール導体10とともに疑似的な同軸
線路を形成して高周波信号を伝送するが、このビアホー
ル導体11間の隙間tが信号波長の1/4以上では、マ
イクロストリップ線路から同軸端子9に変換される過程
で、信号のもれによる劣化が生じ易いことから、この隙
間tを1/4未満とすることによってマイクロストリッ
プ線路の信号線路4から同軸端子9までの過程での信号
の劣化を防止できる。
【0025】さらに、本発明によれば、導体リング8の
内周長Lが空気中の信号波長より短くなるように設定さ
れていることが望ましい。これは、同軸端子のグランド
導体内周長Lが信号波長よりも長いと、高次モードが発
生し、信号の劣化が発生しやすいためであり、この内周
長Lを信号波長よりも短くすることにより、同軸端子9
による接続部において高周波信号の高次モードの発生を
防止するためである。
【0026】なお、誘電体基板1の裏面には、上記同軸
端子9とともに、電源パッド12が形成されており、誘
電体基板1表面側に形成された電源線路6とビアホール
導体13によって接続されている。これにより、同軸端
子9と、電源パッド12の他の回路との接続を一括して
行うことができる。
【0027】また、本発明の配線基板においては、誘電
体基板の裏面に、同軸端子9以外に、電源パッド12を
有し、さらに必要に応じてダミー端子を設けることによ
ってロウ材による接続の際に、セルフアライメント効果
を発揮させることができ、他の回路に対して精度よく接
続することができる。
【0028】次に、図2には、配線基板Aを配線ボード
Cに実装した時の(a)概略断面図、(b)配線ボード
C表面の平面図を示した。この図2によれば、配線ボー
ドCは、誘電体基板15の表面に、図2(b)に示すよ
うに、配線基板Aと同様に、信号パッド16とグランド
導体17からなる同軸端子18と、電源回路(図示せ
ず)と接続された電源パッド19が形成されている。
【0029】そして、この配線ボードCの表面に、図1
の配線基板Aを載置し、配線基板A側および配線ボード
C側の同軸端子9,18における信号パッド7,16同
士、およびグランド導体8,17同士をそれぞれロウ材
20によって電気的に接続することによって、配線基板
Aを配線ボードCの表面に実装することができる。ま
た、同時に、配線基板Aの電源パッドと配線ボードCの
配線パッド19も同時にロウ材20によって電気的に接
続される。
【0030】本発明によれば、上記の配線基板Aの配線
ボードCへの表面実装にあたって、ロウ材20によりに
じみが発生したり、あるいは配線基板Aと配線ボードC
との実装時の高さが変動すると、配線基板Aの配線ボー
ドCへの実装部分で信号の劣化が生じやすくなる。そこ
で、図1(a)に示すように、信号パッド7、グランド
導体8、電源パッド12などのロウ付けされる部分以外
の領域に、ロウ材20との濡れ性の低い絶縁材料からな
る被覆層21を形成することが望ましい。この被覆層2
1によってロウ材20による実装の際に、ロウ材のにじ
みを防止することができる。またこの被覆層21の厚み
を調整することによって、配線基板Aと配線ボードCと
の実装時の高さを一定に保つことができるために、高さ
の変動による信号の劣化や伝送特性の変動の発生を防止
することができる。
【0031】この被覆層21は、有機系、無機系のいず
れでもよく、絶縁性の有機樹脂や、有機樹脂と無機フィ
ラーとの混合物を配線基板Aの表面に塗布し硬化させた
り、または、ガラスペーストを塗布し焼き付けすること
もできる。
【0032】次に、本発明の配線基板の変形例として、
他の同軸端子構造について配線基板Dをもとに説明す
る。図3は、配線基板Dの(a)基板裏面の平面図と、
(b)同軸端子の拡大図である。なお、同一構造の部分
は図1の符号を適用した。
【0033】図3の配線基板Dによれば、同軸端子9
は、信号パッド7の周囲に、複数のグランドパッド14
が隙間Mをもって形成されている。この場合、隙間Mは
ロウ材による接続部からの信号洩れを抑制するために信
号波長の1/4未満に設定される。
【0034】また、このグランドパッド14は、誘電体
基板1内部に形成されたグランド層5とビアホール導体
11によって電気的に接続されている。この場合も、ビ
アホール導体11の隙間Mは、誘電体基板内の信号波長
の1/4未満に設定される。さらに、グランドパッド1
4は、信号パッド7を中心とする円形状に配列される
が、その配列における内周長さも空気中における波長よ
りも短くなるように設定される。
【0035】かかる構造の同軸端子9においては、配線
ボードC側にも同様な同軸端子を設け、信号パッド同
士、各グランドパッド14同士をロウ材によって接続す
ることによって配線基板Dを配線ボードCに表面実装す
ることができる。
【0036】次に、本発明の配線基板の他の例として、
図4に配線基板Eの(a)概略断面図、(b)裏面の平
面図、(c)配線ボードCに実装した時の概略断面図を
示した。
【0037】この配線基板Eは、前述の配線基板A裏面
のロウ材に濡れない被覆層21をなくし、代わりに誘電
体層1dを積層、焼成して一体的に作製したものであ
る。配線基板Aと同じ部位には同じ記号を付した。誘電
体層1dの同軸端子9部分には貫通穴22を設け、同軸
端子9を配線基板E裏面に露出させている。また、貫通
穴22の側壁には側壁導体23が形成されており、誘電
体層1d下面のグランドパッド24と同軸端子9のグラ
ンド導体8とを接続している。
【0038】以上のように誘電体層1dを追加すること
により、ロウ材に濡れない被覆層21を被覆する工程が
不要になり、配線基板を安価に提供することができる。
また誘電体基板1の厚みが厚くできるために強度が増し
て実装工程における取扱いを容易にできる。
【0039】次に、図5に配線基板Eよりもさらに基板
厚さを厚くした配線基板Fの概略断面図を示した。この
配線基板Fは、前述の配線基板Aの誘電体層1cを複数
の誘電体層1c1、1c2で構成したものである。な
お、配線基板Aと同じ部位には同じ記号を付した。
【0040】かかる配線基板Fにおいては、誘電体層1
c1、1c2との界面において、接続用グランド導体8
aを設けることが望ましい。これにより、ビアホール導
体10のグランド層5よりも下部の部分がビアホール導
体10を中心とし、その回りにビアホール導体11と接
続用グランド導体8aからなる格子状の導体壁が形成さ
れることから、信号のもれの発生を防止することができ
る。
【0041】以上のように誘電体層1cを複数の誘電体
層で構成し、接続用信号パッド7a、接続用グランド導
体8aを介して、配線基板裏面に導出することにより、
さらに配線基板の厚さを厚くして誘電体基板強度を増す
ことができる。
【0042】さらに、これまでの配線基板では、マイク
ロストリップ線路構造の信号線路から同軸端子に直接的
に接続されるものであったが、これは、同軸端子を信号
線路の直下に形成できる場合には有効であるが、配線基
板の設計によっては、信号線路の端部の直下に同軸端子
を形成できない場合がある。そのような場合に好適な配
線基板Gの概略断面図を図6に示した。なお、前記配線
基板と同じ部分には同じ符号を付けた。
【0043】この配線基板Gにおける誘電体基板1は、
誘電体層1a〜1eの5層から構成され、そのうち誘電
体層1c、1dには、上グランド層31、下グランド層
32およびストリップ線路33からなるトリプレート線
路が形成されている。なお、上グランド層31と下グラ
ンド層32とはビアホール導体34によって電気的に接
続されている。
【0044】配線基板G表面には信号線路4と上グラン
ド層31と共有されたグランド層5からなるマイクロス
トリップ線路が形成されており、搭載される高周波部品
Bと接続されている。そして、マイクロストリップ線路
の信号線路4の他端は、上グランド層31と非接触で貫
通するビアホール導体35によってトリプレート線路の
ストリップ導体33に接続されている。そして、トリプ
レート線路におけるストリップ導体33先端は、ビアホ
ール導体36で下グランド層32と同一面に形成された
接続用信号パッド37に接続され、接続用信号パッド3
7を内導体、下グランド層32を外導体とする同軸線路
形態に変換されている。配線基板G内部の接続用信号パ
ッド37と下グランド層32は、それぞれビアホール導
体38、39によって配線基板裏面の信号パッド7、グ
ランド導体8に接続される。かかる構造によっても、配
線基板Gは高周波の信号の劣化を抑制しつつ配線ボード
Cと同軸モードによって表面実装することができる。
【0045】本発明において、配線基板における誘電体
基板1や配線ボードにおける誘電体基板15を形成する
誘電体材料としては、Al2O3、AlN、Si3N4、ム
ライトなどを主成分とするセラミック材料、ガラス、あ
るいはガラスとセラミックフィラーとの混合物を焼成し
て形成されたガラスセラミック材料、エポキシ樹脂、ポ
リイミド樹脂、テフロン(登録商標)などのフッ素系樹
脂などを含む樹脂系材料、有機樹脂−セラミック(ガラ
ス含む)複合系材料などが用いられる。
【0046】特に、高周波部品を搭載する配線基板の誘
電体基板1としては、誘電正接が小さいとともに、気密
封止が可能であることが好適である。特に望ましい誘電
体材料としては、Al2O3、AlN、ガラスセラミック
材料の群から選ばれる少なくとも1種の無機材料が挙げ
られる。このような硬質系材料で構成すれば、搭載した
高周波部品を気密に封止することができ信頼性を高める
ために好ましい。
【0047】また、誘電体ボードにおける誘電体基板と
しては、誘電率5以下の低誘電率材料からなることが望
ましく、特に有機樹脂を含む絶縁材料からなることが望
ましい。また、配線基板の実装信頼性を高める上で、配
線基板における誘電体基板1と配線ボードにおける誘電
体基板15との室温〜300℃における熱膨張係数差は
20×10-6/℃以下、特に10×10-6/℃以下であ
ることが望ましい。
【0048】
【実施例】本発明の効果を確認すべく、以下の実験を行
なった。まず、配線基板Aとして、焼成後、10GHz
における誘電正接が6×10-4、室温〜300℃におけ
る熱膨張係数が8×10-6/℃のアルミナセラミックス
のグリーンシートと、タングステンメタライズインクを
用いて、通常の積層、同時焼成技術によって図1に示し
た配線基板に類似の評価基板を作製した。評価基板は、
図1の配線基板のキャビティをなくし、高周波部品を搭
載せずに、入出力用の2つのマイクロストリップ線路の
信号線路を接続したものである。焼成後、誘電体基板の
表面および裏面のメタライズ表面にニッケルおよび金に
よるめっき加工を施した。
【0049】なお、同軸端子として、0.3mmφの信
号パッドと、内周長が2.2mm、3.8mm、4.7
mmの導体リングを形成し、また、導体リングは、隙間
が0.2mmで配列された複数のビアホール導体によっ
て誘電体基板内部のグランド層に接続した。
【0050】配線ボードCとして図2に示した配線ボー
ドをフッ素系プリント板(10GHz誘電正接0.00
1、室温〜300℃の熱膨張係数21×10-6/℃)で
作製した。即ち、プリント板の表面に、銅箔からなる評
価用配線基板の同軸端子と全く同じ大きさの同軸端子を
形成した。またプリント基板の裏面には、測定用コプレ
ーナを取り付けた。
【0051】そして、上記のプリント板のパッドに印刷
法でAg−Sn−Cu系の半田ペーストを印刷し、上記
評価用配線基板を搭載してリフローで半田実装して配線
基板を配線ボードに表面実装した。
【0052】評価用サンプルの配線ボード裏面に測定用
プローブを接触させ、76GHzにおける挿入損失を測
定して配線基板内のマイクロストリップ線路から配線ボ
ードの裏面までの接続損失を見積った。
【0053】その結果、グランド導体の内周長が4.7
mm(空気中の信号波長よりも長い)の場合では、損失
は4dBと大きいものであったが、内周長が3.8m
m,2.2mmの場合(空気中の信号波長よりも短い)
は、それぞれ1.1dB、1.0dBと小さく、良好な
表面実装が可能であった。
【0054】
【発明の効果】以上詳述した通り、本発明によれば、同
軸端子を有し、表面実装が可能であり、また、高次モー
ドが発生することがなく、良好な伝送特性を有する配線
基板を提供することができる。
【図面の簡単な説明】
【図1】本発明の一例である配線基板Aの(a)概略断面
図、(b)基板表面の平面図、(c)基板内部のグラン
ド層のパターン図、(d)基板裏面の平面図である。
【図2】配線基板Aを配線ボードCに実装した時の
(a)概略断面図、(b)配線ボードC表面の平面図で
ある。
【図3】本発明の他の例である配線基板Dの(a)基板
裏面の平面図と、(b)同軸端子の拡大図である。
【図4】本発明の他の例である配線基板Eの(a)概略
断面図、(b)裏面の平面図、(c)配線ボードCに実
装した時の概略断面図である。
【図5】本発明のさらに他の例である配線基板Fの概略
断面図である。
【図6】本発明のさらに他の例である配線基板Gの概略
断面図である。
【図7】従来の配線基板の実装構造を説明するための概
略断面図である。
【図8】他の従来の同軸端子の接続構造を説明するため
の概略断面図である。
【符号の説明】
A,D〜H 配線基板 B 高周波部品 C 配線ボード 1 誘電体基板 4 信号線路 5 グランド層 6 電源線路 7 信号パッド 8 グランド導 9 同軸端子 12 電源パッド 10、11、13 ビアホール導体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 1/18 H05K 3/46 N 3/46 Q Z H01L 23/12 E Q L Fターム(参考) 5E336 AA04 AA16 BB03 BB16 BB18 BC34 CC31 CC55 DD28 EE01 GG11 5E338 AA03 BB13 BB75 CC02 CC04 CC06 CD17 CD32 CD33 EE11 5E344 AA01 BB02 BB06 CC24 DD02 DD14 EE06 5E346 AA12 AA15 AA32 AA43 AA51 BB02 BB03 BB04 BB06 BB07 CC08 CC16 FF45 HH01 HH06

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】誘電体基板の表面に、少なくとも高周波部
    品搭載部と、前記高周波部品と接続される伝送線路と、
    高周波部品用の電源線路とを形成し、前記誘電体基板の
    裏面に、前記伝送線路と高周波的に接続された信号パッ
    ドと、該信号パッド周囲に形成したグランド導体からな
    る同軸端子と、電源パッドとを形成してなり、前記誘電
    体基板内部に、前記伝送線路から前記同軸端子への変換
    部を有するとともに、前記電源線路と前記電源パッドと
    を接続するビアホール導体とを具備してなり、且つ前記
    同軸端子における前記グランド導体内周長が、空気中に
    おける信号波長より短いことを特徴とする配線基板。
  2. 【請求項2】前記グランド導体が、信号パッドを中心と
    する導体リングによって形成されてなることを特徴とす
    る請求項1記載の配線基板。
  3. 【請求項3】前記グランド導体が、所定間隔をおいて信
    号パッドを中心とするリング状に複数配列されたグラン
    ドパッドからからなることを特徴とする請求項1または
    請求項2記載の配線基板。
  4. 【請求項4】前記リング状に複数配列されたグランドパ
    ッドを、各パッド間の隙間が空気中における信号波長の
    1/4未満となるように配列してなる請求項3記載の配
    線基板。
  5. 【請求項5】前記誘電体基板の内部にグランド層を形成
    してなり、前記伝送線路が該グランド層とともにマイク
    ロストリップ線路またはグランド付きコプレーナ線路を
    形成してなることを特徴する請求項1乃至請求項4のい
    ずれか記載の配線基板。
  6. 【請求項6】前記伝送線路の端部と、前記同軸端子の信
    号パッドとを少なくともビアホール導体を介して接続し
    てなり、且つ前記グランド導体と前記グランド層とを、
    隙間が誘電体基板内の信号波長の1/4未満になるよう
    に配列された複数のビアホール導体によって電気的に接
    続してなることを特徴とする請求項1乃至請求項5のい
    ずれか記載の配線基板。
  7. 【請求項7】前記信号パッド、前記グランド導体が、外
    部回路に対して、ロウ付けされる請求項1乃至請求項6
    のいずれか記載の配線基板。
  8. 【請求項8】誘電体基板の表面に、導体層による信号パ
    ッドと、該信号パッド周囲に形成した導体層によるグラ
    ンド導体からなる同軸端子とが被着形成された配線ボー
    ドの表面に、高周波部品を搭載した請求項1乃至請求項
    7のいずれか記載の配線基板を載置し、前記配線基板側
    および配線ボード側の同軸端子における信号パッド同士
    およびグランド導体同士、さらに電源パッド同士をそれ
    ぞれロウ材によって電気的に接続してなることを特徴と
    する配線基板の実装構造。
  9. 【請求項9】前記配線基板側の同軸端子と、前記配線ボ
    ード側の同軸端子とが、実質的に同一形状からなること
    を特徴とする請求項8記載の配線基板の実装構造。
  10. 【請求項10】前記配線基板における誘電体基板がセラ
    ミック絶縁材料からなり、前記配線ボードにおける配線
    ボードが有機樹脂を含有する絶縁材料からなることを特
    徴とする請求項8または請求項9記載の配線基板の実装
    構造。
  11. 【請求項11】前記配線基板における誘電体基板と、配
    線ボードにおける誘電体基板との室温〜300℃におけ
    る熱膨張係数差が20×10-6/℃以下であることを特
    徴とする請求項8乃至請求項10のいずれか記載の配線
    基板の実装構造。
JP2001298541A 2001-09-27 2001-09-27 配線基板とその実装構造 Expired - Fee Related JP4587625B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001298541A JP4587625B2 (ja) 2001-09-27 2001-09-27 配線基板とその実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001298541A JP4587625B2 (ja) 2001-09-27 2001-09-27 配線基板とその実装構造

Publications (2)

Publication Number Publication Date
JP2003100941A true JP2003100941A (ja) 2003-04-04
JP4587625B2 JP4587625B2 (ja) 2010-11-24

Family

ID=19119427

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001298541A Expired - Fee Related JP4587625B2 (ja) 2001-09-27 2001-09-27 配線基板とその実装構造

Country Status (1)

Country Link
JP (1) JP4587625B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183669A (ja) * 2003-12-19 2005-07-07 Tdk Corp 実装基板およびそれを用いた電子部品
US8035992B2 (en) 2005-10-18 2011-10-11 Nec Corporation Vertical transitions, printed circuit boards therewith and semiconductor packages with the printed circuit boards and semiconductor chip
WO2015198912A1 (ja) * 2014-06-26 2015-12-30 ソニー株式会社 半導体装置および半導体装置の製造方法
CN112086371A (zh) * 2020-08-19 2020-12-15 中国电子科技集团公司第二十九研究所 宽带射频板级互连集成方法、结构及装置
JP2021022623A (ja) * 2019-07-25 2021-02-18 株式会社フジクラ 多層基板
CN112563237A (zh) * 2020-12-07 2021-03-26 中国电子科技集团公司第四十三研究所 射频SiP陶瓷封装外壳及其制作方法
WO2021145015A1 (ja) 2020-01-16 2021-07-22 株式会社フジクラ 基板及びアンテナモジュール
CN120072807A (zh) * 2025-01-22 2025-05-30 浙江臻镭科技股份有限公司 一种超宽带高性能射频互联结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236655A (ja) * 1995-02-27 1996-09-13 Shinko Electric Ind Co Ltd Bgaパッケージと該パッケージの実装構造
JPH11308018A (ja) * 1998-04-24 1999-11-05 Hitachi Ltd 伝送路変換構造
JP2000164755A (ja) * 1998-11-25 2000-06-16 Kyocera Corp 高周波回路用パッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08236655A (ja) * 1995-02-27 1996-09-13 Shinko Electric Ind Co Ltd Bgaパッケージと該パッケージの実装構造
JPH11308018A (ja) * 1998-04-24 1999-11-05 Hitachi Ltd 伝送路変換構造
JP2000164755A (ja) * 1998-11-25 2000-06-16 Kyocera Corp 高周波回路用パッケージ

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005183669A (ja) * 2003-12-19 2005-07-07 Tdk Corp 実装基板およびそれを用いた電子部品
US8035992B2 (en) 2005-10-18 2011-10-11 Nec Corporation Vertical transitions, printed circuit boards therewith and semiconductor packages with the printed circuit boards and semiconductor chip
WO2015198912A1 (ja) * 2014-06-26 2015-12-30 ソニー株式会社 半導体装置および半導体装置の製造方法
US10008458B2 (en) 2014-06-26 2018-06-26 Sony Corporation Semiconductor device capable of realizing impedance control and method of manufacturing the same
JP2021022623A (ja) * 2019-07-25 2021-02-18 株式会社フジクラ 多層基板
WO2021145015A1 (ja) 2020-01-16 2021-07-22 株式会社フジクラ 基板及びアンテナモジュール
US11864308B2 (en) 2020-01-16 2024-01-02 Fujikura Ltd. Substrate and antenna module
CN112086371A (zh) * 2020-08-19 2020-12-15 中国电子科技集团公司第二十九研究所 宽带射频板级互连集成方法、结构及装置
CN112563237A (zh) * 2020-12-07 2021-03-26 中国电子科技集团公司第四十三研究所 射频SiP陶瓷封装外壳及其制作方法
CN120072807A (zh) * 2025-01-22 2025-05-30 浙江臻镭科技股份有限公司 一种超宽带高性能射频互联结构

Also Published As

Publication number Publication date
JP4587625B2 (ja) 2010-11-24

Similar Documents

Publication Publication Date Title
KR100511814B1 (ko) 혼합 신호 인쇄 배선 보드 상의 단일 조립체를 위한저비용, 대용량의 rf 혼성 패키지
US20030169134A1 (en) Millimeter wave (MMW) radio frequency transceiver module and method of forming same
JP4261726B2 (ja) 配線基板、並びに配線基板と導波管との接続構造
US20020074654A1 (en) Wiring substrate, wiring board, and wiring substrate mounting structure
JP4587625B2 (ja) 配線基板とその実装構造
JP3631667B2 (ja) 配線基板およびその導波管との接続構造
JP2002289737A (ja) 配線基板およびそれを用いた配線基板モジュール
CN116505245A (zh) 一种组合式亚毫米波相控阵天线及其工作方法
JP3580680B2 (ja) 高周波用パッケージおよびその接続構造
JPH09186268A (ja) 高周波用半導体装置
JP3638479B2 (ja) 高周波用配線基板およびその接続構造
EP2146557B1 (en) Integrated microwave circuit
JPH1074863A (ja) 高周波用半導体装置の実装構造
JP3619398B2 (ja) 高周波用配線基板および接続構造
JP4249601B2 (ja) 配線基板
JP2002185222A (ja) 配線基板
JP2002016407A (ja) 配線基板およびその導波管との接続構造
JP7660364B2 (ja) 無線通信モジュール
JP4349881B2 (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2004088504A (ja) 高周波素子収納用パッケージ
JP2000049509A (ja) 配線基板とその接続構造
JP3638528B2 (ja) 半導体素子収納用パッケージ
JP2002076722A (ja) 配線基板
JP2006262218A (ja) アンテナ基板、電子回路パッケージおよび通信装置
CN121096991A (zh) 一种基于htcc的w波段cbga封装垂直过渡结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100810

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100907

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130917

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees