JP2003108086A - アクティブマトリクス型表示装置。 - Google Patents
アクティブマトリクス型表示装置。Info
- Publication number
- JP2003108086A JP2003108086A JP2001301919A JP2001301919A JP2003108086A JP 2003108086 A JP2003108086 A JP 2003108086A JP 2001301919 A JP2001301919 A JP 2001301919A JP 2001301919 A JP2001301919 A JP 2001301919A JP 2003108086 A JP2003108086 A JP 2003108086A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- power supply
- gate
- level shift
- line driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 62
- 230000003068 static effect Effects 0.000 abstract description 17
- 238000010586 diagram Methods 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 9
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 5
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 4
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 2
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 2
- 101100489584 Solanum lycopersicum TFT1 gene Proteins 0.000 description 2
- 101150015395 TAF12B gene Proteins 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 101000988966 Escherichia coli Heat-stable enterotoxin A3/A4 Proteins 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】低消費電力のアクティブマトリクス型表示装置
を提供する。 【解決手段】本発明は、複数のレベルシフト回路を有す
るアクティブマトリクス型表示装置において、電源電圧
と所定の信号が入力され、その信号の所定の期間だけ、
あるレベルシフト回路にパルス電圧を供給する電源供給
制御回路を有し、そのレベルシフト回路が、パルス電圧
が入力される期間だけ、ある別の信号を昇圧することに
よって、そのレベルシフト回路による静消費電力を削減
することができる。その結果、アクティブマトリクス型
表示装置の消費電力を削減することができる。
を提供する。 【解決手段】本発明は、複数のレベルシフト回路を有す
るアクティブマトリクス型表示装置において、電源電圧
と所定の信号が入力され、その信号の所定の期間だけ、
あるレベルシフト回路にパルス電圧を供給する電源供給
制御回路を有し、そのレベルシフト回路が、パルス電圧
が入力される期間だけ、ある別の信号を昇圧することに
よって、そのレベルシフト回路による静消費電力を削減
することができる。その結果、アクティブマトリクス型
表示装置の消費電力を削減することができる。
Description
【0001】
【発明の属する技術分野】本発明は、画素ごとにスイッ
チング素子を有するアクティブマトリクス型表示装置に
関し、特に表示領域周辺に配置する昇圧回路に関する。
チング素子を有するアクティブマトリクス型表示装置に
関し、特に表示領域周辺に配置する昇圧回路に関する。
【0002】
【従来の技術】現在用いられる表示装置は、大きく分け
てパッシブマトリクス型と、アクティブマトリクス型に
分類できる。このうち、アクティブマトリクス型表示装
置は、それぞれの画素にその画素の画像データに応じた
電圧を印加して(もしくは電流を流して)表示を行うタ
イプの表示装置である。
てパッシブマトリクス型と、アクティブマトリクス型に
分類できる。このうち、アクティブマトリクス型表示装
置は、それぞれの画素にその画素の画像データに応じた
電圧を印加して(もしくは電流を流して)表示を行うタ
イプの表示装置である。
【0003】液晶表示装置(Liquid Crystal Display:
LCD)は対向する基板間に液晶を封入し、画素ごとに
形成された画素電極に電圧を印加して、液晶の透過率を
変化させることによって表示を行う表示装置であり、ア
クティブマトリクス型表示装置は、特にモニター用途で
主流となっている。
LCD)は対向する基板間に液晶を封入し、画素ごとに
形成された画素電極に電圧を印加して、液晶の透過率を
変化させることによって表示を行う表示装置であり、ア
クティブマトリクス型表示装置は、特にモニター用途で
主流となっている。
【0004】また、エレクトロルミネッセンス(Electr
o Luminescence:EL)表示装置は、画素ごとに形成さ
れた画素電極からEL素子に電流を流すことによって表
示を行う表示装置であり、アクティブマトリクス型EL
表示装置は、実用化に向けて研究が盛んである。
o Luminescence:EL)表示装置は、画素ごとに形成さ
れた画素電極からEL素子に電流を流すことによって表
示を行う表示装置であり、アクティブマトリクス型EL
表示装置は、実用化に向けて研究が盛んである。
【0005】特にスイッチング素子に用いる薄膜トラン
ジスタ(Thin Film Transistor:TFT)の半導体層を
高温プロセスを用いずに製造する、いわゆる低温ポリシ
リコン(poly Silicon:p−Si)TFTの場合、ガラ
ス基板上に各種周辺回路を一体的に作り込むことがで
き、周囲に接続する駆動用のICを削減することができ
るため、製造コストを削減することができる。低温p−
SiTFTは上記LCD、EL表示装置以外にも、プラ
ズマディスプレイや、電界効果表示装置(FED)など
様々なアクティブマトリクス型表示装置に用いることが
できる。
ジスタ(Thin Film Transistor:TFT)の半導体層を
高温プロセスを用いずに製造する、いわゆる低温ポリシ
リコン(poly Silicon:p−Si)TFTの場合、ガラ
ス基板上に各種周辺回路を一体的に作り込むことがで
き、周囲に接続する駆動用のICを削減することができ
るため、製造コストを削減することができる。低温p−
SiTFTは上記LCD、EL表示装置以外にも、プラ
ズマディスプレイや、電界効果表示装置(FED)など
様々なアクティブマトリクス型表示装置に用いることが
できる。
【0006】図5は、従来のアクティブマトリクス型表
示装置を示す概念図である。ガラス基板上に各種回路が
配置された表示パネル100に、外部制御回路200が
接続されている。
示装置を示す概念図である。ガラス基板上に各種回路が
配置された表示パネル100に、外部制御回路200が
接続されている。
【0007】外部制御回路200は、表示パネル100
を動作させるための各種制御信号や映像信号、電源電圧
VDD等を表示パネル100に供給する。外部制御回路
200は、通常のCMOS回路であって、例えば3Vの
低電圧で動作し、出力する制御信号も3Vの振幅であ
る。
を動作させるための各種制御信号や映像信号、電源電圧
VDD等を表示パネル100に供給する。外部制御回路
200は、通常のCMOS回路であって、例えば3Vの
低電圧で動作し、出力する制御信号も3Vの振幅であ
る。
【0008】表示パネル100には、表示領域10と各
種周辺回路が配置されている。表示領域10には、行列
状に配置された複数の画素電極11、列方向に延びる複
数のドレイン線12と、行方向に延びる複数のゲート線
13が配置され、ドレイン線12とゲート線13のそれ
ぞれの交点に対応してTFT14が配置されている。T
FT14のドレインがドレイン線12に、ゲートがゲー
ト線13に、ソースが画素電極11にそれぞれ接続され
ている。図示しないが、各画素電極11には、それぞれ
RGBいずれかの原色のカラーフィルタが対応して配置
され、カラー表示を行う。
種周辺回路が配置されている。表示領域10には、行列
状に配置された複数の画素電極11、列方向に延びる複
数のドレイン線12と、行方向に延びる複数のゲート線
13が配置され、ドレイン線12とゲート線13のそれ
ぞれの交点に対応してTFT14が配置されている。T
FT14のドレインがドレイン線12に、ゲートがゲー
ト線13に、ソースが画素電極11にそれぞれ接続され
ている。図示しないが、各画素電極11には、それぞれ
RGBいずれかの原色のカラーフィルタが対応して配置
され、カラー表示を行う。
【0009】表示領域10の側辺には、ドレイン線ドラ
イバ21及びプリチャージ回路22が、ゲート線ドライ
バ23がそれぞれ配置されている。ドレイン線ドライバ
21、プリチャージ回路22、ゲート線ドライバ23
と、外部制御回路200との間には、それぞれ外部制御
回路200から出力される各種制御信号及び映像信号を
昇圧するレベルシフト回路30a乃至30fが接続され
ている。
イバ21及びプリチャージ回路22が、ゲート線ドライ
バ23がそれぞれ配置されている。ドレイン線ドライバ
21、プリチャージ回路22、ゲート線ドライバ23
と、外部制御回路200との間には、それぞれ外部制御
回路200から出力される各種制御信号及び映像信号を
昇圧するレベルシフト回路30a乃至30fが接続され
ている。
【0010】次に、アクティブマトリクス型表示装置の
動作について説明する。ゲート線ドライバ23は、ゲー
ト線13を順次選択してゲート信号CKVを印加する。
同時に、ゲート線ドライバ23は、ゲート線13にそれ
ぞれ接続されたゲート線ドライバ23内のスイッチ(図
示しない)に対して書き込み許可信号ENBを印加す
る。ゲート線ドライバ23内のスイッチに書き込み許可
信号ENBがHighレベルで印加されている間だけ、
選択されたゲート線13は、Highレベルのゲート信
号CKVを出力する。ゲート信号CKVは、Highレ
ベルになると、そのゲート線13に接続されたTFT1
4をオンする。そして、ゲート線ドライバ23は垂直ス
タート信号STVによって1本目のゲート線13を選択
し、垂直クロック信号CKVに応じて次のゲート線13
に順次切り替えて選択する。
動作について説明する。ゲート線ドライバ23は、ゲー
ト線13を順次選択してゲート信号CKVを印加する。
同時に、ゲート線ドライバ23は、ゲート線13にそれ
ぞれ接続されたゲート線ドライバ23内のスイッチ(図
示しない)に対して書き込み許可信号ENBを印加す
る。ゲート線ドライバ23内のスイッチに書き込み許可
信号ENBがHighレベルで印加されている間だけ、
選択されたゲート線13は、Highレベルのゲート信
号CKVを出力する。ゲート信号CKVは、Highレ
ベルになると、そのゲート線13に接続されたTFT1
4をオンする。そして、ゲート線ドライバ23は垂直ス
タート信号STVによって1本目のゲート線13を選択
し、垂直クロック信号CKVに応じて次のゲート線13
に順次切り替えて選択する。
【0011】ドレイン線ドライバ21は、複数のドレイ
ン線12から所定のドレイン線12を順次選択し、ドレ
イン線12、TFT14を通じて画素電極11にRGB
の映像信号を供給する。ドレイン線ドライバ21は水平
スタート信号STHによって最初のドレイン線12に映
像信号を供給し、水平クロック信号CKHに応じて次の
ドレイン線12に順次切り替えて映像信号を供給する。
ン線12から所定のドレイン線12を順次選択し、ドレ
イン線12、TFT14を通じて画素電極11にRGB
の映像信号を供給する。ドレイン線ドライバ21は水平
スタート信号STHによって最初のドレイン線12に映
像信号を供給し、水平クロック信号CKHに応じて次の
ドレイン線12に順次切り替えて映像信号を供給する。
【0012】プリチャージ回路22は、ドレイン線12
に映像信号が入力される前にプリチャージデータPCD
を供給し、選択されたゲート線13に接続された部分の
液晶が保持している電圧による影響を解消し、選択され
たゲート線13に接続された部分の液晶が保持している
電圧による影響を解消し、映像信号による電圧の変化に
対する液晶の反応を高める。なお、このアクティブマト
リクス型表示装置は、ゲート線13が選択されるよりも
前(以下、代表的な「水平帰線期間」を例示する。)
に、すべてのドレイン線12に対してプリチャージデー
タPCDを同時に印加しておく一括プリチャージ方式が
用いられている。
に映像信号が入力される前にプリチャージデータPCD
を供給し、選択されたゲート線13に接続された部分の
液晶が保持している電圧による影響を解消し、選択され
たゲート線13に接続された部分の液晶が保持している
電圧による影響を解消し、映像信号による電圧の変化に
対する液晶の反応を高める。なお、このアクティブマト
リクス型表示装置は、ゲート線13が選択されるよりも
前(以下、代表的な「水平帰線期間」を例示する。)
に、すべてのドレイン線12に対してプリチャージデー
タPCDを同時に印加しておく一括プリチャージ方式が
用いられている。
【0013】表示パネル100内部において、各ドライ
バの回路及び各トランジスタは、ガラス基板上に形成さ
れた多結晶シリコン膜で形成されており、その上、1本
のドレイン線12やゲート線13には多くの画素電極1
1が接続されているため、外部制御回路200の動作電
圧である3V程度の低電圧で動作させることはできな
い。そこで、外部制御回路200から供給される制御信
号を、例えば15Vのより高い電圧に昇圧することによ
り、表示装置としての動作速度をTFTで実現してい
る。レベルシフト回路30a乃至30fは、各制御信号
をそれぞれ昇圧し、各制御信号ごとにそれぞれ配置され
ている。
バの回路及び各トランジスタは、ガラス基板上に形成さ
れた多結晶シリコン膜で形成されており、その上、1本
のドレイン線12やゲート線13には多くの画素電極1
1が接続されているため、外部制御回路200の動作電
圧である3V程度の低電圧で動作させることはできな
い。そこで、外部制御回路200から供給される制御信
号を、例えば15Vのより高い電圧に昇圧することによ
り、表示装置としての動作速度をTFTで実現してい
る。レベルシフト回路30a乃至30fは、各制御信号
をそれぞれ昇圧し、各制御信号ごとにそれぞれ配置され
ている。
【0014】例えば、上記水平クロック信号CKHは、
外部制御回路200が出力する3Vの振幅の低電圧クロ
ックCKH1及びCKH2をレベルシフト回路30aに
よって合成し、15Vまで昇圧することによって生成さ
れる。
外部制御回路200が出力する3Vの振幅の低電圧クロ
ックCKH1及びCKH2をレベルシフト回路30aに
よって合成し、15Vまで昇圧することによって生成さ
れる。
【0015】図6はドレイン線ドライバ21を示す回路
図である。ドレイン線ドライバ21は、スキャナ24と
複数のRGB選択回路25を有する。スキャナ24は複
数のシフトレジスタ26よりなり、各段のシフトレジス
タ26には、外部制御回路200より供給される制御信
号CKH1及びCKH2よりレベルシフト回路30によ
って合成、昇圧された水平クロック信号CKHが入力さ
れる。RGB選択回路25は、シフトレジスタ26の出
力がゲートに接続された3つのドレイン線選択TFT2
7よりなり、各ドレイン線選択TFT27のドレイン
は、データ線31RGBのいずれかと接続されている。
各ドレイン線選択TFT27のソースはドレイン線12
に接続されている。
図である。ドレイン線ドライバ21は、スキャナ24と
複数のRGB選択回路25を有する。スキャナ24は複
数のシフトレジスタ26よりなり、各段のシフトレジス
タ26には、外部制御回路200より供給される制御信
号CKH1及びCKH2よりレベルシフト回路30によ
って合成、昇圧された水平クロック信号CKHが入力さ
れる。RGB選択回路25は、シフトレジスタ26の出
力がゲートに接続された3つのドレイン線選択TFT2
7よりなり、各ドレイン線選択TFT27のドレイン
は、データ線31RGBのいずれかと接続されている。
各ドレイン線選択TFT27のソースはドレイン線12
に接続されている。
【0016】1段目のシフトレジスタ26aには水平ス
タート信号STHが入力される。水平スタート信号ST
Hは、約64μ秒の1水平走査期間中に約1.5μ秒の
間だけ、Highレベルとなる信号である。シフトレジ
スタ26aは水平スタート信号STHが入力されると水
平クロック信号CKH1周期の間出力端子Qの出力がH
ighレベルになる。シフトレジスタ26aの出力によ
って、ドレイン線選択TFT27のうち、27Ra、2
7Ga、27Baがそれぞれオンとなり、データ線31
R、G、Bの映像信号がそれぞれドレイン線12Ra、
12Ga、12Baに供給される。シフトレジスタ26
bの出力によって次のシフトレジスタ26cがオンす
る。以下、同様にシフトレジスタ26が順次オンになっ
てドレイン線12を順次選択し、全画素に映像信号を供
給する。
タート信号STHが入力される。水平スタート信号ST
Hは、約64μ秒の1水平走査期間中に約1.5μ秒の
間だけ、Highレベルとなる信号である。シフトレジ
スタ26aは水平スタート信号STHが入力されると水
平クロック信号CKH1周期の間出力端子Qの出力がH
ighレベルになる。シフトレジスタ26aの出力によ
って、ドレイン線選択TFT27のうち、27Ra、2
7Ga、27Baがそれぞれオンとなり、データ線31
R、G、Bの映像信号がそれぞれドレイン線12Ra、
12Ga、12Baに供給される。シフトレジスタ26
bの出力によって次のシフトレジスタ26cがオンす
る。以下、同様にシフトレジスタ26が順次オンになっ
てドレイン線12を順次選択し、全画素に映像信号を供
給する。
【0017】1行分すべてのドレイン線12が選択され
た後、垂直クロック信号CKVが次の周期になる。ゲー
ト線ドライバ23が、ゲート線13に接続されたスイッ
チにLowレベルの書き込み許可信号ENBを入力し、
スイッチをオフにすると同時にゲート線13のゲート信
号CKVをLowレベルにし、次のゲート線13のゲー
ト信号CKVをHighレベルにし、選択する。選択直
後は、そのゲート線13に接続されたスイッチには書き
込み許可信号ENBがLowレベルで印加され、ゲート
信号CKVがLowレベルとなり、ドレイン線ドライバ
21の動作及びドレイン線12への映像信号の書き込み
が制限される。書き込み許可信号ENBがHighレベ
ルで印加されると、ゲート線13のゲート信号STHが
入力され、シフトレジスタ26aの出力がHighレベ
ルになる。ゲート線ドライバ23もスキャナより構成さ
れている。
た後、垂直クロック信号CKVが次の周期になる。ゲー
ト線ドライバ23が、ゲート線13に接続されたスイッ
チにLowレベルの書き込み許可信号ENBを入力し、
スイッチをオフにすると同時にゲート線13のゲート信
号CKVをLowレベルにし、次のゲート線13のゲー
ト信号CKVをHighレベルにし、選択する。選択直
後は、そのゲート線13に接続されたスイッチには書き
込み許可信号ENBがLowレベルで印加され、ゲート
信号CKVがLowレベルとなり、ドレイン線ドライバ
21の動作及びドレイン線12への映像信号の書き込み
が制限される。書き込み許可信号ENBがHighレベ
ルで印加されると、ゲート線13のゲート信号STHが
入力され、シフトレジスタ26aの出力がHighレベ
ルになる。ゲート線ドライバ23もスキャナより構成さ
れている。
【0018】図7は、各種制御信号の関係を示すタイミ
ングチャートである。
ングチャートである。
【0019】例えば、水平クロック信号CKH及び水平
スタート信号STH及び書き込み許可信号ENBの関係
は、以下の通りである。水平クロック信号CKHの5周
期間、書き込み許可信号ENBがLowレベルになる。
その次の水平クロック信号の1周期間で、書き込み許可
信号ENBがLowレベルからHighレベルになり、
さらにその次の水平クロックから、水平スタート信号S
THが、水平クロック信号CKHの2周期間、High
レベルになる。その後、水平走査期間中は、書き込み許
可信号ENB及び水平スタート信号STHはLowレベ
ルとなる。そして、水平走査期間が終わると、また水平
クロック信号に合わせて、書き込み許可信号ENBがH
ighレベルになり、同様の動作を繰り返す。
スタート信号STH及び書き込み許可信号ENBの関係
は、以下の通りである。水平クロック信号CKHの5周
期間、書き込み許可信号ENBがLowレベルになる。
その次の水平クロック信号の1周期間で、書き込み許可
信号ENBがLowレベルからHighレベルになり、
さらにその次の水平クロックから、水平スタート信号S
THが、水平クロック信号CKHの2周期間、High
レベルになる。その後、水平走査期間中は、書き込み許
可信号ENB及び水平スタート信号STHはLowレベ
ルとなる。そして、水平走査期間が終わると、また水平
クロック信号に合わせて、書き込み許可信号ENBがH
ighレベルになり、同様の動作を繰り返す。
【0020】
【発明が解決しようとする課題】通常、外部制御回路か
ら表示パネルへ各制御信号を伝達する各配線について1
つのレベルシフト回路が設けられており、クロック信号
に合わせて一定の期間だけ、各レベルシフト回路は各制
御信号を昇圧する。
ら表示パネルへ各制御信号を伝達する各配線について1
つのレベルシフト回路が設けられており、クロック信号
に合わせて一定の期間だけ、各レベルシフト回路は各制
御信号を昇圧する。
【0021】一般的に、レベルシフト回路は、信号を昇
圧していない期間においても、電圧を供給している間
は、電力が消費され続ける。これを静消費電力という。
逆に、制御信号を昇圧している間は、レベルシフト回路
は更に大きな電力、いわゆる動消費電力を消費する。さ
らに、制御信号の周波数が高いほど、レベルシフト回路
による動消費電力は大きくなる。
圧していない期間においても、電圧を供給している間
は、電力が消費され続ける。これを静消費電力という。
逆に、制御信号を昇圧している間は、レベルシフト回路
は更に大きな電力、いわゆる動消費電力を消費する。さ
らに、制御信号の周波数が高いほど、レベルシフト回路
による動消費電力は大きくなる。
【0022】特に、携帯電話や携帯情報端末にもアクテ
ィブマトリクス型の表示装置が用いられるようになり、
この種の表示装置の低消費電力化がますます求められて
いる。本発明は、より消費電力の小さいアクティブマト
リクス型表示装置を提供することを目的とする。
ィブマトリクス型の表示装置が用いられるようになり、
この種の表示装置の低消費電力化がますます求められて
いる。本発明は、より消費電力の小さいアクティブマト
リクス型表示装置を提供することを目的とする。
【0023】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたものであり、行方向に延在し複数
配置されたゲート線と、列方向に延在し複数配置された
ドレイン線と、前記複数のドレイン線のうち所定のドレ
イン線を順次選択して映像信号を供給するドレイン線ド
ライバと、前記複数のゲート線のうち所定のゲート線を
順次選択してゲート信号を供給するゲート線ドライバ
と、前記ドレイン線ドライバと前記ゲート線ドライバと
の交点に対応して行列状に配置され、前記ゲート信号に
応じて前記映像信号を画素電極に供給する複数のスイッ
チング素子とを有するアクティブマトリクス型表示装置
において、前記ゲート線ドライバ及び前記ドレイン線ド
ライバに供給される複数の制御信号をそれぞれ昇圧する
複数のレベルシフト回路を有し、前記レベルシフト回路
の少なくとも一つは、当該レベルシフト回路が昇圧する
制御信号に応じた所定の期間にのみ、動作する逐次動作
レベルシフト回路であるアクティブマトリクス型表示装
置である。
成するためになされたものであり、行方向に延在し複数
配置されたゲート線と、列方向に延在し複数配置された
ドレイン線と、前記複数のドレイン線のうち所定のドレ
イン線を順次選択して映像信号を供給するドレイン線ド
ライバと、前記複数のゲート線のうち所定のゲート線を
順次選択してゲート信号を供給するゲート線ドライバ
と、前記ドレイン線ドライバと前記ゲート線ドライバと
の交点に対応して行列状に配置され、前記ゲート信号に
応じて前記映像信号を画素電極に供給する複数のスイッ
チング素子とを有するアクティブマトリクス型表示装置
において、前記ゲート線ドライバ及び前記ドレイン線ド
ライバに供給される複数の制御信号をそれぞれ昇圧する
複数のレベルシフト回路を有し、前記レベルシフト回路
の少なくとも一つは、当該レベルシフト回路が昇圧する
制御信号に応じた所定の期間にのみ、動作する逐次動作
レベルシフト回路であるアクティブマトリクス型表示装
置である。
【0024】さらに、前記逐次レベルシフト回路は前記
パルス電圧が供給されている期間のみ、前記パルス電圧
が供給され、該パルス電圧は、別の前記レベルシフト回
路によって昇圧され、前記ドレイン線ドライバもしくは
/及びゲート線ドライバに供給されるアクティブマトリ
クス型表示装置である。
パルス電圧が供給されている期間のみ、前記パルス電圧
が供給され、該パルス電圧は、別の前記レベルシフト回
路によって昇圧され、前記ドレイン線ドライバもしくは
/及びゲート線ドライバに供給されるアクティブマトリ
クス型表示装置である。
【0025】さらに、前記アクティブマトリクス型表示
装置は、前記複数のドレイン線に対して、前記映像信号
を供給する前にプリチャージ信号を供給するプリチャー
ジ回路を有し、前記パルス電圧は、前記ゲート線ドライ
バに供給され、ゲート線へのゲート信号供給を制御する
書き込み許可信号によって制御され、前記逐次動作レベ
ルシフト回路は、ドレイン線に映像信号供給に先立って
プリチャージするプリチャージ信号を昇圧することをア
クティブマトリクス型表示装置である。
装置は、前記複数のドレイン線に対して、前記映像信号
を供給する前にプリチャージ信号を供給するプリチャー
ジ回路を有し、前記パルス電圧は、前記ゲート線ドライ
バに供給され、ゲート線へのゲート信号供給を制御する
書き込み許可信号によって制御され、前記逐次動作レベ
ルシフト回路は、ドレイン線に映像信号供給に先立って
プリチャージするプリチャージ信号を昇圧することをア
クティブマトリクス型表示装置である。
【0026】または、電源電圧と、前記レベルシフト回
路によって昇圧された前記制御信号のうちの少なくとも
1つが供給され、前記パルス電圧を前記逐次動作レベル
シフト回路に出力する電源供給制御回路を有するアクテ
ィブマトリクス型表示装置である。
路によって昇圧された前記制御信号のうちの少なくとも
1つが供給され、前記パルス電圧を前記逐次動作レベル
シフト回路に出力する電源供給制御回路を有するアクテ
ィブマトリクス型表示装置である。
【0027】さらに、前記電源供給制御回路には、電源
電圧と、前記ゲート線ドライバに供給され、ゲート線へ
のゲート信号供給を制御する書き込み許可信号とが供給
され、前記電源供給制御回路は、前記書き込み制御信号
がゲート線へのゲート信号供給を禁止している間だけ、
前記パルス電圧を出力するアクティブマトリクス型表示
装置である。
電圧と、前記ゲート線ドライバに供給され、ゲート線へ
のゲート信号供給を制御する書き込み許可信号とが供給
され、前記電源供給制御回路は、前記書き込み制御信号
がゲート線へのゲート信号供給を禁止している間だけ、
前記パルス電圧を出力するアクティブマトリクス型表示
装置である。
【0028】または、前記電源供給制御回路には、電源
電圧と、複数の前記制御信号が供給され、前記電源供給
制御回路は、前記複数の制御信号から所定のタイミング
で変化する電源供給許可信号を生成し、該電源供給許可
信号に応じてパルス電圧を出力するアクティブマトリク
ス型表示装置である。
電圧と、複数の前記制御信号が供給され、前記電源供給
制御回路は、前記複数の制御信号から所定のタイミング
で変化する電源供給許可信号を生成し、該電源供給許可
信号に応じてパルス電圧を出力するアクティブマトリク
ス型表示装置である。
【0029】さらに、前記電源供給制御回路には、電源
電圧と、前記ゲート線ドライバに供給されゲート線への
ゲート信号供給を制御する書き込み許可信号と、前記ド
レインドライバに供給され選択するドレイン線の切り替
えタイミングを制御する水平クロック信号とが供給さ
れ、前記電源供給許可信号を生成し、これに応じて前記
パルス電圧を出力し、前記逐次動作レベルシフト回路
は、前記ゲートドライバをスタートさせる水平スタート
信号を昇圧するアクティブマトリクス型表示装置であ
る。
電圧と、前記ゲート線ドライバに供給されゲート線への
ゲート信号供給を制御する書き込み許可信号と、前記ド
レインドライバに供給され選択するドレイン線の切り替
えタイミングを制御する水平クロック信号とが供給さ
れ、前記電源供給許可信号を生成し、これに応じて前記
パルス電圧を出力し、前記逐次動作レベルシフト回路
は、前記ゲートドライバをスタートさせる水平スタート
信号を昇圧するアクティブマトリクス型表示装置であ
る。
【0030】または、行方向に延在し複数配置されたゲ
ート線と、列方向に延在し複数配置されたドレイン線
と、前記複数のドレイン線のうち所定のドレイン線を順
次選択して映像信号を供給するドレイン線ドライバと、
前記複数のゲート線のうち所定のゲート線を順次選択し
てゲート信号を供給するゲート線ドライバと、前記ドレ
イン線ドライバと前記ゲート線ドライバとの交点に対応
して行列状に配置され、前記ゲート信号に応じて前記映
像信号を画素電極に供給する複数のスイッチング素子
と、前記複数のドレイン線に対し、前記映像信号を供給
する前にプリチャージ信号を供給するプリチャージ回路
とを有し、前記ドレイン線ドライバには、前記映像信
号、水平クロック信号、水平スタート信号が入力され、
前記ゲート線ドライバには、前記ゲート信号、書き込み
許可信号、垂直クロック信号、垂直スタート信号が入力
され、ドレイン線ドライバ及びゲート線ドライバに入力
される各種信号及び前記プリチャージ信号を昇圧する
し、少なくとも第1及び第2のレベルシフト回路を含む
レベルシフト回路を有するアクティブマトリクス型表示
装置において、電源電圧と、前記第1のレベルシフト回
路によって昇圧された第1の信号が入力され、前記第1
の信号の所定の期間だけ、所定の電圧を維持する電源電
圧であるパルス電圧を出力する電源供給制御回路を有
し、前記パルス電圧は、前記第2のレベルシフト回路に
入力され、前記第2のレベルシフト回路は、前記パルス
電圧が供給される期間のみ、第2の信号を昇圧するアク
ティブマトリクス型表示装置である。
ート線と、列方向に延在し複数配置されたドレイン線
と、前記複数のドレイン線のうち所定のドレイン線を順
次選択して映像信号を供給するドレイン線ドライバと、
前記複数のゲート線のうち所定のゲート線を順次選択し
てゲート信号を供給するゲート線ドライバと、前記ドレ
イン線ドライバと前記ゲート線ドライバとの交点に対応
して行列状に配置され、前記ゲート信号に応じて前記映
像信号を画素電極に供給する複数のスイッチング素子
と、前記複数のドレイン線に対し、前記映像信号を供給
する前にプリチャージ信号を供給するプリチャージ回路
とを有し、前記ドレイン線ドライバには、前記映像信
号、水平クロック信号、水平スタート信号が入力され、
前記ゲート線ドライバには、前記ゲート信号、書き込み
許可信号、垂直クロック信号、垂直スタート信号が入力
され、ドレイン線ドライバ及びゲート線ドライバに入力
される各種信号及び前記プリチャージ信号を昇圧する
し、少なくとも第1及び第2のレベルシフト回路を含む
レベルシフト回路を有するアクティブマトリクス型表示
装置において、電源電圧と、前記第1のレベルシフト回
路によって昇圧された第1の信号が入力され、前記第1
の信号の所定の期間だけ、所定の電圧を維持する電源電
圧であるパルス電圧を出力する電源供給制御回路を有
し、前記パルス電圧は、前記第2のレベルシフト回路に
入力され、前記第2のレベルシフト回路は、前記パルス
電圧が供給される期間のみ、第2の信号を昇圧するアク
ティブマトリクス型表示装置である。
【0031】さらに、前記第1の信号は前記書き込み許
可信号であり、前記第2の信号は前記プリチャージ信号
であるアクティブマトリクス型表示装置である。
可信号であり、前記第2の信号は前記プリチャージ信号
であるアクティブマトリクス型表示装置である。
【0032】または、行方向に延在し複数配置されたゲ
ート線と、列方向に延在し複数配置されたドレイン線
と、前記複数のドレイン線のうち所定のドレイン線を順
次選択して映像信号を供給するドレイン線ドライバと、
前記複数のゲート線のうち所定のゲート線を順次選択し
てゲート信号を供給するゲート線ドライバと、前記ドレ
イン線ドライバと前記ゲート線ドライバとの交点に対応
して行列状に配置され、前記ゲート信号に応じて前記映
像信号を画素電極に供給する複数のスイッチング素子と
を有し、前記ドレイン線ドライバには、前記映像信号、
水平クロック信号、水平スタート信号が入力され、前記
ゲート線ドライバには、前記ゲート信号、書き込み許可
信号、垂直クロック信号、垂直スタート信号が入力さ
れ、ドレイン線ドライバ及びゲート線ドライバに入力さ
れる各種信号を昇圧し、少なくとも第3乃至第5のレベ
ルシフト回路を含む複数のレベルシフト回路を有するア
クティブマトリクス型表示装置において、前記第3のレ
ベルシフト回路によって昇圧された第3の信号と、前記
第4のレベルシフト回路によって昇圧された第4の信号
が入力され、前記第3の信号及び前記第4の信号より、
所定の期間だけ、所定の電圧を維持する電源供給許可信
号を出力する供給許可信号生成回路と、電源電圧と、前
記電源供給許可信号が入力され、前記電源供給許可信号
の所定の期間だけ、所定の電圧を維持する電源電圧であ
るパルス電圧を出力する電源供給制御回路を有し、前記
パルス電圧は、前記第5のレベルシフト回路に入力さ
れ、前記第5のレベルシフト回路は、前記パルス電圧が
供給される期間のみ、第5の信号を昇圧するアクティブ
マトリクス型表示装置である。
ート線と、列方向に延在し複数配置されたドレイン線
と、前記複数のドレイン線のうち所定のドレイン線を順
次選択して映像信号を供給するドレイン線ドライバと、
前記複数のゲート線のうち所定のゲート線を順次選択し
てゲート信号を供給するゲート線ドライバと、前記ドレ
イン線ドライバと前記ゲート線ドライバとの交点に対応
して行列状に配置され、前記ゲート信号に応じて前記映
像信号を画素電極に供給する複数のスイッチング素子と
を有し、前記ドレイン線ドライバには、前記映像信号、
水平クロック信号、水平スタート信号が入力され、前記
ゲート線ドライバには、前記ゲート信号、書き込み許可
信号、垂直クロック信号、垂直スタート信号が入力さ
れ、ドレイン線ドライバ及びゲート線ドライバに入力さ
れる各種信号を昇圧し、少なくとも第3乃至第5のレベ
ルシフト回路を含む複数のレベルシフト回路を有するア
クティブマトリクス型表示装置において、前記第3のレ
ベルシフト回路によって昇圧された第3の信号と、前記
第4のレベルシフト回路によって昇圧された第4の信号
が入力され、前記第3の信号及び前記第4の信号より、
所定の期間だけ、所定の電圧を維持する電源供給許可信
号を出力する供給許可信号生成回路と、電源電圧と、前
記電源供給許可信号が入力され、前記電源供給許可信号
の所定の期間だけ、所定の電圧を維持する電源電圧であ
るパルス電圧を出力する電源供給制御回路を有し、前記
パルス電圧は、前記第5のレベルシフト回路に入力さ
れ、前記第5のレベルシフト回路は、前記パルス電圧が
供給される期間のみ、第5の信号を昇圧するアクティブ
マトリクス型表示装置である。
【0033】さらに、前記第3の信号は前記書き込み許
可信号であり、前記第4の信号は前記水平クロック信号
であり、前記第3の信号は前記水平スタート信号である
アクティブマトリクス型表示装置である。
可信号であり、前記第4の信号は前記水平クロック信号
であり、前記第3の信号は前記水平スタート信号である
アクティブマトリクス型表示装置である。
【0034】
【発明の実施の形態】まず、本発明の第1の実施形態に
ついて説明する。図1は、本発明の第1の実施形態にか
かるアクティブマトリクス型表示装置を示している。従
来と同様、液晶表示装置を例示し、従来と同様の構成に
ついては、同じ番号を付し、説明を省略する。
ついて説明する。図1は、本発明の第1の実施形態にか
かるアクティブマトリクス型表示装置を示している。従
来と同様、液晶表示装置を例示し、従来と同様の構成に
ついては、同じ番号を付し、説明を省略する。
【0035】ガラス基板上に各種回路が配置された表示
パネル100に、外部制御回路200が接続されてい
る。
パネル100に、外部制御回路200が接続されてい
る。
【0036】外部制御回路200は、表示パネル100
を動作させるための各種制御信号や映像信号、電源電圧
VDD等を表示パネル100に供給する。外部制御回路
300は、通常のCMOS回路であって、3Vの低電圧
で動作し、出力する制御信号も3Vの振幅である。
を動作させるための各種制御信号や映像信号、電源電圧
VDD等を表示パネル100に供給する。外部制御回路
300は、通常のCMOS回路であって、3Vの低電圧
で動作し、出力する制御信号も3Vの振幅である。
【0037】表示パネル100には、表示領域10と各
種周辺回路が配置されている。表示領域10には、行列
上に配置された複数の画素電極11、列方向に延びる複
数のドレイン線12と、行方向に延びる複数のゲート線
13が配置され、ドレイン線12とゲート線13のそれ
ぞれの交点に対応してTFT14が配置されている。T
FT14のドレインがドレイン線12に、ゲートがゲー
ト線13に、ソースが画素電極11にそれぞれ接続され
ている。図示しないが、各画素電極11には、それぞれ
RGBいずれかの原色のカラーフィルタが対応して配置
され、カラー表示を行う。
種周辺回路が配置されている。表示領域10には、行列
上に配置された複数の画素電極11、列方向に延びる複
数のドレイン線12と、行方向に延びる複数のゲート線
13が配置され、ドレイン線12とゲート線13のそれ
ぞれの交点に対応してTFT14が配置されている。T
FT14のドレインがドレイン線12に、ゲートがゲー
ト線13に、ソースが画素電極11にそれぞれ接続され
ている。図示しないが、各画素電極11には、それぞれ
RGBいずれかの原色のカラーフィルタが対応して配置
され、カラー表示を行う。
【0038】表示領域10の側辺には、ドレイン線ドラ
イバ21及びプリチャージ回路22が、ゲート線ドライ
バ23がそれぞれ配置されている。ドレイン線ドライバ
21、プリチャージ回路22、ゲート線ドライバ23
と、外部制御回路200との間には、それぞれ外部制御
回路200から出力される各種制御信号及び映像信号を
昇圧するレベルシフト回路30a乃至30fが接続され
ている。
イバ21及びプリチャージ回路22が、ゲート線ドライ
バ23がそれぞれ配置されている。ドレイン線ドライバ
21、プリチャージ回路22、ゲート線ドライバ23
と、外部制御回路200との間には、それぞれ外部制御
回路200から出力される各種制御信号及び映像信号を
昇圧するレベルシフト回路30a乃至30fが接続され
ている。
【0039】次に、アクティブマトリクス型表示装置の
動作について説明する。ゲート線ドライバ23は、ゲー
ト線13を順次選択してゲート信号CKVを印加する。
同時に、ゲート線ドライバ23は、ゲート線13にそれ
ぞれ接続されたゲート線ドライバ23内のスイッチ(図
示しない)に対して書き込み許可信号ENBを印加す
る。ゲート線ドライバ23内のスイッチに書き込み許可
信号ENBがHighレベルで印加されている間だけ、
選択されたゲート線13は、Highレベルのゲート信
号CKVを出力する。ゲート信号CKVは、Highレ
ベルになると、そのゲート線13に接続されたTFT1
4をオンする。そして、ゲート線ドライバ23は垂直ス
タート信号STVに応じて次のゲート線13に順次切り
替えて選択する。
動作について説明する。ゲート線ドライバ23は、ゲー
ト線13を順次選択してゲート信号CKVを印加する。
同時に、ゲート線ドライバ23は、ゲート線13にそれ
ぞれ接続されたゲート線ドライバ23内のスイッチ(図
示しない)に対して書き込み許可信号ENBを印加す
る。ゲート線ドライバ23内のスイッチに書き込み許可
信号ENBがHighレベルで印加されている間だけ、
選択されたゲート線13は、Highレベルのゲート信
号CKVを出力する。ゲート信号CKVは、Highレ
ベルになると、そのゲート線13に接続されたTFT1
4をオンする。そして、ゲート線ドライバ23は垂直ス
タート信号STVに応じて次のゲート線13に順次切り
替えて選択する。
【0040】ドレイン線ドライバ21は、複数のドレイ
ン線12から所定のドレイン線12を順次選択し、ドレ
イン線12、TFT14を通じて画素電極11にRGB
の映像信号を供給する。ドレイン線ドライバ21は一度
に1本もしくは複数本のドレイン線12を選択する。ド
レイン線ドライバ21は水平スタート信号STHによっ
て最初のドレイン線12に映像信号を供給し、水平クロ
ック信号CKHに応じて次のドレイン線12に順次切り
替えて映像信号を供給する。
ン線12から所定のドレイン線12を順次選択し、ドレ
イン線12、TFT14を通じて画素電極11にRGB
の映像信号を供給する。ドレイン線ドライバ21は一度
に1本もしくは複数本のドレイン線12を選択する。ド
レイン線ドライバ21は水平スタート信号STHによっ
て最初のドレイン線12に映像信号を供給し、水平クロ
ック信号CKHに応じて次のドレイン線12に順次切り
替えて映像信号を供給する。
【0041】プリチャージ回路22は、ドレイン線12
に映像信号が入力される前にプリチャージデータPCD
を供給し、選択されたゲート線13に接続された部分の
液晶が保持している電圧による影響を解消し、映像信号
による電圧の変化に対する液晶の反応を高める。なお、
このアクティブマトリクス型表示装置は、水平帰線期間
に、すべてのドレイン線12に対してプリチャージデー
タPCDを同時に印加しておく一括プリチャージ方式が
用いられている。
に映像信号が入力される前にプリチャージデータPCD
を供給し、選択されたゲート線13に接続された部分の
液晶が保持している電圧による影響を解消し、映像信号
による電圧の変化に対する液晶の反応を高める。なお、
このアクティブマトリクス型表示装置は、水平帰線期間
に、すべてのドレイン線12に対してプリチャージデー
タPCDを同時に印加しておく一括プリチャージ方式が
用いられている。
【0042】本実施形態が従来と異なる点は、電源電圧
VDD及びプリチャージ信号PCGを昇圧するレベルシ
フト回路30fが電源供給制御回路(図面では「CN
T」)32に接続されている点である。この電源供給制
御回路32は、書き込み許可信号ENB及び電源電圧V
DDに接続されており、書き込み許可信号ENBがLo
wレベルの期間のみ、電源電圧VDDを出力する。出力
された電源電圧VDDは、レベルシフト回路30fにお
いて、プリチャージ信号PCGを昇圧するのに使われ
る。
VDD及びプリチャージ信号PCGを昇圧するレベルシ
フト回路30fが電源供給制御回路(図面では「CN
T」)32に接続されている点である。この電源供給制
御回路32は、書き込み許可信号ENB及び電源電圧V
DDに接続されており、書き込み許可信号ENBがLo
wレベルの期間のみ、電源電圧VDDを出力する。出力
された電源電圧VDDは、レベルシフト回路30fにお
いて、プリチャージ信号PCGを昇圧するのに使われ
る。
【0043】従って、本実施形態にかかる表示装置で
は、書き込み許可信号ENBがLowレベルの期間の
み、プリチャージ信号PCGのレベルシフト回路30f
は、パルス電圧PVDが供給されるのとほぼ同時にプリ
チャージ信号PCGを昇圧する。逆に、プリチャージ信
号PCGを昇圧する期間以外は、パルス電圧PVDが供
給されないため、プリチャージ信号PCGのレベルシフ
ト回路30fの静消費電力を削減することができる。そ
の結果、本実施形態により、表示装置の消費電力を削減
することができる。
は、書き込み許可信号ENBがLowレベルの期間の
み、プリチャージ信号PCGのレベルシフト回路30f
は、パルス電圧PVDが供給されるのとほぼ同時にプリ
チャージ信号PCGを昇圧する。逆に、プリチャージ信
号PCGを昇圧する期間以外は、パルス電圧PVDが供
給されないため、プリチャージ信号PCGのレベルシフ
ト回路30fの静消費電力を削減することができる。そ
の結果、本実施形態により、表示装置の消費電力を削減
することができる。
【0044】次に、図2(a)を参照し、各レベルシフ
ト回路30の動作についてより詳しく説明する。本実施
形態のレベルシフト回路は、対向するトランジスタ間に
おける導通のバランスに応じて出力が変化する「バラン
スレベルシフト回路」である。入力される信号CLK1
及びCLK2は、極性が逆でタイミングが同じパルス信
号である。入力される電源電圧VDD1乃至3は、12
Vの電圧を印加する。CLK1は、配線300aを介し
て、Nチャネル型(以下、「N型」と称する。)トラン
ジスタ301nに接続されている。CLK2は、配線3
00bを介して、Pチャネル型(以下、「P型」と称す
る。)トランジスタ301p及びP型トランジスタ30
2pのゲートに接続されている。
ト回路30の動作についてより詳しく説明する。本実施
形態のレベルシフト回路は、対向するトランジスタ間に
おける導通のバランスに応じて出力が変化する「バラン
スレベルシフト回路」である。入力される信号CLK1
及びCLK2は、極性が逆でタイミングが同じパルス信
号である。入力される電源電圧VDD1乃至3は、12
Vの電圧を印加する。CLK1は、配線300aを介し
て、Nチャネル型(以下、「N型」と称する。)トラン
ジスタ301nに接続されている。CLK2は、配線3
00bを介して、Pチャネル型(以下、「P型」と称す
る。)トランジスタ301p及びP型トランジスタ30
2pのゲートに接続されている。
【0045】以下、CLK1に3V、CLK2に0Vの
信号が入力される場合を考える。CLK1は、配線30
0aを介して、N型トランジスタ301n及びN型トラ
ンジスタ302nのソースに3Vの電圧を印加する。C
LK2は、配線300bを介して、P型トランジスタ3
01pのゲートに0Vの電圧を印加する。すると、P型
トランジスタ301pは、VDD1から12Vの電圧が
印加されているので導通する。P型トランジスタ301
pに接続されているN型トランジスタ301nのゲート
にも、P型トランジスタ301pや配線の抵抗による影
響によって抑えられつつも、3Vよりも大きな電圧が印
加される。すでに、N型トランジスタ301nのソース
には、3V程度の電圧が印加されているため、N型トラ
ンジスタ301nも導通する。そして、各トランジスタ
301及び配線の抵抗による影響等によって、ノード3
03aを通過する電圧は8V程度で安定し、N型トラン
ジスタ304nのソースには、CLK2により、300
bを介して、0Vの電圧が印加されている。そのため、
ゲートの電圧は8V、ソースの電圧は0Vで、その差は
8Vとなるため、N型トランジスタ301nはよく導通
する。一方、P型トランジスタ302pは、そのソース
に、VDD2より12Vの電圧が印加されているため、
常に導通している。そのため、常に、N型トランジスタ
302nのゲートには、P型トランジスタ302pや配
線の抵抗によって抑えられつつも、3Vよりも大きな電
圧が印加されている。この例では、CLK1より、配線
300aを介して、N型トランジスタ302nのソース
に対し、3Vの電圧が印加されているので、N型トラン
ジスタ302nも導通する。そして、各トランジスタ3
02及び配線の抵抗による影響等によって、ノード30
3bを通過する電圧は8V程度で安定し、P型トランジ
スタ304pのゲートに8V程度の電圧を印加する。P
型トランジスタ304pのソースには、常に、VDD3
により、12Vの電圧が印加されている。そのため、ゲ
ートの電圧は8V、ソースの電圧は12Vで、その差は
4Vとなるため、P型トランジスタ301pは、N型ト
ランジスタ301nに比べると、弱く導通する。ノード
305からは、強く導通している方、即ち、ゲートとソ
ースとの電位差が大きい方のトランジスタ304の電圧
による影響を受けて、その電圧を出力する。そのため、
この例では、ゲートとソースとの電位差が8VであるN
型トランジスタ304nを導通する電圧0Vの信号が出
力される。そして、出力された信号は、インバータ30
6及びインバータ307によってその電圧を安定化され
た上で各周辺回路へ出力される。
信号が入力される場合を考える。CLK1は、配線30
0aを介して、N型トランジスタ301n及びN型トラ
ンジスタ302nのソースに3Vの電圧を印加する。C
LK2は、配線300bを介して、P型トランジスタ3
01pのゲートに0Vの電圧を印加する。すると、P型
トランジスタ301pは、VDD1から12Vの電圧が
印加されているので導通する。P型トランジスタ301
pに接続されているN型トランジスタ301nのゲート
にも、P型トランジスタ301pや配線の抵抗による影
響によって抑えられつつも、3Vよりも大きな電圧が印
加される。すでに、N型トランジスタ301nのソース
には、3V程度の電圧が印加されているため、N型トラ
ンジスタ301nも導通する。そして、各トランジスタ
301及び配線の抵抗による影響等によって、ノード3
03aを通過する電圧は8V程度で安定し、N型トラン
ジスタ304nのソースには、CLK2により、300
bを介して、0Vの電圧が印加されている。そのため、
ゲートの電圧は8V、ソースの電圧は0Vで、その差は
8Vとなるため、N型トランジスタ301nはよく導通
する。一方、P型トランジスタ302pは、そのソース
に、VDD2より12Vの電圧が印加されているため、
常に導通している。そのため、常に、N型トランジスタ
302nのゲートには、P型トランジスタ302pや配
線の抵抗によって抑えられつつも、3Vよりも大きな電
圧が印加されている。この例では、CLK1より、配線
300aを介して、N型トランジスタ302nのソース
に対し、3Vの電圧が印加されているので、N型トラン
ジスタ302nも導通する。そして、各トランジスタ3
02及び配線の抵抗による影響等によって、ノード30
3bを通過する電圧は8V程度で安定し、P型トランジ
スタ304pのゲートに8V程度の電圧を印加する。P
型トランジスタ304pのソースには、常に、VDD3
により、12Vの電圧が印加されている。そのため、ゲ
ートの電圧は8V、ソースの電圧は12Vで、その差は
4Vとなるため、P型トランジスタ301pは、N型ト
ランジスタ301nに比べると、弱く導通する。ノード
305からは、強く導通している方、即ち、ゲートとソ
ースとの電位差が大きい方のトランジスタ304の電圧
による影響を受けて、その電圧を出力する。そのため、
この例では、ゲートとソースとの電位差が8VであるN
型トランジスタ304nを導通する電圧0Vの信号が出
力される。そして、出力された信号は、インバータ30
6及びインバータ307によってその電圧を安定化され
た上で各周辺回路へ出力される。
【0046】このような「バランスレベルシフト回路」
では、原理的に静消費電力をなくすことはできない。従
って、レベルシフト回路の外部から、レベルシフト回路
への電源電圧の供給を制御し、必要のないときには電源
電圧の供給を停止するという本発明は、このような「バ
ランスレベルシフト回路」に適用することで特に顕著な
効果を奏する。
では、原理的に静消費電力をなくすことはできない。従
って、レベルシフト回路の外部から、レベルシフト回路
への電源電圧の供給を制御し、必要のないときには電源
電圧の供給を停止するという本発明は、このような「バ
ランスレベルシフト回路」に適用することで特に顕著な
効果を奏する。
【0047】次に、図2(b)を用いて電源供給制御回
路32について説明する。電源回路32は、電源電圧V
DDが供給され、かつ、書き込み許可信号ENBがHi
ghレベルで入力されたときのみ、パルス電圧PVDが
Highレベルで出力されるものであり、書き込み許可
信号ENBをゲートとし、電源電圧VDDをソースとし
て、パルス電圧PVDをドレインとするP型トランジス
タ308で構成することができる。
路32について説明する。電源回路32は、電源電圧V
DDが供給され、かつ、書き込み許可信号ENBがHi
ghレベルで入力されたときのみ、パルス電圧PVDが
Highレベルで出力されるものであり、書き込み許可
信号ENBをゲートとし、電源電圧VDDをソースとし
て、パルス電圧PVDをドレインとするP型トランジス
タ308で構成することができる。
【0048】なお、図2の各回路図に示したレベルシフ
ト回路及び電源供給制御回路の構成はそれぞれ一つの例
であり、本願の発明はもちろんこれに限られない。
ト回路及び電源供給制御回路の構成はそれぞれ一つの例
であり、本願の発明はもちろんこれに限られない。
【0049】図3は、各種制御信号の関係を示すタイミ
ングチャートである。水平クロック信号CKH及び書き
込み許可信号ENB及びプリチャージ信号PCGの関係
について説明する。プリチャージ信号PCGは、約64
μ秒の1水平走査期間中に約3μ秒だけ、電位がHig
hレベルになる信号である。プリチャージ信号PCGが
Highレベルになる期間内に、表示装置では、プリチ
ャージデータPCDがドレイン線に書き込まれる。
ングチャートである。水平クロック信号CKH及び書き
込み許可信号ENB及びプリチャージ信号PCGの関係
について説明する。プリチャージ信号PCGは、約64
μ秒の1水平走査期間中に約3μ秒だけ、電位がHig
hレベルになる信号である。プリチャージ信号PCGが
Highレベルになる期間内に、表示装置では、プリチ
ャージデータPCDがドレイン線に書き込まれる。
【0050】一方、書き込み許可信号ENBは、水平走
査期間終了後、次の水平走査期間に移るまでの水平クロ
ック信号CKHの5周期間、Lowレベルになる。書き
込み許可信号ENBがたち下がってLowレベルになる
水平クロック信号から1周期遅れて、水平クロック信号
CKHの3周期間、プリチャージ信号PCGが立ち上が
り、Highレベルになる。そして、プリチャージ信号
PCGが立ち下がる水平クロック信号から1周期遅れ
て、書き込み許可信号ENBが立ち上がり、Highレ
ベルになる。その後、水平走査期間中は、書き込み許可
信号ENBは立ち上がってHighレベルとなり、プリ
チャージ信号PCGは立ち下がってLowレベルにな
る。そして、水平走査期間が終わると、また書き込み許
可信号ENBが立ち下がってLowレベルになり、同様
の動作を繰り返す。この書き込み許可信号ENBがLo
wレベルの期間のみ、プリチャージ信号PCGを昇圧す
るレベルシフト回路30fを動作させ、それ以外のほと
んどの期間は、レベルシフト回路30fを動作させな
い。
査期間終了後、次の水平走査期間に移るまでの水平クロ
ック信号CKHの5周期間、Lowレベルになる。書き
込み許可信号ENBがたち下がってLowレベルになる
水平クロック信号から1周期遅れて、水平クロック信号
CKHの3周期間、プリチャージ信号PCGが立ち上が
り、Highレベルになる。そして、プリチャージ信号
PCGが立ち下がる水平クロック信号から1周期遅れ
て、書き込み許可信号ENBが立ち上がり、Highレ
ベルになる。その後、水平走査期間中は、書き込み許可
信号ENBは立ち上がってHighレベルとなり、プリ
チャージ信号PCGは立ち下がってLowレベルにな
る。そして、水平走査期間が終わると、また書き込み許
可信号ENBが立ち下がってLowレベルになり、同様
の動作を繰り返す。この書き込み許可信号ENBがLo
wレベルの期間のみ、プリチャージ信号PCGを昇圧す
るレベルシフト回路30fを動作させ、それ以外のほと
んどの期間は、レベルシフト回路30fを動作させな
い。
【0051】上述したように、本実施形態で、レベルシ
フト回路30に対するパルス電圧の供給を制御する書き
込み許可信号ENBは、プリチャージ信号PCGの立ち
上がり及び立ち下がりのタイミングと揃ってはおらず、
プリチャージ信号PCGのLowレベル期間が書き込み
許可信号ENBのLowレベル期間の中に収まるように
差が設けられている。これは、図2に示されるように、
各回路にはトランジスタやインバータが多数用いられて
おり、トランジスタやインバータは電圧が印加されてか
ら駆動するまでに微少な時間を必要とし、各ノードにお
いて電圧が安定するまでにも多少の時間がかかることか
ら、信号の遅延が発生するが、この信号の遅延による誤
差を吸収する役割を果たす。
フト回路30に対するパルス電圧の供給を制御する書き
込み許可信号ENBは、プリチャージ信号PCGの立ち
上がり及び立ち下がりのタイミングと揃ってはおらず、
プリチャージ信号PCGのLowレベル期間が書き込み
許可信号ENBのLowレベル期間の中に収まるように
差が設けられている。これは、図2に示されるように、
各回路にはトランジスタやインバータが多数用いられて
おり、トランジスタやインバータは電圧が印加されてか
ら駆動するまでに微少な時間を必要とし、各ノードにお
いて電圧が安定するまでにも多少の時間がかかることか
ら、信号の遅延が発生するが、この信号の遅延による誤
差を吸収する役割を果たす。
【0052】本実施形態の特徴的な点は、図3のタイミ
ングチャートにおける書き込み許可信号ENBとプリチ
ャージ信号PSGとのように、ある信号(以下、「第1
の信号」と称する。)が一定の電圧を維持する期間内
に、極性が2度反転する、即ち、パルスが立ち上がり立
ち下がる別の信号(以下、「第2の信号」と称する。)
が存在し、この第2の信号をレベルシフト回路により昇
圧する必要がある場合において、第1の信号と電源電圧
が入力され、第1の信号が一定の電圧を維持している間
にのみ、第2の信号を昇圧するレベルシフト回路に電源
電圧を供給する電源供給制御回路を設けることにより、
このレベルシフト回路において、第1の信号が一定の電
圧を維持する期間以外での静消費電力を削減することが
できる点である。第1の信号が一定の電圧を維持する期
間と、第2の信号の立ち上がってから立ち下がるまでの
期間の長さが近いほど、静消費電力削減の効果は大き
い。
ングチャートにおける書き込み許可信号ENBとプリチ
ャージ信号PSGとのように、ある信号(以下、「第1
の信号」と称する。)が一定の電圧を維持する期間内
に、極性が2度反転する、即ち、パルスが立ち上がり立
ち下がる別の信号(以下、「第2の信号」と称する。)
が存在し、この第2の信号をレベルシフト回路により昇
圧する必要がある場合において、第1の信号と電源電圧
が入力され、第1の信号が一定の電圧を維持している間
にのみ、第2の信号を昇圧するレベルシフト回路に電源
電圧を供給する電源供給制御回路を設けることにより、
このレベルシフト回路において、第1の信号が一定の電
圧を維持する期間以外での静消費電力を削減することが
できる点である。第1の信号が一定の電圧を維持する期
間と、第2の信号の立ち上がってから立ち下がるまでの
期間の長さが近いほど、静消費電力削減の効果は大き
い。
【0053】次に、本発明の第2の実施形態について説
明する。図4は、本発明の第2の実施形態にかかるアク
ティブマトリクス型表示装置を示している。従来と同様
の部分については、同じ番号を付し、説明を省略する。
明する。図4は、本発明の第2の実施形態にかかるアク
ティブマトリクス型表示装置を示している。従来と同様
の部分については、同じ番号を付し、説明を省略する。
【0054】本実施形態が従来及び第1の実施形態と異
なる点は、まず、供給許可信号生成回路(図面では「G
EN」)32が、入力された水平クロック信号CKH及
び書き込み許可信号ENBから、電源供給許可信号VE
NBを生成し、電源電圧VDDと共に、電源供給制御回
路32に入力し、次に、この電源供給制御回路32は、
電源供給許可信号VENBがHighレベルで入力され
る期間のみ、パルス電圧PVDをレベルシフト回路30
bに入力し、レベルシフト回路30bは、パルス電圧P
VDを使用して、水平スタート信号STHを昇圧すると
いう点である。
なる点は、まず、供給許可信号生成回路(図面では「G
EN」)32が、入力された水平クロック信号CKH及
び書き込み許可信号ENBから、電源供給許可信号VE
NBを生成し、電源電圧VDDと共に、電源供給制御回
路32に入力し、次に、この電源供給制御回路32は、
電源供給許可信号VENBがHighレベルで入力され
る期間のみ、パルス電圧PVDをレベルシフト回路30
bに入力し、レベルシフト回路30bは、パルス電圧P
VDを使用して、水平スタート信号STHを昇圧すると
いう点である。
【0055】供給許可信号生成回路33は、水平クロッ
ク信号CKH及び書き込み許可信号ENBが入力される
と、新たに電源供給許可信号VENBを生成して電源供
給制御回路32に供給する回路である。電源電圧VDD
及び電源供給許可信号VENBが入力される電源供給制
御回路32は、電源供給許可信号VENBがHighレ
ベルになる期間のみ、水平スタート信号STHのレベル
シフト回路にパルス電圧PVDを供給する。出力された
パルス電圧PVDは、レベルシフト回路30bにおい
て、水平スタート信号STHを昇圧するのに使われる。
ク信号CKH及び書き込み許可信号ENBが入力される
と、新たに電源供給許可信号VENBを生成して電源供
給制御回路32に供給する回路である。電源電圧VDD
及び電源供給許可信号VENBが入力される電源供給制
御回路32は、電源供給許可信号VENBがHighレ
ベルになる期間のみ、水平スタート信号STHのレベル
シフト回路にパルス電圧PVDを供給する。出力された
パルス電圧PVDは、レベルシフト回路30bにおい
て、水平スタート信号STHを昇圧するのに使われる。
【0056】図4に加え、図3のタイミングチャートを
参照しながら、電源供給許可信号VENBの生成につい
て説明する。ある水平クロックのパルスの立ち上がりと
同時に、書き込み許可信号ENBのパルスが立ち上が
る。それから水平クロックの8周期分遅れて、水平クロ
ック信号CKH及び書き込み許可信号ENBが入力され
た供給許可信号生成回路33において、電源供給許可信
号VENBが立ち上がる。そして、水平クロックの6周
期分の期間、電源供給許可信号VENBはHighレベ
ルを維持し、立ち下がる。これが繰り返されて電源供給
許可信号VENBが生成される。そして、電源供給許可
信号VENB及び電源電圧VDDが電源供給制御回路3
2に入力され、電源供給制御回路32は、電源供給許可
信号VENBがHighレベルになる期間にのみ、水平
スタート信号STHを昇圧するレベルシフト回路にパル
ス電圧PVDを供給する。
参照しながら、電源供給許可信号VENBの生成につい
て説明する。ある水平クロックのパルスの立ち上がりと
同時に、書き込み許可信号ENBのパルスが立ち上が
る。それから水平クロックの8周期分遅れて、水平クロ
ック信号CKH及び書き込み許可信号ENBが入力され
た供給許可信号生成回路33において、電源供給許可信
号VENBが立ち上がる。そして、水平クロックの6周
期分の期間、電源供給許可信号VENBはHighレベ
ルを維持し、立ち下がる。これが繰り返されて電源供給
許可信号VENBが生成される。そして、電源供給許可
信号VENB及び電源電圧VDDが電源供給制御回路3
2に入力され、電源供給制御回路32は、電源供給許可
信号VENBがHighレベルになる期間にのみ、水平
スタート信号STHを昇圧するレベルシフト回路にパル
ス電圧PVDを供給する。
【0057】なお、本実施形態では、水平スタート信号
STHを昇圧するレベルシフト回路を例示したが、本発
明はこれに限られず、他の信号を昇圧するレベルシフト
回路に対しても適用することができる。また、電源供給
許可信号VENBを生成するため、本実施形態では、水
平クロック信号CKH及び書き込み許可信号ENBを用
いたが、本発明はもちろんこれに限られず、例えば水平
クロック信号及びプリチャージ信号PSGを用いても構
わない。
STHを昇圧するレベルシフト回路を例示したが、本発
明はこれに限られず、他の信号を昇圧するレベルシフト
回路に対しても適用することができる。また、電源供給
許可信号VENBを生成するため、本実施形態では、水
平クロック信号CKH及び書き込み許可信号ENBを用
いたが、本発明はもちろんこれに限られず、例えば水平
クロック信号及びプリチャージ信号PSGを用いても構
わない。
【0058】本実施形態の特徴的な点は、第1の実施形
態のように、ある信号が一定の電圧を維持する期間内
に、パルスが立ち上がり立ち下がる信号が存在しない場
合でも、図3のタイミングチャートにおける水平クロッ
ク信号CKHのような、周期が短い信号(以下、「第3
の信号」と称する。)及び所定の期間だけ一定の電圧を
維持する別の信号(以下、「第4の信号」と称する。)
をもとに、新たに電源供給許可信号を生成し、電源供給
制御回路に供給する供給許可信号生成回路を設けること
によって、第1の実施形態における第1の信号の役割を
果たす電源供給制御信号を生成する点である。
態のように、ある信号が一定の電圧を維持する期間内
に、パルスが立ち上がり立ち下がる信号が存在しない場
合でも、図3のタイミングチャートにおける水平クロッ
ク信号CKHのような、周期が短い信号(以下、「第3
の信号」と称する。)及び所定の期間だけ一定の電圧を
維持する別の信号(以下、「第4の信号」と称する。)
をもとに、新たに電源供給許可信号を生成し、電源供給
制御回路に供給する供給許可信号生成回路を設けること
によって、第1の実施形態における第1の信号の役割を
果たす電源供給制御信号を生成する点である。
【0059】そして、電源供給制御回路は、第1の実施
形態と同様に、電源供給許可信号と電源電圧が入力さ
れ、電源供給許可信号が一定の電圧を維持している間に
のみ、別の信号(以下、「第5の信号」と称する。)を
昇圧するレベルシフト回路に電源電圧を供給する。これ
により、このレベルシフト回路において、電源供給許可
信号が一定の電圧を維持する期間以外での静消費電力を
削減する。
形態と同様に、電源供給許可信号と電源電圧が入力さ
れ、電源供給許可信号が一定の電圧を維持している間に
のみ、別の信号(以下、「第5の信号」と称する。)を
昇圧するレベルシフト回路に電源電圧を供給する。これ
により、このレベルシフト回路において、電源供給許可
信号が一定の電圧を維持する期間以外での静消費電力を
削減する。
【0060】さらに、本実施形態は、第3の信号の周期
の範囲内で電源供給許可信号を自由に生成することがで
き、電源供給許可信号が一定の電圧を維持する期間と、
第5の信号の立ち上がってから立ち下がるまでの期間の
長さを近づけることができるため、第1の実施形態より
も静消費電力削減の効果を高めることができる。
の範囲内で電源供給許可信号を自由に生成することがで
き、電源供給許可信号が一定の電圧を維持する期間と、
第5の信号の立ち上がってから立ち下がるまでの期間の
長さを近づけることができるため、第1の実施形態より
も静消費電力削減の効果を高めることができる。
【0061】なお、各実施形態において、レベルシフト
回路が内蔵されている表示パネルが例示されてきたが、
本発明のレベルシフト回路の位置は表示パネルに限られ
ず、例えば、レベルシフト回路が外部制御回路内に配置
されていても構わない。
回路が内蔵されている表示パネルが例示されてきたが、
本発明のレベルシフト回路の位置は表示パネルに限られ
ず、例えば、レベルシフト回路が外部制御回路内に配置
されていても構わない。
【0062】
【発明の効果】本発明は、レベルシフト回路を有するア
クティブマトリクス型表示装置において、電源電圧と、
レベルシフト回路のいずれかである第1のレベルシフト
回路によって昇圧された第1の信号が入力され、第1の
信号の所定の期間だけ、所定の電圧を維持する電源電圧
であるパルス電圧を出力する電源供給制御回路を有し、
パルス電圧が、第1のレベルシフト回路以外のレベルシ
フト回路のいずれかである第2のレベルシフト回路に入
力され、第2のレベルシフト回路にパルス電圧が供給さ
れている期間のみ、第2の信号が昇圧される構成とした
ことにより、第2のレベルシフト回路には、ほぼ第2の
信号を昇圧する期間にのみ、電源電圧が供給されること
になる。そのため、第2のレベルシフト回路の静消費電
力を削減することができる。
クティブマトリクス型表示装置において、電源電圧と、
レベルシフト回路のいずれかである第1のレベルシフト
回路によって昇圧された第1の信号が入力され、第1の
信号の所定の期間だけ、所定の電圧を維持する電源電圧
であるパルス電圧を出力する電源供給制御回路を有し、
パルス電圧が、第1のレベルシフト回路以外のレベルシ
フト回路のいずれかである第2のレベルシフト回路に入
力され、第2のレベルシフト回路にパルス電圧が供給さ
れている期間のみ、第2の信号が昇圧される構成とした
ことにより、第2のレベルシフト回路には、ほぼ第2の
信号を昇圧する期間にのみ、電源電圧が供給されること
になる。そのため、第2のレベルシフト回路の静消費電
力を削減することができる。
【0063】例えば、第1の信号が書き込み許可信号で
あり、第2の信号がプリチャージ信号であれば、書き込
み許可信号は、パルスが立ち上がる頻度が比較的少ない
ため、従来は常に供給されていた電圧が静消費電力とし
て、レベルシフト回路内で利用されることなく消費され
ていた。この信号を昇圧するレベルシフト回路に本発明
を適用すれば、静消費電力を大幅に削減することができ
る。さらに、第1の信号の所定の期間と、第2の信号を
昇圧する期間の長さが近いほど、静消費電力削減の効果
は大きい。
あり、第2の信号がプリチャージ信号であれば、書き込
み許可信号は、パルスが立ち上がる頻度が比較的少ない
ため、従来は常に供給されていた電圧が静消費電力とし
て、レベルシフト回路内で利用されることなく消費され
ていた。この信号を昇圧するレベルシフト回路に本発明
を適用すれば、静消費電力を大幅に削減することができ
る。さらに、第1の信号の所定の期間と、第2の信号を
昇圧する期間の長さが近いほど、静消費電力削減の効果
は大きい。
【0064】また、本発明は、レベルシフト回路を有す
るアクティブマトリクス型表示装置において、レベルシ
フト回路のいずれかである第3のレベルシフト回路によ
って昇圧された第3の信号と、第3のレベルシフト回路
以外のレベルシフト回路のいずれかである第4のレベル
シフト回路によって昇圧された第4の信号が入力され、
第3の信号及び第4の信号より、電源供給許可信号の所
定の期間だけ、所定の電圧を維持する電源電圧であるパ
ルス電圧を出力する電源供給制御回路を有し、パルス電
圧は、第3のレベルシフト回路及び第4のレベルシフト
回路以外のレベルシフト回路のいずれかである第5のレ
ベルシフト回路に入力され、前記パルス電圧が供給され
ている期間のみ、第5の信号が昇圧される構成としたこ
とにより、第5のレベルシフト回路には、第3の信号及
び第4の信号から、電源供給制御回路によって、第5の
信号を昇圧する期間だけ一定の電圧を保持する電源供給
許可信号を生成し、第5の信号を昇圧する期間にのみ、
電源電圧を供給することができるので、第5のレベルシ
フト回路の静消費電力を削減することができる。
るアクティブマトリクス型表示装置において、レベルシ
フト回路のいずれかである第3のレベルシフト回路によ
って昇圧された第3の信号と、第3のレベルシフト回路
以外のレベルシフト回路のいずれかである第4のレベル
シフト回路によって昇圧された第4の信号が入力され、
第3の信号及び第4の信号より、電源供給許可信号の所
定の期間だけ、所定の電圧を維持する電源電圧であるパ
ルス電圧を出力する電源供給制御回路を有し、パルス電
圧は、第3のレベルシフト回路及び第4のレベルシフト
回路以外のレベルシフト回路のいずれかである第5のレ
ベルシフト回路に入力され、前記パルス電圧が供給され
ている期間のみ、第5の信号が昇圧される構成としたこ
とにより、第5のレベルシフト回路には、第3の信号及
び第4の信号から、電源供給制御回路によって、第5の
信号を昇圧する期間だけ一定の電圧を保持する電源供給
許可信号を生成し、第5の信号を昇圧する期間にのみ、
電源電圧を供給することができるので、第5のレベルシ
フト回路の静消費電力を削減することができる。
【0065】例えば、第3の信号が書き込み許可信号
で、第4の信号が水平クロック信号で、第5の信号が水
平スタート信号であれば、供給許可信号許可回路は、パ
ルスが立ち上がる頻度が比較的低く、周期も水平クロッ
ク信号よりも長い書き込み許可信号を基準として、1周
期が短い水平クロック信号を利用して遅延させるなどの
方法によって、ほぼ水平スタート信号に近い期間である
電源供給許可信号を生成・出力することができる。そし
て、電源供給制御回路は、この電源供給許可信号及び電
源電圧が入力され、パルス電圧を生成し、出力する。パ
ルス電圧は、ほぼ水平スタート信号に近い期間、水平ス
タート信号を昇圧するレベルシフト回路に入力され、水
平スタート信号を昇圧する。水平スタート信号も、パル
スが立ち上がる頻度が比較的少ないため、従来は常に供
給されていた電圧がほとんど静消費電力として消費され
ていた。よって、この信号を昇圧するレベルシフト回路
に本発明を適用すれば、静消費電力を大幅に削減するこ
とができる。この場合、第3の信号の周期の範囲内で電
源供給許可信号を自由に生成することができ、電源供給
許可信号が一定の電圧を維持する期間と、第5の信号の
立ち上がってから立ち下がるまでの期間の長さを近づけ
ることができるため、さらに静消費電力削減効果を高め
ることができる。
で、第4の信号が水平クロック信号で、第5の信号が水
平スタート信号であれば、供給許可信号許可回路は、パ
ルスが立ち上がる頻度が比較的低く、周期も水平クロッ
ク信号よりも長い書き込み許可信号を基準として、1周
期が短い水平クロック信号を利用して遅延させるなどの
方法によって、ほぼ水平スタート信号に近い期間である
電源供給許可信号を生成・出力することができる。そし
て、電源供給制御回路は、この電源供給許可信号及び電
源電圧が入力され、パルス電圧を生成し、出力する。パ
ルス電圧は、ほぼ水平スタート信号に近い期間、水平ス
タート信号を昇圧するレベルシフト回路に入力され、水
平スタート信号を昇圧する。水平スタート信号も、パル
スが立ち上がる頻度が比較的少ないため、従来は常に供
給されていた電圧がほとんど静消費電力として消費され
ていた。よって、この信号を昇圧するレベルシフト回路
に本発明を適用すれば、静消費電力を大幅に削減するこ
とができる。この場合、第3の信号の周期の範囲内で電
源供給許可信号を自由に生成することができ、電源供給
許可信号が一定の電圧を維持する期間と、第5の信号の
立ち上がってから立ち下がるまでの期間の長さを近づけ
ることができるため、さらに静消費電力削減効果を高め
ることができる。
【0066】上記のように、本発明は、レベルシフト回
路における静消費電力を削減することによって、アクテ
ィブマトリクス型表示装置の低消費電力化を実現するこ
とができる。
路における静消費電力を削減することによって、アクテ
ィブマトリクス型表示装置の低消費電力化を実現するこ
とができる。
【図1】本発明の第1の実施形態のアクティブマトリク
ス型表示装置の概念図である。
ス型表示装置の概念図である。
【図2】レベルシフト回路の回路図及び電源供給制御回
路の回路図である。
路の回路図である。
【図3】本発明の表示装置の各制御信号のタイミングチ
ャートである。
ャートである。
【図4】本発明の第2の実施形態のアクティブマトリク
ス型表示装置の概念図である。
ス型表示装置の概念図である。
【図5】従来のアクティブマトリクス型表示装置の概念
図である。
図である。
【図6】ドレイン線ドライバの回路図である。
【図7】従来の表示装置の各制御信号のタイミングチャ
ートである。
ートである。
【符号の説明】
10:表示領域
11:画素電極
12:ドレイン線
13:ゲート線
14:TFT
21:ドレイン線ドライバ
22:プリチャージ回路
23:ゲート線ドライバ
24:スキャナ
25:RGB選択回路
26:シフトレジスタ
27:ドレイン線選択TFT
30a〜30f:レベルシフト回路
31:データ線
32:電源供給制御回路(CNT)
33:供給許可新合成正解路(GEN)
100:表示パネル
200:外部制御回路
300a,300b:配線
301n,302n,304n:Nチャネル型トランジ
スタ 301p,302p,304p:Pチャネル型トランジ
スタ 303a,303b,305:ノード 306,307:インバータ
スタ 301p,302p,304p:Pチャネル型トランジ
スタ 303a,303b,305:ノード 306,307:インバータ
フロントページの続き
(51)Int.Cl.7 識別記号 FI テーマコート゛(参考)
G09G 3/20 G09G 3/20 612G
621 621L
(72)発明者 筒井 雄介
大阪府守口市京阪本通2丁目5番5号 三
洋電機株式会社内
Fターム(参考) 2H092 GA59 JA24 NA26 PA06
2H093 NA16 NC01 NC16 NC22 NC26
NC27 NC34 ND39
5C006 BB16 BC03 BC11 BC20 BF03
BF46 FA47
5C080 AA10 BB05 DD26 FF11 JJ02
JJ03 JJ04 KK07 KK47
Claims (11)
- 【請求項1】 行方向に延在し複数配置されたゲート線
と、列方向に延在し複数配置されたドレイン線と、前記
複数のドレイン線のうち所定のドレイン線を順次選択し
て映像信号を供給するドレイン線ドライバと、前記複数
のゲート線のうち所定のゲート線を順次選択してゲート
信号を供給するゲート線ドライバと、前記ドレイン線ド
ライバと前記ゲート線ドライバとの交点に対応して行列
状に配置され、前記ゲート信号に応じて前記映像信号を
画素電極に供給する複数のスイッチング素子と、を有す
るアクティブマトリクス型表示装置において、前記ゲー
ト線ドライバ及び前記ドレイン線ドライバに供給される
複数の制御信号をそれぞれ昇圧する複数のレベルシフト
回路を有し、前記レベルシフト回路の少なくとも一つ
は、当該レベルシフト回路が昇圧する制御信号に応じた
所定の期間にのみ、動作する逐次動作レベルシフト回路
であることを特徴とするアクティブマトリクス型表示装
置。 - 【請求項2】 前記逐次レベルシフト回路は前記パルス
電圧が供給されている期間のみ、前記パルス電圧が供給
され、該パルス電圧は、別の前記レベルシフト回路によ
って昇圧され、前記ドレイン線ドライバもしくは/及び
ゲート線ドライバに供給されることを特徴とする請求項
1に記載のアクティブマトリクス型表示装置。 - 【請求項3】 前記アクティブマトリクス型表示装置
は、前記複数のドレイン線に対して、前記映像信号を供
給する前にプリチャージ信号を供給するプリチャージ回
路を有し、前記パルス電圧は、前記ゲート線ドライバに
供給され、ゲート線へのゲート信号供給を制御する書き
込み許可信号によって制御され、前記逐次動作レベルシ
フト回路は、ドレイン線に映像信号供給に先立ってプリ
チャージするプリチャージ信号を昇圧することを特徴と
する請求項2に記載のアクティブマトリクス型表示装
置。 - 【請求項4】 電源電圧と、前記レベルシフト回路によ
って昇圧された前記制御信号のうちの少なくとも1つが
供給され、前記パルス電圧を前記逐次動作レベルシフト
回路に出力する電源供給制御回路を有することを特徴と
する請求項1に記載のアクティブマトリクス型表示装
置。 - 【請求項5】 前記電源供給制御回路には、電源電圧
と、前記ゲート線ドライバに供給され、ゲート線へのゲ
ート信号供給を制御する書き込み許可信号とが供給さ
れ、前記電源供給制御回路は、前記書き込み制御信号が
ゲート線へのゲート信号供給を禁止している間だけ、前
記パルス電圧を出力することを特徴とする請求項4に記
載のアクティブマトリクス型表示装置。 - 【請求項6】 前記電源供給制御回路には、電源電圧
と、複数の前記制御信号が供給され、前記電源供給制御
回路は、前記複数の制御信号から所定のタイミングで変
化する電源供給許可信号を生成し、該電源供給許可信号
に応じてパルス電圧を出力することを特徴とする請求項
4に記載のアクティブマトリクス型表示装置。 - 【請求項7】 前記電源供給制御回路には、電源電圧
と、前記ゲート線ドライバに供給されゲート線へのゲー
ト信号供給を制御する書き込み許可信号と、前記ドレイ
ンドライバに供給され選択するドレイン線の切り替えタ
イミングを制御する水平クロック信号とが供給され、前
記電源供給許可信号を生成し、これに応じて前記パルス
電圧を出力し、前記逐次動作レベルシフト回路は、前記
ゲートドライバをスタートさせる水平スタート信号を昇
圧することを特徴とする請求項6に記載のアクティブマ
トリクス型表示装置。 - 【請求項8】 行方向に延在し複数配置されたゲート線
と、列方向に延在し複数配置されたドレイン線と、前記
複数のドレイン線のうち所定のドレイン線を順次選択し
て映像信号を供給するドレイン線ドライバと、前記複数
のゲート線のうち所定のゲート線を順次選択してゲート
信号を供給するゲート線ドライバと、前記ドレイン線ド
ライバと前記ゲート線ドライバとの交点に対応して行列
状に配置され、前記ゲート信号に応じて前記映像信号を
画素電極に供給する複数のスイッチング素子と、前記複
数のドレイン線に対し、前記映像信号を供給する前にプ
リチャージ信号を供給するプリチャージ回路とを有し、
前記ドレイン線ドライバには、前記映像信号、水平クロ
ック信号、水平スタート信号が入力され、前記ゲート線
ドライバには、前記ゲート信号、書き込み許可信号、垂
直クロック信号、垂直スタート信号が入力され、ドレイ
ン線ドライバ及びゲート線ドライバに入力される各種信
号及び前記プリチャージ信号を昇圧するし、少なくとも
第1及び第2のレベルシフト回路を含むレベルシフト回
路を有するアクティブマトリクス型表示装置において、
電源電圧と、前記第1のレベルシフト回路によって昇圧
された第1の信号が入力され、前記第1の信号の所定の
期間だけ、所定の電圧を維持する電源電圧であるパルス
電圧を出力する電源供給制御回路を有し、前記パルス電
圧は、前記第2のレベルシフト回路に入力され、前記第
2のレベルシフト回路は、前記パルス電圧が供給される
期間のみ、第2の信号を昇圧することを特徴とするアク
ティブマトリクス型表示装置。 - 【請求項9】 前記第1の信号は前記書き込み許可信号
であり、前記第2の信号は前記プリチャージ信号である
請求項8記載のアクティブマトリクス型表示装置。 - 【請求項10】 行方向に延在し複数配置されたゲート
線と、列方向に延在し複数配置されたドレイン線と、前
記複数のドレイン線のうち所定のドレイン線を順次選択
して映像信号を供給するドレイン線ドライバと、前記複
数のゲート線のうち所定のゲート線を順次選択してゲー
ト信号を供給するゲート線ドライバと、前記ドレイン線
ドライバと前記ゲート線ドライバとの交点に対応して行
列状に配置され、前記ゲート信号に応じて前記映像信号
を画素電極に供給する複数のスイッチング素子とを有
し、前記ドレイン線ドライバには、前記映像信号、水平
クロック信号、水平スタート信号が入力され、前記ゲー
ト線ドライバには、前記ゲート信号、書き込み許可信
号、垂直クロック信号、垂直スタート信号が入力され、
ドレイン線ドライバ及びゲート線ドライバに入力される
各種信号を昇圧し、少なくとも第3乃至第5のレベルシ
フト回路を含む複数のレベルシフト回路を有するアクテ
ィブマトリクス型表示装置において、前記第3のレベル
シフト回路によって昇圧された第3の信号と、前記第4
のレベルシフト回路によって昇圧された第4の信号が入
力され、前記第3の信号及び前記第4の信号より、所定
の期間だけ、所定の電圧を維持する電源供給許可信号を
出力する供給許可信号生成回路と、電源電圧と、前記電
源供給許可信号が入力され、前記電源供給許可信号の所
定の期間だけ、所定の電圧を維持する電源電圧であるパ
ルス電圧を出力する電源供給制御回路を有し、前記パル
ス電圧は、前記第5のレベルシフト回路に入力され、前
記第5のレベルシフト回路は、前記パルス電圧が供給さ
れる期間のみ、第5の信号を昇圧することを特徴とする
アクティブマトリクス型表示装置。 - 【請求項11】 前記第3の信号は前記書き込み許可信
号であり、前記第4の信号は前記水平クロック信号であ
り、前記第3の信号は前記水平スタート信号である請求
項10記載のアクティブマトリクス型表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001301919A JP2003108086A (ja) | 2001-09-28 | 2001-09-28 | アクティブマトリクス型表示装置。 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001301919A JP2003108086A (ja) | 2001-09-28 | 2001-09-28 | アクティブマトリクス型表示装置。 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003108086A true JP2003108086A (ja) | 2003-04-11 |
Family
ID=19122257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001301919A Pending JP2003108086A (ja) | 2001-09-28 | 2001-09-28 | アクティブマトリクス型表示装置。 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003108086A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093028A (ja) * | 2003-09-19 | 2005-04-07 | Sharp Corp | レベルシフタ及びそれを用いた表示装置 |
| JP2007322649A (ja) * | 2006-05-31 | 2007-12-13 | Hitachi Displays Ltd | 画像表示装置 |
| US7864141B2 (en) * | 2004-06-22 | 2011-01-04 | Samsung Electronics Co., Ltd. | Display device and a driving method thereof |
-
2001
- 2001-09-28 JP JP2001301919A patent/JP2003108086A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005093028A (ja) * | 2003-09-19 | 2005-04-07 | Sharp Corp | レベルシフタ及びそれを用いた表示装置 |
| US7864141B2 (en) * | 2004-06-22 | 2011-01-04 | Samsung Electronics Co., Ltd. | Display device and a driving method thereof |
| JP2007322649A (ja) * | 2006-05-31 | 2007-12-13 | Hitachi Displays Ltd | 画像表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8242971B2 (en) | Display device and method of driving the same | |
| JP5372268B2 (ja) | 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法 | |
| JP4480944B2 (ja) | シフトレジスタおよびそれを用いる表示装置 | |
| US7319453B2 (en) | Image display apparatus having plurality of pixels arranged in rows and columns | |
| KR101252572B1 (ko) | 액정표시장치의 게이트구동회로 및 그 구동방법 | |
| US20100245305A1 (en) | Display driving circuit, display device, and display driving method | |
| CN111710281A (zh) | 一种移位寄存器、其驱动方法及栅极驱动电路、显示装置 | |
| JP2010186537A (ja) | シフトレジスタ駆動方法並びにシフトレジスタ及びこれを備える液晶表示装置 | |
| JP2002313093A (ja) | シフトレジスタ、駆動回路、電極基板及び平面表示装置 | |
| JPH1130974A (ja) | 液晶表示装置の駆動制御用半導体装置および液晶表示装置 | |
| US20190108810A1 (en) | Shift register and display device provided with same | |
| CN101093299A (zh) | 液晶显示器件及其驱动方法 | |
| JP2008140490A (ja) | シフトレジスタ、走査線駆動回路、電気光学装置及び電子機器 | |
| KR102769213B1 (ko) | 게이트 구동 회로 및 이를 이용한 표시 장치 | |
| US20200394976A1 (en) | Scanning signal line drive circuit and display device provided with same | |
| JP4204204B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2002311911A (ja) | アクティブマトリクス型表示装置 | |
| JP2002311901A (ja) | 表示装置 | |
| JP2003108086A (ja) | アクティブマトリクス型表示装置。 | |
| US7038650B2 (en) | Display device | |
| US20050206640A1 (en) | Image display panel and level shifter | |
| JP4763371B2 (ja) | 表示装置 | |
| JP2007286266A (ja) | 表示駆動装置、平面表示装置及び表示駆動方法 | |
| KR20230102585A (ko) | 게이트 구동 회로 및 이를 이용한 표시 장치 | |
| JP4777004B2 (ja) | シフトレジスタ及び平面表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051226 |