JP2003110023A - 容量素子及びその製造方法 - Google Patents
容量素子及びその製造方法Info
- Publication number
- JP2003110023A JP2003110023A JP2001299816A JP2001299816A JP2003110023A JP 2003110023 A JP2003110023 A JP 2003110023A JP 2001299816 A JP2001299816 A JP 2001299816A JP 2001299816 A JP2001299816 A JP 2001299816A JP 2003110023 A JP2003110023 A JP 2003110023A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- opening
- capacitive element
- film
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 半導体集積回路装置などに用いられる容量素
子及びその製造方法に関し、容量値の制御性及び信頼性
の高い容量素子及びその製造方法を提供する。 【解決手段】 基板１０上に形成された下部電極１２
と、下部電極１２上に開口部２４を有する絶縁膜１６
と、開口部２４内の下部電極１２上に形成され、開口部
２４の周縁部における膜厚が開口部の中央部における膜
厚よりも厚いキャパシタ絶縁膜３０と、キャパシタ絶縁
膜３０上に形成された上部電極３２とを有する。これに
より、キャパシタ絶縁膜のカバレッジに起因する開口部
２４周縁部における絶縁耐圧やストレス耐性の劣化を抑
制することができる。
子及びその製造方法に関し、容量値の制御性及び信頼性
の高い容量素子及びその製造方法を提供する。 【解決手段】 基板１０上に形成された下部電極１２
と、下部電極１２上に開口部２４を有する絶縁膜１６
と、開口部２４内の下部電極１２上に形成され、開口部
２４の周縁部における膜厚が開口部の中央部における膜
厚よりも厚いキャパシタ絶縁膜３０と、キャパシタ絶縁
膜３０上に形成された上部電極３２とを有する。これに
より、キャパシタ絶縁膜のカバレッジに起因する開口部
２４周縁部における絶縁耐圧やストレス耐性の劣化を抑
制することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、通信用の半導体集
積回路装置などに用いられる容量素子及びその製造方法
に関する。
積回路装置などに用いられる容量素子及びその製造方法
に関する。
【０００２】
【従来の技術】通信用の半導体集積回路装置では、面積
が大きい大容量の容量素子が多数用いられる。このた
め、容量素子の耐圧歩留まりや信頼性を如何にして高め
るかが極めて重要である。
が大きい大容量の容量素子が多数用いられる。このた
め、容量素子の耐圧歩留まりや信頼性を如何にして高め
るかが極めて重要である。
【０００３】通信用の半導体集積回路装置に用いられて
いる従来の容量素子の製造方法について図１４及び図１
５を用いて説明する。
いる従来の容量素子の製造方法について図１４及び図１
５を用いて説明する。
【０００４】まず、基板１００上に、例えばＡｕ（金）
膜を堆積してパターニングし、下部電極１０２を形成す
る（図１４（ａ））。
膜を堆積してパターニングし、下部電極１０２を形成す
る（図１４（ａ））。
【０００５】次いで、下部電極１０２が形成された基板
１００上に、配線カバー膜とキャパシタ絶縁膜とを兼ね
るシリコン窒化膜１０４を形成する（図１４（ｂ））。
１００上に、配線カバー膜とキャパシタ絶縁膜とを兼ね
るシリコン窒化膜１０４を形成する（図１４（ｂ））。
【０００６】次いで、シリコン窒化膜１０４上に、ベン
ゾシクロブテン（以下、ＢＣＢともいう）膜やポリイミ
ド（以下、ＰＩともいう）よりなる層間絶縁膜１０６を
形成する。
ゾシクロブテン（以下、ＢＣＢともいう）膜やポリイミ
ド（以下、ＰＩともいう）よりなる層間絶縁膜１０６を
形成する。
【０００７】次いで、層間絶縁膜１０６上にシリコン窒
化膜１０８を堆積してパターニングする（図１４
（ｃ））。
化膜１０８を堆積してパターニングする（図１４
（ｃ））。
【０００８】次いで、シリコン窒化膜１０８をマスクと
して層間絶縁膜１０６をエッチングし、シリコン窒化膜
１０４に達する開口部１１０を形成する（図１５
（ａ））。なお、層間絶縁膜１０６のエッチングには、
例えば、酸素ガスに微量のフッ素系ガスを添加したガス
を用いたプラズマエッチングを用いる。また、プラズマ
エッチングの後、エッチング時に発生したシリコン残渣
の除去処理として、弗酸系の薬液を用いたウェット処理
を行う。
して層間絶縁膜１０６をエッチングし、シリコン窒化膜
１０４に達する開口部１１０を形成する（図１５
（ａ））。なお、層間絶縁膜１０６のエッチングには、
例えば、酸素ガスに微量のフッ素系ガスを添加したガス
を用いたプラズマエッチングを用いる。また、プラズマ
エッチングの後、エッチング時に発生したシリコン残渣
の除去処理として、弗酸系の薬液を用いたウェット処理
を行う。
【０００９】次いで、開口部１１０内に露出したシリコ
ン窒化膜１０４上に、層間絶縁膜１０６上に延在して形
成された上部電極１１２を形成する（図１５（ｂ））。
ン窒化膜１０４上に、層間絶縁膜１０６上に延在して形
成された上部電極１１２を形成する（図１５（ｂ））。
【００１０】こうして、下部電極１０２と、シリコン窒
化膜１０４よりなるキャパシタ絶縁膜と、上部電極１１
２とを有する容量素子が形成されていた。
化膜１０４よりなるキャパシタ絶縁膜と、上部電極１１
２とを有する容量素子が形成されていた。
【００１１】
【発明が解決しようとする課題】しかしながら、上記従
来の容量素子の製造方法では、層間絶縁膜１０６をエッ
チングして開口部１１０を形成する際に、下地のシリコ
ン窒化膜１０４がエッチング雰囲気に曝される。また、
層間絶縁膜１０６のエッチングでは膜厚ばらつき等を考
慮して所定のオーバーエッチングが行われる。
来の容量素子の製造方法では、層間絶縁膜１０６をエッ
チングして開口部１１０を形成する際に、下地のシリコ
ン窒化膜１０４がエッチング雰囲気に曝される。また、
層間絶縁膜１０６のエッチングでは膜厚ばらつき等を考
慮して所定のオーバーエッチングが行われる。
【００１２】このため、層間絶縁膜１０６のエッチング
の際にシリコン窒化膜１０４がダメージを受けて分布を
もった膜べりを生じ、或いは膜自体に損傷を受け、精度
及び信頼性の高い容量素子を形成することが困難であっ
た。
の際にシリコン窒化膜１０４がダメージを受けて分布を
もった膜べりを生じ、或いは膜自体に損傷を受け、精度
及び信頼性の高い容量素子を形成することが困難であっ
た。
【００１３】本発明の目的は、容量値の制御性及び信頼
性の高い容量素子及びその製造方法を提供することにあ
る。
性の高い容量素子及びその製造方法を提供することにあ
る。
【００１４】
【課題を解決するための手段】上記目的は、基板上に形
成された下部電極と、前記下部電極が形成された前記基
板上に形成され、前記下部電極上に開口部を有する絶縁
膜と、前記開口部内の前記下部電極上に形成され、前記
開口部の周縁部における膜厚が前記開口部の中央部にお
ける膜厚よりも厚いキャパシタ絶縁膜と、前記キャパシ
タ絶縁膜上に形成された上部電極とを有することを特徴
とする容量素子によって達成される。
成された下部電極と、前記下部電極が形成された前記基
板上に形成され、前記下部電極上に開口部を有する絶縁
膜と、前記開口部内の前記下部電極上に形成され、前記
開口部の周縁部における膜厚が前記開口部の中央部にお
ける膜厚よりも厚いキャパシタ絶縁膜と、前記キャパシ
タ絶縁膜上に形成された上部電極とを有することを特徴
とする容量素子によって達成される。
【００１５】また、上記目的は、基板上に形成された下
部電極と、前記下部電極が形成された前記基板上に形成
され、前記下部電極上に第１の開口部を有する第１の絶
縁膜と、前記第１の絶縁膜上に形成され、前記第１の開
口部が形成された領域に第２の開口部を有する第２の絶
縁膜と、前記開口部内の前記下部電極上に形成され、前
記第２の絶縁膜上に延在するキャパシタ絶縁膜と、前記
キャパシタ絶縁膜上に形成された上部電極とを有するこ
とを特徴とする容量素子によっても達成される。
部電極と、前記下部電極が形成された前記基板上に形成
され、前記下部電極上に第１の開口部を有する第１の絶
縁膜と、前記第１の絶縁膜上に形成され、前記第１の開
口部が形成された領域に第２の開口部を有する第２の絶
縁膜と、前記開口部内の前記下部電極上に形成され、前
記第２の絶縁膜上に延在するキャパシタ絶縁膜と、前記
キャパシタ絶縁膜上に形成された上部電極とを有するこ
とを特徴とする容量素子によっても達成される。
【００１６】また、上記の容量素子において、前記第２
の開口部は前記第１の開口部よりも広く、前記第２の開
口部の周縁部に前記第１の絶縁膜の上面が露出するよう
にしてもよい。
の開口部は前記第１の開口部よりも広く、前記第２の開
口部の周縁部に前記第１の絶縁膜の上面が露出するよう
にしてもよい。
【００１７】また、上記の容量素子において、前記第２
の開口部が形成された領域の前記第１の絶縁膜の膜厚
が、前記第２の絶縁膜下の前記第１の絶縁膜の膜厚より
も薄くなるようにしてもよい。
の開口部が形成された領域の前記第１の絶縁膜の膜厚
が、前記第２の絶縁膜下の前記第１の絶縁膜の膜厚より
も薄くなるようにしてもよい。
【００１８】また、上記の容量素子において、前記第１
の開口部及び前記第２の開口部は、前記下部電極が形成
された領域を包含する領域に形成されており、前記下部
電極の側壁部分に、前記第１の絶縁膜と同一の絶縁膜に
より構成され、前記第１の絶縁膜と離間して形成された
側壁絶縁膜を更に有するようにしてもよい。
の開口部及び前記第２の開口部は、前記下部電極が形成
された領域を包含する領域に形成されており、前記下部
電極の側壁部分に、前記第１の絶縁膜と同一の絶縁膜に
より構成され、前記第１の絶縁膜と離間して形成された
側壁絶縁膜を更に有するようにしてもよい。
【００１９】また、上記の容量素子において、前記第１
の絶縁膜は、前記下部電極が形成された領域とは異なる
領域の前記基板上に形成された配線又は電極を被覆する
カバー絶縁膜であるようにしてもよい。
の絶縁膜は、前記下部電極が形成された領域とは異なる
領域の前記基板上に形成された配線又は電極を被覆する
カバー絶縁膜であるようにしてもよい。
【００２０】また、上記目的は、基板上に下部電極を形
成する工程と、前記下部電極が形成された前記基板上に
第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に
第２の絶縁膜を形成する工程と、前記第１の絶縁膜及び
前記第２の絶縁膜に、前記下部電極に達する開口部を形
成する工程と、前記下部電極上に、前記第２の絶縁膜上
に延在するようにキャパシタ絶縁膜を形成する工程と、
前記キャパシタ絶縁膜上に上部電極を形成する工程とを
有することを特徴とする容量素子の製造方法によっても
達成される。
成する工程と、前記下部電極が形成された前記基板上に
第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に
第２の絶縁膜を形成する工程と、前記第１の絶縁膜及び
前記第２の絶縁膜に、前記下部電極に達する開口部を形
成する工程と、前記下部電極上に、前記第２の絶縁膜上
に延在するようにキャパシタ絶縁膜を形成する工程と、
前記キャパシタ絶縁膜上に上部電極を形成する工程とを
有することを特徴とする容量素子の製造方法によっても
達成される。
【００２１】また、上記の容量素子の製造方法におい
て、前記開口部を形成する工程では、前記第２の絶縁膜
における開口径が前記第１の絶縁膜における開口径より
も広くなるように前記開口部を形成するようにしてもよ
い。
て、前記開口部を形成する工程では、前記第２の絶縁膜
における開口径が前記第１の絶縁膜における開口径より
も広くなるように前記開口部を形成するようにしてもよ
い。
【００２２】また、上記の容量素子の製造方法におい
て、前記開口部を形成する工程は、エッチング面に側壁
堆積膜が形成される条件で前記第２の絶縁膜をエッチン
グする工程と、前記第２の絶縁膜及び前記側壁堆積膜を
マスクとして前記第１の絶縁膜をエッチングする工程
と、前記側壁堆積膜を除去する工程とを有するようにし
てもよい。
て、前記開口部を形成する工程は、エッチング面に側壁
堆積膜が形成される条件で前記第２の絶縁膜をエッチン
グする工程と、前記第２の絶縁膜及び前記側壁堆積膜を
マスクとして前記第１の絶縁膜をエッチングする工程
と、前記側壁堆積膜を除去する工程とを有するようにし
てもよい。
【００２３】また、上記の容量素子の製造方法におい
て、前記第２の絶縁膜をエッチングする工程では、炭素
含有ガスを含む雰囲気中でエッチングを行うことによ
り、前記側壁堆積膜を形成するようにしてもよい。
て、前記第２の絶縁膜をエッチングする工程では、炭素
含有ガスを含む雰囲気中でエッチングを行うことによ
り、前記側壁堆積膜を形成するようにしてもよい。
【００２４】また、上記の容量素子の製造方法におい
て、前記開口部を形成する工程は、前記第２の絶縁膜を
エッチングする工程と、前記第２の絶縁膜をマスクとし
て前記第１の絶縁膜をエッチングする工程と、前記第２
の絶縁膜を等方的なエッチング成分を含む条件でエッチ
ングすることにより前記第２の絶縁膜における前記開口
部の開口径を拡大する工程とを有するようにしてもよ
い。
て、前記開口部を形成する工程は、前記第２の絶縁膜を
エッチングする工程と、前記第２の絶縁膜をマスクとし
て前記第１の絶縁膜をエッチングする工程と、前記第２
の絶縁膜を等方的なエッチング成分を含む条件でエッチ
ングすることにより前記第２の絶縁膜における前記開口
部の開口径を拡大する工程とを有するようにしてもよ
い。
【００２５】また、上記の容量素子の製造方法におい
て、前記第１の絶縁膜をエッチングする工程では、前記
第１の絶縁膜が横方向にもエッチングされる条件でエッ
チングし、前記第１の絶縁膜を横方向に後退させるよう
にしてもよい。
て、前記第１の絶縁膜をエッチングする工程では、前記
第１の絶縁膜が横方向にもエッチングされる条件でエッ
チングし、前記第１の絶縁膜を横方向に後退させるよう
にしてもよい。
【００２６】また、上記の容量素子の製造方法におい
て、前記側壁堆積膜を除去することにより、前記第１の
絶縁膜の横方向への後退量を緩和するようにしてもよ
い。
て、前記側壁堆積膜を除去することにより、前記第１の
絶縁膜の横方向への後退量を緩和するようにしてもよ
い。
【００２７】また、上記の容量素子の製造方法におい
て、前記第２の絶縁膜を形成する工程の後に、前記下部
電極上に開口部を有する第３の絶縁膜を形成する工程を
更に有し、前記開口部を形成する工程は、前記第３の絶
縁膜をマスクとして前記第２の絶縁膜を等方的なエッチ
ング成分を含む条件でエッチングする工程と、前記第３
の絶縁膜をマスクとして前記第１の絶縁膜をエッチング
する工程とを有するようにしてもよい。
て、前記第２の絶縁膜を形成する工程の後に、前記下部
電極上に開口部を有する第３の絶縁膜を形成する工程を
更に有し、前記開口部を形成する工程は、前記第３の絶
縁膜をマスクとして前記第２の絶縁膜を等方的なエッチ
ング成分を含む条件でエッチングする工程と、前記第３
の絶縁膜をマスクとして前記第１の絶縁膜をエッチング
する工程とを有するようにしてもよい。
【００２８】また、上記の容量素子の製造方法におい
て、前記第１の絶縁膜をエッチングする工程では、前記
第１の絶縁膜及び前記第３の絶縁膜がエッチングされる
条件でエッチングを行い、前記開口部を形成すると同時
に前記第３の絶縁膜を除去するようにしてもよい。
て、前記第１の絶縁膜をエッチングする工程では、前記
第１の絶縁膜及び前記第３の絶縁膜がエッチングされる
条件でエッチングを行い、前記開口部を形成すると同時
に前記第３の絶縁膜を除去するようにしてもよい。
【００２９】また、上記の容量素子の製造方法におい
て、前記開口部を形成する工程では、前記下部電極が形
成された領域を包含する領域に前記開口部を形成するよ
うにしてもよい。
て、前記開口部を形成する工程では、前記下部電極が形
成された領域を包含する領域に前記開口部を形成するよ
うにしてもよい。
【００３０】また、上記の容量素子の製造方法におい
て、前記開口部を形成する工程では、前記開口部の形成
と同時に、前記下部電極の側壁部分に前記第１の絶縁膜
よりなる側壁絶縁膜を形成するようにしてもよい。
て、前記開口部を形成する工程では、前記開口部の形成
と同時に、前記下部電極の側壁部分に前記第１の絶縁膜
よりなる側壁絶縁膜を形成するようにしてもよい。
【００３１】
【発明の実施の形態】［第１実施形態］本発明の第１実
施形態による容量素子及びその製造方法について図１乃
至図３を用いて説明する。
施形態による容量素子及びその製造方法について図１乃
至図３を用いて説明する。
【００３２】図１は本実施形態による容量素子の構造を
示す概略断面図、図２及び図３は本実施形態による容量
素子の製造方法を示す工程断面図である。
示す概略断面図、図２及び図３は本実施形態による容量
素子の製造方法を示す工程断面図である。
【００３３】はじめに、本実施形態による容量素子の構
造について図１を用いて説明する。
造について図１を用いて説明する。
【００３４】基板１０上には、下部電極１２が形成され
ている。下部電極１２が形成された基板１０上には、下
部電極１２上に開口部２８を有するシリコン窒化膜１４
が形成されている。シリコン窒化膜１４上には、開口部
２８とほぼ等しい径の開口部２４を有する層間絶縁膜１
６が形成されている。開口部２４，２８内に露出した下
部電極１２上には、層間絶縁膜１６上に延在するように
キャパシタ絶縁膜３０が形成されている。キャパシタ絶
縁膜３０上には、上部電極３２が形成されている。
ている。下部電極１２が形成された基板１０上には、下
部電極１２上に開口部２８を有するシリコン窒化膜１４
が形成されている。シリコン窒化膜１４上には、開口部
２８とほぼ等しい径の開口部２４を有する層間絶縁膜１
６が形成されている。開口部２４，２８内に露出した下
部電極１２上には、層間絶縁膜１６上に延在するように
キャパシタ絶縁膜３０が形成されている。キャパシタ絶
縁膜３０上には、上部電極３２が形成されている。
【００３５】このように、本実施形態による容量素子
は、開口部２４内のシリコン窒化膜１４が除去されてお
り、下部電極１２上に形成されたキャパシタ絶縁膜３０
が層間絶縁膜１６上に延在して形成されていることに主
たる特徴がある。つまり、本実施形態による容量素子で
は、層間絶縁膜１６及びシリコン窒化膜１４を貫いて下
部電極１２に達する開口部２４，２８を形成した後にキ
ャパシタ絶縁膜３０を形成する。したがって、開口部２
４，２８を形成する過程でキャパシタ絶縁膜３０がダメ
ージを受けることはなく、膜厚の面内分布やばらつき、
膜質の劣化を防止することができる。
は、開口部２４内のシリコン窒化膜１４が除去されてお
り、下部電極１２上に形成されたキャパシタ絶縁膜３０
が層間絶縁膜１６上に延在して形成されていることに主
たる特徴がある。つまり、本実施形態による容量素子で
は、層間絶縁膜１６及びシリコン窒化膜１４を貫いて下
部電極１２に達する開口部２４，２８を形成した後にキ
ャパシタ絶縁膜３０を形成する。したがって、開口部２
４，２８を形成する過程でキャパシタ絶縁膜３０がダメ
ージを受けることはなく、膜厚の面内分布やばらつき、
膜質の劣化を防止することができる。
【００３６】次に、本実施形態による容量素子の製造方
法について図２及び図３を用いて詳細に説明する。
法について図２及び図３を用いて詳細に説明する。
【００３７】まず、基板１０上に、例えばスパッタ法に
より、例えば膜厚３００ｎｍのＡｕ（金）膜を堆積す
る。なお、本願明細書にいう「基板」とは、半導体ウェ
ーハなどの基板自体のみならず、その上にトランジスタ
などの素子や配線層が形成された基板をも含むものであ
る。
より、例えば膜厚３００ｎｍのＡｕ（金）膜を堆積す
る。なお、本願明細書にいう「基板」とは、半導体ウェ
ーハなどの基板自体のみならず、その上にトランジスタ
などの素子や配線層が形成された基板をも含むものであ
る。
【００３８】次いで、Ａｕ膜をパターニングし、下部電
極１２を形成する（図２（ａ））。なお、下部電極１２
は、図示しない配線層と同一の導電層により形成され
る。
極１２を形成する（図２（ａ））。なお、下部電極１２
は、図示しない配線層と同一の導電層により形成され
る。
【００３９】次いで、下部電極１２が形成された基板１
０上に、例えばＣＶＤ法により、例えば膜厚２００ｎｍ
のシリコン窒化膜１４を堆積する（図２（ｂ））。な
お、シリコン窒化膜１４は、図示しない領域において下
部電極１２と同時に形成される配線層を覆う配線カバー
膜としても機能する。配線カバー膜は、上層に形成する
層間絶縁膜１６と配線層との密着性及びエレクトロマイ
グレーション耐性を高めるための膜である。
０上に、例えばＣＶＤ法により、例えば膜厚２００ｎｍ
のシリコン窒化膜１４を堆積する（図２（ｂ））。な
お、シリコン窒化膜１４は、図示しない領域において下
部電極１２と同時に形成される配線層を覆う配線カバー
膜としても機能する。配線カバー膜は、上層に形成する
層間絶縁膜１６と配線層との密着性及びエレクトロマイ
グレーション耐性を高めるための膜である。
【００４０】次いで、シリコン窒化膜１４上に、例えば
スピンコート法により、例えば膜厚２０００ｎｍのベン
ゾシクロブテン（ＢＣＢ）膜又はポリイミド（ＰＩ）膜
よりなる層間絶縁膜１６を形成する。
スピンコート法により、例えば膜厚２０００ｎｍのベン
ゾシクロブテン（ＢＣＢ）膜又はポリイミド（ＰＩ）膜
よりなる層間絶縁膜１６を形成する。
【００４１】次いで、層間絶縁膜１６上に、例えばＣＶ
Ｄ法により、例えば膜厚３００ｎｍのシリコン窒化膜１
８を堆積する（図２（ｃ））。なお、シリコン窒化膜１
８は、後工程で層間絶縁膜１６をパターニングする際に
マスクとして用いる膜である。
Ｄ法により、例えば膜厚３００ｎｍのシリコン窒化膜１
８を堆積する（図２（ｃ））。なお、シリコン窒化膜１
８は、後工程で層間絶縁膜１６をパターニングする際に
マスクとして用いる膜である。
【００４２】次いで、フォトリソグラフィーにより、シ
リコン窒化膜１８上に、下部電極１２上の領域を露出す
る開口部２０を有するレジストパターン２２を形成す
る。
リコン窒化膜１８上に、下部電極１２上の領域を露出す
る開口部２０を有するレジストパターン２２を形成す
る。
【００４３】次いで、レジストパターン２２をマスクと
してシリコン窒化膜１８を異方性エッチングし、開口部
２０内のシリコン窒化膜１８を除去する（図２
（ｄ））。シリコン窒化膜１８のエッチングには、例え
ばフッ素系ガスを用いたプラズマエッチングを用いるこ
とができる。例えば、フッ素系ガスとしてＳＦ6を用
い、ガス流量をＳＦ6／ＣＨＦ3＝２０ｓｃｃｍ／２０ｓ
ｃｃｍ、チャンバ内圧力を１Ｐａ、高周波電力を１００
Ｗとして、シリコン窒化膜１８をエッチングする。
してシリコン窒化膜１８を異方性エッチングし、開口部
２０内のシリコン窒化膜１８を除去する（図２
（ｄ））。シリコン窒化膜１８のエッチングには、例え
ばフッ素系ガスを用いたプラズマエッチングを用いるこ
とができる。例えば、フッ素系ガスとしてＳＦ6を用
い、ガス流量をＳＦ6／ＣＨＦ3＝２０ｓｃｃｍ／２０ｓ
ｃｃｍ、チャンバ内圧力を１Ｐａ、高周波電力を１００
Ｗとして、シリコン窒化膜１８をエッチングする。
【００４４】次いで、レジストパターン２２を除去した
後、パターニングされたシリコン窒化膜１８をマスクと
して、例えば酸素ガスを用いたプラズマエッチングによ
り、層間絶縁膜１６を異方性エッチングする。例えば、
ガス流量をＯ2／ＣＨＦ3＝３０ｓｃｃｍ／３ｓｃｃｍ、
チャンバ内圧力を１Ｐａ、高周波電力を２００Ｗとし
て、層間絶縁膜１６をエッチングする。これにより、層
間絶縁膜１６に、シリコン窒化膜１８に達する開口部２
４を形成する（図３（ａ））。
後、パターニングされたシリコン窒化膜１８をマスクと
して、例えば酸素ガスを用いたプラズマエッチングによ
り、層間絶縁膜１６を異方性エッチングする。例えば、
ガス流量をＯ2／ＣＨＦ3＝３０ｓｃｃｍ／３ｓｃｃｍ、
チャンバ内圧力を１Ｐａ、高周波電力を２００Ｗとし
て、層間絶縁膜１６をエッチングする。これにより、層
間絶縁膜１６に、シリコン窒化膜１８に達する開口部２
４を形成する（図３（ａ））。
【００４５】次いで、例えばフッ素系ガスを用いたプラ
ズマエッチングにより、シリコン窒化膜１８及び開口部
２４内に露出しているシリコン窒化膜１４を選択的にエ
ッチングする。これにより、シリコン窒化膜１８が除去
されるとともにシリコン窒化膜１４には開口部２８が形
成され、開口部２８内には下部電極１２が露出する（図
３（ｂ））。
ズマエッチングにより、シリコン窒化膜１８及び開口部
２４内に露出しているシリコン窒化膜１４を選択的にエ
ッチングする。これにより、シリコン窒化膜１８が除去
されるとともにシリコン窒化膜１４には開口部２８が形
成され、開口部２８内には下部電極１２が露出する（図
３（ｂ））。
【００４６】なお、開口部２４，２８の形成と同時に、
図示しない領域に形成された配線層に達するビアホール
を形成してもよい。
図示しない領域に形成された配線層に達するビアホール
を形成してもよい。
【００４７】次いで、例えばＣＶＤ法により、例えば膜
厚２００ｎｍのシリコン窒化膜を堆積する。こうして、
シリコン窒化膜よりなるキャパシタ絶縁膜３０を形成す
る（図３（ｃ））。
厚２００ｎｍのシリコン窒化膜を堆積する。こうして、
シリコン窒化膜よりなるキャパシタ絶縁膜３０を形成す
る（図３（ｃ））。
【００４８】次いで、キャパシタ絶縁膜３０上に、例え
ばスパッタ法により、例えば膜厚１０００ｎｍのＡｕ膜
を堆積する。
ばスパッタ法により、例えば膜厚１０００ｎｍのＡｕ膜
を堆積する。
【００４９】次いで、Ａｕ膜をパターニングし、上部電
極３２を形成する（図３（ｄ））。
極３２を形成する（図３（ｄ））。
【００５０】なお、上部電極３２の形成と同時に、シリ
コン窒化膜１４及び層間絶縁膜１６を貫くビアホールを
介して下層配線層に接続される配線層（図示せず）を形
成してもよい。この場合には、キャパシタ絶縁膜３０の
形成後、上部電極の形成前に、ビアホール形成領域のキ
ャパシタ絶縁膜３０を予め除去しておけばよい。
コン窒化膜１４及び層間絶縁膜１６を貫くビアホールを
介して下層配線層に接続される配線層（図示せず）を形
成してもよい。この場合には、キャパシタ絶縁膜３０の
形成後、上部電極の形成前に、ビアホール形成領域のキ
ャパシタ絶縁膜３０を予め除去しておけばよい。
【００５１】こうして、本実施形態による容量素子を製
造することができる。
造することができる。
【００５２】このように、本実施形態によれば、キャパ
シタ絶縁膜は、形成後、上部電極の形成前にエッチング
雰囲気に曝されることはないので、膜厚の面内分布やば
らつき、膜質の劣化を防止することができる。
シタ絶縁膜は、形成後、上部電極の形成前にエッチング
雰囲気に曝されることはないので、膜厚の面内分布やば
らつき、膜質の劣化を防止することができる。
【００５３】［第２実施形態］本発明の第２実施形態に
よる容量素子及びその製造方法について図４乃至図７を
用いて説明する。なお、図１乃至図３に示す第２実施形
態による容量素子及びその製造方法と同様の構成要素に
は同一の符号を付し、説明を省略し或いは簡略にする。
よる容量素子及びその製造方法について図４乃至図７を
用いて説明する。なお、図１乃至図３に示す第２実施形
態による容量素子及びその製造方法と同様の構成要素に
は同一の符号を付し、説明を省略し或いは簡略にする。
【００５４】図４は第１実施形態による容量素子の製造
方法における課題を説明する工程断面図、図５は本実施
形態による容量素子の構造を示す概略断面図、図６及び
図７は本実施形態による容量素子の製造方法を示す工程
断面図である。
方法における課題を説明する工程断面図、図５は本実施
形態による容量素子の構造を示す概略断面図、図６及び
図７は本実施形態による容量素子の製造方法を示す工程
断面図である。
【００５５】第１実施形態による容量素子及びその製造
方法では、下部電極１２を露出する開口部２４，２８を
形成した後にキャパシタ絶縁膜３０を形成することで、
キャパシタ絶縁膜がダメージを受けることを防止してい
る。
方法では、下部電極１２を露出する開口部２４，２８を
形成した後にキャパシタ絶縁膜３０を形成することで、
キャパシタ絶縁膜がダメージを受けることを防止してい
る。
【００５６】しかしながら、シリコン窒化膜１４をエッ
チングして開口部２８を形成する過程において、エッチ
ング条件によってはシリコン窒化膜１４は等方的にもエ
ッチングされ、図４（ａ）に示すように、シリコン窒化
膜１４がサイドエッチングされることがある。このよう
な場合、この後にキャパシタ絶縁膜３０を形成すると、
サイドエッチング部分でキャパシタ絶縁膜３０のカバレ
ッジが劣化してクラックが発生し、耐圧が低下する虞が
ある（図４（ｂ））。
チングして開口部２８を形成する過程において、エッチ
ング条件によってはシリコン窒化膜１４は等方的にもエ
ッチングされ、図４（ａ）に示すように、シリコン窒化
膜１４がサイドエッチングされることがある。このよう
な場合、この後にキャパシタ絶縁膜３０を形成すると、
サイドエッチング部分でキャパシタ絶縁膜３０のカバレ
ッジが劣化してクラックが発生し、耐圧が低下する虞が
ある（図４（ｂ））。
【００５７】本実施形態では、キャパシタ絶縁膜３０の
カバレッジ劣化を防止しうる容量素子及びその製造方法
を示す。
カバレッジ劣化を防止しうる容量素子及びその製造方法
を示す。
【００５８】はじめに、本実施形態による容量素子の構
造について図５を用いて説明する。
造について図５を用いて説明する。
【００５９】基板１０上には、下部電極１２が形成され
ている。下部電極１２が形成された基板１０上には、下
部電極１２上に開口部２８を有するシリコン窒化膜１４
が形成されている。シリコン窒化膜１４上には、開口部
２８よりも開口径の大きい開口部２４を有する層間絶縁
膜１６が形成されている。開口部２８内に露出した下部
電極１２上には、シリコン窒化膜１４及び層間絶縁膜１
６上に延在するようにキャパシタ絶縁膜３０が形成され
ている。キャパシタ絶縁膜３０上には、上部電極３２が
形成されている。
ている。下部電極１２が形成された基板１０上には、下
部電極１２上に開口部２８を有するシリコン窒化膜１４
が形成されている。シリコン窒化膜１４上には、開口部
２８よりも開口径の大きい開口部２４を有する層間絶縁
膜１６が形成されている。開口部２８内に露出した下部
電極１２上には、シリコン窒化膜１４及び層間絶縁膜１
６上に延在するようにキャパシタ絶縁膜３０が形成され
ている。キャパシタ絶縁膜３０上には、上部電極３２が
形成されている。
【００６０】このように、本実施形態による容量素子
は、層間絶縁膜１６に形成された開口部２４の周縁部に
シリコン窒化膜１４が一部露出するように形成されてお
り、開口部２４の周縁部においてキャパシタ絶縁膜３０
の実効的な膜厚が厚くなっていることに主たる特徴があ
る。このようにして容量素子を構成することにより、キ
ャパシタ絶縁膜３０の膜質が劣化しやすい開口部２４の
周縁部においてもキャパシタ絶縁膜３０を良好なカバレ
ッジで成膜することができ、また、周縁の膜厚を厚くで
きるため、クラックの発生を防止してキャパシタ絶縁膜
３０の信頼性を向上することができる。
は、層間絶縁膜１６に形成された開口部２４の周縁部に
シリコン窒化膜１４が一部露出するように形成されてお
り、開口部２４の周縁部においてキャパシタ絶縁膜３０
の実効的な膜厚が厚くなっていることに主たる特徴があ
る。このようにして容量素子を構成することにより、キ
ャパシタ絶縁膜３０の膜質が劣化しやすい開口部２４の
周縁部においてもキャパシタ絶縁膜３０を良好なカバレ
ッジで成膜することができ、また、周縁の膜厚を厚くで
きるため、クラックの発生を防止してキャパシタ絶縁膜
３０の信頼性を向上することができる。
【００６１】次に、本実施形態による容量素子の製造方
法について図６及び図７を用いて説明する。
法について図６及び図７を用いて説明する。
【００６２】まず、例えば図２（ａ）乃至図２（ｄ）に
示す第１実施形態による容量素子の製造方法と同様にし
て、基板１０上に、下部電極１２、シリコン窒化膜１
４、層間絶縁膜１６、シリコン窒化膜１８、レジストパ
ターン２２を形成する（図６（ａ））。
示す第１実施形態による容量素子の製造方法と同様にし
て、基板１０上に、下部電極１２、シリコン窒化膜１
４、層間絶縁膜１６、シリコン窒化膜１８、レジストパ
ターン２２を形成する（図６（ａ））。
【００６３】次いで、レジストパターン２２をマスクと
して、例えばフッ素系ガスを用いたプラズマエッチング
によりシリコン窒化膜１８を異方性エッチングし、開口
部２０内のシリコン窒化膜１８を除去する。
して、例えばフッ素系ガスを用いたプラズマエッチング
によりシリコン窒化膜１８を異方性エッチングし、開口
部２０内のシリコン窒化膜１８を除去する。
【００６４】次いで、レジストパターン２２を除去した
後、パターニングされたシリコン窒化膜１８をマスクと
して、炭素を含むエッチングガスを用いて層間絶縁膜１
６を異方性エッチングし、層間絶縁膜１６にシリコン窒
化膜１８に達する開口部２４を形成する。層間絶縁膜１
６のエッチングには、例えば酸素ガスに対してトリフル
オロメタン（ＣＨＦ3）やオクタフルオロシクロブタン
（Ｃ4Ｆ8）などのフルオロカーボン系ガスを５〜２０％
添加したガスを用いたプラズマエッチングを適用するこ
とができる。
後、パターニングされたシリコン窒化膜１８をマスクと
して、炭素を含むエッチングガスを用いて層間絶縁膜１
６を異方性エッチングし、層間絶縁膜１６にシリコン窒
化膜１８に達する開口部２４を形成する。層間絶縁膜１
６のエッチングには、例えば酸素ガスに対してトリフル
オロメタン（ＣＨＦ3）やオクタフルオロシクロブタン
（Ｃ4Ｆ8）などのフルオロカーボン系ガスを５〜２０％
添加したガスを用いたプラズマエッチングを適用するこ
とができる。
【００６５】上記条件で層間絶縁膜１６をエッチングす
ることにより、エッチングの反応過程で副生成物たるポ
リマが生成され、開口部２４の内壁（層間絶縁膜１６の
エッチング面）に付着する。これにより、開口部２４の
内壁には、膜厚０．５〜２μｍのポリマよりなる側壁堆
積膜２６が形成される（図６（ｂ））。
ることにより、エッチングの反応過程で副生成物たるポ
リマが生成され、開口部２４の内壁（層間絶縁膜１６の
エッチング面）に付着する。これにより、開口部２４の
内壁には、膜厚０．５〜２μｍのポリマよりなる側壁堆
積膜２６が形成される（図６（ｂ））。
【００６６】なお、エッチング時のバイアスパワーを上
げ、イオンミリングに近い条件でエッチングすることに
よっても、開口部２４の内壁に側壁堆積膜２６を形成す
ることができる。
げ、イオンミリングに近い条件でエッチングすることに
よっても、開口部２４の内壁に側壁堆積膜２６を形成す
ることができる。
【００６７】次いで、例えばフッ素系ガスを用いたプラ
ズマエッチングにより、シリコン窒化膜１８及び開口部
２４内に露出しているシリコン窒化膜１４を選択的にエ
ッチングする。これにより、シリコン窒化膜１８が除去
されるとともに、シリコン窒化膜１４には開口部２４よ
りも開口径の狭い開口部２８が形成される（図６
（ｃ））。
ズマエッチングにより、シリコン窒化膜１８及び開口部
２４内に露出しているシリコン窒化膜１４を選択的にエ
ッチングする。これにより、シリコン窒化膜１８が除去
されるとともに、シリコン窒化膜１４には開口部２４よ
りも開口径の狭い開口部２８が形成される（図６
（ｃ））。
【００６８】なお、エッチング条件によってはシリコン
窒化膜１４は等方的にもエッチングされ、図６（ｃ）に
示すように、側壁堆積膜２６がシリコン窒化膜１４上に
庇状に張り出した構造が形成されることがある。このよ
うな場合、シリコン窒化膜１４に形成される開口部２８
の開口径が層間絶縁膜１６に形成される開口部２４の開
口部よりも狭くなるように、側壁堆積膜２６の膜厚やエ
ッチング条件等を制御することが望ましい。
窒化膜１４は等方的にもエッチングされ、図６（ｃ）に
示すように、側壁堆積膜２６がシリコン窒化膜１４上に
庇状に張り出した構造が形成されることがある。このよ
うな場合、シリコン窒化膜１４に形成される開口部２８
の開口径が層間絶縁膜１６に形成される開口部２４の開
口部よりも狭くなるように、側壁堆積膜２６の膜厚やエ
ッチング条件等を制御することが望ましい。
【００６９】次いで、例えばポリマ除去剤を用いたエッ
チングにより、側壁堆積膜２４を選択的に除去する。こ
れにより、開口部２４内には、シリコン窒化膜１４の上
面が一部露出する（図７（ａ））。
チングにより、側壁堆積膜２４を選択的に除去する。こ
れにより、開口部２４内には、シリコン窒化膜１４の上
面が一部露出する（図７（ａ））。
【００７０】次いで、例えばＣＶＤ法により、例えば膜
厚２００ｎｍのシリコン窒化膜を堆積する。こうして、
シリコン窒化膜よりなるキャパシタ絶縁膜３０を形成す
る（図７（ｂ））。
厚２００ｎｍのシリコン窒化膜を堆積する。こうして、
シリコン窒化膜よりなるキャパシタ絶縁膜３０を形成す
る（図７（ｂ））。
【００７１】次いで、キャパシタ絶縁膜３０上に、例え
ばスパッタ法により、例えば膜厚１０００ｎｍのＡｕ膜
を堆積する。
ばスパッタ法により、例えば膜厚１０００ｎｍのＡｕ膜
を堆積する。
【００７２】次いで、Ａｕ膜をパターニングし、上部電
極３２を形成する（図７（ｃ））。
極３２を形成する（図７（ｃ））。
【００７３】このように、キャパシタ絶縁膜３０は、形
成後、上部電極３２の形成前にエッチング雰囲気に曝さ
れるなどのダメージを受けることはない。
成後、上部電極３２の形成前にエッチング雰囲気に曝さ
れるなどのダメージを受けることはない。
【００７４】このように、本実施形態によれば、開口部
の周縁部におけるキャパシタ絶縁膜の実効膜厚を厚くで
きるので、膜質が劣化しやすい開口部の周縁部において
もクラックが発生することはない。したがって、絶縁耐
圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜
を形成することができる。また、キャパシタ絶縁膜の形
成後、上部電極の形成前に、キャパシタ絶縁膜がエッチ
ング雰囲気に曝されるなどのダメージを受けることはな
いので、膜厚ばらつきを抑えるとともに信頼性を向上す
ることができる。
の周縁部におけるキャパシタ絶縁膜の実効膜厚を厚くで
きるので、膜質が劣化しやすい開口部の周縁部において
もクラックが発生することはない。したがって、絶縁耐
圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜
を形成することができる。また、キャパシタ絶縁膜の形
成後、上部電極の形成前に、キャパシタ絶縁膜がエッチ
ング雰囲気に曝されるなどのダメージを受けることはな
いので、膜厚ばらつきを抑えるとともに信頼性を向上す
ることができる。
【００７５】なお、上記実施形態では、シリコン窒化膜
１４をエッチングして開口部２８を形成する際にサイド
エッチングが生じる場合を例に説明したが、サイドエッ
チングが生じない条件でシリコン窒化膜１４をエッチン
グする場合においても、本実施形態による容量素子の製
造方法を適用することができる。すなわち、本実施形態
による製造方法を適用することにより、開口部２８周縁
部におけるキャパシタ絶縁膜３０のカバレッジが向上さ
れ、信頼性を向上することができる。
１４をエッチングして開口部２８を形成する際にサイド
エッチングが生じる場合を例に説明したが、サイドエッ
チングが生じない条件でシリコン窒化膜１４をエッチン
グする場合においても、本実施形態による容量素子の製
造方法を適用することができる。すなわち、本実施形態
による製造方法を適用することにより、開口部２８周縁
部におけるキャパシタ絶縁膜３０のカバレッジが向上さ
れ、信頼性を向上することができる。
【００７６】［第３実施形態］本発明の第３実施形態に
よる容量素子の製造方法について図８を用いて説明す
る。なお、図１乃至図７に示す第１乃至第３実施形態に
よる容量素子及びその製造方法と同様の構成要素には同
一の符号を付し、説明を省略し或いは簡略にする。
よる容量素子の製造方法について図８を用いて説明す
る。なお、図１乃至図７に示す第１乃至第３実施形態に
よる容量素子及びその製造方法と同様の構成要素には同
一の符号を付し、説明を省略し或いは簡略にする。
【００７７】図８は本実施形態による容量素子の製造方
法を示す工程断面図である。
法を示す工程断面図である。
【００７８】本実施形態では、図１に示す容量素子の他
の製造方法について説明する。
の製造方法について説明する。
【００７９】まず、例えば図２（ａ）乃至図２（ｄ）に
示す第１実施形態による容量素子の製造方法と同様にし
て、基板１０上に、下部電極１２、シリコン窒化膜１
４、層間絶縁膜１６、シリコン窒化膜１８、レジストパ
ターン２２を形成する（図８（ａ））。
示す第１実施形態による容量素子の製造方法と同様にし
て、基板１０上に、下部電極１２、シリコン窒化膜１
４、層間絶縁膜１６、シリコン窒化膜１８、レジストパ
ターン２２を形成する（図８（ａ））。
【００８０】次いで、レジストパターン２２をマスクと
して、例えばフッ素系ガスを用いたプラズマエッチング
によりシリコン窒化膜１８を異方性エッチングし、開口
部２０内のシリコン窒化膜１８を除去する。
して、例えばフッ素系ガスを用いたプラズマエッチング
によりシリコン窒化膜１８を異方性エッチングし、開口
部２０内のシリコン窒化膜１８を除去する。
【００８１】次いで、レジストパターン２２を除去した
後、パターニングされたシリコン窒化膜１８をマスクと
して、例えば酸素ガスを用いたプラズマエッチングによ
り、層間絶縁膜１６を異方性エッチングする。これによ
り、層間絶縁膜１６に、シリコン窒化膜１８に達する開
口部２４を形成する（図８（ｂ））。
後、パターニングされたシリコン窒化膜１８をマスクと
して、例えば酸素ガスを用いたプラズマエッチングによ
り、層間絶縁膜１６を異方性エッチングする。これによ
り、層間絶縁膜１６に、シリコン窒化膜１８に達する開
口部２４を形成する（図８（ｂ））。
【００８２】なお、上記条件で層間絶縁膜１６をエッチ
ングした場合、第２実施形態に記載のような側壁堆積膜
２６は形成されない。
ングした場合、第２実施形態に記載のような側壁堆積膜
２６は形成されない。
【００８３】次いで、例えばフッ素系ガスを用いたプラ
ズマエッチングにより、シリコン窒化膜１８及び開口部
２４内に露出しているシリコン窒化膜１４をエッチング
する。これにより、シリコン窒化膜１８が除去されると
ともに、開口部２４内のシリコン窒化膜１４には開口部
２８が形成される（図８（ｃ））。
ズマエッチングにより、シリコン窒化膜１８及び開口部
２４内に露出しているシリコン窒化膜１４をエッチング
する。これにより、シリコン窒化膜１８が除去されると
ともに、開口部２４内のシリコン窒化膜１４には開口部
２８が形成される（図８（ｃ））。
【００８４】このとき、エッチング条件によってはシリ
コン窒化膜１４は等方的にもエッチングされ、図８
（ｃ）に示すように、層間絶縁膜１６がシリコン窒化膜
１４上に庇状に張り出した構造が形成される。この場
合、開口部２８の開口径は、開口部２４の開口径よりも
大きくなる。
コン窒化膜１４は等方的にもエッチングされ、図８
（ｃ）に示すように、層間絶縁膜１６がシリコン窒化膜
１４上に庇状に張り出した構造が形成される。この場
合、開口部２８の開口径は、開口部２４の開口径よりも
大きくなる。
【００８５】次いで、等方的なエッチング成分を有する
エッチング法により、層間絶縁膜１６を僅かにエッチン
グし、開口部２４の開口径が開口部２８の開口径よりも
大きくなるようにする。これにより、開口部２４内に
は、シリコン窒化膜１４の上面が一部露出する（図８
（ｄ））。なお、層間絶縁膜１６の等方性エッチングに
は、酸素ガスに対してフッ素系ガスを微量に添加したガ
スを用いたプラズマエッチングを適用することができ
る。例えば、フッ素系ガスとしてＣＨＦ3を用い、ガス
流量をＯ2／ＣＨＦ3＝３０ｓｃｃｍ／３ｓｃｃｍ、チャ
ンバ内圧力を２〜４Ｐａ、高周波電力を２００Ｗとし
て、層間絶縁膜１６をエッチングする。
エッチング法により、層間絶縁膜１６を僅かにエッチン
グし、開口部２４の開口径が開口部２８の開口径よりも
大きくなるようにする。これにより、開口部２４内に
は、シリコン窒化膜１４の上面が一部露出する（図８
（ｄ））。なお、層間絶縁膜１６の等方性エッチングに
は、酸素ガスに対してフッ素系ガスを微量に添加したガ
スを用いたプラズマエッチングを適用することができ
る。例えば、フッ素系ガスとしてＣＨＦ3を用い、ガス
流量をＯ2／ＣＨＦ3＝３０ｓｃｃｍ／３ｓｃｃｍ、チャ
ンバ内圧力を２〜４Ｐａ、高周波電力を２００Ｗとし
て、層間絶縁膜１６をエッチングする。
【００８６】次いで、例えば図７（ｂ）乃至図７（ｃ）
に示す第２実施形態による容量素子の製造方法と同様に
して、キャパシタ絶縁膜３０及び上部電極３２を形成す
る。
に示す第２実施形態による容量素子の製造方法と同様に
して、キャパシタ絶縁膜３０及び上部電極３２を形成す
る。
【００８７】このように、本実施形態によれば、開口部
の周縁部におけるキャパシタ絶縁膜の実効膜厚を厚くで
きるので、膜質が劣化しやすい開口部の周縁部において
もクラックが発生することはない。したがって、絶縁耐
圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜
を形成することができる。また、キャパシタ絶縁膜の形
成後、上部電極の形成前に、キャパシタ絶縁膜がエッチ
ング雰囲気に曝されるなどのダメージを受けることはな
いので、膜厚ばらつきを抑えるとともに信頼性を向上す
ることができる。
の周縁部におけるキャパシタ絶縁膜の実効膜厚を厚くで
きるので、膜質が劣化しやすい開口部の周縁部において
もクラックが発生することはない。したがって、絶縁耐
圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜
を形成することができる。また、キャパシタ絶縁膜の形
成後、上部電極の形成前に、キャパシタ絶縁膜がエッチ
ング雰囲気に曝されるなどのダメージを受けることはな
いので、膜厚ばらつきを抑えるとともに信頼性を向上す
ることができる。
【００８８】［第４実施形態］本発明の第４実施形態に
よる容量素子の製造方法について図９及び図１０を用い
て説明する。なお、図１乃至図８に示す第１乃至第３実
施形態による容量素子及びその製造方法と同様の構成要
素には同一の符号を付し、説明を省略し或いは簡略にす
る。
よる容量素子の製造方法について図９及び図１０を用い
て説明する。なお、図１乃至図８に示す第１乃至第３実
施形態による容量素子及びその製造方法と同様の構成要
素には同一の符号を付し、説明を省略し或いは簡略にす
る。
【００８９】図９は本実施形態による容量素子の構造を
示す概略断面図、図１０は本実施形態による容量素子の
製造方法を示す工程断面図である。
示す概略断面図、図１０は本実施形態による容量素子の
製造方法を示す工程断面図である。
【００９０】はじめに、本実施形態による容量素子の構
造を図９を用いて説明する。
造を図９を用いて説明する。
【００９１】本実施形態による容量素子は、基本的な構
造は図１に示す第１実施形態による容量素子と同様であ
る。本実施形態による容量素子の主たる特徴は、開口部
２４内部におけるシリコン窒化膜１４の膜厚が、層間絶
縁膜１６下のシリコン窒化膜１４の膜厚よりも薄い点に
ある。このような特徴は、本実施形態による容量素子の
製造方法の特徴に基づくものである。
造は図１に示す第１実施形態による容量素子と同様であ
る。本実施形態による容量素子の主たる特徴は、開口部
２４内部におけるシリコン窒化膜１４の膜厚が、層間絶
縁膜１６下のシリコン窒化膜１４の膜厚よりも薄い点に
ある。このような特徴は、本実施形態による容量素子の
製造方法の特徴に基づくものである。
【００９２】次に、本実施形態による容量素子の製造方
法について図１０を用いて説明する。
法について図１０を用いて説明する。
【００９３】まず、例えば図２（ａ）乃至図２（ｄ）に
示す第１実施形態による容量素子の製造方法と同様にし
て、基板１０上に、下部電極１２、シリコン窒化膜１
４、層間絶縁膜１６、シリコン窒化膜１８、レジストパ
ターン２２を形成する（図１０（ａ））。ただし、本実
施形態では、シリコン窒化膜１８の膜厚を、シリコン窒
化膜１４の膜厚と同等或いはそれよりも厚くする。例え
ば、シリコン窒化膜１４，１８の膜厚を、ともに３００
ｎｍとする。
示す第１実施形態による容量素子の製造方法と同様にし
て、基板１０上に、下部電極１２、シリコン窒化膜１
４、層間絶縁膜１６、シリコン窒化膜１８、レジストパ
ターン２２を形成する（図１０（ａ））。ただし、本実
施形態では、シリコン窒化膜１８の膜厚を、シリコン窒
化膜１４の膜厚と同等或いはそれよりも厚くする。例え
ば、シリコン窒化膜１４，１８の膜厚を、ともに３００
ｎｍとする。
【００９４】次いで、レジストパターン２２をマスクと
して、例えばフッ素系ガスを用いたプラズマエッチング
によりシリコン窒化膜１８を異方性エッチングし、開口
部２０内のシリコン窒化膜１８を除去する。
して、例えばフッ素系ガスを用いたプラズマエッチング
によりシリコン窒化膜１８を異方性エッチングし、開口
部２０内のシリコン窒化膜１８を除去する。
【００９５】次いで、レジストパターン２２を除去した
後、パターニングされたシリコン窒化膜１８をマスクと
して層間絶縁膜１６をエッチングし、シリコン窒化膜１
８に達する開口部２４を形成する（図１０（ｂ））。こ
の際、層間絶縁膜１６のエッチングには、例えば酸素ガ
スに対してフッ素系ガスを微量に添加したガスを用い
る。これにより、層間絶縁膜１６は若干等方的にもエッ
チングされ、図１０（ｂ）に示すように、シリコン窒化
膜１８が層間絶縁膜１６上に庇状に張り出した構造が形
成される。なお、層間絶縁膜１６は、例えば０．５〜２
μｍ程度サイドエッチングする。
後、パターニングされたシリコン窒化膜１８をマスクと
して層間絶縁膜１６をエッチングし、シリコン窒化膜１
８に達する開口部２４を形成する（図１０（ｂ））。こ
の際、層間絶縁膜１６のエッチングには、例えば酸素ガ
スに対してフッ素系ガスを微量に添加したガスを用い
る。これにより、層間絶縁膜１６は若干等方的にもエッ
チングされ、図１０（ｂ）に示すように、シリコン窒化
膜１８が層間絶縁膜１６上に庇状に張り出した構造が形
成される。なお、層間絶縁膜１６は、例えば０．５〜２
μｍ程度サイドエッチングする。
【００９６】次いで、例えばフッ素系ガスを用いたプラ
ズマエッチングにより、シリコン窒化膜１８及び開口部
２４内に露出しているシリコン窒化膜１４を異方性エッ
チングする。これにより、シリコン窒化膜１８が除去さ
れるとともに、開口部２４内のシリコン窒化膜１４には
開口部２８が形成される（図１０（ｃ））。
ズマエッチングにより、シリコン窒化膜１８及び開口部
２４内に露出しているシリコン窒化膜１４を異方性エッ
チングする。これにより、シリコン窒化膜１８が除去さ
れるとともに、開口部２４内のシリコン窒化膜１４には
開口部２８が形成される（図１０（ｃ））。
【００９７】このとき、層間絶縁膜１６の開口部２４は
シリコン窒化膜１８の開口部よりも広いため、シリコン
窒化膜１８の庇が形成された領域の下部においてもシリ
コン窒化膜１４のエッチングが僅かに進行する。例え
ば、膜厚３００ｎｍのシリコン窒化膜１４，１８に対
し、３５０ｎｍ相当のエッチングを行うと、シリコン窒
化膜１８の庇下には、膜厚約２５０ｎｍのシリコン窒化
膜１４が残存する。
シリコン窒化膜１８の開口部よりも広いため、シリコン
窒化膜１８の庇が形成された領域の下部においてもシリ
コン窒化膜１４のエッチングが僅かに進行する。例え
ば、膜厚３００ｎｍのシリコン窒化膜１４，１８に対
し、３５０ｎｍ相当のエッチングを行うと、シリコン窒
化膜１８の庇下には、膜厚約２５０ｎｍのシリコン窒化
膜１４が残存する。
【００９８】次いで、例えば図７（ｂ）乃至図７（ｃ）
に示す第２実施形態による容量素子の製造方法と同様に
して、キャパシタ絶縁膜３０及び上部電極３２を形成す
る。
に示す第２実施形態による容量素子の製造方法と同様に
して、キャパシタ絶縁膜３０及び上部電極３２を形成す
る。
【００９９】このように、本実施形態によれば、開口部
の周縁部におけるキャパシタ絶縁膜の実効膜厚を厚くで
きるので、膜質が劣化しやすい開口部の周縁部において
もクラックが発生することはない。したがって、絶縁耐
圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜
を形成することができる。また、キャパシタ絶縁膜の形
成後、上部電極の形成前に、キャパシタ絶縁膜がエッチ
ング雰囲気に曝されるなどのダメージを受けることはな
いので、膜厚ばらつきを抑えるとともに信頼性を向上す
ることができる。
の周縁部におけるキャパシタ絶縁膜の実効膜厚を厚くで
きるので、膜質が劣化しやすい開口部の周縁部において
もクラックが発生することはない。したがって、絶縁耐
圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜
を形成することができる。また、キャパシタ絶縁膜の形
成後、上部電極の形成前に、キャパシタ絶縁膜がエッチ
ング雰囲気に曝されるなどのダメージを受けることはな
いので、膜厚ばらつきを抑えるとともに信頼性を向上す
ることができる。
【０１００】［第５実施形態］本発明の第５実施形態に
よる容量素子の製造方法について図１１乃至図１３を用
いて説明する。なお、図１乃至図１０に示す第１乃至第
４実施形態による容量素子及びその製造方法と同様の構
成要素には同一の符号を付し、説明を省略し或いは簡略
にする。
よる容量素子の製造方法について図１１乃至図１３を用
いて説明する。なお、図１乃至図１０に示す第１乃至第
４実施形態による容量素子及びその製造方法と同様の構
成要素には同一の符号を付し、説明を省略し或いは簡略
にする。
【０１０１】図１１は本実施形態による容量素子の構造
を示す概略断面図、図１２及び図１３は本実施形態によ
る容量素子の製造方法を示す工程断面図である。
を示す概略断面図、図１２及び図１３は本実施形態によ
る容量素子の製造方法を示す工程断面図である。
【０１０２】はじめに、本実施形態による容量素子の構
造について図１１を用いて説明する。
造について図１１を用いて説明する。
【０１０３】基板１０上には、下部電極１２が形成され
ている。下部電極１２が形成された基板１０上には、下
部電極１２が形成された領域を含む領域に開口部２８を
有するシリコン窒化膜１４（シリコン窒化膜１４ａ）が
形成されている。シリコン窒化膜１４（シリコン窒化膜
１４ｂ）は、下部電極１２の側壁部分にも形成されてい
る。シリコン窒化膜１４ａ上には、開口部２８とほぼ等
しい開口径を有する開口部２４を有する層間絶縁膜１６
が形成されている。開口部２４，２８内に露出した下部
電極１２上には、シリコン窒化膜１４ｂ及び層間絶縁膜
１６上に延在するようにキャパシタ絶縁膜３０が形成さ
れている。キャパシタ絶縁膜３０上には、上部電極３２
が形成されている。
ている。下部電極１２が形成された基板１０上には、下
部電極１２が形成された領域を含む領域に開口部２８を
有するシリコン窒化膜１４（シリコン窒化膜１４ａ）が
形成されている。シリコン窒化膜１４（シリコン窒化膜
１４ｂ）は、下部電極１２の側壁部分にも形成されてい
る。シリコン窒化膜１４ａ上には、開口部２８とほぼ等
しい開口径を有する開口部２４を有する層間絶縁膜１６
が形成されている。開口部２４，２８内に露出した下部
電極１２上には、シリコン窒化膜１４ｂ及び層間絶縁膜
１６上に延在するようにキャパシタ絶縁膜３０が形成さ
れている。キャパシタ絶縁膜３０上には、上部電極３２
が形成されている。
【０１０４】このように、本実施形態による容量素子
は、第１実施形態による容量素子と同様に、開口部２４
内のシリコン窒化膜１４が除去されており、下部電極１
２上に形成されたキャパシタ絶縁膜３０が層間絶縁膜１
６上に延在して形成されている。つまり、本実施形態に
よる容量素子では、層間絶縁膜１６及びシリコン窒化膜
１４を貫いて下部電極１２に達する開口部２４，２８を
形成した後にキャパシタ絶縁膜３０を形成する。したが
って、開口部２４，２８を形成する過程でキャパシタ絶
縁膜３０がダメージを受けることはなく、膜厚の面内分
布やばらつき、膜質の劣化を防止することができる。
は、第１実施形態による容量素子と同様に、開口部２４
内のシリコン窒化膜１４が除去されており、下部電極１
２上に形成されたキャパシタ絶縁膜３０が層間絶縁膜１
６上に延在して形成されている。つまり、本実施形態に
よる容量素子では、層間絶縁膜１６及びシリコン窒化膜
１４を貫いて下部電極１２に達する開口部２４，２８を
形成した後にキャパシタ絶縁膜３０を形成する。したが
って、開口部２４，２８を形成する過程でキャパシタ絶
縁膜３０がダメージを受けることはなく、膜厚の面内分
布やばらつき、膜質の劣化を防止することができる。
【０１０５】また、開口部２４，２８は、下部電極１２
が形成された領域を含む広い領域に形成されている。し
たがって、開口部２４の周縁部にキャパシタ絶縁膜３０
のカバレッジの悪い領域が存在しても、その領域を下部
電極１２と上部電極３２から十分に離間することができ
る。したがって、絶縁耐圧やストレス耐性などの信頼性
の高いキャパシタ絶縁膜を形成することができる。
が形成された領域を含む広い領域に形成されている。し
たがって、開口部２４の周縁部にキャパシタ絶縁膜３０
のカバレッジの悪い領域が存在しても、その領域を下部
電極１２と上部電極３２から十分に離間することができ
る。したがって、絶縁耐圧やストレス耐性などの信頼性
の高いキャパシタ絶縁膜を形成することができる。
【０１０６】次に、本実施形態による容量素子の製造方
法について図１２及び図１３を用いて説明する。
法について図１２及び図１３を用いて説明する。
【０１０７】まず、例えば図２（ａ）乃至図２（ｄ）に
示す第１実施形態による容量素子の製造方法と同様にし
て、基板１０上に、下部電極１２、シリコン窒化膜１
４、層間絶縁膜１６、シリコン窒化膜１８、レジストパ
ターン２２を形成する（図１２（ａ））。この際、レジ
ストパターンの開口部２０は、下部電極１２が形成され
た領域を含む領域とする。
示す第１実施形態による容量素子の製造方法と同様にし
て、基板１０上に、下部電極１２、シリコン窒化膜１
４、層間絶縁膜１６、シリコン窒化膜１８、レジストパ
ターン２２を形成する（図１２（ａ））。この際、レジ
ストパターンの開口部２０は、下部電極１２が形成され
た領域を含む領域とする。
【０１０８】次いで、レジストパターン２２をマスクと
して、例えばフッ素系ガスを用いたプラズマエッチング
によりシリコン窒化膜１８を異方性エッチングし、開口
部２０内のシリコン窒化膜１８を除去する。
して、例えばフッ素系ガスを用いたプラズマエッチング
によりシリコン窒化膜１８を異方性エッチングし、開口
部２０内のシリコン窒化膜１８を除去する。
【０１０９】次いで、レジストパターン２２を除去した
後、パターニングされたシリコン窒化膜１８をマスクと
して、例えば酸素ガスを用いたプラズマエッチングによ
り、層間絶縁膜１６を異方性エッチングする。これによ
り、層間絶縁膜１６に、シリコン窒化膜１８に達する開
口部２４を形成する（図１２（ｂ））。
後、パターニングされたシリコン窒化膜１８をマスクと
して、例えば酸素ガスを用いたプラズマエッチングによ
り、層間絶縁膜１６を異方性エッチングする。これによ
り、層間絶縁膜１６に、シリコン窒化膜１８に達する開
口部２４を形成する（図１２（ｂ））。
【０１１０】次いで、例えばフッ素系ガスを用いたプラ
ズマエッチングにより、シリコン窒化膜１８及び開口部
２４内に露出しているシリコン窒化膜１４を異方性エッ
チングする。これにより、シリコン窒化膜１８が除去さ
れ、開口部２４とほぼ等しい開口部２４を有するシリコ
ン窒化膜１４ａが形成され、上部電極１２の側壁部分に
はシリコン窒化膜１４ｂが形成される（図１２
（ｃ））。
ズマエッチングにより、シリコン窒化膜１８及び開口部
２４内に露出しているシリコン窒化膜１４を異方性エッ
チングする。これにより、シリコン窒化膜１８が除去さ
れ、開口部２４とほぼ等しい開口部２４を有するシリコ
ン窒化膜１４ａが形成され、上部電極１２の側壁部分に
はシリコン窒化膜１４ｂが形成される（図１２
（ｃ））。
【０１１１】この際、シリコン窒化膜１４ａは下部電極
１２上に位置していないので、このエッチング過程でシ
リコン窒化膜１４ａサイドエッチングされても、後に形
成するキャパシタ絶縁膜３０のカバレッジ劣化がキャパ
シタ特性に影響することはない。
１２上に位置していないので、このエッチング過程でシ
リコン窒化膜１４ａサイドエッチングされても、後に形
成するキャパシタ絶縁膜３０のカバレッジ劣化がキャパ
シタ特性に影響することはない。
【０１１２】次いで、例えばＣＶＤ法により、例えば膜
厚２００ｎｍのシリコン窒化膜を堆積する。こうして、
シリコン窒化膜よりなるキャパシタ絶縁膜３０を形成す
る（図１３（ａ））。
厚２００ｎｍのシリコン窒化膜を堆積する。こうして、
シリコン窒化膜よりなるキャパシタ絶縁膜３０を形成す
る（図１３（ａ））。
【０１１３】次いで、キャパシタ絶縁膜３０上に、例え
ばスパッタ法により、例えば膜厚１０００ｎｍのＡｕ膜
を堆積する。
ばスパッタ法により、例えば膜厚１０００ｎｍのＡｕ膜
を堆積する。
【０１１４】次いで、Ａｕ膜をパターニングし、上部電
極３２を形成する（図１３（ｂ））。
極３２を形成する（図１３（ｂ））。
【０１１５】このように、本実施形態によれば、キャパ
シタ絶縁膜は、形成後、上部電極の形成前にエッチング
雰囲気に曝されることはないので、膜厚の面内分布やば
らつき、膜質の劣化を防止することができる。また、層
間絶縁膜１６に形成する開口部２４を、下部電極１２が
形成された領域を含む広い領域とするので、開口部２４
の周縁部にキャパシタ絶縁膜３０のカバレッジの悪い領
域が存在してもその領域を下部電極１２と上部電極３２
との間から離間することができる。したがって、絶縁耐
圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜
を形成することができる。また、キャパシタ絶縁膜の形
成後、上部電極の形成前に、キャパシタ絶縁膜がエッチ
ング雰囲気に曝されるなどのダメージを受けることはな
いので、膜厚ばらつきを抑えるとともに信頼性を向上す
ることができる。
シタ絶縁膜は、形成後、上部電極の形成前にエッチング
雰囲気に曝されることはないので、膜厚の面内分布やば
らつき、膜質の劣化を防止することができる。また、層
間絶縁膜１６に形成する開口部２４を、下部電極１２が
形成された領域を含む広い領域とするので、開口部２４
の周縁部にキャパシタ絶縁膜３０のカバレッジの悪い領
域が存在してもその領域を下部電極１２と上部電極３２
との間から離間することができる。したがって、絶縁耐
圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜
を形成することができる。また、キャパシタ絶縁膜の形
成後、上部電極の形成前に、キャパシタ絶縁膜がエッチ
ング雰囲気に曝されるなどのダメージを受けることはな
いので、膜厚ばらつきを抑えるとともに信頼性を向上す
ることができる。
【０１１６】
【発明の効果】以上の通り、本発明によれば、層間絶縁
膜に下部電極を露出する開口部を形成した後にキャパシ
タ絶縁膜を形成するので、キャパシタ絶縁膜がエッチン
グ雰囲気に曝されることを防止することができる。これ
により、キャパシタ絶縁膜の膜厚の面内分布やばらつき
や膜質の劣化を防止することができる。
膜に下部電極を露出する開口部を形成した後にキャパシ
タ絶縁膜を形成するので、キャパシタ絶縁膜がエッチン
グ雰囲気に曝されることを防止することができる。これ
により、キャパシタ絶縁膜の膜厚の面内分布やばらつき
や膜質の劣化を防止することができる。
【０１１７】また、層間絶縁膜に形成した開口部の周縁
部におけるキャパシタ絶縁膜の膜厚を選択的に厚くする
ので、キャパシタ絶縁膜のカバレッジに起因する絶縁耐
圧やストレス耐性の劣化を抑制することができる。
部におけるキャパシタ絶縁膜の膜厚を選択的に厚くする
ので、キャパシタ絶縁膜のカバレッジに起因する絶縁耐
圧やストレス耐性の劣化を抑制することができる。
【０１１８】また、層間絶縁膜に形成した開口部を、下
部電極が形成された領域を包含する広い領域に形成する
ので、開口部の周縁部にキャパシタ絶縁膜のカバレッジ
の悪い領域が存在してもその領域を下部電極と上部電極
との間から離間することができる。したがって、絶縁耐
圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜
を形成することができる。
部電極が形成された領域を包含する広い領域に形成する
ので、開口部の周縁部にキャパシタ絶縁膜のカバレッジ
の悪い領域が存在してもその領域を下部電極と上部電極
との間から離間することができる。したがって、絶縁耐
圧やストレス耐性などの信頼性の高いキャパシタ絶縁膜
を形成することができる。
【図１】本発明の第１実施形態による容量素子の構造を
示す概略断面図である。
示す概略断面図である。
【図２】本発明の第１実施形態による容量素子の製造方
法を示す工程断面図（その１）である。
法を示す工程断面図（その１）である。
【図３】本発明の第１実施形態による容量素子の製造方
法を示す工程断面図（その２）である。
法を示す工程断面図（その２）である。
【図４】第１実施形態による容量素子の製造方法の課題
を説明する図である。
を説明する図である。
【図５】本発明の第２実施形態による容量素子の構造を
示す概略断面図である。
示す概略断面図である。
【図６】本発明の第２実施形態による容量素子の製造方
法を示す工程断面図（その１）である。
法を示す工程断面図（その１）である。
【図７】本発明の第２実施形態による容量素子の製造方
法を示す工程断面図（その２）である。
法を示す工程断面図（その２）である。
【図８】本発明の第３実施形態による容量素子の製造方
法を示す工程断面図である。
法を示す工程断面図である。
【図９】本発明の第４実施形態による容量素子の構造を
示す概略断面図である。
示す概略断面図である。
【図１０】本発明の第４実施形態による容量素子の製造
方法を示す工程断面図である。
方法を示す工程断面図である。
【図１１】本発明の第５実施形態による容量素子の構造
を示す概略断面図である。
を示す概略断面図である。
【図１２】本発明の第５実施形態による容量素子の製造
方法を示す工程断面図（その１）である。
方法を示す工程断面図（その１）である。
【図１３】本発明の第５実施形態による容量素子の製造
方法を示す工程断面図（その２）である。
方法を示す工程断面図（その２）である。
【図１４】従来の容量素子の製造方法を示す工程断面図
（その１）である。
（その１）である。
【図１５】従来の容量素子の製造方法を示す工程断面図
（その２）である。
（その２）である。
【符号の説明】
１０…基板
１２…下部電極
１４，１８…シリコン窒化膜
１６…層間絶縁膜
２０，２４，２８…開口部
２２…レジストパターン
２６…側壁堆積膜
３０…キャパシタ絶縁膜
３２…上部電極
１００…基板
１０２…下部電極
１０４，１０８…シリコン窒化膜
１０６…層間絶縁膜
１１０…開口部
１１２…上部電極
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年１０月４日（２００２．１０．
４）
４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００４４
【補正方法】変更
【補正内容】
【００４４】次いで、レジストパターン２２を除去した
後、パターニングされたシリコン窒化膜１８をマスクと
して、例えば酸素ガスを用いたプラズマエッチングによ
り、層間絶縁膜１６を異方性エッチングする。例えば、
ガス流量をＯ2／ＣＨＦ3＝３０ｓｃｃｍ／３ｓｃｃｍ、
チャンバ内圧力を１Ｐａ、高周波電力を２００Ｗとし
て、層間絶縁膜１６をエッチングする。これにより、層
間絶縁膜１６に、シリコン窒化膜１４に達する開口部２
４を形成する（図３（ａ））。
後、パターニングされたシリコン窒化膜１８をマスクと
して、例えば酸素ガスを用いたプラズマエッチングによ
り、層間絶縁膜１６を異方性エッチングする。例えば、
ガス流量をＯ2／ＣＨＦ3＝３０ｓｃｃｍ／３ｓｃｃｍ、
チャンバ内圧力を１Ｐａ、高周波電力を２００Ｗとし
て、層間絶縁膜１６をエッチングする。これにより、層
間絶縁膜１６に、シリコン窒化膜１４に達する開口部２
４を形成する（図３（ａ））。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００６４
【補正方法】変更
【補正内容】
【００６４】次いで、レジストパターン２２を除去した
後、パターニングされたシリコン窒化膜１８をマスクと
して、炭素を含むエッチングガスを用いて層間絶縁膜１
６を異方性エッチングし、層間絶縁膜１６にシリコン窒
化膜１４に達する開口部２４を形成する。層間絶縁膜１
６のエッチングには、例えば酸素ガスに対してトリフル
オロメタン（ＣＨＦ3）やオクタフルオロシクロブタン
（Ｃ4Ｆ8）などのフルオロカーボン系ガスを５〜２０％
添加したガスを用いたプラズマエッチングを適用するこ
とができる。
後、パターニングされたシリコン窒化膜１８をマスクと
して、炭素を含むエッチングガスを用いて層間絶縁膜１
６を異方性エッチングし、層間絶縁膜１６にシリコン窒
化膜１４に達する開口部２４を形成する。層間絶縁膜１
６のエッチングには、例えば酸素ガスに対してトリフル
オロメタン（ＣＨＦ3）やオクタフルオロシクロブタン
（Ｃ4Ｆ8）などのフルオロカーボン系ガスを５〜２０％
添加したガスを用いたプラズマエッチングを適用するこ
とができる。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６９
【補正方法】変更
【補正内容】
【００６９】次いで、例えばポリマ除去剤を用いたエッ
チングにより、側壁堆積膜２６を選択的に除去する。こ
れにより、開口部２４内には、シリコン窒化膜１４の上
面が一部露出する（図７（ａ））。
チングにより、側壁堆積膜２６を選択的に除去する。こ
れにより、開口部２４内には、シリコン窒化膜１４の上
面が一部露出する（図７（ａ））。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００８１
【補正方法】変更
【補正内容】
【００８１】次いで、レジストパターン２２を除去した
後、パターニングされたシリコン窒化膜１８をマスクと
して、例えば酸素ガスを用いたプラズマエッチングによ
り、層間絶縁膜１６を異方性エッチングする。これによ
り、層間絶縁膜１６に、シリコン窒化膜１４に達する開
口部２４を形成する（図８（ｂ））。
後、パターニングされたシリコン窒化膜１８をマスクと
して、例えば酸素ガスを用いたプラズマエッチングによ
り、層間絶縁膜１６を異方性エッチングする。これによ
り、層間絶縁膜１６に、シリコン窒化膜１４に達する開
口部２４を形成する（図８（ｂ））。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００９５
【補正方法】変更
【補正内容】
【００９５】次いで、レジストパターン２２を除去した
後、パターニングされたシリコン窒化膜１８をマスクと
して層間絶縁膜１６をエッチングし、シリコン窒化膜１
４に達する開口部２４を形成する（図１０（ｂ））。こ
の際、層間絶縁膜１６のエッチングには、例えば酸素ガ
スに対してフッ素系ガスを微量に添加したガスを用い
る。これにより、層間絶縁膜１６は若干等方的にもエッ
チングされ、図１０（ｂ）に示すように、シリコン窒化
膜１８が層間絶縁膜１６上に庇状に張り出した構造が形
成される。なお、層間絶縁膜１６は、例えば０．５〜２
μｍ程度サイドエッチングする。
後、パターニングされたシリコン窒化膜１８をマスクと
して層間絶縁膜１６をエッチングし、シリコン窒化膜１
４に達する開口部２４を形成する（図１０（ｂ））。こ
の際、層間絶縁膜１６のエッチングには、例えば酸素ガ
スに対してフッ素系ガスを微量に添加したガスを用い
る。これにより、層間絶縁膜１６は若干等方的にもエッ
チングされ、図１０（ｂ）に示すように、シリコン窒化
膜１８が層間絶縁膜１６上に庇状に張り出した構造が形
成される。なお、層間絶縁膜１６は、例えば０．５〜２
μｍ程度サイドエッチングする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】０１００
【補正方法】変更
【補正内容】
【０１００】［第５実施形態］本発明の第５実施形態に
よる容量素子及びその製造方法について図１１乃至図１
３を用いて説明する。なお、図１乃至図１０に示す第１
乃至第４実施形態による容量素子及びその製造方法と同
様の構成要素には同一の符号を付し、説明を省略し或い
は簡略にする。
よる容量素子及びその製造方法について図１１乃至図１
３を用いて説明する。なお、図１乃至図１０に示す第１
乃至第４実施形態による容量素子及びその製造方法と同
様の構成要素には同一の符号を付し、説明を省略し或い
は簡略にする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】０１０９
【補正方法】変更
【補正内容】
【０１０９】次いで、レジストパターン２２を除去した
後、パターニングされたシリコン窒化膜１８をマスクと
して、例えば酸素ガスを用いたプラズマエッチングによ
り、層間絶縁膜１６を異方性エッチングする。これによ
り、層間絶縁膜１６に、シリコン窒化膜１４に達する開
口部２４を形成する（図１２（ｂ））。
後、パターニングされたシリコン窒化膜１８をマスクと
して、例えば酸素ガスを用いたプラズマエッチングによ
り、層間絶縁膜１６を異方性エッチングする。これによ
り、層間絶縁膜１６に、シリコン窒化膜１４に達する開
口部２４を形成する（図１２（ｂ））。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】０１１０
【補正方法】変更
【補正内容】
【０１１０】次いで、例えばフッ素系ガスを用いたプラ
ズマエッチングにより、シリコン窒化膜１８及び開口部
２４内に露出しているシリコン窒化膜１４を異方性エッ
チングする。これにより、シリコン窒化膜１８が除去さ
れ、開口部２４とほぼ等しい開口部２４を有するシリコ
ン窒化膜１４ａが形成され、下部電極１２の側壁部分に
はシリコン窒化膜１４ｂが形成される（図１２
（ｃ））。
ズマエッチングにより、シリコン窒化膜１８及び開口部
２４内に露出しているシリコン窒化膜１４を異方性エッ
チングする。これにより、シリコン窒化膜１８が除去さ
れ、開口部２４とほぼ等しい開口部２４を有するシリコ
ン窒化膜１４ａが形成され、下部電極１２の側壁部分に
はシリコン窒化膜１４ｂが形成される（図１２
（ｃ））。
【手続補正９】
【補正対象書類名】図面
【補正対象項目名】図１
【補正方法】変更
【補正内容】
【図１】
【手続補正１０】
【補正対象書類名】図面
【補正対象項目名】図２
【補正方法】変更
【補正内容】
【図２】
【手続補正１１】
【補正対象書類名】図面
【補正対象項目名】図５
【補正方法】変更
【補正内容】
【図５】
【手続補正１２】
【補正対象書類名】図面
【補正対象項目名】図１０
【補正方法】変更
【補正内容】
【図１０】
【手続補正１３】
【補正対象書類名】図面
【補正対象項目名】図１４
【補正方法】変更
【補正内容】
【図１４】
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5F004 CA01 CA02 DA00 DA16 DA18
DA26 DB03 DB07 EA13 EA29
EB03
5F038 AC05 AC09 AC15 AC17 AC18
EZ15 EZ20
Claims (17)
- 【請求項１】 基板上に形成された下部電極と、 前記下部電極が形成された前記基板上に形成され、前記
下部電極上に開口部を有する絶縁膜と、 前記開口部内の前記下部電極上に形成され、前記開口部
の周縁部における膜厚が前記開口部の中央部における膜
厚よりも厚いキャパシタ絶縁膜と、 前記キャパシタ絶縁膜上に形成された上部電極とを有す
ることを特徴とする容量素子。 - 【請求項２】 基板上に形成された下部電極と、 前記下部電極が形成された前記基板上に形成され、前記
下部電極上に第１の開口部を有する第１の絶縁膜と、 前記第１の絶縁膜上に形成され、前記第１の開口部が形
成された領域に第２の開口部を有する第２の絶縁膜と、 前記開口部内の前記下部電極上に形成され、前記第２の
絶縁膜上に延在するキャパシタ絶縁膜と、 前記キャパシタ絶縁膜上に形成された上部電極とを有す
ることを特徴とする容量素子。 - 【請求項３】 請求項２記載の容量素子において、 前記第２の開口部は前記第１の開口部よりも広く、前記
第２の開口部の周縁部に前記第１の絶縁膜の上面が露出
していることを特徴とする容量素子。 - 【請求項４】 請求項３記載の容量素子において、 前記第２の開口部が形成された領域の前記第１の絶縁膜
の膜厚が、前記第２の絶縁膜下の前記第１の絶縁膜の膜
厚よりも薄いことを特徴とする容量素子。 - 【請求項５】 請求項２記載の容量素子において、 前記第１の開口部及び前記第２の開口部は、前記下部電
極が形成された領域を包含する領域に形成されており、
前記下部電極の側壁部分に、前記第１の絶縁膜と同一の
絶縁膜により構成され、前記第１の絶縁膜と離間して形
成された側壁絶縁膜を更に有することを特徴とする容量
素子。 - 【請求項６】 請求項２乃至５のいずれか１項に記載の
容量素子において、 前記第１の絶縁膜は、前記下部電極が形成された領域と
は異なる領域の前記基板上に形成された配線又は電極を
被覆するカバー絶縁膜であることを特徴とする容量素
子。 - 【請求項７】 基板上に下部電極を形成する工程と、 前記下部電極が形成された前記基板上に第１の絶縁膜を
形成する工程と、 前記第１の絶縁膜上に第２の絶縁膜を形成する工程と、 前記第１の絶縁膜及び前記第２の絶縁膜に、前記下部電
極に達する開口部を形成する工程と、 前記下部電極上に、前記第２の絶縁膜上に延在するよう
にキャパシタ絶縁膜を形成する工程と、 前記キャパシタ絶縁膜上に上部電極を形成する工程とを
有することを特徴とする容量素子の製造方法。 - 【請求項８】 請求項７記載の容量素子の製造方法にお
いて、 前記開口部を形成する工程では、前記第２の絶縁膜にお
ける開口径が前記第１の絶縁膜における開口径よりも広
くなるように前記開口部を形成することを特徴とする容
量素子の製造方法。 - 【請求項９】 請求項８記載の容量素子の製造方法にお
いて、 前記開口部を形成する工程は、エッチング面に側壁堆積
膜が形成される条件で前記第２の絶縁膜をエッチングす
る工程と、前記第２の絶縁膜及び前記側壁堆積膜をマス
クとして前記第１の絶縁膜をエッチングする工程と、前
記側壁堆積膜を除去する工程とを有することを特徴とす
る容量素子の製造方法。 - 【請求項１０】 請求項９記載の容量素子の製造方法に
おいて、 前記第２の絶縁膜をエッチングする工程では、炭素含有
ガスを含む雰囲気中でエッチングを行うことにより、前
記側壁堆積膜を形成することを特徴とする容量素子の製
造方法。 - 【請求項１１】 請求項８記載の容量素子の製造方法に
おいて、 前記開口部を形成する工程は、前記第２の絶縁膜をエッ
チングする工程と、前記第２の絶縁膜をマスクとして前
記第１の絶縁膜をエッチングする工程と、前記第２の絶
縁膜を等方的なエッチング成分を含む条件でエッチング
することにより前記第２の絶縁膜における前記開口部の
開口径を拡大する工程とを有することを特徴とする容量
素子の製造方法。 - 【請求項１２】 請求項９乃至１１のいずれか１項に記
載の容量素子の製造方法において、 前記第１の絶縁膜をエッチングする工程では、前記第１
の絶縁膜が横方向にもエッチングされる条件でエッチン
グし、前記第１の絶縁膜を横方向に後退させることを特
徴とする容量素子の製造方法。 - 【請求項１３】 請求項１２記載の容量素子の製造方法
において、 前記側壁堆積膜を除去することにより、前記第１の絶縁
膜の横方向への後退量を緩和することを特徴とする容量
素子の製造方法。 - 【請求項１４】 請求項８記載の容量素子の製造方法に
おいて、 前記第２の絶縁膜を形成する工程の後に、前記下部電極
上に開口部を有する第３の絶縁膜を形成する工程を更に
有し、 前記開口部を形成する工程は、前記第３の絶縁膜をマス
クとして前記第２の絶縁膜を等方的なエッチング成分を
含む条件でエッチングする工程と、前記第３の絶縁膜を
マスクとして前記第１の絶縁膜をエッチングする工程と
を有することを特徴とする容量素子の製造方法。 - 【請求項１５】 請求項１４記載の容量素子の製造方法
において、 前記第１の絶縁膜をエッチングする工程では、前記第１
の絶縁膜及び前記第３の絶縁膜がエッチングされる条件
でエッチングを行い、前記開口部を形成すると同時に前
記第３の絶縁膜を除去することを特徴とする容量素子の
製造方法。 - 【請求項１６】 請求項７記載の容量素子の製造方法に
おいて、 前記開口部を形成する工程では、前記下部電極が形成さ
れた領域を包含する領域に前記開口部を形成することを
特徴とする容量素子の製造方法。 - 【請求項１７】 請求項１６記載の容量素子の製造方法
において、 前記開口部を形成する工程では、前記開口部の形成と同
時に、前記下部電極の側壁部分に前記第１の絶縁膜より
なる側壁絶縁膜を形成することを特徴とする容量素子の
製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001299816A JP3553535B2 (ja) | 2001-09-28 | 2001-09-28 | 容量素子及びその製造方法 |
| US10/254,836 US6788521B2 (en) | 2001-09-28 | 2002-09-26 | Capacitor and method for fabricating the same |
| TW091122406A TW565930B (en) | 2001-09-28 | 2002-09-27 | Capacitor and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001299816A JP3553535B2 (ja) | 2001-09-28 | 2001-09-28 | 容量素子及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003110023A true JP2003110023A (ja) | 2003-04-11 |
| JP3553535B2 JP3553535B2 (ja) | 2004-08-11 |
Family
ID=19120501
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001299816A Expired - Fee Related JP3553535B2 (ja) | 2001-09-28 | 2001-09-28 | 容量素子及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6788521B2 (ja) |
| JP (1) | JP3553535B2 (ja) |
| TW (1) | TW565930B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008010609A (ja) * | 2006-06-29 | 2008-01-17 | Hitachi Ltd | 半導体装置の製造方法 |
| US8519805B2 (en) | 2010-10-29 | 2013-08-27 | Sumitomo Electric Industries, Ltd. | Electronic circuit |
| JP2014120770A (ja) * | 2012-12-12 | 2014-06-30 | Freescale Semiconductor Inc | 集積型受動素子を含む集積回路およびその製造方法 |
| WO2019021817A1 (ja) * | 2017-07-25 | 2019-01-31 | 株式会社村田製作所 | キャパシタ |
Families Citing this family (65)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8160864B1 (en) | 2000-10-26 | 2012-04-17 | Cypress Semiconductor Corporation | In-circuit emulator and pod synchronized boot |
| US7765095B1 (en) | 2000-10-26 | 2010-07-27 | Cypress Semiconductor Corporation | Conditional branching in an in-circuit emulation system |
| US8103496B1 (en) | 2000-10-26 | 2012-01-24 | Cypress Semicondutor Corporation | Breakpoint control in an in-circuit emulation system |
| US6724220B1 (en) | 2000-10-26 | 2004-04-20 | Cyress Semiconductor Corporation | Programmable microcontroller architecture (mixed analog/digital) |
| US8176296B2 (en) | 2000-10-26 | 2012-05-08 | Cypress Semiconductor Corporation | Programmable microcontroller architecture |
| US8149048B1 (en) | 2000-10-26 | 2012-04-03 | Cypress Semiconductor Corporation | Apparatus and method for programmable power management in a programmable analog circuit block |
| US7406674B1 (en) | 2001-10-24 | 2008-07-29 | Cypress Semiconductor Corporation | Method and apparatus for generating microcontroller configuration information |
| US8078970B1 (en) | 2001-11-09 | 2011-12-13 | Cypress Semiconductor Corporation | Graphical user interface with user-selectable list-box |
| US7770113B1 (en) | 2001-11-19 | 2010-08-03 | Cypress Semiconductor Corporation | System and method for dynamically generating a configuration datasheet |
| US7774190B1 (en) | 2001-11-19 | 2010-08-10 | Cypress Semiconductor Corporation | Sleep and stall in an in-circuit emulation system |
| US7844437B1 (en) | 2001-11-19 | 2010-11-30 | Cypress Semiconductor Corporation | System and method for performing next placements and pruning of disallowed placements for programming an integrated circuit |
| US6971004B1 (en) | 2001-11-19 | 2005-11-29 | Cypress Semiconductor Corp. | System and method of dynamically reconfiguring a programmable integrated circuit |
| US8069405B1 (en) | 2001-11-19 | 2011-11-29 | Cypress Semiconductor Corporation | User interface for efficiently browsing an electronic document using data-driven tabs |
| US8103497B1 (en) | 2002-03-28 | 2012-01-24 | Cypress Semiconductor Corporation | External interface for event architecture |
| US7308608B1 (en) | 2002-05-01 | 2007-12-11 | Cypress Semiconductor Corporation | Reconfigurable testing system and method |
| US7761845B1 (en) | 2002-09-09 | 2010-07-20 | Cypress Semiconductor Corporation | Method for parameterizing a user module |
| US7295049B1 (en) | 2004-03-25 | 2007-11-13 | Cypress Semiconductor Corporation | Method and circuit for rapid alignment of signals |
| US8286125B2 (en) | 2004-08-13 | 2012-10-09 | Cypress Semiconductor Corporation | Model for a hardware device-independent method of defining embedded firmware for programmable systems |
| US8069436B2 (en) | 2004-08-13 | 2011-11-29 | Cypress Semiconductor Corporation | Providing hardware independence to automate code generation of processing device firmware |
| US7332976B1 (en) | 2005-02-04 | 2008-02-19 | Cypress Semiconductor Corporation | Poly-phase frequency synthesis oscillator |
| US7400183B1 (en) | 2005-05-05 | 2008-07-15 | Cypress Semiconductor Corporation | Voltage controlled oscillator delay cell and method |
| US8089461B2 (en) | 2005-06-23 | 2012-01-03 | Cypress Semiconductor Corporation | Touch wake for electronic devices |
| JP4928748B2 (ja) * | 2005-06-27 | 2012-05-09 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US7307485B1 (en) | 2005-11-14 | 2007-12-11 | Cypress Semiconductor Corporation | Capacitance sensor using relaxation oscillators |
| US8085067B1 (en) | 2005-12-21 | 2011-12-27 | Cypress Semiconductor Corporation | Differential-to-single ended signal converter circuit and method |
| US7312616B2 (en) | 2006-01-20 | 2007-12-25 | Cypress Semiconductor Corporation | Successive approximate capacitance measurement circuit |
| US20070176903A1 (en) * | 2006-01-31 | 2007-08-02 | Dahlin Jeffrey J | Capacitive touch sensor button activation |
| US8067948B2 (en) | 2006-03-27 | 2011-11-29 | Cypress Semiconductor Corporation | Input/output multiplexer bus |
| US8144125B2 (en) | 2006-03-30 | 2012-03-27 | Cypress Semiconductor Corporation | Apparatus and method for reducing average scan rate to detect a conductive object on a sensing device |
| US7721609B2 (en) | 2006-03-31 | 2010-05-25 | Cypress Semiconductor Corporation | Method and apparatus for sensing the force with which a button is pressed |
| US8040142B1 (en) | 2006-03-31 | 2011-10-18 | Cypress Semiconductor Corporation | Touch detection techniques for capacitive touch sense systems |
| US8089472B2 (en) * | 2006-05-26 | 2012-01-03 | Cypress Semiconductor Corporation | Bidirectional slider with delete function |
| US8537121B2 (en) | 2006-05-26 | 2013-09-17 | Cypress Semiconductor Corporation | Multi-function slider in touchpad |
| US8040321B2 (en) | 2006-07-10 | 2011-10-18 | Cypress Semiconductor Corporation | Touch-sensor with shared capacitive sensors |
| US7253643B1 (en) | 2006-07-19 | 2007-08-07 | Cypress Semiconductor Corporation | Uninterrupted radial capacitive sense interface |
| US9507465B2 (en) * | 2006-07-25 | 2016-11-29 | Cypress Semiconductor Corporation | Technique for increasing the sensitivity of capacitive sensor arrays |
| US9766738B1 (en) | 2006-08-23 | 2017-09-19 | Cypress Semiconductor Corporation | Position and usage based prioritization for capacitance sense interface |
| US8547114B2 (en) | 2006-11-14 | 2013-10-01 | Cypress Semiconductor Corporation | Capacitance to code converter with sigma-delta modulator |
| US8089288B1 (en) | 2006-11-16 | 2012-01-03 | Cypress Semiconductor Corporation | Charge accumulation capacitance sensor with linear transfer characteristic |
| US8058937B2 (en) | 2007-01-30 | 2011-11-15 | Cypress Semiconductor Corporation | Setting a discharge rate and a charge rate of a relaxation oscillator circuit |
| US8026739B2 (en) | 2007-04-17 | 2011-09-27 | Cypress Semiconductor Corporation | System level interconnect with programmable switching |
| US8092083B2 (en) | 2007-04-17 | 2012-01-10 | Cypress Semiconductor Corporation | Temperature sensor with digital bandgap |
| US7737724B2 (en) | 2007-04-17 | 2010-06-15 | Cypress Semiconductor Corporation | Universal digital block interconnection and channel routing |
| US8040266B2 (en) | 2007-04-17 | 2011-10-18 | Cypress Semiconductor Corporation | Programmable sigma-delta analog-to-digital converter |
| US9564902B2 (en) | 2007-04-17 | 2017-02-07 | Cypress Semiconductor Corporation | Dynamically configurable and re-configurable data path |
| US8130025B2 (en) | 2007-04-17 | 2012-03-06 | Cypress Semiconductor Corporation | Numerical band gap |
| US8266575B1 (en) | 2007-04-25 | 2012-09-11 | Cypress Semiconductor Corporation | Systems and methods for dynamically reconfiguring a programmable system on a chip |
| US8144126B2 (en) | 2007-05-07 | 2012-03-27 | Cypress Semiconductor Corporation | Reducing sleep current in a capacitance sensing system |
| US9500686B1 (en) | 2007-06-29 | 2016-11-22 | Cypress Semiconductor Corporation | Capacitance measurement system and methods |
| US8169238B1 (en) | 2007-07-03 | 2012-05-01 | Cypress Semiconductor Corporation | Capacitance to frequency converter |
| US8570053B1 (en) | 2007-07-03 | 2013-10-29 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
| WO2009006556A1 (en) | 2007-07-03 | 2009-01-08 | Cypress Semiconductor Corporation | Normalizing capacitive sensor array signals |
| US8089289B1 (en) | 2007-07-03 | 2012-01-03 | Cypress Semiconductor Corporation | Capacitive field sensor with sigma-delta modulator |
| US8049569B1 (en) | 2007-09-05 | 2011-11-01 | Cypress Semiconductor Corporation | Circuit and method for improving the accuracy of a crystal-less oscillator having dual-frequency modes |
| US8525798B2 (en) | 2008-01-28 | 2013-09-03 | Cypress Semiconductor Corporation | Touch sensing |
| US8487912B1 (en) | 2008-02-01 | 2013-07-16 | Cypress Semiconductor Corporation | Capacitive sense touch device with hysteresis threshold |
| US8319505B1 (en) | 2008-10-24 | 2012-11-27 | Cypress Semiconductor Corporation | Methods and circuits for measuring mutual and self capacitance |
| US8358142B2 (en) | 2008-02-27 | 2013-01-22 | Cypress Semiconductor Corporation | Methods and circuits for measuring mutual and self capacitance |
| US9104273B1 (en) | 2008-02-29 | 2015-08-11 | Cypress Semiconductor Corporation | Multi-touch sensing method |
| US8321174B1 (en) | 2008-09-26 | 2012-11-27 | Cypress Semiconductor Corporation | System and method to measure capacitance of capacitive sensor array |
| US8487639B1 (en) | 2008-11-21 | 2013-07-16 | Cypress Semiconductor Corporation | Receive demodulator for capacitive sensing |
| US8866500B2 (en) | 2009-03-26 | 2014-10-21 | Cypress Semiconductor Corporation | Multi-functional capacitance sensing circuit with a current conveyor |
| US9448964B2 (en) | 2009-05-04 | 2016-09-20 | Cypress Semiconductor Corporation | Autonomous control in a programmable system |
| US8723827B2 (en) | 2009-07-28 | 2014-05-13 | Cypress Semiconductor Corporation | Predictive touch surface scanning |
| US9268441B2 (en) | 2011-04-05 | 2016-02-23 | Parade Technologies, Ltd. | Active integrator for a capacitive sense array |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1991016731A1 (fr) * | 1990-04-24 | 1991-10-31 | Seiko Epson Corporation | Dispositif a semiconducteur avec materiau ferro-electrique et procede de production de ce dispositif |
| JP3163761B2 (ja) | 1992-06-10 | 2001-05-08 | ヤマハ株式会社 | 集積回路装置 |
| US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
| JPH08181282A (ja) | 1994-12-21 | 1996-07-12 | Sony Corp | 半導体装置製造方法 |
| JP3023298B2 (ja) | 1995-10-25 | 2000-03-21 | 松下電子工業株式会社 | 半導体装置及びその製造方法 |
| JP3466851B2 (ja) * | 1997-01-20 | 2003-11-17 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6184551B1 (en) * | 1997-10-24 | 2001-02-06 | Samsung Electronics Co., Ltd | Method of forming integrated circuit capacitors having electrodes therein that comprise conductive plugs |
| TW410402B (en) * | 1998-02-06 | 2000-11-01 | Sony Corp | Dielectric capacitor and method of manufacturing same, and dielectric memeory using same |
| KR100280288B1 (ko) | 1999-02-04 | 2001-01-15 | 윤종용 | 반도체 집적회로의 커패시터 제조방법 |
-
2001
- 2001-09-28 JP JP2001299816A patent/JP3553535B2/ja not_active Expired - Fee Related
-
2002
- 2002-09-26 US US10/254,836 patent/US6788521B2/en not_active Expired - Fee Related
- 2002-09-27 TW TW091122406A patent/TW565930B/zh not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008010609A (ja) * | 2006-06-29 | 2008-01-17 | Hitachi Ltd | 半導体装置の製造方法 |
| US8519805B2 (en) | 2010-10-29 | 2013-08-27 | Sumitomo Electric Industries, Ltd. | Electronic circuit |
| JP2014120770A (ja) * | 2012-12-12 | 2014-06-30 | Freescale Semiconductor Inc | 集積型受動素子を含む集積回路およびその製造方法 |
| WO2019021817A1 (ja) * | 2017-07-25 | 2019-01-31 | 株式会社村田製作所 | キャパシタ |
| JPWO2019021817A1 (ja) * | 2017-07-25 | 2019-11-14 | 株式会社村田製作所 | キャパシタ |
| US10991509B2 (en) | 2017-07-25 | 2021-04-27 | Murata Manufacturing Co., Ltd. | Capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3553535B2 (ja) | 2004-08-11 |
| TW565930B (en) | 2003-12-11 |
| US6788521B2 (en) | 2004-09-07 |
| US20030063428A1 (en) | 2003-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003110023A (ja) | 容量素子及びその製造方法 | |
| US6884736B2 (en) | Method of forming contact plug on silicide structure | |
| JPH11204504A (ja) | シリコン層のエッチング方法 | |
| KR100796512B1 (ko) | 반도체 소자의 인덕터 형성 방법 | |
| JP2003142576A (ja) | 半導体装置およびその製造方法 | |
| US6784067B2 (en) | Method of manufacturing semiconductor device | |
| US6818499B2 (en) | Method for forming an MIM capacitor | |
| US20050142830A1 (en) | Method for forming a contact of a semiconductor device | |
| US20090160022A1 (en) | Method of fabricating mim structure capacitor | |
| US7846808B2 (en) | Method for manufacturing a semiconductor capacitor | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| CN116798863A (zh) | 半导体器件的制备方法 | |
| JPH1167909A (ja) | 半導体装置の製造方法 | |
| JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
| JP2003086572A (ja) | 半導体装置のビットライン形成方法 | |
| JP2002141472A (ja) | 半導体装置及びその製造方法 | |
| JP3519641B2 (ja) | 金配線を有する半導体装置およびその製造方法 | |
| JPH09232573A (ja) | コンタクト孔の形成方法 | |
| TW202523126A (zh) | 半導體裝置及半導體裝置之製造方法 | |
| JPH1117108A (ja) | Ｍｉｍキャパシタ及びその製造方法、並びに高周波集積回路 | |
| JP2004071840A (ja) | 半導体装置の製造方法 | |
| JP4162944B2 (ja) | 半導体装置の製造方法 | |
| WO2023205936A1 (zh) | 半导体器件及其制备方法 | |
| US20070026663A1 (en) | A semiconductor device and method for manufacturing the semiconductor device | |
| JP2000208628A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040316 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140514 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |