JP2003115508A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003115508A
JP2003115508A JP2001307444A JP2001307444A JP2003115508A JP 2003115508 A JP2003115508 A JP 2003115508A JP 2001307444 A JP2001307444 A JP 2001307444A JP 2001307444 A JP2001307444 A JP 2001307444A JP 2003115508 A JP2003115508 A JP 2003115508A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor chip
high frequency
external
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001307444A
Other languages
English (en)
Inventor
Toshinori Hirashima
利宣 平島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001307444A priority Critical patent/JP2003115508A/ja
Publication of JP2003115508A publication Critical patent/JP2003115508A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 高周波信号を処理する半導体装置のインダク
タを低減して高周波特性を向上させ、併せて外部端子の
数の減少を防止する。 【解決手段】 高周波信号を処理する半導体チップの外
部電極に外部端子となるリードを接続する半導体装置に
おいて、前記半導体チップの高周波信号用の外部電極と
リードとをバンプ電極によって接続し、前記半導体チッ
プの高周波信号用以外の外部電極とリードとをボンディ
ングワイヤによって接続する。高周波信号を処理する半
導体装置のインダクタを低減して高周波特性を向上さ
せ、併せて外部端子の数の減少を防止し、コストの増加
を抑制することが可能な技術を提供することにある。こ
のため、高周波信号用の外部電極とリードとをバンプ電
極によって接続するため高周波特性が向上し、高周波信
号用以外の外部電極とリードとをボンディングワイヤに
よって接続するため、外部端子の数の減少を防止し、コ
ストの増加を抑制することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、高周波信号の処理に用いられる半導体装置に
適用して有効な技術に関するものである。
【0002】
【従来の技術】半導体装置の製造では、単結晶シリコン
等のウェハに設けられた複数の素子形成領域に、半導体
素子或いは配線パターンを一括して形成して所定の回路
を構成し、隣接する素子形成領域間のスクライビング領
域にてウェハを切断して、夫々の素子形成領域を個々の
半導体チップとして分離するダイシングを行なう。
【0003】こうしてウェハを個々の半導体チップを分
離した後に半導体装置の実装工程が行なわれる。図1及
び図2はQFP(Quad Flat Package)型半導体装置の一
例を示す平面図及び縦断面図であり、実装工程では、半
導体チップ1をタブ2に搭載し、半導体チップ1の外部
電極と、リード3の内端とをボンディングワイヤ4によ
って接続した後に、樹脂封止等の封止工程によって封止
体5を形成し、封止体5から露出するリードの外端が半
導体装置の外部端子になっており、タブ2は封止体5に
よって固定されるまで、タブ吊りリード6によって支持
されている。
【0004】
【発明が解決しようとする課題】半導体チップ1とリー
ド3との接続に用いられているボンディングワイヤ4は
1nH〜2nH程度の寄生インダクタとなるので、周波
数が高くなり数GHzの信号を処理する場合には特性を
劣化させてしまう。例えば、移動体通信では使用周波数
の2GHz帯への移行が予定されており、こうした高周
波信号の伝導では、導体の表面層に電流が集中し導体内
部が伝導に寄与しない表皮効果が現れるため、より一層
特性が劣化してしまう。
【0005】こうした特性の劣化を防止するために、バ
ンプ電極によって半導体チップの外部電極とリードとを
直接接続する方法もあるが、ボンディングワイヤは80
μm程度のピッチで配置することが可能であるのに対し
て、リードでは0.12mm程度のピッチで配置するこ
とになるため、必要な数の外部電極を半導体チップの周
縁部に配置することが困難になる。
【0006】このため外部電極とリードとを直接に接続
せず、外部電極とリードとをテープ基板を介して接続す
る或いは外部端子となるバンプ電極と接続する配線を形
成した基板に半導体チップを搭載する等の方法が考えら
れる。
【0007】しかし、こうした方法では、価格の高い基
板が必要となる或いは多くのバンプ電極を形成するため
に費用及び時間を要するため、コストが重視される移動
体通信の端末機等には採用することが難しい。また、配
線を形成した基板は、配線の変更等を行なうためには基
板自体を作り直さなければならないため自由度が低くな
る。
【0008】本発明の課題は、これらの問題点を解決
し、高周波信号を処理する半導体装置のインダクタを低
減して高周波特性を向上させ、併せて外部端子の数の減
少を防止し、コストの増加を抑制することが可能な技術
を提供することにある。本発明の前記ならびにその他の
課題と新規な特徴は、本明細書の記述及び添付図面によ
って明らかになるであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。高周波信号を処理する半導体チッ
プの外部電極に外部端子となるリードを接続する半導体
装置において、前記半導体チップの高周波信号用の外部
電極とリードとをバンプ電極によって接続し、前記半導
体チップの高周波信号用以外の外部電極とリードとをボ
ンディングワイヤによって接続した。
【0010】上述した本発明によれば、高周波信号用の
外部電極とリードとをバンプ電極によって接続するため
高周波特性が向上し、高周波信号用以外の外部電極とリ
ードとをボンディングワイヤによって接続するため、外
部端子の数の減少を防止し、コストの増加を抑制するこ
とができる。
【0011】以下、本発明の実施の形態を説明する。な
お、実施の形態を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
【0012】
【発明の実施の形態】例えば、図3に示すデュアルモー
ドの高周波アナログ信号処理回路では、図中破線にて囲
われた半導体装置に合計56ピン〜64ピン設けられる
リードの内で、高度の高周波特性が求められるリードは
LNA(Low Noise Amp)への入力端子とRF VCOと
の接続端子の合計6ピンに過ぎない。高周波信号の処理
に用いられる半導体装置であっても、その外部端子の全
てに高周波特性が求められるわけではない。従って、少
数の端子の特性を改善するために全ての端子をバンプ電
極によって接続する必要はない。
【0013】このため、本発明の半導体装置では高周波
信号を処理する半導体チップの外部電極に外部端子とな
るリードを接続する半導体装置において、前記半導体チ
ップの高周波信号用の外部電極とリードとをバンプ電極
によって接続し、前記半導体チップの高周波信号用以外
の外部電極とリードとをボンディングワイヤによって接
続する。
【0014】図4は、本発明の一実施の形態である高周
波アナログ信号の処理に用いられるQFP型の半導体装
置を示す平面図であり、図5は図4に示す半導体装置の
縦断面図である。
【0015】この半導体装置では、半導体チップ11を
バスバー12に固定し、半導体チップ11の外部電極
と、通常のリード13の内端とをボンディングワイヤ1
4によって接続する。そして、図中左側のバスバー12
に囲まれた高周波信号用のリード15と半導体チップ1
1の外部電極とはバンプ電極16によって接続した後に
樹脂封止等の封止工程によって封止体17を形成し、封
止体17から露出するバスバー12の外端及びリード1
3,15の外端が半導体装置の外部端子になっている。
【0016】なお、バスバー12は、半導体チップ11
の固定の他に電源或いは接地用にも用いられ、半導体チ
ップ11の外部電極とバンプ電極16によって4箇所程
度接続して、半導体チップ11を固定する。
【0017】本実施の形態に用いられる半導体チップ1
1は平面形状が長方形であり、高周波信号用のリード1
5と接続される高周波信号用の電極は、半導体チップ1
1の短辺側の縁部に配置されている。このため高周波信
号用の電極から封止体17の端部までの距離が短くなる
ので、高周波信号用のリード15を他のリード13より
も短くすることができるので高周波特性が向上する。
【0018】更に、本実施の形態の半導体装置では、半
導体チップ11の中心と封止体17の中心とが平面的に
重なっておらず、高周波信号用の外部電極が配置されて
いる半導体チップ11の前記短辺側の縁部が他の縁部よ
りも封止体17外表面に近接させてあるので、高周波信
号用のリード15を他のリード13よりも更に短くする
ことができるこのように、高周波特性を必要とするリー
ド15と半導体チップ11との接続をバンプ電極16と
することで、ボンディングワイヤ14接続の場合よりも
インダクタを低減させて高周波特性を向上させることが
できる。そして、高周波特性を必要としないリード13
と半導体チップ11との接続をボンディングワイヤ14
とすることで、外部端子の数を減少させることもない。
【0019】以上、本発明を、前記実施の形態に基づき
具体的に説明したが、本発明は、前記実施の形態に限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは勿論である。
【0020】例えば、前述した実施の形態では、半導体
チップの平面形状が長方形であり、半導体チップの中心
とが封止体の中心と異なっている場合について説明した
が、半導体チップの平面形状が正方形である場合でも本
発明は適用が可能であり、また、半導体チップの中心と
封止体の中心とが重なっている場合でも同様に本発明は
適用が可能である。
【0021】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。 (1)本発明によれば、高周波信号用の外部電極とリー
ドとをバンプ電極によって接続するため高周波特性が向
上するという効果がある。 (2)本発明によれば、高周波信号用以外の外部電極と
リードとをボンディングワイヤによって接続するため、
外部端子の数の減少を防止することができるという効果
がある。 (3)本発明によれば、半導体チップとリードとの接続
に基板等が不用であり、基板に要するコストの増加を防
止することができるという効果がある。 (4)本発明によれば、少数のバンプ電極を形成するだ
けでよいために、バンプ電極形成の費用及び時間を少な
いため、コストの増加が少ないという効果がある。 (5)本発明によれば、半導体チップとリードとの接続
に配線を形成した基板を用いないので、半導体チップと
リードとの接続の自由度が高くなるという効果がある。
【図面の簡単な説明】
【図1】従来の半導体装置を示す平面図である。
【図2】図1に示す半導体装置の縦断面図である。
【図3】高周波アナログ信号処理回路の一例を示す回路
図である。
【図4】本発明の一実施の形態の半導体装置を示す平面
図である。
【図5】図4に示す半導体装置の縦断面図である。
【符号の説明】
1,11…半導体チップ、2…タブ、3,13…リー
ド、4,14…ボンディングワイヤ、5,17…封止
体、6…タブ吊りリード、12…バスバー、15…高周
波信号用リード、16…バンプ電極。

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 高周波信号を処理する半導体チップの外
    部電極に外部端子となるリードを接続する半導体装置で
    あって、 前記半導体チップの高周波信号用の外部電極とリードと
    をバンプ電極によって接続し、前記半導体チップの高周
    波信号用以外の外部電極とリードとをボンディングワイ
    ヤによって接続したことを特徴とする半導体装置。
  2. 【請求項2】 前記半導体装置が高周波アナログ信号の
    処理に用いられることを特徴とする請求項1に記載の半
    導体装置。
  3. 【請求項3】 前記半導体装置がQFP型であることを
    特徴とする請求項1又は請求項2に記載の半導体装置。
  4. 【請求項4】 前記半導体チップが長方形であり、その
    短辺側の縁部に高周波信号用の外部電極が配置されてい
    ることを特徴とする請求項3に記載の半導体装置。
  5. 【請求項5】 前記半導体チップを封止する封止体の中
    心と半導体チップの中心とが異なり、高周波信号用の外
    部電極が配置されている半導体チップの縁部が他の縁部
    よりも封止体外表面に近接させてあることを特徴とする
    請求項1乃至請求項4の何れか一項に記載の半導体装
    置。
JP2001307444A 2001-10-03 2001-10-03 半導体装置 Pending JP2003115508A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001307444A JP2003115508A (ja) 2001-10-03 2001-10-03 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001307444A JP2003115508A (ja) 2001-10-03 2001-10-03 半導体装置

Publications (1)

Publication Number Publication Date
JP2003115508A true JP2003115508A (ja) 2003-04-18

Family

ID=19126907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001307444A Pending JP2003115508A (ja) 2001-10-03 2001-10-03 半導体装置

Country Status (1)

Country Link
JP (1) JP2003115508A (ja)

Similar Documents

Publication Publication Date Title
US20100253435A1 (en) Rf power amplifier circuit utilizing bondwires in impedance matching
US6924549B2 (en) Semiconductor device and a method of manufacturing the same
US20050253230A1 (en) Large die package structures and fabrication method therefor
CN103094238B (zh) 引线框架和半导体器件
US7741710B2 (en) Module with multiple power amplifiers and power sensors
TWI556358B (zh) 半導體裝置及包含其之通訊系統
JP2003297961A (ja) 半導体装置
KR19990029974A (ko) 결합 유도 코일과 집적 회로 반도체 칩이 구비되는 단일 리드프레임 패키지 및 그 제조방법
US20050035448A1 (en) Chip package structure
JP2003163310A (ja) 高周波半導体装置
US7361984B2 (en) Chip package structure
KR100248035B1 (ko) 반도체 패키지
JP2010080815A (ja) 半導体装置
US20080157304A1 (en) Chip package structure
US7091594B1 (en) Leadframe type semiconductor package having reduced inductance and its manufacturing method
JP4252563B2 (ja) 半導体装置
US20080006917A1 (en) Chip package structure and fabricating method threrof
US12512393B2 (en) Leadframe
JP2970626B2 (ja) 半導体集積回路装置用リードフレーム、および半導体集積回路装置
TW201324695A (zh) 半導體裝置
JP4579040B2 (ja) 半導体増幅器
JPS63136637A (ja) 半導体装置
JP2970622B2 (ja) 半導体装置及びその製造方法
JP3192238B2 (ja) 半導体装置の組立方法
US20070102794A1 (en) Lead arrangement and chip package using the same