JP2003131636A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2003131636A
JP2003131636A JP2001331844A JP2001331844A JP2003131636A JP 2003131636 A JP2003131636 A JP 2003131636A JP 2001331844 A JP2001331844 A JP 2001331844A JP 2001331844 A JP2001331844 A JP 2001331844A JP 2003131636 A JP2003131636 A JP 2003131636A
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel
crystal display
display device
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001331844A
Other languages
English (en)
Other versions
JP2003131636A5 (ja
Inventor
Makoto Tsumura
津村　　誠
Tetsutoyo Konno
哲豊 紺野
Tsunenori Yamamoto
恒典 山本
Ikuo Hiyama
郁夫 檜山
Yoshinori Aono
義則 青野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2001331844A priority Critical patent/JP2003131636A/ja
Priority to US10/101,159 priority patent/US6704066B2/en
Priority to US10/385,639 priority patent/US6704067B2/en
Publication of JP2003131636A publication Critical patent/JP2003131636A/ja
Publication of JP2003131636A5 publication Critical patent/JP2003131636A5/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0434—Flat panel display in which a field is applied parallel to the display plane
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】 【課題】駆動方法を選ばない低電圧駆動をクロストーク
フリーの高画質で実現するとともに、配線数が少なく高
開口率で明るい液晶表示装置を提供することにある。 【解決手段】画素内に第１と第２の画素電極およびアク
ティブ素子を配置し、その出力端子をそれぞれの画素電
極と列配線または共通配線に接続する構成とし、列配線
間または、列配線と共通配線の差電圧により駆動すると
ともに、画素の列方向の中央付近に第１の画素電極と第
２の画素電極による絶縁膜を介した重畳部を設けるとと
もに、この重畳部に保持容量を形成し、この重畳部を中
心として、第１の画素電極と第２の画素電極を列方向に
線対称の関係をなす形状とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置に係
り、クロストークによる画質劣化を抑制し、高画質かつ
駆動電圧および消費電力の低減が可能な液晶表示装置に
関する。
【０００２】
【従来の技術】液晶表示装置は、薄型軽量，超低消費電
力の特徴を生かしてノート型のおよび携帯電話に代表さ
れるモバイル機器の表示部として、広く用いられるとと
もに、薄型・軽量，高精細表示などの点で、ＣＲＴ（Ca
thode Ray Tube）などの表示装置を凌ぐ性能を発揮する
ことから、デスクトップ型パーソナルコンピュータ（Ｐ
Ｃ）のモニターおよび液晶テレビとして普及し始めてい
る。
【０００３】液晶表示装置の表示原理としては、主流の
ＴＮ（ツイステッド ネマチック：Twisted Nematic）
の他に、広視野角を特徴とするＩＰＳモード（イン プ
レーン スイッチング モード：In-plane Switching M
ode），ＭＶＡ(Multi DomainVertical Alignment），Ｏ
ＣＢ(Optically Compensated Birefringence）などが用
いられている。
【０００４】これらの表示モードの中で、インプレーン
スイッチングモードは、視野角特性に優れることと、一
方の基板にアクティブ素子，電極さらにはカラーフィル
タなどの液晶パネルの構成要素を殆ど全て集めることが
できることから、上下基板間の電極パターン合せの問題
の無い高精細な液晶表示装置を安価に実現できる方式と
して期待されている。
【０００５】インプレーンスイッチングモードの開発初
期の課題のひとつとして、画像データに基づく信号電圧
を印加する列配線からのクロストークによる画質劣化の
改善があった。これは、列配線と画素電極が近接して配
置されていると、配線と電極間の結合容量により、信号
電圧の変動がある一定の割合で画素電位に対してクロス
トーク電圧として重畳されるために発生する。これを防
止するため第２の画素電極をシールド電極として兼用す
る構造が考案され、特開平６−２０２１２７号公報に開
示されている。
【０００６】インプレーンスイッチングモードのもうひ
とつの課題として、横方向の電界により液晶を駆動する
ため、電極間距離を広げて開口率を上げようとすると駆
動電圧が上昇し易いという課題があった。液晶駆動電圧
が高くなると、液晶に電圧を印加するために液晶パネル
の周辺に配置した駆動素子の耐電圧を向上することや、
駆動素子をガラス基板上に低温プロセスの多結晶シリコ
ンや非晶質シリコンなどにより形成した薄膜トランジス
タなどのアクティブ素子で構成した場合には、薄膜トラ
ンジスタの耐電圧を上げることが必要になる。また、画
素部のアクティブ素子に必要な耐電圧も高くなる。これ
らのアクティブ素子の耐電圧向上により、駆動素子の面
積の増大による高精細化の制限や非表示領域の増大，薄
膜トランジスタの耐電圧を上げるためのプロセスの増大
やガラス周辺領域の増大など液晶表示装置の特徴のいく
つかを損なう恐れがあった。
【０００７】筆者らはこれらの課題に対して、配線数を
減らしても液晶には十分な電圧が印加され、かつ駆動素
子の耐電圧を低電圧化する構造として、１画素内に複数
のＴＦＴを配置しこれらのＴＦＴで書込む電圧の差分で
液晶を駆動して画像を表示する差動駆動方式を考案し、
特開平６−１４８５９６号公報や、特開平６−２０２０
７３号公報に開示した。
【０００８】
【発明が解決しようとする課題】本発明における課題を
明確にするため、まず全てのアクティブマトリクス型の
液晶表示モードに共通な基本構成とその駆動方式につい
て説明し、その後、インプレーンスイッチングモードを
例にアクティブマトリクス型液晶表示装置の課題につい
て説明する。
【０００９】図２２にアクティブマトリクス型液晶表示
装置の等価回路図を示す。選択期間の開始時に行配線２
０１にアクティブ素子２０３がオン状態となる電位がゲ
ートドライバ１０６により与えられ、データドライバ１
０７により列配線２０２に画像データに基づく電位が与
えられ、アクティブ素子２０３を介して画像データに基
づく電位が画素電極２１０に与えられる。画素電極２１
０の電位と、液晶の第２の画素電極２０４と保持容量の
２０５に対する共通配線２０９との電位差が、並列に接
続されている液晶２０８と保持容量２０５に充電され
る。ＴＮモードやＭＶＡモード、あるいはＯＣＢモード
のように通常、対向基板側に全画素共通の平面状の第２
の画素電極を持つ場合には、この図に示すように第２の
画素電極２０４は対向基板側に形成され、保持容量２０
５の共通配線２０９はアクティブ素子と同一の基板上に
形成される。一方、インプレーンスイッチングモードの
如く、画素電極２１０と第２の画素電極２０４を同一基
板上に形成できる構成においては、共通配線２０９と第
２の画素電極２０４を接続することができる。選択期間
の終了時に行配線２０１にアクティブ素子２０３がオフ
状態となる電位が与えられ、書込みが完了する。液晶２
０８と保持容量２０５の充電は液晶の光学応答に比べて
非常に短い時間で終了する。この時、液晶２０８が示す
光の透過率は書込まれた電圧の絶対値に対応し、電圧の
極性には依存しない。
【００１０】インプレーンスイッチングモードのアクテ
ィブマトリクス型液晶表示装置におけるクロストークに
ついて、図２１により説明する。
【００１１】図２１にアクティブマトリクス型インプレ
ーンスイッチングモードの１画素の等価回路を、図２３
にその平面レイアウト図を示す。液晶表示装置としての
全体構成は図２２と同様であることから省略する。本図
は等価回路図であると同時に、ほぼ平面的な配置も示し
ており、第２の画素電極２０４が通常、一定電位の共通
配線２０９に接続されていることから、第２の画素電極
２０４が列配線２０２のVd1 およびVd2 の電圧変動に対
する電気的シールドとして作用し、画素電極２１０の電
位を安定化させる。したがって、第２の画素電極２０４
の幅を十分取ることにより列配線２０２の電位変動の影
響をほとんど受けることがなく、クロストークの無い高
画質な画像を表示できる。しかし、開口率を上げる目的
や高精細化により画素面積が小さい場合などで、第２の
画素電極２０４の幅を狭くしていくと、画像データに基
づく電圧が印加される列配線２０２の電圧変動が寄生容
量６３１の容量結合を介して伝達され、クロストーク電
圧が画素電極２１０に重畳される。この場合、ノーマリ
ブラックモードのインプレーンスイッチングモードでは
黒表示輝度の上昇によるコントラスト低下や、中間調表
示における列方向のクロストーク、あるいは、極性によ
り非対称な電圧が重畳されることによるフリッカや残像
などが観察されることがある。
【００１２】これらの画質劣化の内、フリッカと中間調
表示における列方向のクロストークについては駆動方法
による抑制方法が取り入れられてきた。ここで、フリッ
カと液晶に与える電圧の極性、およびフリッカを抑制す
る方法について説明する。一般に液晶は直流電圧を印加
すると特性が劣化することが知られており、通常ある画
素の液晶に与えられる画像データは、少なくとも１フレ
ーム毎にその極性を反転させて印加している。液晶が示
す透過率は、印加電圧の大きさにより決まり、その極性
には依存しないが、アクティブ素子を用いて駆動した場
合、アクティブ素子が持っている寄生容量やアクティブ
素子のオフ時のリーク電流などによるクロストークが発
生し、第１の画素電極２１０に対して同じ大きさの電圧
が印加されるようにデータドライバから電圧を供給して
も、実際に液晶に印加される電圧値はその極性によって
僅かなずれが生じる。通常、液晶表示装置は１フレーム
を６０Ｈｚで表示する。正極性と負極性で液晶に印加さ
れる電圧が等しければ６０Ｈｚの交流駆動となるため人
間の目にはフリッカとして観察されないが、同じ画像デ
ータでも正極性と負極性で輝度が異なる場合には３０Ｈ
ｚ成分のフリッカとして認識される。フリッカを抑える
方法としては、フレーム周波数を増大させ、例えば１２
０Ｈｚで表示すれば、人間の目の弁別周波数を超えるこ
とにより正極性と負極性の輝度差によるフリッカを認識
することができない。他のフリッカ抑制方法としては、
正極性で書込む画素と負極性で書込む画素を空間的に分
散させることにより輝度差を平均化して人間の目にフリ
ッカを認識させないようにする方法もある。
【００１３】従来は、ゲートドライバやデータドライバ
の駆動能力の制限を避けるため、特に大型液晶表示装置
においては、専ら書込み極性を空間的に分散させる方法
が用いられてきた。空間的に分散させない方法も含めて
次の４種類のアクティブマトリクス型液晶表示装置の駆
動方法が知られている。 （１）フレーム反転駆動：印加電圧の極性を空間的に分
散させずにフレーム毎に極性を反転する駆動方式で、最
もフリッカが観測されやすい、 （２）行毎反転駆動：印加電圧の極性を行毎に反転さ
せ、さらにその極性をフレーム毎に反転させる駆動方
式、 （３）列毎反転駆動：印加電圧の極性を列毎に反転さ
せ、さらにその極性をフレーム毎に反転させる駆動方
式、 （４）ドット反転駆動：印加電圧の極性を行毎と列毎の
双方に反転させ、さらにその極性をフレーム毎に反転さ
せる駆動方式でフリッカが最も抑制できる駆動方式、の
４種類である。
【００１４】フレーム反転駆動は、画面全面で同じ極性
の画像データを書込むので、あるフレーム中にデータド
ライバが出力する電位は第２の画素電極に対して常に同
極性にでき、書込み極性に応じて第２の画素電極の電位
を変動させるコモン交流駆動方式と組合わせると低耐圧
のデータドライバを使用することができるという利点を
持っている。しかし、従来の画素構造において、６０Ｈ
ｚのフレーム周波数で、可視化される表示画像の極性が
フレーム毎に反転する場合は前述の正負極性の書込み特
性の違いからフリッカが認められやすい。
【００１５】行毎反転駆動および列毎反転は画面内で表
示画像の極性を分散させ、極性が異なることによる輝度
の違いを人間の目に平均化させて表示することによりフ
リッカを認識できないようにしている。
【００１６】ドット反転駆動は表示画像の極性を行毎さ
らに列毎に反転させているため、極性が異なることによ
る輝度の違いをより平均化し、フリッカの認識を防いで
いる駆動方式である。
【００１７】上記４種類の駆動方法の内、行毎反転駆動
方法とドット反転駆動方法は１行毎に書込み極性が変わ
ることから、画像に拠らず、列配線上に印加される電圧
の平均値はほぼ一定となるため、寄生容量を通じて列配
線から画素電極に印加されるクロストーク電圧を大幅に
抑制することができる。しかし、１行おきの繰り返しパ
ターンの如く、これらの駆動法の効果をキャンセルする
表示パターンが存在し、万能な駆動方法とはなっていな
い。さらに、行毎反転駆動方法とドット反転駆動方法は
各種の低電圧駆動方法に対する制約が多くある。たとえ
ば、共通配線を交流化する低電圧駆動においてドット反
転駆動方法と組合わせが可能な共通配線構造は実現され
ていない。また、行毎反転駆動方法における低電圧駆動
では行配線の抵抗値に制約があり、高精細，大画面化で
高画質を得ることが難しいとされている。
【００１８】次に図２０により、差動駆動方式について
説明する。この画素構造および駆動方法を簡潔に説明す
ると、１画素に２つのアクティブ素子を設け、隣接する
列配線の電位と、画像データに基づく信号電圧を印加し
た自画素の列配線との差電圧により液晶に電圧を印加す
るもので、独自の共通配線を設ける必要がないことから
高開口率化が図れることを特徴とする。図２０は画素電
極を挟む両側の列配線の電位差により液晶に電圧を書込
む方式の画素構造を示している。この方式では隣接する
列配線間の電位差のとり方に任意性があることから、ド
ット反転駆動を含むあらゆる低電圧駆動が可能である
が、隣接配線間の電位差が徐々に重畳されていくことか
ら、高い耐電圧の駆動素子が必要になるか、複雑な列配
線電位の設定が必要である。
【００１９】以上を鑑みた本発明の目的は、上記で述べ
た多くの駆動方法に対する低電圧駆動をクロストークフ
リーの高画質で実現することである。
【００２０】本発明の他の目的は、配線数が少なく高開
口率で明るい液晶表示装置を提供することにある。
【００２１】
【課題を解決するための手段】本発明の一実施態様によ
れば、少なくとも一方が透明な一対の基板と、この一対
の基板間に挾持された液晶層とを有し、一対の基板の一
方の基板に複数の行配線とこの複数の行配線に交差して
配置された複数の列配線と、複数の共通配線を有し、複
数の行配線と複数の列配線の交差部付近に第１のアクテ
ィブ素子を有し、この第１のアクティブ素子を通じてマ
トリクス状に配置された画素に画像データに応じた電圧
を書込む液晶表示装置で、画素内に第２のアクティブ素
子，第１の画素電極、及び第２の画素電極を設け、第１
のアクティブ素子の一端子を第１の画素電極に、他の端
子を列配線に接続し、第２のアクティブ素子の一端子を
第２の画素電極に、他の端子を共通配線または画素電極
の書込みに関与しない行配線に接続するとともに、液晶
への電圧書込み期間には第１および第２のアクティブ素
子を導通状態とし、保持期間においては第１および第２
のアクティブ素子を高抵抗状態とするとともに、画素に
隣接する列配線のそれぞれについて、列配線と第１の画
素電極間の容量と、列配線と第２の画素電極間の容量を
等しくしたというものである。
【００２２】本発明の別の実施態様によれば、少なくと
も一方が透明な一対の基板と、この一対の基板間に挾持
された液晶層とを有し、一対の基板の一方の基板に複数
の行配線と複数の行配線に交差して配置された複数の列
配線と、複数の共通配線を有し、複数の行配線と複数の
列配線の交差部付近に第１のアクティブ素子を有し、こ
の第１のアクティブ素子を通じてマトリクス状に配置さ
れた画素に画像データに応じた電圧を書込む液晶表示装
置で、画素内に第２のアクティブ素子，第１の画素電
極、及び第２の画素電極を設け、第１のアクティブ素子
の一端子を第１の画素電極に、他の端子を列配線に接続
し、第２のアクティブ素子の一端子を第２の画素電極
に、他の端子を共通配線に接続するとともに、液晶への
電圧書込み期間には第１および第２のアクティブ素子を
導通状態とし、保持期間においては第１および第２のア
クティブ素子を高抵抗状態とするとともに、画素の列方
向の中央付近に第１の画素電極と第２の画素電極による
絶縁膜を介した重畳部を設けるとともに、重畳部を中心
として、第１の画素電極と第２の画素電極を列方向に線
対称の関係をなす形状に形成したというものである。
【００２３】さらに、これらの実施形態は、第１の画素
電極と第２の画素電極による重畳部に保持容量を形成し
たというものである。
【００２４】さらには、共通配線を行配線にほぼ平行に
配置すると共にこの共通配線の一部に突起状のシールド
電極を設け、このシールド電極が列配線を挟むか、列配
線と第１および第２の画素電極との間に位置するか、あ
るいは、覆うように配置したというものである。この構
成により、更に画質の向上が期待できる。
【００２５】本発明の他の実施形態は、少なくとも一方
が透明な一対の基板と、この一対の基板間に挾持された
液晶層とを有し、一対の基板の一方の基板に複数の行配
線と複数の列配線を配置し、複数の行配線と複数の列配
線の交差部に対応して画素を配置した液晶表示装置で、
画素内に第１の画素電極と第２の画素電極を設け、画素
内に第１のアクティブ素子を配置し、その出力端子を該
第１の画素電極と画素に隣接する一方の列配線に接続
し、この画素内に第２のアクティブ素子を配置し、その
出力を第２の画素電極と隣接する他方の列配線に接続す
るとともに、液晶への電圧書込み期間には該第１および
第２のアクティブ素子を導通状態とし、保持期間におい
ては該第１および第２のアクティブ素子を高抵抗状態
し、隣接する列配線の差電圧を液晶に印加することによ
り画像を表示するとともに、画素に隣接する列配線のそ
れぞれについて、該列配線と第１の画素電極間の容量
と、該列配線と第２の画素電極間の容量を等しくしたも
のである。
【００２６】画素の形状としては、画素の列方向の中央
付近に第１の画素電極と第２の画素電極による絶縁膜を
介した重畳部を設けるとともに、この重畳部に保持容量
を形成し、この重畳部を中心として、第１の画素電極と
第２の画素電極を列方向に線対称の関係をなす形状とす
ることにより最も効果的に作用する。
【００２７】駆動方法としては、１行を構成する画素を
２つの画素群に分割し、１行に対し、２本の行配線をも
うけ、各行配線がそれぞれ所定の画素群の書込みを制御
することにより達成される。
【００２８】また、該第１および第２のアクティブ素子
をＰ型とＮ型の２種類のアクティブ素子で構成し、各画
素毎には同一の種類のアクティブ素子とし、各行配線に
接続するアクティブ素子の種類が隣接する画素毎に異な
るように配置することにより達成される。
【００２９】さらに、画質を向上する駆動方法として
は、画素を構成する第１の画素電極と第２の画素電極に
書込む電圧の平均値を常に一定とすることにより実現で
きる。
【００３０】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて具体的に説明する。
【００３１】（実施例１）本発明の第１の実施例を図１
から図９，図１６，図２４及び図２５により説明する。
本実施例はノーマリブラックのインプレーンスイッチン
グモードに適用した例であり、縦スミアなどのクロスト
ークの発生を抑制した液晶表示装置を提供するものであ
るが、同一基板上に共通配線や第２の画素電極を設ける
ことが可能な表示モードや、対向基板上に共通配線や第
２の画素電極を設ける表示モードでも対向基板上に共通
配線を個別に制御できる回路を設けた表示モードに適用
できる。図１は本発明の第１の実施例の３画素分の画素
レイアウト図、図２は図１に示す画素の等価回路図、図
３に保持状態における寄生容量を含む画素の詳細な等価
回路図、図４から図６および図８と図９は本実施例の他
の構成を示す画素レイアウト、図７及び図２５は本実施
例の他の構成を示す画素の等価回路図、図１６は本実施
例の駆動シーケンス、図２４にインプレーンスイッチン
グモードの原理図を示す。
【００３２】本実施例は、本発明に成る駆動方式を電圧
無印加時、すなわち、しきい値以下の電圧を印加した時
に黒表示となるノーマリブラックのインプレーンスイッ
チングモードに適用した例である。本実施例はインプレ
ーンスイッチングモードを例に説明しているが、液晶に
電位を与える対をなす電極が保持状態において画素毎に
独立し、かつ高抵抗状態となる構成であればＴＮモード
やＭＶＡモードあるいは投射型などの液晶表示装置に広
く適用できる。
【００３３】まず、最初にインプレーンスイッチングモ
ードについて説明する。図２４(ａ)，（ｂ）はインプレ
ーンスイッチングモード液晶のパネル内での液晶の動作
を示す側断面を、図２４（ｃ），（ｄ）はその正面図を
表す。図２４ではアクティブ素子を省略してある。ま
た、説明図ではストライプ状の電極を構成して複数の画
素を形成するが、ここでは一画素の部分を示した。電圧
無印加時のセル側断面を図２４(ａ）に、その時の正面
図を図２４(ｃ）に示す。透明な一対の基板４０３の内
側に線状の電極４０１，４０２が形成され、その上に配
向制御膜４０４が塗布及び配向処理されている。これら
の透明な一対の基板４０３の間には液晶組成物が挟持さ
れている。棒状の液晶分子４０５は、電界無印加時には
ストライプ状の電極の長手方向に対して若干の角度、即
ち４５度≦｜電界方向に対する界面近傍での液晶分子長
軸（光学軸）方向のなす角｜＜９０度、をもつように配
向されている。上下界面上での液晶分子配向方向はここ
では平行を例に説明する。また、液晶組成物の誘電異方
性は正を想定している。次に、電界４０７を印加すると
図２４（ｂ），（ｄ）に示したように電界方向に液晶分
子がその向きを変える。偏光板４０６の偏光透過軸を所
定角度４０９に配置することで電界印加によって光透過
率を変えることが可能となる。このように、本発明によ
れば透明電極がなくとも透過光のコントラスト比を与え
る表示が可能となる。
【００３４】コントラスト比を付与する具体的構成とし
ては、上下基板上の液晶分子配向がほぼ平行な状態を利
用したモード（複屈折位相差による干渉色を利用するの
で、ここでは複屈折モードと呼ぶ）と、上下基板上の液
晶分子配向方向が交差しセル内での分子配列がねじれた
状態を利用したモード（液晶組成物層内で偏光面が回転
する旋光性を利用するので、ここでは旋光性モードと呼
ぶ）とがある。複屈折モードでは、電圧印加により分子
長軸（光軸）方向が基板界面にほぼ平行なまま面内でそ
の方位を変え、所定角度に設定された偏光板の軸とのな
す角を変えて光透過率を変える。旋光性モードでも同様
に電圧印加により分子長軸方向の方位のみを変えるが、
こちらの場合はら線がほどけることによる旋光性の変化
を利用する。また、本発明の表示モードでは液晶分子の
長軸は基板と常にほぼ平行であり、立ち上がることがな
く、従って視角方向を変えた時の明るさの変化が小さい
ので、視角依存性がなく、視角特性が大幅に向上する。
本表示モードは従来のように電圧印加で複屈折位相差を
ほぼ０にすることで暗状態を得るものではなく、液晶分
子長軸と偏光板の軸（吸収あるいは透過軸）とのなす角
を変えるもので、根本的に異なる。従来のＴＮ型のよう
に液晶分子長軸を基板界面に垂直に立ち上がらせる場合
だと、複屈折位相差が０となる視角方向は正面即ち基板
界面に垂直な方向のみであり、僅かでも傾斜すると複屈
折位相差が現れる。ノーマリオープン型では光が漏れ、
コントラスト比の低下や階調レベルの反転を引き起こ
す。
【００３５】本実施例で用いた、インプレーンスイッチ
ングモード液晶の作成方法について説明する。基板とし
ては厚みが０.７mm で表面を研磨したガラス基板を２枚
用いる。これらの基板間に誘電率異方性Δεが正でその
値が４.５ であり、複屈折Δｎが０.０７２(５８９ｎ
ｍ，２０℃）のネマチック液晶組成物を挟む。ここで
は、誘電率異方性Δεが正の液晶を用いたが、負の液晶
を用いてもよい。基板表面に塗布したポリイミド系配向
制御膜をラビング処理して、３.５ 度のプレチルト角と
する。ラビングに拠る配向処理を用いたが、光反応性の
配向膜を用いて、偏光紫外光により配向処理をすること
が可能で、この場合には、更に均一かつ、コントラスト
比の高い表示が得られる。上下界面上のラビング方向は
互いにほぼ平行で、かつ印加電界方向とのなす角度を８
５度とした。上下基板のギャップは球形のポリマビーズ
を基板間に分散して挾持し、液晶封入状態で４.５μｍ
とした。よってΔｎ・ｄは０.３２４μｍ である。液晶
材料と上下基板のギャップの組合わせについては、本実
施例の組合わせに限るものではなくいくつかの選択が可
能である。たとえば、Δｎ・ｄをほぼ同じとする組合わ
せについても、複屈折Δｎが更に大きな材料を選択し、
ギャップを狭くして液晶の応答速度を速くすることも可
能である。また、Δｎ・ｄの値自体をもっと小さくし
て、液晶への印加電圧に対する色調の変化を押さえる選
択も可能である。２枚の偏光板でパネルを挾み、一方の
偏光板の偏光透過軸をラビング方向にほぼ平行（８５
°）とし、他方をそれに直交（−５°）とした。これに
より、ノーマリクローズ特性を得た。本実施例では、印
加電界方向を画素内で一方向としたが、画素内を分割し
て複数の印加電界方向とすることにより、視野角特性を
更に向上させることが可能で、例えばくの字の形状に分
割する構造が有効である。
【００３６】図１から図３を例に、本実施例の画素構成
およびその作用について説明する。
【００３７】基本構成は図２４に示したインプレーンス
イッチングモードによる液晶表示装置と同様であるが、
各画素を２つのアクティブ素子２０３Ａおよび２０３Ｂ
により構成し、第１のアクティブ素子２０３Ａのドレイ
ン端子は従来と同様に列配線２０２を経由してデータド
ライバの出力に接続し、ソース端子を第１の画素電極２
１０に接続し、第２のアクティブ素子２０３Ｂのドレイ
ン端子を、共通配線２０９に接続するとともに、第２の
アクティブ素子２０３Ｂのソース端子を第２の画素電極
２０４に接続するとともに、画素の列方向の中央付近に
第１の画素電極２１０と第２の画素電極２０４による絶
縁膜を介した重畳部を設けるとともに、この絶縁膜を介
した重畳部に保持容量２０５を形成し、この重畳部を中
心として、第１の画素電極２１０と第２の画素電極２０
４を列方向に線対称の関係をなす形状としている点が特
徴である。
【００３８】図１において、図示していない照明装置に
よる照射光は、液晶に電圧を印加するための第１の画素
電極２１０と第２の画素電極２０４の間に充填された液
晶の電気光学特性と、図示していないクロスニコルの関
係に配置された偏光板により透過率が制御され、液晶表
示装置全体として画像として可視化される。液晶はこの
時、第１の画素電極２１０と第２の画素電極２０４間の
容量素子２０８として作用すると共に、外部からの静電
気力の影響を受けて電気光学特性、すなわち透過率が変
化する。ここで共通配線２０９はデータドライバの電圧
出力を各画素のアクティブ素子に伝える列配線２０２の
電圧変動による液晶に対する静電気的なノイズ（通称電
気的クロストークあるいは単にクロストークとも呼ばれ
る）を、表示画像に依らないほぼ固定電位を有する共通
配線により電気的に遮蔽するものでシールド電極６２１
としても作用する。このシールド電極６２１は、好まし
くは図１に示すように、ほぼ完全に列電極を覆うことが
遮蔽性能および開口率向上の点から好ましいが、プロセ
スの制約により多層化できない場合は、列配線202と画
素電極２１０の間に配置しても同様の効果が得られる。
【００３９】シールド電極６２１が完全に固定電位の場
合には、クロストークの発生を大幅に抑制することが可
能であるが、シールド電極６２１の電位が固定でも更に
画質を向上することや、隣接するシールド電極に電位差
を持たせて表示装置全体の電圧を低減する低電圧駆動を
実現させるために、第１および第２の画素電極に書込ま
れた電圧に拠らない電位差が画素部に発生する場合や、
シールド電極を削除して開口率を大幅に向上させること
を目的とする場合には更に改善が必要となる。そこで、
クロストークについて定量的かつ詳細に解析する。図３
は１画素の寄生容量を含む詳細な等価回路図である。こ
の図において、列配線２０２Ａおよび２０２Ｂからのク
ロストークは保持状態、すなわち２つのアクティブ素子
203Ａおよび２０３Ｂは高抵抗の状態の時に発生する。
この時、２つのアクティブ素子２０３Ａおよび２０３Ｂ
は高抵抗状態として作用するため、参考として破線で示
した。２列の列配線２０２Ａおよび２０２Ｂのデータド
ライバ出力Vd1 とVd2 によるクロストークについて解析
する。液晶容量２０８と保持容量２０５を代表して画素
容量Clc と称す。この画素容量Clc の両端の電極である
画素電極２１０と第２の画素電極２０４に対して、Vd1
に関連する列配線２０２Ａとの寄生容量Cds1及びCdc1，
Vd2 に関連する列配線２０２Ｂとの寄生容量Cds2及びCd
c2がそれぞれ接続され、共通配線Vcomと第２の画素電極
２０４との間で第２のアクティブ素子の寄生容量Cccm62
6 が接続されている。アクティブ素子２０３Ａの寄生容
量もアクティブ素子２０３Ｂとほぼ同じ大きさで存在す
るが、通常、配線間の寄生容量Cds1に比較して無視でき
る程度に小さいため、寄生容量Cds1に含めて考えること
とする。
【００４０】共通配線の電位を基準電位とし、各容量の
両端電圧を以下のように決める。第２のアクティブ素子
２０３Ｂの寄生容量６２６の両端電圧をVccm、配線／電
極間寄生容量６２４の両端電圧をVdc2、以下同様に、寄
生容量６２５の両端電圧をVdc2、寄生容量６２２の両端
電圧をVds1、寄生容量６２３の両端電圧をVdc1、液晶容
量２０８および２０５の両端電圧をVlc とする。この
時、第２の画素電極２０４の電位と画素電極の電位につ
いて考えると、
【００４１】
【数１】 Vccm＝Vd1＋Vdc2＝Vd2＋Vdc2 （数式１）
【００４２】
【数２】 Vccm＋Vlc＝Vd1＋Vds1＝Vd2＋Vds2 （数式２） である。また、画素電極２１０と第２の画素電極２０４
にアクティブ素子203Ａおよび２０３Ｂにより充電され
た電荷をそれぞれQ1とQ2とすると、
【００４３】
【数３】 Q1＝Cds1×Vds1＋Cds2×Vds2＋Clc ×Vlc （数式３）
【００４４】
【数４】 Q2＝Cdc1×Vdc1＋Cdc2×Vdc2＋Cccm×Vccm−Clc×Vlc （数式４） 列配線の電圧変動をそれぞれΔVd1 とΔVd2 とすると、
各電極での電荷の変動量ΔQ1およびΔQ2について（数式
１）から（数式４）により求めると、
【００４５】
【数５】 ΔQ1＝−Cds1×ΔVd1−Cds2×ΔVd2＋（Cds1＋Cds2＋Clc）×ΔVlc ＋（Cds1＋Cds2）×ΔVccm （数式５）
【００４６】
【数６】 ΔQ2＝−Cdc1×ΔVd1−Cdc2×ΔVd2−Clc×ΔVlc＋Cccm×ΔVccm（数式６） ここで、電荷保存則により、ΔQ1＝ΔQ2＝０であるか
ら、（数式５）と(数式６)より画素容量の両端電圧の変
動量ΔVlc について求めると、
【００４７】
【数７】
【００４８】ここで、画素容量の両端電圧の変化をなく
すためにはΔVlc ＝０であるから、
【００４９】
【数８】
【００５０】（数式８）が常に成立するためには、
【００５１】
【数９】 Cds1≡Cdc1 かつ Cds2≡Cdc2 （数式９） が条件となる。
【００５２】構造的には、各画素に隣接する左右の各列
配線と各画素の第１の画素電極間の容量と、各列配線と
各画素の第２の画素電極間の容量を等しくすることによ
り達成される。各列配線に対する２つの寄生容量を等し
くする構造として絶対的な制約は無く、所望の電極構造
に補助容量を付加して等しくすることも可能であるが、
最も簡便、かつ、製造上のプロセスばらつきに対して裕
度のある形状としては、列配線と第１および第２の画素
電極との距離を等しくするとともに、列配線に対向する
配線の長さ、すなわち対向長を等しくすることにより、
達成される。その１例が図１に示した画素構造である。
この他にも、容量計算により、(数式９)の寄生容量を等
しく設計する方法も有効である。
【００５３】図１６に本実施例の駆動シーケンスを示
す。
【００５４】本実施例は行毎に画素への書込み電圧の極
性を反転する行毎反転駆動を用いているため、共通配線
２０９の電圧Vcomを行毎に交流化している。本実施例に
おけるその他の駆動方式としては、共通配線２０９の電
圧Vcomを常に一定としたドット反転駆動，列毎反転駆動
や行毎反転駆動、あるいはフレーム毎に共通配線の電圧
Vcomを交流化するフレーム反転駆動や列毎反転駆動によ
る低電圧駆動が可能である。２つのアクティブ素子２０
３Ａおよび２０３Ｂによる第１行目のそれぞれの画素電
極への書込み電圧Vsd1およびVcomを示す。ゲートの選択
パルスVg1 をＨｉｇｈレベルにすることにより、画像デ
ータに依存する電圧Vsd1と共通配線の電圧Vcomが画素電
極２０４および２１０に書込まれた後、ゲート選択パル
スVg1のＨｉｇｈレベルからＬｏｗレベルへの変化によ
るアクティブ素子のオンからオフへの移行により、つき
抜け電圧ΔVsが発生する。この時、画素に配置した２つ
のアクティブ素子の寄生容量および駆動能力などを等し
くしておく。これにより、両アクティブ素子による正極
性と負極性の書込みにおけるつき抜け電圧は等しくなる
ため、直流成分が液晶に印加されないので、フリッカや
残像を発生させることがない。
【００５５】本実施例を動画表示に適用する場合につい
て説明する。従来の液晶表示装置において、動画像がぼ
やけることが"電子情報通信学会技術報告ＥＩＤ２００
０−４７ ｐｐ.１３−１８(２０００−０９）に説明さ
れている。この動画のぼやけを改善する方法として、液
晶の照明装置を間欠点灯にする技術が同誌に記載されて
いる。この中で、１フレームの時間の中で照明装置を点
灯させる割合（点灯デューティと呼ぶ）により、動画像
の画質が影響されることが述べられており、通常の速度
で画像が移動する動画像を高速応答の液晶ディスプレイ
を用いて表示した場合、点灯デューティを１／２以下と
することが必要で（動画像のボヤケに対してがまんでき
る限度ということで許容限と呼ばれている）、１／４程
度まで点灯デューティを下げると動画のボヤケを人間が
知覚できなくなるいわゆる検知限に達することが示され
ている。
【００５６】照明装置の間欠点灯により画像を表示する
ためには、画像データの画素への書込みを行う走査期間
と照明装置の点灯期間とを切り分ける必要がある。つま
り、走査によって書込まれた画像データに対応した液晶
の光学応答が完了してから照明装置を点灯することを基
本とする。また、動画像を表示する場合には、フレーム
毎に書込みデータが変化することにより直流成分が重畳
されやすい。これを完全に防止するためには、同じ画像
データに基づく正負の電圧書込みを同一フレーム内で行
うフレーム内交流駆動が効果的である。
【００５７】これを実現する駆動シーケンスに付いては
詳述しないが、１フレーム期間内に正極性と負極性の両
極性を等しい時間表示することが必要で、照明装置の間
欠点灯と同期することも合わせて考えると、黒を書込む
プリセット書込みと通常の４倍の高速書込みが必要とな
る。本実施例および他の本発明による実施例の多くは画
素に書込む電圧を決定する電圧を供給する配線の負荷が
軽い構成となっているため、上記高速駆動に適してい
る。また、列配線上の電圧変動に対してクロストークを
発生させない構成となっていることから、電圧書込み中
であっても照明装置を点灯状態として可視化することが
できるので、点灯デューティの高い明るい動画表示にお
いてもクロストークの無い高品位の表示を実現できる。
【００５８】図４から図６および図８および図９に（数
式９）を実現する他の画素構造例を示す。図７に図６に
示す画素構造に対する等価回路図を示す。図２５に図
４，図８および図９の画素構造に対する画素等価回路図
を示す、図５の等価回路についてはシールド電極が無い
ことを除いて図２５と同一であることから省略する。
【００５９】図４は画素中央部に画素電極と第２の画素
電極のオーバーラップ部を設け、このオーバーラップ部
を保持容量２０５としたものである。さらに、２つのア
クティブ素子２０３Ａおよび２０３Ｂも画素の行方向の
中央部に配置し、左右両側の列電極による静電気的なク
ロストークを最小限に抑制している。また、書込み時の
共通線の電圧歪を抑制するため、各共通配線２０９をシ
ールド電極６２１で列方向に接続し、メッシュ構造とし
ている。これにより、電圧書込み時の充電電流を隣接あ
るいはさらに離れた共通配線に分散することが可能とな
り、書込み時の電圧変動を抑制し、より高画質な表示が
可能となる。
【００６０】図５は基本構成は図４の実施例と同様であ
るが、シールド電極を省略してもクロストークの無い表
示を実現できることを特徴としている。シールド電極を
省略することにより画素電極と第２の画素電極間の面積
で決定される画素の開口部を大きくすることが可能で、
これにより明るい表示が可能となる。また。プロセスか
らシールド電極形成工程を省略できるため、簡略プロセ
スによる製造が可能となることから、量産性に優れた構
造を実現できる。本実施例では共通配線が各行で独立し
た構成となっているため、各行毎に共通配線の電位を変
えて設定することも可能で、フレーム毎に共通配線の電
位を交流化する行毎反転駆動による低電圧駆動が実現で
きる。この場合、書込み時の共通配線の電圧が固定され
ているため、共通配線の充電時定数の影響による波形歪
の無い高画質な低電圧駆動が実現できる。
【００６１】図６は画素を上下方向の２分割に加え、左
右方向を３分割したものである。これまでの実施例から
明らかなように、左右方向の分割数が奇数の場合には、
本実施例に示すように、２つのアクティブ素子を同一の
行配線により制御する構成にすることにより、スペース
上の無駄の少ない高開口率な画素構造を実現できる。た
だし、別の行配線により制御することも可能である。本
実施例では、シールド電極６２１を共通配線２０９と接
続しているが、電位がほぼ固定されている配線であれば
共通配線にはこだわらない。例えば、上下に隣接するい
ずれかの行配線２０１と接続しても同様の遮蔽効果が得
られる。本実施例も共通配線の配置が図５の実施例と同
様であるため行毎反転駆動による高画質な低電圧駆動が
実現できる。
【００６２】上記の画素構造と駆動方式は任意に組合わ
せ可能である。
【００６３】図８の実施例は共通配線２０９を画素の中
央部に配置したものである。共通配線２０９と行配線２
０１をプロセス上の制約から同一の配線工程で形成する
場合に、両配線間の距離を十分確保することができるた
め、共通配線２０９と行配線２０１を同層とした場合の
ショートによる不良を大幅に低減できるとともに、共通
配線２０９と保持容量２０５を積層構造として共通配線
の面積相当を開口部の振り分けることができるため、開
口率が高く明るい表示装置を実現できる。
【００６４】図９の実施例は基本構成および等価回路は
図８の構成と同様であるが、画素電極と列配線の成す角
度を中央部の保持容量の上下でくの字を形成するように
変えていることが特徴である。これにより、インプレー
ンスイッチングモードの視野角特性を更に向上すること
が可能となる。本実施例では、液晶の配向方向を列配線
と平行な方向となるため、プロセス上、ガラス基板に対
して行っていた角度を持たせた配向処理が基板の一方の
辺と平行となるため、角度の設定や、偏光板の合せ精度
などが向上し、特にピークコントラストなどの特性を向
上することができる。
【００６５】本実施例に限らず、差電圧により画素に電
圧を書込む場合、トランジスタの耐圧を低減できるメリ
ットがある。従来の低電圧駆動では、共通電極がアクテ
ィブ素子を介さずに直接第２の画素電極に接続されてい
たため、共通電極を交流化して低電圧駆動をすると、共
通電圧の電圧変動分が画素電極に重畳され、画素への書
込み電圧と共通電極の交流化電圧の和の最大値に相当す
る耐圧が各トランジスタに必要であった。しかし、差電
圧で書込む場合には、トランジスタに印加される電圧は
書込み時の最大電圧以上に上がることが無いため、トラ
ンジスタの耐圧を低く押さえることできる。これによ
り、トランジスタサイズの縮小による開口率の向上や、
プロセスの選択肢の拡大などが実現される。
【００６６】以上に述べた本実施例に拠れば、液晶への
電圧書込み期間には第１および第２のアクティブ素子を
導通状態とし、保持期間においては高抵抗状態としたこ
とと、列配線からの電圧のクロストークをほぼ完全に抑
制する画素電極構造を実現したことにより、表示期間に
おけるクロストークのない、高画質な液晶表示装置を供
給できる。また、本実施例に拠れば、共通配線の電圧変
動の影響を殆ど受けないため、共通配線の交流化による
表示装置全体の低電圧化が可能である。さらに、２つの
アクティブ素子により画素を構成し、両アクティブ素子
のつき抜け電圧を等しくすることができるので、直流電
圧の重畳の無い、高画質な液晶表示装置を提供できる。
【００６７】（実施例２）本発明の第２の実施例につい
て、図１０，図１３および図１７により説明する。図１
０は本実施例の画素レイアウト図、図１３は図１０で示
した画素構造を用いた液晶表示装置の構成を示す等価回
路図、図１７には本実施例の液晶表示装置の駆動シーケ
ンスを示す。
【００６８】図１０と図１３において、基本的な構成は
図１の本発明の第１の実施例と同様であるが、共通配線
を削除し、２つのアクティブ素子のドレイン端子を両側
の列配線に接続するとともに、行配線を各画素の上下に
配置し、１列毎に異なる行配線をアクティブ素子のゲー
ト電極としたことを特徴とする。共通配線を削除したた
め、画素に書込む電圧は隣接する列配線の差電圧とな
る。差電圧により書込むことから所望の電圧差を同時に
書込むことができる画素数は列配線数の半分となる。従
って、１本の行配線で１行を構成する全画素を同時に書
込むことができないため、１行を構成する画素を奇数列
と偶数列に分割し、時間的に２分割してそれぞれの画素
へ書込む構成とした。本実施例において、第２のアクテ
ィブ素子を隣接する列配線と接続する代わりに、当該画
素の書込みに関与しない行配線、例えば図１０における
Vgn-1またはVgn+2の電圧を供給する行配線と接続しても
良い。この場合、構造的には実施例１とほぼ同様になる
ことから、期待される効果及び駆動方式も実施例１と同
様となることから詳細な説明は省略する。図１３と図１
７により駆動シーケンスを説明する。２本の行配線２０
１ｕと２０１ｂの内、行配線２０１ｕは奇数列の画素へ
の書込みを受け持ち、奇数列の列配線とその右側の列配
線の差電圧で書込み、行配線２０１ｂは偶数列への書込
みを奇数列への書込み後に、偶数列の列配線とその右側
の列配線の差電圧で書込む。例えば、１行１列目の画素
への書込みは列配線電位Vd1 と列配線電位Vd2 の差電圧
Vs11 で書込み、１行２列目の画素への書込みは列配線
電位Vd2と列配線電位Vd3 の差電圧Vs12で書込む。ここ
で、隣接する列配線に印加する電圧の絶対値を常に等し
くなるように設定する。これにより、必要とする電圧の
最大値を低減することができるとともに、画素を挟む両
列電極の極性が平均電圧Ｖｃを中心として常に反転させ
ることができる。画素を挟む列電極の極性を反転させる
ことで行毎反転駆動と同様に列方向のクロストークを抑
制することが可能となる。各画素への書込み終了時には
２つのアクティブ素子のオンからオフへの移行に伴う突
き抜け電圧ΔVsが発生するが、２つのアクティブ素子の
突き抜け電圧が等しいことから、画素に印加される差電
圧Vs11は変化することが無い。この走査を最終行まで繰
り返すことで１フレーム書込みが終了し、１画面分の画
像を表示できる。
【００６９】本実施例では第１の実施例に対して、行配
線の数が２倍あるため１／２の選択時間で高速に書込む
必要があるが、選択時間の限界を決めるゲート書込みの
負荷と画素書込みの負荷の両者において第１の実施例と
比較して非常に軽いことから問題とはならず、逆に高画
質な表示を実現できる。以下書込み負荷について説明す
る。ゲート書込みは行配線の書込み時定数により支配さ
れる。本実施例では、各行配線は書込み選択時に１行分
の行配線と列配線の交差部の容量や１／２行分のアクテ
ィブ素子のゲート容量を充電するが、共通配線が無いこ
とからその容量負荷は１／２以下に軽くすることができ
る。画素書込みについては、本実施例では負荷容量の軽
い列配線の充電時定数とアクティブ素子の書込み時定数
のみで表示性能が決定されるため高速の書込みが可能で
あるが、共通配線を持つ構成においては、共通配線自体
の負荷が大きいことによる充電時定数の増大と、共通配
線の電圧変動が直接表示品質に影響することから十分電
位を安定させることが必要になることから高速の書込み
が難しい。本実施例では、十分な書込みが必要な画素へ
の書込み電圧を負荷の軽い列配線のみから供給できるこ
とから、共通配線を設けなくても差電圧による画素への
書込みを実現できる。
【００７０】本実施例は画素への書込み電圧を隣接する
列電極間の電位差のみで決めることができるため、任意
の駆動方式を用いることができる。ここでは詳細に述べ
ないが、たとえば、ドット反転駆動方式により、低電圧
駆動を実現することも容易にできるし、突き抜け電圧に
よる直流成分の重畳が無いことから、フレーム反転駆動
方式による低電圧駆動を用いて表示装置の外部の回路方
式を簡略化することもできる。
【００７１】本実施例では特にアクティブ素子の限定は
無く、非晶質薄膜トランジスタに限らずガラス基板上に
多結晶の薄膜トランジスタを形成する低温ポリシリコン
や石英基板上に多結晶の薄膜トランジスタを形成する高
温ポリシリコン，単結晶のシリコン基板上にトランジス
タを形成する単結晶シリコンを用いても良い。本実施例
での説明ではＮ型のアクティブ素子を中心に説明してい
るが、ソース・ドレイン電圧よりも低いゲート電圧で導
通状態となるＰ型のアクティブ素子を用いても良い。特
に、多結晶の薄膜トランジスタや単結晶のトランジスタ
を用いる低温ポリシリコン，高温ポリシリコンあるいは
単結晶シリコンでは書込み能力が高く、本実施例の如く
高速の書込みを必要とする場合に適している。
【００７２】本実施例では特にシールド電極を設ける必
要はないが、更に画質を向上させる場合には、行配線は
選択期間以外は固定電位であることから、シールド電極
用の電圧供給源として利用できるので、隣接する行配線
またその前後の行配線から各列配線を覆うように突起状
の電極を伸ばしてシールド電極とすることが可能であ
る。
【００７３】このように、本実施例は共通配線を用いた
場合に比較して、高速で高精度な書込みが実現できるの
で、大画面，高精細な表示装置においても高画質な表示
を実現できる。
【００７４】（実施例３）本発明の第３の実施例につい
て、図１１および図１２，図１４および図１５，図１８
および図１９により説明する。図１１および図１２は本
実施例の画素レイアウト図、図１４および図１５は図１
１および図１２で示した画素構造を用いた液晶表示装置
の構成図、図１８および図１９には本実施例の液晶表示
装置の駆動シーケンスを示す。
【００７５】図１１（ａ）および図１４により説明す
る。基本的な構成は図１０の本発明の第２の実施例と同
様であるが、２つのアクティブ素子を両側の列配線に接
続するとともに、駆動素子のタイプをゲート電圧がソー
ス・ドレイン電圧に対して正の時に導通状態と成るＮ型
薄膜トランジスタと負の時に導通状態となるＰ型の薄膜
トランジスタの双方を用い、同一の行配線によりオン・
オフが制御されるアクティブ素子の列方向に隣接するタ
イプを異なるように配置したことを特徴とする。本実施
例では、特に、各行を構成する画素に接続するアクティ
ブ素子を行毎に異なるタイプを用いるとともに、各列毎
に上下の異なる行配線の電圧によりアクティブ素子のオ
ン・オフを制御することを特徴とする。本実施例では奇
数行はＮ型のアクティブ素子２０３ＡＮおよび２０３Ｂ
Ｎを用い、偶数行ではＰ型のアクティブ素子２０３ＡＰ
および２０３ＢＰを用いた。これにより、１行の画素の
駆動に対して行配線を１本とすることができる。本実施
例では、シールド電極を用いていないが、実施例２と同
様に行配線を利用してシールド電極を配置することも可
能である。
【００７６】図１４および図１８により駆動シーケンス
を説明する。図１８に示すように、本実施例はＴＶ画像
などの動画用として多用されるインターレース駆動に適
用したもので、１フレームを２つのサブフレームに分割
した構成としている。正極性のゲートパルスVgを行配線
２０１に順次与えていくことにより、２回の行書込みゲ
ートパルスにより１行の書込むが完結し、これを繰り返
すことにより、奇数行を順次書込むインターレース駆動
を実現できる。さらに、次のサブフィールドにおいて負
極性のゲートパルスＶｇを同様に順次与えることによ
り、偶数行の書込みを実行できる。これにより、１フレ
ームの画像を表することができる。
【００７７】本実施例においては、同一の行配線におい
てゲートパルスの極性を正負時系列に印加することによ
り、全画面を１連の走査により行うことも可能である。
【００７８】図１２に本実施例の他の画素構成を示す。
図１２は図１１（ａ）と等価回路および駆動方式は全く
同一であるが、画素レイアウトが異なる。第１および第
２の画素電極２１０および２０４を列配線２０２とオー
バーラップを持つように電極の太さおよび配置する配置
の内、少なくとも一方を変えたことを特徴とする。これ
により、列配線２０２と画素電極２１０および２０４と
の間の隙間が無くなることから、コントラスト比を向上
する目的で対向側の基板上に配置する列方向に伸びる斜
光層を省略することが可能となる。これにより上下基板
間の合せの裕度をとる必要がなくなることから、大幅に
開口率が向上し明るい液晶表示装置が実現できた。
【００７９】図１１（ｂ）および図１５により他の本実
施例を説明する。基本的な構成は図１１（ａ）に示した
実施例と同様であるが、１行を構成する画素への書込み
を制御するアクティブ素子を１本の行配線に接続すると
ともに、列方向のアクティブ素子のタイプを行毎に変え
たことを特徴とする。本実施例では奇数行，奇数列はＰ
型のアクティブ素子２０３ＡＰおよび２０３ＢＰを用
い、奇数行，偶数列ではＮ型のアクティブ素子２０３Ａ
Ｎおよび２０３ＢＮを用い、偶数行では図１５に示すよ
うに逆の構成とした。
【００８０】駆動シーケンスについて図１５と図１９に
より説明する。図１９に示すように１フレームを１連の
走査により書込んでいる。１行の書込みは正と負のゲー
トパルスを印加することにより１／２行ずつ書込むこと
により実行する。これにより、１行の画素の駆動に対し
て行配線を１本とすることができる。また、本実施例は
コンピュータの画像源のように１フレームの画像データ
を順次送ってくるノンインターレース駆動に適した駆動
方式である。
【００８１】本実施例に拠れば、共通配線とシールド電
極を省略できるため、共通配線による開口率の低下を大
幅に抑制することが可能となり、開口率の高い明るい表
示が可能と成る。
【００８２】インターレース駆動に適している。
【００８３】
【発明の効果】本発明によれば、駆動方法を選ばない低
電圧駆動と配線数の少ない高開口率な画素構造を実現す
るとともに、クロストークによる画質劣化を抑制できる
ことから、高画質かつ駆動電圧および消費電力の低減が
可能な液晶表示装置を提供できる。
【図面の簡単な説明】
【図１】本発明の実施例１における画素平面レイアウト
図である。
【図２】本発明の実施例１における効果を示す等価回路
図である。
【図３】本発明の実施例１における効果を示す等価回路
図である。
【図４】本発明の実施例１における他の画素平面レイア
ウト図である。
【図５】本発明の実施例１における他の画素平面レイア
ウト図である。
【図６】本発明の実施例１における他の画素平面レイア
ウト図である。
【図７】本発明の実施例１における効果を示す等価回路
図である。
【図８】本発明の実施例１における他の画素平面レイア
ウト図である。
【図９】本発明の実施例１における他の画素の平面レイ
アウト図である。
【図１０】本発明の実施例２における他の画素平面レイ
アウト図である。
【図１１ａ】本発明の実施例３における他の画素平面レ
イアウト図である。
【図１１ｂ】本発明の実施例３における他の画素平面レ
イアウト図である。
【図１２】本発明の実施例３における他の画素平面レイ
アウト図である。
【図１３】本発明の実施例２における液晶表示装置の等
価回路図である。
【図１４】本発明の実施例３における液晶表示装置の等
価回路図である。
【図１５】本発明の実施例３における液晶表示装置の等
価回路図である。
【図１６】本発明の実施例１における液晶表示装置の駆
動シーケンスである。
【図１７】本発明の実施例２における液晶表示装置の駆
動シーケンスである。
【図１８】本発明の実施例３における液晶表示装置の駆
動シーケンスである。
【図１９】本発明の実施例３における液晶表示装置の駆
動シーケンスである。
【図２０】従来のインプレーンスイッチング方式におけ
る液晶表示装置の画素平面レイアウト図である。
【図２１】従来のインプレーンスイッチング方式におけ
る液晶表示装置の画素の等価回路図である。
【図２２】従来の液晶表示装置の等価回路図である。
【図２３】従来のインプレーンスイッチング方式液晶表
示装置の画素平面レイアウト図である。
【図２４】インプレーンスイッチング方式液晶表示装置
の液晶動作を示す図である。
【図２５】本発明の実施例１における液晶表示装置の等
価回路図である。
【符号の説明】
１０５…メモリ制御回路、１０６…ゲートドライバ、１
０７…データドライバ、１１１…画像データ、１１２…
表示パネル、２０１…行配線、２０２…列配線、２０３
…アクティブ素子、２０４…第２の画素電極、２０５…
保持容量、207…透明電極、２０８…液晶容量、２０９
…共通配線、２１０…画素電極、２１１…開口部、４０
１，４０２…線状の電極、４０３…透明基板、４０４…
配向制御膜、４０５…液晶分子、４０６…偏光板、４０
７…電界、４０８…液晶分子の配向方向、４０９…偏光
透過軸の角度、６２１…シールド電極、６３１…寄生容
量。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２１ Ｇ０９Ｇ 3/20 ６２１Ｂ ６２４ ６２４Ｂ ６４１ ６４１Ｅ 3/34 3/34 Ｊ (72)発明者 山本 恒典 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 檜山 郁夫 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 青野 義則 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 2H092 GA13 GA14 GA21 GA26 GA28 JB42 JB61 NA01 NA07 NA28 2H093 NA79 ND15 ND22 ND38 NE03 5C006 AC07 AC11 AC28 AF43 BB16 BC06 EA01 FA36 FA46 5C080 AA10 BB05 DD10 EE29 FF11 JJ02 JJ03 JJ04 JJ06

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】少なくとも一方が透明な一対の基板と、該
    一対の基板間に挾持された液晶層と、前記一対の基板の
    一方の基板に複数の行配線と該複数の行配線に交差して
    配置された複数の列配線と、複数の共通配線を有し、前
    記複数の行配線と複数の列配線の交差部付近に第１のア
    クティブ素子を有し、該第１のアクティブ素子を通じて
    マトリクス状に配置された画素に画像データに応じた電
    圧を書込む液晶表示装置において、 前記画素内に第２のアクティブ素子，第１の画素電極、
    及び第２の画素電極を設け、前記第１のアクティブ素子
    の一端子を前記第１の画素電極に、他の端子を列配線に
    接続し、前記第２のアクティブ素子の一端子を前記第２
    の画素電極に、他の端子を前記共通配線または前記画素
    電極の書込みに関与しない行配線に接続するとともに、
    液晶への電圧書込み期間には前記第１および第２のアク
    ティブ素子を導通状態とし、保持期間においては前記第
    １および第２のアクティブ素子を高抵抗状態とするとと
    もに、画素に隣接する列配線のそれぞれについて、前記
    列配線と前記第１の画素電極間の容量と、前記列配線と
    前記第２の画素電極間の容量を等しくしたことを特徴と
    する液晶表示装置。
  2. 【請求項２】少なくとも一方が透明な一対の基板と、該
    一対の基板間に挾持された液晶層と、前記一対の基板の
    一方の基板に複数の行配線と該複数の行配線に交差して
    配置された複数の列配線と、複数の共通配線を有し、前
    記複数の行配線と複数の列配線の交差部付近に第１のア
    クティブ素子を有し、該第１のアクティブ素子を通じて
    マトリクス状に配置された画素に画像データに応じた電
    圧を書込む液晶表示装置において、 前記画素内に第２のアクティブ素子，第１の画素電極、
    及び第２の画素電極を設け、前記第１のアクティブ素子
    の一端子を前記第１の画素電極に、他の端子を列配線に
    接続し、前記第２のアクティブ素子の一端子を前記第２
    の画素電極に、他の端子を前記共通配線に接続するとと
    もに、液晶への電圧書込み期間には前記第１および第２
    のアクティブ素子を導通状態とし、保持期間においては
    該第１および第２のアクティブ素子を高抵抗状態とする
    とともに、前記画素の列方向の中央付近に前記第１の画
    素電極と前記第２の画素電極による絶縁膜を介した重畳
    部を設けるとともに、該重畳部を中心として、前記第１
    の画素電極と前記第２の画素電極を列方向に線対称の関
    係をなす形状に形成したことを特徴とする液晶表示装
    置。
  3. 【請求項３】請求項２の液晶表示装置において、 前記第１の画素電極と前記第２の画素電極による重畳部
    に保持容量を形成したことを特徴とする液晶表示装置。
  4. 【請求項４】請求項１から３のいずれか一項に記載の液
    晶表示装置において、 前記共通配線を前記行配線にほぼ平行に配置すると共に
    この共通配線の一部に突起状のシールド電極を設け、該
    シールド電極が該列配線を挟むか、前記列配線と前記第
    １および第２の画素電極との間に位置するか、あるい
    は、覆うように配置したことを特徴とする液晶表示装
    置。
  5. 【請求項５】請求項１から３にいずれか一項に記載の液
    晶表示装置において、 前記共通配線は、メッシュ状に配置していることを特徴
    とする液晶表示装置。
  6. 【請求項６】請求項１から３いずれか一項に記載の液晶
    表示装置において、 前記共通配線を前記列配線に平行に配置したことを特徴
    とする液晶表示装置。
  7. 【請求項７】少なくとも一方が透明な一対の基板と、該
    一対の基板間に挾持された液晶層と、前記一対の基板の
    一方の基板に複数の行配線と複数の列配線を配置し、該
    複数の行配線と複数の列配線の交差部に対応して画素を
    配置した液晶表示装置において、 該画素内に第１の画素電極と第２の画素電極を設け、該
    画素内に第１のアクティブ素子を配置し、その出力端子
    を該第１の画素電極と画素に隣接する一方の列配線に接
    続し、該画素内に第２のアクティブ素子を配置し、その
    出力を該第２の画素電極と隣接する他方の列配線に接続
    するとともに、液晶への電圧書込み期間には該第１およ
    び第２のアクティブ素子を導通状態とし、保持期間にお
    いては該第１および第２のアクティブ素子を高抵抗状態
    し、隣接する列配線の差電圧を液晶に印加することによ
    り画像を表示するとともに、 画素に隣接する列配線のそれぞれについて、該列配線と
    第１の画素電極間の容量と、該列配線と第２の画素電極
    間の容量を等しくしたことを特徴とする液晶表示装置。
  8. 【請求項８】少なくとも一方が透明な一対の基板と、該
    一対の基板間に挾持された液晶層と、前記一対の基板の
    一方の基板に複数の行配線と複数の列配線を配置し、該
    複数の行配線と複数の列配線の交差部に対応して画素を
    配置した液晶表示装置において、 該画素内に第１の画素電極と第２の画素電極を設け、該
    画素内に第１のアクティブ素子を配置し、その出力端子
    を該第１の画素電極と画素に隣接する一方の列配線に接
    続し、該画素内に第２のアクティブ素子を配置し、その
    出力を該第２の画素電極と隣接する他方の列配線に接続
    するとともに、液晶への電圧書込み期間には該第１およ
    び第２のアクティブ素子を導通状態とし、保持期間にお
    いては該第１および第２のアクティブ素子を高抵抗状態
    し、隣接する列配線の差電圧を液晶に印加することによ
    り画像を表示するとともに、該画素の列方向の中央付近
    に該第１の画素電極と該第２の画素電極による絶縁膜を
    介した重畳部を設けるとともに、該重畳部を中心とし
    て、該第１の画素電極と該第２の画素電極を列方向に線
    対称の関係をなす形状に形成したことを特徴とする液晶
    表示装置。
  9. 【請求項９】請求項８の液晶表示装置において、 前記第１の画素電極と前記第２の画素電極による重畳部
    に保持容量を形成したことを特徴とする液晶表示装置。
  10. 【請求項１０】請求項８の液晶表示装置において、 １行を構成する画素を複数の画素群に分割し、１行に対
    し、この分割数に等しい行配線をもうけ、各行配線がそ
    れぞれ所定の画素群の書込みを制御することを特徴とす
    る液晶表示装置。
  11. 【請求項１１】請求項１０の液晶表示装置において、 画素群の数が２であることを特徴とする液晶表示装置。
  12. 【請求項１２】請求項７から９のいずれか一項に記載の
    液晶表示装置において、 該第１および第２のアクティブ素子をＰ型とＮ型の２種
    類のアクティブ素子で構成し、各画素毎には同一の種類
    のアクティブ素子で構成し、各行配線に接続するアクテ
    ィブ素子の種類が隣接する画素毎に異なることを特徴と
    する液晶表示装置。
  13. 【請求項１３】請求項７から９のいずれか一項に記載の
    液晶表示装置において、 １行を構成する画素を複数の画素群に分割し、該第１お
    よび第２のアクティブ素子をＰ型とＮ型の２種類のアク
    ティブ素子で構成し、各画素毎には同一の種類のアクテ
    ィブ素子で構成するとともに、各行配線に接続するアク
    ティブ素子の種類が該画素群毎に異なることを特徴とす
    る液晶表示装置。
  14. 【請求項１４】請求項１２又は１３の液晶表示装置にお
    いて、 該第１および第２のアクティブ素子をＰ型とＮ型の２種
    類のアクティブ素子で構成し、各画素毎には同一種類の
    アクティブ素子で構成し、該アクティブ素子の種類を１
    行毎に変えて構成することを特徴とする液晶表示装置。
  15. 【請求項１５】請求項１２から１４のいずれか一項に記
    載の液晶表示装置において、 全画素の表示を複数のサブフレームに分割し、１つのサ
    ブフレームで画素に電圧をアクティブ素子の種類を同一
    としたことを特徴とする液晶表示装置。
  16. 【請求項１６】請求項７から１５のいずれか一項に記載
    の液晶表示装置において、 該画素を構成する第１の画素電極と第２の画素電極に書
    込む電圧の平均値が常に一定であることを特徴とする液
    晶表示装置。
  17. 【請求項１７】請求項７から１６のいずれか一項に記載
    の液晶表示装置において、 インターレース画像データを入力するとともに、１行を
    ２種類の画素群から構成し、１行の選択時間を２分割
    し、それぞれの画素群の画像データを書込むことを特徴
    とする液晶表示装置。
  18. 【請求項１８】請求項１から１７のいずれか一項に記載
    の液晶表示装置において、 液晶の表示モードがインプレーンスイッチングモードで
    あることを特徴とする液晶表示装置。
  19. 【請求項１９】請求項１８の液晶表示装置において、 該第１および第２の画素電極と行配線の成す角度が、該
    第１および第２の画素電極の重畳部の上下で異なること
    を特徴とする液晶表示装置。
  20. 【請求項２０】請求項１から１９のいずれか一項に記載
    の液晶表示装置において、 画素への書込み用該第１のアクティブ素子が高移動度ア
    クティブ素子であることを特徴とする液晶表示装置。
  21. 【請求項２１】請求項２０の液晶表示装置において、 該高移動度アクティブ素子が多結晶薄膜トランジスタま
    たは単結晶シリコントランジスタであることを特徴とす
    る液晶表示装置。
  22. 【請求項２２】請求項１から２１のいずれか一項に記載
    の液晶表示装置において、 全画面をフレーム信号に同期してプリセット書込みし、
    照明装置の間欠点灯により画像を可視化するとともに、
    １フレーム期間内に正極性と負極性の両極性を表示をす
    るとともに、１フレーム期間から、各行のプリセット表
    示期間を差し引いた残りの時間を各行の正極性表示と負
    極性表示に等しく配分して表示することを特徴とする液
    晶表示装置。
  23. 【請求項２３】請求項１から２１のいずれか一項に記載
    の液晶表示装置において、 全画面をフレーム信号に同期してプリセット書込みし、
    照明装置の間欠点灯により画像を可視化するとともに、
    １フレーム期間を、プリセット書込み期間，第１の書込
    み期間，第１の保持期間，第２の書込み期間，第２の保
    持期間に分割し、かつ、この順序に従い駆動するととも
    に、第１の書込み期間と第２の書込み期間の書込み電圧
    極性を反転するとともに、第２の書込み期間が第１の書
    込み期間の約２分の１であることを特徴とする液晶表示
    装置。
  24. 【請求項２４】請求項１から２３のいずれか一項に記載
    の液晶表示装置において、 該照明装置が高速応答光源を用いていることを特徴とす
    る液晶表示装置。
  25. 【請求項２５】請求項２４の液晶表示装置において、 該高速応答光源がＬＥＤ（Light Emitting Diode）、電
    界放出型電子源応用光源(ＦＥＤ光源：Field Emission
    Display Light Source），プラズマ利用発光型光源，高
    速応答蛍光管のいずれか、あるいはこれらの組合わせで
    あることを特徴とする液晶表示装置。
JP2001331844A 2001-10-30 2001-10-30 液晶表示装置 Pending JP2003131636A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001331844A JP2003131636A (ja) 2001-10-30 2001-10-30 液晶表示装置
US10/101,159 US6704066B2 (en) 2001-10-30 2002-03-20 Liquid crystal display apparatus
US10/385,639 US6704067B2 (en) 2001-10-30 2003-03-12 Liquid crystal display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001331844A JP2003131636A (ja) 2001-10-30 2001-10-30 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2003131636A true JP2003131636A (ja) 2003-05-09
JP2003131636A5 JP2003131636A5 (ja) 2004-11-18

Family

ID=19147345

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001331844A Pending JP2003131636A (ja) 2001-10-30 2001-10-30 液晶表示装置

Country Status (2)

Country Link
US (2) US6704066B2 (ja)
JP (1) JP2003131636A (ja)

Cited By (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004341526A (ja) * 2003-05-13 2004-12-02 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びこれを含む多重ドメイン液晶表示装置
WO2005059637A1 (ja) * 2003-12-18 2005-06-30 Sharp Kabushiki Kaisha 表示装置
JP2005234544A (ja) * 2004-02-19 2005-09-02 Samsung Sdi Co Ltd 液晶表示装置およびその駆動方法
JP2005234527A (ja) * 2004-02-16 2005-09-02 Boe Hydis Technology Co Ltd フリンジフィールド駆動モード液晶表示装置における偏光軸及びラビング軸を配列する方法
JP2005300779A (ja) * 2004-04-08 2005-10-27 Sharp Corp 表示装置
JP2006292854A (ja) * 2005-04-07 2006-10-26 Sanyo Epson Imaging Devices Corp 電気光学装置、駆動方法および電子機器
JP2008158239A (ja) * 2006-12-22 2008-07-10 Lg Display Co Ltd アクティブマトリックス型表示装置
JP2010230888A (ja) * 2009-03-26 2010-10-14 Seiko Epson Corp 電気光学装置および電子機器
KR20100124618A (ko) * 2009-05-19 2010-11-29 삼성전자주식회사 액정 표시 장치
JP2010277068A (ja) * 2009-05-29 2010-12-09 Samsung Electronics Co Ltd 液晶表示装置
US7898629B2 (en) 2003-08-29 2011-03-01 Hitachi Displays, Ltd. Liquid crystal display device
KR20110039633A (ko) * 2009-10-12 2011-04-20 삼성전자주식회사 표시기판, 이의 제조 방법 및 이를 갖는 표시장치
JP2011081386A (ja) * 2009-10-12 2011-04-21 Samsung Electronics Co Ltd 表示基板、それの製造方法、及びそれを有する表示装置
KR20110045838A (ko) * 2009-10-28 2011-05-04 삼성전자주식회사 표시기판, 이의 제조 방법 및 이를 갖는 표시 패널
JP2011095728A (ja) * 2009-10-27 2011-05-12 Samsung Electronics Co Ltd 液晶表示装置およびその製造方法
JP2011145651A (ja) * 2010-01-14 2011-07-28 Samsung Electronics Co Ltd 液晶表示装置及びその駆動方法
JP2012008536A (ja) * 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
KR101112561B1 (ko) 2010-06-10 2012-02-16 삼성전자주식회사 액정 표시 장치
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
JP2012159831A (ja) * 2011-01-28 2012-08-23 Samsung Electronics Co Ltd 液晶表示装置
KR101182557B1 (ko) * 2005-06-24 2012-10-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP2012230169A (ja) * 2011-04-25 2012-11-22 Japan Display Central Co Ltd 液晶表示装置
US8760479B2 (en) 2008-06-16 2014-06-24 Samsung Display Co., Ltd. Liquid crystal display
US8792074B2 (en) 2010-03-05 2014-07-29 Samsung Display Co., Ltd. Liquid crystal display
WO2014153844A1 (zh) * 2013-03-29 2014-10-02 合肥京东方光电科技有限公司 阵列基板及显示装置
KR101544847B1 (ko) * 2008-07-03 2015-08-18 삼성디스플레이 주식회사 액정 표시 장치
KR101732939B1 (ko) * 2012-10-26 2017-05-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR20170049726A (ko) * 2015-10-27 2017-05-11 엘지디스플레이 주식회사 액정 표시장치
KR20170051672A (ko) * 2015-10-30 2017-05-12 엘지디스플레이 주식회사 수평 전계형 액정 표시장치
KR101765545B1 (ko) * 2010-07-07 2017-08-08 삼성디스플레이 주식회사 표시 장치
KR101802998B1 (ko) * 2010-08-12 2017-11-30 삼성디스플레이 주식회사 액정 표시 장치
KR101827340B1 (ko) * 2010-07-14 2018-02-09 삼성디스플레이 주식회사 액정 표시 장치
JP2018109766A (ja) * 2016-12-30 2018-07-12 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3879484B2 (ja) * 2001-10-30 2007-02-14 株式会社日立製作所 液晶表示装置
JP4082493B2 (ja) * 2002-06-06 2008-04-30 株式会社 日立ディスプレイズ 液晶表示装置
US7602465B2 (en) * 2002-10-31 2009-10-13 Lg Display Co., Ltd. In-plane switching mode liquid crystal display device
KR100890025B1 (ko) * 2002-12-04 2009-03-25 삼성전자주식회사 액정 표시 장치, 액정 표시 장치의 구동 장치 및 방법
JP4273809B2 (ja) * 2003-03-31 2009-06-03 セイコーエプソン株式会社 電気光学装置及び電子機器
JP2005215584A (ja) * 2004-02-02 2005-08-11 Ricoh Co Ltd 画像表示装置、交流化駆動方法
FR2866465A1 (fr) 2004-02-18 2005-08-19 Thomson Licensing Sa Dispositif d'affichage avec valve lcos de taille reduite
JP2006084860A (ja) * 2004-09-16 2006-03-30 Sharp Corp 液晶表示装置の駆動方法及び液晶表示装置
JP4606103B2 (ja) * 2004-09-22 2011-01-05 株式会社 日立ディスプレイズ 液晶表示装置
KR101108391B1 (ko) * 2004-12-31 2012-01-30 엘지디스플레이 주식회사 액정 표시장치
KR101003623B1 (ko) * 2004-12-31 2010-12-23 엘지디스플레이 주식회사 횡전계 모드 액정표시장치
GB2431279B (en) * 2004-12-31 2007-12-27 Lg Philips Lcd Co Ltd Liquid crystal display device using in-plane switching mode
KR20070005983A (ko) * 2005-07-05 2007-01-11 삼성전자주식회사 표시 기판, 이의 제조 방법 및 이를 갖는 표시 장치
US7589703B2 (en) * 2006-04-17 2009-09-15 Au Optronics Corporation Liquid crystal display with sub-pixel structure
KR101252854B1 (ko) * 2006-06-29 2013-04-09 엘지디스플레이 주식회사 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법
TW200811566A (en) * 2006-08-18 2008-03-01 Chunghwa Picture Tubes Ltd Thin film transistor array substrate and liquid crystal display devices
CN101669162B (zh) * 2007-04-26 2012-07-25 夏普株式会社 液晶显示装置
KR101382481B1 (ko) * 2007-09-03 2014-04-09 삼성디스플레이 주식회사 표시 장치
FR2920908B1 (fr) * 2007-09-07 2012-07-27 Thales Sa Dispositif de visualisation comportant un ecran a cristaux liquides a affichage securise
KR101443380B1 (ko) * 2007-11-23 2014-09-26 엘지디스플레이 주식회사 액정표시장치
KR101274054B1 (ko) * 2007-12-20 2013-06-12 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법
KR101264724B1 (ko) * 2007-12-21 2013-05-15 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법
JP4678031B2 (ja) * 2008-01-11 2011-04-27 ソニー株式会社 液晶装置および電子機器
JP2010032760A (ja) * 2008-07-29 2010-02-12 Hitachi Displays Ltd 表示装置
JP2010060857A (ja) * 2008-09-04 2010-03-18 Hitachi Displays Ltd 液晶表示装置
KR101608852B1 (ko) 2008-11-18 2016-04-05 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 액정표시장치
KR101641538B1 (ko) * 2008-12-24 2016-07-22 삼성디스플레이 주식회사 표시 패널
US8552957B2 (en) * 2009-02-02 2013-10-08 Apple Inc. Liquid crystal display reordered inversion
KR101366538B1 (ko) * 2009-08-05 2014-02-24 엘지디스플레이 주식회사 액정표시장치
KR101579272B1 (ko) * 2009-10-30 2015-12-22 삼성디스플레이 주식회사 표시장치
US20110279427A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
JP5766012B2 (ja) 2010-05-21 2015-08-19 株式会社半導体エネルギー研究所 液晶表示装置
KR101752780B1 (ko) * 2011-03-21 2017-07-12 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
US9311871B2 (en) 2012-09-26 2016-04-12 Apple Inc. Devices and methods for reducing power to drive pixels of a display
CN105068348B (zh) * 2015-09-11 2018-03-27 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示面板及其驱动方法
CN105527738B (zh) * 2016-02-17 2018-12-25 京东方科技集团股份有限公司 阵列基板、数据驱动电路、数据驱动方法和显示装置
US10434948B2 (en) * 2016-06-03 2019-10-08 Gentex Corporation Display system with phase oriented reflective control
KR102351977B1 (ko) * 2017-07-18 2022-01-17 삼성디스플레이 주식회사 표시 장치

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2514731B2 (ja) * 1990-02-05 1996-07-10 シャープ株式会社 アクティブマトリクス表示装置
FR2669759A1 (fr) * 1990-11-23 1992-05-29 Thomson Lcd Ecran plat a matrice active.
JPH06148596A (ja) 1992-10-30 1994-05-27 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP3127640B2 (ja) 1992-12-28 2001-01-29 株式会社日立製作所 アクティブマトリクス型液晶表示装置
JP3123273B2 (ja) 1992-12-28 2001-01-09 株式会社日立製作所 アクティブマトリクス型液晶表示装置およびその製造方法
KR0139319B1 (ko) * 1994-11-14 1998-06-15 김광호 한 화소에 이중배선과 복수의 트랜지스터를 구비한 액정 표시 장치
US6014190A (en) * 1995-11-30 2000-01-11 Samsung Electronics Co., Ltd. In-plane switching liquid crystal display and a manufacturing method thereof

Cited By (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7995017B2 (en) 2003-05-13 2011-08-09 Samsung Electronics Co., Ltd. Liquid crystal display and thin film transistor array panel therefor
JP2004341526A (ja) * 2003-05-13 2004-12-02 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びこれを含む多重ドメイン液晶表示装置
US7898629B2 (en) 2003-08-29 2011-03-01 Hitachi Displays, Ltd. Liquid crystal display device
JPWO2005059637A1 (ja) * 2003-12-18 2007-12-13 シャープ株式会社 表示装置
US8330890B2 (en) 2003-12-18 2012-12-11 Sharp Kabushiki Kaisha Display device
US8026992B2 (en) 2003-12-18 2011-09-27 Sharp Kabushiki Kaisha Display device
US7768589B2 (en) 2003-12-18 2010-08-03 Sharp Kabushiki Kaisha Display device
JP2010244068A (ja) * 2003-12-18 2010-10-28 Sharp Corp 表示装置
WO2005059637A1 (ja) * 2003-12-18 2005-06-30 Sharp Kabushiki Kaisha 表示装置
JP2005234527A (ja) * 2004-02-16 2005-09-02 Boe Hydis Technology Co Ltd フリンジフィールド駆動モード液晶表示装置における偏光軸及びラビング軸を配列する方法
JP2005234544A (ja) * 2004-02-19 2005-09-02 Samsung Sdi Co Ltd 液晶表示装置およびその駆動方法
JP2005300779A (ja) * 2004-04-08 2005-10-27 Sharp Corp 表示装置
US8179350B2 (en) 2004-09-10 2012-05-15 Samsung Electronics Co., Ltd. Display device
JP2006292854A (ja) * 2005-04-07 2006-10-26 Sanyo Epson Imaging Devices Corp 電気光学装置、駆動方法および電子機器
KR101182557B1 (ko) * 2005-06-24 2012-10-02 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
JP2008158239A (ja) * 2006-12-22 2008-07-10 Lg Display Co Ltd アクティブマトリックス型表示装置
US9348188B2 (en) 2008-06-16 2016-05-24 Samsung Display Co., Ltd. Liquid crystal display
US8760479B2 (en) 2008-06-16 2014-06-24 Samsung Display Co., Ltd. Liquid crystal display
KR101544847B1 (ko) * 2008-07-03 2015-08-18 삼성디스플레이 주식회사 액정 표시 장치
JP2010230888A (ja) * 2009-03-26 2010-10-14 Seiko Epson Corp 電気光学装置および電子機器
JP2010271701A (ja) * 2009-05-19 2010-12-02 Samsung Electronics Co Ltd 液晶表示装置
US8964140B2 (en) 2009-05-19 2015-02-24 Samsung Display Co., Ltd. Liquid crystal display
KR101668380B1 (ko) * 2009-05-19 2016-10-24 삼성디스플레이 주식회사 액정 표시 장치
KR20100124618A (ko) * 2009-05-19 2010-11-29 삼성전자주식회사 액정 표시 장치
KR101607702B1 (ko) * 2009-05-29 2016-03-31 삼성디스플레이 주식회사 액정 표시 장치
JP2010277068A (ja) * 2009-05-29 2010-12-09 Samsung Electronics Co Ltd 液晶表示装置
US9411206B2 (en) 2009-05-29 2016-08-09 Samsung Display Co., Ltd. Liquid crystal display
US9195107B2 (en) 2009-05-29 2015-11-24 Samsung Display Co., Ltd. Liquid crystal display
KR20110039633A (ko) * 2009-10-12 2011-04-20 삼성전자주식회사 표시기판, 이의 제조 방법 및 이를 갖는 표시장치
JP2011081386A (ja) * 2009-10-12 2011-04-21 Samsung Electronics Co Ltd 表示基板、それの製造方法、及びそれを有する表示装置
KR101587925B1 (ko) * 2009-10-12 2016-01-25 삼성디스플레이 주식회사 표시기판, 이의 제조 방법 및 이를 갖는 표시장치
JP2011095728A (ja) * 2009-10-27 2011-05-12 Samsung Electronics Co Ltd 液晶表示装置およびその製造方法
KR101685046B1 (ko) * 2009-10-28 2016-12-12 삼성디스플레이 주식회사 표시기판, 이의 제조 방법 및 이를 갖는 표시 패널
KR20110045838A (ko) * 2009-10-28 2011-05-04 삼성전자주식회사 표시기판, 이의 제조 방법 및 이를 갖는 표시 패널
JP2011145651A (ja) * 2010-01-14 2011-07-28 Samsung Electronics Co Ltd 液晶表示装置及びその駆動方法
US8792074B2 (en) 2010-03-05 2014-07-29 Samsung Display Co., Ltd. Liquid crystal display
JP2012008536A (ja) * 2010-05-21 2012-01-12 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
KR101112561B1 (ko) 2010-06-10 2012-02-16 삼성전자주식회사 액정 표시 장치
KR101765545B1 (ko) * 2010-07-07 2017-08-08 삼성디스플레이 주식회사 표시 장치
KR101827340B1 (ko) * 2010-07-14 2018-02-09 삼성디스플레이 주식회사 액정 표시 장치
KR101802998B1 (ko) * 2010-08-12 2017-11-30 삼성디스플레이 주식회사 액정 표시 장치
JP2012159831A (ja) * 2011-01-28 2012-08-23 Samsung Electronics Co Ltd 液晶表示装置
US9715151B2 (en) 2011-01-28 2017-07-25 Samsung Electronics Co., Ltd. Liquid crystal display
JP2012230169A (ja) * 2011-04-25 2012-11-22 Japan Display Central Co Ltd 液晶表示装置
KR101732939B1 (ko) * 2012-10-26 2017-05-08 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
WO2014153844A1 (zh) * 2013-03-29 2014-10-02 合肥京东方光电科技有限公司 阵列基板及显示装置
KR20170049726A (ko) * 2015-10-27 2017-05-11 엘지디스플레이 주식회사 액정 표시장치
KR102307834B1 (ko) * 2015-10-27 2021-10-05 엘지디스플레이 주식회사 액정 표시장치
KR20170051672A (ko) * 2015-10-30 2017-05-12 엘지디스플레이 주식회사 수평 전계형 액정 표시장치
KR102312168B1 (ko) * 2015-10-30 2021-10-14 엘지디스플레이 주식회사 수평 전계형 액정 표시장치
JP2018109766A (ja) * 2016-12-30 2018-07-12 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置

Also Published As

Publication number Publication date
US20030090448A1 (en) 2003-05-15
US6704066B2 (en) 2004-03-09
US6704067B2 (en) 2004-03-09
US20030169379A1 (en) 2003-09-11

Similar Documents

Publication Publication Date Title
JP2003131636A (ja) 液晶表示装置
US7319448B2 (en) Liquid crystal display device and method for driving the same
JP3879484B2 (ja) 液晶表示装置
KR101295878B1 (ko) 액정표시장치
CN107505782B (zh) 阵列基板和液晶显示装置及驱动方法
US8866713B2 (en) Liquid crystal display device
JP2004062146A (ja) 液晶表示装置
JP2007188089A (ja) 液晶表示装置
US7701520B2 (en) Liquid crystal panel and display device with data bus lines and auxiliary capacitance bus lines both extending in the same direction
JPWO2008023601A1 (ja) 液晶表示装置
KR20020052137A (ko) 액정표시장치
US7646370B2 (en) Display device
KR20060077870A (ko) 횡전계방식 액정표시소자
JP2003280036A (ja) 液晶表示装置
US20130147783A1 (en) Pixel circuit and display device
CN101251990A (zh) 液晶显示装置
US20080007664A1 (en) Low Cost Switching Element Point Inversion Driving Scheme for Liquid Crystal Displays
US7576823B2 (en) In-plane switching mode liquid crystal display device
KR100531478B1 (ko) 액정표시패널 및 그 구동방법
US20070001965A1 (en) Driving integrated circuit of liquid crystal display device and driving method thereof
US7884910B2 (en) In-plane switching mode liquid crystal display device
US8766888B2 (en) In plane switching mode liquid crystal display device
KR101221295B1 (ko) 액정 표시 장치용 어레이 기판 및 그 구동 방법
US8928643B2 (en) Means and circuit to shorten the optical response time of liquid crystal displays
KR20110074035A (ko) 액정표시장치 및 그 구동방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051206