JP2003142405A - 半導体基板の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 エッジ部に鋭角な部分を有さず歩留まりを向
上可能な半導体基板を製造する。 【解決手段】 例えばイオン注入法やサンドブラスト法
によってウェーハ１のエッジ部１Ａの単結晶性を崩すこ
とにより、当該ウェーハエッジ部１Ａの表層にダメージ
層１１を形成する。その後、ウェーハ１上にシリコンエ
ピタキシャル層２を成長させる。ダメージ層１１上では
エピタキシャル層２はエピタキシャル成長しない（ポリ
シリコン２Ａになる）ので、エピタキシャル層２がウェ
ーハ１のエッジ部で鋭角化するのを防止することができ
る。ダメージ層１１に変えてエッジ部１Ａ上にポリシリ
コン層やアモルファスシリコン層やシリコン酸化層を形
成しても良い。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、半導体ウェーハ
及び当該半導体ウェーハ上に配置されたエピタキシャル
層を備える半導体基板の製造方法に関し、特にエッジ部
に鋭角な部分を有さず歩留まりを向上可能な半導体基板
を製造するための技術に関する。

【０００２】

【従来の技術】図２２及び図２３に示すように、例えば
パワーデバイスで使用される従来のシリコン基板２１Ｐ
は、例えば主面１Ｓの面方位が（１００）のシリコンウ
ェーハ（以下、単に「ウェーハ」とも呼ぶ）１上にエピ
タキシャル層２を形成することにより製造される。パワ
ーデバイスの品種によっては数十〜２００μｍという非
常に厚いエピタキシャル層２が求められる場合がある。

【０００３】

【発明が解決しようとする課題】従来のシリコン基板２
１Ｐの製造方法によれば、厚膜エピタキシャル層２を形
成する際にエピタキシャル成長の結晶方位に対する異方
性ないしは面方位依存性に起因して、ウェーハ１のエッ
ジ部１Ａ付近に（１１１）面が発生する。このとき、図
２４に示すように、エピタキシャル成長の面方位依存性
に起因して＜０１１＞方位のエッジ部１Ａに（１１１）
面が現れる。これは（１１１）面はエピタキシャル成長
レートが遅いためである。このようにして、予め面取り
（ベベリング）されたシリコンウェーハ１のエッジ部１
Ａはエピタキシャル層２の成長時に鋭角に変化する（図
２３参照）。なお、このような鋭角な部分はエピタキシ
ャル層２が２０μｍ程度以上の厚い場合に発生しやす
い。

【０００４】従来のシリコン基板２１Ｐの製造方法で
は、上記鋭角な部分がデバイス製造工程においてシリコ
ン基板２１Ｐのカケや割れを引き起こすという問題があ
る。そのようなカケや割れは歩留まりの低下を招く。

【０００５】本発明はかかる点に鑑みてなされたもので
あり、半導体ウェーハ及び当該半導体ウェーハ上に配置
されたエピタキシャル層を備えた半導体基板であって、
エッジ部に鋭角な部分を有さず歩留まりを向上可能な半
導体基板を製造する方法を提供することを目的とする。

【０００６】

【課題を解決するための手段】請求項１に記載の半導体
基板の製造方法は、半導体ウェーハ及び前記半導体ウェ
ーハ上に配置されたエピタキシャル層を備える半導体基
板の製造方法であって、(a)少なくとも１枚の半導体ウ
ェーハを準備する工程と、(b)前記少なくとも１枚の半
導体ウェーハのエッジ部にエピタキシャル成長を防止す
るためのエピタキシャル成長防止層を形成する工程と、
(c)前記工程(b)の後に、前記少なくとも１枚の半導体ウ
ェーハ上にエピタキシャル層を成長させる工程とを備え
る。

【０００７】請求項２に記載の半導体基板の製造方法
は、請求項１に記載の半導体基板の製造方法であって、
前記工程(b)は、(b)-1)前記少なくとも１枚の半導体ウ
ェーハの前記エッジ部の表層の単結晶性を崩して前記エ
ピタキシャル成長防止層としてのダメージ層を形成する
工程を含む。

【０００８】請求項３に記載の半導体基板の製造方法
は、請求項２に記載の半導体基板の製造方法であって、
前記工程(b)-1)は、(b)-1-1)イオン注入法とサンドブラ
スト法との少なくとも一方を用いて前記ダメージ層を形
成する工程を含む。

【０００９】請求項４に記載の半導体基板の製造方法
は、請求項１に記載の半導体基板の製造方法であって、
前記工程(b)は、(b)-2)前記少なくとも１枚の半導体ウ
ェーハの前記エッジ部上に前記エピタキシャル成長防止
層としての非単結晶層を形成する工程を含む。

【００１０】請求項５に記載の半導体基板の製造方法
は、請求項４に記載の半導体基板の製造方法であって、
前記非単結晶層は、多結晶層又は非晶質層を含む。

【００１１】請求項６に記載の半導体基板の製造方法
は、請求項１に記載の半導体基板の製造方法であって、
前記工程(b)は、(b)-3)前記少なくとも１枚の半導体ウ
ェーハの前記エッジ部に前記エピタキシャル成長防止層
としての酸化層を形成する工程を含む。

【００１２】請求項７に記載の半導体基板の製造方法
は、請求項６に記載の半導体基板の製造方法であって、
前記工程(b)-3)は、(b)-3-1)前記少なくとも１枚の半導
体ウェーハの全面に前記酸化層を形成する工程と、(b)-
3-2)前記少なくとも１枚の半導体ウェーハの前記エッジ
部付近を治具で以て保護する工程と、(b)-3-3)前記治具
で保護された状態で前記少なくとも１枚の半導体ウェー
ハの一方又は両方の主面上の前記酸化層を除去する工程
とを含む。

【００１３】請求項８に記載の半導体基板の製造方法
は、請求項７に記載の半導体基板の製造方法であって、
前記工程(b)-3-2)は、(b)-3-2-1)ドライエッチング法と
ウエットエッチング法と蒸気エッチング法との少なくと
も１つで以て前記主面上の前記酸化層を除去する工程を
含む。

【００１４】請求項９に記載の半導体基板の製造方法
は、請求項１乃至請求項６のいずれかに記載の半導体基
板の製造方法であって、前記少なくとも１枚の半導体ウ
ェーハは、複数の半導体ウェーハを含み、前記工程(a)
は、(a)-1)前記複数の半導体ウェーハを準備して重ね合
わせる工程を含む。

【００１５】請求項１０に記載の半導体基板の製造方法
は、半導体ウェーハ及び前記半導体ウェーハ上に配置さ
れたエピタキシャル層を備える半導体基板の製造方法で
あって、(d)半導体インゴットを準備する工程と、(e)前
記半導体インゴットの側面上に非単結晶層を形成する工
程と、(f)前記非単結晶層を有した前記半導体インゴッ
トをスライスして、エッジ部に前記非単結晶層を有する
少なくとも１枚の半導体ウェーハを得る工程と、(g)前
記少なくとも１枚の半導体ウェーハ上にエピタキシャル
層を成長させる工程とを備える。

【００１６】請求項１１に記載の半導体基板の製造方法
は、半導体ウェーハ及び前記半導体ウェーハ上に配置さ
れたエピタキシャル層を備える半導体基板の製造方法で
あって、(h)半導体ウェーハ上にエピタキシャル層を成
長させる工程と、(i)前記エピタキシャル層のエッジ部
を面取り加工する工程と、(j)前記半導体ウェーハの主
面上の前記エピタキシャル層を研磨する工程と、(k)前
記工程(j)後の前記エピタキシャル層を水素と不活性ガ
スとの少なくとも１種の雰囲気中で熱処理する工程とを
備える。

【００１７】請求項１２に記載の半導体基板の製造方法
は、半導体ウェーハ及び前記半導体ウェーハ上に配置さ
れたエピタキシャル層を備える半導体基板の製造方法で
あって、(l)半導体ウェーハ上にエピタキシャル層を成
長させる工程と、(m)前記エピタキシャル層のエッジ部
を面取り加工する工程と、(n)前記半導体ウェーハの主
面上の前記エピタキシャル層を研磨する工程と、(o)前
記工程(n)後に前記エピタキシャル層上に新たなエピタ
キシャル層を成長させる工程とを備える。

【００１８】請求項１３に記載の半導体基板の製造方法
は、請求項１１又は請求項１２に記載の半導体基板の製
造方法であって、前記工程(h)又は前記工程(l)の前に前
記半導体ウェーハに対して鏡面研磨処理を実施しない。

【００１９】請求項１４に記載の半導体基板の製造方法
は、半導体ウェーハ及び前記半導体ウェーハ上に配置さ
れたエピタキシャル層を備える半導体基板の製造方法で
あって、(p)半導体ウェーハに対して鏡面研磨処理を実
施することなく、前記半導体ウェーハ上にエピタキシャ
ル層を成長させる工程と、(q)前記エピタキシャル層の
エッジ部を面取り加工する工程と、(r)前記半導体ウェ
ーハの主面上の前記エピタキシャル層を研磨する工程と
を備える。

【００２０】

【発明の実施の形態】＜実施の形態１＞図１〜図９の断
面図を参照しつつ、実施の形態１に係るシリコン基板
（ないしは半導体基板）２１〜２３の製造方法を説明す
る。なお、図２等では図１中の破線で囲んだ部分Ａを拡
大して図示している。

【００２１】まず、シリコン単結晶ウェーハ（ないしは
半導体ウェーハ。以下、単に「ウェーハ」とも呼ぶ）１
を準備する（図１参照）。そして、例えばイオン注入法
やサンドブラスト法によってウェーハ１の側端部ないし
はエッジ部（以下「ウェーハエッジ部」とも呼ぶ）１Ａ
の単結晶性を崩すことにより、当該ウェーハエッジ部１
Ａの表層にダメージ層（ないしはエピタキシャル成長防
止層）１１を形成する（図２参照）。その後、ウェーハ
１上にシリコンエピタキシャル層（以下、単に「エピタ
キシャル層」とも呼ぶ）２を成長させることにより、ウ
ェーハ１及びエピタキシャル層２を備えており図３に示
す状態のシリコン基板２１が得られる。

【００２２】すなわち、ウェーハ１の主面（以下「ウェ
ーハ主面」とも呼ぶ）１Ｓ上にはエピタキシャル層２が
エピタキシャル成長しているのに対して、ダメージ層１
１では単結晶性が崩れているので、ダメージ層１１上で
はエピタキシャル層２がエピタキシャル成長せずに、ポ
リシリコン化する（図３中のポリシリコン２Ａを参
照）。つまりダメージ層１１はエピタキシャル層２の形
成工程においてエピタキシャル成長を防止するので、ダ
メージ層によれば、エピタキシャル成長の面方位異方性
に起因した（１１１）面の発生を抑制することができ、
エピタキシャル層２がウェーハエッジ部２Ａで鋭角化す
るのを防止することができる。このように、ダメージ層
１１を利用した製造方法によれば、エッジ部に鋭角な部
分を有さないシリコン基板２１を製造することができ、
そのようなシリコン基板２１によれば上記鋭角な部分の
カケや割れに起因した歩留まり低下が抑制される、つま
り歩留まりを向上することができる。

【００２３】なお、シリコン基板２１を含む一般的なシ
リコン基板の製造は、この順序で実施されるウェーハの
スライシング、面取り加工（ベベリング）、ラッピン
グ、エッチング、鏡面研磨（機械研磨）、エピタキシャ
ル成長の各工程を含んでおり、ダメージ層１１の形成工
程はウェーハ１の面取り工程後、ラッピング工程後及び
エッチング工程後のいずれにおいても実施可能である。

【００２４】ダメージ層１１は例えば以下の方法により
形成される。すなわち、図４に示すように、複数のウェ
ーハ１を準備して互いに主面１Ｓを対面させて重ね合わ
せる。そして、かかる重ね合わされた複数のウェーハ１
を例えばウェーハ主面１Ｓに垂直な方向を回転軸として
回転させながら、複数のウェーハエッジ部１Ａに対して
一括して（一体的に）イオン注入を実施する。あるい
は、同様に、図５に示すように、重ね合わされた複数の
ウェーハ１を回転させながら、複数のウェーハエッジ部
１Ａに対して一括してサンドブラストを実施する。な
お、イオン注入法及びサンドブラスト法の双方を用いて
ダメージ層１１を形成しても構わない。

【００２５】このように複数のウェーハ１を重ねること
により、各ウェーハ主面１Ｓを保護しつつウェーハエッ
ジ部１Ａのみにダメージ層１１を形成することができ
る。更に、複数のウェーハ１に同時にダメージ層１１を
形成することができるので、高い生産性でダメージ層１
１を形成することができる。

【００２６】イオン注入法におけるイオン種５１（図４
参照）として例えばシリコンや、アルゴン等の不活性ガ
ス元素や、酸素や、窒素や、炭素等を用いることができ
る。なお、デバイスの拡散層等に影響を及ぼさない程度
の条件であれば、イオン種５１としてボロン、リン、ヒ
素、アンチモン等の一般的なドーパント元素及びその化
合物（例えばＢＦ₂）を用いることも可能である。ま
た、サンドブラス法におけるサンドブラスト材５２（図
５参照）として例えばシリカ砥粒やアルミナ砥粒やシリ
コンカーバイド砥粒を用いることができる。

【００２７】また、図４及び図５にはイオン種５１及び
サンドブラスト材５２の入射角が一定の場合を図示して
いるが、複数の入射角で以てあるいは入射角を変化させ
ながらイオン注入及びサンドブラストを実施しても良
い。

【００２８】さて、ダメージ層１１のエピタキシャル成
長防止作用に鑑みれば、図６及び図７に示す非単結晶層
（ないしはエピタキシャル成長防止層）１２によっても
エピタキシャル成長を防止することは可能であり、ダメ
ージ層１１と同様の効果が得られる。ここで、非単結晶
層は例えば多結晶層や非晶質層等を含み、層全体として
は単結晶のレベルが低い層を言う。

【００２９】具体的には、図６に示すように、ダメージ
層１１の形成工程と同様に、複数のウェーハ１を重ね合
わせ、かかる重ね合わされた複数のウェーハ１を回転さ
せながら、例えばＣＶＤ法を用いて複数のウェーハエッ
ジ部１Ａ上に一括して非単結晶層（例えばポリシリコン
層やアモルファスシリコン層）１２を形成する。このと
き、ＣＶＤ法はウェーハ１の加熱を伴うので、ウェーハ
１の清浄度がより高い（ラッピング後の）エッチング後
に非単結晶層１２の形成工程を実施するのがより好まし
い。以後、ダメージ層１１の場合と同様の工程によっ
て、鋭角なエッジ部を有さないシリコン基板２２（図７
参照）を製造することができる。

【００３０】更に、図８及び図９に示すシリコン酸化層
（ないしはエピタキシャル成長防止層）（以下、単に
「酸化層」とも呼ぶ）１３によってもエピタキシャル成
長を防止することは可能であり、ダメージ層１１と同様
の効果が得られる。具体的には、上述と同様に、重ね合
わされた複数のウェーハ１を回転させながら、例えばＣ
ＶＤ法や熱酸化法を用いて複数のウェーハエッジ部１Ａ
に一括して酸化層１３を形成する。以後、ダメージ層１
１の場合と同様の工程によって、鋭角なエッジ部を有さ
ないシリコン基板２３（図９参照）を製造することがで
きる。

【００３１】＜実施の形態２＞実施の形態２では、上述
のシリコン基板２３（図９参照）の他の製造方法を、図
１０及び図１１を参照しつつ説明する。まず、鏡面研磨
後のウェーハ１の全面に酸化層１３を堆積する又は当該
全面を熱酸化して酸化層１３を形成する（図１０参
照）。その後、図１０の断面図及び平面図に示すよう
に、ウェーハ１を治具５３にセッティングする。

【００３２】治具５３は、一方のウェーハ主面１Ｓの中
央部、より具体的には主面１Ｓのうちで全外周領域（外
周縁から例えば１〜２ｍｍ幅の領域）を除きデバイス形
成領域を含む領域を露出させてウェーハ１を収納する。
すなわち、治具５３はウェーハエッジ部１Ａ付近の部分
（具体的には、少なくともウェーハ１の側面を含み、こ
こでは該側面及び両ウェーハ主面１Ｓの上記全外周領域
を含む）及び他方のウェーハ主面１Ｓを覆っている。更
に、治具５３は、両ウェーハ主面１Ｓの上記全外周領域
においてウェーハ１を厚さ方向に挟み込んで固定してい
る。

【００３３】特に、治具５３は、ウェーハ１（上の酸化
層１３）のうちで治具５３から露出していない部分が後
述の酸化層１３の除去工程においてエッチングガス等に
触れないようにウェーハ１を収納している。つまり、治
具５３によって、ウェーハエッジ部１Ａ付近の部分はエ
ッチング処理から保護される、換言すればエッチング耐
性が与えられる。

【００３４】治具５３を装着した状態でウェーハ１の上
記一方の主面１Ｓ上の酸化層１３を、例えばドライエッ
チング法やフッ酸溶液によるウエットエッチング法やフ
ッ酸蒸気によるエッチング法の少なくとも１つで以て
（従って互いに組み合わせても良い）を除去する（図１
１の断面図参照）。これにより、一方の主面１Ｓを露出
させる一方でエッジ部１Ａ付近に酸化層１３を残存させ
ることができる。

【００３５】その後、ウェーハ１を治具５３から取り出
し、ウェーハ１の上記一方の主面１Ｓ上にエピタキシャ
ル層２を成長させることにより、鋭角なエッジ部を有さ
ないシリコン基板２３を製造することができる。なお、
例えば両ウェーハ主面１Ｓが露出するように治具５３を
設計して、両ウェーハ主面１Ｓ上の酸化層１３を除去し
ても良く、かかる場合には図８に示すようにウェーハエ
ッジ部１Ａのみに酸化層１３が残存し、図９に示す状態
のシリコン基板２３が得られる。

【００３６】このとき、実施の形態２に係る製造方法で
は、ウェーハ１を治具５３にセッティングするという簡
便な手法を用いるので、例えばレジストによってウェー
ハ１のエッジ部１Ａ付近を保護する場合と比較して工程
数・工程時間が少なく、従って低コストにシリコン基板
を製造することができる。

【００３７】＜実施の形態３＞図１２〜図１５を参照し
つつ、実施の形態３に係るシリコン基板２４の製造方法
を説明する。まず、図１２の斜視図に示すように、シリ
コン単結晶インゴット（ないしは半導体インゴット。以
下、単に「インゴット」とも呼ぶ）３を準備する。そし
て、図１３の斜視図に示すように、インゴット３の側面
３Ａ上に既述の非単結晶層１２を形成する。

【００３８】その後、インゴット３をスライスし、面取
り加工、ラッピング、エッチング、鏡面研磨等のウェー
ハ加工を実施することにより、図１４の断面図に示すよ
うにエッジ部１Ｂが非単結晶層１２から成るウェーハ１
が得られる。

【００３９】なお、インゴット３の直径は切り出された
ウェーハ１の直径よりもわずかに小さく加工してあり、
具体的には一般的なエッジ面取り幅が０．５ｍｍ程度で
あることに鑑みて１〜２ｍｍ程度小さくしている。

【００４０】その後、非単結晶層を有するウェーハ１上
にシリコンエピタキシャル層２を成長させることによ
り、図１５の断面図に示す状態のシリコン基板２４が得
られる。

【００４１】以上の製造方法によれば、非単結晶層１２
によって、エピタキシャル層２がウェーハエッジ部１Ｂ
で鋭角化するのを防止することができる。すなわち、エ
ッジ部に鋭角な部分を有さず、その結果、歩留まりを向
上可能なシリコン基板２４を製造することができる。

【００４２】＜実施の形態１〜３について＞上述のよう
に、実施の形態１〜３に係る製造方法によれば、エッジ
部に鋭角な部分を有さないシリコン基板２１〜２４を製
造することができる。

【００４３】このとき、酸化層１３にピンホールがある
と、当該ピンホールからエピタキシャル層２が異常成長
してデバイス製造工程で発塵を招く場合があるが、ダメ
ージ層１１及び非単結晶層１２によればそのような発塵
が生じにくい。

【００４４】また、ダメージ層１１によれば、非単結晶
層１２に比して、エピタキシャル層２の形成時に堆積す
るポリシリコン２Ａが剥離しにくいので、機械的強度の
より高いシリコン基板を製造することができる。

【００４５】ところで、非単結晶層１２は実施の形態
１，３のいずれでも形成可能である。しかし、実施の形
態３に係る製造方法ではインゴット３から切り出された
後に面取り加工を行う（従って非単結晶層１２が面取り
される）のに対して、実施の形態１に係る製造方法では
非単結晶層１２の形成前に面取り工程が終了している。
このため、実施の形態３に係る非単結晶層１２の方が、
実施の形態１に係る非単結晶層１２よりも平滑に加工さ
れるので、非単結晶層１２上のポリシリコン２Ａと剥離
を起こしにくい。つまり、実施の形態３の非単結晶層１
２を用いた方が、より機械的強度のより高いシリコン基
板を製造することができる。

【００４６】また、ダメージ層１１はウェーハエッジ部
１Ａの表層の単結晶性を崩すことにより形成されるのに
対して、実施の形態３に係る製造方法では堆積によって
非単結晶層１２を形成する。しかも該非単結晶層１２は
上記表層よりも厚く形成される。このため、ダメージ層
１１の方が、実施の形態３に係る非単結晶層１２よりも
単結晶部分から剥離しにくい、つまり機械的強度がより
高いシリコン基板を製造することができる。

【００４７】これらに鑑みれば、酸化層１３を用いて製
造されたシリコン基板２３よりも、実施の形態１の非単
結晶層１２を用いて製造されたシリコン基板２２の方が
より実用的であると言える。次いで、実施の形態３の非
単結晶層１２を用いて製造されたシリコン基板２４がよ
り実用的であり、ダメージ層１１を用いて製造されたシ
リコン基板２１が最も実用的であると言える。

【００４８】＜実施の形態４＞さて、特開平６−２３２
０５７号公報には、ウェーハ上にエピタキシャル層を成
長させた後に当該エピタキシャル層のエッジ部の面取り
及び主面の鏡面研磨を実施する製造方法が開示されてい
る。かかる製造方法によってもエッジ形状が鋭角ではな
いシリコン基板を得ることは可能である。

【００４９】しかしながら、この製造方法ではエピタキ
シャル層を鏡面研磨仕上げするので、研磨ダメージが、
シリコン基板に作り込まれたデバイスのゲート酸化膜耐
圧特性に不具合を引き起こす場合がある。

【００５０】そこで、実施の形態４ではそのような不具
合を解消して、良好なゲート酸化膜耐圧特性が得られる
シリコン基板の製造方法を、図１６〜図２１の断面図を
参照しつつ説明する。

【００５１】まず、図１６に示すようにラッピング、エ
ッチング、鏡面研磨を経たウェーハ１上にエピタキシャ
ル層２を形成する。このとき、エピタキシャル層２のう
ちでウェーハエッジ部１Ａに対応するエッジ部に鋭角な
部分が発生する。なお、ウェーハ１の上記エッチング後
の主面１Ｓの表面形状は、エピタキシャル層２の（露
出）主面に反映され、図１６並びに後述の図１７及び図
１８ではかかる表面形状を模式的に図示している。

【００５２】その後、図１７に示すように、エピタキシ
ャル層２のエッジ部を面取り加工して上記鋭角な部分を
除去し、次に、図１８に示すようにウェーハ主面１Ｓ上
のエピタキシャル層２を鏡面研磨する。

【００５３】特に、エピタキシャル層２の鏡面研磨後
に、図１９に示すように水素又は不活性ガス雰囲気中に
おいて例えば１０００℃程度の温度で熱処理（ベーク）
を実施する。なお、当該熱処理を水素ガスと不活性ガス
との混合雰囲気中で行っても構わない。

【００５４】かかる製造方法により製造されたシリコン
基板２５（図２０参照）は、エピタキシャル層２のエッ
ジ部の面取り工程によってエッジ部に鋭角な部分を有し
ていない。しかも、熱処理工程によって研磨工程での研
磨ダメージが低減・除去されるので当該シリコン基板２
５は良好な膜質のエピタキシャル層２を備えており、こ
れによってゲート酸化膜耐圧特性を向上させることがで
きる。これらの結果、シリコン基板２５によれば、歩留
まりを向上することができる。

【００５５】あるいは、上述の熱処理に変えて、図２１
に示すように鏡面研磨後のエピタキシャル層２上に新た
なエピタキシャル層４を形成することによっても良好な
膜質のエピタキシャル層を備えたシリコン基板２６が得
られ、当該シリコン基板２６は上記シリコン基板２５と
同様の効果を奏する。

【００５６】なお、かかる製造方法では、新たなエピタ
キシャル層４の厚さを考慮してエピタキシャル層２の研
磨量を設定する。例えば鏡面研磨後のエピタキシャル層
２と新たなエピタキシャル層４との合計厚さの設計値が
１００μｍの場合、エピタキシャル層２を上記設計値よ
りもわずかに薄く（例えば９８μｍになるように）研磨
し、新たなエピタキシャル層４の形成によって上記１０
０μｍのエピタキシャル層を形成する。

【００５７】ところで、上述の製造方法及び上記特開平
６−２３２０５７号公報に開示される製造方法ではエピ
タキシャル層２を鏡面研磨するので（図１８参照）、当
該エピタキシャル層２の形成前に実施するウェーハ１の
鏡面研磨工程は省略可能である。つまり、ウェーハ１を
ラッピング及びエッチングした後、ウェーハ１の鏡面研
磨をすることなくエピタキシャル層２の成長工程を実施
する。これにより、安価にシリコン基板２５，２６等を
製造することができる。

【００５８】なお、(I)エピタキシャル層２を研磨し、
当該研磨後に水素又は不活性ガス雰囲気中で熱処理を実
施するという製造方法や、(II)エピタキシャル層２を研
磨し、当該研磨後に新たなエピタキシャル層４を形成す
るという製造方法や、(III)ウェーハ１の鏡面研磨を省
略するという製造方法は、既述の実施の形態１〜３の製
造方法と組み合わせることも可能である。

【００５９】

【発明の効果】請求項１に係る発明によれば、エピタキ
シャル成長防止層によって、エピタキシャル層が半導体
ウェーハのエッジ部で鋭角化するのを防止することがで
きる。すなわち、エッジ部に鋭角な部分を有さず、その
結果、歩留まりを向上可能な半導体基板を製造すること
ができる。

【００６０】請求項２に係る発明によれば、ダメージ層
（半導体ウェーハのエッジ部の表層）では単結晶性が崩
れているので、工程(c)においてダメージ層上ではエピ
タキシャル層はエピタキシャル成長しない（ポリシリコ
ン化する）。従って、ダメージ層によればエピタキシャ
ル成長防止層の具体的一例を提供することができる。こ
のとき、ダメージ層によれば、エピタキシャル成長防止
層として酸化層やポリシリコン層を用いる場合と比較し
て、より実用的な半導体基板を製造することができる。

【００６１】請求項３に係る発明によれば、イオン注入
法及び／又はサンドブラスト法によって半導体ウェーハ
のエッジ部の表層の単結晶性を崩すことができるので、
ダメージ層を具現化することができる。

【００６２】請求項４に係る発明によれば、工程(c)に
おいて非単結晶層上ではエピタキシャル層はエピタキシ
ャル成長しない（ポリシリコン化する）。従って、非単
結晶層によればエピタキシャル成長防止層の具体的一例
を提供することができる。

【００６３】請求項５に係る発明によれば、非単結晶層
を具現化することができる。

【００６４】請求項６に係る発明によれば、工程(c)に
おいて酸化層上ではエピタキシャル層はエピタキシャル
成長しない（ポリシリコン化する）。従って、酸化層に
よればエピタキシャル成長防止層の具体的一例を提供す
ることができる。

【００６５】請求項７に係る発明によれば、半導体ウェ
ーハのエッジ部付近を保護した状態で半導体ウェーハの
一方又は両方の主面上の酸化層を除去するので、デバイ
ス形成に用いる主面を露出させる一方でエッジ部付近に
酸化層を残存させることができる。すなわち、工程(b)-
3)の具体的一例を提供することができる。このとき、工
程(b)-3-2)は半導体ウェーハを治具にセッティングする
という簡便な工程なので、例えばレジストによって半導
体ウェーハのエッジ部付近を保護する場合と比較して工
程数・工程時間が少なく、従って低コストに半導体基板
を製造することができる。

【００６６】請求項８に係る発明によれば、工程(b)-3-
2)の具体的一例を提供することができる。

【００６７】請求項９に係る発明によれば、重ね合わせ
た複数の半導体ウェーハに対して工程(b)を実施するの
で、各半導体ウェーハの主面を保護しつつエッジ部のみ
にエピタキシャル成長防止層を形成することができる。
しかも、複数の半導体ウェーハに同時にエピタキシャル
成長防止層を形成することができるので、生産性の高い
製造方法を提供することができる。

【００６８】請求項１０に係る発明によれば、工程(g)
において非単結晶層上ではエピタキシャル層はエピタキ
シャル成長しない（ポリシリコン化する）。従って、非
単結晶層によって、エピタキシャル層が半導体ウェーハ
のエッジ部で鋭角化するのを防止することができる。す
なわち、エッジ部に鋭角な部分を有さず、その結果、歩
留まりを向上可能な半導体基板を製造することができ
る。

【００６９】請求項１１に係る発明によれば、工程(i)
によってエッジ部に鋭角な部分を有さない半導体基板を
製造することができると共に、工程(k)によって工程(j)
での研磨ダメージが低減・除去されて良好な膜質のエピ
タキシャル層を備える半導体基板を製造することができ
る。これらの結果、歩留まりを向上可能な半導体基板を
製造することができる。

【００７０】請求項１２に係る発明によれば、工程(m)
によってエッジ部に鋭角な部分を有さない半導体基板を
製造することができると共に、工程(o)によって工程(n)
で研磨ダメージを受けたエピタキシャル層よりも良好な
膜質のエピタキシャル層を備える半導体基板を製造する
ことができる。これらの結果、歩留まりを向上可能な半
導体基板を製造することができる。

【００７１】請求項１３に係る発明によれば、一般的に
は実施される（ラッピング後の）エッチング後の鏡面研
磨工程を実施することなくエピタキシャル層を成長させ
るので、より安価に半導体基板を製造することができ
る。

【００７２】請求項１４に係る発明によれば、工程(q)
によってエッジ部に鋭角な部分を有さず、その結果、歩
留まりを向上可能な半導体基板を製造することができ
る。しかも、工程(p)では、一般的には実施される（ラ
ッピング後の）エッチング後の鏡面研磨工程を実施する
ことなくエピタキシャル層を成長させるので、上述の歩
留まりを向上可能な半導体基板をより安価に製造するこ
とができる。

【図面の簡単な説明】

【図１】 実施の形態１に係るシリコン基板の製造方法
を説明するための断面図である。

【図２】 実施の形態１に係るシリコン基板の製造方法
を説明するための断面図である。

【図３】 実施の形態１に係るシリコン基板の製造方法
を説明するための断面図である。

【図４】 実施の形態１に係るシリコン基板の製造方法
を説明するための断面図である。

【図５】 実施の形態１に係るシリコン基板の製造方法
を説明するための断面図である。

【図６】 実施の形態１に係るシリコン基板の製造方法
を説明するための断面図である。

【図７】 実施の形態１に係るシリコン基板の製造方法
を説明するための断面図である。

【図８】 実施の形態１に係るシリコン基板の製造方法
を説明するための断面図である。

【図９】 実施の形態１に係るシリコン基板の製造方法
を説明するための断面図である。

【図１０】 実施の形態２に係るシリコン基板の製造方
法を説明するための断面図及び平面図である。

【図１１】 実施の形態２に係るシリコン基板の製造方
法を説明するための断面図である。

【図１２】 実施の形態３に係るシリコン基板の製造方
法を説明するための斜視図である。

【図１３】 実施の形態３に係るシリコン基板の製造方
法を説明するための斜視図である。

【図１４】 実施の形態３に係るシリコン基板の製造方
法を説明するための断面図である。

【図１５】 実施の形態３に係るシリコン基板の製造方
法を説明するための断面図である。

【図１６】 実施の形態４に係るシリコン基板の製造方
法を説明するための断面図である。

【図１７】 実施の形態４に係るシリコン基板の製造方
法を説明するための断面図である。

【図１８】 実施の形態４に係るシリコン基板の製造方
法を説明するための断面図である。

【図１９】 実施の形態４に係るシリコン基板の製造方
法を説明するための断面図である。

【図２０】 実施の形態４に係るシリコン基板の製造方
法を説明するための断面図である。

【図２１】 実施の形態４に係るシリコン基板の製造方
法を説明するための断面図である。

【図２２】 従来のシリコン基板の製造方法を説明する
ための断面図である。

【図２３】 従来のシリコン基板の製造方法を説明する
ための断面図である。

【図２４】 鋭角部分の発生箇所を説明するためのシリ
コンウェーハの平面図である。

【符号の説明】

１ シリコンウェーハ（半導体ウェーハ）、１Ａ，１Ｂ
エッジ部、１Ｓ 主面、２ エピタキシャル層、３
シリコンインゴット（半導体インゴット）、３Ａ 側
面、４ エピタキシャル層（新たなエピタキシャル
層）、１１ ダメージ層（エピタキシャル成長防止
層）、１２ 非単結晶層（エピタキシャル成長防止
層）、１３ 酸化層（エピタキシャル成長防止層）、２
１〜２６ シリコン基板（半導体基板）、５３ 治具。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 成岡 英樹 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 服部 信美 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 山本 秀和 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 Ｆターム(参考） 5F045 AB02 AB03 AB04 AF03 BB15 HA01 HA05 HA13 HA14

Claims (14)

【特許請求の範囲】
1. 【請求項１】 半導体ウェーハ及び前記半導体ウェーハ
   上に配置されたエピタキシャル層を備える半導体基板の
   製造方法であって、 (a)少なくとも１枚の半導体ウェーハを準備する工程
   と、 (b)前記少なくとも１枚の半導体ウェーハのエッジ部に
   エピタキシャル成長を防止するためのエピタキシャル成
   長防止層を形成する工程と、 (c)前記工程(b)の後に、前記少なくとも１枚の半導体ウ
   ェーハ上にエピタキシャル層を成長させる工程とを備え
   る、半導体基板の製造方法。
2. 【請求項２】 請求項１に記載の半導体基板の製造方法
   であって、 前記工程(b)は、 (b)-1)前記少なくとも１枚の半導体ウェーハの前記エッ
   ジ部の表層の単結晶性を崩して前記エピタキシャル成長
   防止層としてのダメージ層を形成する工程を含む、半導
   体基板の製造方法。
3. 【請求項３】 請求項２に記載の半導体基板の製造方法
   であって、 前記工程(b)-1)は、 (b)-1-1)イオン注入法とサンドブラスト法との少なくと
   も一方を用いて前記ダメージ層を形成する工程を含む、
   半導体基板の製造方法。
4. 【請求項４】 請求項１に記載の半導体基板の製造方法
   であって、 前記工程(b)は、 (b)-2)前記少なくとも１枚の半導体ウェーハの前記エッ
   ジ部上に前記エピタキシャル成長防止層としての非単結
   晶層を形成する工程を含む、半導体基板の製造方法。
5. 【請求項５】 請求項４に記載の半導体基板の製造方法
   であって、 前記非単結晶層は、多結晶層又は非晶質層を含む、半導
   体基板の製造方法。
6. 【請求項６】 請求項１に記載の半導体基板の製造方法
   であって、 前記工程(b)は、 (b)-3)前記少なくとも１枚の半導体ウェーハの前記エッ
   ジ部に前記エピタキシャル成長防止層としての酸化層を
   形成する工程を含む、半導体基板の製造方法。
7. 【請求項７】 請求項６に記載の半導体基板の製造方法
   であって、 前記工程(b)-3)は、 (b)-3-1)前記少なくとも１枚の半導体ウェーハの全面に
   前記酸化層を形成する工程と、 (b)-3-2)前記少なくとも１枚の半導体ウェーハの前記エ
   ッジ部付近を治具で以て保護する工程と、 (b)-3-3)前記治具で保護された状態で前記少なくとも１
   枚の半導体ウェーハの一方又は両方の主面上の前記酸化
   層を除去する工程とを含む、半導体基板の製造方法。
8. 【請求項８】 請求項７に記載の半導体基板の製造方法
   であって、 前記工程(b)-3-2)は、 (b)-3-2-1)ドライエッチング法とウエットエッチング法
   と蒸気エッチング法との少なくとも１つで以て前記主面
   上の前記酸化層を除去する工程を含む、半導体基板の製
   造方法。
9. 【請求項９】 請求項１乃至請求項６のいずれかに記載
   の半導体基板の製造方法であって、 前記少なくとも１枚の半導体ウェーハは、複数の半導体
   ウェーハを含み、 前記工程(a)は、 (a)-1)前記複数の半導体ウェーハを準備して重ね合わせ
   る工程を含む、半導体基板の製造方法。
10. 【請求項１０】 半導体ウェーハ及び前記半導体ウェー
    ハ上に配置されたエピタキシャル層を備える半導体基板
    の製造方法であって、 (d)半導体インゴットを準備する工程と、 (e)前記半導体インゴットの側面上に非単結晶層を形成
    する工程と、 (f)前記非単結晶層を有した前記半導体インゴットをス
    ライスして、エッジ部に前記非単結晶層を有する少なく
    とも１枚の半導体ウェーハを得る工程と、 (g)前記少なくとも１枚の半導体ウェーハ上にエピタキ
    シャル層を成長させる工程とを備える、半導体基板の製
    造方法。
11. 【請求項１１】 半導体ウェーハ及び前記半導体ウェー
    ハ上に配置されたエピタキシャル層を備える半導体基板
    の製造方法であって、 (h)半導体ウェーハ上にエピタキシャル層を成長させる
    工程と、 (i)前記エピタキシャル層のエッジ部を面取り加工する
    工程と、 (j)前記半導体ウェーハの主面上の前記エピタキシャル
    層を研磨する工程と、 (k)前記工程(j)後の前記エピタキシャル層を水素と不活
    性ガスとの少なくとも１種の雰囲気中で熱処理する工程
    とを備える、半導体基板の製造方法。
12. 【請求項１２】 半導体ウェーハ及び前記半導体ウェー
    ハ上に配置されたエピタキシャル層を備える半導体基板
    の製造方法であって、 (l)半導体ウェーハ上にエピタキシャル層を成長させる
    工程と、 (m)前記エピタキシャル層のエッジ部を面取り加工する
    工程と、 (n)前記半導体ウェーハの主面上の前記エピタキシャル
    層を研磨する工程と、 (o)前記工程(n)後に前記エピタキシャル層上に新たなエ
    ピタキシャル層を成長させる工程とを備える、半導体基
    板の製造方法。
13. 【請求項１３】 請求項１１又は請求項１２に記載の半
    導体基板の製造方法であって、 前記工程(h)又は前記工程(l)の前に前記半導体ウェーハ
    に対して鏡面研磨処理を実施しない、半導体基板の製造
    方法。
14. 【請求項１４】 半導体ウェーハ及び前記半導体ウェー
    ハ上に配置されたエピタキシャル層を備える半導体基板
    の製造方法であって、 (p)半導体ウェーハに対して鏡面研磨処理を実施するこ
    となく、前記半導体ウェーハ上にエピタキシャル層を成
    長させる工程と、 (q)前記エピタキシャル層のエッジ部を面取り加工する
    工程と、 (r)前記半導体ウェーハの主面上の前記エピタキシャル
    層を研磨する工程とを備える、半導体基板の製造方法。