JP2003162256A - マトリクス表示装置およびマトリクス表示装置の駆動方法 - Google Patents
マトリクス表示装置およびマトリクス表示装置の駆動方法Info
- Publication number
- JP2003162256A JP2003162256A JP2001358351A JP2001358351A JP2003162256A JP 2003162256 A JP2003162256 A JP 2003162256A JP 2001358351 A JP2001358351 A JP 2001358351A JP 2001358351 A JP2001358351 A JP 2001358351A JP 2003162256 A JP2003162256 A JP 2003162256A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- supplied
- display device
- display image
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3696—Generation of voltages supplied to electrode drivers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0252—Improving the response speed
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0257—Reduction of after-image effects
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/16—Determination of a pixel data signal depending on the signal applied in the previous frame
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 応答前後の表示画像の階調にかかわらず表示
装置における応答速度を速くし、表示画像を速やかに表
示することができるようにする。 【解決手段】 マトリクス状に画素が配設された液晶表
示装置にて、データラインおよびスキャンラインにより
表示データ電圧ＤＶを画素に供給するよりも所定時間前
に、応答後の表示画像の階調値にかかわらず階調変化に
対する応答速度が速い階調値の予備書込み電圧ＲＶを画
素に供給し、表示データ電圧ＤＶを画素に供給する際に
は、予備書込み電圧ＲＶが画素に常に供給されているよ
うにして、応答後の表示画像の階調値（表示データ電圧
ＤＶ）にかかわらず液晶表示装置を構成する液晶の応答
速度を速くし、表示画像を速やかに表示部１３に表示す
ることができるようにする。
装置における応答速度を速くし、表示画像を速やかに表
示することができるようにする。 【解決手段】 マトリクス状に画素が配設された液晶表
示装置にて、データラインおよびスキャンラインにより
表示データ電圧ＤＶを画素に供給するよりも所定時間前
に、応答後の表示画像の階調値にかかわらず階調変化に
対する応答速度が速い階調値の予備書込み電圧ＲＶを画
素に供給し、表示データ電圧ＤＶを画素に供給する際に
は、予備書込み電圧ＲＶが画素に常に供給されているよ
うにして、応答後の表示画像の階調値（表示データ電圧
ＤＶ）にかかわらず液晶表示装置を構成する液晶の応答
速度を速くし、表示画像を速やかに表示部１３に表示す
ることができるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、マトリクス表示装
置およびその駆動方法に関し、特に、表示画素がマトリ
クス状に配設された液晶表示装置に用いて好適なもので
ある。
置およびその駆動方法に関し、特に、表示画素がマトリ
クス状に配設された液晶表示装置に用いて好適なもので
ある。
【０００２】
【従来の技術】近年、表示装置の省エネルギー（低消費
電力化）および省スペース（小型化）の要求により、従
来のＣＲＴに代わり、表示画素がマトリクス状に配置さ
れた液晶表示装置等のマトリクス表示装置が普及してき
た。上記液晶表示装置をモニタとして用いたデスクトッ
プ型のパーソナル・コンピュータや液晶テレビ等が普及
してきた。
電力化）および省スペース（小型化）の要求により、従
来のＣＲＴに代わり、表示画素がマトリクス状に配置さ
れた液晶表示装置等のマトリクス表示装置が普及してき
た。上記液晶表示装置をモニタとして用いたデスクトッ
プ型のパーソナル・コンピュータや液晶テレビ等が普及
してきた。
【０００３】例えば、マトリクス表示装置の１つである
液晶表示装置は、複数のスキャンラインと複数のデータ
ラインとがマトリクス状に配列され、上記スキャンライ
ンとデータラインとの交差部に画像を表示するための表
示画素が配設されていた。上記液晶表示装置では、上記
スキャンラインおよびデータラインを駆動し、上記スキ
ャンラインにより１表示ライン毎に順次走査して、表示
する画像の階調に応じた表示データ電圧を上記データラ
インを介して各表示画素に印加していた。このようにし
て、液晶表示装置は、各表示画素に対応する液晶に上記
表示データ電圧を印加して上記液晶を配向させ、バック
ライトの光の透過を制御することで所望の画像を表示し
ていた。
液晶表示装置は、複数のスキャンラインと複数のデータ
ラインとがマトリクス状に配列され、上記スキャンライ
ンとデータラインとの交差部に画像を表示するための表
示画素が配設されていた。上記液晶表示装置では、上記
スキャンラインおよびデータラインを駆動し、上記スキ
ャンラインにより１表示ライン毎に順次走査して、表示
する画像の階調に応じた表示データ電圧を上記データラ
インを介して各表示画素に印加していた。このようにし
て、液晶表示装置は、各表示画素に対応する液晶に上記
表示データ電圧を印加して上記液晶を配向させ、バック
ライトの光の透過を制御することで所望の画像を表示し
ていた。
【０００４】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の液晶表示装置においては、液晶が表示デ
ータ電圧を印加されてから、それに応じた配向を実際に
示す（応答する）までの液晶の応答速度は、図１０に示
すように応答前後の表示画像の階調、すなわち応答前後
に液晶に印加する表示データ電圧に応じてばらつきがあ
るという問題があった。
たような従来の液晶表示装置においては、液晶が表示デ
ータ電圧を印加されてから、それに応じた配向を実際に
示す（応答する）までの液晶の応答速度は、図１０に示
すように応答前後の表示画像の階調、すなわち応答前後
に液晶に印加する表示データ電圧に応じてばらつきがあ
るという問題があった。
【０００５】図１０は、表示画像の階調変化に対する液
晶の応答速度の一例を示す図である。図１０において、
応答前の表示画像の階調値を縦方向に示し、応答後、す
なわち表示すべき表示画像の階調値を横方向に示してい
る。表示画像の階調値は、“１”が黒を表示し、“６
４”が白を表示するものとする。表示画像の階調値“１
６”、“３２”および“４８”は、黒と白との中間の階
調であり、階調値が大きくなるに従い、表示画像は明る
くなる（白に近づく）。
晶の応答速度の一例を示す図である。図１０において、
応答前の表示画像の階調値を縦方向に示し、応答後、す
なわち表示すべき表示画像の階調値を横方向に示してい
る。表示画像の階調値は、“１”が黒を表示し、“６
４”が白を表示するものとする。表示画像の階調値“１
６”、“３２”および“４８”は、黒と白との中間の階
調であり、階調値が大きくなるに従い、表示画像は明る
くなる（白に近づく）。
【０００６】また、応答前および応答後の表示画像の階
調値が交差するそれぞれの欄に、階調変化に対する液晶
の応答速度を記号Ａ〜Ｅにて示している。記号Ａ〜Ｅ
は、記号Ａ→Ｂ→Ｃ→Ｄ→Ｅの順に応答速度が遅くなる
ことを示しており、記号Ａが最も応答速度が速く、記号
Ｅが最も応答速度が遅い。
調値が交差するそれぞれの欄に、階調変化に対する液晶
の応答速度を記号Ａ〜Ｅにて示している。記号Ａ〜Ｅ
は、記号Ａ→Ｂ→Ｃ→Ｄ→Ｅの順に応答速度が遅くなる
ことを示しており、記号Ａが最も応答速度が速く、記号
Ｅが最も応答速度が遅い。
【０００７】図１０において、例えば、応答前の表示画
像の階調値が“１”、応答後の表示画像の階調値が“３
２”の場合には、液晶の応答速度は最も遅い（記号
Ｅ）。また、例えば、応答後の表示画像の階調値が“６
４”の場合には、応答前の表示画像の階調値にかかわら
ず、液晶の応答速度は最も速い（記号Ａ）。
像の階調値が“１”、応答後の表示画像の階調値が“３
２”の場合には、液晶の応答速度は最も遅い（記号
Ｅ）。また、例えば、応答後の表示画像の階調値が“６
４”の場合には、応答前の表示画像の階調値にかかわら
ず、液晶の応答速度は最も速い（記号Ａ）。
【０００８】このように、液晶の応答速度は、応答前後
の表示画像の階調に応じてばらつきがあるため、従来の
液晶表示装置において動画像を表示する場合には、液晶
の応答速度のばらつきによって残像が発生し、表示画像
が明瞭に見えないという問題があった。
の表示画像の階調に応じてばらつきがあるため、従来の
液晶表示装置において動画像を表示する場合には、液晶
の応答速度のばらつきによって残像が発生し、表示画像
が明瞭に見えないという問題があった。
【０００９】この液晶の応答速度のばらつきによって発
生する残像を抑制する１つの方法として、液晶表示装置
のバックライトを表示中にＯＮ−ＯＦＦ制御し、バック
ライトをＣＲＴのように駆動してパルス状に点灯させる
ことにより、観察者の目に見える残像を抑制する方法が
あった。しかしながら、上記方法は、液晶表示装置の液
晶自体の応答速度がある階調変化に対しては非常に遅い
ため、観察者の目に見える残像の抑制に高い効果は得ら
れなかった。
生する残像を抑制する１つの方法として、液晶表示装置
のバックライトを表示中にＯＮ−ＯＦＦ制御し、バック
ライトをＣＲＴのように駆動してパルス状に点灯させる
ことにより、観察者の目に見える残像を抑制する方法が
あった。しかしながら、上記方法は、液晶表示装置の液
晶自体の応答速度がある階調変化に対しては非常に遅い
ため、観察者の目に見える残像の抑制に高い効果は得ら
れなかった。
【００１０】本発明は、このような問題を解決するため
になされたものであり、応答前後の表示画像の階調にか
かわらず表示装置における応答速度を速くし、表示画像
を速やかに表示することができるようにすることを目的
とする。
になされたものであり、応答前後の表示画像の階調にか
かわらず表示装置における応答速度を速くし、表示画像
を速やかに表示することができるようにすることを目的
とする。
【００１１】
【課題を解決するための手段】本発明のマトリクス表示
装置は、表示画像を表示する画素に表示画像に応じた表
示画像電圧を供給する所定時間前に、当該画素に上記表
示画像電圧とは異なる予備書込み電圧を供給することを
特徴とする。上記のように構成した本発明によれば、表
示画像の階調変化に対して速やかに応答可能な電圧を予
備書込み電圧として上記画素に供給することで、応答後
の表示画像の階調にかかわらず応答速度を速くすること
ができるようになる。
装置は、表示画像を表示する画素に表示画像に応じた表
示画像電圧を供給する所定時間前に、当該画素に上記表
示画像電圧とは異なる予備書込み電圧を供給することを
特徴とする。上記のように構成した本発明によれば、表
示画像の階調変化に対して速やかに応答可能な電圧を予
備書込み電圧として上記画素に供給することで、応答後
の表示画像の階調にかかわらず応答速度を速くすること
ができるようになる。
【００１２】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
よるマトリクス表示装置を適用した液晶表示装置の一構
成例を示すブロック図である。図１において、１は信号
源であり、表示部（液晶パネル）１３に画像を表示させ
るためのクロック信号および表示信号等を制御回路２に
供給する。
基づいて説明する。 （第１の実施形態）図１は、本発明の第１の実施形態に
よるマトリクス表示装置を適用した液晶表示装置の一構
成例を示すブロック図である。図１において、１は信号
源であり、表示部（液晶パネル）１３に画像を表示させ
るためのクロック信号および表示信号等を制御回路２に
供給する。
【００１３】制御回路２は、ゲート駆動回路８、データ
駆動回路９等を制御するためのものであり、タイミング
コントローラ３およびゲート制御信号生成回路４を備え
ている。タイミングコントローラ３は、上記信号源１か
ら供給されるクロック信号および表示信号等に基づい
て、スイッチング用パルスＳＰを生成し基準電圧作成回
路６に出力する。また、タイミングコントローラ３は、
上記信号源１から供給されるクロック信号および表示信
号等に基づいて、ゲート制御信号を生成するための信号
をゲート制御信号生成回路４に出力する。
駆動回路９等を制御するためのものであり、タイミング
コントローラ３およびゲート制御信号生成回路４を備え
ている。タイミングコントローラ３は、上記信号源１か
ら供給されるクロック信号および表示信号等に基づい
て、スイッチング用パルスＳＰを生成し基準電圧作成回
路６に出力する。また、タイミングコントローラ３は、
上記信号源１から供給されるクロック信号および表示信
号等に基づいて、ゲート制御信号を生成するための信号
をゲート制御信号生成回路４に出力する。
【００１４】さらに、タイミングコントローラ３は、上
記信号源１から供給されるクロック信号および表示信号
等に基づいて、データ駆動回路９を制御する制御信号Ｃ
ＴＬ１、ゲート駆動回路８およびデータ駆動回路９をそ
れぞれ動作させるためのクロック信号ＣＬＫ２、ＣＬＫ
１を生成し出力する。
記信号源１から供給されるクロック信号および表示信号
等に基づいて、データ駆動回路９を制御する制御信号Ｃ
ＴＬ１、ゲート駆動回路８およびデータ駆動回路９をそ
れぞれ動作させるためのクロック信号ＣＬＫ２、ＣＬＫ
１を生成し出力する。
【００１５】ゲート制御信号生成回路４は、タイミング
コントローラ３から供給される信号に基づいて、ゲート
駆動回路８を制御する制御信号ＣＴＬ２を生成し出力す
る。基準電圧作成回路６は、電源回路７から供給される
電圧を抵抗等を用いて分圧し、分圧により得られた数種
の基準電圧および電源回路７から供給される予備書込み
電圧をデータ駆動回路９に供給する。
コントローラ３から供給される信号に基づいて、ゲート
駆動回路８を制御する制御信号ＣＴＬ２を生成し出力す
る。基準電圧作成回路６は、電源回路７から供給される
電圧を抵抗等を用いて分圧し、分圧により得られた数種
の基準電圧および電源回路７から供給される予備書込み
電圧をデータ駆動回路９に供給する。
【００１６】ゲート駆動回路８は、画素にデータ（電
圧）を取り込むタイミングを形成する複数のゲートドラ
イバ１０−１〜１０−ｎ（ｎは自然数）により構成され
る。ゲートドライバ１０−１〜１０−ｎは、タイミング
コントローラ３から供給されるクロック信号ＣＬＫ２お
よびゲート信号生成回路４から供給される制御信号ＣＴ
Ｌ２に基づいて、表示部１３の各スキャンラインをそれ
ぞれ駆動することにより、表示部１３が有する複数のス
キャンラインを順次駆動する。
圧）を取り込むタイミングを形成する複数のゲートドラ
イバ１０−１〜１０−ｎ（ｎは自然数）により構成され
る。ゲートドライバ１０−１〜１０−ｎは、タイミング
コントローラ３から供給されるクロック信号ＣＬＫ２お
よびゲート信号生成回路４から供給される制御信号ＣＴ
Ｌ２に基づいて、表示部１３の各スキャンラインをそれ
ぞれ駆動することにより、表示部１３が有する複数のス
キャンラインを順次駆動する。
【００１７】データ駆動回路９は、画素にデータ（電
圧）を印加する複数のデータドライバ１１−１〜１１−
ｍ（ｍは自然数）により構成される。データドライバ１
１−１〜１１−ｍは、タイミングコントローラ３から供
給されるクロック信号ＣＬＫ１および制御信号ＣＴＬ１
に基づいて、表示部１３の各データラインに表示データ
等に応じた電圧を印加する。
圧）を印加する複数のデータドライバ１１−１〜１１−
ｍ（ｍは自然数）により構成される。データドライバ１
１−１〜１１−ｍは、タイミングコントローラ３から供
給されるクロック信号ＣＬＫ１および制御信号ＣＴＬ１
に基づいて、表示部１３の各データラインに表示データ
等に応じた電圧を印加する。
【００１８】表示部１３は、複数のスキャンラインと複
数のデータラインとがマトリクス状に配列され、上記ス
キャンラインとデータラインとの交差部に画像を表示す
るための画素が配設されている。上記スキャンラインお
よびデータラインが、上述した複数のゲートドライバ１
０−１〜１０−ｎおよび複数のデータドライバ１１−１
〜１１−ｍによりそれぞれ駆動制御され、信号源１から
供給された表示信号に係る画像が表示部１３に表示され
る。
数のデータラインとがマトリクス状に配列され、上記ス
キャンラインとデータラインとの交差部に画像を表示す
るための画素が配設されている。上記スキャンラインお
よびデータラインが、上述した複数のゲートドライバ１
０−１〜１０−ｎおよび複数のデータドライバ１１−１
〜１１−ｍによりそれぞれ駆動制御され、信号源１から
供給された表示信号に係る画像が表示部１３に表示され
る。
【００１９】なお、図１においては、説明の便宜上、ス
キャンラインＧ１〜Ｇｎ、データラインＤＬ、およびス
キャンラインＧ１〜ＧｎとデータラインＤＬとの交差部
に配設される画素１２−１〜１２−ｎのみ示している。
キャンラインＧ１〜Ｇｎ、データラインＤＬ、およびス
キャンラインＧ１〜ＧｎとデータラインＤＬとの交差部
に配設される画素１２−１〜１２−ｎのみ示している。
【００２０】画素１２−１〜１２−ｎは、ＭＯＳトラン
ジスタとコンデンサとによりそれぞれ構成される。ＭＯ
Ｓトランジスタのゲートはスキャンラインに接続され、
ドレイン（ソース）はデータラインに接続され、ソース
（ドレイン）はコンデンサの一方の電極に接続される。
また、コンデンサの他方の電極は、コモン電圧ＶＣを供
給するコモン電極に接続される。
ジスタとコンデンサとによりそれぞれ構成される。ＭＯ
Ｓトランジスタのゲートはスキャンラインに接続され、
ドレイン（ソース）はデータラインに接続され、ソース
（ドレイン）はコンデンサの一方の電極に接続される。
また、コンデンサの他方の電極は、コモン電圧ＶＣを供
給するコモン電極に接続される。
【００２１】図２は、図１に示した液晶表示装置にて、
複数のゲートドライバ１０−１〜１０−ｎおよび複数の
データドライバ１１−１〜１１−ｍによりスキャンライ
ンおよびデータラインをそれぞれ駆動する際の駆動波形
の一例を示す図である。図２（Ａ）は、表示データ書込
み時の駆動波形であり、図２（Ｂ）は、予備書込み時の
駆動波形である。
複数のゲートドライバ１０−１〜１０−ｎおよび複数の
データドライバ１１−１〜１１−ｍによりスキャンライ
ンおよびデータラインをそれぞれ駆動する際の駆動波形
の一例を示す図である。図２（Ａ）は、表示データ書込
み時の駆動波形であり、図２（Ｂ）は、予備書込み時の
駆動波形である。
【００２２】図２（Ａ）において、ＳＬＷ１はスキャン
ラインの駆動波形であり、ＤＰは表示データ書込みパル
スである。また、ＤＬＷはデータラインの駆動波形であ
り、ＲＶは予備書込み電圧、ＤＶは表示データ電圧であ
る。このように本実施形態では、データラインに印加す
るデータ波形は、従来、表示データ電圧ＤＶのみであっ
たものを、データ波形の一部を所定の時間だけ予備書込
み電圧ＲＶにし、その後表示データ電圧ＤＶにする。な
お、予備書込み電圧ＲＶは、図９に示すように、応答後
の表示画像の階調値にかかわらず、階調変化に対する応
答速度が常に最も速い階調値“６４”、すなわち白デー
タに相当する電圧であることが望ましい。
ラインの駆動波形であり、ＤＰは表示データ書込みパル
スである。また、ＤＬＷはデータラインの駆動波形であ
り、ＲＶは予備書込み電圧、ＤＶは表示データ電圧であ
る。このように本実施形態では、データラインに印加す
るデータ波形は、従来、表示データ電圧ＤＶのみであっ
たものを、データ波形の一部を所定の時間だけ予備書込
み電圧ＲＶにし、その後表示データ電圧ＤＶにする。な
お、予備書込み電圧ＲＶは、図９に示すように、応答後
の表示画像の階調値にかかわらず、階調変化に対する応
答速度が常に最も速い階調値“６４”、すなわち白デー
タに相当する電圧であることが望ましい。
【００２３】図２（Ａ）に示すように、表示データ書込
み時にスキャンラインに供給される表示データ書込みパ
ルスＤＰは、データラインに表示データ電圧ＤＶが印加
されている時刻ＬＤにて立下ることで、画素に対して表
示データ電圧ＤＶを供給する（書き込む）。
み時にスキャンラインに供給される表示データ書込みパ
ルスＤＰは、データラインに表示データ電圧ＤＶが印加
されている時刻ＬＤにて立下ることで、画素に対して表
示データ電圧ＤＶを供給する（書き込む）。
【００２４】図２（Ｂ）において、図２（Ａ）と同様に
ＳＬＷ２はスキャンラインの駆動波形であり、ＤＬＷは
データラインの駆動波形である。また、ＰＰは予備書込
みパルスである。予備書込み時には、スキャンラインに
供給される表示データ書込みパルスＰＰは、データライ
ンに予備書込み電圧ＲＶが印加されている時刻ＬＲにて
立下ることで、画素に対して予備書込み電圧ＲＶを供給
する（書き込む）。
ＳＬＷ２はスキャンラインの駆動波形であり、ＤＬＷは
データラインの駆動波形である。また、ＰＰは予備書込
みパルスである。予備書込み時には、スキャンラインに
供給される表示データ書込みパルスＰＰは、データライ
ンに予備書込み電圧ＲＶが印加されている時刻ＬＲにて
立下ることで、画素に対して予備書込み電圧ＲＶを供給
する（書き込む）。
【００２５】ここで、表示データ電圧ＤＶおよび予備書
込み電圧ＲＶは、図３に示すようにして生成される。図
３は、データラインの駆動動作において、表示データ電
圧ＤＶおよび予備書込み電圧ＲＶを生成する動作を説明
するための図である。なお、この図３において、上記図
１に示したブロック等と同一の機能を有するブロック等
には同一の符号を付している。
込み電圧ＲＶは、図３に示すようにして生成される。図
３は、データラインの駆動動作において、表示データ電
圧ＤＶおよび予備書込み電圧ＲＶを生成する動作を説明
するための図である。なお、この図３において、上記図
１に示したブロック等と同一の機能を有するブロック等
には同一の符号を付している。
【００２６】図３において、基準電圧作成回路６は、分
圧回路３１およびスイッチング回路３２により構成され
る。分圧回路３１は、電源回路７から供給される電圧を
抵抗等を用いて分圧し、スイッチング回路３２に供給す
る。スイッチング回路３２は、２つの入力端子と１つの
出力端子をそれぞれ備える複数の３端子スイッチＳＷ１
〜ＳＷ５により構成される。
圧回路３１およびスイッチング回路３２により構成され
る。分圧回路３１は、電源回路７から供給される電圧を
抵抗等を用いて分圧し、スイッチング回路３２に供給す
る。スイッチング回路３２は、２つの入力端子と１つの
出力端子をそれぞれ備える複数の３端子スイッチＳＷ１
〜ＳＷ５により構成される。
【００２７】３端子スイッチＳＷ１〜ＳＷ５の１つの入
力端子には、分圧回路３１から供給される分圧により得
られた互いに異なる基準電圧がそれぞれ供給され、他の
入力端子には、電源回路７から供給される予備書込み電
圧ＲＶが供給される。また、３端子スイッチＳＷ１〜Ｓ
Ｗ５は、制御回路２から供給されるスイッチング用パル
スＳＰにより同期して制御される。したがって、分圧に
より得られた互いに異なる基準電圧、または予備書込み
電圧ＲＶの何れか一方が電圧ＶＢ１〜ＶＢ５として３端
子スイッチＳＷ１〜ＳＷ５からデータ駆動回路９内のデ
ータドライバ１１−３に供給される。
力端子には、分圧回路３１から供給される分圧により得
られた互いに異なる基準電圧がそれぞれ供給され、他の
入力端子には、電源回路７から供給される予備書込み電
圧ＲＶが供給される。また、３端子スイッチＳＷ１〜Ｓ
Ｗ５は、制御回路２から供給されるスイッチング用パル
スＳＰにより同期して制御される。したがって、分圧に
より得られた互いに異なる基準電圧、または予備書込み
電圧ＲＶの何れか一方が電圧ＶＢ１〜ＶＢ５として３端
子スイッチＳＷ１〜ＳＷ５からデータ駆動回路９内のデ
ータドライバ１１−３に供給される。
【００２８】データドライバ１１−３は、抵抗分圧回路
３３および駆動回路３４により構成される。抵抗分圧回
路３３は、基準電圧作成回路６から供給される電圧ＶＢ
１〜ＶＢ５を抵抗分圧し、６４階調の電圧を生成し駆動
回路３４に供給する。駆動回路３４は、制御回路２から
供給される制御信号ＣＴＬ１に含まれるデータ制御信号
ＤＣＴＬに応じて、抵抗分圧回路３３から供給される電
圧の何れか１つの電圧をデータラインＤＬに出力する。
３３および駆動回路３４により構成される。抵抗分圧回
路３３は、基準電圧作成回路６から供給される電圧ＶＢ
１〜ＶＢ５を抵抗分圧し、６４階調の電圧を生成し駆動
回路３４に供給する。駆動回路３４は、制御回路２から
供給される制御信号ＣＴＬ１に含まれるデータ制御信号
ＤＣＴＬに応じて、抵抗分圧回路３３から供給される電
圧の何れか１つの電圧をデータラインＤＬに出力する。
【００２９】したがって、データドライバ１１−３は、
基準電圧作成回路６から供給された電圧ＶＢ１〜ＶＢ５
が分圧により得られた互いに異なる基準電圧の場合に
は、６４階調の電圧の何れか１つの電圧をデータライン
ＤＬに出力する。一方、データドライバ１１−３は、供
給された電圧ＶＢ１〜ＶＢ５が予備書込み電圧ＲＶの場
合には、予備書込み電圧をデータラインＤＬに出力す
る。
基準電圧作成回路６から供給された電圧ＶＢ１〜ＶＢ５
が分圧により得られた互いに異なる基準電圧の場合に
は、６４階調の電圧の何れか１つの電圧をデータライン
ＤＬに出力する。一方、データドライバ１１−３は、供
給された電圧ＶＢ１〜ＶＢ５が予備書込み電圧ＲＶの場
合には、予備書込み電圧をデータラインＤＬに出力す
る。
【００３０】なお、図３においては、電源回路７から基
準電圧作成回路６内のスイッチング回路３２に通常の電
圧と区別して、予備書込み電圧ＲＶを供給するようにし
ているが、分圧回路３１により得られた基準電圧の何れ
か（例えば、最も高い電圧値を示す電圧）を予備書込み
電圧ＲＶとしてスイッチング回路３２に供給するように
しても良い。また、本実施形態では、表示部１３にて表
示可能な階調が６４階調である場合を示しているが、表
示部１３にて表示可能な階調が２５６階調の場合には、
抵抗分圧回路３３にて、電圧ＶＢ１〜ＶＢ５を２５６階
調に抵抗分圧すれば良い。
準電圧作成回路６内のスイッチング回路３２に通常の電
圧と区別して、予備書込み電圧ＲＶを供給するようにし
ているが、分圧回路３１により得られた基準電圧の何れ
か（例えば、最も高い電圧値を示す電圧）を予備書込み
電圧ＲＶとしてスイッチング回路３２に供給するように
しても良い。また、本実施形態では、表示部１３にて表
示可能な階調が６４階調である場合を示しているが、表
示部１３にて表示可能な階調が２５６階調の場合には、
抵抗分圧回路３３にて、電圧ＶＢ１〜ＶＢ５を２５６階
調に抵抗分圧すれば良い。
【００３１】また、図２（Ａ）および（Ｂ）に示す表示
データ書込みパルスＤＰおよび予備書込みパルスＰＰ
は、図４（Ａ）および（Ｂ）に示すようにして生成され
る。
データ書込みパルスＤＰおよび予備書込みパルスＰＰ
は、図４（Ａ）および（Ｂ）に示すようにして生成され
る。
【００３２】図４（Ａ）は、スキャンラインの駆動動作
において、表示データ書込みパルスＤＰおよび予備書込
みパルスＰＰを生成する動作を説明するための図であ
る。図４（Ａ）において、１０はゲートドライバであ
り、ゲートパルス生成回路４１およびゲートパルスマス
ク回路４２を備えている。ゲートパルス生成回路４１
は、制御回路２から供給されるクロック信号ＣＬＫ２お
よび制御信号ＣＴＬ２に基づいて、表示データ書込みパ
ルスＤＰに相当するゲートパルスＧＰを生成しゲートパ
ルスマスク回路４２に供給する。
において、表示データ書込みパルスＤＰおよび予備書込
みパルスＰＰを生成する動作を説明するための図であ
る。図４（Ａ）において、１０はゲートドライバであ
り、ゲートパルス生成回路４１およびゲートパルスマス
ク回路４２を備えている。ゲートパルス生成回路４１
は、制御回路２から供給されるクロック信号ＣＬＫ２お
よび制御信号ＣＴＬ２に基づいて、表示データ書込みパ
ルスＤＰに相当するゲートパルスＧＰを生成しゲートパ
ルスマスク回路４２に供給する。
【００３３】ゲートパルスマスク回路４２は、制御回路
２から供給されるクロック信号ＣＬＫ２および制御信号
ＣＴＬ２に基づいて、ゲートパルス生成回路４１から供
給されたゲートパルスＧＰに対してマスク処理を行うか
否か判断する。さらに、ゲートパルスマスク回路４２
は、判断結果に応じてゲートパルスＧＰにマスク処理を
行い、スキャンラインに出力する。
２から供給されるクロック信号ＣＬＫ２および制御信号
ＣＴＬ２に基づいて、ゲートパルス生成回路４１から供
給されたゲートパルスＧＰに対してマスク処理を行うか
否か判断する。さらに、ゲートパルスマスク回路４２
は、判断結果に応じてゲートパルスＧＰにマスク処理を
行い、スキャンラインに出力する。
【００３４】具体的には、ゲートパルスマスク回路４２
は、制御回路２から供給される制御信号ＣＴＬ２等に基
づいて、表示データ書込みを行うためにスキャンライン
を走査するか、予備書込みを行うためにスキャンライン
を走査するかを判断する。上記判断の結果、ゲートパル
スマスク回路４２は、表示データ書込みを行うと判断し
た場合には、ゲートパルスＧＰにマスク処理を施さず、
表示データ書込みパルスＤＰとして出力する。一方、ゲ
ートパルスマスク回路４２は、予備書込みを行うと判断
した場合には、ゲートパルスＧＰにマスク処理を施し、
予備書込みパルスＰＰとして出力する。
は、制御回路２から供給される制御信号ＣＴＬ２等に基
づいて、表示データ書込みを行うためにスキャンライン
を走査するか、予備書込みを行うためにスキャンライン
を走査するかを判断する。上記判断の結果、ゲートパル
スマスク回路４２は、表示データ書込みを行うと判断し
た場合には、ゲートパルスＧＰにマスク処理を施さず、
表示データ書込みパルスＤＰとして出力する。一方、ゲ
ートパルスマスク回路４２は、予備書込みを行うと判断
した場合には、ゲートパルスＧＰにマスク処理を施し、
予備書込みパルスＰＰとして出力する。
【００３５】図４（Ｂ）は、表示データ書込みパルスＤ
Ｐおよび予備書込みパルスＰＰの生成原理を説明するた
めの図である。図４（Ｂ）において、ＰＣＴＬ１〜３
は、制御信号ＣＴＬ２に含まれるパルス制御信号であ
り、例えば、図４（Ｂ）に示すようにパルス制御信号Ｐ
ＣＴＬ１の１クロック後（時刻Ｔ２）にパルス制御信号
ＰＣＴＬ２が出力され、パルス制御信号ＰＣＴＬ２の１
クロック後（時刻Ｔ３）にパルス制御信号ＰＣＴＬ３が
出力される。
Ｐおよび予備書込みパルスＰＰの生成原理を説明するた
めの図である。図４（Ｂ）において、ＰＣＴＬ１〜３
は、制御信号ＣＴＬ２に含まれるパルス制御信号であ
り、例えば、図４（Ｂ）に示すようにパルス制御信号Ｐ
ＣＴＬ１の１クロック後（時刻Ｔ２）にパルス制御信号
ＰＣＴＬ２が出力され、パルス制御信号ＰＣＴＬ２の１
クロック後（時刻Ｔ３）にパルス制御信号ＰＣＴＬ３が
出力される。
【００３６】時刻Ｔ１にて、パルス制御信号ＰＣＴＬ１
の立ち上がりとともに、ゲートパルス生成回路４１にて
２クロック幅のゲートパルスＧＰが生成される。表示デ
ータ書込みを行う場合には、生成されたゲートパルスＧ
Ｐは、ゲートパルスマスク回路４２にて何ら処理が施さ
れずに、表示データ書込みパルスＤＰとして出力され
る。一方、表示データ書込みを行う場合には、生成され
たゲートパルスＧＰは、ゲートパルスマスク回路４２に
てパルス制御信号ＰＣＴＬ２を用いてゲートパルスＧＰ
の斜線部ＭＰに対してマスク処理が施され、表示データ
書込みパルスＤＰよりもパルス幅の短い予備書込みパル
スＰＰとして出力される。
の立ち上がりとともに、ゲートパルス生成回路４１にて
２クロック幅のゲートパルスＧＰが生成される。表示デ
ータ書込みを行う場合には、生成されたゲートパルスＧ
Ｐは、ゲートパルスマスク回路４２にて何ら処理が施さ
れずに、表示データ書込みパルスＤＰとして出力され
る。一方、表示データ書込みを行う場合には、生成され
たゲートパルスＧＰは、ゲートパルスマスク回路４２に
てパルス制御信号ＰＣＴＬ２を用いてゲートパルスＧＰ
の斜線部ＭＰに対してマスク処理が施され、表示データ
書込みパルスＤＰよりもパルス幅の短い予備書込みパル
スＰＰとして出力される。
【００３７】次に、図１に示した液晶表示装置の動作に
ついて説明する。なお、以下の説明では、表示部１３に
おけるスキャンラインおよびデータラインの駆動動作の
みについて説明する。図５は、図１に示した液晶表示装
置の動作を示すタイミングチャートである。通常、液晶
表示装置では、コモン電圧ＶＣに対して正電圧で駆動す
る正フィールドと負電圧で駆動する負フィールドが存在
するが、図５においては説明の便宜上、正フィールドに
おける３つのスキャンラインと１つのデータラインの駆
動波形のみを示している。なお、負フィールドにおいて
は、コモン電圧に対する電圧極性が逆となるだけで、図
５に示す駆動波形と同様である。
ついて説明する。なお、以下の説明では、表示部１３に
おけるスキャンラインおよびデータラインの駆動動作の
みについて説明する。図５は、図１に示した液晶表示装
置の動作を示すタイミングチャートである。通常、液晶
表示装置では、コモン電圧ＶＣに対して正電圧で駆動す
る正フィールドと負電圧で駆動する負フィールドが存在
するが、図５においては説明の便宜上、正フィールドに
おける３つのスキャンラインと１つのデータラインの駆
動波形のみを示している。なお、負フィールドにおいて
は、コモン電圧に対する電圧極性が逆となるだけで、図
５に示す駆動波形と同様である。
【００３８】図５に示すように、データラインＤＬは、
一定の電圧値である予備書込み電圧ＲＶの印加後に、表
示データに応じた電圧値である表示データ電圧ＤＶを印
加するように駆動される。また、１組の予備書込み電圧
ＲＶと表示データ電圧ＤＶとが、コモン電圧ＶＣに対し
て交互（正電圧→負電圧→正電圧→…）になるように駆
動される。
一定の電圧値である予備書込み電圧ＲＶの印加後に、表
示データに応じた電圧値である表示データ電圧ＤＶを印
加するように駆動される。また、１組の予備書込み電圧
ＲＶと表示データ電圧ＤＶとが、コモン電圧ＶＣに対し
て交互（正電圧→負電圧→正電圧→…）になるように駆
動される。
【００３９】図５において、まずスキャンラインＧ１に
予備書込みパルスＰＰ１が供給されると、時刻ＬＲ１に
て予備書込みパルスＰＰ１が立ち下がることによりスキ
ャンラインＧ１とデータラインＤＬとの交差部に配設さ
れた画素に予備書込み電圧ＲＶが供給される。これによ
り、スキャンラインＧ１とデータラインＤＬとの交差部
に配設された画素に対応する液晶には、予備書込み電圧
ＲＶが印加される。
予備書込みパルスＰＰ１が供給されると、時刻ＬＲ１に
て予備書込みパルスＰＰ１が立ち下がることによりスキ
ャンラインＧ１とデータラインＤＬとの交差部に配設さ
れた画素に予備書込み電圧ＲＶが供給される。これによ
り、スキャンラインＧ１とデータラインＤＬとの交差部
に配設された画素に対応する液晶には、予備書込み電圧
ＲＶが印加される。
【００４０】次に、同様に、スキャンラインＧ２に予備
書込みパルスＰＰ３が供給されると、時刻ＬＲ２にて予
備書込みパルスＰＰ３が立ち下がることにより、スキャ
ンラインＧ２とデータラインＤＬとの交差部に配設され
た画素に対応する液晶に、予備書込み電圧ＲＶが印加さ
れる。
書込みパルスＰＰ３が供給されると、時刻ＬＲ２にて予
備書込みパルスＰＰ３が立ち下がることにより、スキャ
ンラインＧ２とデータラインＤＬとの交差部に配設され
た画素に対応する液晶に、予備書込み電圧ＲＶが印加さ
れる。
【００４１】さらに、スキャンラインＧ１に表示データ
書込みパルスＤＰ１が供給されるとともに、スキャンラ
インＧ３に予備書込みパルスＰＰ５が供給される。この
とき、まず、時刻ＬＲ３にてスキャンラインＧ３に供給
された予備書込みパルスＰＰ５が立ち下がることによ
り、スキャンラインＧ３とデータラインＤＬとの交差部
に配設された画素に対応する液晶に、予備書込み電圧Ｒ
Ｖが印加される。その後、時刻ＬＤ１にてスキャンライ
ンＧ１に供給された表示データ書込みパルスＤＰ１が立
ち下がることにより、スキャンラインＧ１とデータライ
ンＤＬとの交差部に配設された画素に表示データ電圧Ｄ
Ｖが供給される。これにより、スキャンラインＧ１とデ
ータラインＤＬとの交差部に配設された画素に対応する
液晶には、表示データ電圧ＤＶが印加され、表示データ
電圧ＤＶに応じた階調の画像が表示される。
書込みパルスＤＰ１が供給されるとともに、スキャンラ
インＧ３に予備書込みパルスＰＰ５が供給される。この
とき、まず、時刻ＬＲ３にてスキャンラインＧ３に供給
された予備書込みパルスＰＰ５が立ち下がることによ
り、スキャンラインＧ３とデータラインＤＬとの交差部
に配設された画素に対応する液晶に、予備書込み電圧Ｒ
Ｖが印加される。その後、時刻ＬＤ１にてスキャンライ
ンＧ１に供給された表示データ書込みパルスＤＰ１が立
ち下がることにより、スキャンラインＧ１とデータライ
ンＤＬとの交差部に配設された画素に表示データ電圧Ｄ
Ｖが供給される。これにより、スキャンラインＧ１とデ
ータラインＤＬとの交差部に配設された画素に対応する
液晶には、表示データ電圧ＤＶが印加され、表示データ
電圧ＤＶに応じた階調の画像が表示される。
【００４２】さらに、スキャンラインＧ１に予備書込み
パルスＰＰ１が供給された後、１フレーム期間ＦＴが経
過すると再び、スキャンラインＧ１に予備書込みパルス
ＰＰ２が供給され、時刻ＬＲ４にて予備書込みパルスＰ
Ｐ２が立ち下がることにより、スキャンラインＧ１とデ
ータラインＤＬとの交差部に配設された画素に対応する
液晶に、再び予備書込み電圧ＲＶが印加される。その
後、同様に、スキャンラインＧ２に予備書込みパルスＰ
Ｐ４が供給されることにより、時刻ＬＲ５にてスキャン
ラインＧ２とデータラインＤＬとの交差部に配設された
画素に対応する液晶に、予備書込み電圧ＲＶが再び印加
される。
パルスＰＰ１が供給された後、１フレーム期間ＦＴが経
過すると再び、スキャンラインＧ１に予備書込みパルス
ＰＰ２が供給され、時刻ＬＲ４にて予備書込みパルスＰ
Ｐ２が立ち下がることにより、スキャンラインＧ１とデ
ータラインＤＬとの交差部に配設された画素に対応する
液晶に、再び予備書込み電圧ＲＶが印加される。その
後、同様に、スキャンラインＧ２に予備書込みパルスＰ
Ｐ４が供給されることにより、時刻ＬＲ５にてスキャン
ラインＧ２とデータラインＤＬとの交差部に配設された
画素に対応する液晶に、予備書込み電圧ＲＶが再び印加
される。
【００４３】続いて、スキャンラインＧ１に表示データ
書込みパルスＤＰ２が供給されるとともに、スキャンラ
インＧ３に予備書込みパルスＰＰ６が供給されること
で、まず、時刻ＬＲ６にてスキャンラインＧ３とデータ
ラインＤＬとの交差部に配設された画素に対応する液晶
に、予備書込み電圧ＲＶが印加された後、時刻ＬＤ３に
てスキャンラインＧ１とデータラインＤＬとの交差部に
配設された画素に表示データ電圧ＤＶが供給される。上
述した動作を繰り返すことにより、表示部１３に所望の
表示画像を表示する。
書込みパルスＤＰ２が供給されるとともに、スキャンラ
インＧ３に予備書込みパルスＰＰ６が供給されること
で、まず、時刻ＬＲ６にてスキャンラインＧ３とデータ
ラインＤＬとの交差部に配設された画素に対応する液晶
に、予備書込み電圧ＲＶが印加された後、時刻ＬＤ３に
てスキャンラインＧ１とデータラインＤＬとの交差部に
配設された画素に表示データ電圧ＤＶが供給される。上
述した動作を繰り返すことにより、表示部１３に所望の
表示画像を表示する。
【００４４】ここで、図５において、ＰＣ１、ＰＣ２は
予備書込み期間である。予備書込み期間ＰＣ１、ＰＣ２
は、画素に予備書込み電圧ＲＶを印加した（画素が予備
書込み電圧ＲＶを取り込んだ）後に、画素に表示データ
電圧ＤＶを印加する（画素が表示データ電圧ＤＶを取り
込む）までの時間である。上記予備書込み期間ＰＣ１、
ＰＣ２は、印加した予備書込み電圧ＲＶに応じて表示さ
れる画像を、観察者が認識できないように１〜３ｍｓ程
度が望ましい。
予備書込み期間である。予備書込み期間ＰＣ１、ＰＣ２
は、画素に予備書込み電圧ＲＶを印加した（画素が予備
書込み電圧ＲＶを取り込んだ）後に、画素に表示データ
電圧ＤＶを印加する（画素が表示データ電圧ＤＶを取り
込む）までの時間である。上記予備書込み期間ＰＣ１、
ＰＣ２は、印加した予備書込み電圧ＲＶに応じて表示さ
れる画像を、観察者が認識できないように１〜３ｍｓ程
度が望ましい。
【００４５】以上、詳しく説明したように本実施形態に
よれば、複数のデータラインと複数のスキャンラインと
がマトリクス状に配置され、上記データラインと上記ス
キャンラインとの交差部に画素が配設され液晶表示装置
にて、データラインおよびスキャンラインにより表示デ
ータ電圧ＤＶを画素に供給するよりも、予備書込み期間
だけ前に、応答後の表示画像の階調値にかかわらず階調
変化に対する応答速度が速い階調値の予備書込み電圧Ｒ
Ｖを画素に供給する。
よれば、複数のデータラインと複数のスキャンラインと
がマトリクス状に配置され、上記データラインと上記ス
キャンラインとの交差部に画素が配設され液晶表示装置
にて、データラインおよびスキャンラインにより表示デ
ータ電圧ＤＶを画素に供給するよりも、予備書込み期間
だけ前に、応答後の表示画像の階調値にかかわらず階調
変化に対する応答速度が速い階調値の予備書込み電圧Ｒ
Ｖを画素に供給する。
【００４６】これにより、表示データ電圧ＤＶを画素に
供給する際には、応答後の表示画像の階調値にかかわら
ず階調変化に対する応答速度が速い予備書込み電圧ＲＶ
が画素に常に供給されているので、応答後の表示画像の
階調値、すなわち表示データ電圧ＤＶにかかわらず液晶
表示装置を構成する液晶の応答速度を速くすることがで
き、表示画像を速やかに表示部１３に表示することがで
きる。したがって、従来の液晶表示装置にて発生してい
た応答前後の表示画像の階調に依存した液晶の応答速度
のばらつきがなくなり、動画像を表示したとしても残像
が発生せず、表示画像を鮮明に表示することができる。
供給する際には、応答後の表示画像の階調値にかかわら
ず階調変化に対する応答速度が速い予備書込み電圧ＲＶ
が画素に常に供給されているので、応答後の表示画像の
階調値、すなわち表示データ電圧ＤＶにかかわらず液晶
表示装置を構成する液晶の応答速度を速くすることがで
き、表示画像を速やかに表示部１３に表示することがで
きる。したがって、従来の液晶表示装置にて発生してい
た応答前後の表示画像の階調に依存した液晶の応答速度
のばらつきがなくなり、動画像を表示したとしても残像
が発生せず、表示画像を鮮明に表示することができる。
【００４７】（第２の実施形態）上述した第１の実施形
態における液晶表示装置においては、例えば、黒画像を
表示する表示データを画素に対して供給する場合、予備
書込み動作にて予備書込み電圧ＲＶを画素に対して供給
すると表示画像のコントラストが低下してしまうことが
ある。そこで、第２の実施形態によるマトリクス表示装
置を適用した液晶表示装置では、画素に対して供給する
表示データ（表示データ電圧ＤＶ）に応じて、予備書込
み電圧ＲＶを印加するようにして、表示画像のコントラ
ストの低下が発生する表示データである場合には、予備
書込み電圧ＲＶとは異なる電圧、例えば表示データ電圧
ＤＶを印加するようにしたものである。
態における液晶表示装置においては、例えば、黒画像を
表示する表示データを画素に対して供給する場合、予備
書込み動作にて予備書込み電圧ＲＶを画素に対して供給
すると表示画像のコントラストが低下してしまうことが
ある。そこで、第２の実施形態によるマトリクス表示装
置を適用した液晶表示装置では、画素に対して供給する
表示データ（表示データ電圧ＤＶ）に応じて、予備書込
み電圧ＲＶを印加するようにして、表示画像のコントラ
ストの低下が発生する表示データである場合には、予備
書込み電圧ＲＶとは異なる電圧、例えば表示データ電圧
ＤＶを印加するようにしたものである。
【００４８】図６は、本発明の第２の実施形態によるマ
トリクス表示装置を適用した液晶表示装置の一構成例を
示すブロック図である。なお、この図６において、図１
に示したブロック等と同一の機能を有するブロック等に
は同一の符号を付し、重複する説明は省略する。
トリクス表示装置を適用した液晶表示装置の一構成例を
示すブロック図である。なお、この図６において、図１
に示したブロック等と同一の機能を有するブロック等に
は同一の符号を付し、重複する説明は省略する。
【００４９】図６において、制御回路２’は、タイミン
グコントローラ３およびゲート制御信号生成回路４に加
え、さらにメモリ５１を有している。メモリ５１は、表
示画像のコントラストが低下する表示信号が信号源５１
からタイミングコントローラ３に供給されたとき、その
表示信号に係る表示データを読み込む。また、メモリ５
１は、表示画像のコントラストが低下する表示データが
供給される画素に対して、予備書込み動作において予備
書込み電圧ＲＶを供給しないように基準電圧作成回路６
およびデータ駆動回路９に指示する。具体的には、メモ
リ５１は、表示画像のコントラストが低下する表示デー
タが供給される画素にて本来予備書込み動作を行うタイ
ミングにおいて、予備書込み電圧ＲＶを供給しないよう
に基準電圧作成回路６およびデータ駆動回路９に指示す
る。
グコントローラ３およびゲート制御信号生成回路４に加
え、さらにメモリ５１を有している。メモリ５１は、表
示画像のコントラストが低下する表示信号が信号源５１
からタイミングコントローラ３に供給されたとき、その
表示信号に係る表示データを読み込む。また、メモリ５
１は、表示画像のコントラストが低下する表示データが
供給される画素に対して、予備書込み動作において予備
書込み電圧ＲＶを供給しないように基準電圧作成回路６
およびデータ駆動回路９に指示する。具体的には、メモ
リ５１は、表示画像のコントラストが低下する表示デー
タが供給される画素にて本来予備書込み動作を行うタイ
ミングにおいて、予備書込み電圧ＲＶを供給しないよう
に基準電圧作成回路６およびデータ駆動回路９に指示す
る。
【００５０】上記指示に応じて、基準電圧作成回路６お
よびデータ駆動回路９は、本来予備書込み動作を行うタ
イミングにて、予備書込み電圧ＲＶと異なる電圧（例え
ば、表示データ電圧ＤＶ）を供給するようにデータドラ
イバ１１−１〜１１−ｍに指示し、予備書込み電圧ＲＶ
が画素に対して供給されることを抑止する。
よびデータ駆動回路９は、本来予備書込み動作を行うタ
イミングにて、予備書込み電圧ＲＶと異なる電圧（例え
ば、表示データ電圧ＤＶ）を供給するようにデータドラ
イバ１１−１〜１１−ｍに指示し、予備書込み電圧ＲＶ
が画素に対して供給されることを抑止する。
【００５１】次に、図６に示した液晶表示装置の動作に
ついて説明する。なお、以下の説明では、表示部１３に
おけるスキャンラインおよびデータラインの駆動動作の
みについて説明する。
ついて説明する。なお、以下の説明では、表示部１３に
おけるスキャンラインおよびデータラインの駆動動作の
みについて説明する。
【００５２】図７は、図６に示した液晶表示装置の動作
を示すタイミングチャートである。なお、図７において
は、説明の便宜上、図５と同様に、正フィールドにおけ
る３つのスキャンラインと１つのデータラインの駆動波
形のみを示している。図７において、予備書込み動作に
て予備書込み電圧を印加した後、表示データ電圧を印加
する場合の動作については、図５に示した第１の実施形
態における液晶表示装置と同じであるので説明は省略す
る。
を示すタイミングチャートである。なお、図７において
は、説明の便宜上、図５と同様に、正フィールドにおけ
る３つのスキャンラインと１つのデータラインの駆動波
形のみを示している。図７において、予備書込み動作に
て予備書込み電圧を印加した後、表示データ電圧を印加
する場合の動作については、図５に示した第１の実施形
態における液晶表示装置と同じであるので説明は省略す
る。
【００５３】図７の表示データ部６２にて表示画像のコ
ントラストが低下する表示データの表示データ電圧ＤＶ
が供給されるとする。この表示データ部６２は、表示デ
ータ書込みパルスＤＰ４が立ち下がる時刻ＬＤ４にて、
スキャンラインＧ２とデータラインＤＬとの交差部に配
設された画素に対応する液晶に印加される表示データ電
圧である。
ントラストが低下する表示データの表示データ電圧ＤＶ
が供給されるとする。この表示データ部６２は、表示デ
ータ書込みパルスＤＰ４が立ち下がる時刻ＬＤ４にて、
スキャンラインＧ２とデータラインＤＬとの交差部に配
設された画素に対応する液晶に印加される表示データ電
圧である。
【００５４】このような場合、第２の実施形態における
液晶表示装置では、表示データ部６２に対応する予備書
込み動作を行う予備書込み部６１にて、スキャンライン
Ｇ２とデータラインＤＬとの交差部に配設された画素に
対して予備書込み電圧ＲＶが印加されないように制御す
る。すなわち、スキャンラインＧ２に予備書込みパルス
ＰＰ４が供給されるとき、制御回路２’は、データライ
ンＤＬにて予備書込み電圧ＲＶを印加せず、表示データ
電圧ＤＶが印加されるように基準電圧作成回路６および
データドライバ１１−１〜１１−ｍを制御する。
液晶表示装置では、表示データ部６２に対応する予備書
込み動作を行う予備書込み部６１にて、スキャンライン
Ｇ２とデータラインＤＬとの交差部に配設された画素に
対して予備書込み電圧ＲＶが印加されないように制御す
る。すなわち、スキャンラインＧ２に予備書込みパルス
ＰＰ４が供給されるとき、制御回路２’は、データライ
ンＤＬにて予備書込み電圧ＲＶを印加せず、表示データ
電圧ＤＶが印加されるように基準電圧作成回路６および
データドライバ１１−１〜１１−ｍを制御する。
【００５５】したがって、スキャンラインＧ２に供給さ
れた予備書込みパルスＰＰ４が立ち下がる時刻ＬＲ５に
て、スキャンラインＧ２とデータラインＤＬとの交差部
に配設された画素には異なるスキャンラインの画素に供
給する表示データ電圧ＤＶが供給される。これにより、
スキャンラインＧ２とデータラインＤＬとの交差部に配
設された画素に対応する液晶には、表示データ電圧ＤＶ
が印加される。
れた予備書込みパルスＰＰ４が立ち下がる時刻ＬＲ５に
て、スキャンラインＧ２とデータラインＤＬとの交差部
に配設された画素には異なるスキャンラインの画素に供
給する表示データ電圧ＤＶが供給される。これにより、
スキャンラインＧ２とデータラインＤＬとの交差部に配
設された画素に対応する液晶には、表示データ電圧ＤＶ
が印加される。
【００５６】これにより、予備書込み動作にて予備書込
み電圧ＲＶを供給すると、表示画像のコントラストが低
下してしまう表示データ電圧ＤＶを供給する場合には、
予備書込み動作にて予備書込み電圧ＲＶを印加しないよ
うにして、表示画像のコントラストの低下を抑止するこ
とができる。
み電圧ＲＶを供給すると、表示画像のコントラストが低
下してしまう表示データ電圧ＤＶを供給する場合には、
予備書込み動作にて予備書込み電圧ＲＶを印加しないよ
うにして、表示画像のコントラストの低下を抑止するこ
とができる。
【００５７】なお、本実施形態では、表示画像のコント
ラストの低下を抑止するために、表示画像のコントラス
トの低下が発生する表示データ電圧ＤＶを画素に対して
供給する場合、予備書込み動作にて予備書込み電圧ＲＶ
を印加しないようにデータラインの駆動波形を制御した
が、データラインの駆動波形を制御せずにスキャンライ
ンの駆動波形を制御するようにしても良い。
ラストの低下を抑止するために、表示画像のコントラス
トの低下が発生する表示データ電圧ＤＶを画素に対して
供給する場合、予備書込み動作にて予備書込み電圧ＲＶ
を印加しないようにデータラインの駆動波形を制御した
が、データラインの駆動波形を制御せずにスキャンライ
ンの駆動波形を制御するようにしても良い。
【００５８】具体的には、表示画像のコントラストの低
下が発生する表示信号が信号源５１からタイミングコン
トローラ３に供給されたとき、その表示信号に係る表示
データをメモリ５１に読み込む。そして、メモリ５１
は、表示画像のコントラストが低下する表示データが供
給される画素に対して、予備書込み動作を行わないよう
にゲート制御信号生成回路４に指示する。この指示に基
づいて、ゲート制御信号生成回路４は、本来予備書込み
動作を行うタイミングにおいて、予備書込みパルスＰＰ
を出力しないようにゲートドライバ１０−１〜１０−ｎ
に指示するようにしても良い。
下が発生する表示信号が信号源５１からタイミングコン
トローラ３に供給されたとき、その表示信号に係る表示
データをメモリ５１に読み込む。そして、メモリ５１
は、表示画像のコントラストが低下する表示データが供
給される画素に対して、予備書込み動作を行わないよう
にゲート制御信号生成回路４に指示する。この指示に基
づいて、ゲート制御信号生成回路４は、本来予備書込み
動作を行うタイミングにおいて、予備書込みパルスＰＰ
を出力しないようにゲートドライバ１０−１〜１０−ｎ
に指示するようにしても良い。
【００５９】また、本実施形態では、表示画像のコント
ラストの低下を抑止するために、表示画像のコントラス
トの低下が発生する表示データ電圧ＤＶを画素に対して
供給する場合、予備書込み動作にて予備書込み電圧ＲＶ
の代わりに表示データ電圧ＤＶを用いているが、表示デ
ータ電圧ＤＶに限らず、表示画像のコントラストの低下
が発生しないように一定の電圧であれば良い。
ラストの低下を抑止するために、表示画像のコントラス
トの低下が発生する表示データ電圧ＤＶを画素に対して
供給する場合、予備書込み動作にて予備書込み電圧ＲＶ
の代わりに表示データ電圧ＤＶを用いているが、表示デ
ータ電圧ＤＶに限らず、表示画像のコントラストの低下
が発生しないように一定の電圧であれば良い。
【００６０】また、上述した第１および第２の実施形態
においては、１つの表示データ書込みパルスＤＰに対し
て、予備書込み期間ＰＣ１、ＰＣ２前に１つの予備書込
みパルスＰＰを供給するようにしているが、予備書込み
期間ＰＣ１、ＰＣ２中に複数の予備書込みパルスＰＰを
供給するようにしても良い。例えば、図８に示すよう
に、例えば、表示データ書込みパルスＤＰ１に対する予
備書込み期間ＰＣ１中に２回の予備書込みパルスＰＰ
１、ＰＰ１’を供給するようにして、予備書込み期間Ｐ
Ｃ１、ＰＣ２中に２回の予備書込みパルスＰＰを供給す
るようにしても良い。
においては、１つの表示データ書込みパルスＤＰに対し
て、予備書込み期間ＰＣ１、ＰＣ２前に１つの予備書込
みパルスＰＰを供給するようにしているが、予備書込み
期間ＰＣ１、ＰＣ２中に複数の予備書込みパルスＰＰを
供給するようにしても良い。例えば、図８に示すよう
に、例えば、表示データ書込みパルスＤＰ１に対する予
備書込み期間ＰＣ１中に２回の予備書込みパルスＰＰ
１、ＰＰ１’を供給するようにして、予備書込み期間Ｐ
Ｃ１、ＰＣ２中に２回の予備書込みパルスＰＰを供給す
るようにしても良い。
【００６１】このように、予備書込み期間中に複数の予
備書込みパルスＰＰを供給するようにした場合には、予
備書込み電圧ＲＶ（例えば白を表示する電圧）を安定し
た状態で保持することができ、表示データ電圧ＤＶを書
き込んだ際の応答速度を安定して速くすることができ
る。
備書込みパルスＰＰを供給するようにした場合には、予
備書込み電圧ＲＶ（例えば白を表示する電圧）を安定し
た状態で保持することができ、表示データ電圧ＤＶを書
き込んだ際の応答速度を安定して速くすることができ
る。
【００６２】また、上述した第１および第２の実施形態
においては、データラインに印加する予備書込み電圧Ｒ
Ｖおよび表示データ電圧ＤＶを基準電圧作成回路６およ
びデータドライバ１１−３にて作成するようにしていた
が、データドライバ１１−３のみで作成するようにして
も良いし、他の回路にて予備書込み電圧ＲＶおよび表示
データ電圧ＤＶを作成するようにしても良い。
においては、データラインに印加する予備書込み電圧Ｒ
Ｖおよび表示データ電圧ＤＶを基準電圧作成回路６およ
びデータドライバ１１−３にて作成するようにしていた
が、データドライバ１１−３のみで作成するようにして
も良いし、他の回路にて予備書込み電圧ＲＶおよび表示
データ電圧ＤＶを作成するようにしても良い。
【００６３】また、上述した第１および第２の実施形態
に示した予備書込みパルスＰＰおよび表示データ書込み
パルスＤＰに限らず、図９に示すような予備書込みパル
スＰＰ−Ａ、ＰＰ−Ｂ、ＰＰ−Ｃおよび表示データ書込
みパルスＤＰ−Ａ、ＤＰ−Ｂ、ＤＰ−Ｃを用いるように
しても良い。
に示した予備書込みパルスＰＰおよび表示データ書込み
パルスＤＰに限らず、図９に示すような予備書込みパル
スＰＰ−Ａ、ＰＰ−Ｂ、ＰＰ−Ｃおよび表示データ書込
みパルスＤＰ−Ａ、ＤＰ−Ｂ、ＤＰ−Ｃを用いるように
しても良い。
【００６４】図９は、予備書込みパルスおよび表示デー
タ書込みパルスの他の例を示す図である。図９におい
て、ＰＣＴＬ０〜３は、図４（Ｂ）に示した信号と同様
のパルス制御信号であり、パルス制御信号ＰＣＴＬ１の
１クロック後にパルス制御信号ＰＣＴＬ２が出力され、
パルス制御信号ＰＣＴＬ２の１クロック後にパルス制御
信号ＰＣＴＬ３が出力される。
タ書込みパルスの他の例を示す図である。図９におい
て、ＰＣＴＬ０〜３は、図４（Ｂ）に示した信号と同様
のパルス制御信号であり、パルス制御信号ＰＣＴＬ１の
１クロック後にパルス制御信号ＰＣＴＬ２が出力され、
パルス制御信号ＰＣＴＬ２の１クロック後にパルス制御
信号ＰＣＴＬ３が出力される。
【００６５】予備書込みパルスＰＰ−Ａは、パルス制御
信号ＰＣＴＬ１の立ち上がりとともに、ゲートパルス生
成回路４１にて生成される２クロック幅のゲートパルス
ＧＰの位相を１クロック前にずらしたものである。この
予備書込みパルスＰＰ−Ａは、タイミングコントローラ
３の制御により、ゲート制御信号生成回路４からパルス
制御信号ＰＣＴＬ１を通常よりも１クロック早く（時刻
Ｔ０にて）出力する、すなわちパルス制御信号ＰＣＴＬ
０により生成することができる。
信号ＰＣＴＬ１の立ち上がりとともに、ゲートパルス生
成回路４１にて生成される２クロック幅のゲートパルス
ＧＰの位相を１クロック前にずらしたものである。この
予備書込みパルスＰＰ−Ａは、タイミングコントローラ
３の制御により、ゲート制御信号生成回路４からパルス
制御信号ＰＣＴＬ１を通常よりも１クロック早く（時刻
Ｔ０にて）出力する、すなわちパルス制御信号ＰＣＴＬ
０により生成することができる。
【００６６】また、表示データ書込みパルスＤＰ−Ａ
は、時刻Ｔ１にてパルス制御信号ＰＣＴＬ１の立ち上が
りとともに、ゲートパルス生成回路４１にて生成される
２クロック幅のゲートパルスＧＰを、パルス制御信号Ｐ
ＣＴＬ１を用いてゲートパルスマスク回路４２にてマス
ク処理することにより生成することができる。
は、時刻Ｔ１にてパルス制御信号ＰＣＴＬ１の立ち上が
りとともに、ゲートパルス生成回路４１にて生成される
２クロック幅のゲートパルスＧＰを、パルス制御信号Ｐ
ＣＴＬ１を用いてゲートパルスマスク回路４２にてマス
ク処理することにより生成することができる。
【００６７】このような予備書込みパルスＰＰ−Ａ、表
示データ書込みパルスＤＰ−Ａを用いたとしても、デー
タラインＤＬにより印加される電圧ＲＶ、ＤＶを画素に
供給するタイミングである予備書込みパルスＰＰ−Ａ、
表示データ書込みパルスＤＰ−Ａの立下るタイミング
（それぞれ時刻Ｔ２、Ｔ３）は変化しないため、上述し
た第１および第２の実施形態に示した液晶表示装置と同
様に動作させることができる。
示データ書込みパルスＤＰ−Ａを用いたとしても、デー
タラインＤＬにより印加される電圧ＲＶ、ＤＶを画素に
供給するタイミングである予備書込みパルスＰＰ−Ａ、
表示データ書込みパルスＤＰ−Ａの立下るタイミング
（それぞれ時刻Ｔ２、Ｔ３）は変化しないため、上述し
た第１および第２の実施形態に示した液晶表示装置と同
様に動作させることができる。
【００６８】同様に、パルス制御信号ＰＣＴＬ０の立ち
上がりとともに生成される２クロック幅のゲートパルス
ＧＰによる予備書込みパルスＰＰ−Ｂ、およびパルス制
御信号ＰＣＴＬ０の立ち上がりとともに生成される２ク
ロック幅のゲートパルスＧＰの位相を１クロック後にず
らしたものあるいはパルス制御信号ＰＣＴＬ１の立ち上
がりとともに生成される２クロック幅のゲートパルスＧ
Ｐによる表示データ書込みパルスＤＰ−Ｂを用いても、
上述した第１および第２の実施形態に示した液晶表示装
置と同様に動作させることができる。
上がりとともに生成される２クロック幅のゲートパルス
ＧＰによる予備書込みパルスＰＰ−Ｂ、およびパルス制
御信号ＰＣＴＬ０の立ち上がりとともに生成される２ク
ロック幅のゲートパルスＧＰの位相を１クロック後にず
らしたものあるいはパルス制御信号ＰＣＴＬ１の立ち上
がりとともに生成される２クロック幅のゲートパルスＧ
Ｐによる表示データ書込みパルスＤＰ−Ｂを用いても、
上述した第１および第２の実施形態に示した液晶表示装
置と同様に動作させることができる。
【００６９】また、同様に、パルス制御信号ＰＣＴＬ１
の立ち上がりとともに生成される２クロック幅のゲート
パルスＧＰを、パルス制御信号ＰＣＴＬ２およびＰＣＴ
Ｌ１を用いてそれぞれマスク処理して得られる予備書込
みパルスＰＰ−Ｃおよび表示データ書込みパルスＤＰ−
Ｃを用いても、上述した第１および第２の実施形態に示
した液晶表示装置と同様に動作させることができる。こ
のように、予備書込みパルスＰＰ、表示データ書込みパ
ルスＤＰには、時刻Ｔ２、Ｔ３にてそれぞれ立下る任意
のパルス信号を用いることができる。
の立ち上がりとともに生成される２クロック幅のゲート
パルスＧＰを、パルス制御信号ＰＣＴＬ２およびＰＣＴ
Ｌ１を用いてそれぞれマスク処理して得られる予備書込
みパルスＰＰ−Ｃおよび表示データ書込みパルスＤＰ−
Ｃを用いても、上述した第１および第２の実施形態に示
した液晶表示装置と同様に動作させることができる。こ
のように、予備書込みパルスＰＰ、表示データ書込みパ
ルスＤＰには、時刻Ｔ２、Ｔ３にてそれぞれ立下る任意
のパルス信号を用いることができる。
【００７０】また、上述した第１および第２の実施形態
においては、液晶表示装置を一例として示したが、本発
明は液晶表示装置に限らず、ＰＤＰ（Plasma Display P
anel：プラズマディスプレイパネル）、ＥＬ（Electro
Luminescence：エレクトロ・ルミネセンス）装置、表示
部にＬＥＤ（Light Emitting Diode：発光ダイオード）
を用いた表示装置等のマトリクス表示装置に適用するこ
とができるものである。
においては、液晶表示装置を一例として示したが、本発
明は液晶表示装置に限らず、ＰＤＰ（Plasma Display P
anel：プラズマディスプレイパネル）、ＥＬ（Electro
Luminescence：エレクトロ・ルミネセンス）装置、表示
部にＬＥＤ（Light Emitting Diode：発光ダイオード）
を用いた表示装置等のマトリクス表示装置に適用するこ
とができるものである。
【００７１】なお、上記実施形態は、何れも本発明を実
施するにあたっての具体化のほんの一例を示したものに
過ぎず、これらによって本発明の技術的範囲が限定的に
解釈されてはならないものである。すなわち、本発明は
その技術思想、またはその主要な特徴から逸脱すること
なく、様々な形で実施することができる。本発明の諸態
様を付記として以下に示す。
施するにあたっての具体化のほんの一例を示したものに
過ぎず、これらによって本発明の技術的範囲が限定的に
解釈されてはならないものである。すなわち、本発明は
その技術思想、またはその主要な特徴から逸脱すること
なく、様々な形で実施することができる。本発明の諸態
様を付記として以下に示す。
【００７２】（付記１）複数の画素がマトリクス状に配
設されたマトリクス表示装置であって、上記複数の画素
に表示画像に応じた表示画像電圧をそれぞれ供給する複
数のデータ信号線と、上記データ信号線により供給され
る表示画像電圧を上記複数の画素に供給するために上記
複数の画素を走査する複数の走査信号線とを備え、上記
画素に表示画像電圧を供給する所定時間前に、当該画素
に表示画像電圧とは異なる予備書込み電圧を供給するよ
うにしたことを特徴とするマトリクス表示装置。
設されたマトリクス表示装置であって、上記複数の画素
に表示画像に応じた表示画像電圧をそれぞれ供給する複
数のデータ信号線と、上記データ信号線により供給され
る表示画像電圧を上記複数の画素に供給するために上記
複数の画素を走査する複数の走査信号線とを備え、上記
画素に表示画像電圧を供給する所定時間前に、当該画素
に表示画像電圧とは異なる予備書込み電圧を供給するよ
うにしたことを特徴とするマトリクス表示装置。
【００７３】（付記２）上記予備書込み電圧は、一定の
電圧であることを特徴とする付記１に記載のマトリクス
表示装置。 （付記３）上記予備書込み電圧は、上記データ信号線を
介して上記画素に供給することを特徴とする付記１に記
載のマトリクス表示装置。 （付記４）上記表示画像電圧と上記予備書込み電圧との
何れか一方を選択し、選択した電圧を上記データ信号線
を介して上記画素に供給するためのスイッチング回路を
さらに備えたことを特徴とする付記３に記載のマトリク
ス表示装置。 （付記５）上記データ信号線は、上記予備書込み電圧を
供給した後、上記予備書込み電圧から電圧を切り換えて
上記表示画像電圧を供給するように駆動されることを特
徴とする付記３に記載のマトリクス表示装置。
電圧であることを特徴とする付記１に記載のマトリクス
表示装置。 （付記３）上記予備書込み電圧は、上記データ信号線を
介して上記画素に供給することを特徴とする付記１に記
載のマトリクス表示装置。 （付記４）上記表示画像電圧と上記予備書込み電圧との
何れか一方を選択し、選択した電圧を上記データ信号線
を介して上記画素に供給するためのスイッチング回路を
さらに備えたことを特徴とする付記３に記載のマトリク
ス表示装置。 （付記５）上記データ信号線は、上記予備書込み電圧を
供給した後、上記予備書込み電圧から電圧を切り換えて
上記表示画像電圧を供給するように駆動されることを特
徴とする付記３に記載のマトリクス表示装置。
【００７４】（付記６）上記走査信号線は、上記表示画
像電圧を上記画素に供給するための表示画像書込み信号
と、上記予備書込み電圧を上記画素に供給するための予
備書込み信号とを上記画素に供給することを特徴とする
付記３に記載のマトリクス表示装置。
像電圧を上記画素に供給するための表示画像書込み信号
と、上記予備書込み電圧を上記画素に供給するための予
備書込み信号とを上記画素に供給することを特徴とする
付記３に記載のマトリクス表示装置。
【００７５】（付記７）上記表示画像書込み信号および
上記予備書込み信号は、パルス状の信号であり、上記表
示画像書込み信号は、上記データ信号線を介して上記表
示画像電圧が上記画素に供給されているときに立下り、
上記表示画像書込み信号は、上記データ信号線を介して
上記予備書込み電圧が上記画素に供給されているときに
立下ることを特徴とする付記６に記載のマトリクス表示
装置。 （付記８）上記データ信号線は、上記予備書込み電圧を
供給した後、上記予備書込み電圧から電圧を切り換えて
上記表示画像電圧を供給するように駆動され、上記複数
の走査信号線の何れか１つの走査信号線にて上記表示画
像書込み信号が供給されるとともに、上記１つの走査信
号線とは異なる少なくとも１つの走査信号線にて上記予
備書込み信号が供給されることを特徴とする付記６に記
載のマトリクス表示装置。
上記予備書込み信号は、パルス状の信号であり、上記表
示画像書込み信号は、上記データ信号線を介して上記表
示画像電圧が上記画素に供給されているときに立下り、
上記表示画像書込み信号は、上記データ信号線を介して
上記予備書込み電圧が上記画素に供給されているときに
立下ることを特徴とする付記６に記載のマトリクス表示
装置。 （付記８）上記データ信号線は、上記予備書込み電圧を
供給した後、上記予備書込み電圧から電圧を切り換えて
上記表示画像電圧を供給するように駆動され、上記複数
の走査信号線の何れか１つの走査信号線にて上記表示画
像書込み信号が供給されるとともに、上記１つの走査信
号線とは異なる少なくとも１つの走査信号線にて上記予
備書込み信号が供給されることを特徴とする付記６に記
載のマトリクス表示装置。
【００７６】（付記９）上記表示画像書込み信号と上記
予備書込み信号とは、信号幅および位相の少なくとも一
方が異なることを特徴とする付記６に記載のマトリクス
表示装置。 （付記１０）上記表示画像書込み信号と上記予備書込み
信号とは信号幅が異なり、上記表示画像書込み信号を生
成するパルス生成回路と、上記パルス生成回路により生
成された上記表示画像書込み信号を所定の信号でマスク
して上記予備書込み信号を生成するパルスマスク回路と
をさらに備えたことを特徴とする付記６に記載のマトリ
クス表示装置。
予備書込み信号とは、信号幅および位相の少なくとも一
方が異なることを特徴とする付記６に記載のマトリクス
表示装置。 （付記１０）上記表示画像書込み信号と上記予備書込み
信号とは信号幅が異なり、上記表示画像書込み信号を生
成するパルス生成回路と、上記パルス生成回路により生
成された上記表示画像書込み信号を所定の信号でマスク
して上記予備書込み信号を生成するパルスマスク回路と
をさらに備えたことを特徴とする付記６に記載のマトリ
クス表示装置。
【００７７】（付記１１）上記画素に供給される表示画
像電圧に係る表示画像にてコントラストの低下が発生す
る場合には、当該画素に対する上記予備書込み電圧の供
給を停止することを特徴とする付記１に記載のマトリク
ス表示装置。 （付記１２）上記予備書込み電圧を上記画素に供給する
ための予備書込み信号を上記走査信号線を介して上記画
素に供給することを抑止することにより、上記画素に対
する上記予備書込み電圧の供給を停止することを特徴と
する付記１１に記載のマトリクス表示装置。 （付記１３）上記表示画像にて発生するコントラストの
低下は表示画像電圧によるものであり、上記表示画像電
圧が所定の値より小さい場合には、画素に対する上記予
備書込み電圧の供給を停止することを特徴とする付記１
１に記載のマトリクス表示装置。 （付記１４）上記画素に供給される表示画像電圧に係る
表示画像にてコントラストの低下が発生する場合には、
上記予備書込み電圧として上記表示画像電圧を供給する
ことを特徴とする付記１に記載のマトリクス表示装置。
像電圧に係る表示画像にてコントラストの低下が発生す
る場合には、当該画素に対する上記予備書込み電圧の供
給を停止することを特徴とする付記１に記載のマトリク
ス表示装置。 （付記１２）上記予備書込み電圧を上記画素に供給する
ための予備書込み信号を上記走査信号線を介して上記画
素に供給することを抑止することにより、上記画素に対
する上記予備書込み電圧の供給を停止することを特徴と
する付記１１に記載のマトリクス表示装置。 （付記１３）上記表示画像にて発生するコントラストの
低下は表示画像電圧によるものであり、上記表示画像電
圧が所定の値より小さい場合には、画素に対する上記予
備書込み電圧の供給を停止することを特徴とする付記１
１に記載のマトリクス表示装置。 （付記１４）上記画素に供給される表示画像電圧に係る
表示画像にてコントラストの低下が発生する場合には、
上記予備書込み電圧として上記表示画像電圧を供給する
ことを特徴とする付記１に記載のマトリクス表示装置。
【００７８】（付記１５）複数のデータ信号線と複数の
走査信号線の交点に複数の画素がマトリクス状に配設さ
れたマトリクス表示装置の駆動方法であって、上記画素
に表示画像に応じた表示画像電圧を供給する所定時間前
に、当該画素に表示画像電圧とは異なる予備書込み電圧
を供給するようにしたことを特徴とするマトリクス表示
装置の駆動方法。
走査信号線の交点に複数の画素がマトリクス状に配設さ
れたマトリクス表示装置の駆動方法であって、上記画素
に表示画像に応じた表示画像電圧を供給する所定時間前
に、当該画素に表示画像電圧とは異なる予備書込み電圧
を供給するようにしたことを特徴とするマトリクス表示
装置の駆動方法。
【００７９】（付記１６）上記予備書込み電圧は、一定
の電圧であることを特徴とする付記１５に記載のマトリ
クス表示装置の駆動方法。 （付記１７）上記データ信号線を介して上記予備書込み
電圧を上記画素に供給した後、連続して上記表示画像電
圧を供給するように上記データ信号線を駆動することを
特徴とする付記１５に記載のマトリクス表示装置の駆動
方法。
の電圧であることを特徴とする付記１５に記載のマトリ
クス表示装置の駆動方法。 （付記１７）上記データ信号線を介して上記予備書込み
電圧を上記画素に供給した後、連続して上記表示画像電
圧を供給するように上記データ信号線を駆動することを
特徴とする付記１５に記載のマトリクス表示装置の駆動
方法。
【００８０】（付記１８）上記予備書込み電圧を上記画
素に供給するための予備書込み信号を上記画素に供給し
た所定時間後に、上記予備書込み信号に対して信号幅お
よび位相の少なくとも一方が異なり、上記表示画像電圧
を上記画素に供給するための表示画像書込み信号を上記
画素に供給することを特徴とする付記１５に記載のマト
リクス表示装置の駆動方法。 （付記１９）上記予備書込み信号は、上記表示画像書込
み信号を所定の信号によりマスクして生成することを特
徴とする付記１８に記載のマトリクス表示装置の駆動方
法。
素に供給するための予備書込み信号を上記画素に供給し
た所定時間後に、上記予備書込み信号に対して信号幅お
よび位相の少なくとも一方が異なり、上記表示画像電圧
を上記画素に供給するための表示画像書込み信号を上記
画素に供給することを特徴とする付記１５に記載のマト
リクス表示装置の駆動方法。 （付記１９）上記予備書込み信号は、上記表示画像書込
み信号を所定の信号によりマスクして生成することを特
徴とする付記１８に記載のマトリクス表示装置の駆動方
法。
【００８１】
【発明の効果】以上説明したように、本発明によれば、
表示画像を表示する画素に表示画像に応じた表示画像電
圧をデータ信号線を介して供給する所定時間前に、当該
画素に上記表示画像電圧とは異なり、表示画像の階調変
化に対して速やかに応答可能な電圧を予備書込み電圧と
して供給する。これにより、応答前および応答後に表示
画像として表示する画像の階調変化にかかわらず、表示
装置における応答速度を速くし、表示画像を速やかに表
示することができる。
表示画像を表示する画素に表示画像に応じた表示画像電
圧をデータ信号線を介して供給する所定時間前に、当該
画素に上記表示画像電圧とは異なり、表示画像の階調変
化に対して速やかに応答可能な電圧を予備書込み電圧と
して供給する。これにより、応答前および応答後に表示
画像として表示する画像の階調変化にかかわらず、表示
装置における応答速度を速くし、表示画像を速やかに表
示することができる。
【図１】第１の実施形態によるマトリクス表示装置を適
用した液晶表示装置の一構成例を示すブロック図であ
る。
用した液晶表示装置の一構成例を示すブロック図であ
る。
【図２】第１の実施形態における液晶表示装置を駆動す
る駆動波形の一例を示す図である。
る駆動波形の一例を示す図である。
【図３】表示データ電圧および予備書込み電圧を生成す
る動作を説明するための図である。
る動作を説明するための図である。
【図４】表示データ書込みパルスおよび予備書込みパル
スを生成する動作を説明するための図である。
スを生成する動作を説明するための図である。
【図５】第１の実施形態における液晶表示装置の動作を
示すタイミングチャートである。
示すタイミングチャートである。
【図６】第２の実施形態によるマトリクス表示装置を適
用した液晶表示装置の一構成例を示すブロック図であ
る。
用した液晶表示装置の一構成例を示すブロック図であ
る。
【図７】第２の実施形態における液晶表示装置の動作を
示すタイミングチャートである。
示すタイミングチャートである。
【図８】液晶表示装置の動作を示すタイミングチャート
の他の例を示す図である。
の他の例を示す図である。
【図９】予備書込みパルスおよび表示データ書込みパル
スの他の例を示す図である。
スの他の例を示す図である。
【図１０】表示画素の階調変化に対する応答速度の一例
を示す図である。
を示す図である。
１ 信号源
２ 制御回路
３ タイミングコントローラ
４ ゲート制御信号生成回路
６ 基準電圧作成回路
７ 電源回路
８ ゲート駆動回路
９ データ駆動回路
１０−１〜１０−ｎ ゲートドライバ
１１−１〜１１−ｍ データドライバ
１２−１〜１２−ｎ 画素
１３ 表示部
Ｇ１〜Ｇｎ スキャンライン
ＤＬ データライン
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６２３ Ｇ０９Ｇ 3/20 ６２３Ｃ
６４１ ６４１Ｃ
(72)発明者 田中 克憲
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 岸田 克彦
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
(72)発明者 鈴木 俊明
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 2H093 NA16 NA51 NB07 NB12 NB29
NC03 NC11 ND32
5C006 AA16 AC21 AF42 AF45 AF46
AF51 AF53 AF61 AF71 AF83
BB16 BC03 BC12 BF02 BF43
FA14
5C080 AA10 BB05 DD03 DD08 EE29
FF11 JJ02 JJ03 JJ04
Claims (10)
- 【請求項１】 複数の画素がマトリクス状に配設された
マトリクス表示装置であって、 上記複数の画素に表示画像に応じた表示画像電圧をそれ
ぞれ供給する複数のデータ信号線と、 上記データ信号線により供給される表示画像電圧を上記
複数の画素に供給するために上記複数の画素を走査する
複数の走査信号線とを備え、 上記画素に表示画像電圧を供給する所定時間前に、当該
画素に表示画像電圧とは異なる予備書込み電圧を供給す
るようにしたことを特徴とするマトリクス表示装置。 - 【請求項２】 上記予備書込み電圧は、一定の電圧であ
ることを特徴とする請求項１に記載のマトリクス表示装
置。 - 【請求項３】 上記予備書込み電圧は、上記データ信号
線を介して上記画素に供給することを特徴とする請求項
１に記載のマトリクス表示装置。 - 【請求項４】 上記表示画像電圧と上記予備書込み電圧
との何れか一方を選択し、選択した電圧を上記データ信
号線を介して上記画素に供給するためのスイッチング回
路をさらに備えたことを特徴とする請求項３に記載のマ
トリクス表示装置。 - 【請求項５】 上記データ信号線は、上記予備書込み電
圧を供給した後、上記予備書込み電圧から電圧を切り換
えて上記表示画像電圧を供給するように駆動されること
を特徴とする請求項３に記載のマトリクス表示装置。 - 【請求項６】 上記走査信号線は、上記表示画像電圧を
上記画素に供給するための表示画像書込み信号と、上記
予備書込み電圧を上記画素に供給するための予備書込み
信号とを上記画素に供給することを特徴とする請求項３
に記載のマトリクス表示装置。 - 【請求項７】 上記表示画像書込み信号と上記予備書込
み信号とは信号幅が異なり、 上記表示画像書込み信号を生成するパルス生成回路と、 上記パルス生成回路により生成された上記表示画像書込
み信号を所定の信号でマスクして上記予備書込み信号を
生成するパルスマスク回路とをさらに備えたことを特徴
とする請求項６に記載のマトリクス表示装置。 - 【請求項８】 上記画素に供給される表示画像電圧に係
る表示画像にてコントラストの低下が発生する場合に
は、当該画素に対する上記予備書込み電圧の供給を停止
することを特徴とする請求項１に記載のマトリクス表示
装置。 - 【請求項９】 複数のデータ信号線と複数の走査信号線
との交点に複数の画素がマトリクス状に配設されたマト
リクス表示装置の駆動方法であって、 上記画素に表示画像に応じた表示画像電圧を供給する所
定時間前に、当該画素に表示画像電圧とは異なる予備書
込み電圧を供給するようにしたことを特徴とするマトリ
クス表示装置の駆動方法。 - 【請求項１０】 上記予備書込み電圧は、一定の電圧で
あることを特徴とする請求項９に記載のマトリクス表示
装置の駆動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001358351A JP4187962B2 (ja) | 2001-11-22 | 2001-11-22 | マトリクス表示装置 |
| US10/095,137 US7173588B2 (en) | 2001-11-22 | 2002-03-11 | Matrix display device having switching circuit for selecting either a picture voltage or a pre-write voltage for picture elements |
| TW091104839A TW550536B (en) | 2001-11-22 | 2002-03-14 | Matrix display device and method of driving matrix display device |
| KR1020020014414A KR20030043569A (ko) | 2001-11-22 | 2002-03-18 | 매트릭스 표시 장치 및 매트릭스 표시 장치의 구동 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001358351A JP4187962B2 (ja) | 2001-11-22 | 2001-11-22 | マトリクス表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003162256A true JP2003162256A (ja) | 2003-06-06 |
| JP4187962B2 JP4187962B2 (ja) | 2008-11-26 |
Family
ID=19169543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001358351A Expired - Fee Related JP4187962B2 (ja) | 2001-11-22 | 2001-11-22 | マトリクス表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7173588B2 (ja) |
| JP (1) | JP4187962B2 (ja) |
| KR (1) | KR20030043569A (ja) |
| TW (1) | TW550536B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004126293A (ja) * | 2002-10-03 | 2004-04-22 | Advanced Display Inc | 液晶表示装置 |
| JP2006047943A (ja) * | 2004-07-02 | 2006-02-16 | Nec Electronics Corp | 階調電圧選択回路、ドライバ回路、液晶駆動回路、液晶表示装置 |
| JP2022028832A (ja) * | 2016-01-14 | 2022-02-16 | コピン コーポレーション | 可変デューティ比ディスプレイ走査方法およびシステム |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004271672A (ja) * | 2003-03-06 | 2004-09-30 | Pioneer Electronic Corp | 表示パネルの駆動装置 |
| JP2004301989A (ja) * | 2003-03-31 | 2004-10-28 | Fujitsu Display Technologies Corp | 液晶表示パネルの駆動方法及び液晶表示装置 |
| JP4105132B2 (ja) * | 2003-08-22 | 2008-06-25 | シャープ株式会社 | 表示装置の駆動回路、表示装置および表示装置の駆動方法 |
| CN100371781C (zh) * | 2004-04-21 | 2008-02-27 | 钰瀚科技股份有限公司 | 增进影像灰阶响应速度的方法 |
| EP1598806A1 (en) * | 2004-05-19 | 2005-11-23 | Vastview Technology Inc. | Method and device for driving liquid crystal display |
| KR101136791B1 (ko) * | 2004-12-27 | 2012-04-19 | 엘지디스플레이 주식회사 | 입체영상표시장치용 인터페이스 회로부와 이를 이용한 3디입체영상 구동방법 |
| US7663594B2 (en) * | 2005-05-17 | 2010-02-16 | Lg Display Co., Ltd. | Liquid crystal display device with charge sharing function and driving method thereof |
| KR101256921B1 (ko) * | 2006-02-06 | 2013-04-25 | 삼성디스플레이 주식회사 | 게이트 구동유닛 및 이를 갖는 표시장치 |
| TWI336461B (en) * | 2007-03-15 | 2011-01-21 | Au Optronics Corp | Liquid crystal display and pulse adjustment circuit thereof |
| TWI423212B (zh) * | 2010-01-26 | 2014-01-11 | Himax Tech Ltd | 平面顯示器的共電壓產生器及方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0442211A (ja) * | 1990-06-08 | 1992-02-12 | Matsushita Electric Ind Co Ltd | 液晶パネルの駆動方法 |
| JPH1097224A (ja) * | 1996-09-24 | 1998-04-14 | Toshiba Corp | 液晶表示装置 |
| JPH11142807A (ja) * | 1997-11-13 | 1999-05-28 | Nec Ic Microcomput Syst Ltd | 液晶駆動回路および液晶駆動方法 |
| JP2000122596A (ja) * | 1998-10-15 | 2000-04-28 | Internatl Business Mach Corp <Ibm> | 表示装置 |
| JP2000298259A (ja) * | 1999-04-15 | 2000-10-24 | Victor Co Of Japan Ltd | 液晶表示装置の駆動方法 |
| JP2001042282A (ja) * | 1999-07-29 | 2001-02-16 | Nec Corp | 液晶表示装置およびその駆動方法 |
| JP2001125546A (ja) * | 1999-10-28 | 2001-05-11 | Hitachi Ltd | 液晶駆動回路及び液晶表示装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07113713B2 (ja) | 1992-11-26 | 1995-12-06 | カシオ計算機株式会社 | 液晶パネルの駆動方法 |
| JP3482683B2 (ja) * | 1994-04-22 | 2003-12-22 | ソニー株式会社 | アクティブマトリクス表示装置及びその駆動方法 |
| JP3613940B2 (ja) * | 1997-08-29 | 2005-01-26 | ソニー株式会社 | ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路 |
| JP3589395B2 (ja) | 1999-03-29 | 2004-11-17 | シャープ株式会社 | 液晶表示装置 |
| US6320565B1 (en) * | 1999-08-17 | 2001-11-20 | Philips Electronics North America Corporation | DAC driver circuit with pixel resetting means and color electro-optic display device and system incorporating same |
| JP4277148B2 (ja) * | 2000-01-07 | 2009-06-10 | シャープ株式会社 | 液晶表示装置及びその駆動方法 |
| JP2001305509A (ja) * | 2000-04-10 | 2001-10-31 | Ind Technol Res Inst | マルチステージ液晶ディスプレイ充電の駆動回路 |
| US6850218B2 (en) * | 2000-12-18 | 2005-02-01 | Brillian Corporation | Frame prewriting in a liquid crystal display |
| US6636196B2 (en) * | 2001-06-08 | 2003-10-21 | Koninklijke Philips Electronics N.V. | Electro-optic display device using a multi-row addressing scheme |
| US6738036B2 (en) * | 2001-08-03 | 2004-05-18 | Koninklijke Philips Electronics N.V. | Decoder based row addressing circuitry with pre-writes |
-
2001
- 2001-11-22 JP JP2001358351A patent/JP4187962B2/ja not_active Expired - Fee Related
-
2002
- 2002-03-11 US US10/095,137 patent/US7173588B2/en not_active Expired - Lifetime
- 2002-03-14 TW TW091104839A patent/TW550536B/zh not_active IP Right Cessation
- 2002-03-18 KR KR1020020014414A patent/KR20030043569A/ko not_active Ceased
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0442211A (ja) * | 1990-06-08 | 1992-02-12 | Matsushita Electric Ind Co Ltd | 液晶パネルの駆動方法 |
| JPH1097224A (ja) * | 1996-09-24 | 1998-04-14 | Toshiba Corp | 液晶表示装置 |
| JPH11142807A (ja) * | 1997-11-13 | 1999-05-28 | Nec Ic Microcomput Syst Ltd | 液晶駆動回路および液晶駆動方法 |
| JP2000122596A (ja) * | 1998-10-15 | 2000-04-28 | Internatl Business Mach Corp <Ibm> | 表示装置 |
| JP2000298259A (ja) * | 1999-04-15 | 2000-10-24 | Victor Co Of Japan Ltd | 液晶表示装置の駆動方法 |
| JP2001042282A (ja) * | 1999-07-29 | 2001-02-16 | Nec Corp | 液晶表示装置およびその駆動方法 |
| JP2001125546A (ja) * | 1999-10-28 | 2001-05-11 | Hitachi Ltd | 液晶駆動回路及び液晶表示装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004126293A (ja) * | 2002-10-03 | 2004-04-22 | Advanced Display Inc | 液晶表示装置 |
| US7499063B2 (en) | 2002-10-03 | 2009-03-03 | Mitsubishi Electric Corporation | Liquid crystal display |
| JP2006047943A (ja) * | 2004-07-02 | 2006-02-16 | Nec Electronics Corp | 階調電圧選択回路、ドライバ回路、液晶駆動回路、液晶表示装置 |
| JP2022028832A (ja) * | 2016-01-14 | 2022-02-16 | コピン コーポレーション | 可変デューティ比ディスプレイ走査方法およびシステム |
| JP2023181248A (ja) * | 2016-01-14 | 2023-12-21 | コピン コーポレーション | 可変デューティ比ディスプレイ走査方法およびシステム |
| JP7620065B2 (ja) | 2016-01-14 | 2025-01-22 | コピン コーポレーション | 可変デューティ比ディスプレイ走査方法およびシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4187962B2 (ja) | 2008-11-26 |
| KR20030043569A (ko) | 2003-06-02 |
| US20030095117A1 (en) | 2003-05-22 |
| US7173588B2 (en) | 2007-02-06 |
| TW550536B (en) | 2003-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113450709B (zh) | 显示装置和使用显示装置驱动显示面板的方法 | |
| CN112164374A (zh) | 亮度调节方法、亮度调节装置、显示面板和显示装置 | |
| JP5734951B2 (ja) | 表示装置およびその駆動方法、ならびに液晶表示装置 | |
| US11151941B1 (en) | Device and method for controlling a display panel | |
| US10229644B2 (en) | Display device, control method, and semiconductor device | |
| JP2003162256A (ja) | マトリクス表示装置およびマトリクス表示装置の駆動方法 | |
| US20100277509A1 (en) | Method of updating the display of electrophoretic display mechanism and the device thereof | |
| KR20170066771A (ko) | 유기 발광 디스플레이 장치의 소비전력 감소를 위한 구동전압 설정 방법 | |
| EP4475113A1 (en) | Display device, method of driving the same, and electronic device including the same | |
| US20250218378A1 (en) | Display apparatus, method of driving the same and electronic apparatus including the same | |
| EP3799019B1 (en) | Display apparatus | |
| CN1802684A (zh) | 电泳显示单元 | |
| JP2005115287A (ja) | 表示装置の駆動回路およびその駆動方法 | |
| US20110115768A1 (en) | Method of driving electro-optical device, electro-optical device, and electronic apparatus | |
| US11373579B2 (en) | Display device | |
| CN116564207B (zh) | 显示面板的驱动方法和显示装置 | |
| KR100489279B1 (ko) | 플라즈마 디스플레이 패널의 구동방법 및 장치 | |
| JP4595300B2 (ja) | 電気光学装置および電子機器 | |
| CN120183338A (zh) | 栅极驱动电路以及包括该栅极驱动电路的显示装置 | |
| JP2003255904A (ja) | 表示装置及び表示用駆動回路 | |
| CN111354292B (zh) | 像素驱动方法及装置、电子设备、存储介质 | |
| JP4506355B2 (ja) | 電源回路、駆動装置、電気光学装置、電子機器及び駆動電圧供給方法 | |
| JPH1145073A (ja) | 半導体集積回路及び液晶表示システム | |
| US20250329292A1 (en) | Display device and electronic apparatus including the same | |
| US6919876B1 (en) | Driving method and driving device for a display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040416 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050613 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050803 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060113 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060126 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20060310 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080910 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |