JP2003187204A - 非接触ｉｃカード及びカード装置 - Google Patents

Abstract

(57)【要約】 【解決手段】 非接触ＩＣカード２Ａは、ＣＰＵ、ＲＯ
Ｍ、ＲＡＭ等からなる制御部２４Ａを有し、受信回路２
２に接続された１ビットのフリップ・フロップ（Ｆ／
Ｆ）２７をさらに備える。制御部２４Ａのプログラムに
より、受信データを１ビットずつ受信し、スタートフラ
グのビットパターンを検出できたときにＵＡＲＴ２３を
受信可能にする。 【効果】 スタートフラグを確実に検出でき、ひいては
通信エラーレートを下げ、通信信頼性を向上できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、通信媒体として
電波を使用した非接触ＩＣカード及びカード装置に関す
るものである。

【０００２】

【従来の技術】従来の非接触ＩＣカード及びカードリー
ダライタの構成について図１９及び図２０を参照しなが
ら説明する。図１９は、従来の非接触ＩＣカード及びカ
ードリーダライタからなるカード装置の構成を示すブロ
ック図である。また、図２０は、従来のカードリーダラ
イタの受信回路を示す図である。

【０００３】図１９において、カードリーダライタ１
は、ホストコンピュータ（ＨＯＳＴ）に接続されホスト
コンピュータとのコミュニケーションを行う入出力回路
１１と、全体の制御やデータの処理を行う制御部１２
と、シリアルデータをパラレルデータへまたはその逆の
変換を行うＵＡＲＴ１３と、このＵＡＲＴ１３から送ら
れてくるシリアルデータのデジタル信号を変調して電気
信号へ変換する送信回路１４と、電気信号を電波として
送信する送信アンテナ１５と、受信した電波を電気信号
へ変換する受信アンテナ１６と、電気信号を復調してデ
ジタル信号へ変換する受信回路１７と、上記各部に例え
ば５Ｖ電源を供給する電源回路１８とを備える。なお、
制御部１２はＣＰＵ、ＲＯＭ、ＲＡＭ等から構成されて
いる。

【０００４】また、図１９において、非接触ＩＣカード
２は、受信した電波を電気信号へ変換したり、その逆を
行う送受信アンテナ２１と、電気信号を復調してデジタ
ル信号へ変換する受信回路２２と、シリアルデータをパ
ラレルデータへまたはその逆の変換を行うＵＡＲＴ２３
と、全体の制御やデータの処理を行う制御部２４と、Ｕ
ＡＲＴ２３から送られてくるシリアルデータのデジタル
信号を変調して電気信号へ変換する送信回路２５と、バ
ッテリーなどの電源回路２６とを備える。なお、制御部
１２はＣＰＵ、ＲＯＭ、ＲＡＭ等から構成されている。

【０００５】図２０において、受信回路１７は、受信ア
ンテナ１６に接続された受信バッファ１７１と、ＡＧＣ
（オートゲインコントロール）１７２と、復調部１７３
とを備える。

【０００６】つぎに、従来の非接触ＩＣカード及びカー
ドリーダライタの動作について図２１、図２２、図２３
及び図２４を参照しながら説明する。図２１及び図２２
は、カードリーダライタから非接触ＩＣカードへ送られ
る信号の形態を示す図である。また、図２３及び図２４
は、非接触ＩＣカードの動作を示すフローチャートであ
る。

【０００７】基本的な動作は、カードリーダライタ１か
ら非接触ＩＣカード２へコマンドを送り、非接触ＩＣカ
ード２はそのコマンドを実行して結果をカードリーダラ
イタへ送り返す。カードリーダライタ１から非接触ＩＣ
カード２へ送られる信号は、図２１（ａ）に示すよう
に、まずトリガ信号を送り、２ビットの間隔の後、スタ
ートフラグ、つづいて図２２に示すデータが送られる。

【０００８】１フレームのデータ構成は、図２２に示す
ように、１ビットのスタートビットと、８ビットのデー
タと、１ビットのパリティビットと、２ビットのストッ
プビットとからなる。なお、上記スタートフラグは、１
フレーム中の８ビットのデータが所定のビットパターン
を有する１フレームのデータである。

【０００９】非接触ＩＣカード２は、まず、図２１
（ａ）に示すトリガ信号を受信すると、スリープ状態か
ら動作状態になり受信許可とする（図２３のステップ３
０〜３２）。次に、同図（ａ）に示すスタートフラグを
受信すると図２２に示すデータブロックの受信を開始す
る（ステップ３３〜３４）。そして、コマンドの実行結
果の返信等の処理終了後、スリープ状態へ移行する（ス
テップ３５）。

【００１０】非接触ＩＣカード２のＵＡＲＴ２３のデー
タ受信は、１ビットのスタートビットを検出して開始さ
れ、以降の８ビットをデータとして受信する（図２４の
ステップ４０）。２ビットのストップビットはデータ間
の切れ目であり、これが検出できないとフレーミングエ
ラーとし、今回受信したデータは取り込まずに次のスタ
ートビット（図２２に示すように、ＨからＬへ変化した
１ビット）を検出すると、つまり同期がとれるまで待っ
てステップ４０へ戻る（ステップ４１〜４２）。フレー
ミングエラーが起こらない場合には、次のデータを受信
する（ステップ４３）。

【００１１】つまり、スタートビットを正常に検出でき
なかった場合、フレーミングエラーが起こるまで、正常
に、次のスタートビットを検出できない可能性が高い。

【００１２】図２１（ａ）に示すように、トリガ信号を
受信してから特定のビットパターンを有するデータブロ
ックであるスタートフラグを受信する。非接触ＩＣカー
ド２内では、トリガ信号終了まで待って受信許可にする
ので、トリガ信号が正常に受信できればスタートフラグ
は確実に受信できる。

【００１３】しかし、図２１（ｂ）に示す点線のよう
に、トリガ信号が抜けてトリガ信号がうまく受信できな
かった場合（例えば、非接触ＩＣカード２とカードリー
ダライタ１の間が通信可能のぎりぎりの距離の場合）で
も、非接触ＩＣカード２は起動し、受信許可にしてしま
うため、Ａの部分をスタートフラグ中のスタートビット
と間違って受信する。そして、ＵＡＲＴ２３は８ビット
単位でデータ処理を行いので、その後のスタートフラグ
を正常に受信することができず、データブロック全体を
読みとばしてしまう。

【００１４】つづいて、カードリーダライタ１の受信回
路１７の動作について説明する。カードリータライタ１
と非接触ＩＣカード２間の距離で電波の強さが大きく変
化するので、受信回路１７は、ゲインを調整する必要が
あり、ＡＧＣ１７２を内蔵している。ところが、このＡ
ＧＣ１７２は、一度ゲインが低くなると、元のゲインに
戻るまでに時間が必要である。カードリーダライタ１
は、周波数が同じ送信アンテナ１５と受信アンテナ１６
をもっているため、自身の受信アンテナ１６で自身の送
信した電波（大変強い）を受信してしまい、送信してか
らしばらくの間、ゲインが低下してしまう。その結果と
して、非接触ＩＣカード２との通信距離が短くなってし
まう。

【００１５】

【発明が解決しようとする課題】上述したような従来の
カードリーダライタでは、送信と受信の周波数が同じで
あるため、送信電波を受信アンテナ１６で受信してしま
う。そして、この強い電波のために受信回路１７のＡＧ
Ｃ１７２のゲインが下がり、そのために受信感度が下が
り、通信距離が短くなり、ひいては通信エラーレートを
上げ、通信信頼性をそこなうという問題点があった。

【００１６】この発明は、前述した問題点を解決するた
めになされたもので、受信回路の受信感度の回復を待っ
て、あるいは受信感度の低下を防いで通信距離を延ばす
ことができる非接触ＩＣカード及びカード装置を得るこ
とを目的とする。

【００１７】

【課題を解決するための手段】この発明の請求項１に係
る非接触ＩＣカードは、カードリーダライタによる電波
の送信が終了してから前記カードリーダライタのＡＧＣ
の感度が回復するまでの時間が経過してから応答信号を
返信する制御部を備えたものである。

【００１８】この発明の請求項２に係るカード装置は、
カードリーダライタによる電波の送信が終了してから前
記カードリーダライタのＡＧＣの感度が回復するまでの
時間が経過してから応答信号を返信する第１の制御部を
有する非接触ＩＣカードと、直列共振回路からなる送信
アンテナ、及びトリガ信号とスタートフラグの間にダミ
ーデータを挿入する第２の制御部を有するカードリーダ
ライタとを備えたものである。

【００１９】

【発明の実施の形態】実施の形態１．この発明の実施の
形態１に係る非接触ＩＣカードの構成について図１を参
照しながら説明する。図１は、この発明の実施の形態１
に係る非接触ＩＣカード２Ａの構成を示すブロック図で
あり、送受信アンテナ２１〜ＵＡＲＴ２３、送信回路２
５及び電源回路２６は上述した従来の非接触ＩＣカード
２のものと同じである。なお、各図中、同一符号は同一
又は相当部分を示す。

【００２０】図１において、非接触ＩＣカード２Ａは、
ＣＰＵ、ＲＯＭ、ＲＡＭ等からなり、従来の制御部２４
とは機能が異なる制御部２４Ａを有し、受信回路２２に
接続された１ビットのフリップ・フロップ（Ｆ／Ｆ）２
７をさらに備える。

【００２１】つぎに、この実施の形態１に係る非接触Ｉ
Ｃカード２Ａの動作について図２及び図３を参照しなが
ら説明する。図２は、この実施の形態１に係る非接触Ｉ
Ｃカード２Ａが受信する信号を示す図である。また、図
３は、この実施の形態１に係る非接触ＩＣカード２Ａの
制御部２４Ａの動作を示すフローチャートである。

【００２２】図１に示すように、受信回路２２から送ら
れてくる受信データをＵＡＲＴ２３に送る前に制御部２
４Ａでモニタできるように、非接触ＩＣカード２ＡはＦ
／Ｆ２７を有する。そして、制御部２４Ａのプログラム
により、受信データを１ビットずつ受信し、スタートフ
ラグのビットパターンを検出できたときにＵＡＲＴ２３
を受信可能にする。そうすればトリガ信号にぬけがあっ
ても、スタートフラグを検出することができる。

【００２３】制御部２４Ａは、Ｆ／Ｆ２７から１ビット
ずつ受信し、１ビットごとに、受信したビット列をスタ
ートフラグのビットパターンと比較する（図３のステッ
プ５０〜５２）。例えば、図２に示すように、スタート
フラグが１６進数の「５Ａ」（以下、「５Ａ_Ｈ」と表現
する。）場合、前後のスタートビットとパリティビット
を含め「００１０１１０１００」のパターンを探す。ス
タートフラグを検出したときには、ＵＡＲＴ２３を受信
許可とし、データ受信を開始する（ステップ５３〜５
４）。

【００２４】すなわち、この実施の形態１に係る非接触
ＩＣカード２Ａは、ＵＡＲＴ２３が８ビットまとめて受
信するので、受信データの状態を制御部３４Ａのプログ
ラムでモニタできるＦ／Ｆ２７を設けたものである。ト
リガ信号も受信データと同じラインで入ってくるため、
ＵＡＲＴ２３はデータかトリガかを区別することができ
ない。しかし、Ｆ／Ｆ２７と制御部２４Ａは、１ビット
ずつモニタし、結果的には両者を区別できることにな
る。制御部２４Ａは、スタートフラグのビットパターン
が、例えば５Ａ_Ｈの場合、トリガ信号で起動してから１
ビットずつ受信を開始し、５Ａ_Ｈのパターンを検出して
からＵＡＲＴ２３を受信許可にしている。したがって、
スタートフラグを確実に検出でき、ひいては通信エラー
レートを下げ、通信信頼性を向上できる。

【００２５】実施の形態２．この発明の実施の形態２に
係る非接触ＩＣカードについて図４、図５及び図６を参
照しながら説明する。図４は、この発明の実施の形態２
に係る非接触ＩＣカード２Ｂの構成を示すブロック図で
あり、送受信アンテナ２１〜ＵＡＲＴ２３、送信回路２
５及び電源回路２６は上述した従来の非接触ＩＣカード
２のものと同じである。また、図５は、この実施の形態
２に係る非接触ＩＣカード２Ｂの動作を説明するため
の、カードリーダライタ１の受信回路１７のＡＧＣ１７
２の感度特性を示す図である。さらに、図６は、この実
施の形態２に係る非接触ＩＣカード２Ｂの制御部２４Ｂ
の動作を示すフローチャートである。

【００２６】図４において、非接触ＩＣカード２Ｂは、
ＣＰＵ、ＲＯＭ、ＲＡＭ等からなり、従来の制御部２４
とは機能が異なる制御部２４Ｂを備える。

【００２７】周波数が同一の送信と受信のアンテナ１５
及び１６をもっていれば、送信アンテナ１５で送信した
電波を自身の受信アンテナ１６で受信してしまうことに
なる。カードリーダライタ１は、受信距離を長くするた
めに、受信回路１７にＡＧＣ１７２を備え、受信感度を
調整している。ところが、ＡＧＣ１７２は、一度感度が
下がると回復するのに時間がかかるため、カードリーダ
ライタ１が送信する強い電波をカードリーダライタ１自
身が受信すると、非接触ＩＣカードが応答するまでに感
度が回復しない。

【００２８】そこで、図５に示すように、カードリーダ
ライタ（Ｒ／Ｗ）１のＡＧＣ１７２の受信感度が回復し
てから非接触ＩＣカード２Ｂが応答するように、非接触
ＩＣカード２Ｂに応答待ち時間を設けた。その結果、カ
ードリーダライタ１と非接触ＩＣカード２Ｂの通信距離
の低下を防ぐことができ、ひいては通信エラーレートを
下げ、通信信頼性を向上できる。

【００２９】すなわち、図６に示すように、ステップ６
５において、非接触ＩＣカード２Ｂの制御部２４Ｂは、
カードリーダライタ１からのデータブロック受信後、応
答待ち時間、例えば数ｍｓ待ち、応答を返す。なお、他
の処理（ステップ６０〜６４、６６）は、図２３の処理
と同様である。

【００３０】実施の形態３．この発明の実施の形態３に
係るカードリーダライタについて図７及び図８を参照し
ながら説明する。図７は、この発明の実施の形態３に係
るカードリーダライタ１Ａの構成を示すブロック図であ
り、入出力回路１１、及びＵＡＲＴ１３〜電源回路１８
は上述した従来のカードリーダライタ１のものと同じで
ある。また、図８は、この実施の形態３に係るカードリ
ーダライタ１Ａから非接触ＩＣカード２へ送信される信
号を示す図である。

【００３１】図７において、カードリーダライタ１Ａ
は、ＣＰＵ、ＲＯＭ、ＲＡＭ等からなり、従来の制御部
１２とは機能が異なる制御部１２Ａを備える。

【００３２】図８に示すように、カードリーダライタ１
Ａの制御部１２Ａは、送信の際、トリガ信号とスタート
フラグの間に１バイトの００_Ｈを入れる。すなわち、ト
リガ信号の後、１フレーム中の８ビットのデータ部分が
「００_Ｈ」のデータ、その後、１フレーム中の８ビット
のデータ部分が例えば「５Ａ_Ｈ」のスタートフラグ、そ
の後、通常のデータが続くように、データを送信する。

【００３３】図２１（ｂ）に示すように、非接触ＩＣカ
ード２は、トリガ信号のＡの部分をスタートビットとし
て誤って検出してしまっても次に００_Ｈがくるので、フ
レーミングエラーを起こし、次のスタートフラグを正常
に受信することができ、ひいては通信エラーレートを下
げ、通信信頼性を向上できる。

【００３４】実施の形態４．この発明の実施の形態４に
係るカードリーダライタについて図９及び図１０を参照
しながら説明する。図９は、この発明の実施の形態４に
係るカードリーダライタ１Ｂの構成を示すブロック図で
あり、入出力回路１１、及びＵＡＲＴ１３〜電源回路１
８は上述した従来のカードリーダライタ１のものと同じ
である。また、図１０は、この実施の形態４に係るカー
ドリーダライタ１Ｂから非接触ＩＣカード２へ送信され
る信号を示す図である。

【００３５】図９において、カードリーダライタ１Ｂ
は、ＣＰＵ、ＲＯＭ、ＲＡＭ等からなり、従来の制御部
１２とは機能が異なる制御部１２Ｂを備える。

【００３６】図１０に示すように、カードリーダライタ
１Ｂの制御部１２Ｂは、トリガ信号とスタートフラグの
送信の間に１フレーム（１２ビット）以上の間隔をと
る。すなわち、トリガ信号の後、例えばタイマーにより
１フレーム相当の時間だけ待ち、その後、１フレーム中
の８ビットのデータ部分が例えば「５Ａ_Ｈ」のスタート
フラグ、その後、通常のデータが続くように、データを
送信する。

【００３７】非接触ＩＣカード２は、受信する際、図２
１（ｂ）に示すように、トリガ信号にぬけがある場合、
トリガ受信後すぐに受信許可になっても、トリガ信号の
ぬけでトリガ信号終了となる。そして、次のＡの部分を
スタートビットとして検出し、なにか１バイトのデータ
を受信するが、スタートフラグと一致する可能性は極め
て少ないためその１バイトは読み飛ばされ、次のスター
トフラグを正常に受信することができ、ひいては通信エ
ラーレートを下げ、通信信頼性を向上できる。

【００３８】実施の形態５．この発明の実施の形態５に
係るカードリーダライタについて図１１を参照しながら
説明する。図１１は、この発明の実施の形態５に係るカ
ードリーダライタ１Ｃの構成を示すブロック図であり、
入出力回路１１、及びＵＡＲＴ１３〜電源回路１８は上
述した従来のカードリーダライタ１のものと同じであ
る。

【００３９】図１１において、カードリーダライタ１Ｃ
は、ＣＰＵ、ＲＯＭ、ＲＡＭ等からなり、従来の制御部
１２とは機能が異なる制御部１２Ｃを有し、アナログス
イッチ（例えば、Ｍ７４ＨＣ４０６６）又はリレーから
なるスイッチ回路１９をさらに備える。

【００４０】カードリーダライタ１Ｃは、受信距離を長
くするために、受信回路１７にＡＧＣ１７２を備え、受
信感度を調整している。ところが、ＡＧＣ１７２は、一
度感度が下がると回復するのに時間がかかるため、カー
ドリーダライタ１Ｃが送信する強い電波をカードリーダ
ライタ１Ｃ自身が受信すると、非接触ＩＣカード２が応
答するまでに感度が回復しない。

【００４１】そこで、図１１に示すように、受信アンテ
ナ１６と受信回路１７の間にスイッチ回路１９を設け、
制御部１２Ｃは、送信中を知らせる送信ステータス信号
によりスイッチ回路１９をＯＦＦにする。その結果、送
信中は受信アンテナ１６と受信回路１７が切り離され、
受信回路１７は動作しない。したがって、ＡＧＣ１７２
の感度は下がらず、カードリーダライタ１Ｃと非接触Ｉ
Ｃカード２の通信距離の低下を防ぐことができ、ひいて
は通信エラーレートを下げ、通信信頼性を向上できる。

【００４２】実施の形態６．この発明の実施の形態６に
係るカードリーダライタについて図１２、図１３及び図
１４を参照しながら説明する。図１２は、この発明の実
施の形態６に係るカードリーダライタ１Ｄの構成を示す
ブロック図であり、入出力回路１１、及びＵＡＲＴ１３
〜電源回路１８は上述した従来のカードリーダライタ１
のものと同じである。また、図１３は、この実施の形態
６に係るカードリーダライタ１Ｄのスイッチ回路の構成
を示す図である。さらに、図１４は、この実施の形態６
に係るカードリーダライタ１Ｄの制御部の動作を示す図
である。

【００４３】図１２において、カードリーダライタ１Ｄ
は、ＣＰＵ、ＲＯＭ、ＲＡＭ等からなり、従来の制御部
１２とは機能が異なる制御部１２Ｄを有し、アナログス
イッチ（例えば、Ｍ７４ＨＣ４０６６）等からなるスイ
ッチ回路１９Ａをさらに備える。

【００４４】図１３において、スイッチ回路１９Ａは、
ショットキーダイオード１９１及び１９２と、抵抗１９
３と、制御部１２Ｄのコントロール信号ＡによりＯＮ、
ＯＦＦするアナログスイッチ１９４と、制御部１２Ｄの
コントロール信号ＢによりＯＮ、ＯＦＦするアナログス
イッチ１９５と、制御部１２Ｄのコントロール信号Ｃに
よりＯＮ、ＯＦＦするアナログスイッチ１９６とを備え
る。

【００４５】アナログスイッチ１９４〜１９６は、コン
トロール信号Ａ、Ｂ、Ｃが“Ｈ”のときＯＮ、“Ｌ”の
ときＯＦＦするものである。ただし、完全にＯＦＦする
のではなく、ＯＮの時は例えば４５Ω、ＯＦＦの時は例
えば１０９Ωになる。したがって、アナログスイッチ１
９４だけでは完全に受信アンテナ１６と受信回路１７を
切断できないため、アナログスイッチ１９５、１９６や
抵抗１９３、ショットキーダイオード１９１、１９２な
どを組み合わせている。ショットキーダイオード１９
１、１９２は、受信アンテナ１６で受信した信号をクラ
ンプするためのもので、ショットキーダイオード１９
１、１９２の順電圧（Ｖ_Ｆ）以上の振幅になるとそれ以
上の電圧をカットし、結果的に受信信号を順電圧Ｖ_Ｆ以
上の振幅にしない。

【００４６】制御部１２Ｄは、送信時は、コントロール
信号Ａを“Ｌ”にしてアナログスイッチ１９４をＯＦＦ
にし、かつコントロール信号Ｂ及びＣを“Ｈ”にしてア
ナログスイッチ１９５及び１９６をＯＮにする。受信時
は、コントロール信号Ａを“Ｈ”にしてアナログスイッ
チ１９４をＯＮにし、かつコントロール信号Ｂ及びＣを
“Ｌ”にしてアナログスイッチ１９５及び１９６をＯＦ
Ｆにする。

【００４７】抵抗１９３は、アナログスイッチ１９５が
ＯＮのとき受信アンテナ１６から入ってくる電気信号
を、アナログスイッチ１９５のＯＮ抵抗（４５Ω）とで
分圧し、Ｐ１の点の電圧を下げることを目的として挿入
されている。例えば、抵抗１９３が２００Ωで、アナロ
グスイッチ１９５のＯＮ抵抗が４５Ωであれば、受信ア
ンテナ１６からの信号が３００ｍＶのとき、点Ｐ１の電
圧は５５ｍＶとなる。

【００４８】その後、アナログスイッチ１９４（ＯＦＦ
抵抗１０９Ω）と１９６（ＯＮ抵抗４５Ω）により、受
信回路１７に入力される電圧は、ほとんど０に近い値に
なる。抵抗成分だけで考えるとアナログスイッチ１９４
及び１９６の２つだけで十分だと思われるが、実際に
は、アナログスイッチ１９４の入力、出力が容量結合す
ることが考えられるため、点Ｐ１で電圧を下げておく必
要がある。

【００４９】受信する場合は、アナログスイッチ１９４
をＯＮ、アナログスイッチ１９５及び１９６をＯＦＦに
して行う。受信アンテナ１６と受信回路１７の間には、
直列に抵抗１９３がつながることになるが、分圧されな
いので、受信アンテナ１６からの受信電圧は、そのまま
受信回路１７に伝わる。

【００５０】また、アナログスイッチ１９４とアナログ
スイッチ１９５及び１９６のスイッチングのタイミング
は、図１４に示すように、タイムラグを設けた方が、ス
イッチングの際の受信回路１７への影響が少ないことが
分かっている。アナログスイッチ１９４がＯＮする際の
スイッチングノイズが受信回路１７に伝わってしまうた
め、アナログスイッチ１９５及び１９６をＯＮしてお
き、受信回路１７に伝わらないようにする。

【００５１】アナログスイッチ１９４〜１９６は、デジ
タル回路で動作しているため、動作時にデジタルノイズ
が発生する。受信アンテナ１６の信号が＋、−にふれる
ので、通常、アナログスイッチ１９４〜１９６の電源は
±電源と使用しなければならないが、このスイッチ回路
１９Ａならあまり一側に大きくふれないので、一つの電
源（例えば、５Ｖ単一電源）でスイッチングできる。つ
まり、上記実施の形態５と同様の効果を奏するととも
に、カードリーダライタ１Ｄの電源（電源回路１８）を
１つにすることができ、安価に構成することができる。

【００５２】実施の形態７．この発明の実施の形態７に
係るカードリーダライタについて図１５を参照しながら
説明する。図１５は、この発明の実施の形態７に係るカ
ードリーダライタ１Ｅの構成を示すブロック図であり、
入出力回路１１、及びＵＡＲＴ１３〜送信アンテナ１
５、受信回路１７及び電源回路１８は上述した従来のカ
ードリーダライタ１のものと同じである。

【００５３】図１５において、カードリーダライタ１Ｅ
は、ＣＰＵ、ＲＯＭ、ＲＡＭ等からなり、従来の制御部
１２とは機能が異なる制御部１２Ｅを備え、またアナロ
グスイッチ又はリレーからなるスイッチ回路１６１を有
する受信アンテナ１６Ａを備える。

【００５４】送信中は受信アンテナが共振しないよう
に、受信アンテナ１６Ａは、アナログスイッチ又はリレ
ーからなるスイッチ回路１６１を内蔵し、制御部１２Ｅ
からの送信ステータス信号でスイッチ回路１６１を制御
できるようにしたものである。

【００５５】制御部１２Ｅは、送信中は、スイッチ回路
１６１をＯＮして受信アンテナ１６Ａが共振しないよう
にし、受信時は、スイッチ回路１６１をＯＦＦして電波
を受信する。その結果、送信アンテナ１５と受信アンテ
ナ１６Ａの干渉を防ぎ、ひいては通信エラーレートを下
げ、通信信頼性を向上できる。

【００５６】実施の形態８．この発明の実施の形態８に
係るカードリーダライタについて図１６及び図１７を参
照しながら説明する。図１６は、この発明の実施の形態
８に係るカードリーダライタ１Ｆの構成を示すブロック
図であり、入出力回路１１、ＵＡＲＴ１３、送信回路１
４、及び受信アンテナ１６〜電源回路１８は上述した従
来のカードリーダライタ１のものと同じである。また、
図１７は、この実施の形態８に係るカードリーダライタ
１Ｆの受信信号の波形を示す図である。

【００５７】図１６において、カードリーダライタ１Ｆ
は、ＣＰＵ、ＲＯＭ、ＲＡＭ等からなり、従来の制御部
１２とは機能が異なる制御部１２Ｆを備え、またアナロ
グスイッチ又はリレーからなるスイッチ回路１５１を有
する送信アンテナ１５Ａを備える。

【００５８】送信アンテナ１５Ａと受信アンテナ１６の
両方が、並列共振回路で構成されているカードリーダラ
イタ１Ｅは、受信を行う際に、送信アンテナ１５Ａも電
波を受信する。そのため、両方のアンテナが共振し、共
振周波数の僅かなずれから、位相がずれ、受信アンテナ
１６は、図１７（ｃ）に示すように、送信アンテナ１５
Ａと受信アンテナ１６の合成した波形を受信する。した
がって、同図（ｃ）の矢印で示すように、受信波形が歪
んでしまい、受信アンテナ１６は正常な受信波形が得ら
れなくなってしまう。

【００５９】そこで、カードリーダライタ１Ｆの制御部
１２Ｆは、受信中は受信ステータス信号によりスイッチ
回路１５１をＯＮにして、送信アンテナ１５Ａの共振を
ふせぎ、図１７（ｂ）に示すように、波形が歪まない信
号を受信し、また送信時はスイッチ回路１５１をＯＦＦ
するようにする。なお、図１７（ａ）は、非接触ＩＣカ
ード２からの信号波形である。したがって、送信アンテ
ナ１５と受信アンテナ１６Ａの干渉を防ぎ、ひいては通
信エラーレートを下げ、通信信頼性を向上できる。

【００６０】実施の形態９．この発明の実施の形態９に
係るカードリーダライタについて図１８を参照しながら
説明する。図１８は、この発明の実施の形態９に係るカ
ードリーダライタ１Ｇの構成を示すブロック図であり、
入出力回路１１〜送信回路１４、及び受信アンテナ１６
〜電源回路１８は上述した従来のカードリーダライタ１
のものと同じである。

【００６１】図１８において、カードリーダライタ１Ｇ
は、直列共振回路で構成された送信アンテナ１５Ｂを備
える。

【００６２】送信アンテナ１５Ｂを直列共振回路で構成
すれば、並列共振回路のように、ループになっていない
ので、電波を受信しない。したがって、受信アンテナ１
６の受信波形に影響を与えず、ひいては通信エラーレー
トを下げ、通信信頼性を向上できる。

【００６３】送信アンテナ１５Ｂに、直列共振回路か並
列共振回路を用いる場合、前者の方が後者よりドライブ
時の電流が大きいため、直列共振回路を使用する場合は
カードリーダライタ１Ｇの電源回路１８の容量を大きく
する必要がある。ただし、直列共振回路は、低い電圧で
もドライブできるので、電源は並列共振回路のように２
電源にする必要はない（直列共振の場合、電圧はＱで決
まる。）。

【００６４】実施の形態１０．実施の形態７と、実施の
形態８又は実施の形態９とを組み合わせることにより、
受信距離を延長することができ、受信アンテナに対する
送信アンテナの影響を解消でき、ひいては通信エラーレ
ートを下げ、通信信頼性を向上できるカードリーダライ
タを得ることが可能である。

【００６５】実施の形態１１．実施の形態３又は実施の
形態４と、実施の形態５又は実施の形態６と、実施の形
態８又は実施の形態９とを組合わせることにより、送信
信号の形態を変え、また、送信時の受信回路に対する影
響を解消し、さらに、受信アンテナに対する送信アンテ
ナの影響を解消することができるカードリーダライタを
得ることが可能である。また、非接触ＩＣカード側で
は、スタートフラグをより確実に受信できる。したがっ
て、通信エラーレートを下げ、通信信頼性を向上できる
カードリーダライタ及び非接触ＩＣカードを得ることが
可能である。

【００６６】実施の形態１２．実施の形態１又は実施の
形態２の非接触ＩＣカードと、実施の形態１１のカード
リーダライタとを組み合わせることにより、通信エラー
レートを下げ、通信信頼性を向上できるカード装置（カ
ードシステム）を得ることが可能である。

【００６７】

【発明の効果】この発明の請求項１に係る非接触ＩＣカ
ードは、以上説明したとおり、カードリーダライタによ
る電波の送信が終了してから前記カードリーダライタの
ＡＧＣの感度が回復するまでの時間が経過してから応答
信号を返信する制御部を備えたので、通信距離を延ばす
ことができ、ひいては通信エラーレートを下げ、通信信
頼性を向上することができるという効果を奏する。

【００６８】この発明の請求項２に係るカード装置は、
以上説明したとおり、カードリーダライタによる電波の
送信が終了してから前記カードリーダライタのＡＧＣの
感度が回復するまでの時間が経過してから応答信号を返
信する第１の制御部を有する非接触ＩＣカードと、直列
共振回路からなる送信アンテナ、及びトリガ信号とスタ
ートフラグの間にダミーデータを挿入する第２の制御部
を有するカードリーダライタとを備えたので、非接触Ｉ
Ｃカード側ではスタートフラグを確実に受信でき、カー
ドリーダライタ側ではＡＧＣの受信感度の低下を防ぎ、
通信距離を延ばすことができ、送信アンテナと受信アン
テナの干渉を防ぐことができ、ひいては通信エラーレー
トを下げ、通信信頼性を向上することができるという効
果を奏する。

【図面の簡単な説明】

【図１】 この発明の実施の形態１に係る非接触ＩＣカ
ードの構成を示すブロック図である。

【図２】 この発明の実施の形態１に係る非接触ＩＣカ
ードが受信する信号形態を示す図である。

【図３】 この発明の実施の形態１に係る非接触ＩＣカ
ードの動作を示すフローチャートである。

【図４】 この発明の実施の形態２に係る非接触ＩＣカ
ードの構成を示すブロック図である。

【図５】 この発明の実施の形態２に係る非接触ＩＣカ
ードの動作を説明するための、カードリーダライタの動
作を示す図である。

【図６】 この発明の実施の形態２に係る非接触ＩＣカ
ードの動作を示すフローチャートである。

【図７】 この発明の実施の形態３に係るカードリーダ
ライタの構成を示すブロック図である。

【図８】 この発明の実施の形態３に係るカードリーダ
ライタが送信する信号形態を示す図である。

【図９】 この発明の実施の形態４に係るカードリーダ
ライタの構成を示すブロック図である。

【図１０】 この発明の実施の形態４に係るカードリー
ダライタが送信する信号形態を示す図である。

【図１１】 この発明の実施の形態５に係るカードリー
ダライタの構成を示すブロック図である。

【図１２】 この発明の実施の形態６に係るカードリー
ダライタの構成を示すブロック図である。

【図１３】 この発明の実施の形態６に係るカードリー
ダライタのスイッチ回路の構成を示す図である。

【図１４】 この発明の実施の形態６に係るカードリー
ダライタの動作を示す図である。

【図１５】 この発明の実施の形態７に係るカードリー
ダライタの構成を示すブロック図である。

【図１６】 この発明の実施の形態８に係るカードリー
ダライタの構成を示すブロック図である。

【図１７】 この発明の実施の形態８に係るカードリー
ダライタの動作を示す図である。

【図１８】 この発明の実施の形態９に係るカードリー
ダライタの構成を示すブロック図である。

【図１９】 従来の非接触ＩＣカードとカードリーダラ
イタからなるカード装置の構成を示すブロック図であ
る。

【図２０】 従来のカードリーダライタの受信回路の構
成を示す図である。

【図２１】 従来のカードリーダライタから非接触ＩＣ
カードへの送信信号の形態を示す図である。

【図２２】 従来のカードリーダライタから非接触ＩＣ
カードへの送信信号の形態を示す図である。

【図２３】 従来の非接触ＩＣカードの動作を示すフロ
ーチャートである。

【図２４】 従来の非接触ＩＣカードの動作を示すフロ
ーチャートである。

【符号の説明】

１Ａ、１Ｂ、１Ｃ カードリーダライタ、１Ｄ、１Ｅ、
１Ｆ カードリーダライタ、１Ｇ カードリーダライ
タ、２Ａ、２Ｂ 非接触ＩＣカード、１１ 入出力回
路、１２Ａ、１２Ｂ、１２Ｃ 制御部、１２Ｄ、１２
Ｅ、１２Ｆ 制御部、１３ ＵＡＲＴ、１４ 送信回
路、１５、１５Ａ、１５Ｂ 送信アンテナ、１６、１６
Ａ 受信アンテナ、１７ 受信回路、１８ 電源回路、
１９、１９Ａ スイッチ回路、２１ 送受信アンテナ、
２２ 受信回路、２３ ＵＡＲＴ、２４Ａ、２４Ｂ 制
御部、２５ 送信回路、２６ 電源回路、２７ Ｆ／
Ｆ。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤岡 宗三 兵庫県伊丹市中央３丁目１番17号 三菱電 機システムエル・エス・アイ・デザイン株 式会社内 Ｆターム(参考） 2C005 MA35 NA08 SA30 TA22 5B035 BB09 CA12 CA22 CA23 5B058 CA15 CA22 CA23 KA01 KA04

Claims (2)

【特許請求の範囲】
1. 【請求項１】 受信した電波を電気信号へ変換しその逆
   を行う送受信アンテナと、受信電気信号を復調してデジ
   タル信号へ変換する受信回路と、 前記デジタル信号のシリアルデータをパラレルデータへ
   変換しその逆を行うＵＡＲＴと、 前記ＵＡＲＴからのシリアルデータのデジタル信号を変
   調して送信電気信号へ変換する送信回路と、 全体の制御を行う制御部とを備える非接触ＩＣカードに
   おいて、 前記制御部は、カードリーダライタによる電波の送信が
   終了してから前記カードリーダライタのＡＧＣの感度が
   回復するまでの時間が経過してから応答信号を返信する
   ことを特徴とする非接触ＩＣカード。
2. 【請求項２】 受信した電波を電気信号へ変換しその逆
   を行う送受信アンテナ、受信電気信号を復調してデジタ
   ル信号へ変換する第１の受信回路、前記デジタル信号の
   シリアルデータをパラレルデータへ変換しその逆を行う
   第１のＵＡＲＴ、前記第１のＵＡＲＴからのシリアルデ
   ータのデジタル信号を変調して送信電気信号へ変換する
   第１の送信回路、及び所定の時間が経過してから応答信
   号を返信する第１の制御部を有する非接触ＩＣカード、 並びにシリアルデータをパラレルデータへ変換しその逆
   の変換を行う第２のＵＡＲＴ、前記第２のＵＡＲＴから
   のシリアルデータのデジタル信号を変調して送信電気信
   号へ変換する第２の送信回路、前記送信電気信号を電波
   として送信する直列共振回路からなる送信アンテナ、受
   信した電波を受信電気信号へ変換する受信アンテナ、前
   記受信電気信号を復調してデジタル信号へ変換する第２
   の受信回路、及び前記トリガ信号と前記スタートフラグ
   の間にダミーデータを挿入する第２の制御部を有するカ
   ードリーダライタを備え、 前記所定の時間は、前記カードリーダライタによる電波
   の送信が終了してから前記カードリーダライタのＡＧＣ
   の感度が回復するまでの時間であることを特徴とするカ
   ード装置。