JP2003188332A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003188332A
JP2003188332A JP2001382035A JP2001382035A JP2003188332A JP 2003188332 A JP2003188332 A JP 2003188332A JP 2001382035 A JP2001382035 A JP 2001382035A JP 2001382035 A JP2001382035 A JP 2001382035A JP 2003188332 A JP2003188332 A JP 2003188332A
Authority
JP
Japan
Prior art keywords
tab
lead
semiconductor chip
lead frame
sealing portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001382035A
Other languages
English (en)
Inventor
Yoshihiko Shimanuki
好彦 嶋貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP2001382035A priority Critical patent/JP2003188332A/ja
Publication of JP2003188332A publication Critical patent/JP2003188332A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 製造コストの低減化を図る。 【解決手段】 タブ1bとこのタブ1bから外側に延在
する吊りリード1eと複数のリードとを有しており、か
つタブ下げ加工が施されたリードフレーム1を準備し、
リードフレーム1のタブ1bに半導体チップ2を搭載し
た後、半導体チップ2の表面電極とこれに対応する前記
リードとをワイヤによって接続し、その後、タブ1bの
裏面1dおよび前記リードの一部が封止部の裏面に露出
するように半導体チップ2を樹脂封止することにより、
タブ1bを下金型7に密着させた状態で樹脂モールディ
ングを行えるため、タブ1bを前記封止部の裏面に確実
に露出できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、ペリフェラル形の半導体装置の低コスト化
に適用して有効な技術に関する。
【0002】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【0003】小形化を図った樹脂封止形の半導体装置と
して、CSP(Chip Scale Package) あるいはQFN
(Quad Flat Non-leaded Package) と呼ばれるチップサ
イズまたは半導体チップより若干大きい程度の小形半導
体パッケージが開発されている。
【0004】QFNでは、封止部の裏面(実装側の面)
の周縁部に複数のリードがその被接続面を露出して配置
されており、このような構造の半導体パッケージは、ペ
リフェラル形と呼ばれている。
【0005】さらに、QFNには、半導体チップを支持
するタブが封止部の裏面に露出する構造(以降、これを
タブ露出構造という)のものと、封止部内に埋め込まれ
て露出しない構造(以降、これをタブ埋め込み構造とい
う)のものとがある。
【0006】そのうち、タブ露出構造のQFNでは、そ
の組み立てにおけるタブの露出方法として、一般的に次
の2種類の方法が知られている。
【0007】1つめの方法は、予めリードフレームの裏
面に接着テープを貼り付けておき、この状態で、ダイボ
ンディング、ワイヤボンディング、樹脂封止を行い、樹
脂モールド後、接着テープを剥がしてタブを露出させる
方法である。
【0008】2つめの方法は、ラミネートモールディン
グと呼ばれる樹脂モールド方法であり、モールド金型内
でリードフレームの表裏面にフィルム状テープを配置し
てリードフレームをテープに食い込ませてモールディン
グを行い、これによってタブを露出させる方法である。
【0009】なお、タブ露出構造の半導体装置について
は、例えば、特開平8−83870号公報に、その構造
が記載されている。
【0010】
【発明が解決しようとする課題】ところが、前記したタ
ブ露出構造の半導体装置の組み立てでは、接着テープあ
るいはフィルム状テープを用いているため、半導体装置
の製造単価が高くなることが問題である。
【0011】本発明の目的は、製造コストの低減化を図
る半導体装置およびその製造方法を提供することにあ
る。
【0012】また、本発明のその他の目的は、パッケー
ジ高さを変えずに半導体チップの厚さを厚くできる半導
体装置およびその製造方法を提供することにある。
【0013】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0014】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0015】すなわち、本発明は、半導体チップが樹脂
封止する封止部と、半導体チップを支持し、前記封止部
の実装側の面に露出するタブと、前記タブと一体で前記
タブから外側に向かって延在する吊りリードと、前記封
止部の実装側の面の周縁部に一部が露出する複数のリー
ドと、前記半導体チップの表面電極と前記リードとを接
続するワイヤとを有し、前記吊りリードの実装側の面と
反対側の面に前記封止部とかみ合う凹部が形成されてい
るものである。
【0016】また、本発明は、タブと前記タブから外側
に延在する吊りリードと複数のリードとを有し、かつ前
記タブが前記吊りリードよりその実装側の面方向に配置
されたリードフレームを準備する工程と、前記タブに前
記半導体チップを搭載する工程と、前記半導体チップの
表面電極と前記リードとをワイヤによって接続する工程
と、前記タブのチップ支持面と反対側の面および前記リ
ードの一部が封止部の実装側の面に露出するようにして
前記半導体チップを樹脂封止する工程と、前記リードを
前記リードフレームから分離する工程とを有するもので
ある。
【0017】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【0018】(実施の形態1)図1は本発明の実施の形
態1の半導体装置(QFN)の構造の一例を封止部を透
過して示す平面図、図2は図1のA−A線に沿って切断
した断面の構造を示す断面図、図3は図1に示すQFN
の構造を封止部を透過して示す底面図、図4は図1に示
すQFNの組み立て手順の一例を示す製造プロセスフロ
ー図、図5は図1に示すQFNの組み立てに用いられる
リードフレームの構造の一例を示す側面図、図6、図7
および図8は図1に示すQFNの組み立てのそれぞれダ
イボンディング後、樹脂モールディング時および樹脂モ
ールディング後の構造の一例を示す側面図、部分断面図
および断面図、図9は変形例のQFNの組み立てに用い
られるリードフレームの構造の一例を示す側面図、図1
0、図11および図12は変形例のQFNの組み立ての
それぞれダイボンディング後、樹脂モールディング時、
樹脂モールディング後の構造の一例を示す側面図、部分
断面図および断面図、図12は変形例のQFNの組み立
てにおける樹脂モールディング後の構造の一例を示す断
面図、図13は変形例のリードフレームの構造を示す側
面図、図14は変形例のリードフレームの構造を示す側
面図である。
【0019】本実施の形態1の半導体装置は、樹脂封止
形で、かつ面実装形の小形半導体パッケージであり、こ
こでは、前記半導体装置の一例として、QFN5を取り
上げて説明する。
【0020】なお、QFN5は、図3に示すように、複
数の外部端子であるリード1aの被接続面(一部)1g
が、樹脂モールディングによって形成された封止部3の
実装側の面(以降、裏面3aという)の周縁部に並んで
露出して配置されたペリフェラル形の半導体パッケージ
であり、各リード1aは、封止部3に埋め込まれたイン
ナリードと、封止部3の裏面3aに露出するアウタリー
ドとの両者の機能を兼ねている。
【0021】さらに、半導体チップ2が搭載されるタブ
1bが封止部3の裏面3aに露出したタブ露出構造のも
のである。
【0022】図1〜図3を用いて、QFN5の詳細構成
について説明すると、半導体チップ2を支持する薄板状
のタブ1bと、半導体チップ2が樹脂封止されて形成さ
れた封止部3と、タブ1bと一体でこれを支持してタブ
1bから外側に向かって真っ直ぐに延在する吊りリード
1eと、封止部3の裏面3aの周縁部に被接続面1gが
露出して配置された複数の外部端子であるリード1a
と、半導体チップ2のパッド(表面電極)2aとこれに
対応するリード1aとを接続するボンディング用のワイ
ヤ4とからなるものである。
【0023】なお、半導体チップ2を支持するタブ1b
は、そのチップ支持面1cが半導体チップ2の主面2b
より大きく、したがって、本実施の形態1のQFN5
は、大タブ型のものであるが、タブ1bの大きさや平面
形状は、特に限定されるものではない。
【0024】さらに、タブ1bは、その4つの角部にお
いて吊りリード1eによって支持されているが、吊りリ
ード1eの本数やその支持箇所などは特に限定されるも
のではない。
【0025】なお、リード1a、吊りリード1eおよび
タブ1bは、例えば、銅などの金属材からなり、その厚
さは、例えば、0.2mm程度である。
【0026】また、半導体チップ2は、図2に示すよう
に、タブ1bのチップ支持面1cに銀ペーストなどのダ
イボンド材によって固着されている。
【0027】また、半導体チップ2のパッド2aとこれ
に対応するリード1aとを接続するボンディング用のワ
イヤ4は、例えば、金線などである。
【0028】さらに、封止部3は、モールディング方法
による樹脂封止によって形成され、その際用いられる封
止用樹脂(モールディング用樹脂)は、例えば、熱硬化
性のエポキシ樹脂などである。
【0029】また、封止部3の裏面3aの周縁部に露出
する各リード1aの被接続面1gには、実装基板などへ
の実装時の半田接続用の半田メッキが形成されている
が、前記半田メッキの代わりとして、パラジウム(P
d)メッキなどを形成してもよい。
【0030】次に、本実施の形態1のQFN5の製造方
法を図4に示す製造プロセスフロー図にしたがって説明
する。
【0031】まず、半導体チップ2を搭載可能な薄板状
のタブ1bと、タブ1bと一体でこれを支持するととも
にタブ1bから外側に向かって真っ直ぐに延在する吊り
リード1eと、タブ1bの周囲に配置された複数のリー
ド1aとを有する図5に示すリードフレーム1を準備す
る(ステップS1)。
【0032】なお、リードフレーム1では、図6に示す
ように、タブ1bが吊りリード1eより吊りリード1e
の実装側の面方向に配置されている。すなわち、タブ下
げ加工が施されたリードフレーム1である。その際のタ
ブ下げ量(T)は、リードフレーム1の板厚(例えば、
0.2mm)程度か、またはそれより僅かに少ない程度
で、組成変形可能な程度の曲げ量である。
【0033】このタブ下げ加工は、樹脂モールディング
後に、図3に示すように、封止部3の裏面3aに確実に
タブ1bの裏面1dを露出させるための加工である。
【0034】一方、図2に示す主面2bに半導体集積回
路が形成された半導体チップ2を準備した後、半導体チ
ップ2を供給し、図6に示すように、リードフレーム1
のタブ1bに半導体チップ2を搭載するステップS2に
示すダイボンディングを行う。
【0035】ここでは、リードフレーム1のタブ1bの
チップ支持面1cと半導体チップ2の裏面2cとを接合
する。すなわち、リードフレーム1のタブ1bのチップ
支持面1cにダイボンド材(例えば、銀ペーストなど)
を介して主面2bを上方に向けて半導体チップ2を固定
(搭載)する。
【0036】続いて、半導体チップ2のパッド2aとこ
れに対応するリードフレーム1のリード1aとを金線な
どのワイヤ4によって接続するワイヤボンディングを行
う(ステップS3)。
【0037】その後、ステップS4に示すように、モー
ルド(ここでは、トランスファーモールディング)によ
る半導体チップ2の樹脂封止を行う。
【0038】ここでは、タブ1bの裏面1dと各リード
1aの被接続面1gとが封止部3の裏面3aに露出する
ように封止部3を形成する。
【0039】その際、図7に示すように、モールド用の
上金型6と下金型7とによってタブ下げ加工が施された
リードフレーム1を挟んでクランプし、この状態で上金
型6のキャビティ6aに封止用樹脂を充填してモールデ
ィングを行う。
【0040】なお、リードフレーム1においてはタブ下
げ加工が施されているため、上金型6と下金型7による
クランプ中には、タブ1bに対してタブ1bが下金型7
に押し付けられる方向への応力が働く。
【0041】したがって、封止用樹脂の充填中、タブ1
bは下金型7に確実に密着し、これによって、タブ1b
と下金型7の間に封止用樹脂が入り込むことを確実に防
げる。
【0042】封止用樹脂のキャビティ6aへの樹脂充填
の終了後、封止用樹脂を硬化させ、その後、型開きを行
って、リードフレーム1を取り出す。
【0043】その後、ステップS5に示す切断(個片
化)を行う。
【0044】ここでは、各リード1aと各吊りリード1
eをリードフレーム1から切断分離して各パッケージの
個片化を行う。
【0045】これにより、ステップS6に示すQFN完
成となる。
【0046】本実施の形態1では、タブ下げ加工が施さ
れたリードフレーム1を用いてQFN5を組み立てるこ
とにより、封止部3の裏面3aにタブ1bを確実に露出
させることができる。
【0047】その際、モールディング工程において、フ
ィルム状テープや接着テープなどのテープ材を用いずに
樹脂モールディングを行うため、テープ材が不要とな
り、QFN5の製造コストの低減化を図ることができ
る。
【0048】なお、QFN5の組み立て工程としては、
タブ下げ加工が施されたリードフレーム1を用いるだけ
であり、従来の組み立て方法をそのまま用いて組み立て
を行うことができ、特殊な製造方法を必要とせずに従来
の製造方法で対応することが可能である。
【0049】したがって、QFN5の各部材の寸法など
の変更もないため、材料の安定供給を図ることができ
る。
【0050】次に、実施の形態1の変形例について説明
する。
【0051】図9は変形例のリードフレーム1であり、
QFN5の組み立てに用いるリードフレーム1におい
て、図10に示すようにタブ下げ加工が施されていると
ともに、タブ1bのチップ支持面1cとこれに繋がる吊
りリード1eの表面とが吊りリード1eの端部1hの表
面より凹んで薄く形成されているものである。
【0052】すなわち、図9および図10に示すよう
に、吊りリード1eの端部1hより内側領域からタブ1
bのチップ支持面1c全体に亘る領域が吊りリード1e
の端部1hより凹んで凹部1fとなっており、凹部1f
の厚さが、吊りリード1eの端部1hの厚さより薄くな
っている。
【0053】さらに、タブ下げ加工も施されている。
【0054】なお、吊りリード1eの端部1hとは、吊
りリード1eの端からリード1aの長さと同等の長さの
領域までを意味しており、吊りリード1eにおいてタブ
下げのための曲げ加工を行う箇所は、端部1hより内側
の薄くなった領域である。
【0055】さらに、凹部1fの底部の薄くなった箇所
の厚さは、例えば、吊りリード1eの端部1hの厚さを
0.2mmとすると、その半分程度であり、薄くする加工
方法は、例えば、エッチングであるが、前記エッチング
以外のコイニングなどのプレス加工で薄くしてもよい。
【0056】なお、前記タブ下げを行うにあたり、吊り
リード1eのタブ下げのための曲げ箇所を薄くしておく
ことにより、タブ下げのための組成変形(曲げ加工)を
容易に行える。すなわち、図5に示すリードフレーム1
と図9に示すリードフレーム1とでは、タブ下げのため
の曲げ箇所におけるフレーム厚さが図9に示すリードフ
レーム1の方が薄いため、図9に示すリードフレーム1
の方が容易に組成変形させることができる。
【0057】したがって、図5に示すリードフレーム1
と図9に示すリードフレーム1とでは、図9に示すリー
ドフレーム1の方がタブ下げ量が少なくて済む(図6と
図10に示すタブ下げ量において、T>Sとなる)。
【0058】これにより、ワイヤボンディング後の図6
と図10それぞれに示す構造では、図10に示すリード
フレーム1の方がタブ下げ量が小さい分タブ1bの変位
量も小さいため、したがって、ワイヤ4にかかるストレ
スも小さくなり、ワイヤ4の接合部の剥離や断線も生じ
にくい。
【0059】図9に示すリードフレーム1を準備した
後、図10に示すようにタブ1bに半導体チップ2を搭
載し、さらに、ワイヤボンディングを行った後、図11
に示すようにモールディング用の上金型6と下金型7と
を用いて樹脂モールディングを行う。
【0060】その後、樹脂を硬化させ、さらに、リード
切断(個片化)を行って図12に示すようなQFN5の
完了となる。
【0061】なお、図9に示すリードフレーム1は、そ
のチップ搭載側を凹ませて薄くした構造のものである
が、図13に示す変形例のリードフレーム1のように、
タブ1bの裏面1d側を凹ませて薄くしてもよく、ある
いは、図14に示す変形例のように、チップ搭載側とタ
ブ1bの裏面側との両面を凹ませて薄く形成してもよ
い。
【0062】図9および図14に示すリードフレーム1
では、タブ1bの少なくともチップ搭載側を凹ませてい
るため、図12に示すように、タブ1bを薄くした分、
半導体チップ2の配置高さを低い位置とすることができ
る。
【0063】これにより、半導体チップ2の厚さを変え
ずにこれを基準として考えると、QFN5の高さ(厚
み)を低く(薄く)することができ、一方、QFN5の
高さを変えずにこれを基準として考えると、半導体チッ
プ2の高さ(厚み)を高く(厚く)することができる。
【0064】すなわち、パッケージ高さを変えずに半導
体チップ2の厚さを厚くすることができる。
【0065】(実施の形態2)図15は本発明の実施の
形態2の半導体装置(QFN)の構造の一例を封止部を
透過して示す平面図、図16は図15のB−B線に沿っ
て切断した断面の構造を示す断面図、図17は図15に
示すQFNの構造の一例を封止部を透過して示す底面
図、図18は図15のC−C線に沿って切断した断面の
構造を示す断面図、図19および図20はそれぞれ本発
明の実施の形態2の変形例のQFNの構造を示す断面図
である。
【0066】図15〜図17に示す本実施の形態2のQ
FN8は、実施の形態1のQFN5と同様にタブ露出構
造のものであるが、タブ下げ加工は無く、吊りリード1
eの実装側の面と反対側の面、すなわち吊りリード1e
のチップ搭載側の面(表面)、あるいはタブ1bのチッ
プ支持面1cの少なくとも何れかに、図18、図19お
よび図20に示すような凹部1iが形成されているもの
である。
【0067】すなわち、タブ1bのチップ支持面1cま
たはこのチップ支持面1cに繋がる吊りリード1eの表
面の一部のうちのいずれか一方あるいは両者に、吊りリ
ード1eの端部1hより凹んで薄く形成された凹部1i
が形成されているものである。
【0068】そこで、図18はタブ1bのチップ支持面
1c全体と吊りリード1eの表面の一部が凹んで凹部1
iとなったものであり、また、図19はタブ1bのチッ
プ支持面1c全体とこれに繋がる吊りリード1eの端部
1hより内側領域とが凹んで凹部1iとなったものであ
り、さらに、図20は吊りリード1eの端部1hより内
側領域に凹部1iが形成された場合である。
【0069】これらの凹部1iは、リードフレーム1の
圧延加工時の残留歪みを応用してタブ1bを含む吊りリ
ード1eのチップ搭載側の面を削って薄くする領域を形
成することにより、タブ1bが実装側の面方向に凸とな
るようにタブ1bおよびその吊りリード1e領域を反ら
せて、タブ1bを封止部3の裏面3aに確実に露出させ
るものである。
【0070】また、図19や図20に示すQFN8にお
いて、吊りリード1eの端部1hの内側領域に形成され
た凹部1iは、封止部3とかみ合っており、凹部1iと
封止部3との接合面の関係が凹凸状になるため、外部か
らの水分の浸入経路を長くすることができ、その結果、
QFN8の耐湿性の向上を図ることができる。
【0071】したがって、例えば、図20に示すQFN
8の場合、吊りリード1eに形成された凹部1iをさら
に細かな複数の凹部1iで形成することにより、水分の
浸入経路をさらに長くすることができるため、耐湿性の
向上をさらに図ることができる。
【0072】次に、銅などの金属の薄板材における材料
加工(圧延加工)時の歪みについて説明する。
【0073】銅板などの金属材料では、板材にその材料
加工時の歪みが残っており、板材の片側のみをハーフエ
ッチングなどで削った場合、その歪みのバランスが崩
れ、結果的に板材の厚さ方向に対して反りなどの変形が
生じる。その際、板材の一方の面側を板厚の1/2程度
の厚さを削って薄くすれば、板材の削った側と反対側の
他方面側に凸となるように板材が反ることが知られてい
る。
【0074】このことをリードフレーム1に応用して、
例えば、ハーフエッチングなどによってリードフレーム
1のタブ1bや、吊りリード1eのチップ搭載側の面の
一部に凹部1iを形成して薄くすることにより、タブ1
bがその裏面1d側に凸となるようにリードフレーム1
を反らせることができる。
【0075】したがって、本実施の形態2のQFN8で
は、この技術を用いることにより、タブ露出構造のQF
N8においてタブ1bを封止部3の裏面3aに確実に露
出させることができる。
【0076】つまり、モールディング工程の金型クラン
プ時に、タブ1bの裏面1dを図7に示す下金型7に密
着させることができるため、タブ1bと下金型7との間
に封止用樹脂が入り込むことを防止でき、その結果、タ
ブ1bを確実に露出させることができる。
【0077】なお、図18、図19および図20に示す
本実施の形態2のQFN8の組み立て方法については、
実施の形態1のQFN5と同じであり、図4に示す製造
プロセスフロー図にしたがって組み立てることが可能で
ある。
【0078】そこで、本実施の形態2では、タブ1bや
吊りリード1eのチップ搭載側の面の一部に凹部1iを
形成して薄くすることにより、モールディング工程の金
型クランプ時に、タブ1bの裏面1dを下金型7に密着
させてタブ1bと下金型7との間に封止用樹脂が入り込
むことを防止でき、その結果、タブ1bの裏面1dを封
止部3の裏面3aに確実に露出させることができる。
【0079】さらに、図18および図19に示すQFN
8では、タブ1bが薄くなる分、半導体チップ2が低い
位置に配置されるため、半導体チップ2の主面上の体積
が増え、半導体チップ2の主面上に配置される封止用樹
脂の量も増える。
【0080】これによって、樹脂モールディングにおけ
る封止用樹脂の充填時に半導体チップ2をタブ1b側
(下方側)に押す力が作用する。
【0081】したがって、樹脂充填時に、タブ1bの裏
面1dを下金型7に密着させてタブ1bと下金型7との
間に封止用樹脂が入り込むことを防止できるため、その
結果、タブ1bを確実に露出できる。
【0082】さらに、図19に示すQFN8では、タブ
1bとこれに繋がる吊りリード1eの端部1hの内側領
域までを薄くしているため、タブ1bに搭載される半導
体チップ2のチップサイズを大きくすることができる。
【0083】なお、本実施の形態2のその他の効果につ
いては、実施の形態1で説明したものと同様であるた
め、その重複説明は省略する。
【0084】また、本実施の形態2のQFN8では、図
18、図19および図20に示すように、吊りリード1
eの実装側の面に裏面側凹部1jが形成されている。こ
の裏面側凹部1jは、QFN8を実装基板に実装した際
に、吊りリード1eに隣接するリード1aに対応した基
板側の端子と吊りリード1eとの接触を防ぐためのもの
であり、加えて、吊りリード1eをなるべく封止部3内
に埋め込んで封止部3の裏面3aに露出する吊りリード
1eの面積を少なくするものである。
【0085】これによって、QFN8の外観品質の向上
を図ることができる。
【0086】ただし、裏面側凹部1jは、必ずしも形成
されていなくてもよい。
【0087】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【0088】例えば、実施の形態1で説明した凹部1f
と、実施の形態2で説明した凹部1iとを共通化して設
けてもよい。
【0089】すなわち、図10に示す構造であれば、タ
ブ下げによるタブ露出効果と、リードフレーム1の材料
の残留応力によるタブ露出効果との両者を兼ねることが
できる。
【0090】また、前記実施の形態1,2では、タブ1
bのチップ支持面1cが半導体チップ2の主面2bより
大きな大タブ構造を用いた場合を説明したが、図21の
変形例に示すように小タブ構造のQFN5であってもよ
い。
【0091】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0092】タブ下げ加工が行われたリードフレームを
用いてタブ露出構造の半導体装置を組み立てることによ
り、タブを確実に露出させることができるとともに、フ
ィルム状テープや接着テープなどのテープ材を用いずに
組み立てることができるため、半導体装置の製造コスト
の低減化を図ることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1の半導体装置(QFN)
の構造の一例を封止部を透過して示す平面図である。
【図2】図1のA−A線に沿って切断した断面の構造を
示す断面図である。
【図3】図1に示すQFNの構造を封止部を透過して示
す底面図である。
【図4】図1に示すQFNの組み立て手順の一例を示す
製造プロセスフロー図である。
【図5】図1に示すQFNの組み立てに用いられるリー
ドフレームの構造の一例を示す側面図である。
【図6】図1に示すQFNの組み立てにおけるダイボン
ディング後の構造の一例を示す側面図である。
【図7】図1に示すQFNの組み立てにおける樹脂モー
ルディング時の構造の一例を示す部分断面図である。
【図8】図1に示すQFNの組み立てにおける樹脂モー
ルディング後の構造の一例を示す断面図である。
【図9】本発明の実施の形態1の変形例のQFNの組み
立てに用いられるリードフレームの構造の一例を示す側
面図である。
【図10】本発明の実施の形態1の変形例のQFNの組
み立てにおけるダイボンディング後の構造の一例を示す
側面図である。
【図11】本発明の実施の形態1の変形例のQFNの組
み立てにおける樹脂モールディング時の構造の一例を示
す部分断面図である。
【図12】本発明の実施の形態1の変形例のQFNの組
み立てにおける樹脂モールディング後の構造の一例を示
す断面図である。
【図13】本発明の実施の形態1の変形例のリードフレ
ームの構造を示す側面図である。
【図14】本発明の実施の形態1の変形例のリードフレ
ームの構造を示す側面図である。
【図15】本発明の実施の形態2の半導体装置(QF
N)の構造の一例を封止部を透過して示す平面図であ
る。
【図16】図15のB−B線に沿って切断した断面の構
造を示す断面図である。
【図17】図15に示すQFNの構造の一例を封止部を
透過して示す底面図である。
【図18】図15のC−C線に沿って切断した断面の構
造を示す断面図である。
【図19】本発明の実施の形態2の変形例のQFNの構
造を示す断面図である。
【図20】本発明の実施の形態2の変形例のQFNの構
造を示す断面図である。
【図21】図1に示すQFNに対する変形例のQFNの
構造を封止部を透過して示す底面図である。
【符号の説明】
1 リードフレーム 1a リード 1b タブ 1c チップ支持面 1d 裏面(反対側の面) 1e 吊りリード 1f 凹部 1g 被接続面(一部) 1h 端部 1i 凹部 1j 裏面側凹部 2 半導体チップ 2a パッド(表面電極) 2b 主面 2c 裏面 3 封止部 3a 裏面(実装側の面) 4 ワイヤ 5 QFN(半導体装置) 6 上金型 6a キャビティ 7 下金型 8 QFN(半導体装置)
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F067 AA01 AA03 AA04 AB04 BD05 BE02 CA07 CC07 DA00 DA11 DA16

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 半導体チップが樹脂封止されて成る半導
    体装置であって、 前記半導体チップが樹脂封止されて形成された封止部
    と、 前記半導体チップを支持し、前記封止部の実装側の面に
    露出するタブと、 前記タブと一体で前記タブから外側に向かって延在する
    吊りリードと、 前記封止部の実装側の面の周縁部に一部が露出して配置
    された複数のリードと、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続するワイヤとを有し、 前記吊りリードの実装側の面と反対側の面に前記封止部
    とかみ合う凹部が形成されていることを特徴とする半導
    体装置。
  2. 【請求項2】 半導体チップを搭載可能なタブと、前記
    タブと一体で前記タブから外側に延在する吊りリード
    と、前記タブの周囲に配置された複数のリードとを有し
    ており、前記タブが前記吊りリードよりその実装側の面
    方向に配置されたリードフレームを準備する工程と、 前記リードフレームの前記タブに前記半導体チップを搭
    載する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとをワイヤによって接続する工程と、 前記タブのチップ支持面と反対側の面および前記リード
    の一部が封止部の実装側の面に露出するように前記封止
    部を形成して前記半導体チップを樹脂封止する工程と、 前記リードを前記リードフレームから分離する工程とを
    有することを特徴とする半導体装置の製造方法。
  3. 【請求項3】 半導体チップを搭載可能なタブと、前記
    タブと一体で前記タブから外側に延在する吊りリード
    と、前記タブの周囲に配置された複数のリードとを有し
    ており、前記タブが前記吊りリードよりその実装側の面
    方向に配置されているとともに、前記タブのチップ支持
    面とこれに繋がる前記吊りリードの表面とが前記吊りリ
    ードの端部より凹んで薄く形成されたリードフレームを
    準備する工程と、 前記リードフレームの前記タブに前記半導体チップを搭
    載する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとをワイヤによって接続する工程と、 前記タブのチップ支持面と反対側の面および前記リード
    の一部が封止部の実装側の面に露出するように前記封止
    部を形成して前記半導体チップを樹脂封止する工程と、 前記リードを前記リードフレームから分離する工程とを
    有することを特徴とする半導体装置の製造方法。
  4. 【請求項4】 半導体チップを搭載可能なタブと、前記
    タブと一体で前記タブから外側に延在する吊りリード
    と、前記タブの周囲に配置された複数のリードとを有し
    ており、前記タブのチップ支持面または前記チップ支持
    面に繋がる前記吊りリードの表面のうち何れか一方が前
    記吊りリードの端部より凹んで薄く形成されたリードフ
    レームを準備する工程と、 前記リードフレームの前記タブに前記半導体チップを搭
    載する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとをワイヤによって接続する工程と、 前記タブのチップ支持面と反対側の面および前記リード
    の一部が封止部の実装側の面に露出するように前記封止
    部を形成して前記半導体チップを樹脂封止する工程と、 前記リードを前記リードフレームから分離する工程とを
    有することを特徴とする半導体装置の製造方法。
  5. 【請求項5】 半導体チップを搭載可能なタブと、前記
    タブと一体で前記タブから外側に延在する吊りリード
    と、前記タブの周囲に配置された複数のリードとを有し
    ており、前記タブのチップ支持面とこれに繋がる前記吊
    りリードの表面とが前記吊りリードの端部より凹んで薄
    く形成されたリードフレームを準備する工程と、 前記リードフレームの前記タブに前記半導体チップを搭
    載する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとをワイヤによって接続する工程と、 前記タブのチップ支持面と反対側の面および前記リード
    の一部が封止部の実装側の面に露出するように前記封止
    部を形成して前記半導体チップを樹脂封止する工程と、 前記リードを前記リードフレームから分離する工程とを
    有することを特徴とする半導体装置の製造方法。
JP2001382035A 2001-12-14 2001-12-14 半導体装置およびその製造方法 Pending JP2003188332A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001382035A JP2003188332A (ja) 2001-12-14 2001-12-14 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001382035A JP2003188332A (ja) 2001-12-14 2001-12-14 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003188332A true JP2003188332A (ja) 2003-07-04

Family

ID=27592537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001382035A Pending JP2003188332A (ja) 2001-12-14 2001-12-14 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003188332A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100751890B1 (ko) * 2004-08-05 2007-08-23 옵티멈 케어 인터내셔널 테크 인코포레이티드 모듈화 리드프레임의 제조방법
JP2008091527A (ja) * 2006-09-29 2008-04-17 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2008091528A (ja) * 2006-09-29 2008-04-17 Sanyo Electric Co Ltd 半導体装置の製造方法及び半導体装置
US7456049B2 (en) 2003-11-19 2008-11-25 Rohm Co., Ltd. Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456049B2 (en) 2003-11-19 2008-11-25 Rohm Co., Ltd. Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
KR100751890B1 (ko) * 2004-08-05 2007-08-23 옵티멈 케어 인터내셔널 테크 인코포레이티드 모듈화 리드프레임의 제조방법
JP2008091527A (ja) * 2006-09-29 2008-04-17 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2008091528A (ja) * 2006-09-29 2008-04-17 Sanyo Electric Co Ltd 半導体装置の製造方法及び半導体装置

Similar Documents

Publication Publication Date Title
US6812552B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6777265B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6861734B2 (en) Resin-molded semiconductor device
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP3420057B2 (ja) 樹脂封止型半導体装置
JP2520575B2 (ja) 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法
EP1500130A1 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
KR100804341B1 (ko) 반도체장치 및 그 제조방법
US11037866B2 (en) Semiconductor device and method of manufacturing the same
US20040036151A1 (en) Double leadframe-based packaging structure and manufacturing process thereof
JP3891772B2 (ja) 半導体装置
JP2001267484A (ja) 半導体装置およびその製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002057244A (ja) 半導体装置およびその製造方法
JP3854459B2 (ja) 半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JP4357519B2 (ja) 半導体装置
JP2025187353A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP2003297998A (ja) 半導体装置およびその製造方法
JP2005135938A (ja) 半導体装置およびその製造方法
JP2002305267A (ja) 半導体装置およびその製造方法
JP2000150723A (ja) 半導体装置およびその製造方法
JP2001110974A (ja) 半導体装置およびその製造方法
JPH0669378A (ja) 樹脂封止型半導体装置