JP2003196623A - 電圧検出回路制御装置、同装置を有するメモリー制御装置及び同装置を有するメモリーカード - Google Patents
電圧検出回路制御装置、同装置を有するメモリー制御装置及び同装置を有するメモリーカードInfo
- Publication number
- JP2003196623A JP2003196623A JP2001395682A JP2001395682A JP2003196623A JP 2003196623 A JP2003196623 A JP 2003196623A JP 2001395682 A JP2001395682 A JP 2001395682A JP 2001395682 A JP2001395682 A JP 2001395682A JP 2003196623 A JP2003196623 A JP 2003196623A
- Authority
- JP
- Japan
- Prior art keywords
- voltage detection
- circuit
- detection circuit
- voltage
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Power Sources (AREA)
- Measurement Of Current Or Voltage (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
【課題】メモリーカード等において、電源投入後、当該
メモリーカードが動作電圧に安定した時、片側（低い電
圧を検出する回路）の電圧検出回路を停止させ、電力の
消費を抑えた電圧検出回路制御装置及、同装置を有する
メモリー制御装置及び同装置を有するメモリーカードを
提供することにある。 【解決手段】本発明の電圧検出回路制御装置は第１の電
圧を検出する第１の電圧検出回路３と、この第１の電圧
よりも高い第２の電圧を検出する第２の電圧検出回路４
と、第１、第２の電圧検出回路に接続され、第２の電圧
検出回路からの電圧検出信号に基づき第１の電圧検出回
路の動作を制御するための信号を生成する動作信号生成
回路１１とを具備したことを特徴とするものである。
メモリーカードが動作電圧に安定した時、片側（低い電
圧を検出する回路）の電圧検出回路を停止させ、電力の
消費を抑えた電圧検出回路制御装置及、同装置を有する
メモリー制御装置及び同装置を有するメモリーカードを
提供することにある。 【解決手段】本発明の電圧検出回路制御装置は第１の電
圧を検出する第１の電圧検出回路３と、この第１の電圧
よりも高い第２の電圧を検出する第２の電圧検出回路４
と、第１、第２の電圧検出回路に接続され、第２の電圧
検出回路からの電圧検出信号に基づき第１の電圧検出回
路の動作を制御するための信号を生成する動作信号生成
回路１１とを具備したことを特徴とするものである。
Description
【０００１】
【発明の属する技術分野】この発明は電圧検出回路の停
止および復帰の制御に関するものである。
止および復帰の制御に関するものである。
【０００２】
【従来の技術】近年、小型で携帯性に優れ、情報のセキ
ュリティーの面でも優れている外部記憶装置としてＳＤ
カード（Ｓｅｃｕｒｅ Ｄｉｓｋ）カードが普及しつつ
ある。このＳＤカードの物理仕様書によれば、動作電源
が２つの段階で定義されており、その動作補償のために
２種類の電源検出回路を搭載する必要がある。通常、２
つの電圧検出回路は常に動作しているため、動作に伴う
電力が常に２つの回路で消費されることになる。
ュリティーの面でも優れている外部記憶装置としてＳＤ
カード（Ｓｅｃｕｒｅ Ｄｉｓｋ）カードが普及しつつ
ある。このＳＤカードの物理仕様書によれば、動作電源
が２つの段階で定義されており、その動作補償のために
２種類の電源検出回路を搭載する必要がある。通常、２
つの電圧検出回路は常に動作しているため、動作に伴う
電力が常に２つの回路で消費されることになる。
【０００３】すなわち、従来のＳＤカード等のメモリー
カードには、２種類の電圧検出回路のうちどちらか一
方、或いは両方を停止させる制御回路が存在しなかっ
た。そのため、メモリーカードが動作していない待機状
態の時にもこれらの回路で電力が消費し、効率の面で無
駄が生じるという問題があった。
カードには、２種類の電圧検出回路のうちどちらか一
方、或いは両方を停止させる制御回路が存在しなかっ
た。そのため、メモリーカードが動作していない待機状
態の時にもこれらの回路で電力が消費し、効率の面で無
駄が生じるという問題があった。
【０００４】これらメモリーカードの低消費電力化とい
う観点で、メモリーカードにおける電池の寿命を長くす
る技術が特開平５−７４１３６号に提案されている。
う観点で、メモリーカードにおける電池の寿命を長くす
る技術が特開平５−７４１３６号に提案されている。
【０００５】特開平５−７４１３６号のよれば、メモリ
ーカードにおける電池電圧検出を、メモリーカード外部
から電源が加えられている間の短い一定期間のみおこな
うようにしている。具体的には、電池をスイッチ動作す
る素子に接続し、その出力を電池電圧を検出する素子に
入力し、電池電圧を検出する素子の出力を、ラッチ回路
に接続し、ラッチ回路の出力をメモリーカードのコネク
タに接続することでこれを実現している。
ーカードにおける電池電圧検出を、メモリーカード外部
から電源が加えられている間の短い一定期間のみおこな
うようにしている。具体的には、電池をスイッチ動作す
る素子に接続し、その出力を電池電圧を検出する素子に
入力し、電池電圧を検出する素子の出力を、ラッチ回路
に接続し、ラッチ回路の出力をメモリーカードのコネク
タに接続することでこれを実現している。
【０００６】しかし、上述の先行技術では、検出後、ラ
ッチによって値を保持する方法を取っており、一方の電
圧検出回路を停止させる等のフレキシブルな電源制御管
理をすることはできず、依然として電力の消費効率をあ
げることは難しい状況であった。
ッチによって値を保持する方法を取っており、一方の電
圧検出回路を停止させる等のフレキシブルな電源制御管
理をすることはできず、依然として電力の消費効率をあ
げることは難しい状況であった。
【０００７】
【発明が解決しようとする課題】上述したように、先行
技術では、メモリーカードの電圧検出回路を停止させる
制御回路が存在していなかったため、メモリーカードが
動作していない待機状態であっても、常に電力を消費し
つづけるという問題が残っている。
技術では、メモリーカードの電圧検出回路を停止させる
制御回路が存在していなかったため、メモリーカードが
動作していない待機状態であっても、常に電力を消費し
つづけるという問題が残っている。
【０００８】そこで本発明の目的は、上記問題を解決す
るためになされたものであり、メモリーカードにおい
て、電源投入後、当該メモリーカードが動作電圧に安定
した時、片側（低い電圧を検出する回路）の電圧検出回
路を停止させ、電力の消費を抑えた電圧検出回路制御装
置及、同装置を有するメモリー制御装置及び同装置を有
するメモリーカードを提供することにある。
るためになされたものであり、メモリーカードにおい
て、電源投入後、当該メモリーカードが動作電圧に安定
した時、片側（低い電圧を検出する回路）の電圧検出回
路を停止させ、電力の消費を抑えた電圧検出回路制御装
置及、同装置を有するメモリー制御装置及び同装置を有
するメモリーカードを提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、本発明にかかる電圧検出回路制御装置は、第１の電
圧を検出する第１の電圧検出回路と、前記第１の電圧よ
りも高い第２の電圧を検出する第２の電圧検出回路と、
前記第１、第２の電圧検出回路に接続され、前記第２の
電圧検出回路からの電圧検出信号に基づき前記第１の電
圧検出回路の動作を制御するための信号を生成する動作
信号生成回路とを具備したことを特徴とするものであ
る。
め、本発明にかかる電圧検出回路制御装置は、第１の電
圧を検出する第１の電圧検出回路と、前記第１の電圧よ
りも高い第２の電圧を検出する第２の電圧検出回路と、
前記第１、第２の電圧検出回路に接続され、前記第２の
電圧検出回路からの電圧検出信号に基づき前記第１の電
圧検出回路の動作を制御するための信号を生成する動作
信号生成回路とを具備したことを特徴とするものであ
る。
【００１０】即ち、２種類の電圧を検出する必要がある
装置、例えばメモリーカード等において、動作時に、低
い電圧を検出する側の検出回路（第１の検出回路）のイ
ネーブル信号を高い電圧を検出する回路（第２の検出回
路）の検出結果出力信号（これがリセット出力信号に相
当する）で生成して、低電圧側の検出回路をディセーブ
ルにする機能を持つことを特徴とするものである。
装置、例えばメモリーカード等において、動作時に、低
い電圧を検出する側の検出回路（第１の検出回路）のイ
ネーブル信号を高い電圧を検出する回路（第２の検出回
路）の検出結果出力信号（これがリセット出力信号に相
当する）で生成して、低電圧側の検出回路をディセーブ
ルにする機能を持つことを特徴とするものである。
【００１１】上記のように構成によれば、メモリーカー
ド等、２種類以上の電圧を検出する必要のある装置にお
いて、電源投入後、当該メモリーカードが動作電圧に安
定した時、片側（低い電圧を検出する回路）の電圧検出
回路を停止させ、電力の消費を抑えた電源検出制御回路
の提供が可能となる。
ド等、２種類以上の電圧を検出する必要のある装置にお
いて、電源投入後、当該メモリーカードが動作電圧に安
定した時、片側（低い電圧を検出する回路）の電圧検出
回路を停止させ、電力の消費を抑えた電源検出制御回路
の提供が可能となる。
【００１２】また、本発明に係るメモリー制御装置は、
ホストインターフェース回路と、バックエンド回路とを
具備したメモリー制御装置において、第１の電圧を検出
して前記ホストインターフェースの駆動信号を生成する
第１の電圧検出回路と、前記第１の電圧よりも高い第２
の電圧を検出して前記バックエンド回路の駆動信号を生
成する第２の電圧検出回路と、前記第１、第２の電圧検
出回路に接続され、前記第２の電圧検出回路からのバッ
クエンド回路の駆動信号に基づき前記第１の電圧検出回
路の動作を制御するための信号を生成する動作信号生成
回路とを具備したことを特徴とするものである。
ホストインターフェース回路と、バックエンド回路とを
具備したメモリー制御装置において、第１の電圧を検出
して前記ホストインターフェースの駆動信号を生成する
第１の電圧検出回路と、前記第１の電圧よりも高い第２
の電圧を検出して前記バックエンド回路の駆動信号を生
成する第２の電圧検出回路と、前記第１、第２の電圧検
出回路に接続され、前記第２の電圧検出回路からのバッ
クエンド回路の駆動信号に基づき前記第１の電圧検出回
路の動作を制御するための信号を生成する動作信号生成
回路とを具備したことを特徴とするものである。
【００１３】これによっても、メモリーカード等、２種
類以上の電圧を検出する必要のある装置において、電源
投入後、当該メモリーカードが動作電圧に安定した時、
片側（低い電圧を検出する回路）の電圧検出回路を停止
させ、電力の消費を抑えた電源検出制御回路の提供が可
能となるとともに、パワーダウン機能を無効にすること
も可能となる。
類以上の電圧を検出する必要のある装置において、電源
投入後、当該メモリーカードが動作電圧に安定した時、
片側（低い電圧を検出する回路）の電圧検出回路を停止
させ、電力の消費を抑えた電源検出制御回路の提供が可
能となるとともに、パワーダウン機能を無効にすること
も可能となる。
【００１４】
【発明の実施の形態】以下、図面を参照しながら、この
発明の電圧検出回路制御装置及び同装置を有するメモリ
ー制御装置を不揮発性メモリーカードであるＳＤカード
に適用した実施の形態について詳細に説明する。
発明の電圧検出回路制御装置及び同装置を有するメモリ
ー制御装置を不揮発性メモリーカードであるＳＤカード
に適用した実施の形態について詳細に説明する。
【００１５】図１は、ＳＤカードに設けられた不揮発性
メモリコントローラの内部に配置されている電圧検出回
路周辺の回路構成を示すブロック図である。１は、ホス
トインタフェース回路であり、接続されるホスト装置と
の信号のやり取りを司る回路である。
メモリコントローラの内部に配置されている電圧検出回
路周辺の回路構成を示すブロック図である。１は、ホス
トインタフェース回路であり、接続されるホスト装置と
の信号のやり取りを司る回路である。
【００１６】２は、ＳＤカード内に設けられた内部動作
の制御を司るマイクロコンピュータ（マイコン）がコン
トロールする幾つかの回路群であり、これらを以降バッ
クエンド回路と称する。３は、イネーブル(ｒｅｓ端子)
付きの回路で、電源ラインから１．６Ｖ電圧の供給の有
無を検出するための１．６Ｖ電圧検出回路である。４
は、これもイネーブル(ｒｅｓ端子)付きの回路で、電源
ラインから２．７Ｖ電圧の供給の有無を検出するための
電圧検出回路である。
の制御を司るマイクロコンピュータ（マイコン）がコン
トロールする幾つかの回路群であり、これらを以降バッ
クエンド回路と称する。３は、イネーブル(ｒｅｓ端子)
付きの回路で、電源ラインから１．６Ｖ電圧の供給の有
無を検出するための１．６Ｖ電圧検出回路である。４
は、これもイネーブル(ｒｅｓ端子)付きの回路で、電源
ラインから２．７Ｖ電圧の供給の有無を検出するための
電圧検出回路である。
【００１７】５は、装置電源の投入後、低電圧検出側、
即ち１．６Ｖ電圧検出回路を後述する本実施例の動作に
よって自動的にディセーブル（停止）にして低消費電力
モードにするという機能を有効にしたり、無効にしたり
する選択信号である。
即ち１．６Ｖ電圧検出回路を後述する本実施例の動作に
よって自動的にディセーブル（停止）にして低消費電力
モードにするという機能を有効にしたり、無効にしたり
する選択信号である。
【００１８】６と８は、電源電圧ラインからの電源入力
信号線であり、１．６Ｖから３．６Ｖの電圧がかかる。
７と９は、グランド信号線（ＧＮＤ）である。
信号線であり、１．６Ｖから３．６Ｖの電圧がかかる。
７と９は、グランド信号線（ＧＮＤ）である。
【００１９】１１は、１．６Ｖ電圧検出回路３の動作を
停止（ディセーブル）あるいは駆動（イネーブル）する
ためのディセーブル信号（１６）を生成するための回路
である１．６Ｖ電圧検出回路の動作信号生成回路であ
る。この１．６Ｖ電圧検出回路の動作信号生成回路１１
は、１８のホストインタフェース回路１へのリセット信
号に１．６Ｖ電圧検出回路３の検出信号を出力するか、
この１．６Ｖ電圧検出回路の動作信号生成回路１１のロ
ジック出力を出すかを選択するセレクタを含んでいる。
停止（ディセーブル）あるいは駆動（イネーブル）する
ためのディセーブル信号（１６）を生成するための回路
である１．６Ｖ電圧検出回路の動作信号生成回路であ
る。この１．６Ｖ電圧検出回路の動作信号生成回路１１
は、１８のホストインタフェース回路１へのリセット信
号に１．６Ｖ電圧検出回路３の検出信号を出力するか、
この１．６Ｖ電圧検出回路の動作信号生成回路１１のロ
ジック出力を出すかを選択するセレクタを含んでいる。
【００２０】１７は、２．７Ｖ電圧検出回路４からの信
号線であり、バックエンド回路２へのリセット信号線
（−BE＿RES）である。
号線であり、バックエンド回路２へのリセット信号線
（−BE＿RES）である。
【００２１】次に、図２を用いて１．６Ｖ電圧検出回路
の動作信号生成回路１１の他の回路との接続関係、即ち
接続信号線と内部回路構造について詳細に説明する。
の動作信号生成回路１１の他の回路との接続関係、即ち
接続信号線と内部回路構造について詳細に説明する。
【００２２】図２は１．６Ｖ電圧検出回路の動作信号生
成回路１１の回路ブロック図である。
成回路１１の回路ブロック図である。
【００２３】図２において、１３は、２．７Ｖ電圧検出
回路４の出力信号（リセット信号）が接続されていて、
１４は、１．６Ｖ電圧検出回路３の出力信号が接続され
ている。
回路４の出力信号（リセット信号）が接続されていて、
１４は、１．６Ｖ電圧検出回路３の出力信号が接続され
ている。
【００２４】１８は、本実施形態の動作モードが有効に
なったときホストインタフェース回路１をリセットする
ためのリセット信号線（-HIM＿RES）、１６は、１．６
Ｖ電圧検出回路３の動作を停止（ディセーブル）あるい
は駆動（イネーブル）制御するための信号線である。
なったときホストインタフェース回路１をリセットする
ためのリセット信号線（-HIM＿RES）、１６は、１．６
Ｖ電圧検出回路３の動作を停止（ディセーブル）あるい
は駆動（イネーブル）制御するための信号線である。
【００２５】１９は、２．７Ｖ電圧検出回路４の出力信
号（リセット信号）１３を遅延（ディレイ）させるため
の遅延素子であり、２０は、ＯＲ回路、２１は、ＡＮＤ
回路である。
号（リセット信号）１３を遅延（ディレイ）させるため
の遅延素子であり、２０は、ＯＲ回路、２１は、ＡＮＤ
回路である。
【００２６】また、２２は、２．７Ｖ電圧検出回路４の
出力信号（リセット信号）１３を遅延素子１９で遅延
（ディレイ）させた遅延信号線である。
出力信号（リセット信号）１３を遅延素子１９で遅延
（ディレイ）させた遅延信号線である。
【００２７】次に図３の制御シーケンス図と図４のフロ
ーチャートを用いて、図１、図２にて説明した本実施形
態に係る１．６Ｖ電圧検出回路３の制御シーケンスを説
明する。
ーチャートを用いて、図１、図２にて説明した本実施形
態に係る１．６Ｖ電圧検出回路３の制御シーケンスを説
明する。
【００２８】図３の［従来１．６Ｖ電圧検出回路出力］
に示すように、従来は、電源が立ちあがるとき、まず電
源ラインからの電圧が１．６Ｖに達した時点で、１．６
Ｖ電圧検出回路３が１．６Ｖ電圧を検知し、１．６Ｖ電
圧検出回路出力信号線１４に出力を"Ｈ"（リセット解
除）にする。これによりホストインタフェース回路１に
接続される-HIM＿RES信号線１８が接続されている回路
部分が動作を開始する。
に示すように、従来は、電源が立ちあがるとき、まず電
源ラインからの電圧が１．６Ｖに達した時点で、１．６
Ｖ電圧検出回路３が１．６Ｖ電圧を検知し、１．６Ｖ電
圧検出回路出力信号線１４に出力を"Ｈ"（リセット解
除）にする。これによりホストインタフェース回路１に
接続される-HIM＿RES信号線１８が接続されている回路
部分が動作を開始する。
【００２９】更に、電圧が上がり、２．７Ｖに達する
と、２．７Ｖ電圧検出回路４が２．７Ｖ電圧を検出し、
２．７Ｖ電圧検出回路出力信号線１７の出力を、"Ｌ"か
ら"Ｈ"（リセット解除）に切換える。この時点でバック
エンド回路２に接続される-BE＿RES信号線１７が接続さ
れている回路が動作を開始する。
と、２．７Ｖ電圧検出回路４が２．７Ｖ電圧を検出し、
２．７Ｖ電圧検出回路出力信号線１７の出力を、"Ｌ"か
ら"Ｈ"（リセット解除）に切換える。この時点でバック
エンド回路２に接続される-BE＿RES信号線１７が接続さ
れている回路が動作を開始する。
【００３０】通常この両方のリセットが解除された状態
が、システムとして動作している状態となる。また、電
源が切れるときは、上記説明と逆のシーケンスとなり、
供給電圧が３．６Ｖから下がって２．７Ｖに達したとき
に、バックエンド回路２に接続される-BE＿RES信号線１
７が"Ｈ"から"Ｌ"に変化し、２．７Ｖ電圧検出回路４が
動作して、バックエンド回路２に接続される回路がリセ
ット状態となり、更に、供給電圧が下がり１．６Ｖに達
したところで、ホストインタフェース回路１に接続され
る-HIM＿RES信号線１８が"Ｌ"から"Ｈ"にに変化して
１．６Ｖ電圧検出回路３が動作して、ホストインタフェ
ース回路１に接続される回路がリセット状態となる。
が、システムとして動作している状態となる。また、電
源が切れるときは、上記説明と逆のシーケンスとなり、
供給電圧が３．６Ｖから下がって２．７Ｖに達したとき
に、バックエンド回路２に接続される-BE＿RES信号線１
７が"Ｈ"から"Ｌ"に変化し、２．７Ｖ電圧検出回路４が
動作して、バックエンド回路２に接続される回路がリセ
ット状態となり、更に、供給電圧が下がり１．６Ｖに達
したところで、ホストインタフェース回路１に接続され
る-HIM＿RES信号線１８が"Ｌ"から"Ｈ"にに変化して
１．６Ｖ電圧検出回路３が動作して、ホストインタフェ
ース回路１に接続される回路がリセット状態となる。
【００３１】次に、本実施形態における１．６Ｖ電圧検
出回路の制御の動作を説明する。
出回路の制御の動作を説明する。
【００３２】DV＿CTL信号線５は、チップ外部で、"Ｈ"
に固定されている。
に固定されている。
【００３３】電源が投入され、電源ラインからの供給電
圧が１．６Ｖに達した時点で、３の１．６電圧検出回路
の出力信号１４は、"Ｌ"から"Ｈ"と変化する。更に、電
源ラインからの供給電圧が上がり、２．７Ｖに達した時
点で、４の２．７Ｖ電圧検出回路の出力信号１３と１７
が"Ｌ"から"Ｈ"に変化する。
圧が１．６Ｖに達した時点で、３の１．６電圧検出回路
の出力信号１４は、"Ｌ"から"Ｈ"と変化する。更に、電
源ラインからの供給電圧が上がり、２．７Ｖに達した時
点で、４の２．７Ｖ電圧検出回路の出力信号１３と１７
が"Ｌ"から"Ｈ"に変化する。
【００３４】そして、図２に示すＡＮＤ回路２１は、
２．７Ｖ電圧検出回路４の出力信号である１３を１６へ
スルーし、１．６Ｖ電圧検出回路３のリセット入力（ｒ
ｅｓ入力）を"Ｈ"とする。これによて１．６Ｖ電圧検出
回路３をパワーダウンが行われ、今までここで消費され
ていた電力を削減することができる。
２．７Ｖ電圧検出回路４の出力信号である１３を１６へ
スルーし、１．６Ｖ電圧検出回路３のリセット入力（ｒ
ｅｓ入力）を"Ｈ"とする。これによて１．６Ｖ電圧検出
回路３をパワーダウンが行われ、今までここで消費され
ていた電力を削減することができる。
【００３５】このとき、ホストインタフェース回路１に
接続される-HIM＿RES信号１８は、１．６Ｖ電圧検出回
路３がパワーダウンするまでは、１．６Ｖ電圧検出回路
の動作信号生成回路１１内のＯＲ回路２０により１．６
Ｖ電圧検出回路３からの検出信号１４である１．６ｏｕ
ｔ信号が効いていて、１．６Ｖ電圧検出回路３がパワー
ダウンしている間は、２．７Ｖ電圧検出回路４からの検
出信号１３である２．７ｏｕｔ信号が効いている。この
２．７Ｖ電圧検出回路４からの検出信号１３である２．
７ｏｕｔが"Ｈ"になってから、１．６Ｖ電圧検出回路３
がパワーダウンするので、２．７ｏｕｔと１．６ｏｕｔ
のORでヒゲはでない。
接続される-HIM＿RES信号１８は、１．６Ｖ電圧検出回
路３がパワーダウンするまでは、１．６Ｖ電圧検出回路
の動作信号生成回路１１内のＯＲ回路２０により１．６
Ｖ電圧検出回路３からの検出信号１４である１．６ｏｕ
ｔ信号が効いていて、１．６Ｖ電圧検出回路３がパワー
ダウンしている間は、２．７Ｖ電圧検出回路４からの検
出信号１３である２．７ｏｕｔ信号が効いている。この
２．７Ｖ電圧検出回路４からの検出信号１３である２．
７ｏｕｔが"Ｈ"になってから、１．６Ｖ電圧検出回路３
がパワーダウンするので、２．７ｏｕｔと１．６ｏｕｔ
のORでヒゲはでない。
【００３６】次に、動作状態から電源オフに移行する場
合の説明をする。
合の説明をする。
【００３７】電源ラインからの電圧が下がり、２．７Ｖ
に達したとき、４の２．７Ｖ電圧検出回路４により、検
出信号１３である２．７Ｖ電圧検出回路４の出力信号１
３が"Ｈ"から"Ｌ"に変化する。すると、１．６Ｖ電圧検
出回路３は、復帰動作に入る。ただし、復帰するまでに
遅延が生じるため、２．７Ｖ電圧検出回路４からの出力
信号１３である２．７ｏｕｔ信号を遅延回路（ディレイ
回路）１９で遅らせた信号２２をＯＲ回路２０でＯＲさ
せることにより、ヒゲが発生せず、ホストインタフェー
ス回路１への-HIM＿RES信号（リセット信号）１８を作
ることが可能となる。
に達したとき、４の２．７Ｖ電圧検出回路４により、検
出信号１３である２．７Ｖ電圧検出回路４の出力信号１
３が"Ｈ"から"Ｌ"に変化する。すると、１．６Ｖ電圧検
出回路３は、復帰動作に入る。ただし、復帰するまでに
遅延が生じるため、２．７Ｖ電圧検出回路４からの出力
信号１３である２．７ｏｕｔ信号を遅延回路（ディレイ
回路）１９で遅らせた信号２２をＯＲ回路２０でＯＲさ
せることにより、ヒゲが発生せず、ホストインタフェー
ス回路１への-HIM＿RES信号（リセット信号）１８を作
ることが可能となる。
【００３８】ホストインタフェース回路１への−HIM＿R
ES信号１８は、２．７ｏｕｔ + １．６ｏｕｔ + DLY＿
2.7で作ることができる（ここで、＋は、論理計算式の
ＯＲを示すものである）。
ES信号１８は、２．７ｏｕｔ + １．６ｏｕｔ + DLY＿
2.7で作ることができる（ここで、＋は、論理計算式の
ＯＲを示すものである）。
【００３９】次に、上述の動作を図４、図５に示すフロ
ーチャートを用いて順に説明する。
ーチャートを用いて順に説明する。
【００４０】図４は１．６Ｖ電圧検出回路３のパワーダ
ウン動作を説明するフローチャートであり、電源オンと
ともに電源ラインから供給される電圧が上昇する（ステ
ップＳ１）。１．６Ｖ電圧検出回路３により、電源ライ
ンからの供給電圧が１．６Ｖに達したかどうかを検出す
る（ステップＳ２）。この動作は供給電圧が１．６Ｖに
達するまで繰り返される（ステップＳ２のＮＯ）。ここ
で、供給電圧が１．６Ｖに達したことが検出された場合
（ステップＳ４のＹＥＳ）、１．６Ｖ側であるホストイ
ンタフェース回路１のリセットを解除する（ステップＳ
３）。
ウン動作を説明するフローチャートであり、電源オンと
ともに電源ラインから供給される電圧が上昇する（ステ
ップＳ１）。１．６Ｖ電圧検出回路３により、電源ライ
ンからの供給電圧が１．６Ｖに達したかどうかを検出す
る（ステップＳ２）。この動作は供給電圧が１．６Ｖに
達するまで繰り返される（ステップＳ２のＮＯ）。ここ
で、供給電圧が１．６Ｖに達したことが検出された場合
（ステップＳ４のＹＥＳ）、１．６Ｖ側であるホストイ
ンタフェース回路１のリセットを解除する（ステップＳ
３）。
【００４１】継続して供給電圧を監視し、２．７Ｖ電圧
検出回路４により、電源ラインからの供給電圧が２．７
Ｖに達したかどうかを検出する（ステップＳ４）。この
動作は供給電圧が２．７Ｖに達するまで繰り返される
（ステップＳ４のＮＯ）。ここで、供給電圧が２．７Ｖ
に達したことが検出された場合（ステップＳ４のＹＥ
Ｓ）、２．７Ｖ側であるバックエンド回路２のリセット
を解除する（ステップＳ５）。
検出回路４により、電源ラインからの供給電圧が２．７
Ｖに達したかどうかを検出する（ステップＳ４）。この
動作は供給電圧が２．７Ｖに達するまで繰り返される
（ステップＳ４のＮＯ）。ここで、供給電圧が２．７Ｖ
に達したことが検出された場合（ステップＳ４のＹＥ
Ｓ）、２．７Ｖ側であるバックエンド回路２のリセット
を解除する（ステップＳ５）。
【００４２】これと同時に２．７Ｖ電圧検出回路４の出
力信号１３を１．６Ｖ電圧検出回路の動作信号生成回路
１１が受け取り、１．６Ｖ電圧検出回路３をリセット信
号１６によりリセットし、１．６Ｖ電圧検出回路３のパ
ワーダウンを実行する（ステップＳ６）。この状態にお
いてシステムとして動作状態（ステップＳ７）にあり、
１．６Ｖ電圧検出回路３で消費する電力を抑えることが
できている。
力信号１３を１．６Ｖ電圧検出回路の動作信号生成回路
１１が受け取り、１．６Ｖ電圧検出回路３をリセット信
号１６によりリセットし、１．６Ｖ電圧検出回路３のパ
ワーダウンを実行する（ステップＳ６）。この状態にお
いてシステムとして動作状態（ステップＳ７）にあり、
１．６Ｖ電圧検出回路３で消費する電力を抑えることが
できている。
【００４３】次に、図５のフローチャートを用いて、
１．６Ｖ電圧検出回路３のパワー復帰動作について説明
する。まず、電源オフとともに電源ラインから供給され
る電圧が下降する（ステップＳ８）。２．７Ｖ電圧検出
回路４により、電源ラインからの供給電圧が２．７Ｖに
達したかどうかを検出する（ステップＳ９）。この動作
は供給電圧が２．７Ｖに達するまで繰り返される（ステ
ップＳ９のＮＯ）。ここで、供給電圧が２．７Ｖに達し
たことが検出された場合（ステップＳ９のＹＥＳ）、
２．７Ｖ側であるバックエンド回路２のリセットを実行
する（ステップＳ１０）。これと同時に２．７Ｖ電圧検
出回路４の出力信号１３を１．６Ｖ電圧検出回路の動作
信号生成回路１１が受け取り、１．６Ｖ電圧検出回路３
を復帰信号１６によりリセット状態を解除して復帰状態
とする。即ち、１．６Ｖ電圧検出回路３へのパワーダウ
ン解除を実行する（ステップＳ１１）。
１．６Ｖ電圧検出回路３のパワー復帰動作について説明
する。まず、電源オフとともに電源ラインから供給され
る電圧が下降する（ステップＳ８）。２．７Ｖ電圧検出
回路４により、電源ラインからの供給電圧が２．７Ｖに
達したかどうかを検出する（ステップＳ９）。この動作
は供給電圧が２．７Ｖに達するまで繰り返される（ステ
ップＳ９のＮＯ）。ここで、供給電圧が２．７Ｖに達し
たことが検出された場合（ステップＳ９のＹＥＳ）、
２．７Ｖ側であるバックエンド回路２のリセットを実行
する（ステップＳ１０）。これと同時に２．７Ｖ電圧検
出回路４の出力信号１３を１．６Ｖ電圧検出回路の動作
信号生成回路１１が受け取り、１．６Ｖ電圧検出回路３
を復帰信号１６によりリセット状態を解除して復帰状態
とする。即ち、１．６Ｖ電圧検出回路３へのパワーダウ
ン解除を実行する（ステップＳ１１）。
【００４４】更に継続して供給電圧を監視し、１．６Ｖ
電圧検出回路３により、電源ラインからの供給電圧が
１．６Ｖに達したかどうかを検出する（ステップＳ１
２）。この動作は供給電圧が１．６Ｖに達するまで繰り
返される（ステップＳ１２のＮＯ）。ここで、供給電圧
が１．６Ｖに達したことが検出された場合（ステップＳ
１２のＹＥＳ）、１．６Ｖ側であるホストインタフェー
ス回路１のリセットを実行する（ステップＳ１３）。こ
の状態においてシステムとして動作が終了した状態であ
る電源オフが完了する（ステップＳ１４）。
電圧検出回路３により、電源ラインからの供給電圧が
１．６Ｖに達したかどうかを検出する（ステップＳ１
２）。この動作は供給電圧が１．６Ｖに達するまで繰り
返される（ステップＳ１２のＮＯ）。ここで、供給電圧
が１．６Ｖに達したことが検出された場合（ステップＳ
１２のＹＥＳ）、１．６Ｖ側であるホストインタフェー
ス回路１のリセットを実行する（ステップＳ１３）。こ
の状態においてシステムとして動作が終了した状態であ
る電源オフが完了する（ステップＳ１４）。
【００４５】次に図６を用いて本実施形態に係る変形例
を説明する。
を説明する。
【００４６】図６は図２を簡略化し、複数の電圧検出回
路および複数の電圧検出回路の動作信号生成回路を持っ
た例である。
路および複数の電圧検出回路の動作信号生成回路を持っ
た例である。
【００４７】動作は、上述の実施形態とまったく同様
で、本変形例は、３つの電圧を検出するものである。更
に４つ以上の電圧検出回路を接続してもまったく同様に
動作する。
で、本変形例は、３つの電圧を検出するものである。更
に４つ以上の電圧検出回路を接続してもまったく同様に
動作する。
【００４８】電源投入時は、電源ラインからの供給電圧
が０Ｖから３．６Vまでの上昇していく間に、電圧検出
回路Ａ（ＬＯＷ＿Ｖ：低電圧検出用）３５→電圧検出回
路Ｂ（ＭＩＤ＿Ｖ：中電圧検出用）４５→電圧検出回路
Ｃ（ＨＩＧＨ＿Ｖ：高電圧検出用）５５と検出をはじ
め、リセット信号は順次、信号線３４→信号線４４→信
号線５４と解除されていく。
が０Ｖから３．６Vまでの上昇していく間に、電圧検出
回路Ａ（ＬＯＷ＿Ｖ：低電圧検出用）３５→電圧検出回
路Ｂ（ＭＩＤ＿Ｖ：中電圧検出用）４５→電圧検出回路
Ｃ（ＨＩＧＨ＿Ｖ：高電圧検出用）５５と検出をはじ
め、リセット信号は順次、信号線３４→信号線４４→信
号線５４と解除されていく。
【００４９】電源オフ時は、電圧検出回路Ｃ（ＨＩＧＨ
＿Ｖ：高電圧検出用）５５→電圧検出回路Ｂ（ＭＩＤ＿
Ｖ：中電圧検出用）４５→電圧検出回路Ａ（ＬＯＷ＿
Ｖ：低電圧検出用）３５の順番に検出し、信号線５４→
信号線４４→信号線３４の順に、リセット信号をＬｏｗ
（リセット状態）にしていく。このとき１ランク下の電
圧検出回路を停止（イネーブル）にするタイミングは、
上述の実施形態の図３に示すタイミングとまったく同様
である。すなわち、電圧検出回路Ｃ（ＨＩＧＨ＿Ｖ：高
電圧検出用）５５の検出電圧に達した場合は、電圧検出
回路Ｂの動作信号生成回路４２の出力信号４３により電
圧検出回路Ｂ（ＭＩＤ＿Ｖ：中電圧検出用）４５をイネ
ーブル（パワーダウン／復帰）にし、更に、電圧検出回
路Ｂ（ＭＩＤ＿Ｖ：中電圧検出用）４５の検出電圧に達
した場合、電圧検出回路Ａの動作信号生成回路３２の出
力信号３２により電圧検出信号Ａ（ＬＯＷ＿Ｖ：低電圧
検出用）３５をイネーブルにする。
＿Ｖ：高電圧検出用）５５→電圧検出回路Ｂ（ＭＩＤ＿
Ｖ：中電圧検出用）４５→電圧検出回路Ａ（ＬＯＷ＿
Ｖ：低電圧検出用）３５の順番に検出し、信号線５４→
信号線４４→信号線３４の順に、リセット信号をＬｏｗ
（リセット状態）にしていく。このとき１ランク下の電
圧検出回路を停止（イネーブル）にするタイミングは、
上述の実施形態の図３に示すタイミングとまったく同様
である。すなわち、電圧検出回路Ｃ（ＨＩＧＨ＿Ｖ：高
電圧検出用）５５の検出電圧に達した場合は、電圧検出
回路Ｂの動作信号生成回路４２の出力信号４３により電
圧検出回路Ｂ（ＭＩＤ＿Ｖ：中電圧検出用）４５をイネ
ーブル（パワーダウン／復帰）にし、更に、電圧検出回
路Ｂ（ＭＩＤ＿Ｖ：中電圧検出用）４５の検出電圧に達
した場合、電圧検出回路Ａの動作信号生成回路３２の出
力信号３２により電圧検出信号Ａ（ＬＯＷ＿Ｖ：低電圧
検出用）３５をイネーブルにする。
【００５０】以上のような本願実施形態により、定常動
作時、即ち、電圧検出回路Ｃ（ＨＩＧＨ＿Ｖ：高電圧検
出用）５５の検出電圧より高い電圧の状態に、電圧検出
回路Ｃ（ＨＩＧＨ＿Ｖ：高電圧検出用）５５以外の電圧
検出回路、即ち、本変形例では、電圧検出回路Ｂ（ＭＩ
Ｄ＿Ｖ：中電圧検出用）４５と、電圧検出信号Ａ（ＬＯ
Ｗ＿Ｖ：低電圧検出用）３５をパワーダウンしておくこ
とが可能である。
作時、即ち、電圧検出回路Ｃ（ＨＩＧＨ＿Ｖ：高電圧検
出用）５５の検出電圧より高い電圧の状態に、電圧検出
回路Ｃ（ＨＩＧＨ＿Ｖ：高電圧検出用）５５以外の電圧
検出回路、即ち、本変形例では、電圧検出回路Ｂ（ＭＩ
Ｄ＿Ｖ：中電圧検出用）４５と、電圧検出信号Ａ（ＬＯ
Ｗ＿Ｖ：低電圧検出用）３５をパワーダウンしておくこ
とが可能である。
【００５１】なお、本実施例においてＳＤメモリーカー
ドを例に構造、動作を説明したが、これに限るものでは
ない。複数の電圧検出回路を持つ装置であれば、上記同
様の作用効果を得ることができることは言うまでもな
い。
ドを例に構造、動作を説明したが、これに限るものでは
ない。複数の電圧検出回路を持つ装置であれば、上記同
様の作用効果を得ることができることは言うまでもな
い。
【００５２】
【発明の効果】以上詳述したように、本発明によれば、
メモリーカードのような複数の電圧検出回路を持つ装置
において、電源投入後、当該メモリーカードが動作電圧
に安定した時、片側（低い電圧を検出する回路）の電圧
検出回路を停止させ、電力の消費を抑えた電圧検出回路
制御装置及、同装置を有するメモリー制御装置及び同装
置を有するメモリーカードを提供することが可能とな
る。
メモリーカードのような複数の電圧検出回路を持つ装置
において、電源投入後、当該メモリーカードが動作電圧
に安定した時、片側（低い電圧を検出する回路）の電圧
検出回路を停止させ、電力の消費を抑えた電圧検出回路
制御装置及、同装置を有するメモリー制御装置及び同装
置を有するメモリーカードを提供することが可能とな
る。
【図１】 本発明の実施形態に係る電圧検出回路周辺の
回路構成を示すブロック図。
回路構成を示すブロック図。
【図２】 本発明の実施形態に係る電圧検出回路の動作
信号生成回路の回路構成を示すブロック図。
信号生成回路の回路構成を示すブロック図。
【図３】 本発明の実施形態に係る電圧検出回路のパワ
ーダウン／復帰シーケンスを説明する図。
ーダウン／復帰シーケンスを説明する図。
【図４】 本発明の実施形態に係る電圧検出回路のパワ
ーダウン処理を説明するフローチャート。
ーダウン処理を説明するフローチャート。
【図５】 本発明の実施形態に係る電圧検出回路のパワ
ー復帰処理を説明するフローチャート。
ー復帰処理を説明するフローチャート。
【図６】 本発明の実施形態に係る変形例の電圧検出回
路周辺の回路構成を示すブロック図。
路周辺の回路構成を示すブロック図。
１，３０，４０…ホストインタフェース回路
２，５０…バックエンド回路
３，３５，４５…ホスト側電圧検出回路
４、５５…バックエンド側電圧検出回路
１１，３２，４２…電圧検出回路の動作信号生成回路
１３，１７，５１，５４…電圧検出出力信号線
１４，３４，４４…電圧検出出力信号線
１６，３３，４３…電圧検出回路制御信号線
１９…遅延回路（ディレイ回路）
２０…ＯＲ回路
２１…ＡＮＤ回路
２２…電圧検出回路出力信号の遅延信号
Claims (9)
- 【請求項１】 第１の電圧を検出する第１の電圧検出回
路と、 前記第１の電圧よりも高い第２の電圧を検出する第２の
電圧検出回路と、 前記第１、第２の電圧検出回路に接続され、前記第２の
電圧検出回路からの電圧検出信号に基づき前記第１の電
圧検出回路の動作を制御するための信号を生成する動作
信号生成回路とを具備したことを特徴とする電圧検出回
路制御装置。 - 【請求項２】 前記動作信号生成回路は前記第１の電圧
検出回路に動作制御信号を送信するとともに、前記動作
制御信号は、前記第１の電圧検出回路の動作を停止する
ための信号であることを特徴とする請求項１記載の電圧
検出回路制御装置。 - 【請求項３】 前記動作信号生成回路は前記第１の電圧
検出回路に動作制御信号を送信するとともに、前記動作
制御信号は、前記第１の電圧検出回路の動作を復帰する
ための信号であることを特徴とする請求項１記載の電圧
検出回路制御装置。 - 【請求項４】 前記動作信号生成回路は、前記第２の電
圧検出回路からの検出信号遅延させる遅延回路と、 前記遅延回路の出力信号と前記第２の電圧検出回路から
の検出信号とから、前記第１の電圧検出回路の検出信号
に相当する信号を生成するＯＲ回路とを具備することを
特徴とする請求項１記載の電圧検出回路制御装置。 - 【請求項５】 ホストインターフェース回路と、バック
エンド回路とを具備したメモリー制御装置において、 第１の電圧を検出して前記ホストインターフェースの駆
動信号を生成する第１の電圧検出回路と、 前記第１の電圧よりも高い第２の電圧を検出して前記バ
ックエンド回路の駆動信号を生成する第２の電圧検出回
路と、 前記第１、第２の電圧検出回路に接続され、前記第２の
電圧検出回路からのバックエンド回路の駆動信号に基づ
き前記第１の電圧検出回路の動作を制御するための信号
を生成する動作信号生成回路とを具備したことを特徴と
するメモリー制御装置。 - 【請求項６】 前記動作信号生成回路は前記第１の電圧
検出回路に動作制御信号を送信するとともに、前記動作
制御信号は、前記第１の電圧検出回路の動作を停止する
ための信号であることを特徴とする請求項５記載のメモ
リー制御装置。 - 【請求項７】 前記動作信号生成回路は前記第１の電圧
検出回路に動作制御信号を送信するとともに、前記動作
制御信号は、前記第１の電圧検出回路の動作を復帰する
ための信号であることを特徴とする請求項５記載のメモ
リー制御装置。 - 【請求項８】 前記動作信号生成回路は、前記第２の電
圧検出回路からのバックエンド回路の動作信号を遅延さ
せる遅延回路と、 前記遅延回路の出力信号と前記第２の電圧検出回路から
のバックエンド回路の動作信号とから、前記ホストイン
ターフェース回路の動作信号を生成するＯＲ回路とを具
備することを特徴とする請求項５記載のメモリー制御装
置。 - 【請求項９】 不揮発性記憶素子と、 ホストインターフェース回路と、 バックエンド回路と、 第１の電圧を検出して前記ホストインターフェースの駆
動信号を生成する第１の電圧検出回路と、 前記第１の電圧よりも高い第２の電圧を検出して前記バ
ックエンド回路の駆動信号を生成する第２の電圧検出回
路と、 前記第１、第２の電圧検出回路に接続され、前記第２の
電圧検出回路からのバックエンド回路の駆動信号に基づ
き前記第１の電圧検出回路の動作を制御するための信号
を生成する動作信号生成回路とを具備したことを特徴と
するメモリーカード。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001395682A JP3933467B2 (ja) | 2001-12-27 | 2001-12-27 | 電圧検出回路制御装置、同装置を有するメモリー制御装置及び同装置を有するメモリーカード |
| EP02028778A EP1326250A3 (en) | 2001-12-27 | 2002-12-23 | Voltage detection circuit control device, memory control device wth the same, and memory card with the same |
| US10/325,755 US7196944B2 (en) | 2001-12-27 | 2002-12-23 | Voltage detection circuit control device, memory control device with the same, and memory card with the same |
| CNB021608784A CN100409369C (zh) | 2001-12-27 | 2002-12-27 | 电压检测电路控制设备及其存储器控制设备和存储卡 |
| US11/481,819 US7203104B2 (en) | 2001-12-27 | 2006-07-07 | Voltage detection circuit control device, memory control device with the same, and memory card with the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001395682A JP3933467B2 (ja) | 2001-12-27 | 2001-12-27 | 電圧検出回路制御装置、同装置を有するメモリー制御装置及び同装置を有するメモリーカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003196623A true JP2003196623A (ja) | 2003-07-11 |
| JP3933467B2 JP3933467B2 (ja) | 2007-06-20 |
Family
ID=19189017
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001395682A Expired - Fee Related JP3933467B2 (ja) | 2001-12-27 | 2001-12-27 | 電圧検出回路制御装置、同装置を有するメモリー制御装置及び同装置を有するメモリーカード |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7196944B2 (ja) |
| EP (1) | EP1326250A3 (ja) |
| JP (1) | JP3933467B2 (ja) |
| CN (1) | CN100409369C (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7212067B2 (en) * | 2003-08-01 | 2007-05-01 | Sandisk Corporation | Voltage regulator with bypass for multi-voltage storage system |
| US7164561B2 (en) * | 2004-02-13 | 2007-01-16 | Sandisk Corporation | Voltage regulator using protected low voltage devices |
| US7391193B2 (en) * | 2005-01-25 | 2008-06-24 | Sandisk Corporation | Voltage regulator with bypass mode |
| JP2012234591A (ja) * | 2011-04-28 | 2012-11-29 | Toshiba Corp | 不揮発性半導体記憶装置 |
| KR101939701B1 (ko) * | 2012-02-14 | 2019-01-18 | 삼성전자주식회사 | 전원 공급 회로 및 전원 공급 방법 |
| JP6441619B2 (ja) * | 2014-09-03 | 2018-12-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US9747958B2 (en) * | 2015-10-30 | 2017-08-29 | Sandisk Technologies Llc | Device soft-start management for enumeration problems with USB hosts |
| CN107886981B (zh) * | 2017-11-28 | 2021-04-27 | 晶晨半导体(上海)股份有限公司 | 一种应用于嵌入式系统的掉电处理方法 |
| JP6748760B1 (ja) * | 2019-05-13 | 2020-09-02 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
| JP6792667B2 (ja) * | 2019-05-13 | 2020-11-25 | ウィンボンド エレクトロニクス コーポレーション | 半導体記憶装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6318074A (ja) * | 1986-07-11 | 1988-01-25 | Teijin Ltd | 薄膜形成装置 |
| JP2842588B2 (ja) | 1987-01-26 | 1999-01-06 | 日本電気株式会社 | 電圧検出回路 |
| US5051995A (en) * | 1988-03-14 | 1991-09-24 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device having a test mode setting circuit |
| JPH04157372A (ja) | 1990-10-19 | 1992-05-29 | Nec Corp | ウインド型電圧比較回路 |
| JPH0574136A (ja) | 1991-09-12 | 1993-03-26 | Seiko Epson Corp | メモリーカード |
| JPH05137253A (ja) | 1991-11-11 | 1993-06-01 | Mitsubishi Electric Corp | 異常電圧検出制御装置 |
| JPH05143802A (ja) | 1991-11-15 | 1993-06-11 | Seiko Epson Corp | メモリーカード |
| JP2590725B2 (ja) | 1994-03-09 | 1997-03-12 | カシオ計算機株式会社 | 楽音データ入力装置 |
| JPH10512081A (ja) * | 1994-10-19 | 1998-11-17 | インテル・コーポレーション | フラッシュ・メモリ用電圧源 |
| WO1997020269A1 (en) * | 1995-11-13 | 1997-06-05 | Lexar Microsystems, Inc. | Automatic voltage detection in multiple voltage applications |
| US5822246A (en) * | 1996-09-30 | 1998-10-13 | Intel Corporation | Method and apparatus for detecting the voltage on the VCC pin |
| US5943263A (en) * | 1997-01-08 | 1999-08-24 | Micron Technology, Inc. | Apparatus and method for programming voltage protection in a non-volatile memory system |
| JP3230502B2 (ja) | 1998-11-20 | 2001-11-19 | 日本電気株式会社 | 電圧検出回路 |
| JP2004297028A (ja) * | 2003-02-04 | 2004-10-21 | Sharp Corp | 半導体記憶装置 |
-
2001
- 2001-12-27 JP JP2001395682A patent/JP3933467B2/ja not_active Expired - Fee Related
-
2002
- 2002-12-23 EP EP02028778A patent/EP1326250A3/en not_active Withdrawn
- 2002-12-23 US US10/325,755 patent/US7196944B2/en not_active Expired - Fee Related
- 2002-12-27 CN CNB021608784A patent/CN100409369C/zh not_active Expired - Fee Related
-
2006
- 2006-07-07 US US11/481,819 patent/US7203104B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7196944B2 (en) | 2007-03-27 |
| US20060250875A1 (en) | 2006-11-09 |
| US7203104B2 (en) | 2007-04-10 |
| US20030132733A1 (en) | 2003-07-17 |
| CN1430228A (zh) | 2003-07-16 |
| EP1326250A2 (en) | 2003-07-09 |
| JP3933467B2 (ja) | 2007-06-20 |
| CN100409369C (zh) | 2008-08-06 |
| EP1326250A3 (en) | 2004-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE48190E1 (en) | Electronic device with serial ATA interface and power saving method for serial ATA buses | |
| US6727952B1 (en) | Electronic device having common connector | |
| US7392412B1 (en) | Low power mode for a network interface | |
| JP3049051B1 (ja) | 中央処理装置の温度制御回路 | |
| EP3309998B1 (en) | Power sourcing equipment, and method and apparatus for power over ethernet | |
| US6065124A (en) | Computer system having power saving and management function and method of controlling the same | |
| EP0860052B1 (en) | An input/output driver circuit for isolating with minimal power consumption a peripheral component from a core section | |
| EP0887990B1 (en) | Modem unit | |
| US9557802B2 (en) | Method of controlling SDIO device and related SDIO system and SDIO device | |
| CN107994627B (zh) | 一种基于TypeC协议和PD协议的移动电源控制装置 | |
| CN111552365A (zh) | 存储器芯片及其控制方法 | |
| JP3933467B2 (ja) | 電圧検出回路制御装置、同装置を有するメモリー制御装置及び同装置を有するメモリーカード | |
| US9195297B2 (en) | Bridging device for connecting to a host executes a power saving operation or a polling operation according to status detected by the connection detector | |
| CN103746417A (zh) | 一种电池监测芯片的低功耗控制方法及系统 | |
| CN118584873B (zh) | 基于多核异构系统的上电时序控制方法、装置及车辆 | |
| KR20060126764A (ko) | 카드 및 호스트 장치 | |
| CN113765679B (zh) | 计算机网络唤醒方法及系统 | |
| US7039826B2 (en) | Circuit for controlling the clock supplied to a state controller in a data transfer control device according to states of first and second devices | |
| US20130138990A1 (en) | Digital component power savings in a host device and method | |
| CN116301294B (zh) | 一种系统芯片低功耗实现方法、系统芯片、车机及设备 | |
| US7076683B2 (en) | Clock control circuit for controlling an oscillation circuit in a data transfer control device according to states of a first device and a second device | |
| US6687830B2 (en) | Energy-saving control interface and method for power-on identification | |
| JP2000270472A (ja) | 電源装置 | |
| JP2008211761A (ja) | 画像形成装置および接続通知方法 | |
| JP6085673B2 (ja) | コンピュータシステム及びコンピュータシステムを実行するための方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050414 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050606 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060928 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070313 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |