JP2003197464A

JP2003197464A - 薄膜コンデンサおよびその製造方法

Info

Publication number: JP2003197464A
Application number: JP2001395376A
Authority: JP
Inventors: Tsuneo Mishima; 常雄見島
Original assignee: Kyocera Corp
Current assignee: Kyocera Corp
Priority date: 2001-12-26
Filing date: 2001-12-26
Publication date: 2003-07-11
Anticipated expiration: 2021-12-26
Also published as: JP3996765B2

Abstract

(57)【要約】【課題】本発明は下部電極層、上部電極の電極損失が小
さく、且つ容量発生領域の平面積を精度よく形成するこ
とができる薄膜コンデンサを提供する。【解決手段】支持基板１上に下部電極層２、薄膜誘電体
層３、上部電極層４を順次被着してなる薄膜コンデンサ
において、前記薄膜誘電体層３が上部電極層４の直下に
のみ存在し、薄膜誘電体層３と上部電極層４の形状およ
び平面積が等しいことを特徴とする薄膜コンデンサであ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、誘電体層を薄膜技
法により形成した薄膜コンデンサに関するものであり、
特に自己共振周波数が高く、高周波においても損失が小
さい低容量の薄膜コンデンサに関する。

【０００２】

【従来技術】コンデンサの一つにコンデンサの構成要素
である電極層および誘電体層が薄膜で形成された薄膜コ
ンデンサがある。これは通常、電気絶縁性の支持基板上
に薄膜状の下部電極層、誘電体層、上部電極層がこの順
に積層している。このような薄膜コンデンサでは下部電
極層、上部電極層が夫々スパッタ、真空蒸着などで形成
されており、誘電体層もスパッタ、ゾルゲル法等で形成
されている。このような薄膜コンデンサの製造では、通
常、以下のようにフォトリソグラフィの手法が用いられ
る。先ず、絶縁性支持基板上の全面に下部電極層となる
導体層を形成した後、必要部のみをレジストで覆い、そ
の後、ウエットエッチング又は、ドライエッチングで不
要部を除去して、所定形状の下部電極層を形成する。次
に、支持基板上に薄膜誘電体層となる誘電体層を全面に
形成し、下部電極層同様に、不要部を除去して所定形状
の薄膜誘電体層を形成する。最後に上部電極層となる導
体層を全面に形成し、不要部を除去して所定形状の上部
電極層を形成する。また、保護層やハンダバンプを形成
することにより、表面実装が可能になる。また、薄膜誘
電体層の材料として、（Ba_xSr_1-x）_yTi_1-yO₃から成る誘
電体材料を用いて、上部電極層と下部電極層との間に所
定電位を与えて、誘電体層の誘電率を変化させて、容量
を制御するチューナブル薄膜コンデンサも同様な構造で
ある。

【０００３】薄膜コンデンサを、例えば、高周波回路で
コンデンサとして用いるためには、自己共振周波数が使
用される周波数よりも高周波側に位置する必要がある。
このような薄膜コンデンサは下部電極層、上部電極層で
のインダクタンスを小さくすることで可能であり、イン
ダクタンスの小さな薄膜コンデンサは例えば特開平８−
２４１８３０公報に開示されている。

【０００４】

【発明が解決しようとする課題】上述のように薄膜コン
デンサを、高周波回路でコンデンサとして用いるために
は、自己共振周波数が使用される周波数よりも高周波側
に位置する必要があり、インダクタンスが小さいことが
必要であるが、同時に下部電極層、上部電極層の損失も
低い必要がある。これは、共振点がコンデンサを使用す
る周波数より高周波側にあっても、共振点近傍の周波数
ではコンデンサに起因するインピーダンスが小さくなっ
ているため、損失が大きいコンデンサでは抵抗成分が支
配的になる。このため、下部電極層、上部電極層による
損失を低減するためには、抵抗率の小さな金属を用い、
且つ下部電極層、上部電極層をできる限り厚くする必要
がある。

【０００５】また、コンデンサの容量を小さくすること
により、自己共振周波数をさらに高周波側にずらすこと
が可能となり、共振の影響による損失の増加を低減でき
る。コンデンサの容量を小さくすることは、下部電極層
と上部電極層に挟持された薄膜誘電体層からなる容量発
生領域の平面積を小さくすることが必要となるが、コン
デンサの平面積を小さくすることにより、コンデンサを
構成する誘電体部分にリーク特性を劣化させる段差が生
じ信頼性が低下したり、製造工程において位置合わせの
精度が厳しくなり、結果として歩留の低下につながる。

【０００６】また、前述の電極層による損失を低減させ
るために電極層を厚くすることは段差をさらに増大させ
ることになる。

【０００７】また、従来の薄膜コンデンサでは、低融点
の金属が電極として用いられていたり、高融点の金属が
用いられている場合でも微構造が考慮されておらず、密
着性が悪くなり、結果として信頼性、耐湿性に劣ること
になっている。

【０００８】本発明は上述の問題点に鑑みて案出された
ものであり、その目的は、下部電極層、上部電極の電極
損失が小さく、且つ容量発生領域の平面積を位置合わせ
の精度を必要とすることなく精度よく形成することがで
き、工程を簡略化し、薄膜コンデンサを提供することに
ある。

【０００９】さらに、段差をなくし、信頼性を向上し、
基板、電極、誘電体の密着性を向上し、耐湿性を向上し
た、薄膜コンデンサを提供することにある。

【００１０】

【課題を解決するための手段】本発明の薄膜コンデンサ
は支持基板上に下部電極層、薄膜誘電体層、上部電極層
を順次被着してなる薄膜コンデンサにおいて、前記薄膜
誘電体層は、前記上部電極層の直下にのみ存在するとと
もに、前記薄膜誘電体層と前記上部電極層の形状および
平面積が等しいことを特徴とする薄膜コンデンサであ
る。

【００１１】また、下部電極層が、前記薄膜誘電体層の
直下に上部電極層および薄膜誘電体層と形状および平面
積が等しい突起部を有している。

【００１２】また、前記下部電極層の突起部、前記薄膜
誘電体層、前記上部電極層の周囲に絶縁体層が配置され
ている。また、前記薄膜誘電体層が（Ba_xSr_1-x）_yTi_1-y
O₃からなる。また、前記薄膜誘電体層は、下部電極及び
上部電極層との界面に夫々SiO_xまたはSiN_xの少なくとも
１つから成る誘電体層を介在させている。また、前記絶
縁体層がSiO_xまたはSiN_xから構成さらている。また、前
記下部電極層として平坦なPtまたはPdを用いられてい
る。また、前記下部電極層は、Au、Ag、Cuのいずれから
成り、且つ前記支持基板及び誘電体層との界面にPtまた
はPdのいずれかの１層を介在させている。また、前記下
部電極層は、PtまたはPdのいずれかとAu合金とから成っ
ている。また、前記上部電極層は、薄膜誘電体層側から
PtまたはPdのいずれかの層とAuとからなる２層構造で構
成されている。上部電極層は、前記薄膜誘電体側からPt
またはPd のいずれかの金属層と、Cu、Agのいずれかの
金属層と、Auからなる金属層の３層構造である。

【００１３】下部電極層、薄膜誘電体層、上部電極層を
支持基板全面に形成した後、上部電極層上に所定形状の
レジスト層を形成し、同一レジスト層を用いて、上部電
極層、薄膜誘電体層、下部電極層の一部を順次アルゴン
エッチング等により、物理的にエッチングを行なうこと
で平面積および形状の等しい下部電極層、薄膜誘電体
層、上部電極層を形成することを特徴とする薄膜コンデ
ンサの製造方法である。

【００１４】また、下部電極層または上部電極層を構成
する金属層の内、少なくともPtまたはPdからなる金属層
を薄膜誘電体層の成膜温度より低温で成膜した後に、薄
膜誘電体薄層の成膜温度に加熱することにより、平坦な
電極を得ることを特徴とする薄膜コンデンサの製造方法
である。

【００１５】また、所定形状の下部電極層、薄膜誘電体
層、上部電極層を作製した後、支持基板全面に絶縁層を
スパッタ等で成膜し、上部電極よりも大きな窓を有する
レジスト膜を用いてエッチングを行なうことにより、所
定形状の絶縁層を得ることを特徴とする薄膜コンデンサ
の製造方法。

【００１６】所定形状の下部電極層、薄膜誘電体層、上
部電極層を作製した後、基板全面に絶縁層をスパッタ等
で成膜し、物理的にエッチングを行なうことにより、レ
ジスト層を用いずに所定形状の絶縁層を得ることを特徴
とする薄膜コンデンサの製造方法である。

【作用】本発明における薄膜コンデンサでは支持基板上
に下部電極層、薄膜誘電体層、上部電極層を順次被着し
てなる薄膜コンデンサにおいて、薄膜誘電体層が上部電
極層の直下にのみ存在し、薄膜誘電体層と上部電極層の
形状および平面積が等しいことを特徴としている。

【００１７】これにより上部電極、下部電極の厚みを厚
くすることができ、電極による損失を小さくすることが
出来る。また、薄膜誘電体層が上部電極層の直下にのみ
存在し、薄膜誘電体層と上部電極層の形状および平面積
が等しいことから、コンデンサ素子の容量を正確に制御
することが出来る。

【００１８】また、前記下部電極層が、前記薄膜誘電体
層の直下に上部電極層および薄膜誘電体層と形状および
平面積が等しい突起部を有することにより、コンデンサ
素子の容量をさらに正確に制御できる。

【００１９】さらに、以上のような構造においては、下
部電極層、薄膜誘電体層、上部電極層を支持基板全面に
形成した後、上部電極層上に所定形状のレジスト層を形
成し、同一レジスト層を用いて、上部電極層、薄膜誘電
体層を順次アルゴンエッチング等により、物理的にエッ
チングを行なうことで平面積および形状の等しい下部電
極層の突起部、薄膜誘電体層、上部電極層を形成するこ
とができ、下部電極層、誘電体層、上部電極層の形成
が、１バッチでスパッタ成膜できることになる。下部電
極形成後、誘電体形成後も大気中に曝す必要が無いた
め、膜表面に水分、油脂等の付着が起こることがなくな
り、電極、誘電体間の密着が大幅に改善することがで
き、密着が改善できることから耐湿性が向上し、コンデ
ンサ素子としての信頼性も向上する。また、スパッタが
１バッチになること、および上部電極層と薄膜誘電体層
のエッチングに同一レジストを用いることが出来るの
で、薄膜コンデンサ製造工程が大幅に簡略化される。

【００２０】また、前記下部電極層の突起部、前記薄膜
誘電体層、前記上部電極層の周囲に、絶縁体層が配置さ
れていることにより、誘電体層が直接絶縁体層に取り囲
まれることになる。これにより、誘電体側面が誘電体と
の密着性がよい絶縁体層に封止されることになり、誘電
体側面の耐湿性が向上し、コンデンサ素子としての信頼
性も向上する。

【００２１】この様な絶縁体層は所定形状の下部電極
層、薄膜誘電体層、上部電極層を作製した後、基板全面
に絶縁層をスパッタ等で成膜し、上部電極よりも大きな
窓を有するレジスト膜を用いてエッチングを行なうこと
により作製が可能である。

【００２２】さらに、所定形状の下部電極層、薄膜誘電
体層、上部電極層を作製した後、基板全面に絶縁層をス
パッタ等で成膜し、物理的にエッチングを行なうことに
より、レジスト層を用いずに所定形状の絶縁層を得るこ
とによっても作製が可能である。

【００２３】また、前記薄膜誘電体層が（Ba_xSr_1-x）_yT
i_1-yO₃からなることを特徴とする薄膜コンデンサである
ことから、誘電体自体の損失も低減できるようになり、
さらに、外部電圧の印加によって誘電率を変化すること
が出来るチューナブル薄膜コンデンサとすることも出来
る。特に、下部電極層、上部電極層に直流バイアスを印
加するが、容量発生領域部分での電極の厚みを厚くする
ことにより、バイアスの偏りがなく、安定した誘電率の
制御が可能となる。

【００２４】また、Ｄ１をSiO_xまたはSiN_x、Ｄ２を（Ba
_xSr_1-x）_yTi_1-yO₃としたときに、前記薄膜誘電体層とし
て下部電極側からＤ１／Ｄ２／Ｄ１の３層構造を用いる
ことにより、金属層よりもさらに密着性のよいSiO_xまた
はSiN_xの様な絶縁層により（Ba_xSr_1-x）_yTi_1-yO₃の上下
を挟み込むことになり、さらに耐湿性が向上し、コンデ
ンサ素子としての信頼性が向上できる。

【００２５】また、前記絶縁体層がSiO_xまたはSiN_xから
なることにより、薄膜誘電体層の耐湿性が向上し、さら
に、これらの低誘電率の絶縁体層が薄膜誘電体層の側面
に位置することから、浮遊容量の発生を小さく抑えるこ
とが出来る。

【００２６】また、前記下部電極層として平坦なPtまた
はPdを用いることにより、薄膜誘電体層との密着性が向
上し、薄膜誘電体層の凹凸が小さくなるため、破壊電圧
が高く、リーク電流が小さくなり、信頼性の向上に繋が
る。また、これらの金属は高融点であることから直後に
成膜を行なう薄膜誘電体層を高温で成膜できるようにな
り、緻密で、酸素欠陥が少なく、損失が小さな薄膜誘電
体層を成膜することができる。さらに、チューナブル薄
膜コンデンサの作製においては、誘電率の変化率の大き
な薄膜誘電体を成膜することができる。

【００２７】また、Me１をPtまたはPdとし、Me2をAu、A
g、Cuの何れかとしたときに、前記下部電極層として支
持基板側からMe1／Me2／Me1の３層構造を用いることと
し、少なくとも薄膜誘電体側のMe1層が平坦であること
により、緻密で、酸素欠陥が少なく、損失が小さな薄膜
誘電体層を成膜することができ、チューナブル薄膜コン
デンサの作製においては、誘電率の変化率の大きな薄膜
誘電体を成膜することができることに加えて、支持基
板、薄膜誘電体層と密着性が良く、しかも安価で、抵抗
率が小さい電極層を作製することが可能になる。また、
MeをPtまたはPdとしたときに、下部電極層として平坦な
Me−Au合金を用いることにより、より安定して、支持基
板、薄膜誘電体層と密着性が良く、しかも安価で、抵抗
率が小さい電極層を作製することが可能になる。

【００２８】また、MeをPtまたはPdとしたときに、前記
上部電極層として薄膜誘電体層側からMe／Auの２層構造
を用いることにより、薄膜誘電体層とは密着性が良く、
絶縁体層とは密着性が悪い上部電極層を作製できる。上
述の方法で絶縁層を作製する時に、密着性の悪い上部電
極上の絶縁層は完全に除去できることになる。さらに、
抵抗率の低い上部電極層を作製することが出来るため、
薄膜コンデンサとしての損失を小さくすることが出来
る。

【００２９】また、Me１をPtまたはPd、Me２をCu、Agと
したときに、上部電極層として誘電体側からMe１／Me２
／Auの３層構造を用いることにより、安価に抵抗率の低
い上部電極層を作製することが出来る。

【００３０】電極層を構成する金属層の内、少なくとも
Pt、Pd層を薄膜誘電体層の成膜温度より低温で成膜した
後に、薄膜誘電体薄層の成膜温度に加熱することによ
り、平坦な電極を得ることができるが、この方法では、
一旦金属層を成膜したあとに、チャンバーから試料を取
り出してアニールを行なうことが必要でなくなり、同一
バッチで成膜、アニールが可能となる。

【００３１】

【発明の実施の形態】以下、本発明の薄膜コンデンサを
図面に基づいて詳説する。

【００３２】図１は、本発明の薄膜コンデンサの断面を
示すものである。図２は図１中丸印部分の容量発生領域
部分の拡大断面図であり、図３は保護膜を省略した状態
の平面図である。

【００３３】図において１は支持基板であり、２は下部
電極層であり、３は薄膜誘電体層であり、４は上部電極
層であり、６は上部引出し電極であり、７は保護層であ
り、８、９は端子部である。また、薄膜誘電体層３およ
び上部電極層４の周囲には、絶縁体層５が配置される。

【００３４】支持基板１はアルミナなどのセラミック基
板、サファイアなどの単結晶基板などである。そして、
支持基板1の表面には、下部電極層２が形成されてい
る。下部電極層２、薄膜誘電体層３、上部電極層４は支
持基板上の全面に同一バッチで形成され、全層のスパッ
タ終了後に、先ず薄膜誘電体層３および上部電極層４が
所定形状のレジスト層を用いて同一形状に物理的にエッ
チングされ、その後に下部電極層２が所定形状のレジス
ト層を用いて物理的または化学的にエッチングされる。

【００３５】下部電極層２は、薄膜誘電体層３の形成に
高温スパッタが必要となるため、高融点でしかも貴金属
であるPtなどである。この下部電極層２は、例えば、基
板温度１５０℃から６００℃で形成されている。その
後、薄膜誘電体層３のスパッタ温度である７００〜９０
０℃へ加熱され、スパッタ開始まで一定時間保持するこ
とにより平坦な薄膜となる。尚、図１中、符号２１は、
下部電極層２の一部を端子部９が形成される部位にまで
延出される端子配置部である。

【００３６】この下部電極層２の厚みは、端子部９から
容量発生領域までの抵抗成分、下部電極層２の連続性
（いずれも厚みが厚い方が望ましい）及び支持基板１と
の密着性（厚みが相対的に薄い方が望ましい）を考慮し
て決定され、例えば、０．１〜１０μmとなっている。
例えば、０．１μmよりも小さくなると、電極自身の抵
抗が大きくなると同時に、電極の連続性がなくなり、信
頼性が劣るようになる。一方、１０μm以上にすると支
持基板１との密着信頼性が低下する。

【００３７】尚、下部電極層２を構成する金属材料は、
高融点の貴金属Ｐｔ、Pd以外に、Ａｕ、Ａｇ、Ｃｕなど
を適用した３層構造とすることも可能である。

【００３８】薄膜誘電体層３は、少なくともBa、Sr、Ti
を含有するペロブスカイト型酸化物結晶粒子から成る高
誘電率の誘電体層である。この薄膜誘電体層３は、上述
の下部電極層２の表面に形成されている。例えば、ペロ
ブスカイト型酸化物結晶粒子が得られる誘電体をターゲ
ットとして、スパッタリングを行なう。例えば、基板温
度を８００℃として、厚みを考慮した時間だけ成膜を行
う。高温でスパッタを行なうことにより、スパッタ後の
熱処理を行なうこと無く、高誘電率で損失の低い薄膜誘
電体層が得られる。

【００３９】上部電極層４の材料としては電極の抵抗を
下げるため、抵抗率の小さなＡｕが望ましく、その他
に、Ａｇ、Ｃｕなども使用できるが、薄膜誘電体層との
密着性向上のためにはＰｔ、Ｐｄなどの高融点貴金属が
望ましい。この上部電極層４の厚みは０．１〜１０μm
となっている。厚みの下限については下部電極層２と同
様に、電極自身の抵抗を考慮して設定される。また、厚
みの上限については密着性の低下を考慮して設定され
る。尚、図1中において、符号６１、６２は、上部電極
層４の一部が延出または同一工程で形成されるものであ
り、端子部８、９が形成される部位にまで延出される端
子配置部である。本発明の薄膜コンデンサにおいては、
上述の様に、下部電極層２、薄膜誘電体層３、上部電極
層４を同一バッチでスパッタ成膜でき、大気に曝すこと
無く上部電極層まで成膜できるので、下部電極層−薄膜
誘電体層間、薄膜誘電体層−上部電極層間に油脂等の、
余分な付着が起こらないので、密着性が大幅に改善さ
れ、下部電極層−薄膜誘電体層間、薄膜誘電体層−上部
電極層間への水分等の浸入を防止することができ、耐湿
性を大幅に改善することができる。

【００４０】絶縁層５は、下部電極層２の突起部、薄膜
誘電体層３、上部電極層４の周囲に形成されるものであ
り、材料は、SiO₂、Si₃N₄等のセラミックスなどであ
る。このような絶縁層５は、例えば、下部電極層２、上
部電極層４及び支持基板１上に形成され、上部電極層４
の上面のみが露出するように、ドライエッチングで不要
部分を除去する。成膜、エッチングの様子を図４に示
す。絶縁層５をスパッタで成膜する場合、スパッタで
は、ターゲットのある一点から色々な方向にターゲット
構成物質が放出されるので、基板上のある一点には色々
な方向から飛来したターゲット構成物質が堆積していく
ことになる。ところが、ドライエッチングでは並行に置
かれたエッチング装置の電極間で加速されたイオンによ
り、エッチングが行なわれるため、膜に垂直方向にエッ
チングが進行する。本発明においては上部電極層の再上
面には絶縁層との密着性が悪いＡｕを用いており、エッ
チング中に上部電極層上の絶縁層とその周囲の絶縁層が
完全に分断された時点で上部電極層上の絶縁層が自動的
に除去できる。何らかの原因で除去できない場合は超音
波洗浄または３００℃程度の加熱で完全に除去すること
ができる。この様な方法ではレジスト層のサイズ、位置
合わせの精度は重要ではなく、上部電極よりも大きな窓
を持つレジスト層を用いればよい。また、全くレジスト
を用いなくても同様の加工が可能である。エッチング時
に上部電極層、および薄膜誘電体層の周囲の絶縁層もエ
ッチングされ、浮遊容量発生の原因になるので初期の絶
縁層の厚みは厚い方が望ましい。

【００４１】尚、絶縁層５は、少なくとも端子部８、９
が形成される端子配置部を露出するように形成されてい
る。

【００４２】上部引出し電極層６は上部電極層と端子配
置部を連結させるために形成される。上部引出し電極に
は、Ａｇ、Ｃｕ、などの安価で低抵抗な金属を用いるこ
とができる。サイズは浮遊容量と抵抗を考慮して決定す
る。

【００４３】また、保護膜７は、端子配置部６１、６２
を露出するように形成されている。保護膜としては、Ｓ
ｉＯ₂，ＳｉＮ，ＢＣＢ（ベンゾシクロブテン）、ポリ
イミドなどが好適である。また、これらの材料の多層構
造にしても良い。この保護膜６は、外部からの機械的な
衝撃からの保護の他、湿度による劣化、薬品の汚染、酸
化等を防止する役割を持っている。

【００４４】また、端子部８、９は、半田ボールや金属
バンプなどが例示できる。また、金属ワイヤーのファー
ストボンディングを行い、所定長さで切断することによ
り、金などのバンプを形成しても構わない。

【００４５】以上のように、上述の薄膜コンデンサにお
いて、容量発生領域は、下部電極層２と上部電極層４と
に挟持された薄膜誘電体層３部分であり、同一レジスト
層を用いて上部電極層と、薄膜誘電体層をエッチングす
ることで形成される。この時点では、支持基板１上に
は、下部電極層２、薄膜誘電体層３、上部電極層４が全
面に形成されているだけであり、制約事項がない状態で
精度よく下部電極層２の突起部、薄膜誘電体層３、上部
電極層４を形成することができる。従って、容量発生領
域の平面積を小さくすることも容易となり、高周波回路
に用いるコンデンサを簡単に達成できることになる。

【００４６】しかも、薄膜誘電体層３を平坦な下部電極
層２の段差の全くない面に被着形成できるため、薄膜誘
電体層３中に段切れが発生したり、また、上部電極層４
中に段切れが発生することが皆無となる。

【００４７】尚、絶縁層５が存在するために、下部電極
層２と上部電極層４との間で、不要な容量成分が発生す
る可能性があるものの、容量発生領域の下部電極層２と
上部電極層４との間隔に比較して、容量発生領域の周囲
の下部電極層２と上部引出し電極６との間隔が非常に広
いため、ここで発生する容量は、容量発生領域の容量に
比較して無視できる。仮に、容量発生領域の周囲に発生
する不要な容量をさらに小さくするためには、絶縁層を
厚くすればよいが、その為には上部電極層も厚くする必
要がある。

【００４８】特に、薄膜誘電体層３に（Ba_xSr_1-x）TiO₃
などのように、下部電極層２と上部電極層４との間に直
流バアイスを印加して、薄膜誘電体層３の誘電率を変化
させ、もって、容量特性を調整できるチューナブル薄膜
コンデンサにおいては、上部電極層４、下部電極層２で
の抵抗成分を小さくすることができるため、（薄膜誘電
体層３中に段切れが発生することが皆無とすることがで
きるため）薄膜誘電体層３にかかる電圧のバラツキを防
止でき、安定したチューナビリティーが得られるものと
なる。

【００４９】

【実施例】支持基板１としてサファイアＲ基板上に、下
部電極層２としてPtを、基板温度５００℃でスパッタ法
により形成した。薄膜誘電体層３として(Ba_0.5Sr_0.5)Ti
O₃からなるターゲットを用いて同一バッチで成膜した。
これは、基板温度は８００℃、成膜時間は１５分で成膜
を行なった。成膜開始前にＰｔ電極の平坦化のためのア
ニールとして８００℃で１５分間保持した。その上に上
部電極層４としてＰｔおよびAu電極層を同一バッチで形
成し、取り出し後１０μｍφのレジスト層を形成し、Ｅ
ＣＲ装置により上部電極層と薄膜誘電体層をエッチング
し、再度下部電極用のレジスト層を形成し、ＥＣＲでエ
ッチングし薄膜コンデンサを形成した。レジスト層剥離
後、ＳｉＯ₂層をスパッタで６００℃で成膜し、レジス
ト層を剥離後、ＥＣＲで１５分程度エッチングし、上部
電極層上のＳｉＯ₂層のみを除去した。部分的に除去さ
れていない上部電極層上のＳｉＯ₂層については純水中
で超音波洗浄することにより完全に除去した。最後に上
部取り出し電極としてＡｕをスパッタ成膜し、不要部を
エッチングで除去した。インピーダンスアナライザによ
る測定の結果、容量は約１ｐFであり、ピコアンペアメ
ーターによる測定の結果、リーク電流は１０^-12Aのオー
ダーであり、容量が小さく、リーク特性の良い薄膜キャ
パシタが得られた。

【００５０】即ち、各電極層、薄膜誘電体層で段切れが
なく、また、電極部分の損失が低下し、高周波領域でも
安定した容量素子として用いることができることを確認
した。

【００５１】

【発明の効果】本発明の薄膜コンデンサは、支持基板上
に下部電極層、誘電体層、上部電極層を順次被着してな
る薄膜コンデンサにおいて、薄膜誘電体が上部電極層の
直下のみに存在し、薄膜誘電体層と上部電極層の形状お
よび平面積が等しいことを特徴としている。そして、薄
膜誘電体層を取り囲むように絶縁層が形成されている。

【００５２】これにより、薄膜誘電体層及び上部電極層
で段切れがなく、また、容量発生領域の上部電極層、下
部電極層の厚みを極力厚くすることが可能となり、電極
損失を有効に抑えることができる薄膜コンデンサとな
る。

【００５３】特に、上部電極層の平面積によってコンデ
ンサの容量がほぼ決定されるため、フォトリソグラフィ
の工程において位置合わせの精度を全く必要とせず、安
定した容量特性を確実に得ることができる。

【００５４】特に、下部電極層、上部電極に直流バイア
スを印加して、薄膜誘電体層の誘電率を変化させるチュ
ーナブル薄膜コンデンサにおいては、電極内で電位バラ
ツキを抑えることができる。

【図面の簡単な説明】

【図１】本発明の薄膜コンデンサの断面図である。

【図２】本発明の薄膜コンデンサの主要部分の断面図で
ある。

【図３】本発明の保護膜、端子部を省略した状態の薄膜
コンデンサの平面図である。

【図４】本発明の絶縁層の成膜、エッチング工程の説明
図である。

【符号の説明】

１・・・支持基板２・・・上部電極層３・・・薄膜誘電体層４・・・上部電極層５・・・絶縁層６・・・上部引出し電極

Claims

【特許請求の範囲】

【請求項１】支持基板上に下部電極層、薄膜誘電体層、
上部電極層を順次被着してなる薄膜コンデンサにおい
て、前記薄膜誘電体層は、前記上部電極層の直下にのみ存在
するとともに、前記薄膜誘電体層と前記上部電極層の形
状および平面積が等しいことを特徴とする薄膜コンデン
サ。
【請求項２】下部電極層は、前記薄膜誘電体層の直下に
上部電極層および薄膜誘電体層と形状および平面積が等
しい突起部を有することを特徴とする請求項１の薄膜コ
ンデンサ。
【請求項３】前記下部電極層の突起部、前記薄膜誘電体
層、前記上部電極層の周囲には、絶縁体層が配置されて
いることを特徴とする請求項１記載の薄膜コンデンサ。
【請求項４】前記薄膜誘電体層は、（Ba_xSr_1-x）_yTi_1-y
O₃からなることを特徴とする請求項１記載の薄膜コンデ
ンサ。
【請求項５】前記薄膜誘電体層は、下部電極及び上部電
極層との界面に夫々SiO_xまたはSiN_xの少なくとも１つか
ら成る誘電体層を介在させたことを特徴とする請求項４
記載の薄膜コンデンサ。
【請求項６】前記絶縁体層がSiO_xまたはSiN_xからなるこ
とを特徴とする請求項３記載の薄膜コンデンサ。
【請求項７】前記下部電極層として平坦なPtまたはPdを
用いることを特徴とする請求項１乃至６のいずれか記載
の薄膜コンデンサ。
【請求項８】前記下部電極層は、Au、Ag、Cuのいずれか
ら成り、且つ前記支持基板及び誘電体層との界面にPtま
たはPdのいずれかの１層を介在されていることを特徴と
する請求項１乃至６のいずれか記載の薄膜コンデンサ。
【請求項９】前記下部電極層は、PtまたはPdのいずれか
とAuとの合金層で構成されていることを特徴とした請求
項１乃至６のいずれか記載の薄膜コンデンサ。
【請求項１０】前記上部電極層は、薄膜誘電体層側から
PtまたはPdのいずれかの金属層とAuからなる金属層の２
層構造であることを特徴とした請求項１乃至９のいずれ
か記載の薄膜コンデンサ。
【請求項１１】前記上部電極層は、前記薄膜誘電体側か
らPtまたはPd のいずれかの金属層と、Cu、Agのいずれ
かの金属層と、Auからなる金属層の３層構造であること
を特徴とする請求項１乃至９のいずれか記載の薄膜コン
デンサ。
【請求項１２】下部電極層、薄膜誘電体層、上部電極層
を支持基板全面に形成した後、上部電極層上に所定形状
のレジスト層を形成し、同一レジスト層を用いて、上部
電極層、薄膜誘電体層、下部電極層の一部を順次アルゴ
ンエッチング等により、物理的にエッチングを行なうこ
とで平面積および形状の等しい下部電極層、薄膜誘電体
層、上部電極層を形成することを特徴とする薄膜コンデ
ンサの製造方法。
【請求項１３】前記下部電極層、前記薄膜誘電体層、前
記上部電極層を作製した後、支持基板全面に絶縁層をス
パッタ等で成膜し、上部電極よりも大きな窓を有するレ
ジスト膜を用いてエッチングを行なうことにより、所定
形状の絶縁層を得ることを特徴とする薄膜コンデンサの
製造方法。
【請求項１４】前記下部電極層、前記薄膜誘電体層、前
記上部電極層を作製した後、支持基板全面に絶縁層をス
パッタ等で成膜し、物理的にエッチングを行なうことに
より、レジスト層を用いずに所定形状の絶縁層を得るこ
とを特徴とする薄膜コンデンサの製造方法。
【請求項１５】前記下部電極層または前記上部電極層を
構成する金属層は、少なくともPtまたはPdからなる金属
層を有するとともに、前記金属層は薄膜誘電体層の成膜
温度より低温で成膜した後に、薄膜誘電体薄層の成膜温
度に加熱することを特徴とする請求項１２ないし１４の
いずれか記載の薄膜コンデンサの製造方法。