JP2003197731A - 半導体素子の素子分離膜の形成方法 - Google Patents

半導体素子の素子分離膜の形成方法

Info

Publication number
JP2003197731A
JP2003197731A JP2002370478A JP2002370478A JP2003197731A JP 2003197731 A JP2003197731 A JP 2003197731A JP 2002370478 A JP2002370478 A JP 2002370478A JP 2002370478 A JP2002370478 A JP 2002370478A JP 2003197731 A JP2003197731 A JP 2003197731A
Authority
JP
Japan
Prior art keywords
film
forming
oxide film
isolation
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002370478A
Other languages
English (en)
Other versions
JP3993820B2 (ja
Inventor
Cheol-Soo Park
哲 秀 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tobu Denshi KK
Original Assignee
Tobu Denshi KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tobu Denshi KK filed Critical Tobu Denshi KK
Publication of JP2003197731A publication Critical patent/JP2003197731A/ja
Application granted granted Critical
Publication of JP3993820B2 publication Critical patent/JP3993820B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/73—Etching of wafers, substrates or parts of devices using masks for insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28—Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283—Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • H10W10/0147—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape the shapes being altered by a local oxidation of silicon process, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 本発明は半導体素子の素子分離膜の形成
方法を提供する。 【解決手段】 本発明は、分離マスクパターンに従って
マスキング絶縁膜3と分離酸化膜2とを順に蝕刻する時、
分離酸化膜2をシリコン基板1から数百Å以内の厚さを残
して蝕刻することによって、シリコン基板1がプラズマ
により損傷しないようにして素子の信頼性を向上させる
ことができる。このための本発明の半導体素子の素子分
離膜の形成方法は、シリコン基板1上に分離酸化膜2とマ
スキング絶縁膜3とを順に形成する段階と、マスキング
絶縁膜3と分離酸化膜2との所定部分を順に蝕刻してトレ
ンチを形成する段階と、前記結果物上にエピタキシャル
シリコン膜を成長させてエピタキシャルシリコンアクテ
ィブ領域5を完成する段階を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の素子分
離膜の形成方法に関するものであり、特にエピタキシャ
ルシリコン成長(Epitaxial Silicon Growth)を利用した
素子分離膜の形成方法に関するものである。
【０００２】
【従来の技術】一般に、半導体素子の集積度が増加する
に伴って、アイソレーション工程で既存のLOCOS(Local
Oxidation of Silicon)の代りにトレンチ(trench)蝕刻
工程と化学機械的研磨(Chemical Mechanical Polishin
g:CMP)工程とを利用したアイソレーション方法が新しく
研究されている。
【０００３】従来の素子分離膜の形成方法を図１及び図
２を通じて説明すると次の通りである。
【０００４】まず、図１に示すように、シリコン基板1
上にパッド酸化膜2及び窒化膜3を形成して、前記窒化膜
3及びパッド酸化膜2を一定の大きさでパターン形成（pa
tterned）する。その後、露出されたシリコン基板1を蝕
刻してトレンチを形成する。
【０００５】続いて、図２に示すように、シリコン基板
1に形成されたトレンチ内を酸化膜4で充填（filled）す
る。次に、結果物に、CMP(Chemical Mechanical Polish
ing)工程をしてから、洗浄(Cleaning)工程と犠牲酸化膜
(SacrificialOxide)形成工程を遂行する。
【０００６】しかし、上記のようになされる従来のトレ
ンチ分離膜の形成方法は、非等方性の酸化膜損失が発生
して酸化膜の蝕刻縁(A)が削れるようになる。すなわ
ち、トレンチエッジが下にたくさん凹むようになるが、
これによってワードライン蝕刻時にこの部分に残留物が
残るようになり、素子の安定的な動作の遂行を妨害する
ようになる。また、このトレンチエッジで発生するフリ
ンジング電場（FringingElectric Field）により、トラ
ンジスタハンプ(Hump)が生じ、これによってサブ閾値電
流(Sub-threshold current)が大きくなる。またインバ
ースナロウィダス効果(Inverse Narrow Width Effect)
が発生して素子の特性を悪化させる。
【０００７】前記問題点を解決するためのまた他の従来
技術が図３ないし図５に図示されている。まず、図３を
参照すると、シリコン基板11上にパッド酸化膜12及び窒
化膜13を形成した後、窒化膜13及びパッド酸化膜12を一
定の大きさでパターン形成（patterned）し、シリコン
基板11を露出させる。露出されたシリコン基板11を蝕刻
してトレンチを形成する。この方法では、シリコン基板
11のトレンチ形成時に発生する残留物を利用して、シリ
コン基板11にジョー(B)になるように蝕刻する。
【０００８】続いて、図４に示すように、酸化工程を遂
行してトレンチコーナー(Corner)をさらに丸く(round)
する酸化膜14を形成する。
【０００９】続いて、図５に示すように、トレンチ内に
酸化膜15を充填する。次に、結果物にCMP工程などが遂
行されると、トレンチエッジに沿って丸いプロファイル
を有する素子分離膜が形成されるようになる。
【００１０】
【発明が解決しようとする課題】しかし、前記従来の他
の方法は、パターンの大きさに影響を受ける。すなわ
ち、パターンの大きさが大きい所ではジョーが容易に生
じるが、高集積DRAMのようにパターンが狭い所ではこの
ようなジョーは生じにくい。結局、欠陥が発生する確率
が高くなり、例えば、酸化膜の蝕刻縁(A)が発生するこ
とで素子の電気的な特性を悪化させるようになる。ま
た、トレンチ蝕刻時に、パターンの大きさによって程度
が異なるジョーが生じることにより、電気的な特性にお
互い異なる影響を及ぼす。さらに、トレンチの蝕刻後、
損傷を受ける酸化膜を除去しコーナーを丸くするための
熱酸化膜の形成後に、この熱酸化膜を除去する犠牲酸化
工程を遂行するとコーナーがさらに脆弱になる問題点が
あった。
【００１１】したがって、本発明は前記問題点を解決す
るためになされたものであり、トレンチに充填される素
子分離絶縁膜のコーナーで損失が発生しないようにし、
以後の工程で残留物が発生しないようにすることで、半
導体素子の安定した電気的特性を得ることができるトレ
ンチ形成時に蝕刻工程を利用した半導体素子の素子分離
膜の形成方法を提供することにその目的がある。
【００１２】また、本発明の他の目的は、分離マスクパ
ターンによりマスキング絶縁膜と分離酸化膜を順に乾式
蝕刻する時、分離酸化膜をシリコン基板から数百Å以内
の厚さを残して蝕刻することによって、シリコン基板が
プラズマ(Plasma)により損傷(damage)しないようにす
る。これによって、素子の信頼性を向上させた半導体素
子の素子分離膜の形成方法を提供することにある。
【００１３】
【課題を解決するための手段】前記目的を達成するため
の本発明による半導体素子の素子分離膜の形成方法は、
シリコン基板上に分離酸化膜とマスク絶縁膜を順に形成
した後に、マスクパターンを形成する段階と、前記マス
クパターンに従って乾式蝕刻で前記マスク絶縁膜と前記
分離酸化膜の所定部分を順に、前記分離酸化膜が所定の
厚さを有するように蝕刻する段階と、前記分離マスクパ
ターンを除去した後に、前記シリコン基板上に残された
所定部分の分離酸化膜を完全に除去してトレンチを形成
する段階と、前記結果物上にエピタキシャルシリコン膜
を成長させてエピタキシャルシリコンアクティブ領域を
形成する段階を含むことを特徴とする。
【００１４】以上のような本発明の目的と別の特徴及び
長所などは次に参照する本発明の好適な実施例に対する
以下の説明から明確になるであろう。
【００１５】
【発明の実施の形態】以下、本発明の実施例に関して添
付図面を参照して詳細に説明する。また、実施例を説明
するためのすべての図面で同一な機能を有するものは同
一の符号を使用してその反復的な説明は省略する。
【００１６】図６ないし図８は本発明による素子分離膜
の形成方法を説明するための断面図である。まず、図６
を参照すると、シリコン基板1の上部に分離酸化膜2を必
要な厚さに熱形成させ、分離酸化膜2上にマスキング(Ma
sking)絶縁膜3を積層する。そして、マスキング絶縁膜3
上に分離マスクパターン4を形成する。
【００１７】次に、分離マスクパターン4に従って乾式
蝕刻で前記マスキング絶縁膜3と前記分離酸化膜2とを前
記シリコン基板1が現れるように蝕刻する。
【００１８】続いて、前記分離マスクパターン4を除去
する(図７参照)。次に、図８を参照すると、アクティブ
(active)シリコン領域5をエピタキシャルシリコン成長
(Epitaxial Silicon Growth)により生成させてアクティ
ブ領域とフィールド(field)領域とを完成する。
【００１９】図９ないし図１１は本発明による半導体素
子の他の素子分離膜の形成方法を説明するための断面図
である。まず、図９を参照すると、シリコン基板1の上
部に分離酸化膜2を必要な厚さに熱形成させ、分離酸化
膜2上にマスキング(Masking)絶縁膜3を積層する。そし
て、前記マスキング絶縁膜3上に分離マスクパターン4を
形成する。
【００２０】次に、分離マスクパターン4に従って乾式
蝕刻で前記マスキング絶縁膜3と前記分離酸化膜2とを順
に蝕刻するものの、前記分離酸化膜2を前記シリコン基
板1から数百Å以内の厚さで残るように蝕刻する。この
時、前記分離酸化膜2を数百Å以内の厚さで残す理由
は、前記シリコン基板1がプラズマ(Plasma)による損傷
(damage)を受けないようにするためだけでなく、後にア
クティブ領域に形成されるエピタキシャル層と前記シリ
コン基板1との間に生成される欠陥(defect)を減らすた
めである。前記エピタキシャル層は、エピタキシャルシ
リコン成長(Epitaxial Silicon Growth)時に形成され
る。
【００２１】続いて、図１０を参照すると、前記分離マ
スクパターン4を除去した後に、前記シリコン基板1上に
残された酸化膜2を完全に除去する。
【００２２】次に、図１１を参照すると、アクティブ(a
ctive)シリコン領域5をエピタキシャルシリコン成長(Ep
itaxial Silicon Growth)により生成して、アクティブ
領域とフィールド(field)領域を完成する。
【００２３】
【発明の効果】以上で説明したように、本発明による半
導体素子の素子分離膜の形成方法によると、分離マスク
パターン4によりマスキング絶縁膜3と分離酸化膜2を順
に蝕刻する時、分離酸化膜2をシリコン基板1から数百Å
以内の厚さを残して蝕刻することによって、シリコン基
板1がプラズマ(Plasma)により損傷(damage)を受けない
ようにして素子の信頼性を向上させることができる。
【００２４】また、エピタキシャルシリコン成長(Epita
xial Silicon Growth)時に、エピタキシャル層とシリコ
ン基板1との間に発生される欠陥(defect)を減らすこと
ができる。
【００２５】以上では本発明を実施例によって詳細に説
明したが、本発明は実施例によって限定されず、本発明
が属する技術分野において通常の知識を有するものであ
れば本発明の思想と精神を離れることなく、本発明を修
正または変更できるであろう。
【図面の簡単な説明】
【図１】従来技術による素子分離膜の形成方法を表す断
面図である
【図２】従来技術による素子分離膜の形成方法を表す断
面図である
【図３】従来技術による素子分離膜の形成方法を表す断
面図である
【図４】他の従来技術による素子分離膜の形成方法を表
す断面図である
【図５】他の従来技術による素子分離膜の形成方法を表
す断面図である
【図６】本発明による素子分離膜の形成方法を表す断面
図である
【図７】本発明による素子分離膜の形成方法を表す断面
図である
【図８】本発明による素子分離膜の形成方法を表す断面
図である
【図９】本発明による他の素子分離膜の形成方法を表す
断面図である
【図１０】本発明による他の素子分離膜の形成方法を表
す断面図である
【図１１】本発明による他の素子分離膜の形成方法を表
す断面図である
【符号の説明】
１、１１ シリコン基板 ２ 分離酸化膜 ３ マスキング絶縁膜 ４ 分離マスクパターン ５、１５ エピタキシャルシリコンアクティブ領域 １２ パッド酸化膜 １３ 窒化膜 １４、１５ 酸化膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 シリコン基板上に分離酸化膜とマスク絶
    縁膜とを順に形成する段階と、 前記マスク絶縁膜と前記分離酸化膜とを蝕刻してトレン
    チを形成する段階と、 前記トレンチ内にエピタキシャルシリコン膜を成長させ
    てエピタキシャルシリコンアクティブ領域を形成する段
    階とを含むことを特徴とする半導体素子の素子分離膜の
    形成方法。
  2. 【請求項２】 前記分離酸化膜は、前記シリコン基板か
    ら数百Å以内の厚さを残して蝕刻されることを特徴とす
    る請求項１に記載の半導体素子の素子分離膜の形成方
    法。
JP2002370478A 2001-12-20 2002-12-20 半導体素子の素子分離膜の形成方法 Expired - Fee Related JP3993820B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0081811A KR100449320B1 (ko) 2001-12-20 2001-12-20 반도체 소자의 소자 분리막 형성방법
KR2001-081811 2001-12-20

Publications (2)

Publication Number Publication Date
JP2003197731A true JP2003197731A (ja) 2003-07-11
JP3993820B2 JP3993820B2 (ja) 2007-10-17

Family

ID=19717320

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002370478A Expired - Fee Related JP3993820B2 (ja) 2001-12-20 2002-12-20 半導体素子の素子分離膜の形成方法

Country Status (5)

Country Link
US (1) US6743665B2 (ja)
JP (1) JP3993820B2 (ja)
KR (1) KR100449320B1 (ja)
CN (1) CN1312753C (ja)
TW (1) TWI287269B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009272596A (ja) * 2008-04-09 2009-11-19 Sony Corp 固体撮像装置とその製造方法、及び電子機器
US7709335B2 (en) 2008-01-15 2010-05-04 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device including isolation process
US7709356B2 (en) 2006-10-02 2010-05-04 Samsung Electronics Co., Ltd. Methods of forming a pattern and methods of manufacturing a memory device using the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100620707B1 (ko) * 2004-12-31 2006-09-13 동부일렉트로닉스 주식회사 반도체 소자의 ｓｔｉ 형성 방법
CN100358155C (zh) * 2005-10-14 2007-12-26 西安电子科技大学 等离子体平板显示器寻址驱动芯片制备方法
KR100775963B1 (ko) 2006-07-12 2007-11-15 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8536674B2 (en) 2010-12-20 2013-09-17 General Electric Company Integrated circuit and method of fabricating same
CN102427051A (zh) * 2011-08-29 2012-04-25 上海华力微电子有限公司 一种浅沟槽隔离填充的方法
CN103811403B (zh) * 2012-11-13 2016-05-25 中芯国际集成电路制造(上海)有限公司 浅沟槽隔离结构的形成方法
CN114242651A (zh) * 2022-02-24 2022-03-25 北京芯可鉴科技有限公司 浅槽隔离结构制作方法及浅槽隔离结构

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5262354A (en) * 1992-02-26 1993-11-16 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
KR100365741B1 (ko) * 1998-06-30 2003-02-19 주식회사 하이닉스반도체 반도체장치제조방법
JP2000100931A (ja) * 1998-09-25 2000-04-07 Seiko Epson Corp 半導体装置及びその製造方法
KR20000043906A (ko) * 1998-12-29 2000-07-15 김영환 반도체 소자의 제조 방법
KR20010003257A (ko) * 1999-06-22 2001-01-15 김영환 반도체소자의 제조방법
US6228691B1 (en) * 1999-06-30 2001-05-08 Intel Corp. Silicon-on-insulator devices and method for producing the same
US6277723B1 (en) 1999-10-14 2001-08-21 Taiwan Semiconductor Manufacturing Company Plasma damage protection cell using floating N/P/N and P/N/P structure
US6303467B1 (en) 2000-07-28 2001-10-16 United Microelectronics Corp. Method for manufacturing trench isolation

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7709356B2 (en) 2006-10-02 2010-05-04 Samsung Electronics Co., Ltd. Methods of forming a pattern and methods of manufacturing a memory device using the same
US7709335B2 (en) 2008-01-15 2010-05-04 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device including isolation process
JP2009272596A (ja) * 2008-04-09 2009-11-19 Sony Corp 固体撮像装置とその製造方法、及び電子機器

Also Published As

Publication number Publication date
CN1428835A (zh) 2003-07-09
US6743665B2 (en) 2004-06-01
CN1312753C (zh) 2007-04-25
JP3993820B2 (ja) 2007-10-17
TWI287269B (en) 2007-09-21
TW200411810A (en) 2004-07-01
US20030119266A1 (en) 2003-06-26
KR100449320B1 (ko) 2004-09-18
KR20030051018A (ko) 2003-06-25

Similar Documents

Publication Publication Date Title
US5885883A (en) Methods of forming trench-based isolation regions with reduced susceptibility to edge defects
JP2000012676A (ja) 半導体装置のトレンチ素子分離方法
KR100307651B1 (ko) 반도체장치의제조방법
US6727150B2 (en) Methods of forming trench isolation within a semiconductor substrate including, Tshaped trench with spacers
JP3993820B2 (ja) 半導体素子の素子分離膜の形成方法
JP2003332416A (ja) 半導体集積回路及びその製造方法
US6107140A (en) Method of patterning gate electrode conductor with ultra-thin gate oxide
US7611950B2 (en) Method for forming shallow trench isolation in semiconductor device
US10566203B1 (en) Method for alleviating etching defect of salicide barrier layer
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
KR100190059B1 (ko) 반도체 장치의 소자 분리 영역 형성 방법
US6720235B2 (en) Method of forming shallow trench isolation in a semiconductor substrate
JP2000100927A (ja) トレンチ素子分離領域を有する半導体素子の製造方法
KR100588642B1 (ko) 트렌치 코너 라운딩 향상 방법
JP3053009B2 (ja) 半導体装置の製造方法
KR19990057873A (ko) 엑피텍셜층을 이용한 반도체 소자의 소자분리막형성방법
KR100520177B1 (ko) 반도체소자의 소자분리막 형성방법
JP2009158916A (ja) 半導体素子のトレンチ形成方法
KR100317716B1 (ko) 트랜치를 이용한 소자분리 방법
KR100440266B1 (ko) 반도체 소자의 필드 산화막 형성 방법
TWI304630B (ja)
KR100944666B1 (ko) 반도체 소자의 소자 분리막 형성 방법
JP2001338975A (ja) 半導体装置及びその製造方法
KR20000028124A (ko) 반도체 소자의 트렌치 소자 분리 방법
KR19990013335A (ko) 반도체 소자와 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041213

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20050614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070705

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070727

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees