JP2003197792A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2003197792A
JP2003197792A JP2001401191A JP2001401191A JP2003197792A JP 2003197792 A JP2003197792 A JP 2003197792A JP 2001401191 A JP2001401191 A JP 2001401191A JP 2001401191 A JP2001401191 A JP 2001401191A JP 2003197792 A JP2003197792 A JP 2003197792A
Authority
JP
Japan
Prior art keywords
layer
type
conductivity type
well region
buried layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001401191A
Other languages
English (en)
Inventor
Satoshi Kaneko
智 金子
Toshiyuki Okoda
敏幸 大古田
Takao Nano
隆夫 名野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001401191A priority Critical patent/JP2003197792A/ja
Priority to TW091135785A priority patent/TW569458B/zh
Priority to US10/329,851 priority patent/US6822298B2/en
Priority to CNB021598185A priority patent/CN1260815C/zh
Priority to KR10-2002-0084946A priority patent/KR100491914B1/ko
Publication of JP2003197792A publication Critical patent/JP2003197792A/ja
Priority to US10/969,625 priority patent/US20050056898A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0107—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs
    • H10D84/0109—Integrating at least one component covered by H10D12/00 or H10D30/00 with at least one component covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating IGFETs with BJTs the at least one component covered by H10D12/00 or H10D30/00 being a MOS device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0191—Manufacturing their doped wells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401—Combinations of FETs or IGBTs with BJTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H10D84/83—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components of only insulated-gate FETs [IGFET]
    • H10D84/85—Complementary IGFETs, e.g. CMOS
    • H10D84/854—Complementary IGFETs, e.g. CMOS comprising arrangements for preventing bipolar actions between the different IGFET regions, e.g. arrangements for latchup prevention
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/211—Design considerations for internal polarisation
    • H10D89/213—Design considerations for internal polarisation in field-effect devices
    • H10D89/215—Design considerations for internal polarisation in field-effect devices comprising arrangements for charge pumping or biasing substrates

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】 【課題】 チャージポンプ装置において、ラッチアップ
の発生の防止及び大電流化を図るのに適した半導体装置
を提供する。 【解決手段】 Ｐ型単結晶シリコン基板５０上にＮ型の
エピタキシャル・シリコン層５１を成長させ、このエピ
タキシャル・シリコン層５１内にＰ型ウエル領域５２を
設ける。このＰ型ウエル領域５２の底部に接するＰ＋型
埋め込み層５５、このＰ＋型埋め込み層５５に部分的に
重畳して形成され、Ｐ型ウエル領域５２を単結晶シリコ
ン基板５０から電気的に分離するＮ型埋め込み層５６を
設ける。そして、Ｐ型ウエル領域５２内にＭＯＳトラン
ジスタを設ける。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に電源回路等に用いられる大電流出力のチャージ
ポンプ装置に適用して好適であり、その高性能化及びラ
ッチアップの防止を図るものである。
【０００２】
【従来の技術】近年のビデオカメラ、デジタルスチール
カメラ（DSC）、DSCフォーン等の映像機器は、その映像
を取り込むためにCCD（Charge Coupled Devices）を使
用している。CCDを駆動するためのCCD駆動回路は、プラ
ス、マイナスの高電圧（十数V）で且つ大電流（数mA）
の電源回路を必要とする。現在、この高電圧はスイッチ
ングレギュレータを用いて生成している。
【０００３】スイッチングレギュレータは高性能、即ち
高い電力効率（出力電力／入力電力）にて、高電圧を生
成することができる。しかし、この回路は電流のスイッ
チング時に高調波ノイズを発生する欠点があり、電源回
路をシールドして用いなければならない。更に外部部品
としてコイルを必要とする。
【０００４】そこで、上述したような携帯機器用の電源
回路として、ディクソン（Dickson）チャージポンプ装
置が注目されている。この回路は、例えば技術文献「Jo
hn F.Dickson 徹n-chip High-Voltage Generation in M
NOS Integrated Circuits Using an Improved Voltage
Multiplier Technique IEEE JOURNAL OF SOLID-STATE
CIRCUITS,VOL.SC-11,NO.3 pp.374-378 JUNE 1976.」に
詳しく記載されている。
【０００５】図１８に、４段のディクソン・チャージポ
ンプ装置の回路図を示す。ダイオードＤ1〜Ｄ5が直列接
続されている。Ｃ1〜Ｃ4は各ダイオードＤ1〜Ｄ5の接続
点に接続された結合コンデンサ（Coupling Capacito
r）、ＣＬは出力容量(Output Capacitor)、CLKとCLKBは
互いに逆相の入力クロックパルスである。また、５１は
CLK及びCLKBが入力されたクロックドライバー、５２は
電流負荷である。クロックドライバー５１には電源電圧
Ｖddが供給されている。これによりクロックドライバー
５１から出力されるクロックパルスヨ1，ヨ２の出力振幅
は約Ｖddとなる。そして、クロックパルスヨ1は容量Ｃ
２，Ｃ４に供給され、クロックパルスヨ２は容量Ｃ１，
Ｃ３に供給される。
【０００６】安定状態において、出力に定電流Ioutが流
れる場合、チャージポンプ装置への入力電流は、入力電
圧Ｖinからの電流とクロックドライバーから供給される
電流となる。これらの電流は、寄生容量への充放電電流
を無視すると次のようになる。Φ1= ハイ（High）、Φ
２=ロウ（Low）の期間、図中の実線矢印の方向に２Iout
の平均電流が流れる。
【０００７】また、Φ1=ロウ（Low）、Φ２= ハイ（Hig
h）の期間、図の破線矢印の方向に２Ioutの平均電流が
流れる。クロックサイクルでのこれらの平均電流は全て
Ioutとなる。安定状態におけるチャージポンプ装置の昇
圧電圧Voutは以下のように表わされる。
【０００８】
【数１】
【０００９】ここで、Vφ’は各接続ノードにおいて、
クロックパルスの変化に伴い結合容量によって生じる電
圧振幅である。Vlは出力電流Ioutによって生じる電圧降
下、Ｖinは入力電圧であり、通常プラス昇圧では電源電
圧Ｖdd、マイナス昇圧では0Vとしている。Ｖｄは順方向
バイアスダイオード電圧（Forward bias diode voltag
e）ｎはポンピング段数である。更に、Vl とVφ’は次
式で表される。
【００１０】
【数２】
【００１１】
【数３】
【００１２】ここで、Ｃ1〜Ｃ4はクロック結合容量(clo
ck coupling capacitance)、ＣSは各接続ノードにおけ
る寄生容量(stray capacitance at each node)、Vφは
クロックパルスの振幅（clock pulse amplitude）、ｆ
はクロックパルスの周波数、Ｔはクロック周期(clock p
eriod)である。チャージポンプ装置の電力効率は、クロ
ックドライバーから寄生容量に流れる充放電電流を無視
し、Ｖin＝Ｖddとすると以下の式で表される。
【００１３】
【数４】
【００１４】このように、チャージポンプ装置において
は、ダイオードを電荷転送素子(charge transfer devic
e)として用いて電荷を次段へと次々に転送することによ
り昇圧を行っている。しかし、半導体集積回路装置への
搭載を考えるとプロセスへの適合性からｐｎ接合のダイ
オードよりＭＯＳトランジスタを使用する方が実現しや
すい。
【００１５】そこで、図１９に示すように、電荷転送用
素子としてダイオードＤ1〜Ｄ5の代わりにＭＯＳトラン
ジスタＭ１〜Ｍ５を用いることが提案された。この場合
は式（１）において、ＶｄはＭＯＳトランジスタの閾値
電圧(threshold voltage)Ｖthとなる。
【００１６】
【発明が解決しようとする課題】本発明者はチャージポ
ンプ装置を電源回路に応用することを検討した。その結
果、以下の問題点を見出した。
【００１７】第１に、電源回路として必要な高電圧（十
数V）で且つ大電流（数mA）をチャージポンプ回路で得
るためには、電荷転送用ＭＯＳトランジスタのオン抵抗
を如何に下げるかという問題である。
【００１８】第２に、大電流チャージポンプ装置で生じ
やすいラッチアップを防止することである。特に、大出
力電流のチャージポンプ装置においては、動作開始と共
にラッチアップが生じるという問題があった。このラッ
チアップの発生メカニズムは本発明者の検討によれば以
下の通りである。
【００１９】図２０はチャージポンプ装置をＣＭＯＳ構
造で実現した場合の断面図である。
【００２０】この断面構造は、図１９に示した電荷転送
用ＭＯＳトランジスタＭ２，Ｍ３の断面構造に対応して
いる。Ｐ型半導体基板１０の表面にＮ型ウエル領域２０
が形成され、このＮ型ウエル領域２０の中に、分離され
たＰ型ウエル領域３１，３２が形成されている。そし
て、Ｐ型ウエル領域３１内に電荷転送用ＭＯＳトランジ
スタＭ２が形成されている。Ｐ型ウエル領域３２内に電
荷転送用ＭＯＳトランジスタＭ３が形成されている。
【００２１】Ｐ型ウエル領域３１内に形成された電荷転
送用ＭＯＳトランジスタＭ２について更に詳しく説明す
ると、Ｐ型ウエル領域３１の表面にＮ＋型のドレイン層
Ｄ及びソース層Ｓが形成されている。Ｐ型ウエル領域３
１内には、Ｐ型ウエル領域３１より高濃度のＰ＋層４１
が形成されている。そして、ドレイン層ＤとＰ＋層４１
とはＡｌ配線等により電気的に接続されている。
【００２２】電荷転送用トランジスタＭ２のドレイン層
Ｄと電荷転送用トランジスタＭ２が形成されたＰ型ウエ
ル領域３１とは低抵抗で電気的に接続されるので、バッ
クゲート・バイアス効果に起因した電荷転送用トランジ
スタＭ２の閾値電圧Ｖthの上昇が確実に防止される。Ｐ
型ウエル領域３２内に形成された電荷転送用ＭＯＳトラ
ンジスタＭ３についても同様に構成されている。また、
図示していない電荷転送用ＭＯＳトランジスタＭ１，Ｍ
４，Ｍ５についても同様に構成されている。
【００２３】また、Ｎ型ウエル領域２０はチャージポン
プ装置の昇圧された出力電圧Ｖoutを供給することによ
り、定常状態においてＮ型ウエル領域２０とＰ型ウエル
領域３１，３２が逆方向バイアスされるようにしてい
る。
【００２４】しかしながら、上述したように単一のＮ型
ウエル領域２０内に複数のＰ型ウエル領域３１，３２を
形成すると、ラッチアップのような現象が発生し、出力
電圧Ｖoutがほとんど昇圧されないことが判明した。そ
の発生メカニズムは本発明者の推定によれば以下の通り
である。
【００２５】まず、隣接するＰ型ウエル領域３１，３２
間に寄生サイリスタが形成される。即ち、図２０中、縦
型のＮＰＮトランジスタＴｒ１及び横型のＰＮＰトラン
ジスタＴｒ２が形成される。ここで、縦型のＮＰＮトラ
ンジスタＴｒ１のエミッタは電荷転送用ＭＯＳトランジ
スタＭ２のドレイン層Ｄであり、ベースはＰ型ウエル領
域３１であり、コレクタはＮ型ウエル領域２０である。
【００２６】また、横型のＰＮＰトランジスタＴｒ２の
エミッタはＰ型ウエル領域３２内に形成されたＰ＋層４
２であり、ベースはＰ型ウエル領域３１，３２間のＮ型
ウエル領域２０であり、コレクタはＰ型ウエル領域３１
である。これらの寄生ＮＰＮトランジスタＴｒ１と寄生
ＰＮＰトランジスタＴｒ２は寄生サイリスタを構成す
る。
【００２７】上述した図１９のチャージポンプ装置の安
定動作時には以下の関係が成り立つ。出力電圧Ｖout＞
Ｖ３＞Ｖ２＞Ｖ１＞入力電圧Ｖｉｎ ここで、入力電圧Ｖｉｎは通常はＶdd（クロックドライ
バーの電源電圧と等しい）である。また、Ｖ３は電荷転
送用ＭＯＳトランジスタＭ３のソース電圧、Ｖ２は電荷
転送用ＭＯＳトランジスタＭ２のソース電圧、Ｖ１は電
荷転送用ＭＯＳトランジスタＭ１のソース電圧である。
【００２８】しかし、チャージポンプ装置の立ち上がり
時（昇圧動作の開始時）には、Ｖ１＞Ｖ２＞Ｖ３＞Ｖou
t という関係になっている。すなわち、初段から順に
コンデンサＣ１，Ｃ２，Ｃ３，Ｃ４を充電していく。
【００２９】その結果、Ｖ１−Ｖout＞Ｖbi となった
とき寄生ＰＮＰトランジスタＴｒ２のベース・エミッタ
間に電流が流れる。すなわち、寄生ＰＮＰトランジスタ
Ｔｒ２がオンする。ここで、Ｖbiはベース・エミッタ間
のオン電圧である。
【００３０】この寄生ＰＮＰトランジスタＴｒ２のコレ
クタ電流は、寄生ＮＰＮトランジスタＴｒ１のベース電
流となるので、これにより寄生ＮＰＮトランジスタＴｒ
１がオンし、そのエミッタ・コレクタ間が導通する。す
ると、寄生ＮＰＮトランジスタＴｒ１は、寄生ＰＮＰト
ランジスタＴｒ２のベース・エミッタ間電流を流し入れ
ると共に、出力電圧Ｖout側からも電圧Ｖ１側へ電流を
流し入れる。
【００３１】その結果、出力電圧Ｖoutは上昇しない。
上述したような寄生ＮＰＮトランジスタＴｒ１と寄生Ｐ
ＮＰトランジスタＴｒ２のとの協同的な動作は、ラッチ
アップに類似しているため、ラッチアップと呼ぶことに
する。しかしながら、寄生ＮＰＮトランジスタＴｒ１と
寄生ＰＮＰトランジスタＴｒ２の動作は電源を一旦落と
して再投入すれば停止すると考えられるので、一般的な
ラッチアップとは相違すると考えられる。その意味で、
本発明で言うところのラッチアップは擬似的なラッチア
ップである。
【００３２】図２１に、チャージポンプ装置の動作開始
時のＶ１，Ｖ２の回路シミュレーションによる波形図を
示す。ここで、Ｖ１は電荷転送用ＭＯＳトランジスタＭ
２のドレイン電圧、Ｖ２は電荷転送用ＭＯＳトランジス
タＭ３のドレイン電圧である。図において、Ｖdsはソー
スドレイン間電圧を示すが、これがＶb（＝約０．７
Ｖ）より大きいとＮＰＮトランジスタＴｒ１がオンし、
ラッチアップが誘引される。
【００３３】本発明は上述した従来技術の課題に鑑みて
為されたものであり、その目的とするところは大電流で
高効率のチャージポンプ装置に適用して好適な半導体装
置の構造を提供することである。
【００３４】本発明の他の目的はラッチアップの発生を
防止し、安定した動作を実現することである。
【００３５】
【課題を解決するための手段】本発明の半導体装置は、
第１導電型の単結晶半導体基板と、この単結晶半導体基
板上に成長された第２導電型のエピタキシャル半導体層
と、このエピタキシャル半導体層内に形成された第１導
電型ウエル領域と、前記第１導電型ウエル領域の底部に
接する第１導電型の埋め込み層と、この埋め込み層に部
分的に重畳して形成され、前記第１導電型ウエル領域を
前記単結晶半導体基板から電気的に分離する第２導電型
の埋め込み層と、前記第１導電型ウエル領域内に形成さ
れたＭＯＳトランジスタと、を具備することを特徴とす
る。
【００３６】かかる構成によれば、第１導電型の埋め込
み層により第１導電型ウエル領域のウエル抵抗を低減し
てラッチアップ耐性を向上できる。また、第２導電型の
埋め込み層を設けたことにより、第１導電型ウエル領域
の電位は単結晶半導体基板から独立に設定可能となる。
【００３７】また、上記構成で、ＭＯＳトランジスタの
ドレインと第１導電型ウエル領域とを接続すれば、ＭＯ
Ｓトランジスタのバックゲートバイアス効果を抑止する
効果が得られる。
【００３８】
【発明の実施の形態】次に、本発明の第１の実施形態に
ついて図１乃至図４を参照しながら説明する。まず、チ
ャージポンプ装置を集積回路として構成するための、Ｂ
ＩＣＭＯＳのデバイス構造について図１を参照しながら
説明する。
【００３９】Ｐ型単結晶シリコン基板５０上に気相成長
された、例えば１．２５Ω・ｃｍ程度の比抵抗を有する
Ｎ型エピタキシャル・シリコン層５１にＮチャネル型Ｍ
ＯＳトランジスタ（ＮＭＯＳ）、Ｐチャネル型ＭＯＳト
ランジスタ（ＰＭＯＳ）、ＮＰＮ型バイポーラトランジ
スタ（ＮＰＮ Ｔｒ）がそれぞれの所定領域に形成され
ている。
【００４０】Ｎチャネル型ＭＯＳトランジスタは、Ｎ型
エピタキシャル・シリコン層５１の表面に形成されたＰ
型ウエル領域５２内に形成されている。Ｐ型ウエル領域
５２の深さは例えば２μｍ程度である。Ｎチャネル型Ｍ
ＯＳトランジスタはＰ型ウエル領域５２表面に形成され
たｎ＋型ドレイン層Ｄ及びｎ＋型ソース層Ｓ、ゲート絶
縁膜上に形成されたゲート電極Ｇとを有している。Ｎチ
ャネル型ＭＯＳトランジスタは微細化のために、いわゆ
るＬＤＤ構造としても良い。また、このＮチャネル型Ｍ
ＯＳトランジスタと隣接して、Ｐ型ウエル領域５２の表
面には基板バイアス用のＰ＋型層５３が形成されてい
る。
【００４１】Ｐチャネル型ＭＯＳトランジスタは、Ｎ型
エピタキシャル・シリコン層５１の表面に形成されたＮ
型ウエル領域５４内に形成されている。Ｐチャネル型Ｍ
ＯＳトランジスタはＮ型ウエル領域５４表面に形成され
たＰ＋型ドレイン層Ｄ及びＰ＋型ソース層Ｓ、ゲート絶
縁膜上に形成されたゲート電極Ｇとを有している。
【００４２】また、Ｐ型ウエル領域５２の底部に接して
ウエル抵抗低減用のＰ＋型埋め込み層５５が形成されて
いる。このＰ＋型埋め込み層５５は後述する下分離層５
８と同一工程で形成される拡散層であり、Ｐ型単結晶シ
リコン基板５０とＮ型エピタキシャル・シリコン層５１
との境界領域に跨って形成される。
【００４３】さらに、Ｎ＋型埋め込み層５６がＰ型単結
晶シリコン基板５０とＮ型エピタキシャル・シリコン層
５１との境界領域に跨って形成されている。Ｎ＋型埋め
込み層５６は、Ｐチャネル型ＭＯＳトランジスタの形成
されたＮ型ウエル領域５４の下方から、Ｎチャネル型Ｍ
ＯＳトランジスタの形成されたＰ型ウエル領域５２の下
方にまで延在されている。
【００４４】すなわち、Ｎ＋型埋め込み層５６はＰ＋型
埋め込み層５５に部分的に重畳されている。Ｎ＋型埋め
込み層５６の不純物濃度をＰ＋型埋め込み層５５の不純
物濃度より高くすると、この重畳領域５７の導電型はコ
ンペンセーションによりＮ型となる。
【００４５】これにより、Ｐ型ウエル領域５２をＰ型単
結晶シリコン基板５０から電気的に分離し、独立にウエ
ル電位を設定することができるようになる。 具体的に
は、基板バイアス用のＰ＋型層５３に接続された端子Ｂ
Ｇに電圧を印加することにより、Ｐ型ウエル領域５２の
電位を設定することができる。
【００４６】これにより、Ｎチャネル型ＭＯＳトランジ
スタのドレイン層ＤをＰ型ウエル領域５２と電気的に接
続してバックゲートバイアス効果が生じないようにする
ことができる。そのためには、Ｐ型層５３とドレイン層
Ｄとを接続する配線（例えばＡｌ配線）を形成すればよ
い。
【００４７】Ｎチャネル型ＭＯＳトランジスタはチャー
ジポンプ装置において、電荷転送用トランジスタとして
用いられるので、そのオン抵抗を低減し、チャージポン
プ装置の大電流化を図ることができる。また、Ｎチャネ
ル型ＭＯＳトランジスタはいわゆるトランスミッション
ゲートとしても用いられるが、この場合にもオン抵抗を
低減することができる。また、トランスミッションゲー
トの入出力特性の線形性を向上することができる。
【００４８】ここで、本実施形態のＢＩＣＭＯＳ構造と
通常のＢＩＣＭＯＳ構造とを対比すれば以下の通りであ
る。通常の構造では図２に示すように、Ｎ＋型埋め込み
層５６はＰチャネル型ＭＯＳトランジスタの形成された
Ｎ型ウエル領域５４の下方に局在して形成され、ウエル
抵抗を低減する役割を果たしている。
【００４９】しかしながら、この構造では、Ｎチャネル
型ＭＯＳトランジスタのＰ＋型ウエル領域５２はＰ＋型
埋め込み層５５を介してＰ型単結晶シリコン基板５０と
導通してしまう。Ｐ型単結晶シリコン基板５０は通常は
接地レベルに設定されるから、Ｐ＋ウエル領域５２の電
位も接地レベルに固定されてしまう。
【００５０】そこで、本実施形態ではＮ＋型埋め込み層
５６をＮチャネル型ＭＯＳトランジスタの領域まで延在
させることにより、Ｐ型ウエル領域５２をＰ型単結晶シ
リコン基板５０から電気的に分離するようにした。
【００５１】また、ＮＰＮ型バイポーラトランジスタ
（ＮＰＮ Ｔｒ）は、Ｐ型の下分離層５８，Ｐ型の上分
離層５９によって、隣接するデバイスから電気的に分離
されたＮ型エピタキシャル基板５１内に形成されてい
る。Ｐ型の下分離層５８はＰ型単結晶シリコン基板５０
からボロンなどの不純物を上方拡散することにより形成
される。一方、Ｐ型の上分離層５９はＮ型エピタキシャ
ル基板５１の上面からボロンなどの不純物を下方拡散す
ることにより形成される。これにより、Ｐ型の下分離層
５８の上部とＰ型の上分離層５９の下部はＮ型エピタキ
シャル基板５１内で重畳され、一体化された分離層とな
る。
【００５２】そして、電気的に分離されたＮ型エピタキ
シャル基板５１の表面にＰ型ベース領域６０が形成され
る。このＰ型ベース領域６０の表面にはＮ＋型のエミッ
タ層Ｅ、ベース電極取り出し用のＰ＋型層Ｂが形成され
る。また、Ｐ型ベース領域６０に隣接したＮ型エピタキ
シャル基板５１の表面にコレクタ電極取り出し用のＮ＋
型層Ｃが形成される。また、Ｎ型エピタキシャル基板５
１とＰ型単結晶シリコン基板５０との境界にはＮ＋型埋
め込み層６１が形成されている。このＮ＋型埋め込み層
６１はコレクタ抵抗を低減するための層であり、Ｎ＋型
埋め込み層５６と同一工程で形成される。
【００５３】なお、Ｎ型エピタキシャル基板５１の表面
のデバイス形成領域以外には、素子分離用のフィールド
酸化膜６２が形成されている。フィールド酸化膜６２は
いわゆるＬＯＣＯＳ（Local Oxidation Of Silicon）法
により形成されている。
【００５４】図３は、縦型ＰＮＰバイポーラトランジス
タを示す断面図である。Ｎ型エピタキシャル・シリコン
層５１の表面にＮ型ベース領域６５が形成されている。
このＮ型ベース領域６５の表面に、Ｐ＋型のエミッタ層
Ｅ、ベース電極取り出し用のＮ＋型層Ｂが形成されてい
る。また、Ｎ型ベース領域６５と隣接して、Ｎ型エピタ
キシャル・シリコン層５１の表面にコレクタ電極取り出
し用のＰ＋型層６６が形成されている。
【００５５】そして、コレクタ電極取り出し用のＰ＋型
層６６は、Ｐ型の上分離層５９と同一工程で形成された
Ｐ型層６７を介して、Ｐ＋型埋め込み層６８と接続され
ている。Ｐ＋型埋め込み層６８はコレクタ抵抗を低減す
るための層である。
【００５６】また、Ｐ＋型埋め込み層６８に重畳してＮ
＋型埋め込み層６９が形成されている。Ｐ＋型埋め込み
層６８とＮ＋型埋め込み層６９との重畳領域７０はＮ型
の領域となる。これにより、コレクタはＰ型単結晶シリ
コン基板５０から電気的に分離される。Ｐ＋型埋め込み
層６８とＮ＋型埋め込み層６９とによって重畳領域７０
が形成されている構造は、前述したＮチャネル型ＭＯＳ
トランジスタの構造と同様である。すなわち、これらの
製造工程が共通化されているため製造工数が増えること
はない。
【００５７】次に、図４を参照しながらチャージポンプ
装置の断面構造について説明する。このチャージポンプ
装置の回路構成は図１９に示したものと同様である。但
し、本実施形態では電荷転送用ＭＯＳトランジスタのド
レイン層が基板（ウエル領域）に接続されている。ま
た、図１と同一の構成要素については同一符号を付して
詳細な説明を省略する。
【００５８】図４は図１９のチャージポンプ装置の電荷
転送用ＭＯＳトランジスタＭ２，Ｍ３を示している。Ｐ
型の下分離層５８，Ｐ型の上分離層５９によって相互に
電気的に分離されたＮ型エピタキシャル・シリコン層５
１内には、Ｐ型ウエル領域５２Ａ，５２Ｂが形成されて
いる。そして、Ｐ型ウエル領域５２Ａ，５２Ｂに電荷転
送用ＭＯＳトランジスタＭ２，Ｍ３がそれぞれ形成され
ている。Ｐ＋型埋め込み層５５，Ｎ＋型埋め込み層５
６，重畳領域５７の構造については図１と同様である。
【００５９】電荷転送用ＭＯＳトランジスタＭ２のドレ
イン層Ｄは、Ｐ型ウエル領域５２Ａに形成されたＰ＋型
層５３とＡｌ配線などで接続されている。これにより、
電荷転送用ＭＯＳトランジスタＭ２のゲート・基板間電
圧Ｖgb＝ゲート・ドレイン間電圧Ｖgd、という関係が成
り立つので、バックゲート・バイアス効果による電荷転
送用トランジスタの閾値電圧Ｖthの上昇が防止される。
電荷転送用ＭＯＳトランジスタＭ３についても同様であ
る。これにより、チャージポンプ装置の電荷転送用ＭＯ
ＳトランジスタＭ１〜Ｍ５のオン抵抗が低減されるの
で、大電流出力のチャージポンプ装置を実現することが
できる。
【００６０】また、Ｐ型ウエル領域５２Ａ，５２Ｂに隣
接したＮ型エピタキシャル・シリコン層５１の表面には
電極取り出し用のＮ＋型層７０，７０が形成されてい
る。これらのＮ＋型層７０，７０にはチャージポンプ装
置の出力電圧Ｖoutが印加されることにより、Ｎ型エピ
タキシャル・シリコン層５１は正の高電圧ｎＶddにバイ
アスされる。
【００６１】ここで、ｎはチャージポンプ装置の段数、
Ｖddはその電源電圧である。また、Ｐ型単結晶基板５０
は接地電位０Ｖ若しくは負電位にバイアスされているも
のとする。これにより、Ｐ型ウエル領域５２Ａ，５２Ｂ
とＮ型エピタキシャル・シリコン層５１とで形成される
ＰＮ接合、Ｎ型エピタキシャル・シリコン層５１とＰ型
単結晶基板５０とで形成されるＰＮ接合はそれぞれ逆方
向にバイアスされる。
【００６２】また、上述したようなデバイス構造によれ
ば、ラッチアップは発生しない。その理由について以下
で説明する。
【００６３】図４に示すように、寄生ＮＰＮトランジス
タＴｒ３及び寄生ＰＮＰトランジスタＴｒ４が形成され
る。ここで、寄生ＮＰＮトランジスタＴｒ３のエミッタ
は電荷転送用ＭＯＳトランジスタＭ２のドレイン層Ｄ、
ベースはＰ型ウエル領域５２Ａ、コレクタはＮ型の重畳
領域５７（これはＮ型エピタキシャル・シリコン層５１
と連結されている）で構成されている。また、寄生ＰＮ
ＰトランジスタＴｒ４のエミッタはＰ型ウエル領域５２
Ｂ、ベースは分離されたＮ型エピタキシャル・シリコン
層５１、コレクタはＰ型の下分離層５８及びＰ型の上分
離層５９（これらはＰ型単結晶基板５０と連結されてい
る）である。
【００６４】しかしながら寄生ＮＰＮトランジスタＴｒ
３と寄生ＰＮＰトランジスタＴｒ４とは下分離層５８及
び上分離層５９によって電気的に分断されている。この
ため、図２０に示したようなサイリスタが形成されな
い。したがって、ラッチアップ耐性が大幅に向上すると
考えられる。
【００６５】上述した実施形態では、本発明の４段のデ
ィクソン・チャージポンプ装置への適用例について説明
したがその段数は４段に限定されないことは明らかであ
る。
【００６６】また、電荷転送用ＭＯＳトランジスタをＮ
チャネル型で形成したが、Ｐチャネル型で形成した場合
でも、ウエル領域等の極性を反転させることにより同様
に適用できる。マイナス昇圧のチャージポンプ装置で
は、電荷転送用ＭＯＳトランジスタにおける、基板とソ
ースの接続関係が逆になり、また、クロックのタイミン
グが逆になるだけである。
【００６７】さらに、電荷転送用トランジスタＭ１〜Ｍ
５はゲートとドレインを共通接続した構成としたが、こ
れに限定されず、電荷転送用ＭＯＳトランジスタＭ１〜
Ｍ５がオンする時に、ゲート・ソース間に高い電圧が印
加される回路構成を採用したチャージポンプ装置にも本
発明は適用することができ同様の効果を得ることができ
る。
【００６８】図５は、本発明の第２の実施形態に係るチ
ャージポンプ装置の断面図である。このチャージポンプ
装置の回路構成は、第１の実施形態と同様である。図５
は第１の実施形態と同様に、図１９のチャージポンプ装
置の電荷転送用ＭＯＳトランジスタＭ２，Ｍ３を示して
いる。
【００６９】本実施形態が第１の実施形態と異なる点
は、Ｐ型ウエル領域５２Ａ，５２Ｂの下方にＰ＋型埋め
込み層５５が形成されていない点である。Ｐ＋型埋め込
み層５５が無い分、Ｐ型ウエル領域５２Ａ，５２Ｂのウ
エル抵抗を低減する効果は消失するが、下分離層５９及
び上分離層５９を設けたことにより、従来と比較すれば
ラッチアップ耐性は向上するものと考えられる。
【００７０】図６は、本発明の第３の実施形態に係るチ
ャージポンプ装置の断面図である。このチャージポンプ
装置の回路構成は、第１の実施形態と同様である。図６
は図１９のチャージポンプ装置の電荷転送用ＭＯＳトラ
ンジスタＭ２，Ｍ３を示している。
【００７１】本実施形態が第１の実施形態と異なる点
は、Ｐ型ウエル領域５２Ａ，５２Ｂの下方にＰ＋型埋め
込み層５５が形成されていない点に加えて、Ｎ＋型埋め
込み層５６も形成されていない点である。
【００７２】Ｎ＋型埋め込み層５６も形成されていない
分、Ｎ型エピタキシャル・シリコン層５１の抵抗を低減
する効果は低減する効果は消失するが、本実施形態につ
いても下分離層５９及び上分離層５９を設けたことによ
り、従来に比較すれば、ラッチアップ耐性は向上するも
のと考えられる。
【００７３】次に本発明の第４の実施形態について、図
７乃至図１７を参照しながら説明する。本実施形態のチ
ャージポンプ装置では、レベルシフト回路により、電荷
転送用ＭＯＳトランジスタのゲートにレベルしフトした
電圧を印加することにより、そのオン抵抗をさらに小さ
くする。これにより、さらに大電流のチャージポンプ装
置を実現できる。ところが、レベルシフト回路は高電圧
を出力するため、高耐圧トランジスタを用いて回路を構
成する必要がある。そこで、上述した第１の実施形態で
用いたデバイスに、高耐圧ＭＯＳトランジスタを加える
こととした。
【００７４】そこで、本実施形態のチャージポンプ装置
に適用されるデバイス構造を説明する前に、レベルシフ
ト回路を含めたチャージポンプ装置の回路構成について
説明する。
【００７５】図７において、４つの電荷転送用ＭＯＳト
ランジスタＭ１〜Ｍ４は直列接続されている。前段のＭ
１、Ｍ２はＮチャネル型、後段のＭ３、Ｍ４はＰチャネ
ル型である。この点は第１〜第３の実施形態とは異な
る。また、Ｍ１〜Ｍ４のゲート・基板間電圧Ｖgbはゲー
ト・ドレイン間電圧Ｖgdと同一値となるように、ドレイ
ンと基板が同電位となるように接続し、バックゲートバ
イアス効果を抑制している。この点は第１〜第３の実施
形態と同様である。
【００７６】また、Ｍ１のソースには入力電圧Ｖinとし
て電源電圧Ｖddが供給されている。また、Ｍ４のドレイ
ンからの昇圧電圧Ｖoutが出力され、電流負荷Ｌに供給
される。
【００７７】Ｃ１、Ｃ２、Ｃ３は電荷転送用ＭＯＳトラ
ンジスタＭ１〜Ｍ４の接続点（ポンピングノード）に一
端が接続された結合コンデンサである。結合コンデンサ
Ｃ１〜Ｃ３の他端にはクロックパルスＣＬＫとこれと逆
相のクロックパルスＣＬＫＢが交互に印加される。クロ
ックパルスＣＬＫ、ＣＬＫＢは不図示のクロックドライ
バーから出力される。このクロックドライバーには電源
電圧Ｖddが供給されているものとする。
【００７８】電荷転送用ＭＯＳトランジスタＭ１とＭ２
の各ゲートには反転レベルシフト回路Ｓ１とＳ２の出力
が供給されている。また、電荷転送用ＭＯＳトランジス
タＭ３とＭ４の各ゲートには非反転レベルシフト回路Ｓ
３とＳ４の出力が供給されている。
【００７９】反転レベルシフト回路Ｓ１、Ｓ２の回路構
成及び動作波形図を図８に示す。図８（ａ）に示すよう
に、この反転レベルシフト回路は入力インバータＩＮ
Ｖ、差動入力ＭＯＳトランジスタＭ１１とＭ１２、クロ
ス接続されたＭＯＳトランジスタＭ１３とＭ１４とを備
える。また、これらに加えてプルアップ接続されたＭＯ
ＳトランジスタＭ１５、Ｍ１６を備えている。そして、
ＭＯＳトランジスタＭ１５のゲートには電圧Ｖ１２が印
加されると共にソースには電位Ａが印加されている。
【００８０】また、ＭＯＳトランジスタＭ１６のゲート
にはＶ１２と逆相の電圧Ｖ１１が印加されると共にソー
スには電位Ｂが印加されている。ここで、電位Ａ＞電位
Ｂである。Ｍ１１、Ｍ１２はＮチャネル型、Ｍ１３〜Ｍ
１６はＰチャネル型であり、いずれも高耐圧ＭＯＳトラ
ンジスタである。
【００８１】また、図８（ｂ）に示すように、上述の構
成のレベルシフト回路において、ＭＯＳトランジスタＭ
１５、Ｍ１６をインバータ構成とするように変更しても
よい。
【００８２】上述した構成の反転レベルシフト回路の動
作波形を図８（ｃ）に示す。このレベルシフト回路は電
位Ａと中間電位Ｂ（Ａ＞Ｂ＞０Ｖ）を交互に出力する。
次に、非反転レベルシフト回路Ｓ３、Ｓ４の回路構成及
び動作波形図を図９に示す。反転レベルシフト回路Ｓ
１、Ｓ２と異なる点は、電位ＡにプルアップされたＭＯ
ＳトランジスタＭ１５のゲートに電圧Ｖ１１が印加さ
れ、電位ＢにプルアップされたＭＯＳトランジスタＭ１
６のゲートに電圧Ｖ１２が印加されている点である（図
９（ａ））。なお、図９（ｂ）に示すように、ＭＯＳト
ランジスタＭ１５、Ｍ１６をインバータ構成にしてもよ
い。
【００８３】図９（ｃ）の動作波形図に示すように、こ
の非反転レベルシフト回路Ｓ３、Ｓ４は入力電圧ＩＮに
対して非反転のレベルシフト動作を行う。
【００８４】上述したレベルシフト回路を用いることに
より、後述するように、電荷転送用ＭＯＳトランジスタ
Ｍ３、Ｍ４のゲート・ドレイン間電圧の絶対値を一定電
圧（２Ｖｄｄ）に揃えることが可能になる。
【００８５】反転レベルシフト回路Ｓ１、Ｓ２、非反転
レベルシフト回路Ｓ３、Ｓ４とチャージポンプ回路との
接続関係は以下の通りである。反転レベルシフト回路Ｓ
１にはクロックパルスＣＬＫ’、反転レベルシフト回路
Ｓ２にはクロックパルスＣＬＫＢ’が入力される。クロ
ックパルスＣＬＫ’とＣＬＫＢ’は夫々クロックパルス
ＣＬＫとＣＬＫＢから作成されるが、電荷転送用ＭＯＳ
トランジスタＭ１〜Ｍ４に電流が逆流するのを防止する
ために、ロウ（Low）の期間が短くなっている。
【００８６】すなわち、電荷転送用ＭＯＳトランジスタ
Ｍ１〜Ｍ４が完全にオフしてからクロックパルスＣＬＫ
とＣＬＫＢの変化により各ポンピングノードの昇圧を行
うようにしている。上記クロックパルスの位相関係は図
１０に示されている。
【００８７】また、図７に示されているように、反転レ
ベルシフト回路Ｓ１の高電位側の電源（電位Ａ）として
は、昇圧された１段後のポンピングノードの電圧Ｖ２を
帰還して用いる。
【００８８】同様に反転レベルシフト回路Ｓ２の高電位
側の電源（電位Ａ）として昇圧された１段後のポンピン
グノードの電圧Ｖ３を帰還して用いる。また、反転レベ
ルシフト回路Ｓ１、Ｓ２の低電位側の電源（電位Ｂ）と
しては、各段の電圧であるＶdd、Ｖ１が夫々印加されて
いる。
【００８９】一方、非反転レベルシフト回路Ｓ３の低電
位側の電源（電位Ｂ）としては、１段前のポンピングノ
ードの電圧Ｖ１が用いられ、同様に非反転レベルシフト
回路Ｓ４の低電位側の電源（電位Ｂ）としては、１段前
のポンピングノードの電圧Ｖ２が用いられる。また、反
転レベルシフト回路Ｓ１、Ｓ２の高電位側の電源（電位
Ａ）としては、各段の電圧であるＶ３、Ｖoutが夫々印
加されている。
【００９０】これらの構成により、電荷転送用トランジ
スタＭ１〜Ｍ４のゲート・ソース間電圧Ｖgd（トランジ
スタがオン状態の時）は以下のとおり２Ｖddに揃えるこ
とが導かれる。まず、次式の関係が成り立つ。 Ｖgd（Ｍ１）＝Ｖ２(High)−Ｖdd Ｖgd（Ｍ２）＝Ｖ３(High)−Ｖ１(High) Ｖgd（Ｍ３）＝Ｖ１(Low)−Ｖ３(Low) Ｖgd（Ｍ４）＝Ｖ２(Low)−Ｖout 次に、定常状態のチャージポンプの昇圧動作から、さら
に以下の関係が成り立つ。 Ｖ１(High)＝２Ｖｄｄ、Ｖ１(Low)＝Ｖdd Ｖ２(High)＝３Ｖｄｄ、Ｖ２(Low)＝２Ｖdd Ｖ３(High)＝４Ｖｄｄ、Ｖ３(Low)＝３Ｖdd、Ｖｏｕｔ
＝４Ｖdd これらの関係式から、全ての電荷転送用ＭＯＳトランジ
スタのオン時のＶｇｓの絶対値は表１に示すように同一
値２Ｖddとなることが導かれる。したがって、高いＶgd
により電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のオン
抵抗が下がり、高効率で大出力電流のチャージポンプ回
路が実現できる。また、電荷転送用ＭＯＳトランジスタ
Ｍ１〜Ｍ４のゲート酸化膜厚(thickness of gate oxid
e)は一律に２Ｖddに耐える厚みに設計すれば良いので、
電荷転送用ＭＯＳトランジスタのＶgdが不均一である場
合に比べて、オン抵抗（ON-state resistance）を低く
設計でき効率が良い。
【００９１】
【表１】
【００９２】図１０はチャージポンプ回路の動作を説明
するためのタイミング図である。電荷転送用ＭＯＳトラ
ンジスタＭ１〜Ｍ４はクロックパルスに応じて交互にオ
ン・オフを繰り返す。ここで、反転レベルシフト回路Ｓ
１とＳ２、非反転レベルシフト回路Ｓ３とＳ４に印加さ
れるクロックパルスＣＬＫ’、ＣＬＫＢ’はデューティ
が異なる。すなわち、図に示すようにロウ(Low)の期間
が短く設定されている。このため、電荷転送用ＭＯＳト
ランジスタＭ１〜Ｍ４のオンの期間は短くなる。この理
由は以下の通りである。
【００９３】電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４
はダイオード接続されていないので逆方向電流が流れる
危険があり、これは電力効率を悪化させる。そこで、こ
の逆方向電流を防ぐため、電荷転送用ＭＯＳトランジス
タＭ１〜Ｍ４のオンの期間は短くして、オフの期間に、
結合コンデンサＣ１〜Ｃ３に印加されるクロックパルス
ＣＬＫ、ＣＬＫＢを変化させてポンピングを行ってい
る。
【００９４】また、図１１は各ポンピングノードの電圧
波形Ｖ１、Ｖ２、Ｖ３を示す図である。図中、Ｖヨはク
ロックパルスＣＬＫ’、ＣＬＫＢ’の振幅、トＶｄｓは
ＭＯＳトランジスタのソースドレイン間電圧である。
【００９５】次に上述したチャージポンプ装置のデバイ
ス構造について図１２及び図１３を参照しながら説明す
る。図１２は図７に示したチャージポンプ装置の電荷転
送用トランジスタＭ１，Ｍ２の構造を示す断面図であ
る。また、図１３は図８に示した反転レベルシフト回路
Ｓ１、Ｓ２、図９に示した非反転レベルシフト回路Ｓ
３、Ｓ４のＮチャネル型の高耐圧ＭＯＳトランジスタＭ
１１，Ｍ１２のデバイス構造を示す断面図である。
【００９６】前述したように第１の実施形態において
は、Ｎ＋型埋め込み層５６がＰ＋型埋め込み層５５に重
畳されていた（図１，図４参照）。このため、Ｎチャネ
ル型ＭＯＳトランジスタのソースドレイン耐圧がある程
度高くなると、ドレイン層Ｄ（あるいはソース層Ｓ）と
Ｎ＋型埋め込み層５６との間の耐圧で決まってしまう。
これは、ドレイン層Ｄ（あるいはソース層Ｓ）からの空
乏層がＮ＋型埋め込み層５６まで到達してしまうからで
ある。
【００９７】特に、レベルシフト回路に用いられる高耐
圧ＭＯＳトランジスタについては例えば２０Ｖ程度のソ
ースドレイン耐圧が必要とされるが、ドレイン層Ｄ（あ
るいはソース層Ｓ）とＮ＋型埋め込み層５６との間の耐
圧で決まってしまうために、この目標耐圧を実現するの
が困難であることがわかった。
【００９８】そこで、Ｎ型エピタキシャル・シリコン層
５１を厚く形成して、ドレイン層Ｄ（あるいはソース層
Ｓ）とＮ＋型埋め込み層５６との距離Ｘd（図１参照）
を大きくすることが考えられる。しかしながら、そうす
ると、Ｐ型ウエル領域５２ＢとＰ＋型埋め込み層５５と
の間が離れてしまい、Ｐ＋型埋め込み層５５を設けた効
果、すなわちウエル抵抗の低減とラッチアップ耐性の向
上という効果が得られなくなってしまう。
【００９９】そこで、本実施形態ではＮ型エピタキシャ
ル・シリコン層５１を２段に積層する構造とした（以
下、２段エピタキシャル・シリコン層構造という）。す
なわち、Ｐ型単結晶シリコン基板５０上のＮ＋埋め込み
層５６の形成予定領域にＮ型不純物（アンチモンや砒
素）をイオン注入法等により導入した後、第１のＮ型エ
ピタキシャル・シリコン層５１Ａを気相成長させる。そ
の後、Ｐ＋埋め込み層５５、下分離層５８の形成予定領
域にＰ型不純物（ボロン等）をイオン注入法等により導
入した後、第２のＮ型エピタキシャル・シリコン層５１
Ｂを気相成長させる。
【０１００】上記Ｎ型不純物及びＰ型不純物は気相成長
中に熱拡散するが、十分な拡散距離を得るために所定の
拡散工程を実施しても良い。その後、第２のＮ型エピタ
キシャル・シリコン層５１Ｂの上面から不純物をイオン
注入や熱拡散法により導入し、Ｐ型ウエル領域５２Ａ，
５２Ｂ，５２Ｃを形成する。また、同様にして、下分離
層５８と上下方向から一体化される上分離層５９を形成
する。
【０１０１】これにより、図１２示すように電荷転送用
ＭＯＳトランジスタＭ１，Ｍ２の形成領域については、
Ｐ型ウエル領域５２Ａ，５２Ｂは第２のＮ型エピタキシ
ャル・シリコン層５１Ｂ内に形成され、Ｐ型ウエル領域
５２Ａ，５２Ｂの下にはＰ型埋め込み層５５が接して形
成される。Ｐ型埋め込み層５５は、第１のＮ型エピタキ
シャル・シリコン層５１Ａと第２のＮ型エピタキシャル
・シリコン層５１Ｂとの境界に跨って形成され、Ｐ＋型
埋め込み層５５の下にＮ＋型埋め込み層５６が接して形
成される。
【０１０２】したがって、２段エピタキシャル構造を採
用したことにより、Ｐ＋型埋め込み層５５とＮ＋型埋め
込み層５６との重畳領域が狭くなり、結果としてＰ＋型
埋め込み層５５は上下方向に幅広に形成される。このた
め、電荷転送用ＭＯＳトランジスタＭ１，Ｍ２のドレイ
ン層Ｄ（又はソース層Ｓ）とＮ＋型埋め込み層５６との
距離Ｘd1を大きくすることができ、ソースドレイン耐圧
を確保することができる。
【０１０３】図１３に示すように高耐圧ＭＯＳトランジ
スタについても同様である。すなわち、Ｐ型ウエル領域
５２Ｃは第２のＮ型エピタキシャル・シリコン層５１Ｂ
内に形成され、Ｐ型ウエル領域５２の下にはＰ型埋め込
み層５５が接して形成される。Ｐ型埋め込み層５５は、
第１のＮ型エピタキシャル・シリコン層５１Ａと第２の
Ｎ型エピタキシャル・シリコン層５１Ｂとの境界に跨っ
て形成され、Ｐ＋型埋め込み層５５の下にＮ＋型埋め込
み層５６が接して形成される。
【０１０４】そして、Ｐ型ウエル領域５２Ｃ内に高耐圧
ＭＯＳトランジスタが形成される。高耐圧ＭＯＳトラン
ジスタは、高濃度のソース層Ｎ＋Ｓと高濃度のドレイン
層Ｎ＋Ｄ、低濃度で深いソース層Ｎ−Ｓと低濃度で深い
ドレイン層Ｎ−Ｄ、ゲート絶縁膜上に形成されたゲート
電極Ｇを有している。
【０１０５】したがって、２段エピタキシャル構造を採
用したことにより、Ｐ＋型埋め込み層５５とＮ＋型埋め
込み層５６との重畳領域が狭くなり、結果としてＰ＋型
埋め込み層５５は上下方向に幅広に形成される。このた
め、高耐圧ＭＯＳトランジスタのドレイン層（又はソー
ス層）とＮ＋型埋め込み層５６との距離Ｘd2を大きくす
ることができ、ソースドレイン耐圧を確保することがで
きる。
【０１０６】図１４〜図１５は、２段エピタキシャル・
シリコン層構造の製造方法を示す図である。この製造方
法は図１３の高耐圧ＭＯＳトランジスタ、図１２の電荷
転送用ＭＯＳトランジスタＭ１，Ｍ２に共通に適用でき
るが、ここでは図１３の高耐圧ＭＯＳトランジスタへの
適用について説明する。
【０１０７】まず、図１４（Ａ）に示すように、Ｐ型単
結晶シリコン基板５０の表面に、アンチモン又は砒素の
ようなＮ型不純物を、酸化膜９０をマスクとして選択的
に拡散させる。これにより、Ｎ＋型層５６が形成され
る。そのシート抵抗は３０Ω／□程度である。
【０１０８】そして、図１４（Ｂ）に示すように、第１
のＮ型エピタキシャル・シリコン層５１Ａを気相成長さ
せる。その厚さは１〜３μｍ程度、比抵抗は１〜２Ω・
ｃｍ程度であることが好ましい。Ｎ＋型層５６は第１の
Ｎ型エピタキシャル・シリコン層５１Ａにも拡散され、
Ｎ＋型埋め込み層５６となる。
【０１０９】次に、図１４（Ｃ）に示すように、第１の
Ｎ型エピタキシャル・シリコン層５１Ａ上にホトレジス
ト層９１を形成し、Ｐ＋型埋め込み層５５及びＰ型の下
分離層５８の形成予定領域にＰ型不純物、例えばボロン
をイオン注入する。その加速電圧は１６０ＫｅＶ、ドー
ズ量は１×１０14／ｃｍ2程度である。その後、１００
０°Ｃで１時間程度の熱拡散処理を行う。
【０１１０】次に、図１５（Ａ）に示すように、第１の
Ｎ型エピタキシャル・シリコン層５１Ａ上に、第２のＮ
型エピタキシャル・シリコン層５１Ｂを気相成長する。
その厚さは２〜４μｍ程度、比抵抗は１〜２Ω・ｃｍ程
度であることが好ましい。これにより、第１のＮ型エピ
タキシャル・シリコン層５１Ａと第２のＮ型エピタキシ
ャル・シリコン層５１Ｂとの境界に跨って、Ｐ＋型埋め
込み層が形成される。同時に、Ｐ型の下分離層５８が形
成される。
【０１１１】次に、図１５（Ｂ）に示すように、第２の
Ｎ型エピタキシャル・シリコン層５１Ｂ上にホトレジス
ト層９２を形成し、ホトレジスト層９２をマスクとして
Ｐ型ウエル領域５２Ｃの形成予定領域にＰ型不純物、例
えばボロンをイオン注入する。その条件は、加速電圧４
０ＫｅＶ、ドーズ量３×１０14／ｃｍ2である。その
後、ホトレジスト層９２を除去し、１１００°Ｃで１時
間程度の熱拡散処理を行うと、第２のＮ型エピタキシャ
ル・シリコン層５１Ｂ内にＰ型ウエル領域５２Ｃが形成
される。
【０１１２】次に、図１６（Ａ）に示すように、第２の
Ｎ型エピタキシャル・シリコン層５１Ｂ上にホトレジス
ト層９３を形成し、ホトレジスト層９３をマスクとし
て、Ｐ型の上分離層５９の形成予定領域にＰ型不純物、
例えばボロンをイオン注入する。その条件は、加速電圧
４０ＫｅＶ、ドーズ量１×１０14／ｃｍ2である。その
後、ホトレジスト層９３を除去し、１１００°Ｃで１時
間程度の熱拡散処理を行うと、図１６（Ｂ）に示すよう
に、Ｐ型の上分離層５９が形成される。Ｐ型の上分離層
５９は下分離層５８と一体化される。
【０１１３】以上のように、２段エピタキシャル構造を
採用したことにより、Ｐ＋型埋め込み層５５とＮ＋型埋
め込み層５６との重畳領域が狭くなり、結果としてＰ＋
型埋め込み層５５は上下方向に幅広に形成される。これ
は換言すれば、より深いＰ型ウエル領域５２を形成する
ことができるということである。深いウエルは高耐圧化
のために有利である。すなわち、高耐圧ＭＯＳトランジ
スタのドレイン層（又はソース層）とＮ＋型埋め込み層
５６との距離を大きくすることができるのでソースドレ
イン耐圧を向上できる。
【０１１４】ところで、高耐圧ＭＯＳトランジスタのソ
ースドレイン耐圧を高くするためには、図１３に示すよ
うに、低濃度のドレイン層Ｎ−Ｄが高濃度のドレイン層
Ｎ＋Ｓよりも深く形成し、低濃度のソース層Ｎ−Ｓが高
濃度のソース層Ｎ＋Ｓよりも深く形成すればよい。ドレ
イン（又はソース）からの空乏層を広げて電界集中を緩
和するためである。
【０１１５】この場合でも２段エピタキシャル構造を採
用したことにより、低濃度のドレイン層Ｎ−Ｄ（又は低
濃度ソース層Ｎ−Ｓ）とＮ＋型埋め込み層５６との距離
Ｘd2は大きくなるので、ソースドレイン耐圧が低濃度の
ドレイン層Ｎ−Ｄ（又は低濃度ソース層Ｎ−Ｓ）とＮ＋
型埋め込み層５６との間の耐圧で決まってしまうことが
防止される。すなわち、ラッチアップ耐性の低下等を招
くことなく更なる高耐圧化を追求することが可能であ
る。
【０１１６】ここで、目標とするソースドレイン耐圧と
エピタキシャル条件との関係について付け加えると、耐
圧２０Ｖを目標とする場合、第１のＮ型エピタキシャル
・シリコン層５１Ａの厚さは２μｍ、耐圧３０Ｖを目標
とする場合、第１のＮ型エピタキシャル・シリコン層５
１Ａの厚さは３μｍである。この場合、第２のＮ型エピ
タキシャル・シリコン層５１Ｂの厚さは３．５μｍとす
る。
【０１１７】また、上述した２段エピタキシャル構造は
少ない熱拡散量で深いＰ型ウエル領域を形成できるとい
う効果も有している。すなわち、Ｐ型ウエル領域５２
Ａ，５２Ｂ，５２Ｃはその下方のＰ＋型埋め込み層５５
と一体化されているので、実質的にはＰ型埋め込み層５
５の深さまでがウエルの深さであると見なすことができ
る。
【０１１８】例えばＣＭＯＳのＰ型ウエル領域は基板の
表面からボロンなどの不純物を基板内部へ拡散させて形
成するが、深いウエルを形成するには高温で長時間の熱
拡散処理が必要である。
【０１１９】これに対して、２段エピタキシャル構造で
は、Ｐ＋型埋め込み層５５を第１のＮ型エピタキシャル
・シリコン層５１Ａから第２のＮ型エピタキシャル・シ
リコン層５１Ａへ拡散させ、Ｐ型ウエル領域５２Ａを第
２のＮ型エピタキシャル・シリコン層５１Ａから下方へ
拡散させているので、熱処理量を格段に抑えることがで
きる。
【０１２０】例えば、同じ深さのウエルを形成するため
に、従来のＣＭＯＳプロセスでは熱処理温度として１２
００°Ｃが必要であるのに対して、２段エピタキシャル
構造では上述のように１１００°Ｃ程度で足りる。これ
により、Ｐ型ウエル領域５２Ａ，５２Ｂ，５２Ｃの横方
向の拡散も抑えられるので、結果としてチャージポンプ
装置のパターン面積を縮小することができる。
【０１２１】図１７は、図７に示したチャージポンプ装
置の電荷転送トランジスタＭ１，Ｍ２，Ｍ３，Ｍ４のデ
バイス構造を示す断面図である。なお、図１２と同一の
構成部分については同一の符号を付して詳細な説明を省
略する。
【０１２２】２段エピタキシャル構造において、第２の
Ｎ型エピタキシャル・シリコン層５１Ｂに内に、Ｐ型ウ
エル領域５２Ａ，５２Ｂ、Ｎ型ウエル領域８０Ａ，８０
Ｂがそれぞれ隣接して形成されている。これらの４つの
ウエル領域は隣接領域に設けられたＰ型の下分離層５８
及びＰ型の上分離層５９によって相互に分離されてい
る。
【０１２３】そして、Ｐ型ウエル領域５２Ａ内にＮチャ
ネルの電荷転送用ＭＯＳトランジスタＭ１が、Ｐ型ウエ
ル領域５２Ｂ内にＮチャネルの電荷転送用ＭＯＳトラン
ジスタＭ２が形成されている。Ｎチャネルの電荷転送用
ＭＯＳトランジスタＭ１のゲートには反転レベルシフト
回路Ｓ１の出力電圧ＶS1が印加され、Ｎチャネルの電荷
転送用ＭＯＳトランジスタＭ２のゲートには反転レベル
シフト回路Ｓ２の出力電圧ＶS2が印加されている。ま
た、Ｎチャネルの電荷転送用ＭＯＳトランジスタＭ１の
ドレイン層はＰ型ウエル領域５２Ａに、Ｎチャネルの電
荷転送用ＭＯＳトランジスタＭ２のドレイン層はＰ型ウ
エル領域５２Ｂに、それぞれ接続されている。
【０１２４】また、Ｎ型ウエル領域８０Ａ内にＰチャネ
ルの電荷転送用ＭＯＳトランジスタＭ３が、Ｎ型ウエル
領域８０Ｂ内にＰチャネルの電荷転送用ＭＯＳトランジ
スタＭ４が形成されている。Ｐチャネルの電荷転送用Ｍ
ＯＳトランジスタＭ３のゲートには非反転レベルシフト
回路Ｓ３の出力電圧ＶS3が印加され、Ｐチャネルの電荷
転送用ＭＯＳトランジスタＭ４のゲートには非反転レベ
ルシフト回路Ｓ２の出力電圧ＶS4が印加されている。
【０１２５】また、Ｐチャネルの電荷転送用ＭＯＳトラ
ンジスタＭ３のドレイン層はＮ型ウエル領域８０Ａに、
Ｐチャネルの電荷転送用ＭＯＳトランジスタＭ４のドレ
イン層はＮ型ウエル領域８０Ｂに、それぞれ接続されて
いる。
【０１２６】また、Ｐ型単結晶シリコン基板５０は接地
電位又は負電位にバイアスされると共に、Ｎ型エピタキ
シャル・シリコン層５１Ｂはチャージポンプ装置の出力
電圧Ｖoutにバイアスされているものとする。
【０１２７】上述した構成のチャージポンプ装置によれ
ば、電荷転送用ＭＯＳトランジスタＭ１〜Ｍ４のバック
ゲートバイアス効果が抑止されるので、オン抵抗が低減
され、大電流のチャージポンプ装置を実現することがで
きる。
【０１２８】また、電荷転送用ＭＯＳトランジスタＭ１
〜Ｍ４をＮ型エピタキシャル・シリコン層５１Ｂ内に形
成し、Ｐ型の下分離層５８及びＰ型の上分離層５９によ
って分離して寄生バイポーラトランジスタから成るサイ
リスタが形成されないようにしているので、ラッチアッ
プ耐性を向上することができる。
【０１２９】
【発明の効果】以上説明したように、本発明の半導体装
置によれば、Ｐ＋型埋め込み層５５を設けたことにより
Ｐ型ウエル領域５２，５２Ａ，５２Ｂのウエル抵抗を低
減してラッチアップ耐性を向上できる。また、Ｎ＋型埋
め込み層５６を設けたことにより、Ｐ型ウエル領域５
２，５２Ａ，５２Ｂの電位はＰ型単結晶シリコン基板５
０から独立に設定可能となる。
【０１３０】また、かかるＰ型ウエル領域５２，５２
Ａ，５２Ｂ内に形成されたＮチャネル型ＭＯＳトランジ
スタのドレインとＰ型ウエル領域５２，５２Ａ，５２Ｂ
とをそれぞれ接続することにより、ＭＯＳトランジスタ
のバックゲートバイアス効果（しきい値電圧の上昇）を
抑止する効果が得られる。これにより、ＭＯＳトランジ
スタのオン抵抗が低減される。
【０１３１】さらに上記の半導体装置の構造をチャージ
ポンプ装置の電荷転送用ＭＯＳトランジスタに適用すれ
ば、ラッチアップ耐性の向上、電荷転送用ＭＯＳトラン
ジスタのオン抵抗低減による大電流化という効果が得ら
れる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＢＩＣＭＯＳの
デバイス構造を示す図である。
【図２】本発明の第１の実施形態に係るＢＩＣＭＯＳの
デバイス構造を示す図である。
【図３】本発明の第１の実施形態に係る縦型ＰＮＰバイ
ポーラトランジスタを示す断面図である。
【図４】本発明の第１の実施形態に係るチャージポンプ
装置の断面構造を示す図である。
【図５】本発明の第２の実施形態に係るチャージポンプ
装置の断面図である。
【図６】本発明の第３の実施形態に係るチャージポンプ
装置の断面図である。
【図７】本発明の第４の実施形態に係るチャージポンプ
装置の回路図である。
【図８】本発明の第４の実施形態に係る反転レベルシフ
ト回路Ｓ１、Ｓ２の回路構成及び動作波形を示す図であ
る。
【図９】本発明の第４の実施形態に係る非反転レベルシ
フト回路Ｓ３、Ｓ４の回路構成及び動作波形を示す図で
ある。
【図１０】本発明の第４の実施形態に係るチャージポン
プ装置におけるクロックパルスの位相関係を示す図であ
る。
【図１１】本発明の第４の実施形態に係るチャージポン
プ装置の各ポンピングノードの電圧波形Ｖ１、Ｖ２、Ｖ
３を示す図である。
【図１２】本発明の第４の実施形態に係るチャージポン
プ装置の電荷転送用トランジスタＭ１，Ｍ２の構造を示
す断面図である。
【図１３】本発明の第４の実施形態に係るチャージポン
プ装置に用いられるＮチャネル型の高耐圧ＭＯＳトラン
ジスタＭ１１，Ｍ１２のデバイス構造を示す断面図であ
る。
【図１４】２段エピタキシャル・シリコン層構造の製造
方法を示す図である。
【図１５】２段エピタキシャル・シリコン層構造の製造
方法を示す図である。
【図１６】２段エピタキシャル・シリコン層構造の製造
方法を示す図である。
【図１７】本発明の第４の実施形態に係るチャージポン
プ装置の電荷転送トランジスタＭ１，Ｍ２，Ｍ３，Ｍ４
のデバイス構造を示す断面図である。
【図１８】従来例に係る４段のディクソン・チャージポ
ンプ装置の回路図である。
【図１９】従来例に係るチャージポンプ装置の回路図で
ある。
【図２０】チャージポンプ装置をＣＭＯＳ構造で実現し
た場合の断面図である。
【図２１】チャージポンプ装置の動作開始時のＶ１，Ｖ
２の回路シミュレーションによる波形図である。
【符号の説明】
５０ Ｐ型の単結晶シリコン基板 ５１ Ｎ型エピタキシャル・シリコン層 ５２ Ｐ型ウエル領域 ５３ 基板バイアス用のＰ＋型層 ５４ Ｎ型ウエル領域 ５５ Ｐ＋型埋め込み層 ５６ Ｎ＋型埋め込み層 ５７ 重畳領域 ５８ Ｐ型下分離層 ５９ Ｐ型上分離層 ６０ Ｐ型ベース領域 ６１ Ｎ＋型埋め込み層 ６２ フィールド酸化膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 名野 隆夫 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 5F038 AV05 AV06 BG03 BG05 CA02 CA09 EZ12 EZ13 EZ14 EZ17 EZ20 5F048 AA03 AC05 BA01 BA13 BC06 BE03 BE09 BF02 BG01 BG12 CA03 DA24 5J056 AA11 AA32 BB13 BB48 CC21 CC30 DD12 DD28 GG06 KK01 KK02

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 第１導電型の単結晶半導体基板と、この
    単結晶半導体基板上に成長された第２導電型のエピタキ
    シャル半導体層と、このエピタキシャル半導体層内に形
    成された第１導電型ウエル領域と、前記第１導電型ウエ
    ル領域の底部に接する第１導電型の埋め込み層と、この
    第１導電型の埋め込み層に部分的に重畳して形成され、
    前記第１導電型ウエル領域を前記単結晶半導体基板から
    電気的に分離する第２導電型の埋め込み層と、前記第１
    導電型ウエル領域内に形成されたＭＯＳトランジスタ
    と、を具備することを特徴とする半導体装置。
  2. 【請求項２】 前記前記第１導電型ウエル領域内に当該
    ウエル領域と同導電型のウエル電位設定用の拡散層を設
    けたことを特徴とする半導体装置。
  3. 【請求項３】 前記第１導電型ウエル領域内に当該ウエ
    ル領域と同導電型の拡散層が形成され、該拡散層と前記
    ＭＯＳトランジスタのドレイン層とを接続したことを特
    徴とする請求項１に記載の半導体装置。
  4. 【請求項４】 前記第２導電型の埋め込み層は、前記第
    １導電型の埋め込み層より高濃度であることを特徴とす
    る請求項１記載の半導体装置。
  5. 【請求項５】 第１導電型の単結晶半導体基板と、この
    単結晶半導体基板上に成長された第２導電型のエピタキ
    シャル半導体層と、このエピタキシャル半導体層内に形
    成された複数の第１導電型ウエル領域と、前記複数の第
    １導電型ウエル領域間に形成された第１導電型分離層
    と、前記複数の第１導電型ウエル領域の底部に接する第
    １導電型の埋め込み層と、この埋め込み層に部分的に重
    畳して形成され、前記第１導電型ウエル領域を前記単結
    晶半導体基板から電気的に分離する第２導電型の埋め込
    み層と、を具備し、前記複数の第１導電型ウエル領域内
    に夫々ＭＯＳトランジスタを形成すると共に、前記ＭＯ
    Ｓトランジスタのドレイン層と前記ＭＯＳトランジスタ
    が形成されている第１導電型ウエル領域とを電気的に接
    続したことを特徴とする半導体装置。
  6. 【請求項６】 前記第１導電型分離層は前記エピタキシ
    ャル半導体層から下方拡散された上分離層と、前記単結
    晶半導体基板から上方拡散された下分離層と、を有し、
    前記上分離層の上部と下分離層の下部は前記エピタキシ
    ャル半導体層内で重畳されて成ることを特徴とする請求
    項５記載の半導体装置。
  7. 【請求項７】 前記第２導電型の埋め込み層は、前記第
    １導電型の埋め込み層より高濃度であることを特徴とす
    る請求項６記載のチャージポンプ装置。
  8. 【請求項８】 前記第１導電型ウエル領域内に当該第１
    導電型ウエル領域と同導電型のウエル電位設定用の拡散
    層を設けたことを特徴とする請求項５記載の半導体装
    置。
  9. 【請求項９】 前記第１導電型ウエル領域内に当該ウエ
    ル領域と同導電型の拡散層が形成され、該拡散層と前記
    ＭＯＳトランジスタのドレイン層とを接続したことを特
    徴とする請求項５に記載の半導体装置。
  10. 【請求項１０】 前記第２導電型の埋め込み層は、前記
    第１導電型の埋め込み層より高濃度であることを特徴と
    する請求項５記載の半導体装置。
JP2001401191A 2001-12-28 2001-12-28 半導体装置 Pending JP2003197792A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001401191A JP2003197792A (ja) 2001-12-28 2001-12-28 半導体装置
TW091135785A TW569458B (en) 2001-12-28 2002-12-11 Semiconductor device
US10/329,851 US6822298B2 (en) 2001-12-28 2002-12-26 Large current capacity semiconductor device
CNB021598185A CN1260815C (zh) 2001-12-28 2002-12-27 半导体装置
KR10-2002-0084946A KR100491914B1 (ko) 2001-12-28 2002-12-27 반도체 장치
US10/969,625 US20050056898A1 (en) 2001-12-28 2004-10-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001401191A JP2003197792A (ja) 2001-12-28 2001-12-28 半導体装置

Publications (1)

Publication Number Publication Date
JP2003197792A true JP2003197792A (ja) 2003-07-11

Family

ID=19189741

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001401191A Pending JP2003197792A (ja) 2001-12-28 2001-12-28 半導体装置

Country Status (5)

Country Link
US (2) US6822298B2 (ja)
JP (1) JP2003197792A (ja)
KR (1) KR100491914B1 (ja)
CN (1) CN1260815C (ja)
TW (1) TW569458B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088334A (ja) * 2005-09-26 2007-04-05 Rohm Co Ltd 半導体装置およびその製造方法
JP2010153634A (ja) * 2008-12-25 2010-07-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010177318A (ja) * 2009-01-28 2010-08-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2020072171A (ja) * 2018-10-31 2020-05-07 セイコーエプソン株式会社 半導体集積回路、電子機器及び移動体

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197791A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd 半導体装置及びその製造方法
US6936898B2 (en) * 2002-12-31 2005-08-30 Transmeta Corporation Diagonal deep well region for routing body-bias voltage for MOSFETS in surface well regions
US7304354B2 (en) * 2004-02-17 2007-12-04 Silicon Space Technology Corp. Buried guard ring and radiation hardened isolation structures and fabrication methods
US7667288B2 (en) * 2004-11-16 2010-02-23 Masleid Robert P Systems and methods for voltage distribution via epitaxial layers
US7598573B2 (en) * 2004-11-16 2009-10-06 Robert Paul Masleid Systems and methods for voltage distribution via multiple epitaxial layers
US7244975B2 (en) * 2005-07-05 2007-07-17 United Microelectronics Corp. High-voltage device structure
CN100495726C (zh) * 2005-07-12 2009-06-03 联华电子股份有限公司 高压元件结构
JP2007158188A (ja) * 2005-12-07 2007-06-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007165370A (ja) * 2005-12-09 2007-06-28 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5261640B2 (ja) * 2005-12-09 2013-08-14 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置の製造方法
KR100734327B1 (ko) * 2006-07-18 2007-07-02 삼성전자주식회사 서로 다른 두께의 게이트 절연막들을 구비하는 반도체소자의 제조방법
US7838376B2 (en) * 2007-12-20 2010-11-23 Texas Instruments Incorporated Non-destructive inline epi pattern shift monitor using selective epi
US8222695B2 (en) * 2009-06-30 2012-07-17 Semiconductor Components Industries, Llc Process of forming an electronic device including an integrated circuit with transistors coupled to each other
US8618627B2 (en) * 2010-06-24 2013-12-31 Fairchild Semiconductor Corporation Shielded level shift transistor
CN102163568B (zh) * 2011-03-07 2012-10-10 北京大学 一种提取mos管沿沟道电荷分布的方法
JP5755939B2 (ja) * 2011-05-24 2015-07-29 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置及びその製造方法
CN102683186A (zh) * 2012-05-09 2012-09-19 上海宏力半导体制造有限公司 抑制热载流子注入的方法及BiCMOS器件制造方法
JP2014170831A (ja) * 2013-03-04 2014-09-18 Seiko Epson Corp 回路装置及び電子機器
US9236449B2 (en) * 2013-07-11 2016-01-12 Globalfoundries Inc. High voltage laterally diffused metal oxide semiconductor
US10038058B2 (en) 2016-05-07 2018-07-31 Silicon Space Technology Corporation FinFET device structure and method for forming same
US9634562B1 (en) * 2016-06-09 2017-04-25 Stmicroelectronics International N.V. Voltage doubling circuit and charge pump applications for the voltage doubling circuit
US10333397B2 (en) 2017-07-18 2019-06-25 Stmicroelectronics International N.V. Multi-stage charge pump circuit operating to simultaneously generate both a positive voltage and a negative voltage
US10050524B1 (en) 2017-11-01 2018-08-14 Stmicroelectronics International N.V. Circuit for level shifting a clock signal using a voltage multiplier
US20200194459A1 (en) * 2018-12-18 2020-06-18 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
US20200203333A1 (en) * 2018-12-21 2020-06-25 Texas Instruments Incorporated Vertical bipolar transistor for esd protection and method for fabricating
KR20210034918A (ko) 2019-09-23 2021-03-31 삼성전자주식회사 전하 펌프 회로 및 이를 포함하는 이미지 센서

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4549214A (en) * 1983-11-07 1985-10-22 Rca Corporation Video signal DC restoration circuit
GB8420537D0 (en) * 1984-08-13 1984-09-19 Rca Corp Automatic kinescope biasing
FR2571178B1 (fr) * 1984-09-28 1986-11-21 Thomson Csf Structure de circuit integre comportant des transistors cmos a tenue en tension elevee, et son procede de fabrication
JPS6248117A (ja) * 1985-08-27 1987-03-02 Mitsubishi Electric Corp チヨツパ型比較器
US5559044A (en) * 1992-09-21 1996-09-24 Siliconix Incorporated BiCDMOS process technology
TW271011B (ja) * 1994-04-20 1996-02-21 Nippon Steel Corp
JP3394133B2 (ja) * 1996-06-12 2003-04-07 沖電気工業株式会社 昇圧回路
US5880502A (en) * 1996-09-06 1999-03-09 Micron Display Technology, Inc. Low and high voltage CMOS devices and process for fabricating same
JPH114575A (ja) * 1997-06-11 1999-01-06 Nec Corp 昇圧回路
JP3308505B2 (ja) * 1999-04-19 2002-07-29 セイコーインスツルメンツ株式会社 半導体装置
KR100350648B1 (ko) * 2000-01-17 2002-08-28 페어차일드코리아반도체 주식회사 모스 트랜지스터 및 그 제조 방법
DE10061589C1 (de) * 2000-12-11 2002-07-25 Infineon Technologies Ag Schaltungsanordnung mit Integriertem Verstärker
JP2003197793A (ja) * 2001-12-28 2003-07-11 Sanyo Electric Co Ltd チャージポンプ装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007088334A (ja) * 2005-09-26 2007-04-05 Rohm Co Ltd 半導体装置およびその製造方法
JP2010153634A (ja) * 2008-12-25 2010-07-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2010177318A (ja) * 2009-01-28 2010-08-12 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2020072171A (ja) * 2018-10-31 2020-05-07 セイコーエプソン株式会社 半導体集積回路、電子機器及び移動体
JP7211010B2 (ja) 2018-10-31 2023-01-24 セイコーエプソン株式会社 半導体集積回路、電子機器及び移動体

Also Published As

Publication number Publication date
TW569458B (en) 2004-01-01
KR100491914B1 (ko) 2005-05-30
US6822298B2 (en) 2004-11-23
KR20030057438A (ko) 2003-07-04
TW200301564A (en) 2003-07-01
CN1428861A (zh) 2003-07-09
CN1260815C (zh) 2006-06-21
US20030146476A1 (en) 2003-08-07
US20050056898A1 (en) 2005-03-17

Similar Documents

Publication Publication Date Title
JP2003197792A (ja) 半導体装置
KR100504650B1 (ko) 반도체 장치 및 그 제조 방법
KR100491916B1 (ko) 반도체 장치 및 그 제조 방법
KR100500336B1 (ko) 차지 펌프 장치
KR100491915B1 (ko) 차지 펌프 장치
US6734475B2 (en) Charge pump device
JP5063865B2 (ja) 半導体装置
JP3761518B2 (ja) チャージポンプ装置
JP4079644B2 (ja) チャージポンプ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070903

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20071227