JP2003197812A - 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents

配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器

Info

Publication number
JP2003197812A
JP2003197812A JP2001400236A JP2001400236A JP2003197812A JP 2003197812 A JP2003197812 A JP 2003197812A JP 2001400236 A JP2001400236 A JP 2001400236A JP 2001400236 A JP2001400236 A JP 2001400236A JP 2003197812 A JP2003197812 A JP 2003197812A
Authority
JP
Japan
Prior art keywords
wiring
protective film
wiring board
semiconductor chip
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001400236A
Other languages
English (en)
Inventor
Koichi Fukuda
耕一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001400236A priority Critical patent/JP2003197812A/ja
Publication of JP2003197812A publication Critical patent/JP2003197812A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体チップの端部と配線基板の配線との接
触を防止することができる配線基板及びその製造方法、
半導体装置及びその製造方法、回路基板並びに電子機器
を提供することにある。 【解決手段】 配線基板は、半導体チップ２０の搭載領
域を有するベース基板１２と、ベース基板１２に搭載領
域に至るように形成された複数の配線１４と、配線１４
上で搭載領域の端部に至るように設けられ、かつ、隣同
士の配線１４の間の領域で搭載領域の端部を避けて設け
られた保護膜３０と、を含む。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、配線基板及びその
製造方法、半導体装置及びその製造方法、回路基板並び
に電子機器に関する。
【０００２】
【発明の背景】半導体チップを基板にフェースダウン実
装した半導体装置が知られている。フェースダウン実装
では、半導体チップの配線（例えばアルミ配線）の形成
された面と、配線基板の配線（例えば銅配線）の形成さ
れた面とが対向する。
【０００３】従来、半導体チップの端部でめくり上がっ
た配線などが、配線基板の配線に接触してショートする
ことがあった。この課題は、半導体チップの端部と、配
線基板の配線との距離を大きくするだけでは解決できな
かった。
【０００４】本発明は、上述した課題を解決するための
ものであり、その目的は、半導体チップの端部と配線基
板の配線との接触を防止することができる配線基板及び
その製造方法、半導体装置及びその製造方法、回路基板
並びに電子機器を提供することにある。
【０００５】
【課題を解決するための手段】（１）本発明に係る配線
基板は、半導体チップの搭載領域を有するベース基板
と、前記ベース基板に前記搭載領域に至るように形成さ
れた複数の配線と、前記配線上で前記搭載領域の端部に
至るように設けられ、かつ、隣同士の前記配線の間の領
域で前記搭載領域の端部を避けて設けられた保護膜と、
を含む。
【０００６】本発明によれば、半導体チップが配線基板
に搭載された場合、半導体チップの端部と配線基板の配
線との間には保護膜が介在する。これによって、半導体
チップの端部と、配線基板の配線との接触を防止するこ
とができる。したがって、電気的な接続信頼性の高い配
線基板を提供することができる。
【０００７】（２）この配線基板において、前記保護膜
は、前記ベース基板の前記搭載領域の外側で、前記配線
のパターンとほぼ同じパターンを有するように前記配線
上に設けられてもよい。
【０００８】（３）この配線基板において、前記保護膜
は、前記ベース基板の前記搭載領域の外側で、前記配線
及び隣同士の前記配線の間の領域を覆うように設けられ
てもよい。
【０００９】（４）本発明に係る半導体装置は、電極を
有する半導体チップと、前記半導体チップの前記電極を
有する面の側に配置され、前記電極と電気的に接続され
た複数の配線が形成されたベース基板と、前記半導体チ
ップの端部と前記配線との間に入り込んで設けられ、か
つ、前記半導体チップの端部と隣同士の前記配線の間の
領域との間を避けるように設けられた保護膜と、を含
む。
【００１０】本発明によれば、半導体チップの端部と配
線基板の配線との間には保護膜が介在する。これによっ
て、半導体チップの端部と、配線基板の配線との接触を
防止することができる。したがって、電気的な接続信頼
性の高い半導体装置を提供することができる。
【００１１】（５）この半導体装置において、前記保護
膜は、前記配線基板の前記半導体チップの外側で、前記
配線のパターンとほぼ同じパターンを有するように前記
配線上に設けられてもよい。
【００１２】（６）この半導体装置において、前記保護
膜は、前記配線基板の前記半導体チップの外側で、前記
配線及び隣同士の前記配線の間の領域を覆うように設け
られてもよい。
【００１３】（７）この半導体装置において、前記保護
膜の前記入り込む部分は、前記半導体チップの端部に密
着してもよい。
【００１４】（８）この半導体装置において、前記保護
膜の前記入り込む部分は、前記半導体チップの端部に非
接触となるように設けられてもよい。
【００１５】これによれば、保護膜として、比較的、耐
熱性の低い材料を使用できる。
【００１６】（９）この半導体装置において、前記半導
体チップと前記配線基板との間に設けられた樹脂をさら
に含んでもよい。
【００１７】これによれば、保護膜が、半導体チップの
端部と、隣同士の配線の間の領域との間を避けて設けら
れているので、樹脂の流れが妨げられないようになって
いる。したがって、好適な状態で樹脂が設けられる。
【００１８】（１０）この半導体装置において、前記樹
脂は、導電粒子が含有されてなる異方性導電材料であ
り、前記電極と前記配線とは、前記導電粒子によって電
気的に接続されてもよい。
【００１９】これによれば、半導体チップの端部と配線
との間に導電粒子が介在した場合でも、両者が電気的に
導通することを防止することができる。
【００２０】（１１）この半導体装置において、前記電
極と前記配線とは、金属接合によって電気的に接続され
てもよい。
【００２１】（１２）本発明に係る回路基板は、上記配
線基板又は上記半導体装置が実装されている。
【００２２】（１３）本発明に係る電子機器は、上記配
線基板又は上記半導体装置を有する。
【００２３】（１４）本発明に係る配線基板の製造方法
は、半導体チップの搭載領域を有するベース基板に、前
記搭載領域に至るように複数の配線を形成し、保護膜を
設けることを含み、前記保護膜を、前記配線上で前記搭
載領域の端部に至るように設け、かつ、隣同士の前記配
線の間の領域で前記搭載領域の端部を避けて設ける。
【００２４】本発明によれば、半導体チップが配線基板
に搭載された場合、半導体チップの端部と配線基板の配
線との間には保護膜が介在することになる。これによっ
て、半導体チップの端部と、配線基板の配線との接触を
防止することができる。したがって、電気的な接続信頼
性の高い配線基板を製造することができる。
【００２５】（１５）この配線基板の製造方法におい
て、前記保護膜を、前記ベース基板の前記搭載領域の外
側で、前記配線のパターンとほぼ同じパターンを有する
ように前記配線上に設けてもよい。
【００２６】これによれば、保護膜を設ける領域が少な
くて済むので、材料費を削減することができる。
【００２７】（１６）この配線基板の製造方法におい
て、前記保護膜を、前記ベース基板の前記搭載領域の外
側で、前記配線及び隣同士の前記配線の間の領域を覆う
ように設けてもよい。
【００２８】これによれば、簡単な工程で保護膜を設け
ることができる。
【００２９】（１７）この配線基板の製造方法におい
て、前記保護膜を印刷法によって設けてもよい。
【００３０】（１８）この配線基板の製造方法におい
て、前記保護膜は、感光性の材料からなり、前記保護膜
を、前記材料を露光して一部を除去することによって設
けてもよい。
【００３１】（１９）この配線基板の製造方法におい
て、前記ベース基板に導電部材を設け、前記導電部材上
で前記材料を露光して一部を除去し、前記導電部材の前
記材料から露出する部分をエッチングすることによっ
て、前記配線を形成し、前記保護膜を、前記材料におけ
る前記配線の前記電極との電気的な接続部を覆う部分を
除去することによって設けてもよい。
【００３２】これによれば、配線を形成するための材料
を使用して保護膜を設けるので、工程が簡単になり、大
幅にコストを削減することができる。
【００３３】（２０）この配線基板の製造方法におい
て、前記保護膜を電着法によって設けてもよい。
【００３４】（２１）この配線基板の製造方法におい
て、前記保護膜をインクジェット方式によって設けても
よい。
【００３５】（２２）本発明に係る半導体装置の製造方
法は、上記配線基板の製造方法を含む。
【００３６】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。ただし、本発明は、以下の
実施の形態に限定されるものではない。
【００３７】（配線基板）図１〜図２（Ｂ）は、本実施
の形態に係る配線基板の平面図である。図２（Ａ）は図
１の部分拡大図であり、図２（Ｂ）は変形例を示す図で
ある。
【００３８】配線基板１０は、ベース基板１２と、配線
１４と、を含む。ベース基板１２は、有機系（例えばエ
ポキシ基板）、無機系（例えばセラミック基板、ガラス
基板）又はそれらの複合構造（例えばガラスエポキシ基
板）からなるものであってもよく、材料は限定されな
い。ベース基板１２は、フレキシブル基板（可撓性基
板）であってもよい。フレキシブル基板として、例え
ば、ポリエステル基板やポリイミド基板などが挙げられ
る。また、ベース基板１２は、ＣＯＦ（Chip On Film）
用基板やＴＡＢ（Tape Automated Bonding）用基板と称
してもよい。あるいは、ベース基板１２は、リジッド基
板であってもよい。
【００３９】ベース基板１２は、半導体チップ２０の搭
載領域を有する。図１〜図２（Ｂ）に示す例では、ベー
ス基板１２の２点鎖線で囲まれる領域に半導体チップ２
０が搭載される。
【００４０】ベース基板１２には、複数の配線１４が形
成されている。本実施の形態では、配線１４は、ベース
基板１２の一方の面に形成されているが、両方の面に形
成されてもよい。配線１４とは、少なくとも２点の電気
的な接続を図る部分を指し、独立して形成された複数の
配線１４を配線パターンと称してもよい。配線１４は、
銅、ニッケル又は金などの金属で形成されることが多
い。
【００４１】複数の配線１４は、半導体チップ２０の搭
載領域に至るように形成されている。詳しくは、各配線
１４は、半導体チップ２０のいずれかの電極２２が配置
される部分（多くの場合、半導体チップの端部）に至る
ように形成されている。各配線１４は、電極２２が配置
される部分において、電極２２との接続部１６を有す
る。接続部１６は、ラインとなる部分よりも面積の大き
いランドとなっていてもよく、あるいはラインと同じ幅
で延長された先端部であってもよい。
【００４２】ここで、半導体チップ２０の平面形状は、
矩形であることが多いがその他の形状（例えば円形）で
あっても構わない。電極２２は、半導体チップ２０の端
部に形成されることが多い。例えば、半導体チップ２０
が矩形である場合、複数の電極２２は、対向する２辺又
は４辺（図１では２辺）に沿って形成されてもよい。
【００４３】配線基板１０には、保護膜３０が設けられ
ている。保護膜３０は、絶縁性を有する材料（例えば樹
脂）で形成される。保護膜３０は、最終製品（半導体装
置）として配線基板１０上に残るので、所望の耐熱性な
どを有する材質を選択することが好ましい。
【００４４】保護膜３０は、半導体チップ２０の搭載領
域の外側では、少なくとも配線１４を覆うように設けら
れている。図１及び図２（Ａ）に示す例では、保護膜３
０は、半導体チップ２０の搭載領域の外側で、配線基板
１０（配線１４の領域及び隣同士の配線１４の間の領
域）を覆うように設けられている。その場合、保護膜３
０は、隣同士の配線１４の間の領域（ベース基板１２の
露出領域）では、半導体チップ２０の搭載領域の端部を
避けるように設けられる。これによれば、保護膜３０の
パターニング領域が少ないので、保護膜３０を簡単に設
けることができる。例えば、図示するように、保護膜３
０は、半導体チップ２０の搭載領域の近くにおいて、隣
同士の配線１４の間の領域を露出させるように設けても
よい。こうすることで、半導体チップ２０と配線基板１
０との間の通気を良くすることができるので、後述する
ように、例えば、樹脂を流しやすくすることができる。
【００４５】保護膜３０は、半導体チップ２０の搭載領
域の内側では、いずれか１つ又は複数（図２（Ａ）では
全て）の配線１４上で、半導体チップ２０の搭載領域の
端部に至るように設けられている。言い換えると、保護
膜３０は、配線基板１０に半導体チップ２０が搭載され
たときに、半導体チップ２０の端部と配線１４との間に
入り込むように設けられる。さらに言い換えると、保護
膜３０は、半導体チップ２０の端部と配線１４との間に
おいてスペーサの機能を有する。
【００４６】保護膜３０のスペーサ部３２は、配線１４
と電極２２との電気的な接続を妨げないように、少なく
とも接続部１６を避けるように設けられる。保護膜３０
のスペーサ部３２は、配線１４上に、配線１４の幅とほ
ぼ同じ幅（誤差の範囲を含む）で形成されてもよい。そ
の場合、保護膜３０のスペーサ部３２は、配線１４の上
端部に設けられてもよく（図４（Ａ）参照）、あるいは
上端部及び側端部を覆うように設けられてもよい。
【００４７】あるいは、図２（Ｂ）に示すように、保護
膜４０は、半導体チップ２０の搭載領域の外側におい
て、配線１４のパターンとほぼ同じパターンを有するよ
うに配線１４上に設けられてもよい。言い換えれば、半
導体チップ２０の搭載領域の外側において、配線１４同
士の間には、ベース基板１２が保護膜４０から露出して
いる。これによれば、保護膜４０を設ける領域が少なく
て済むので、材料費を削減することができる。保護膜４
０は、配線１４上に、配線１４の幅とほぼ同じ幅（誤差
の範囲を含む）で形成されてもよい。また、保護膜４０
は、配線１４の上端部に設けられてもよく、あるいは上
端部及び側端部を覆うように設けられてもよい。そし
て、保護膜４０は、半導体チップ２０の搭載領域の外側
から内側に延長されて、配線１４上で、半導体チップ２
０の搭載領域の端部に至るように設けられている。言い
換えると、保護膜４０は、配線基板１０に半導体チップ
２０が搭載されたときに、半導体チップ２０の端部と配
線１４との間に入り込むように設けられる。保護膜４０
のスペーサ部４２は、配線１４と電極２２との電気的な
接続を妨げないように、少なくとも接続部１６を避ける
ように設けられる。
【００４８】図３は、図２（Ａ）のIII−III線断面図で
あり、図４（Ａ）は、図２（Ａ）のIVＡ−IVＡ線断面図
である。図４（Ｂ）は、変形例を示す図である。なお、
図３〜図４（Ｂ）では、配線基板に半導体チップが搭載
されている。
【００４９】図３及び図４（Ａ）に示すように、保護膜
３０の半導体チップ２０の端部と配線１４との間にスペ
ーサ部３２は、半導体チップ２０の端部に密着してもよ
い。すなわち、保護膜３０は、配線基板１０上に、半導
体チップ２０の端部と配線１４との隙間を埋めるように
高く設けられてもよい。
【００５０】これによれば、半導体チップ２０と配線１
４との間には、保護膜３０が両者に密着して設けられ
る。そのため、半導体チップ２０の端部と、配線基板１
０の配線１４との接触を確実に防止することができる。
【００５１】あるいは、図４（Ｂ）に示すように、保護
膜の半導体チップ２０の端部と配線１４との間にスペー
サ部５２は、半導体チップ２０の端部に非接触となるよ
うに設けられてもよい。すなわち、保護膜３０は、配線
基板１０上に、半導体チップ２０の端部に至らないよう
に低く設けられてもよい。
【００５２】これによれば、保護膜３０は、半導体チッ
プ２０に接触しにくくなるので、半導体チップ２０の熱
（例えば実装時又は動作時の熱）によって、保護膜３０
が溶けるのを防止することができる。すなわち、保護膜
３０として、比較的、耐熱性の低い材料を使用でき、設
計自由度が広がる。
【００５３】本実施の形態に係る配線基板によれば、半
導体チップ２０が配線基板１０に搭載された場合、半導
体チップ２０の端部と配線基板１０の配線１４との間に
は保護膜３０が介在する。これによって、半導体チップ
２０の端部と、配線基板１０の配線１４との接触を防止
することができる。したがって、電気的な接続信頼性の
高い配線基板１０を提供することができる。
【００５４】（半導体装置）図５（Ａ）は本実施の形態
に係る半導体装置を示す図であり、図５（Ｂ）は変形例
を示す図である。半導体装置は、上述した配線基板１０
と、電極２２を有する半導体チップ２０と、を含む。
【００５５】半導体チップ２０は、上述したように複数
の電極２２を有する。電極２２は、回路素子の形成され
た面に形成されることが多い。電極２２は、パッド（例
えばアルミパッド又は銅パッド）を含む。あるいは、パ
ッドにバンプ（例えば金バンプ）が形成される場合は、
電極２２はパッド及びバンプを含む。
【００５６】半導体チップ２０は、電極２２を有する面
の側に配線基板１０が配置されるように実装される。す
なわち、半導体チップ２０は、配線基板１０にフェース
ダウン実装される。そして、電極２２と配線１４の接続
部１６とが電気的に接続される。
【００５７】両者の電気的な接続は、金属接合によって
達成されてもよい。その場合、熱のみ、超音波振動の
み、あるいは超音波振動及び熱などを印加して両者を接
合してもよい。接合されると、電極２２及び配線１４の
接続部１６を構成する材料が拡散して金属接合が形成さ
れる。例えば、両者を熱圧着して、Ａｕ−Ａｕ接合を達
成してもよい。また、配線１４の接続部１６に共晶が作
られるような金属メッキが施されていると、金属接合が
達成されやすくて好ましい。例えば、接続部１６にスズ
メッキを施して、Ｓｎ−Ａｕの共晶合金を形成してもよ
い。なお、金属接合として、ハンダ接合を行ってもよ
い。
【００５８】半導体チップ２０と配線基板１０との間に
樹脂６０が設けられてもよい。樹脂６０は、例えばエポ
キシ系の材料からなるものであってもよい。半導体チッ
プ２０が配線基板１０にフェースダウン実装される場
合、樹脂６０はアンダーフィル材と呼ばれる。樹脂６０
は、保護膜３０と同一材料であってもよく、異なる材料
であってもよい。図５（Ａ）に示すように、樹脂６０
は、半導体チップ２０の電極２２の形成された面を覆っ
てもよく、半導体チップ２０の側部に至るように設けら
れてもよい。
【００５９】樹脂６０は、半導体チップ２０を実装した
後に、半導体チップ２０と配線基板１０との間に注入し
てもよい。例えば、矩形である半導体チップ２０の対向
する２辺に電極２２が形成される場合、電極２２の形成
されない他の２辺の側から樹脂６０を注入してもよい。
その場合、電極２２の形成される側において、半導体チ
ップ２０の端部と、隣同士の配線１４の間の領域と、の
間には保護膜３０が設けられていないので、半導体チッ
プ２０と配線基板１０との間の通気を良くすることがで
きる。したがって、樹脂６０の流れが妨げられず、ボイ
ドなどの発生を防止することができる。
【００６０】図５（Ｂ）に示すように、半導体チップ２
０と配線基板１０との間に異方性導電材料６２が設けら
れてもよい。異方性導電材料６２は、接着剤（バイン
ダ）に導電粒子６２が含有されたもので、分散剤が添加
される場合もある。異方性導電材料６２の接着剤とし
て、熱硬化性の接着剤が使用されることが多い。異方性
導電材料６２は、電極２２と配線１４の接続部１６との
間で導電粒子６４が押し潰されることによって、両者の
電気的な接続が達成される。
【００６１】これによれば、半導体チップ２０の端部と
配線１４との間に導電粒子６４が介在した場合でも、保
護膜５０（スペーサ部５２）によって両者が電気的に導
通するのを防止することができる。
【００６２】上述では、配線基板１０の一方の面に半導
体チップ２０が実装された例を示したが、本発明は、配
線基板１０の両面に半導体チップ２０が実装された形態
も含む。その場合、配線基板１０の両面に上述の保護膜
が形成されてもよい。
【００６３】本実施の形態に係る半導体装置の効果は既
に説明した通りである。
【００６４】（配線基板の製造方法）図６〜図９は、本
実施の形態に係る配線基板の製造方法を示す図である。
本実施の形態では、ベース基板１２に配線１４を形成
し、保護膜３０を設ける。
【００６５】リール・トゥ・リール搬送の方式を適用し
て、配線基板を製造してもよい。その場合、ベース基板
１２は可撓性基板（テープ）である。そして、ベース基
板１２は、長尺状をなし、複数の半導体チップ２０の搭
載領域を有する。また、ベース基板１２の端部に複数の
スプロケットホール（図示しない）が形成され、スプロ
ケットホールにスプロケット（図示しない）をはめ合わ
せて、リール・トゥ・リール搬送が可能になっている。
これによれば、製造工程を流れ作業で行えるので、生産
効率が向上し、製造コストを削減することができる。
【００６６】配線１４は、ベース基板１２の一方の面に
形成してもよく、両面に形成してもよい。配線１４は、
接着材料を介してベース基板１２に貼り付けられて、３
層基板を構成してもよい。その場合、フォトリソグラフ
ィを適用した後にエッチングして配線１４を形成しても
よい（第３例参照）。あるいは、配線１４を、接着剤な
しでベース基板１２に形成して２層基板を構成してもよ
い。例えば、スパッタリング等によって配線１４を形成
してもよいし、無電解メッキで配線１４を形成するアデ
ィティブ法を適用してもよい。
【００６７】保護膜３０は、所定の形状にパターニング
する。以下に、保護膜３０の形成方法の例を示す。
【００６８】（第１例）図６に示すように、保護膜３０
を印刷法によってパターニングしてもよい。これによっ
て、例えば、既存の製造装置を使用して、簡単に保護膜
３０を形成することができる。
【００６９】配線の形成工程が終了したベース基板１２
に、マスク１００を位置合わせする。詳しくは、マスク
１００によって、最終製品においてベース基板１２の保
護膜３０から露出させたい部分を覆う。すなわち、保護
膜３０を設けたい部分を開口させる。次に、保護膜３０
の材料１０２を、ペースト状にしてベース基板１２の全
面（配線１４の領域も含む）に設ける。そして、スキー
ジ１０４を使用して、材料１０２をマスク１００の開口
部に充填する。その場合、材料１０２は、マスク１００
の高さで平らに充填される。その後に、マスク１００を
取り除くことによって、保護膜３０をパターニングする
ことができる。
【００７０】（第２例）図７（Ａ）及び図７（Ｂ）に示
すように、保護膜３０をフォトリソグラフィによってパ
ターニングしてもよい。
【００７１】配線の形成工程が終了したベース基板１２
に、保護膜３０の材料１０２を設ける。ここで、材料１
０２は、感光性を有する。その場合、材料１０２は、感
光部が溶剤に可溶性となるポジ型であってもよく、ある
いは感光部が溶剤に不溶性となるネガ型のいずれであっ
てもよい。材料１０２は、ベース基板１２の配線１４の
形成された面の全面に設ける。材料１０２を、スピンコ
ート法、ディッピング法又は電着法などで設けてもよ
い。
【００７２】次に、マスク１０６を配置して光エネルギ
ー１０８を照射する。すなわち、材料１０２を露光す
る。マスク１０６の形状は、パターニング形状によって
決まり、材料１０２がポジ型であるかネガ型であるかに
よって反転形状となる。図示する例では、材料１０２は
ポジ型であり、マスク１０６を保護膜３０を設けたい部
分を覆って設ける。露光後、材料１０２を現像すること
によって、図７（Ｂ）に示すように保護膜３０をパター
ニングすることができる。なお、材料１０２は、製造工
程のいずれかにおいて、ベークすることが好ましい。
【００７３】（第３例）図８（Ａ）〜図８（Ｄ）に示す
ように、配線の形成工程で、材料１０２をエチングのレ
ジスト材として使用し、配線１４を形成した後に残る材
料１０２を使用して保護膜３０をパターニングしてもよ
い。材料１０２のパターニングは、フォトリソグラフィ
を適用することができ、第２例で説明した内容を適用し
てもよい。
【００７４】図８（Ａ）に示すように、ベース基板１２
に配線１４の材料となる導電部材１１０を設ける。導電
部材１１０は、配線１４が形成される範囲を含むよう
に、ベース基板１２に接着材料（図示しない）を介して
接着される。材料１０２は、導電部材１１０の全面に設
ける。
【００７５】図８（Ｂ）に示すように、材料１０２を露
光及び現像する。材料１０２は、後のエッチング工程
で、エッチングしない部分を覆って、レジスト材として
使用される。
【００７６】図８（Ｃ）に示すように、導電部材１１０
における材料１０２から露出する部分を、エッチングし
て除去する。その場合、ドライエッチング又はウェット
エッチングのいずれを適用してもよい。こうして、配線
１４が所定のパターンに形成される。このとき、材料１
０２は、配線１４の接続部１６を覆って設けられてい
る。
【００７７】図８（Ｄ）に示すように、材料１０２のう
ち、配線１４の接続部１６を覆う部分を除去する。例え
ば、レーザビームを照射することによって、材料１０２
の一部を除去してもよい。こうして、保護膜３０をパタ
ーニングすることができる。なお、製造工程のいずれか
において、材料１０２をベークすることが好ましい。
【００７８】これによれば、配線１４を形成するための
材料１０２を使用して保護膜３０を設けるので、工程が
簡単になり、大幅にコストを削減することができる。
【００７９】（第４例）図９に示すように、保護膜を電
着法によってパターニングしてもよい。
【００８０】配線の形成工程が終了したベース基板１２
を、浴槽１１２の浴１１４に浸す。浴１１４は、溶媒中
に保護膜の材料が分散されている。浴１１４には、陽極
電極１１６が配置されている。陽極電極１１６は、ベー
ス基板１２の配線の形成された面の側に配置される。そ
して、浴１１４中にベース基板１２を送り出し、配線を
陽極電極１１６よりも低い電圧、例えばＧＮＤの陰極に
接続する。これによって、陽極電極１１６と、ベース基
板１２の配線と、の間に電流が流れる。こうして、電流
が流れる配線に、保護膜の材料を設けることができる。
このとき、保護膜の材料によって、配線の接続部も覆わ
れるので、その後の工程で、材料のうち配線の接続部を
覆う部分を除去する。例えば、レーザビームを照射する
ことによって、材料の一部を除去してもよい。
【００８１】図９に示すように、ベース基板１２が長尺
状のテープであれば、リール・トゥ・リール搬送を適用
することができる。その場合、ベース基板１２には、各
配線パターン（独立した複数の配線）と電気的に接続さ
れたリードが形成され、該リードが陰極に接続される。
【００８２】これによれば、ベース基板１２に設けた保
護膜の材料のうち、除去する部分が少なくて済むので、
製造コストを削減することができる。
【００８３】（第５例）図１０に示すように、保護膜を
インクジェット方式によってパターニングしてもよい。
【００８４】配線の形成工程が終了したベース基板１２
に、インクジェットヘッド１１８のノズル１２０から材
料１０２を吐出する。詳しくは、インクジェットヘッド
１１８は、静電気力を利用してノズル１２０からペース
ト状の材料１０２を吐出させる。インクジェット方式に
よれば、インクジェットプリンタ用に実用化された技術
を応用することで、高速かつインクを無駄なく経済的に
充填するとが可能である。図１０に示すインクジェット
ヘッド１１８は、例えばインクジェットプリンタ用に実
用化されたもので、圧電素子を用いたピエゾジェットタ
イプ、あるいはエネルギー発生素子として電気熱変換体
を用いたバブルジェット（登録商標）タイプ等が使用可
能である。これによって、保護膜となる材料１０２の吐
出面積及び吐出パターンを自由に設定することが可能と
なる。
【００８５】これによれば、ベース基板１２の必要な部
分に保護膜を設けることができるので、保護膜の材料を
無駄にせずに済む。そのため、製造コストを削減するこ
とができる。
【００８６】なお、図１０に示すように、ベース基板１
２が長尺状のテープであれば、リール・トゥ・リール搬
送を適用することができる。
【００８７】（半導体装置の製造方法）本実施の形態に
係る半導体装置の製造方法は、上述の配線基板の製造方
法を含み、配線基板に半導体チップを搭載する。配線基
板には、１つ又は複数の半導体チップを搭載する。詳細
は、上述した通りである。
【００８８】（回路基板及び電子機器）図１１は、本実
施の形態に係る回路基板を示す図である。回路基板１０
００には、上述した配線基板又は半導体装置（図１１で
は半導体装置）が電気的に接続されている。回路基板１
０００は、電気光学装置であってもよい。電気光学装置
は、例えば、液晶装置、プラズマディスプレイ装置、エ
レクトロルミネセンスディスプレイ装置などであって、
電気光学物質（液晶・放電ガス・発光材料など）を有す
る。なお、図示するように、半導体装置の配線基板１０
は、例えば回路基板１０００の端部の回りに配線基板１
０を屈曲させてもよい。
【００８９】本実施の形態に係る電子機器として、図１
２にはノート型パーソナルコンピュータ１１００、図１
３には携帯電話１２００が示されている。これらの電子
機器は、上述した配線基板又は半導体装置を有する。
【００９０】本発明は、上述した実施の形態に限定され
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
【図面の簡単な説明】
【図１】図１は、本実施の形態に係る配線基板を示す図
である。
【図２】図２は、本実施の形態に係る配線基板を示す図
である。
【図３】図３は、本実施の形態に係る半導体装置を示す
図である。
【図４】図４（Ａ）及び図４（Ｂ）は、本実施の形態に
係る半導体装置を示す図である。
【図５】図５（Ａ）及び図５（Ｂ）は、本実施の形態に
係る半導体装置を示す図である。
【図６】図６は、本実施の形態の第１例に係る配線基板
の製造方法を示す図である。
【図７】図７（Ａ）及び図７（Ｂ）は、本実施の形態の
第２例に係る配線基板の製造方法を示す図である。
【図８】図８（Ａ）〜図８（Ｄ）は、本実施の形態の第
３例に係る配線基板の製造方法を示す図である。
【図９】図９は、本実施の形態の第４例に係る配線基板
の製造方法を示す図である。
【図１０】図１０は、本実施の形態の第５例に係る配線
基板の製造方法を示す図である。
【図１１】図１１は、本実施の形態に係る回路基板を示
す図である。
【図１２】図１２は、本実施の形態に係る電子機器を示
す図である。
【図１３】図１３は、本実施の形態に係る電子機器を示
す図である。
【符号の説明】
１０ 配線基板 １２ ベース基板 １４ 配線 １６ 接続部 ２０ 半導体チップ ２２ 電極 ３０ 保護膜 ４０ 保護膜 ５０ 保護膜 ６０ 樹脂 ６２ 異方性導電材料 ６４ 導電粒子
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/32 Ｈ０１Ｌ 23/12 Ｆ Ｆターム(参考） 5E314 AA27 BB06 CC06 FF02 FF03 FF05 FF06 GG03 GG26 5E319 AA03 AB05 AC02 AC03 AC04 BB16 BB20 CC22 CC70 GG20 5E336 AA04 BB12 BB15 BB18 CC34 CC55 DD22 EE01 EE05 EE08 GG12 5F044 MM48

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】 半導体チップの搭載領域を有するベース
    基板と、 前記ベース基板に前記搭載領域に至るように形成された
    複数の配線と、 前記配線上で前記搭載領域の端部に至るように設けら
    れ、かつ、隣同士の前記配線の間の領域で前記搭載領域
    の端部を避けて設けられた保護膜と、 を含む配線基板。
  2. 【請求項２】 請求項１記載の配線基板において、 前記保護膜は、前記ベース基板の前記搭載領域の外側
    で、前記配線のパターンとほぼ同じパターンを有するよ
    うに前記配線上に設けられてなる配線基板。
  3. 【請求項３】 請求項１記載の配線基板において、 前記保護膜は、前記ベース基板の前記搭載領域の外側
    で、前記配線及び隣同士の前記配線の間の領域を覆うよ
    うに設けられてなる配線基板。
  4. 【請求項４】 電極を有する半導体チップと、 前記半導体チップの前記電極を有する面の側に配置さ
    れ、前記電極と電気的に接続された複数の配線が形成さ
    れたベース基板と、 前記半導体チップの端部と前記配線との間に入り込んで
    設けられ、かつ、前記半導体チップの端部と隣同士の前
    記配線の間の領域との間を避けるように設けられた保護
    膜と、 を含む半導体装置。
  5. 【請求項５】 請求項４記載の半導体装置において、 前記保護膜は、前記配線基板の前記半導体チップの外側
    で、前記配線のパターンとほぼ同じパターンを有するよ
    うに前記配線上に設けられてなる半導体装置。
  6. 【請求項６】 請求項４記載の半導体装置において、 前記保護膜は、前記配線基板の前記半導体チップの外側
    で、前記配線及び隣同士の前記配線の間の領域を覆うよ
    うに設けられてなる半導体装置。
  7. 【請求項７】 請求項４から請求項６のいずれかに記載
    の半導体装置において、 前記保護膜の前記入り込む部分は、前記半導体チップの
    端部に密着してなる半導体装置。
  8. 【請求項８】 請求項４から請求項６のいずれかに記載
    の半導体装置において、 前記保護膜の前記入り込む部分は、前記半導体チップの
    端部に非接触となるように設けられてなる半導体装置。
  9. 【請求項９】 請求項４から請求項８のいずれかに記載
    の半導体装置において、 前記半導体チップと前記配線基板との間に設けられた樹
    脂をさらに含む半導体装置。
  10. 【請求項１０】 請求項９記載の半導体装置において、 前記樹脂は、導電粒子が含有されてなる異方性導電材料
    であり、 前記電極と前記配線とは、前記導電粒子によって電気的
    に接続されてなる半導体装置。
  11. 【請求項１１】 請求項４から請求項９のいずれかに記
    載の半導体装置において、 前記電極と前記配線とは、金属接合によって電気的に接
    続されてなる半導体装置。
  12. 【請求項１２】 請求項１から請求項１１のいずれかに
    記載の配線基板又は半導体装置が実装された回路基板。
  13. 【請求項１３】 請求項１から請求項１１のいずれかに
    記載の配線基板又は半導体装置を有する電子機器。
  14. 【請求項１４】 半導体チップの搭載領域を有するベー
    ス基板に、前記搭載領域に至るように複数の配線を形成
    し、保護膜を設けることを含み、 前記保護膜を、前記配線上で前記搭載領域の端部に至る
    ように設け、かつ、隣同士の前記配線の間の領域で前記
    搭載領域の端部を避けて設ける配線基板の製造方法。
  15. 【請求項１５】 請求項１４記載の配線基板の製造方法
    において、 前記保護膜を、前記ベース基板の前記搭載領域の外側
    で、前記配線のパターンとほぼ同じパターンを有するよ
    うに前記配線上に設ける配線基板の製造方法。
  16. 【請求項１６】 請求項１４記載の配線基板の製造方法
    において、 前記保護膜を、前記ベース基板の前記搭載領域の外側
    で、前記配線及び隣同士の前記配線の間の領域を覆うよ
    うに設ける配線基板の製造方法。
  17. 【請求項１７】 請求項１４から請求項１６のいずれか
    に記載の配線基板の製造方法において、 前記保護膜を印刷法によって設ける配線基板の製造方
    法。
  18. 【請求項１８】 請求項１４から請求項１６のいずれか
    に記載の配線基板の製造方法において、 前記保護膜は、感光性の材料からなり、 前記保護膜を、前記材料を露光して一部を除去すること
    によって設ける配線基板の製造方法。
  19. 【請求項１９】 請求項１８記載の配線基板の製造方法
    において、 前記ベース基板に導電部材を設け、前記導電部材上で前
    記材料を露光して一部を除去し、前記導電部材の前記材
    料から露出する部分をエッチングすることによって、前
    記配線を形成し、 前記保護膜を、前記材料における前記配線の前記電極と
    の電気的な接続部を覆う部分を除去することによって設
    ける配線基板の製造方法。
  20. 【請求項２０】 請求項１４から請求項１６のいずれか
    に記載の配線基板の製造方法において、 前記保護膜を電着法によって設ける配線基板の製造方
    法。
  21. 【請求項２１】 請求項１４から請求項１６のいずれか
    に記載の配線基板の製造方法において、 前記保護膜をインクジェット方式によって設ける配線基
    板の製造方法。
  22. 【請求項２２】 請求項１４から請求項２１のいずれか
    に記載の配線基板の製造方法を含み、前記搭載領域に前
    記半導体チップを搭載することをさらに含む半導体装置
    の製造方法。
JP2001400236A 2001-12-28 2001-12-28 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器 Withdrawn JP2003197812A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001400236A JP2003197812A (ja) 2001-12-28 2001-12-28 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001400236A JP2003197812A (ja) 2001-12-28 2001-12-28 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器

Publications (1)

Publication Number Publication Date
JP2003197812A true JP2003197812A (ja) 2003-07-11

Family

ID=27604924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001400236A Withdrawn JP2003197812A (ja) 2001-12-28 2001-12-28 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器

Country Status (1)

Country Link
JP (1) JP2003197812A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258281A (ja) * 2006-03-20 2007-10-04 Sharp Corp フレキシブル配線基板およびその接続構造
JPWO2005028207A1 (ja) * 2003-09-24 2007-11-15 セイコーエプソン株式会社 液体噴射ヘッド及びその製造方法並びに液体噴射装置
JP2008021700A (ja) * 2006-07-11 2008-01-31 Fujifilm Corp プリント配線板の製造方法
JP2008117912A (ja) * 2006-11-02 2008-05-22 Seiko Epson Corp 配線基板およびその製造方法、並びに電子機器
WO2009034793A1 (ja) * 2007-09-14 2009-03-19 Sony Chemical & Information Device Corporation フレキシブル配線基板及びベアチップ実装方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2005028207A1 (ja) * 2003-09-24 2007-11-15 セイコーエプソン株式会社 液体噴射ヘッド及びその製造方法並びに液体噴射装置
US7559631B2 (en) 2003-09-24 2009-07-14 Seiko Epson Corporation Liquid-jet head, method for manufacturing the same, and liquid-jet apparatus
JP2007258281A (ja) * 2006-03-20 2007-10-04 Sharp Corp フレキシブル配線基板およびその接続構造
JP2008021700A (ja) * 2006-07-11 2008-01-31 Fujifilm Corp プリント配線板の製造方法
JP2008117912A (ja) * 2006-11-02 2008-05-22 Seiko Epson Corp 配線基板およびその製造方法、並びに電子機器
WO2009034793A1 (ja) * 2007-09-14 2009-03-19 Sony Chemical & Information Device Corporation フレキシブル配線基板及びベアチップ実装方法
JP2009071159A (ja) * 2007-09-14 2009-04-02 Sony Chemical & Information Device Corp フレキシブル配線基板及びベアチップ実装方法

Similar Documents

Publication Publication Date Title
US6368895B1 (en) Method of producing an electronic circuit device
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
JP3736607B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4248761B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
CN100552929C (zh) 半导体装置及其制造方法、半导体模块装置以及布线基片
CN101785106B (zh) 包括半导体组件的半导体装置及其制造方法
CN100424866C (zh) 带式电路基板及使用该带式电路基板的半导体芯片封装
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
JP2002208655A (ja) 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
US20080185711A1 (en) Semiconductor package substrate
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
JP2004158827A (ja) 半導体ウエハ、半導体装置及びその製造方法、回路基板並びに電子機器
JP2006140327A (ja) 配線基板およびこれを用いた電子部品の実装方法
JP3847693B2 (ja) 半導体装置の製造方法
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
JP3855320B2 (ja) 半導体装置用基板の製造方法及び半導体装置の製造方法
JP3313058B2 (ja) 半導体装置とその製造方法
JP3693060B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3654113B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4206779B2 (ja) 半導体装置の製造方法
JP2001127194A (ja) フリップチップ型半導体装置及びその製造方法
JP3800298B2 (ja) バンプの形成方法及び半導体装置の製造方法
CN1441487A (zh) 布线基板及其制造方法、电子部件和电子仪器
JP2006013496A (ja) バンプが形成された配線フィルム、これを用いたフィルムパッケージ及びその製造方法
JP2004207296A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050301