JP2003209046A - レジストパターン形成方法および半導体装置の製造方法 - Google Patents
レジストパターン形成方法および半導体装置の製造方法Info
- Publication number
- JP2003209046A JP2003209046A JP2002007228A JP2002007228A JP2003209046A JP 2003209046 A JP2003209046 A JP 2003209046A JP 2002007228 A JP2002007228 A JP 2002007228A JP 2002007228 A JP2002007228 A JP 2002007228A JP 2003209046 A JP2003209046 A JP 2003209046A
- Authority
- JP
- Japan
- Prior art keywords
- chemically amplified
- resist
- film
- base film
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/0045—Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Materials For Photolithography (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 塩基性物質を含む下地膜とその上に形成され
る化学増幅型レジストとの界面における酸失活現象を抑
制し、塩基性物質を含む下地膜上でも精度の高いレジス
トパターンを形成する。 【解決手段】 塩基性物質を含む下地膜表面をカーボン
ガスを含むガスによるプラズマを晒す表面改質処理を行
う工程と下地膜上に化学増幅型レジスト膜を塗布する工
程と化学増幅型レジストに露光および現像処理を行って
化学増幅型レジストをパターニングする工程とを備える
ようにしたものである。
る化学増幅型レジストとの界面における酸失活現象を抑
制し、塩基性物質を含む下地膜上でも精度の高いレジス
トパターンを形成する。 【解決手段】 塩基性物質を含む下地膜表面をカーボン
ガスを含むガスによるプラズマを晒す表面改質処理を行
う工程と下地膜上に化学増幅型レジスト膜を塗布する工
程と化学増幅型レジストに露光および現像処理を行って
化学増幅型レジストをパターニングする工程とを備える
ようにしたものである。
Description
【０００１】
【発明の属する技術分野】本発明は、レジストパターン
形成方法およびこれを用いた半導体装置の製造方法に関
し、特に、塩基性物質を含む下地膜上に化学増幅型レジ
ストを精度良くパターニングするためのレジストパター
ン形成方法およびこの方法を用いた半導体装置の製造方
法に関するものである。
形成方法およびこれを用いた半導体装置の製造方法に関
し、特に、塩基性物質を含む下地膜上に化学増幅型レジ
ストを精度良くパターニングするためのレジストパター
ン形成方法およびこの方法を用いた半導体装置の製造方
法に関するものである。
【０００２】
【従来の技術】図１０および図１１は、化学増幅型レジ
ストを用いた従来の半導体装置の製造方法を示す断面図
である。図１０（ａ）を参照して、半導体基板１０１上
に被加工膜１０３、反射防止膜１０５およびポジ型の化
学増幅型レジスト１０７を順次形成する。次に、図１０
（ｂ）を参照して、半導体基板１０１上に所望のパター
ンを配したフォトマスク１０９を介してエキシマレーザ
ー光１１１を照射し、化学増幅型レジスト１０７を露光
する。このとき、化学増幅型レジスト１０７内では光が
照射された露光部１０７ａにプロトン酸であるＨ＋が発
生する。このプロトン酸はレジスト樹脂などが化学変化
を起こす触媒として作用し、現像液に溶解する物質へと
変化させる。
ストを用いた従来の半導体装置の製造方法を示す断面図
である。図１０（ａ）を参照して、半導体基板１０１上
に被加工膜１０３、反射防止膜１０５およびポジ型の化
学増幅型レジスト１０７を順次形成する。次に、図１０
（ｂ）を参照して、半導体基板１０１上に所望のパター
ンを配したフォトマスク１０９を介してエキシマレーザ
ー光１１１を照射し、化学増幅型レジスト１０７を露光
する。このとき、化学増幅型レジスト１０７内では光が
照射された露光部１０７ａにプロトン酸であるＨ＋が発
生する。このプロトン酸はレジスト樹脂などが化学変化
を起こす触媒として作用し、現像液に溶解する物質へと
変化させる。
【０００３】次に、図１０（ｃ）を参照して、露光され
た化学増幅型レジスト１０７を現像することによって露
光部１０７ａを溶解し、未露光部１０７ｂが残存するこ
とでレジストパターン１０７ｃが形成される。次に、図
１１（ａ）を参照して、レジストパターン１０７ｃをマ
スクとして、反射防止膜１０５をエッチングすることに
より、反射防止膜パターン１０５ｂを形成する。
た化学増幅型レジスト１０７を現像することによって露
光部１０７ａを溶解し、未露光部１０７ｂが残存するこ
とでレジストパターン１０７ｃが形成される。次に、図
１１（ａ）を参照して、レジストパターン１０７ｃをマ
スクとして、反射防止膜１０５をエッチングすることに
より、反射防止膜パターン１０５ｂを形成する。
【０００４】次に、図１１（ｂ）を参照して、レジスト
パター１０７ｃおよび反射防止膜パターン１０５ｂをマ
スクに被加工膜１０３をエッチングし、所望の被加工膜
パターン１０３ａを得る。その後、レジストパターンを
除去し、所定のプロセスを経て所望の半導体装置が完成
する。
パター１０７ｃおよび反射防止膜パターン１０５ｂをマ
スクに被加工膜１０３をエッチングし、所望の被加工膜
パターン１０３ａを得る。その後、レジストパターンを
除去し、所定のプロセスを経て所望の半導体装置が完成
する。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような従来技術においては、化学増幅型レジストの下地
膜である反射防止膜が電子を与えやすい塩基性物質を含
んでいると、図１２に示すように、レジストと反射防止
膜との界面において、レジストで発生したプロトン酸
（Ｈ＋）が反射防止膜から供給された電子と中和反応を
起こす、いわゆる酸失活現象によりレジストの現像液へ
の溶解性が低下する。
ような従来技術においては、化学増幅型レジストの下地
膜である反射防止膜が電子を与えやすい塩基性物質を含
んでいると、図１２に示すように、レジストと反射防止
膜との界面において、レジストで発生したプロトン酸
（Ｈ＋）が反射防止膜から供給された電子と中和反応を
起こす、いわゆる酸失活現象によりレジストの現像液へ
の溶解性が低下する。
【０００６】その結果、図１０（ｃ）に示すように、レ
ジストパターン１０７ｃの下部が裾を引いたような形状
となる。このようなレジストパターンをマスクに被加工
膜をエッチングすると、被加工膜パターンが所望の寸法
よりも太くなったり、肩が落ちたような段ずれ形状とな
り、寸法精度の制御が困難になるという問題点があっ
た。なお、上述した化学増幅型レジストはポジ型（露光
部が現像液に溶解する）を想定したが、ネガ型（未露光
部が現像液に溶解する）の場合には、レジストパタンの
下部が逆に細くなり、その結果、レジストパターンが倒
れやすくなったり、被加工膜パターンが細くなるなど、
同様の問題点があった。
ジストパターン１０７ｃの下部が裾を引いたような形状
となる。このようなレジストパターンをマスクに被加工
膜をエッチングすると、被加工膜パターンが所望の寸法
よりも太くなったり、肩が落ちたような段ずれ形状とな
り、寸法精度の制御が困難になるという問題点があっ
た。なお、上述した化学増幅型レジストはポジ型（露光
部が現像液に溶解する）を想定したが、ネガ型（未露光
部が現像液に溶解する）の場合には、レジストパタンの
下部が逆に細くなり、その結果、レジストパターンが倒
れやすくなったり、被加工膜パターンが細くなるなど、
同様の問題点があった。
【０００７】本願発明は、上記のような問題を解消する
ためになされたもので、第１の目的は、塩基性物質を含
む下地膜上でも、精度の良いレジストパターンを形成で
きるレジストパターン形成方法を提供するものである。
ためになされたもので、第１の目的は、塩基性物質を含
む下地膜上でも、精度の良いレジストパターンを形成で
きるレジストパターン形成方法を提供するものである。
【０００８】また、第２の目的は、上記レジストパター
ン形成方法を用いた半導体装置の製造方法を提供するも
のである。
ン形成方法を用いた半導体装置の製造方法を提供するも
のである。
【０００９】
【課題を解決するための手段】塩基性物質を含む下地膜
表面をカーボンを含むガスを用いたプラズマ中に晒す表
面処理工程と表面処理された下地膜上に化学増幅型レジ
ストを形成する工程と化学増幅型レジストに露光および
現像処理を行って化学増幅型レジストをパターニングす
る工程とを備えるようにしたものである。
表面をカーボンを含むガスを用いたプラズマ中に晒す表
面処理工程と表面処理された下地膜上に化学増幅型レジ
ストを形成する工程と化学増幅型レジストに露光および
現像処理を行って化学増幅型レジストをパターニングす
る工程とを備えるようにしたものである。
【００１０】また、カーボンを含むガスは、フロロカー
ボン、ハイドロフロロカーボン、ハイドロカーボン、ヘ
キサメチルジシラザン、ＣＯ、ＣＯ２、Ｒ−ＯＨ（アル
コール類）の内の少なくとも一つ以上を含むガスとした
ものである。
ボン、ハイドロフロロカーボン、ハイドロカーボン、ヘ
キサメチルジシラザン、ＣＯ、ＣＯ２、Ｒ−ＯＨ（アル
コール類）の内の少なくとも一つ以上を含むガスとした
ものである。
【００１１】また、下地膜は、ＳｉＯＮ、ＳｉＮ、Ｔｉ
Ｎ、ＷＮ、ＴａＮ、ＢＮ、ＣＮ、ＡｌＮ、ＧａＮ、Ｇｅ
Ｎの内の少なくとも一つ以上を含むようにしたものであ
る。
Ｎ、ＷＮ、ＴａＮ、ＢＮ、ＣＮ、ＡｌＮ、ＧａＮ、Ｇｅ
Ｎの内の少なくとも一つ以上を含むようにしたものであ
る。
【００１２】また、下地膜は、反射防止膜としたもので
ある。
ある。
【００１３】また、塩基性物質を含む下地膜表面をオゾ
ンガスに晒す表面処理工程と表面処理された下地膜上に
化学増幅型レジスト膜を形成する工程と化学増幅型レジ
ストに露光および現像処理を行って化学増幅型レジスト
をパターニングする工程とを備えるようにしたものであ
る。
ンガスに晒す表面処理工程と表面処理された下地膜上に
化学増幅型レジスト膜を形成する工程と化学増幅型レジ
ストに露光および現像処理を行って化学増幅型レジスト
をパターニングする工程とを備えるようにしたものであ
る。
【００１４】また、塩基性物質を含む下地膜表面を酸素
を含む高温ガスに晒す表面処理工程と表面処理された下
地膜上に化学増幅型レジスト膜を形成する工程と化学増
幅型レジストに露光および現像処理を行って化学増幅型
レジストをパターニングする工程とを備えるようにした
ものである。
を含む高温ガスに晒す表面処理工程と表面処理された下
地膜上に化学増幅型レジスト膜を形成する工程と化学増
幅型レジストに露光および現像処理を行って化学増幅型
レジストをパターニングする工程とを備えるようにした
ものである。
【００１５】また、酸素を含む高温ガスは、Ｎ２Ｏまた
はＯ２としたものである。
はＯ２としたものである。
【００１６】また、基板上に塩基性物質を含む下地膜を
形成する工程と下地膜上に化学増幅型レジスト膜を形成
する工程と化学増幅型レジストに露光および現像処理を
行って化学増幅型レジストをパターニングする工程とを
備え、電圧印加手段により基板に電位を与え下地膜を分
極させた状態で露光を行うようにしたものである。
形成する工程と下地膜上に化学増幅型レジスト膜を形成
する工程と化学増幅型レジストに露光および現像処理を
行って化学増幅型レジストをパターニングする工程とを
備え、電圧印加手段により基板に電位を与え下地膜を分
極させた状態で露光を行うようにしたものである。
【００１７】また、電圧印加手段は、高周波電圧とした
ものである。
ものである。
【００１８】また、電圧印加手段は、基板が載置された
ステージを介して該基盤に電位を与えるようにしたもの
である。
ステージを介して該基盤に電位を与えるようにしたもの
である。
【００１９】また、上記方法を用いて、下地膜をエッチ
ングするものである。
ングするものである。
【００２０】
【発明の実施の形態】実施の形態１．図１ないし図３
は、本願発明の実施の形態１に係る半導体装置の製造工
程を示す概略断面図である。なお、以下の説明におい
て、同一又は相当部分には同一の符号を付してその説明
を省略する。
は、本願発明の実施の形態１に係る半導体装置の製造工
程を示す概略断面図である。なお、以下の説明におい
て、同一又は相当部分には同一の符号を付してその説明
を省略する。
【００２１】図１（ａ）を参照して、半導体基板１上
に、減圧ＣＶＤ法により、ＳｉＨ４（シラン）とＨ
２（水素）の混合ガスまたはＳｉＨ４とＮ２（窒素）の
混合ガスを用いて、６００℃〜７００℃の形成温度条件
下で、ポリシリコンからなる被加工膜３を形成する。こ
のとき、不純物源としてＰＨ３、ＡｓＨ３を用い、熱処
理により不純物を拡散するようにしてもよい。次に、こ
の被加工膜３の上に、プラズマＣＶＤ法により、ＳｉＨ
４、ＮＨ３（アンモニア）およびＮ２Ｏ（一酸化二窒
素）の混合ガスを用いて、３００℃〜４５０℃の形成温
度条件下で、塩基性を示す物質、例えば、Ｎを含むＳｉ
ＯＮ（酸窒化シリコン）からなる反射防止膜５を形成す
る。
に、減圧ＣＶＤ法により、ＳｉＨ４（シラン）とＨ
２（水素）の混合ガスまたはＳｉＨ４とＮ２（窒素）の
混合ガスを用いて、６００℃〜７００℃の形成温度条件
下で、ポリシリコンからなる被加工膜３を形成する。こ
のとき、不純物源としてＰＨ３、ＡｓＨ３を用い、熱処
理により不純物を拡散するようにしてもよい。次に、こ
の被加工膜３の上に、プラズマＣＶＤ法により、ＳｉＨ
４、ＮＨ３（アンモニア）およびＮ２Ｏ（一酸化二窒
素）の混合ガスを用いて、３００℃〜４５０℃の形成温
度条件下で、塩基性を示す物質、例えば、Ｎを含むＳｉ
ＯＮ（酸窒化シリコン）からなる反射防止膜５を形成す
る。
【００２２】塩基性を示す反射防止膜５としては、上記
のＳｉＯＮの他に、ＳｉＮ（窒化シリコン）、ＴｉＮ
（窒化チタン）などを用いてもよい。ＳｉＮは、プラズ
マＣＶＤ法により、ＳｉＨ４、ＮＨ３およびＨ２の混合
ガスを用いて、３００℃〜４５０℃の形成温度条件下で
形成される。
のＳｉＯＮの他に、ＳｉＮ（窒化シリコン）、ＴｉＮ
（窒化チタン）などを用いてもよい。ＳｉＮは、プラズ
マＣＶＤ法により、ＳｉＨ４、ＮＨ３およびＨ２の混合
ガスを用いて、３００℃〜４５０℃の形成温度条件下で
形成される。
【００２３】次に、図１（ｂ）を参照して、Ｃ（カーボ
ン）を含むガスをプラズマ化し、このプラズマ２に半導
体基板１を晒すことにより反射防止膜５の表面を改質す
る。プラズマ２は、ＩＣＰ型プラズマ反応装置や２周波
平行平板型プラズマ反応装置を用いて、１．３３Ｐａ〜
１３３Ｐａの圧力下でＣを含むガスを放電させて形成す
る。プラズマ２に晒す時間は５秒〜３０秒間程度であ
る。この表面処理により、反射防止膜５の表面には、厚
さ１〜２０ｎｍのＣＦ系ポリマー（ＣｘＦｙ）からなる
改質層４が形成される。
ン）を含むガスをプラズマ化し、このプラズマ２に半導
体基板１を晒すことにより反射防止膜５の表面を改質す
る。プラズマ２は、ＩＣＰ型プラズマ反応装置や２周波
平行平板型プラズマ反応装置を用いて、１．３３Ｐａ〜
１３３Ｐａの圧力下でＣを含むガスを放電させて形成す
る。プラズマ２に晒す時間は５秒〜３０秒間程度であ
る。この表面処理により、反射防止膜５の表面には、厚
さ１〜２０ｎｍのＣＦ系ポリマー（ＣｘＦｙ）からなる
改質層４が形成される。
【００２４】Ｃを含むガスとしては、例えば、フロロカ
ーボン系ガス、ハイドロフロロカーボン系ガス、ハイド
ロカーボン系ガス、ＨＭＤＳ（ヘキサメチルジシラザ
ン：（（ＣＨ３）３Ｓｉ）２ＮＨ）、ＣＯ（炭酸ガ
ス）、ＣＯ２（二酸化炭素）、Ｒ−ＯＨ（アルコール
類）[Ｒ：アルキル基]を少なくとも一つ以上含むガスを
用いる。
ーボン系ガス、ハイドロフロロカーボン系ガス、ハイド
ロカーボン系ガス、ＨＭＤＳ（ヘキサメチルジシラザ
ン：（（ＣＨ３）３Ｓｉ）２ＮＨ）、ＣＯ（炭酸ガ
ス）、ＣＯ２（二酸化炭素）、Ｒ−ＯＨ（アルコール
類）[Ｒ：アルキル基]を少なくとも一つ以上含むガスを
用いる。
【００２５】ここで、フロロカーボン系ガスとは、ＣＦ
４（テトラフロロメタン）、Ｃ４Ｆ ８（オクタフロロシ
クロブタン）、Ｃ５Ｆ８（オクタフロロシクロペンテ
ン）、Ｃ４Ｆ６（ヘキサフロロ−１、３−ブタジエ
ン）、Ｃ２Ｆ６（ヘキサフロロエタン）、Ｃ３Ｆ８（オ
クタフロロプロパン）などである。また、ハイドロフロ
ロカーボン系ガスとは、ＣＨＦ３（トリフロロメタ
ン）、ＣＨ２Ｆ２（ジフロロメタン）、ＣＨ３Ｆ（モノ
フロロメタン）などである。また、ハイドロカーボン系
ガスとは、ＣＨ４（メタン）、Ｃ２Ｈ２（アセチレ
ン）、Ｃ２Ｈ４（エチレン）などである。
４（テトラフロロメタン）、Ｃ４Ｆ ８（オクタフロロシ
クロブタン）、Ｃ５Ｆ８（オクタフロロシクロペンテ
ン）、Ｃ４Ｆ６（ヘキサフロロ−１、３−ブタジエ
ン）、Ｃ２Ｆ６（ヘキサフロロエタン）、Ｃ３Ｆ８（オ
クタフロロプロパン）などである。また、ハイドロフロ
ロカーボン系ガスとは、ＣＨＦ３（トリフロロメタ
ン）、ＣＨ２Ｆ２（ジフロロメタン）、ＣＨ３Ｆ（モノ
フロロメタン）などである。また、ハイドロカーボン系
ガスとは、ＣＨ４（メタン）、Ｃ２Ｈ２（アセチレ
ン）、Ｃ２Ｈ４（エチレン）などである。
【００２６】次に、図１（ｃ）を参照して、表面に改質
層４が形成された反射防止膜５上に膜厚５００ｎｍの化
学増幅型レジスト膜７を形成する。化学増幅型レジスト
膜７として、市販のポジ型レジスト（ＴＤＵＲ−Ｐ０１
５：東京応化工業製）を用いた。次に、図２（ａ）を参
照して、所望のパターンを配したフォトマスク９を介し
て半導体基板１上に、ＫｒＦ（波長２４８ｎｍ）やＡｒ
Ｆ（波長１９３ｎｍ）などのエキシマレーザー光１１を
照射し、化学増幅型レジスト７を露光する。
層４が形成された反射防止膜５上に膜厚５００ｎｍの化
学増幅型レジスト膜７を形成する。化学増幅型レジスト
膜７として、市販のポジ型レジスト（ＴＤＵＲ−Ｐ０１
５：東京応化工業製）を用いた。次に、図２（ａ）を参
照して、所望のパターンを配したフォトマスク９を介し
て半導体基板１上に、ＫｒＦ（波長２４８ｎｍ）やＡｒ
Ｆ（波長１９３ｎｍ）などのエキシマレーザー光１１を
照射し、化学増幅型レジスト７を露光する。
【００２７】このとき、レジストの露光部分７ａでは化
学変化を促進させる触媒としてプロトン酸（Ｈ＋）が生
じるが、下地膜である反射防止膜５の表面に形成された
改質層４が反射防止膜５からの電子の供給をブロックす
るブロック層となってレジストと反射防止膜との界面に
おける中和反応（酸失活現象）を抑制する。
学変化を促進させる触媒としてプロトン酸（Ｈ＋）が生
じるが、下地膜である反射防止膜５の表面に形成された
改質層４が反射防止膜５からの電子の供給をブロックす
るブロック層となってレジストと反射防止膜との界面に
おける中和反応（酸失活現象）を抑制する。
【００２８】その結果、図２（ｂ）を参照して、その後
の現像処理において、露光部分７ａの現像液への溶解性
が向上し、未露光部分７ｂが残存して形成されるレジス
トパターン７ｃは裾引きのない良好な形状となる。ま
た、上記のような表面処理により反射防止膜表面が疎水
性となり、レジストと反射防止膜との密着性も向上す
る。
の現像処理において、露光部分７ａの現像液への溶解性
が向上し、未露光部分７ｂが残存して形成されるレジス
トパターン７ｃは裾引きのない良好な形状となる。ま
た、上記のような表面処理により反射防止膜表面が疎水
性となり、レジストと反射防止膜との密着性も向上す
る。
【００２９】次に、図２（ｃ）を参照して、レジストパ
ターン７ｃをマスクに、２周波平行平板型エッチング装
置により、１０ｍＴｏｒｒ〜８００ｍＴｏｒｒの圧力に
制御されたＣＦ４、Ｏ２、およびＡｒの混合ガスのプラ
ズマを用いて、改質層４および反射防止膜５をエッチン
グし反射防止膜パターン５ａを形成する。なお、上記混
合ガスにさらにＣＨＦ３ガスを添加した混合ガスを用い
てもよい。
ターン７ｃをマスクに、２周波平行平板型エッチング装
置により、１０ｍＴｏｒｒ〜８００ｍＴｏｒｒの圧力に
制御されたＣＦ４、Ｏ２、およびＡｒの混合ガスのプラ
ズマを用いて、改質層４および反射防止膜５をエッチン
グし反射防止膜パターン５ａを形成する。なお、上記混
合ガスにさらにＣＨＦ３ガスを添加した混合ガスを用い
てもよい。
【００３０】次に、図３を参照して、レジストパターン
７ｃおよび反射防止膜パターン５ａをマスクに、ＩＣＰ
型またはＥＣＲ型エッチング装置により、０．２〜１０
Ｐａの圧力に制御されたＣｌ２とＯ２の混合ガスまたは
ＨＢｒとＯ２の混合ガスのプラズマを用いて被加工膜３
をエッチングし、被加工膜パターン３ａを形成する。そ
の後、不要となったレジストパターン７ｃを除去し、所
定の工程を経て所望の半導体装置が完成する。
７ｃおよび反射防止膜パターン５ａをマスクに、ＩＣＰ
型またはＥＣＲ型エッチング装置により、０．２〜１０
Ｐａの圧力に制御されたＣｌ２とＯ２の混合ガスまたは
ＨＢｒとＯ２の混合ガスのプラズマを用いて被加工膜３
をエッチングし、被加工膜パターン３ａを形成する。そ
の後、不要となったレジストパターン７ｃを除去し、所
定の工程を経て所望の半導体装置が完成する。
【００３１】以上のように、実施の形態１に係る発明に
よれば、化学増幅型レジストが形成されるべき下地とな
る塩基性物質を含む反射防止膜表面を、Ｃを含むガスを
用いたプラズマに晒すことにより、化学増幅型レジスト
パターン形成における露光の際に反射防止膜と化学増幅
型レジストとの界面における中和反応が抑制されるので
良好な形状を有したレジストパターンが得られる。
よれば、化学増幅型レジストが形成されるべき下地とな
る塩基性物質を含む反射防止膜表面を、Ｃを含むガスを
用いたプラズマに晒すことにより、化学増幅型レジスト
パターン形成における露光の際に反射防止膜と化学増幅
型レジストとの界面における中和反応が抑制されるので
良好な形状を有したレジストパターンが得られる。
【００３２】また、上記プラズマ処理により化学増幅型
レジストと反射防止膜との密着性が向上するのでレジス
ト剥れを防止すことができる。その結果、化学増幅型レ
ジストパターンをマスクにした被加工膜のエッチング制
御性が向上し、寸法精度制御性の高い良好な被加工膜膜
パターンを有した半導体装置を製造することができる。
レジストと反射防止膜との密着性が向上するのでレジス
ト剥れを防止すことができる。その結果、化学増幅型レ
ジストパターンをマスクにした被加工膜のエッチング制
御性が向上し、寸法精度制御性の高い良好な被加工膜膜
パターンを有した半導体装置を製造することができる。
【００３３】実施の形態２．実施の形態１では、塩基性
物質を含む下地膜にＣを含むプラズマ処理を施してその
表面を改質したが、本実施の形態はプラズマよりもダメ
ージが少ない表面処理方法に関するものである。図４な
いし図６は、本願発明の実施の形態２に係る半導体装置
の製造工程を示す概略断面図である。以下、これらの図
を用いて詳細に説明する。
物質を含む下地膜にＣを含むプラズマ処理を施してその
表面を改質したが、本実施の形態はプラズマよりもダメ
ージが少ない表面処理方法に関するものである。図４な
いし図６は、本願発明の実施の形態２に係る半導体装置
の製造工程を示す概略断面図である。以下、これらの図
を用いて詳細に説明する。
【００３４】図４（ａ）を参照して、実施の形態１と同
様に、半導体基板１上にポリシリコンからなる被加工膜
３および下地膜として、塩基性物質を含むＳｉＯＮなど
の反射防止膜５を順次形成する。次に、図４（ｂ）を参
照して、半導体基板１上の反射防止膜５の表面をＯ
３（オゾン）ガス６に晒し、反射防止膜５の表面を改質
する。
様に、半導体基板１上にポリシリコンからなる被加工膜
３および下地膜として、塩基性物質を含むＳｉＯＮなど
の反射防止膜５を順次形成する。次に、図４（ｂ）を参
照して、半導体基板１上の反射防止膜５の表面をＯ
３（オゾン）ガス６に晒し、反射防止膜５の表面を改質
する。
【００３５】Ｏ３ガス６は、所定の処理装置を用いて、
２０℃〜２００℃の温度に設定したステージ上に半導体
基板１を載置し、装置内の圧力を１００ｍＴｏｒｒ〜１
０Ｔｏｒｒに保った状態で、オゾネーターで発生したオ
ゾンガスを排気の力で半導体基板１の表面まで導入され
る。このような表面処理により反射防止膜５の表面に
は、厚さ１ｎｍ〜１０ｎｍの酸化膜（ＳｉＯｘ（０＜ｘ
＜２））からなる改質層８が形成される。
２０℃〜２００℃の温度に設定したステージ上に半導体
基板１を載置し、装置内の圧力を１００ｍＴｏｒｒ〜１
０Ｔｏｒｒに保った状態で、オゾネーターで発生したオ
ゾンガスを排気の力で半導体基板１の表面まで導入され
る。このような表面処理により反射防止膜５の表面に
は、厚さ１ｎｍ〜１０ｎｍの酸化膜（ＳｉＯｘ（０＜ｘ
＜２））からなる改質層８が形成される。
【００３６】次に、図４（ｃ）を参照して、表面に改質
層８が形成された反射防止膜５上に膜厚５００ｎｍのポ
ジ型の化学増幅型レジスト膜７を形成する。次に、図５
（ａ）を参照して、所望のパターンを配したフォトマス
ク９を介して半導体基板１上に、ＫｒＦ（２４８ｎｍ）
やＡｒＦ（１９３ｎｍ）などのエキシマレーザー光１１
を照射し、化学増幅型レジスト７を露光する。
層８が形成された反射防止膜５上に膜厚５００ｎｍのポ
ジ型の化学増幅型レジスト膜７を形成する。次に、図５
（ａ）を参照して、所望のパターンを配したフォトマス
ク９を介して半導体基板１上に、ＫｒＦ（２４８ｎｍ）
やＡｒＦ（１９３ｎｍ）などのエキシマレーザー光１１
を照射し、化学増幅型レジスト７を露光する。
【００３７】このとき、レジストの露光部７ａでは化学
変化を促進させる触媒としてプロトン酸（Ｈ＋）が生じ
るが、下地膜である反射防止膜５の表面に形成された改
質層８が反射防止膜５からの電子の供給をブロックする
ブロック層となってレジストと反射防止膜との界面にお
ける中和反応（酸失活現象）が抑制される。
変化を促進させる触媒としてプロトン酸（Ｈ＋）が生じ
るが、下地膜である反射防止膜５の表面に形成された改
質層８が反射防止膜５からの電子の供給をブロックする
ブロック層となってレジストと反射防止膜との界面にお
ける中和反応（酸失活現象）が抑制される。
【００３８】その結果、図５（ｂ）を参照して、その後
の現像処理において、露光部７ａの現像液への溶解性が
向上し、未露光部７ｂが残存して形成されるレジストパ
ターン７ｃは裾引きのない良好な形状となる。また、ガ
ス雰囲気に半導体基板を晒すだけなので、プラズマ処理
を施した時のようにプラズマによるチャージアップダメ
ージが少なく、ゲート絶縁膜などの破壊を防止すること
ができる。
の現像処理において、露光部７ａの現像液への溶解性が
向上し、未露光部７ｂが残存して形成されるレジストパ
ターン７ｃは裾引きのない良好な形状となる。また、ガ
ス雰囲気に半導体基板を晒すだけなので、プラズマ処理
を施した時のようにプラズマによるチャージアップダメ
ージが少なく、ゲート絶縁膜などの破壊を防止すること
ができる。
【００３９】以下、実施の形態１の場合と同様に、図５
（ｃ）を参照して、レジストパターン７ｃをマスクに、
改質層８および反射防止膜５をエッチングし、反射防止
膜パターン５ａを形成する。その後、図６を参照して、
レジストパターン７ｃおよび反射防止膜パターン５ａを
マスクに、被加工膜３をエッチングし、被加工膜パター
ン３ａを形成する。最後に、不要となったレジストパタ
ーン７ｃを除去し、所定の工程を経て半導体装置が完成
する。
（ｃ）を参照して、レジストパターン７ｃをマスクに、
改質層８および反射防止膜５をエッチングし、反射防止
膜パターン５ａを形成する。その後、図６を参照して、
レジストパターン７ｃおよび反射防止膜パターン５ａを
マスクに、被加工膜３をエッチングし、被加工膜パター
ン３ａを形成する。最後に、不要となったレジストパタ
ーン７ｃを除去し、所定の工程を経て半導体装置が完成
する。
【００４０】以上のように、実施の形態２に係る発明に
よれば、化学増幅型レジストが形成されるべき下地とな
る塩基性物質を含む反射防止膜表面を、Ｏ３ガスに晒す
ことにより、化学増幅型レジストパターン形成時の露光
の際に反射防止膜と化学増幅型レジストとの界面におけ
る中和反応が抑制され良好な形状を有したレジストパタ
ーンが得られる。その結果、このレジストパターンをマ
スクにした被加工膜のエッチング制御性が向上し、寸法
精度制御性の高い良好な被加工膜膜パターン形状を有し
た半導体装置を製造することができる。
よれば、化学増幅型レジストが形成されるべき下地とな
る塩基性物質を含む反射防止膜表面を、Ｏ３ガスに晒す
ことにより、化学増幅型レジストパターン形成時の露光
の際に反射防止膜と化学増幅型レジストとの界面におけ
る中和反応が抑制され良好な形状を有したレジストパタ
ーンが得られる。その結果、このレジストパターンをマ
スクにした被加工膜のエッチング制御性が向上し、寸法
精度制御性の高い良好な被加工膜膜パターン形状を有し
た半導体装置を製造することができる。
【００４１】また、改質層はＯ３ガスに晒すだけで形成
されるので、プラズマ処理を施した時にようにプラズマ
によるチャージアップダメージを低減でき信頼性の高い
半導体装置を製造することができる。
されるので、プラズマ処理を施した時にようにプラズマ
によるチャージアップダメージを低減でき信頼性の高い
半導体装置を製造することができる。
【００４２】実施の形態３．実施の形態２では化学増幅
型レジストの下地である反射防止膜表面をオゾンガスに
よって改質したが、本実施の形態では、オゾンガスの代
わりに、酸素を含むＮ２ＯやＯ２などの高温ガスを用い
る。その他の工程は実施の形態２と同様である。このよ
うな高温ガスは、所定の処理装置を用いて、ステージ上
に半導体基板１を載置し、装置内の圧力を１００ｍＴｏ
ｒｒ〜１０Ｔｏｒｒに保った状態で、反応炉で６００℃
〜１０００℃の高温に加熱した上記ガスを排気の力で半
導体基板１の表面まで導入される。
型レジストの下地である反射防止膜表面をオゾンガスに
よって改質したが、本実施の形態では、オゾンガスの代
わりに、酸素を含むＮ２ＯやＯ２などの高温ガスを用い
る。その他の工程は実施の形態２と同様である。このよ
うな高温ガスは、所定の処理装置を用いて、ステージ上
に半導体基板１を載置し、装置内の圧力を１００ｍＴｏ
ｒｒ〜１０Ｔｏｒｒに保った状態で、反応炉で６００℃
〜１０００℃の高温に加熱した上記ガスを排気の力で半
導体基板１の表面まで導入される。
【００４３】以上のように、実施の形態３に係る発明に
よれば、化学増幅型レジストが形成されるべき下地とな
る塩基性物質を含む反射防止膜表面を、酸素を含むＮ２
ＯやＯ２ガスなどの高温ガスに晒すことにより、化学増
幅型レジストパターン形成時の露光の際に反射防止膜と
化学増幅型レジストとの界面における中和反応が抑制さ
れ良好な形状を有したレジストパターンが得られる。そ
の結果、このレジストパターンをマスクにした被加工膜
のエッチング制御性が向上し、寸法精度制御性の高い良
好な被加工膜膜パターン形状を有した半導体装置を製造
することができる。
よれば、化学増幅型レジストが形成されるべき下地とな
る塩基性物質を含む反射防止膜表面を、酸素を含むＮ２
ＯやＯ２ガスなどの高温ガスに晒すことにより、化学増
幅型レジストパターン形成時の露光の際に反射防止膜と
化学増幅型レジストとの界面における中和反応が抑制さ
れ良好な形状を有したレジストパターンが得られる。そ
の結果、このレジストパターンをマスクにした被加工膜
のエッチング制御性が向上し、寸法精度制御性の高い良
好な被加工膜膜パターン形状を有した半導体装置を製造
することができる。
【００４４】さらに、改質層はＮ２ＯやＯ２ガスに晒す
だけで形成されるので、プラズマ処理を施した時によう
にプラズマによるチャージアップダメージを低減でき信
頼性の高い半導体装置を製造することができる。
だけで形成されるので、プラズマ処理を施した時によう
にプラズマによるチャージアップダメージを低減でき信
頼性の高い半導体装置を製造することができる。
【００４５】実施の形態４．実施の形態１ないし３で
は、塩基性物質を含む下地膜表面に改質層を形成し、下
地膜からレジストへの電子の供給をブロックすることに
より中和反応を抑制したが、本実施の形態では、半導体
基板に電気的作用を与えることによって、下地膜との界
面付近に発生するレジスト中のプロトン酸（Ｈ＋）の中
和反応を抑制するものである。
は、塩基性物質を含む下地膜表面に改質層を形成し、下
地膜からレジストへの電子の供給をブロックすることに
より中和反応を抑制したが、本実施の形態では、半導体
基板に電気的作用を与えることによって、下地膜との界
面付近に発生するレジスト中のプロトン酸（Ｈ＋）の中
和反応を抑制するものである。
【００４６】図７および図８は、本願発明の実施の形態
３に係る半導体装置の製造工程を示す概略断面図であ
る。図７（ａ）を参照して、半導体基板１上にポリシリ
コンからなる被加工膜３および下地膜として、塩基性物
質を含むＳｉＯＮなどの反射防止膜５を順次形成する。
次に、図７（ｂ）を参照して、反射防止膜５上に化学増
幅型レジスト膜７を形成する。
３に係る半導体装置の製造工程を示す概略断面図であ
る。図７（ａ）を参照して、半導体基板１上にポリシリ
コンからなる被加工膜３および下地膜として、塩基性物
質を含むＳｉＯＮなどの反射防止膜５を順次形成する。
次に、図７（ｂ）を参照して、反射防止膜５上に化学増
幅型レジスト膜７を形成する。
【００４７】次に、図７（ｃ）を参照して、所望のパタ
ーンを配したフォトマスク９を介して半導体基板１上
に、ＫｒＦ（２４８ｎｍ）やＡｒＦ（１９３ｎｍ）など
のエキシマレーザー光１１を照射して化学増幅型レジス
ト７を露光する。このとき、半導体基板１には電圧印加
手段１０によって所定の正電位が与えられている。電位
は、半導体基板１に直接与えてもよいし、半導体基板１
が載置される半導体製造装置等のステージに電圧を印加
することで間接的に与えてもよい。
ーンを配したフォトマスク９を介して半導体基板１上
に、ＫｒＦ（２４８ｎｍ）やＡｒＦ（１９３ｎｍ）など
のエキシマレーザー光１１を照射して化学増幅型レジス
ト７を露光する。このとき、半導体基板１には電圧印加
手段１０によって所定の正電位が与えられている。電位
は、半導体基板１に直接与えてもよいし、半導体基板１
が載置される半導体製造装置等のステージに電圧を印加
することで間接的に与えてもよい。
【００４８】図９は半導体基板に正電位を与えた場合に
おける反射防止膜５中の電荷の様子を模式的に示す半導
体装置の部分断面図である。図９を参照して、半導体基
板１に正電位が与えられると、反射防止膜５中の電荷が
分極し、表面には正の電荷、その対向面には負の電荷
（電子）が集まる。この状態で、化学増幅型レジスト７
が露光されると露光部７ａには化学反応を促進させる触
媒としてプロトン酸（Ｈ＋）が発生する。一方、塩基性
の反射防止膜５はその中の電子が上述のように分極し
て、いわばトラップされた状態となり、電子を供与する
塩基性の性質が弱まる。
おける反射防止膜５中の電荷の様子を模式的に示す半導
体装置の部分断面図である。図９を参照して、半導体基
板１に正電位が与えられると、反射防止膜５中の電荷が
分極し、表面には正の電荷、その対向面には負の電荷
（電子）が集まる。この状態で、化学増幅型レジスト７
が露光されると露光部７ａには化学反応を促進させる触
媒としてプロトン酸（Ｈ＋）が発生する。一方、塩基性
の反射防止膜５はその中の電子が上述のように分極し
て、いわばトラップされた状態となり、電子を供与する
塩基性の性質が弱まる。
【００４９】その結果、反射防止膜５からの電子の供給
が減少し、レジスト中のプロトン酸（Ｈ＋）と電子との
中和反応が抑制され、図８（ａ）に示すように、その後
の現像処理において、露光部７ａの現像液への溶解性が
向上し、未露光部７ｂが残存して形成されるレジストパ
ターン７ｃは裾引きのない良好な形状となる。
が減少し、レジスト中のプロトン酸（Ｈ＋）と電子との
中和反応が抑制され、図８（ａ）に示すように、その後
の現像処理において、露光部７ａの現像液への溶解性が
向上し、未露光部７ｂが残存して形成されるレジストパ
ターン７ｃは裾引きのない良好な形状となる。
【００５０】以下、実施の形態１と同様に、図８（ｂ）
を参照して、レジストパターン７ｃをマスクに反射防止
膜５をエッチングし、反射防止膜パターン５ａを形成す
る。次に、図８（ｃ）を参照して、レジストパターン７
ｃおよび反射防止膜パターン５ａをマスクに被加工膜３
をエッチングし、被加工膜パターン３ａを形成する。そ
の後、不要となったレジストパターン７ｃを除去し、所
定の工程を経て半導体装置が完成する。
を参照して、レジストパターン７ｃをマスクに反射防止
膜５をエッチングし、反射防止膜パターン５ａを形成す
る。次に、図８（ｃ）を参照して、レジストパターン７
ｃおよび反射防止膜パターン５ａをマスクに被加工膜３
をエッチングし、被加工膜パターン３ａを形成する。そ
の後、不要となったレジストパターン７ｃを除去し、所
定の工程を経て半導体装置が完成する。
【００５１】なお、電圧印加手段１０によって与えられ
る正電位は、あまり強すぎると反射防止膜表面に分極し
て集まった正電荷によりレジスト中のプロトン酸
（Ｈ＋）が反発されレジスト底部における触媒反応が低
下するので却って形状が悪化する恐れがある。したがっ
て、与えられる正電位は、電子をトラップできる程度に
大きく、プロトン酸（Ｈ＋）を反発しない程度に小さな
電位である必要があり、＋１００Ｖ〜１０００Ｖの電位
が望ましい。
る正電位は、あまり強すぎると反射防止膜表面に分極し
て集まった正電荷によりレジスト中のプロトン酸
（Ｈ＋）が反発されレジスト底部における触媒反応が低
下するので却って形状が悪化する恐れがある。したがっ
て、与えられる正電位は、電子をトラップできる程度に
大きく、プロトン酸（Ｈ＋）を反発しない程度に小さな
電位である必要があり、＋１００Ｖ〜１０００Ｖの電位
が望ましい。
【００５２】また、上述の例では印加電圧が正の直流電
圧であったが、高周波電圧を印加しプロトン酸（Ｈ＋）
がレジスト露光部７ａ中を上下に振動しながら反射防止
膜との界面付近に移動するようにしても同様の効果を奏
する。高周波としては、プロトン酸であるＨ＋イオンが
追随する、１００ｋＨｚ〜２０ＭＨｚであることが望ま
しい。
圧であったが、高周波電圧を印加しプロトン酸（Ｈ＋）
がレジスト露光部７ａ中を上下に振動しながら反射防止
膜との界面付近に移動するようにしても同様の効果を奏
する。高周波としては、プロトン酸であるＨ＋イオンが
追随する、１００ｋＨｚ〜２０ＭＨｚであることが望ま
しい。
【００５３】以上のように、実施の形態４に係る発明に
よれば、半導体基板に正電位を与えることによって反射
防止膜中の電子がトラップされ反射防止膜の電子を供給
する塩基性としての性質が弱まるので、化学増幅型レジ
スト中のプロトン酸（Ｈ＋）の失活が抑制され良好な形
状を有したレジストパターンが得られる。その結果、こ
のレジストパターンをマスクにした被加工膜のエッチン
グ制御性が向上し、寸法精度制御性の高い良好な被加工
膜膜パターン形状を有した半導体装置を得ることができ
る。
よれば、半導体基板に正電位を与えることによって反射
防止膜中の電子がトラップされ反射防止膜の電子を供給
する塩基性としての性質が弱まるので、化学増幅型レジ
スト中のプロトン酸（Ｈ＋）の失活が抑制され良好な形
状を有したレジストパターンが得られる。その結果、こ
のレジストパターンをマスクにした被加工膜のエッチン
グ制御性が向上し、寸法精度制御性の高い良好な被加工
膜膜パターン形状を有した半導体装置を得ることができ
る。
【００５４】なお、上述した各実施の形態では、塩基性
を示す下地膜が反射防止膜である場合を想定したが必ず
しもこれに限られるものではなく、塩基性物質を含み塩
基性を示す下地膜であればどのような下地膜上でも適用
することが可能である。例えば、バリアメタル膜として
のＴｉＮ、ＷＮ（窒化タングステン）、ＴａＮ（窒化タ
ンタル）、またそれ以外の用途の膜としてＢＮ（窒化ボ
ロン）、ＣＮ（窒化炭素）、ＡｌＮ（窒化アルミニウ
ム）、ＧａＮ（窒化ガリウム）、ＧｅＮ（窒化ゲルマニ
ウム）などのＮを含む材料上でも適用が可能である。ま
た、化学増幅型レジストはポジ型である場合を想定した
が、ネガ型であっても同様の効果を奏することは言うま
でもない。
を示す下地膜が反射防止膜である場合を想定したが必ず
しもこれに限られるものではなく、塩基性物質を含み塩
基性を示す下地膜であればどのような下地膜上でも適用
することが可能である。例えば、バリアメタル膜として
のＴｉＮ、ＷＮ（窒化タングステン）、ＴａＮ（窒化タ
ンタル）、またそれ以外の用途の膜としてＢＮ（窒化ボ
ロン）、ＣＮ（窒化炭素）、ＡｌＮ（窒化アルミニウ
ム）、ＧａＮ（窒化ガリウム）、ＧｅＮ（窒化ゲルマニ
ウム）などのＮを含む材料上でも適用が可能である。ま
た、化学増幅型レジストはポジ型である場合を想定した
が、ネガ型であっても同様の効果を奏することは言うま
でもない。
【００５５】
【発明の効果】この発明は、以上のように構成されてい
るので以下に示すような効果を奏する。請求項１に係る
発明によれば、塩基性物質を含む下地膜表面をカーボン
を含むガスプラズマで表面処理するので、その上に形成
される化学増幅型レジストを精度良くパターニングする
ことができる。
るので以下に示すような効果を奏する。請求項１に係る
発明によれば、塩基性物質を含む下地膜表面をカーボン
を含むガスプラズマで表面処理するので、その上に形成
される化学増幅型レジストを精度良くパターニングする
ことができる。
【００５６】また、請求項２に係る発明によれば、さら
に、下地膜と化学増幅型レジストとの密着性が向上し、
レジスト剥れを防止することができる。
に、下地膜と化学増幅型レジストとの密着性が向上し、
レジスト剥れを防止することができる。
【００５７】また、請求項３に係る発明によれば、Ｓｉ
ＯＮ、ＳｉＮ、ＴｉＮ、ＷＮ、ＴａＮ、ＢＮ、ＣＮ、Ａ
ｌＮ、ＧａＮ、ＧｅＮのような下地膜上でも、精度の高
いレジストパターンを形成することができる。
ＯＮ、ＳｉＮ、ＴｉＮ、ＷＮ、ＴａＮ、ＢＮ、ＣＮ、Ａ
ｌＮ、ＧａＮ、ＧｅＮのような下地膜上でも、精度の高
いレジストパターンを形成することができる。
【００５８】また、請求項４に係る発明によれば、さら
に、露光光の反射を防止できるのでより精度の高いレジ
ストパターンを形成することができる。
に、露光光の反射を防止できるのでより精度の高いレジ
ストパターンを形成することができる。
【００５９】また、請求項５に係る発明によれば、塩基
性物質を含む下地膜表面をオゾンガスに晒すので、その
上に形成される化学増幅型レジストを精度良くパターニ
ングすることができるとともに、下地膜へのダメージを
少なくすることができるので信頼性の高いパターニング
をすることができる。
性物質を含む下地膜表面をオゾンガスに晒すので、その
上に形成される化学増幅型レジストを精度良くパターニ
ングすることができるとともに、下地膜へのダメージを
少なくすることができるので信頼性の高いパターニング
をすることができる。
【００６０】また、請求項６に係る発明によれば、塩基
性物質を含む下地膜表面を酸素を含む高温ガスに晒すの
で、その上に形成される化学増幅型レジストを精度良く
パターニングすることができるとともに、下地膜へのダ
メージを少なくすることができるので信頼性の高いパタ
ーニングをすることができる。
性物質を含む下地膜表面を酸素を含む高温ガスに晒すの
で、その上に形成される化学増幅型レジストを精度良く
パターニングすることができるとともに、下地膜へのダ
メージを少なくすることができるので信頼性の高いパタ
ーニングをすることができる。
【００６１】また、請求項７に係る発明によれば、高温
ガスとしてＮ２ＯまたはＯ２のような簡易なガスを用い
て、化学増幅型レジストを精度よく形成できる。
ガスとしてＮ２ＯまたはＯ２のような簡易なガスを用い
て、化学増幅型レジストを精度よく形成できる。
【００６２】また、請求項８に係る発明によれば、基板
に正電位を与えて塩基性物質を含む下地膜を分極するの
で、その上に形成される化学増幅型レジストを精度良く
パターニングすることができる。
に正電位を与えて塩基性物質を含む下地膜を分極するの
で、その上に形成される化学増幅型レジストを精度良く
パターニングすることができる。
【００６３】また、請求項９に係る発明によれば、さら
に、印加電圧の制御性が向上するので、安定した化学増
幅型レジストのパターニングをすることができる。
に、印加電圧の制御性が向上するので、安定した化学増
幅型レジストのパターニングをすることができる。
【００６４】また、請求項１０に係る発明によれば、既
存の半導体製造装置を用いて、精度の良い化学増幅型レ
ジストのパターニングをすることができる。
存の半導体製造装置を用いて、精度の良い化学増幅型レ
ジストのパターニングをすることができる。
【００６５】また、請求項１１に係る発明によれば、精
度のよいレジストパターンをマスクに被加工膜をエッチ
ングすることができるので、被加工膜のエッチング制御
性が向上し、寸法精度制御性の高い良好な被加工膜膜パ
ターン形状を有した半導体装置を得ることができる。
度のよいレジストパターンをマスクに被加工膜をエッチ
ングすることができるので、被加工膜のエッチング制御
性が向上し、寸法精度制御性の高い良好な被加工膜膜パ
ターン形状を有した半導体装置を得ることができる。
【図１】 本願発明の実施の形態１に係る半導体装置の
製造工程を示す概略断面図である。
製造工程を示す概略断面図である。
【図２】 本願発明の実施の形態１に係る半導体装置の
製造工程を示す概略断面図である。
製造工程を示す概略断面図である。
【図３】 本願発明の実施の形態１に係る半導体装置の
製造工程を示す概略断面図である。
製造工程を示す概略断面図である。
【図４】 本願発明の実施の形態２に係る半導体装置の
製造工程を示す概略断面図である。
製造工程を示す概略断面図である。
【図５】 本願発明の実施の形態２に係る半導体装置の
製造工程を示す概略断面図である。
製造工程を示す概略断面図である。
【図６】 本願発明の実施の形態２に係る半導体装置の
製造工程を示す概略断面図である。
製造工程を示す概略断面図である。
【図７】 本願発明の実施の形態３に係る半導体装置の
製造工程を示す概略断面図である。
製造工程を示す概略断面図である。
【図８】 本願発明の実施の形態３に係る半導体装置の
製造工程を示す概略断面図である。
製造工程を示す概略断面図である。
【図９】 本願発明の実施の形態３に係る半導体装置の
製造工程の一部を示す概略部分断面図である。
製造工程の一部を示す概略部分断面図である。
【図１０】 従来の半導体装置の製造工程を示す概略断
面図である。
面図である。
【図１１】 従来の半導体装置の製造工程を示す概略断
面図である。
面図である。
【図１２】 従来の問題点を説明するための半導体装置
の概略断面図である。
の概略断面図である。
１．半導体基板
２．プラズマ
３．被加工膜
４．表面改質層
５．反射防止膜
６．オゾンガス
７．化学増幅型レジスト
８．表面改質層
１０．電圧印加手段
１１．エキシマレーザー光
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 21/302 Ｈ
Ｆターム(参考） 2H025 AA03 AA04 AB16 AC04 AD01
AD03 BE00 BE10 DA34 FA17
2H096 AA25 BA01 BA09 CA06 CA20
DA03 EA03 EA04 GA08 LA30
5F004 DA01 DA02 DA03 DA15 DA16
DB07 DB08 DB12
5F046 CC01 HA05 HA07
Claims (11)
- 【請求項１】 塩基性物質を含む下地膜表面をカーボン
を含むガスを用いたプラズマ中に晒す表面処理工程と、 表面処理された前記下地膜上に化学増幅型レジストを形
成する工程と、 前記化学増幅型レジストに露光および現像処理を行って
前記化学増幅型レジストをパターニングする工程とを備
えたレジストパターン形成方法。 - 【請求項２】 カーボンを含むガスは、フロロカーボ
ン、ハイドロフロロカーボン、ハイドロカーボン、ヘキ
サメチルジシラザン、ＣＯ、ＣＯ２、Ｒ−ＯＨ（アルコ
ール類）の内の少なくとも一つ以上を含むガスであるこ
とを特徴とする請求項１記載のレジストパターン形成方
法。 - 【請求項３】 下地膜は、ＳｉＯＮ、ＳｉＮ、ＴｉＮ、
ＷＮ、ＴａＮ、ＢＮ、ＣＮ、ＡｌＮ、ＧａＮ、ＧｅＮの
内の少なくとも一つ以上を含むことを特徴とする請求項
１記載のレジストパターン形成方法。 - 【請求項４】 下地膜は、反射防止膜であることを特徴
とする請求項１記載のレジストパターン形成方法。 - 【請求項５】 塩基性物質を含む下地膜表面をオゾンガ
スに晒す表面処理工程と、 表面処理された前記下地膜上に化学増幅型レジスト膜を
形成する工程と、 前記化学増幅型レジストに露光および現像処理を行って
前記化学増幅型レジストをパターニングする工程とを備
えたレジストパターン形成方法。 - 【請求項６】 塩基性物質を含む下地膜表面を酸素を含
む高温ガスに晒す表面処理工程と、 表面処理された前記下地膜上に化学増幅型レジスト膜を
形成する工程と、 前記化学増幅型レジストに露光および現像処理を行って
前記化学増幅型レジストをパターニングする工程とを備
えたレジストパターン形成方法。 - 【請求項７】 酸素を含む高温ガスは、Ｎ２ＯまたはＯ
２であることを特徴とする請求項６記載のレジストパタ
ーン形成方法。 - 【請求項８】 基板上に塩基性物質を含む下地膜を形成
する工程と、 前記下地膜上に化学増幅型レジスト膜を形成する工程
と、 前記化学増幅型レジストに露光および現像処理を行って
前記化学増幅型レジストをパターニングする工程とを備
えたレジストパターン形成方法であって、 電圧印加手段により前記基板に電位を与え前記下地膜を
分極させた状態で前記露光を行うことを特徴とするレジ
ストパターン形成方法。 - 【請求項９】 電圧印加手段は、高周波電圧であること
を特徴とする請求項８記載のレジストパターン形成方
法。 - 【請求項１０】 電圧印加手段は、基板が載置されたス
テージを介して該基盤に電位を与えることを特徴とする
請求項８記載のレジストパターン形成方法。 - 【請求項１１】 請求項１ないし１０記載のレジストパ
ターン形成方法を用いて形成されたレジストパターンを
用いて、下地膜をエッチングする工程を備えた半導体装
置の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002007228A JP2003209046A (ja) | 2002-01-16 | 2002-01-16 | レジストパターン形成方法および半導体装置の製造方法 |
| TW091111661A TW550664B (en) | 2002-01-16 | 2002-05-31 | Method for forming a resist pattern and method for manufacturing a semiconductor device |
| KR1020020034555A KR20030062200A (ko) | 2002-01-16 | 2002-06-20 | 레지스트 패턴 형성방법 |
| US10/191,491 US6818383B2 (en) | 2002-01-16 | 2002-07-10 | Method for forming a resist pattern and method for manufacturing a semiconductor device |
| DE10243159A DE10243159A1 (de) | 2002-01-16 | 2002-09-17 | Verfahren zum Bilden eines Photolack-Musters und Verfahren zum Herstellen einer Halbleitervorrichtung |
| CN02143228A CN1433051A (zh) | 2002-01-16 | 2002-09-17 | 保护膜图案形成方法以及半导体器件制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002007228A JP2003209046A (ja) | 2002-01-16 | 2002-01-16 | レジストパターン形成方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003209046A true JP2003209046A (ja) | 2003-07-25 |
Family
ID=19191312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002007228A Pending JP2003209046A (ja) | 2002-01-16 | 2002-01-16 | レジストパターン形成方法および半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6818383B2 (ja) |
| JP (1) | JP2003209046A (ja) |
| KR (1) | KR20030062200A (ja) |
| CN (1) | CN1433051A (ja) |
| DE (1) | DE10243159A1 (ja) |
| TW (1) | TW550664B (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005064403A1 (ja) * | 2003-12-26 | 2005-07-14 | Nissan Chemical Industries, Ltd. | ハードマスク用塗布型窒化膜形成組成物 |
| JP2007515056A (ja) * | 2003-11-06 | 2007-06-07 | 東京エレクトロン株式会社 | 堆積された誘電体膜上の現像後のフォトレジスト形状を改善する方法。 |
| WO2021111911A1 (ja) * | 2019-12-02 | 2021-06-10 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
| WO2022230414A1 (ja) * | 2021-04-28 | 2022-11-03 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及びエッチング方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7291446B2 (en) * | 2004-03-17 | 2007-11-06 | Tokyo Electron Limited | Method and system for treating a hard mask to improve etch characteristics |
| US7611825B2 (en) * | 2004-09-15 | 2009-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photolithography method to prevent photoresist pattern collapse |
| US7118997B2 (en) * | 2005-01-28 | 2006-10-10 | International Business Machines Corporation | Implantation of gate regions in semiconductor device fabrication |
| KR100781033B1 (ko) * | 2005-05-12 | 2007-11-29 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| US20100081065A1 (en) * | 2008-10-01 | 2010-04-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photomask and method of fabricating a photomask |
| JP2013191653A (ja) | 2012-03-13 | 2013-09-26 | Hitachi Ltd | 半導体装置の製造方法 |
| KR102374049B1 (ko) | 2015-06-02 | 2022-03-14 | 삼성전자주식회사 | 포토레지스트를 이용한 패턴 형성 방법 |
| CN105676505A (zh) * | 2016-01-07 | 2016-06-15 | 武汉华星光电技术有限公司 | 在液晶面板的绝缘层上形成图案的方法及膜处理方法 |
| CN109256330A (zh) * | 2018-09-06 | 2019-01-22 | 德淮半导体有限公司 | 一种光刻方法 |
| CN109459913A (zh) * | 2018-10-19 | 2019-03-12 | 德淮半导体有限公司 | 一种光刻方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5486267A (en) * | 1994-02-28 | 1996-01-23 | International Business Machines Corporation | Method for applying photoresist |
| JP2874587B2 (ja) | 1995-04-27 | 1999-03-24 | 日本電気株式会社 | レジストパターンの形成方法 |
| JPH08339950A (ja) | 1995-06-09 | 1996-12-24 | Sony Corp | フォトレジストパターン形成方法及びフォトレジスト処理装置 |
| JPH0955351A (ja) | 1995-08-15 | 1997-02-25 | Sony Corp | 半導体装置の製造方法 |
| JPH0980755A (ja) | 1995-09-12 | 1997-03-28 | Sony Corp | レジストプロセス及び多層レジスト膜 |
| JP2892319B2 (ja) * | 1995-12-04 | 1999-05-17 | 松下電器産業株式会社 | パターン形成方法 |
| KR980003884A (ko) * | 1996-06-24 | 1998-03-30 | 김주용 | 레지스트 패턴 형성방법 |
| JPH10186672A (ja) | 1996-12-27 | 1998-07-14 | Sony Corp | 半導体装置の製造方法 |
| JP2982776B2 (ja) | 1997-12-19 | 1999-11-29 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6048672A (en) * | 1998-02-20 | 2000-04-11 | Shipley Company, L.L.C. | Photoresist compositions and methods and articles of manufacture comprising same |
| US6287959B1 (en) * | 1998-04-23 | 2001-09-11 | Advanced Micro Devices, Inc. | Deep submicron metallization using deep UV photoresist |
| KR200163778Y1 (ko) | 1999-07-12 | 2000-02-15 | 대성계전주식회사 | 원터치방식의전선보호관용커넥터 |
| KR100304708B1 (ko) * | 1999-07-14 | 2001-11-01 | 윤종용 | 이중층 반사방지막을 갖는 반도체소자 및 그 제조방법 |
| KR20010063778A (ko) * | 1999-12-24 | 2001-07-09 | 박종섭 | 스컴제거방법 |
-
2002
- 2002-01-16 JP JP2002007228A patent/JP2003209046A/ja active Pending
- 2002-05-31 TW TW091111661A patent/TW550664B/zh not_active IP Right Cessation
- 2002-06-20 KR KR1020020034555A patent/KR20030062200A/ko not_active Abandoned
- 2002-07-10 US US10/191,491 patent/US6818383B2/en not_active Expired - Fee Related
- 2002-09-17 CN CN02143228A patent/CN1433051A/zh active Pending
- 2002-09-17 DE DE10243159A patent/DE10243159A1/de not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007515056A (ja) * | 2003-11-06 | 2007-06-07 | 東京エレクトロン株式会社 | 堆積された誘電体膜上の現像後のフォトレジスト形状を改善する方法。 |
| WO2005064403A1 (ja) * | 2003-12-26 | 2005-07-14 | Nissan Chemical Industries, Ltd. | ハードマスク用塗布型窒化膜形成組成物 |
| US7727902B2 (en) | 2003-12-26 | 2010-06-01 | Nissan Chemical Industries, Ltd. | Composition for forming nitride coating film for hard mask |
| KR101158298B1 (ko) | 2003-12-26 | 2012-06-26 | 닛산 가가쿠 고교 가부시키 가이샤 | 하드 마스크용 도포형 질화막 형성 조성물 |
| WO2021111911A1 (ja) * | 2019-12-02 | 2021-06-10 | 東京エレクトロン株式会社 | 基板処理方法及び基板処理装置 |
| WO2022230414A1 (ja) * | 2021-04-28 | 2022-11-03 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及びエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030138735A1 (en) | 2003-07-24 |
| CN1433051A (zh) | 2003-07-30 |
| KR20030062200A (ko) | 2003-07-23 |
| US6818383B2 (en) | 2004-11-16 |
| DE10243159A1 (de) | 2003-07-31 |
| TW550664B (en) | 2003-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7482280B2 (en) | Method for forming a lithography pattern | |
| US5348619A (en) | Metal selective polymer removal | |
| US5811358A (en) | Low temperature dry process for stripping photoresist after high dose ion implantation | |
| US8703570B2 (en) | Methods of fabricating substrates | |
| CN1333436C (zh) | 形成次平版印刷的光阻材料图案的制作方法 | |
| CN101814421B (zh) | 形成半导体器件的精细图案的方法 | |
| KR20070107017A (ko) | 트리밍과 호환되는 라인 에지 조도 감소 방법 | |
| US6878646B1 (en) | Method to control critical dimension of a hard masked pattern | |
| JP2001308076A (ja) | 半導体装置の製造方法 | |
| CN100423191C (zh) | 蚀刻工艺中用于硬化光致抗蚀剂的方法和组合物 | |
| US10747114B2 (en) | Blocking layer material composition and methods thereof in semiconductor manufacturing | |
| US6423475B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| KR0172779B1 (ko) | 감광막 제거 방법 | |
| US6818383B2 (en) | Method for forming a resist pattern and method for manufacturing a semiconductor device | |
| JP2000508082A (ja) | ドライエッチング後の側壁残さを除去するための溶液および方法 | |
| US20080153040A1 (en) | Method for processing semiconductor wafer | |
| JP3342856B2 (ja) | 微細パターンの形成方法および半導体装置の製造方法 | |
| JP2008177532A (ja) | 半導体ウェハーの処理方法 | |
| JPH05160022A (ja) | 半導体装置の製造方法 | |
| JP3293803B2 (ja) | 微細パターンの形成方法および半導体装置の製造方法 | |
| JP3462485B2 (ja) | 微細レジストパターンの形成方法 | |
| JP3354901B2 (ja) | 微細パターンの形成方法、半導体装置および半導体装置の製造方法 | |
| KR100312985B1 (ko) | 반도체소자제조방법 | |
| JP3802900B2 (ja) | レジストパターン形成方法および半導体装置の製造方法 | |
| US20100119982A1 (en) | Etching method and manufacturing method of semiconductor device |