JP2003209214A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JP2003209214A JP2003209214A JP2002129433A JP2002129433A JP2003209214A JP 2003209214 A JP2003209214 A JP 2003209214A JP 2002129433 A JP2002129433 A JP 2002129433A JP 2002129433 A JP2002129433 A JP 2002129433A JP 2003209214 A JP2003209214 A JP 2003209214A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- integrated circuit
- semiconductor integrated
- lead frame
- circuit chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/456—Materials
- H10W70/457—Materials of metallic layers on leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 リードフレームのインナーリード部とＩ
Ｃチップの接続を強化することによってＩＣ製品の歩留
まりを高めるとともに、延いては製造コストを低減する
リードフレームを提供する。 【解決手段】 リードフレームを構成するそれぞれの部
分に接続して支持するフレーム本体と、該フレーム本体
の中心部に位置してＩＣチップを載せるアイランド部
と、フレーム本体に連結する複数のアウターリードと、
該アウターリードに連結し、かつ該アイランド部の周囲
に設けられるインナーリードと、該アウターリードとイ
ンナーリードの連結部において、該複数のアウターリー
ドを横方向に連結するゲート部とを含んでなるリードフ
レームにおいて、該複数のインナーリードの表面に金
（Ａｕ）をメッキしてワイヤボンディングを行なうため
のリードとの接続強度を高めるようにする。
Ｃチップの接続を強化することによってＩＣ製品の歩留
まりを高めるとともに、延いては製造コストを低減する
リードフレームを提供する。 【解決手段】 リードフレームを構成するそれぞれの部
分に接続して支持するフレーム本体と、該フレーム本体
の中心部に位置してＩＣチップを載せるアイランド部
と、フレーム本体に連結する複数のアウターリードと、
該アウターリードに連結し、かつ該アイランド部の周囲
に設けられるインナーリードと、該アウターリードとイ
ンナーリードの連結部において、該複数のアウターリー
ドを横方向に連結するゲート部とを含んでなるリードフ
レームにおいて、該複数のインナーリードの表面に金
（Ａｕ）をメッキしてワイヤボンディングを行なうため
のリードとの接続強度を高めるようにする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体のパッケー
ジ技術に関し、特に半導体集積回路チップ（以下、「Ｉ
Ｃチップ」と称する。）を実装するリードフレームの構
造に関する。
ジ技術に関し、特に半導体集積回路チップ（以下、「Ｉ
Ｃチップ」と称する。）を実装するリードフレームの構
造に関する。
【０００２】
【従来の技術】半導体技術の急速な進化に伴ない、電子
製品はサイズの縮小と軽量化を目指し、さらにマルチ機
能と高速処理の達成を指針として絶え間なく発展してい
る。このような趨勢によってＩＣ半導体のＩ／Ｏ数は、
数量のみならず密度もますます高まっている。処理速度
に対する要求についても高速処理がますます要求され、
パッケージのサイズ縮小を試みるとともに、処理速度を
高めるための試みが常になされている。即ち、半導体技
術の発展の趨勢は、特定の面積に設ける素子の数を増加
するとともに、例えばトランジスタ、キャパシタなどの
素子のサイズを縮小すること以外に、処理速度を高める
ことにも力が注がれている。処理速度の高速化と、マル
チ機能の整合のためには、出入力の高速化に対する要求
も重要なものになっている。かかる要求に対して、従来
のリードフレームにＩＣ半導体を設置するパッケージ方
式は、リードフレームのピンのピッチを縮小するととも
に、ピンの数を増加させなければならない。
製品はサイズの縮小と軽量化を目指し、さらにマルチ機
能と高速処理の達成を指針として絶え間なく発展してい
る。このような趨勢によってＩＣ半導体のＩ／Ｏ数は、
数量のみならず密度もますます高まっている。処理速度
に対する要求についても高速処理がますます要求され、
パッケージのサイズ縮小を試みるとともに、処理速度を
高めるための試みが常になされている。即ち、半導体技
術の発展の趨勢は、特定の面積に設ける素子の数を増加
するとともに、例えばトランジスタ、キャパシタなどの
素子のサイズを縮小すること以外に、処理速度を高める
ことにも力が注がれている。処理速度の高速化と、マル
チ機能の整合のためには、出入力の高速化に対する要求
も重要なものになっている。かかる要求に対して、従来
のリードフレームにＩＣ半導体を設置するパッケージ方
式は、リードフレームのピンのピッチを縮小するととも
に、ピンの数を増加させなければならない。
【０００３】半導体素子のパッケージは、ＩＣチップを
適宜なリードフレームに載せるマウンティングの工程の
後、ＩＣチップのボンディングパッドとリードフレーム
側のリード電極を１つずつ金線で接続し、モールド樹脂
材料で密封する。
適宜なリードフレームに載せるマウンティングの工程の
後、ＩＣチップのボンディングパッドとリードフレーム
側のリード電極を１つずつ金線で接続し、モールド樹脂
材料で密封する。
【０００４】米国特許第６１１８１７３号(発明の名
称：“Lead frame and semiconductordevice”,発明者:
“Emoto”)。にはリードフレームを利用したパッケージ
方法が開示されている。その技術内容は、チップと、チ
ップの周囲に延伸されたインナーリードを含み、ワイヤ
ボンディングを簡略化し、信頼性を高めるために、ＩＣ
チップをダイパッド上に設け、チップに結線するインナ
ーリード部に段差を形成してダイパッドの位置をインナ
ーリードピンよりも低くする。また、米国特許第６，１
０７，６７５号には、別のリードフレームの構造が開示
される。
称：“Lead frame and semiconductordevice”,発明者:
“Emoto”)。にはリードフレームを利用したパッケージ
方法が開示されている。その技術内容は、チップと、チ
ップの周囲に延伸されたインナーリードを含み、ワイヤ
ボンディングを簡略化し、信頼性を高めるために、ＩＣ
チップをダイパッド上に設け、チップに結線するインナ
ーリード部に段差を形成してダイパッドの位置をインナ
ーリードピンよりも低くする。また、米国特許第６，１
０７，６７５号には、別のリードフレームの構造が開示
される。
【０００５】ＩＣパッケージの1種でＱＦＰ（Quad flat
package）と称するパッケージ形態は、通常ロジック又
はマイクロプロセッサーのパッケージに応用さ、約３０
０本のピンを具える。一般的なＱＦＰの工程は、ダイパ
ッドをリードフレームに貼着するステップ（Die bondin
g：Ｄ／Ｂ）と、金線で接続するワイヤボンディング（W
ire bonding：Ｗ／Ｂ)のステップとを含む。即ち、ＩＣ
チップを該リードフレームに貼着する前に、リードフレ
ームの一部にエッチングを施してスタンド・オフ（Stan
d off）構造を形成し、該スタンド・オフ構造をダイパ
ッドとしてチップを載せる。次いでワイヤボンディング
を行なって金線でＩＣチップとリードフレームとを接続
し、モールドを行なって密封し、かつ余剰のモールド樹
脂材料を除去する。この場合通常レーザを用いるか、又
は化学的エッチングによって余剰のモールド樹脂を除去
する。
package）と称するパッケージ形態は、通常ロジック又
はマイクロプロセッサーのパッケージに応用さ、約３０
０本のピンを具える。一般的なＱＦＰの工程は、ダイパ
ッドをリードフレームに貼着するステップ（Die bondin
g：Ｄ／Ｂ）と、金線で接続するワイヤボンディング（W
ire bonding：Ｗ／Ｂ)のステップとを含む。即ち、ＩＣ
チップを該リードフレームに貼着する前に、リードフレ
ームの一部にエッチングを施してスタンド・オフ（Stan
d off）構造を形成し、該スタンド・オフ構造をダイパ
ッドとしてチップを載せる。次いでワイヤボンディング
を行なって金線でＩＣチップとリードフレームとを接続
し、モールドを行なって密封し、かつ余剰のモールド樹
脂材料を除去する。この場合通常レーザを用いるか、又
は化学的エッチングによって余剰のモールド樹脂を除去
する。
【０００６】上述する従来の技術は、ＩＣチップのパッ
ケージに関する多くの問題を解決するものであるが、ワ
イヤボンディングの工程において、金線でＩＣチップと
リードチップを接続する場合の信頼性を高める必要があ
る。特に、前述のとおりピンの数が増加する状況に在っ
ては、金線を接続するインナーリード部の面積がますま
す縮小され、相対的に結線の信頼性が低下する。
ケージに関する多くの問題を解決するものであるが、ワ
イヤボンディングの工程において、金線でＩＣチップと
リードチップを接続する場合の信頼性を高める必要があ
る。特に、前述のとおりピンの数が増加する状況に在っ
ては、金線を接続するインナーリード部の面積がますま
す縮小され、相対的に結線の信頼性が低下する。
【０００７】目下、通常使用されているリードフレーム
の構造は、図１に開示するように基材（１００）上に導
電層となる銀層（３００）をメッキする。該銀層（３０
０）は、厚さが約１５０μから３５０μである。
の構造は、図１に開示するように基材（１００）上に導
電層となる銀層（３００）をメッキする。該銀層（３０
０）は、厚さが約１５０μから３５０μである。
【０００８】
【発明が解決しようとする課題】従って、本発明の課題
は、リードフレームのインナーリード部とＩＣチップの
接続について、歩留まりを高めるとともに、製造コスト
を低減することのパッケージ構造を提供することにあ
る。
は、リードフレームのインナーリード部とＩＣチップの
接続について、歩留まりを高めるとともに、製造コスト
を低減することのパッケージ構造を提供することにあ
る。
【０００９】
【課題を解決するための手段】そこで、本発明者らは、
従来の技術に見られる欠点に鑑みて鋭意研究を重ねた結
果、フレーム本体と、アイランド部と、複数のアウター
リードと、複数のインナーリードと、ゲート部を含んで
なるリードフレームにおいて、該複数のインナーリード
の表面に金（Ａｕ）をメッキして、金線でチップのボン
ディングパッドと結線する構造によって前記課題を解決
できることに着眼し、かかる知見に基づいて本発明の完
成に至った。
従来の技術に見られる欠点に鑑みて鋭意研究を重ねた結
果、フレーム本体と、アイランド部と、複数のアウター
リードと、複数のインナーリードと、ゲート部を含んで
なるリードフレームにおいて、該複数のインナーリード
の表面に金（Ａｕ）をメッキして、金線でチップのボン
ディングパッドと結線する構造によって前記課題を解決
できることに着眼し、かかる知見に基づいて本発明の完
成に至った。
【００１０】かくして、本発明によれば、半導体集積回
路チップを実装するリードフレームであって、フレーム
本体と、アイランド部と、複数のアウターリードと、複
数のインナーリードと、ゲート部とを含んでなり、該フ
レーム本体は、リードフレームを構成するそれぞれの部
分に接続して支持し、該アイランド部は、該フレーム本
体の中心部に位置して半導体集積回路チップを載せる領
域であって、該複数のアウターリードは、該フレーム本
体に連結し、該複数のインナーリードは、該アウターリ
ードと連結し、該アイランド部の周囲に設けられ、該ゲ
ート部は、該アウターリードとインナーリードの連結部
において、該複数のアウターリードを横方向に連結して
設けられ、さらに、該複数のインナーリードの表面に金
（Ａｕ）をメッキしてワイヤボンディングを行なうため
のリードとの接続強度を高めるようにしたことを特徴と
するリードフレームが提供される。
路チップを実装するリードフレームであって、フレーム
本体と、アイランド部と、複数のアウターリードと、複
数のインナーリードと、ゲート部とを含んでなり、該フ
レーム本体は、リードフレームを構成するそれぞれの部
分に接続して支持し、該アイランド部は、該フレーム本
体の中心部に位置して半導体集積回路チップを載せる領
域であって、該複数のアウターリードは、該フレーム本
体に連結し、該複数のインナーリードは、該アウターリ
ードと連結し、該アイランド部の周囲に設けられ、該ゲ
ート部は、該アウターリードとインナーリードの連結部
において、該複数のアウターリードを横方向に連結して
設けられ、さらに、該複数のインナーリードの表面に金
（Ａｕ）をメッキしてワイヤボンディングを行なうため
のリードとの接続強度を高めるようにしたことを特徴と
するリードフレームが提供される。
【００１１】以下、本発明について具体的に説明する。
請求項１に記載するリードフレームは、半導体集積回路
チップを実装するリードフレームであって、フレーム本
体と、アイランド部と、複数のアウターリードと、複数
のインナーリードと、ゲート部を含んでなり、該フレー
ム本体は、リードフレームを構成するそれぞれの部分に
接続して支持する。該アイランド部は、該フレーム本体
の中心部位置して半導体集積回路チップを載せる領域で
あって、該複数のアウターリードは、該フレーム本体に
連結し、該複数のインナーリードは、該アウターリード
と連結し、該アイランド部の周囲に設けられ、該ゲート
部は、該アウターリードとインナーリードの連結部にお
いて、該複数のアウターリードを横方向に連結して設け
られ、さらに、該複数のインナーリードの表面に金（Ａ
ｕ）をメッキしてワイヤボンディングを行なうためのリ
ードとの接続強度を高めるようにする。
請求項１に記載するリードフレームは、半導体集積回路
チップを実装するリードフレームであって、フレーム本
体と、アイランド部と、複数のアウターリードと、複数
のインナーリードと、ゲート部を含んでなり、該フレー
ム本体は、リードフレームを構成するそれぞれの部分に
接続して支持する。該アイランド部は、該フレーム本体
の中心部位置して半導体集積回路チップを載せる領域で
あって、該複数のアウターリードは、該フレーム本体に
連結し、該複数のインナーリードは、該アウターリード
と連結し、該アイランド部の周囲に設けられ、該ゲート
部は、該アウターリードとインナーリードの連結部にお
いて、該複数のアウターリードを横方向に連結して設け
られ、さらに、該複数のインナーリードの表面に金（Ａ
ｕ）をメッキしてワイヤボンディングを行なうためのリ
ードとの接続強度を高めるようにする。
【００１２】請求項２に記載するリードフレームは、請
求項１におけるリードフレームの基材が銅又は鉄／ニッ
ケル合金である。
求項１におけるリードフレームの基材が銅又は鉄／ニッ
ケル合金である。
【００１３】請求項３に記載するリードフレームは、請
求項２における基材上に銀層が形成され、該銀層上に金
層が形成されたものである。
求項２における基材上に銀層が形成され、該銀層上に金
層が形成されたものである。
【００１４】請求項４に記載するリードフレームは、請
求項３における銀層の厚さが５０μ以上のものである。
求項３における銀層の厚さが５０μ以上のものである。
【００１５】請求項５に記載するリードフレームは、請
求項３における金層の厚さが約１５μから５０μのもの
である。
求項３における金層の厚さが約１５μから５０μのもの
である。
【００１６】請求項６に記載するリードフレームは、請
求項２における基材上にニッケル層が形成され、該ニッ
ケル層上に金層が形成されたものである。
求項２における基材上にニッケル層が形成され、該ニッ
ケル層上に金層が形成されたものである。
【００１７】請求項７に記載するリードフレームは、請
求項６におけるニッケル層の厚さが５０μ以上のもので
ある。
求項６におけるニッケル層の厚さが５０μ以上のもので
ある。
【００１８】請求項８に記載するリードフレームは、請
求項６における金層の厚さが約１５μから５０μのもの
である。
求項６における金層の厚さが約１５μから５０μのもの
である。
【００１９】請求項９に記載する半導体集積回路チップ
は、パッケージされた半導体集積回路チップであって、
内部に回路が形成され、かつ表面に複数のボンディング
パッドが形成された半導体集積チップと、粘着層を介し
て該半導体集積回路チップを表面に貼着するダイパッド
と、該半導体集積回路の周囲に位置し、リードを介して
該半導体集積回路チップ上のボンディングパッドと電気
的に接続する複数のインナーピンと、該半導体集積回路
チップと、該ダイパッドと、該リードと、該複数のイン
ナーリードを密封するモールド層と、該インナーリード
に連結し、該モールド層の外部に延伸する複数のアウタ
ーリードとを含んでなり、該複数のインナーリードの表
面に金（Ａｕ）をメッキしてワイヤボンディングを行な
うためのリードとの接続強度を高めるようにしたもので
ある。
は、パッケージされた半導体集積回路チップであって、
内部に回路が形成され、かつ表面に複数のボンディング
パッドが形成された半導体集積チップと、粘着層を介し
て該半導体集積回路チップを表面に貼着するダイパッド
と、該半導体集積回路の周囲に位置し、リードを介して
該半導体集積回路チップ上のボンディングパッドと電気
的に接続する複数のインナーピンと、該半導体集積回路
チップと、該ダイパッドと、該リードと、該複数のイン
ナーリードを密封するモールド層と、該インナーリード
に連結し、該モールド層の外部に延伸する複数のアウタ
ーリードとを含んでなり、該複数のインナーリードの表
面に金（Ａｕ）をメッキしてワイヤボンディングを行な
うためのリードとの接続強度を高めるようにしたもので
ある。
【００２０】請求項１０に記載する半導体集積回路チッ
プは、請求項９におけるインナーリードの基材が下層か
ら銅層、銀層、及び金層の順に形成されたものである。
プは、請求項９におけるインナーリードの基材が下層か
ら銅層、銀層、及び金層の順に形成されたものである。
【００２１】請求項１１に記載する半導体集積回路チッ
プは、請求項１０における銀層の厚さが５０μ以上のも
のである。
プは、請求項１０における銀層の厚さが５０μ以上のも
のである。
【００２２】請求項１２に記載する半導体集積回路チッ
プは、請求項１０における金層の厚さが約１５μから５
０μのものである。
プは、請求項１０における金層の厚さが約１５μから５
０μのものである。
【００２３】請求項１３に記載する半導体集積回路チッ
プは、請求項９におけるインナーリードが下層から銅
層、ニッケル層、及び金層の順に形成されたものであ
る。
プは、請求項９におけるインナーリードが下層から銅
層、ニッケル層、及び金層の順に形成されたものであ
る。
【００２４】請求項１４に記載する半導体集積回路チッ
プは、請求項１３におけるニッケル層の厚さが５０μ以
上のものである。
プは、請求項１３におけるニッケル層の厚さが５０μ以
上のものである。
【００２５】請求項１５に記載する半導体集積回路チッ
プは、請求項１３における金層の厚さが約１５μから５
０μのものである。
プは、請求項１３における金層の厚さが約１５μから５
０μのものである。
【００２６】請求項１６に記載する半導体集積回路チッ
プは、請求項９におけるインナーリードが下層から鉄／
ニッケル合金層と金層の順に形成されたものである。
プは、請求項９におけるインナーリードが下層から鉄／
ニッケル合金層と金層の順に形成されたものである。
【００２７】請求項１７に記載する半導体集積回路チッ
プは、請求項１６における鉄／ニッケル合金層の厚さが
５０μ以上のものである。
プは、請求項１６における鉄／ニッケル合金層の厚さが
５０μ以上のものである。
【００２８】請求項１８に記載する半導体集積回路チッ
プは、請求項１６における金層の厚さが約１５μから５
０μのものである。
プは、請求項１６における金層の厚さが約１５μから５
０μのものである。
【００２９】
【発明の実施の形態】本発明は、リードフレームのイン
ナーリードとＩＣチップとの接続を強化して製品の歩留
まりを高めることを目的として、該インナーリードに金
層をメッキしたものである。かかるリードフレームの構
造と特徴を詳述するために、具体的な実施例を挙げ、図
面を参照して以下に説明する。
ナーリードとＩＣチップとの接続を強化して製品の歩留
まりを高めることを目的として、該インナーリードに金
層をメッキしたものである。かかるリードフレームの構
造と特徴を詳述するために、具体的な実施例を挙げ、図
面を参照して以下に説明する。
【００３０】
【実施例】図２は本発明に係るリードフレームの平面図
であって、その断面構造を図３に開示する。また、図４
は該リードフレームの構造を表わす断面図である。図示
によれば、本発明に係るリードフレーム（２０）は、フ
レーム本体（１）と、該リードフレーム（２０）に接続
して支持されるそれぞれの部分とによってなる。リード
フレーム（２０）の中心の領域はＩＣチップを載せるア
イランド部である。図２に開示するようにダイパッド支
持フレーム（４ａ）はダイパッド（４）を支持してフレ
ーム本体（１）と一体に連結する。ダイパッド（４）は
リードフレーム（２０）と一体に形成しなくともよく、
二層のフレームと別に形成して組み合わせてもよい。ダ
イパッド（４）はＩＣチップを載せるために用いられ
る。仮にリードフレームと別に形成する場合は、好まし
い放熱性を具える材質を選択する。ダイパッド（４）の
周囲には複数のインナーリード（６）を設ける。図示す
るインナーリード（６）の数量は一例であって、これに
制限されることはない。
であって、その断面構造を図３に開示する。また、図４
は該リードフレームの構造を表わす断面図である。図示
によれば、本発明に係るリードフレーム（２０）は、フ
レーム本体（１）と、該リードフレーム（２０）に接続
して支持されるそれぞれの部分とによってなる。リード
フレーム（２０）の中心の領域はＩＣチップを載せるア
イランド部である。図２に開示するようにダイパッド支
持フレーム（４ａ）はダイパッド（４）を支持してフレ
ーム本体（１）と一体に連結する。ダイパッド（４）は
リードフレーム（２０）と一体に形成しなくともよく、
二層のフレームと別に形成して組み合わせてもよい。ダ
イパッド（４）はＩＣチップを載せるために用いられ
る。仮にリードフレームと別に形成する場合は、好まし
い放熱性を具える材質を選択する。ダイパッド（４）の
周囲には複数のインナーリード（６）を設ける。図示す
るインナーリード（６）の数量は一例であって、これに
制限されることはない。
【００３１】インナーリード（６）は、アウターリード
（８）に連結する。該インナーリード（６）とアウター
リード（８）の接する個所には、複数のアウターリード
（８）を、横方向に連結するゲート部（１０）を形成す
る。該ゲート部（１０）はモールドを行なう場合に、モ
ールド樹脂材がリードの間から溢れる現象を防ぐ効果を
具え、モールドが完成した後、それぞれのピンに短絡が
発生しないように除去する。
（８）に連結する。該インナーリード（６）とアウター
リード（８）の接する個所には、複数のアウターリード
（８）を、横方向に連結するゲート部（１０）を形成す
る。該ゲート部（１０）はモールドを行なう場合に、モ
ールド樹脂材がリードの間から溢れる現象を防ぐ効果を
具え、モールドが完成した後、それぞれのピンに短絡が
発生しないように除去する。
【００３２】本発明においては、インナーリードにワイ
ヤボンディングを行なう場合の歩留まりを高めるため
に、リードフレームの構造を変更する。特にインナーリ
ードの部分について、図３に開示するように基材（１０
０）上に第１導電層（５００）と、第２導電層（７０
０）とを順に形成する。基材（１００）は銅、銅合金又
は鉄／ニッケル合金などの材料を選択する。第１導電層
は（５００）は、銀又はニッケルなどの物質を選択して
基材（１００）にメッキする。好ましくは、厚さを５０
μにする。第２導電層（７００）は、材質に金を選択す
る。通常ワイヤボンディングには金線を使用する。第２
導電層（７００）は金線と同一の材質であるため、リー
ドフレーム（２０）とＩＣチップとの間の電気的カップ
リング効果を大幅に高めることができる。また、金線と
同一の材質であるために、従来のその他材質に比して好
ましい結線の効果が得られるとともに、比較的大きな応
力に耐えることができ、断線、線が外れるなどの現象が
発生しにくくなり、かつ金は電気抵抗が低い。よって、
本発明におけるリードフレームの構造はパッケージの歩
留まりを明らかに高めることができる。
ヤボンディングを行なう場合の歩留まりを高めるため
に、リードフレームの構造を変更する。特にインナーリ
ードの部分について、図３に開示するように基材（１０
０）上に第１導電層（５００）と、第２導電層（７０
０）とを順に形成する。基材（１００）は銅、銅合金又
は鉄／ニッケル合金などの材料を選択する。第１導電層
は（５００）は、銀又はニッケルなどの物質を選択して
基材（１００）にメッキする。好ましくは、厚さを５０
μにする。第２導電層（７００）は、材質に金を選択す
る。通常ワイヤボンディングには金線を使用する。第２
導電層（７００）は金線と同一の材質であるため、リー
ドフレーム（２０）とＩＣチップとの間の電気的カップ
リング効果を大幅に高めることができる。また、金線と
同一の材質であるために、従来のその他材質に比して好
ましい結線の効果が得られるとともに、比較的大きな応
力に耐えることができ、断線、線が外れるなどの現象が
発生しにくくなり、かつ金は電気抵抗が低い。よって、
本発明におけるリードフレームの構造はパッケージの歩
留まりを明らかに高めることができる。
【００３３】また、基材（１００）に鉄／ニッケル合金
などの材料を選択した場合は、ワイヤボンディングを行
なう領域に金を選択して、前記第２導電層（７００）の
みを直接形成する。その厚さは約１５から５０μとす
る。
などの材料を選択した場合は、ワイヤボンディングを行
なう領域に金を選択して、前記第２導電層（７００）の
みを直接形成する。その厚さは約１５から５０μとす
る。
【００３４】図４は、本発明に係るリードフレームを利
用してパッケージを行なった半導体製品の構造を表わす
断面図である。図面によれば、ＩＣチップ（２）は内部
に回路が形成され、表面には複数のボンディングパッド
（１６）が形成される。通常ボンディングパッド（１
６）は、アルミ材によってなる。また、ＩＣチップ
（２）は、導電性又は非導電性の粘着物質を選択してな
る粘着層（１２）を介してダイパッド（４）に貼着され
る。ＩＣチップ（２）上のボンディングパッド（１６）
は、リード（１４）を介してインナーリード（６）と電
気的に接続し、さらにモールド樹脂層（３０）によって
ＩＣチップ（２）と、ダイパッド（４）と、リード（１
４）と、インナーリード（６）とを密封する。
用してパッケージを行なった半導体製品の構造を表わす
断面図である。図面によれば、ＩＣチップ（２）は内部
に回路が形成され、表面には複数のボンディングパッド
（１６）が形成される。通常ボンディングパッド（１
６）は、アルミ材によってなる。また、ＩＣチップ
（２）は、導電性又は非導電性の粘着物質を選択してな
る粘着層（１２）を介してダイパッド（４）に貼着され
る。ＩＣチップ（２）上のボンディングパッド（１６）
は、リード（１４）を介してインナーリード（６）と電
気的に接続し、さらにモールド樹脂層（３０）によって
ＩＣチップ（２）と、ダイパッド（４）と、リード（１
４）と、インナーリード（６）とを密封する。
【００３５】アウターリード（８）はインナーリード
（６）から延伸してモールド樹脂層（３０）の外部に突
出し、ＩＣチップ（２）は該アウターリード（８）を介
して外部とコンタクトする。
（６）から延伸してモールド樹脂層（３０）の外部に突
出し、ＩＣチップ（２）は該アウターリード（８）を介
して外部とコンタクトする。
【００３６】本発明に係るリードフレーム（２０）の特
徴は、インナーリード（６）の表面に金（Ａｕ）による
導電層をメッキすることにあり、かかる特徴によってパ
ッケージの歩留まりを高めることができ、延いては生産
コストを低減させることになる。
徴は、インナーリード（６）の表面に金（Ａｕ）による
導電層をメッキすることにあり、かかる特徴によってパ
ッケージの歩留まりを高めることができ、延いては生産
コストを低減させることになる。
【００３７】図５は、リード（１４）を介してインナー
リード（６）とＩＣチップ（２）とを電気的にカップリ
ングした状態を表わす平面図である。図面におけるイン
ナーリード（６）に形成する金の導電層は、厚さを約１
５μから５０μとする。
リード（６）とＩＣチップ（２）とを電気的にカップリ
ングした状態を表わす平面図である。図面におけるイン
ナーリード（６）に形成する金の導電層は、厚さを約１
５μから５０μとする。
【００３８】本発明に係るリードフレーム（２０）は、
四辺にインナーリード（６）とアウターリード（８）を
具える。該インナーリードの構造は、下層から銅層、銀
層、及び金層の順に形成され、該銀層の厚さは５０μ以
上とし、金層の厚さは約１５μから５０μとする。但
し、インナーリード（６）は銅層、ニッケル層、金層の
順に形成してもよい。この場合、ニッケル層の厚さを５
０μ以上として、金層の厚さは約１５μから５０μとす
る。さらに、インナーリード（６）は鉄／ニッケル合金
層上に金層を形成してもよい。
四辺にインナーリード（６）とアウターリード（８）を
具える。該インナーリードの構造は、下層から銅層、銀
層、及び金層の順に形成され、該銀層の厚さは５０μ以
上とし、金層の厚さは約１５μから５０μとする。但
し、インナーリード（６）は銅層、ニッケル層、金層の
順に形成してもよい。この場合、ニッケル層の厚さを５
０μ以上として、金層の厚さは約１５μから５０μとす
る。さらに、インナーリード（６）は鉄／ニッケル合金
層上に金層を形成してもよい。
【００３９】以上は本発明の好ましい実施例であって、
本発明の範囲を限定するものではない。また、本発明の
要旨はリードフレームの構造を改善することにあり、特
にインナーリードとＩＣチップとの接続を強化すること
にある。したがって、当業者が実際の必要に応じてリー
ドフレームの外形又はインナーリードの数などの変更、
修正をなしたとしても、これらは実際の必要に応じて随
時変更するものであって、本発明の要旨と精神の範囲を
離れることのないものは、いずれも本発明の範囲に含ま
れる。即ち、当業者のなし得る修正又は変更であって、
本発明の精神の下においてなされ、本発明に対して均等
の効果を有するものは、いずれも本発明の範囲に属する
ものである。
本発明の範囲を限定するものではない。また、本発明の
要旨はリードフレームの構造を改善することにあり、特
にインナーリードとＩＣチップとの接続を強化すること
にある。したがって、当業者が実際の必要に応じてリー
ドフレームの外形又はインナーリードの数などの変更、
修正をなしたとしても、これらは実際の必要に応じて随
時変更するものであって、本発明の要旨と精神の範囲を
離れることのないものは、いずれも本発明の範囲に含ま
れる。即ち、当業者のなし得る修正又は変更であって、
本発明の精神の下においてなされ、本発明に対して均等
の効果を有するものは、いずれも本発明の範囲に属する
ものである。
【００４０】
【発明の効果】本発明に係るリードフレームによれば、
リードフレームのインナーリード部とＩＣチップの接続
を強化することによってＩＣ製品の歩留まりを高めると
ともに、延いては製造コストを低減することができる。
リードフレームのインナーリード部とＩＣチップの接続
を強化することによってＩＣ製品の歩留まりを高めると
ともに、延いては製造コストを低減することができる。
【図１】 従来のリードフレームの構造を表わす断面図
である。
である。
【図２】 本発明に係るリードフレームの平面図であ
る。
る。
【図３】 本発明に係るリードフレームの構造を表わす
断面図である。
断面図である。
【図４】 本発明に係るリードフレームを用いてパッケ
ージを行なったＩＣチップの構造を表わす断面図であ
る。
ージを行なったＩＣチップの構造を表わす断面図であ
る。
【図５】 図２に開示するリードフレームにＩＣチップ
を載せて結線した状態を表わす平面図である。
を載せて結線した状態を表わす平面図である。
１ フレーム本体
１０ ゲート部
１００ 基材
１２ 粘着層
１４ リード
１６ ボンディングパッド
２ ＩＣチップ
２０ リードフレーム
３０ モールド樹脂層
３００ 銀層
４ ダイパッド
４ａ ダイパッド支持フレーム
５００ 第１導電層
６ インナーリード
７００ 第２導電層
８ アウターリード
Claims (18)
- 【請求項１】 半導体集積回路チップを実装するリ
ードフレームであって、 フレーム本体と、アイランド部と、複数のアウターリー
ドと、複数のインナーリードと、ゲート部とを含んでな
り、 該フレーム本体は、リードフレームを構成するそれぞれ
の部分に接続して支持し、 該アイランド部は、該フレーム本体の中心部に位置して
半導体集積回路チップを載せる領域であって、 該複数のアウターリードは、該フレーム本体に連結し、 該複数のインナーリードは、該アウターリードと連結
し、該アイランド部の周囲に設けられ、 該ゲート部は、該アウターリードとインナーリードの連
結部において、該複数のアウターリードを横方向に連結
して設けられ、 さらに、該複数のインナーリードの表面に金（Ａｕ）を
メッキしてワイヤボンディングを行なうためのリードと
の接続強度を高めるようにしたことを特徴とするリード
フレーム。 - 【請求項２】 前記リードフレームの基材が銅又は
鉄／ニッケル合金であることを特徴とする請求項１に記
載のリードフレーム。 - 【請求項３】 前記基材上に銀層が形成され、該銀
層上に金層が形成されることを特徴とする請求項２に記
載のリードフレーム。 - 【請求項４】 前記銀層の厚さが５０μ以上である
ことを特徴とする請求項３に記載のリードフレーム。 - 【請求項５】 前記金層の厚さが約１５μから５０
μであることを特徴とする請求項３に記載のリードフレ
ーム。 - 【請求項６】 前記基材上にニッケル層が形成さ
れ、該ニッケル層上に金層が形成されることを特徴とす
る請求項２に記載のリードフレーム。 - 【請求項７】 前記ニッケル層の厚さが５０μ以上
であることを特徴とする請求項６に記載のリードフレー
ム。 - 【請求項８】 前記金層の厚さが約１５μから５０
μであることを特徴とする請求項６に記載のリードフレ
ーム。 - 【請求項９】 パッケージされた半導体集積回路チ
ップであって、 内部に回路が形成され、かつ表面に複数のボンディング
パッドが形成された半導体集積チップと、 粘着層を介して該半導体集積回路チップを表面に貼着す
るダイパッドと、 該半導体集積回路の周囲に位置し、リードを介して該半
導体集積回路チップ上のボンディングパッドと電気的に
接続する複数のインナーピンと、 該半導体集積回路チップと、該ダイパッドと、該リード
と、該複数のインナーリードを密封するモールド層と、 該インナーリードに連結し、該モールド層の外部に延伸
する複数のアウターリードとを含んでなり、 該複数のインナーリードの表面に金（Ａｕ）をメッキし
てワイヤボンディングを行なうためのリードとの接続強
度を高めるようにしたことを特徴とする半導体集積回路
チップ。 - 【請求項１０】 前記インナーリードの基材が下層か
ら銅層、銀層、及び金層の順に形成されることを特徴と
する請求項９に記載の半導体集積回路チップ。 - 【請求項１１】 前記銀層の厚さが５０μ以上である
ことを特徴とする請求項１０に記載の半導体集積回路チ
ップ。 - 【請求項１２】 前記金層の厚さが約１５μから５０
μであることを特徴とする請求項１０に記載の半導体集
積回路チップ。 - 【請求項１３】 前記インナーリードが下層から銅
層、ニッケル層、及び金層の順に形成されることを特徴
とする請求項９に記載の半導体集積回路チップ。 - 【請求項１４】 前記ニッケル層の厚さが５０μ以上
であることを特徴とする請求項１３に記載の半導体集積
回路チップ。 - 【請求項１５】 前記金層の厚さが約１５μから５０
μであることを特徴とする請求項１３に記載の半導体集
積回路チップ。 - 【請求項１６】 前記インナーリードが下層から鉄／
ニッケル合金層と金層の順に形成されることを特徴とす
る請求項９に記載の半導体集積回路チップ。 - 【請求項１７】 前記鉄／ニッケル合金層の厚さが５
０μ以上であることを特徴とする請求項１６に記載の半
導体集積回路チップ。 - 【請求項１８】 前記金層の厚さが約１５μから５０
μであることを特徴とする請求項１６に記載の半導体集
積回路チップ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW90223582 | 2001-12-28 | ||
| TW090223582U TW520076U (en) | 2001-12-28 | 2001-12-28 | Improved design of IC leadframe |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003209214A true JP2003209214A (ja) | 2003-07-25 |
Family
ID=21687930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002129433A Pending JP2003209214A (ja) | 2001-12-28 | 2002-04-30 | リードフレーム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20030122224A1 (ja) |
| JP (1) | JP2003209214A (ja) |
| TW (1) | TW520076U (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004253706A (ja) * | 2003-02-21 | 2004-09-09 | Seiko Epson Corp | リードフレーム、半導体チップのパッケージング部材、半導体装置の製造方法、及び、半導体装置 |
| JP4836425B2 (ja) | 2004-09-15 | 2011-12-14 | イビデン株式会社 | 半導体搭載用リードピン |
| US9685351B2 (en) * | 2014-07-18 | 2017-06-20 | Nxp Usa, Inc. | Wire bond mold lock method and structure |
| US9524926B2 (en) * | 2014-09-26 | 2016-12-20 | Texas Instruments Incorporated | Packaged device with additive substrate surface modification |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6194777B1 (en) * | 1998-06-27 | 2001-02-27 | Texas Instruments Incorporated | Leadframes with selective palladium plating |
| JP4030200B2 (ja) * | 1998-09-17 | 2008-01-09 | 株式会社ルネサステクノロジ | 半導体パッケージおよびその製造方法 |
-
2001
- 2001-12-28 TW TW090223582U patent/TW520076U/zh not_active IP Right Cessation
-
2002
- 2002-04-01 US US10/114,607 patent/US20030122224A1/en not_active Abandoned
- 2002-04-30 JP JP2002129433A patent/JP2003209214A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| TW520076U (en) | 2003-02-01 |
| US20030122224A1 (en) | 2003-07-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101207117B (zh) | 系统级封装体及其制造方法 | |
| CN102201385B (zh) | 方形扁平无引线半导体封装及其制作方法 | |
| US9385072B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
| US8420452B2 (en) | Fabrication method of leadframe-based semiconductor package | |
| US6541307B2 (en) | Multimedia chip package | |
| JPH0878605A (ja) | リードフレームおよびそれを用いた半導体集積回路装置 | |
| US8981575B2 (en) | Semiconductor package structure | |
| JPH0955455A (ja) | 樹脂封止型半導体装置、リードフレーム及び樹脂封止型半導体装置の製造方法 | |
| JPH098207A (ja) | 樹脂封止型半導体装置 | |
| CN100559577C (zh) | 具有阵列接垫的晶片封装构造及其制造方法 | |
| JPH1012769A (ja) | 半導体装置およびその製造方法 | |
| CN101803015A (zh) | 具有弯曲外引线的半导体芯片封装 | |
| US6642082B2 (en) | Method for manufacturing a resin-sealed semiconductor device | |
| CN103367288B (zh) | 电子装置及其制造方法 | |
| JPH09307043A (ja) | リードフレーム部材とその製造方法、および該リードフレーム部材を用いた半導体装置 | |
| KR100292033B1 (ko) | 반도체칩패키지및그제조방법 | |
| US20040021231A1 (en) | Semiconductor device and its manufacturing method | |
| CN101266958A (zh) | 晶片封装结构 | |
| CN212848364U (zh) | 多基岛引线框架的封装结构 | |
| JP2003209214A (ja) | リードフレーム | |
| CN119208282A (zh) | 引线框架结构及其封装结构 | |
| CN113937074B (zh) | 四方扁平无引线封装结构 | |
| CN210866153U (zh) | 集成电路封装体 | |
| JP3127948B2 (ja) | 半導体パッケージ及びその実装方法 | |
| CN120356883A (zh) | 封装结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041214 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050314 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050323 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051004 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051229 |