JP2003228342A - 液晶表示装置 - Google Patents

液晶表示装置

Info

Publication number
JP2003228342A
JP2003228342A JP2002027590A JP2002027590A JP2003228342A JP 2003228342 A JP2003228342 A JP 2003228342A JP 2002027590 A JP2002027590 A JP 2002027590A JP 2002027590 A JP2002027590 A JP 2002027590A JP 2003228342 A JP2003228342 A JP 2003228342A
Authority
JP
Japan
Prior art keywords
voltage
positive
tft
bus line
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002027590A
Other languages
English (en)
Other versions
JP3906090B2 (ja
Inventor
Nobuo Sasaki
伸夫 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2002027590A priority Critical patent/JP3906090B2/ja
Priority to TW091133423A priority patent/TWI251194B/zh
Priority to EP02258053A priority patent/EP1335343B1/en
Priority to KR1020020074582A priority patent/KR100712024B1/ko
Priority to US10/316,434 priority patent/US7375712B2/en
Priority to CN02159341A priority patent/CN1437061A/zh
Priority to CNA2007101536124A priority patent/CN101276075A/zh
Publication of JP2003228342A publication Critical patent/JP2003228342A/ja
Application granted granted Critical
Publication of JP3906090B2 publication Critical patent/JP3906090B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0823—Several active elements per pixel in active matrix panels used to establish symmetry in driving, e.g. with polarity inversion
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 【課題】本発明は、画素用ＴＦＴの駆動電圧を低下させ
たアクティブマトリクス型のＴＦＴ−ＬＣＤを提供する
ことを目的とする。 【解決手段】画素Ｐ１１には、画素電極Ｐｅに正極性の
データ電圧を印加する正極性電圧印加用のｎチャネルＴ
ＦＴｎ１１と、画素電極Ｐｅに逆極性のデータ電圧を印
加する逆極性電圧印加用のｐチャネルＴＦＴｐ１１の２
つの薄膜トランジスタが形成されている。ＴＦＴｎ１１
のソース電極Ｓは画素電極Ｐｅに接続され、ドレイン電
極Ｄは正極性電圧印加用データバスラインＬｄ１１に接
続され、ゲート電極Ｇは正極性電圧印加用ゲートバスラ
インＬｇ１１に接続されている。一方、ＴＦＴｐ１１の
ソース電極Ｓも画素電極Ｐｅに接続され、ドレイン電極
Ｄは逆極性電圧印加用データバスラインＬｄ１２に接続
され、ゲート電極Ｇは逆極性電圧印加用ゲートバスライ
ンＬｇ１１に接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置（Ｌ
ＣＤ）に関し、特に、各画素にスイッチング素子として
ＴＦＴ（薄膜トランジスタ）を備えたアクティブマトリ
クス型のＴＦＴ−ＬＣＤに関する。
【０００２】
【従来の技術】ＬＣＤは、従来の代表的な表示装置であ
るＣＲＴを代替するに足る表示品質が得られるようにな
ってきており、市場規模が大きく成長しつつある。ま
た、フラットパネルである利点を生かして、各種のビュ
ーアー（ｖｉｅｗｅｒ）や、携帯電話機、ＰＤＡ（携帯
型情報機器）、ノート型パソコン（パーソナルコンピュ
ータ）等の表示装置として用いられ、さらに、デスクト
ップコンピュータ等のモニタや家庭用ＴＶ（テレビジョ
ン受像機）に用いられるようになってきている。このよ
うにＬＣＤは、対角２インチ程度の小型画面から４０イ
ンチを超える大型画面の表示装置として使用されてい
る。またＬＣＤは、静止画から動画まで表示可能なフル
カラーの表示装置として様々な方面で用途が拡大してい
る。
【０００３】ＬＣＤの技術動向としては、画素内にスイ
ッチング素子を持たないパッシブマトリクス型からＴＦ
Ｔ等のスイッチング素子を備えたアクティブマトリクス
型が主流になってきている。さらに、アクティブマトリ
クス型ＬＣＤの各画素に形成されるＴＦＴは、そのチャ
ネル領域（動作半導体層）の形成材料がａ−Ｓｉ（アモ
ルファスシリコン）から、キャリア移動度のより高いｐ
−Ｓｉ（ポリシリコン）に移行しつつある。
【０００４】ＴＦＴ−ＬＣＤの構造について簡単に説明
する。例えば、バックライトユニットを用いる透過型Ｔ
ＦＴ−ＬＣＤの場合は、ガラス基板等の透明絶縁性基板
からなるＴＦＴ基板（アレイ基板）と対向基板とが所定
のセルギャップで対向させて貼り合わされ、基板間に液
晶が封止されている。ＴＦＴ基板上には複数の画素電極
がマトリクス状に配置され、各画素電極にはＴＦＴが接
続されている。一方の対向基板上には共通電極が形成さ
れている。カラー表示のＬＣＤの場合には、ＴＦＴ基板
又は対向基板のいずれかにカラーフィルタ（ＣＦ）が形
成されている。両基板の液晶層との界面には配向膜が形
成されている。また、両基板の外側には例えばクロスニ
コルに配置された偏光板が貼り付けられている。
【０００５】図７は、従来のＴＦＴ−ＬＣＤの１画素分
の等価回路を示している。図７に示すように、ＴＦＴの
ゲート電極ＧはゲートバスラインＬｇに接続されてい
る。ＴＦＴのソース電極Ｓは画素電極Ｐｅに接続され、
ドレイン電極ＤはデータバスラインＬｄに接続されてい
る。画素電極Ｐｅと共通電極Ｃｅとで液晶層ｌｃを挟ん
で液晶容量Ｃｌｃが構成される。なお、実際には液晶容
量Ｃｌｃに並列に蓄積容量Ｃｓが接続されるが図示を省
略している。
【０００６】ゲートバスラインＬｇには不図示のゲート
バスライン駆動回路からゲート電圧Ｖｇが印加される。
データバスラインＬｄには不図示のデータバスライン駆
動回路から階調電圧Ｖｄが印加される。また、共通電極
Ｃｅには、共通電圧Ｖｃｏｍ（＝０Ｖ）が印加される。
【０００７】液晶ｌｃは正または負の誘電率異方性を有
しており、印加される電界強度に応じて液晶分子が回転
する性質を有している。さらに液晶ｌｃは屈折率異方性
を備えており、液晶分子の回転に応じて液晶ｌｃを透過
する光の偏光状態を変化させる性質を有している。この
ため、画素電極Ｐｅと共通電極Ｃｅとの間に電圧を印加
すると、当該印加電圧値に応じて液晶分子が回転し、入
射側偏光板で直線偏光となった光の偏光状態を液晶ｌｃ
中で変化させ、これにより光射出側偏光板を透過する光
量を調節して階調表示が実現される。
【０００８】一般の液晶材料には５Ｖ程度の電圧が印加
可能であるが、液晶ｌｃに一方向のみの電界を印加し続
けると液晶材料が劣化してしまう。これを抑制するた
め、液晶駆動用の電界は所定周期で極性を反転させて液
晶ｌｃに印加される。一般には、表示フレーム周期で極
性を反転させるフレーム反転駆動方式が用いられる。
【０００９】各画素電極Ｐｅは画素毎に個別に設けられ
ているが、共通電極Ｃｅは全画素共通で１つの電極が設
けられている。このような共通電極Ｃｅを用いてフレー
ム反転駆動方式を実現するために図８に示す駆動方法が
採用される。図８は、横方向に時間をとり、縦方向に電
圧をとって、ゲート電圧Ｖｇ、階調電圧Ｖｄ、及び共通
電圧Ｖｃｏｍの関係を示している。
【００１０】図８に示すように、共通電圧（共通電極電
位）Ｖｃｏｍ（＝０Ｖ）は一定である。データバスライ
ンＬｄには、共通電圧Ｖｃｏｍを中心にして、最大で±
２．５Ｖの階調電圧Ｖｄが印加される。図８では、各フ
レームｆｎで絶対値Ｖ０＝２．５Ｖの階調電圧Ｖｄ（ｄ
ａｔａ）がフレームｆｎ毎に極性反転してデータバスラ
インＬｄに出力されている状態を示している。
【００１１】ゲートバスラインＬｇに対して、当該ライ
ンに接続されたｎチャネル型のＴＦＴをオフ状態に維持
する場合には、逆極性で絶対値が最大の階調電圧Ｖｄ＝
−Ｖ０（Ｖ）よりＶ１（絶対値）だけ低い電位Ｖｇ（ｏ
ｆｆ）が出力される。一方、当該ＴＦＴをオン状態に維
持する場合には、正極性で絶対値が最大の階調電圧Ｖｄ
＝＋Ｖ０（Ｖ）よりＶ２（絶対値）だけ高い電位Ｖｇ
（ｏｎ）が出力される。つまり、当該ＴＦＴをオン状態
にする期間だけ、Ｖｇ＝Ｖｇ（ｏｎ）のゲートパルスが
ゲートバスラインＬｇに出力される。このゲートパルス
の高さは、Ｖ１＋２×Ｖ０＋Ｖ２である。オフ電流の切
れが悪い場合には電圧Ｖ１を大きくし、オン電流が小さ
い場合には、蓄積電荷の保持特性やデータ書き換え速度
の問題から電圧Ｖ２を大きくする必要がある。このた
め、両極性においてＴＦＴを確実にオン／オフさせるた
めに通常１３Ｖ程度の駆動電圧が用いられる。
【００１２】このように従来のＴＦＴ−ＬＣＤでは、画
素電極Ｐｅに書き込む階調電圧Ｖｄは最大２．５Ｖであ
るにもかかわらず、その駆動のために１３Ｖの電源回路
を必要としている。この１３Ｖの駆動電圧はゲートバス
ライン駆動回路のみならず、データバスラインＬｄに出
力する信号の流れを制御するデータバスライン駆動回路
内のスイッチング素子にも印加されている。なお、液晶
材料によって最大駆動電圧は異なり、本例よりさらに大
きな１６Ｖや１８Ｖ、あるいはそれ以上の駆動電圧を必
要とするＴＦＴ−ＬＣＤも存在する。
【００１３】
【発明が解決しようとする課題】このように従来のＴＦ
Ｔ−ＬＣＤでは、各画素の液晶ｌｃを駆動するためのゲ
ートバスライン駆動回路及びデータバスライン駆動回路
の電源電圧が、液晶ｌｃに印加する電圧幅５Ｖに比べて
極めて大きくなってしまっている。このため、ＴＦＴの
ゲート耐圧やドレイン耐圧も高くしなければならない。
その結果、ＴＦＴのゲート酸化膜の膜厚を厚くしたり、
チャネル長を長くしたり、あるいはＬＤＤ（ｌｉｇｈｔ
ｌｙ ｄｏｐｅｄ ｄｒａｉｎ）長を長くしたりする対
策を講じる必要が生じる。しかしながら、これらの対策
を講じると、ＴＦＴの閾値電圧Ｖｔｈのばらつきが増大
してしまうと共にＴＦＴのオン電流が小さくなってしま
う。その結果、大きなＶｔｈばらつきでも適正に動作さ
せるために駆動電圧をさらに上げる必要が生じ、オン電
流の減少を抑えて必要なスイッチング速度を得るために
さらに駆動電圧を上げる必要が生じてしまい、結局悪循
環に陥るだけで駆動電圧を低くすることができない。ま
た、駆動電圧の上昇は消費電力の増大と環境への電磁障
害を増加させるという問題も有している。
【００１４】また近年、低温ポリシリコン製造プロセス
の確立により、ガラス基板等の比較的低融点部材上に、
ｐ−Ｓｉ（ポリシリコン）でチャネル領域が形成された
ＦＥＴを作製できるようになってきている。これによ
り、画素用ＴＦＴを作り込むガラス基板の周辺部にゲー
トバスライン駆動回路やデータバスライン駆動回路を始
めとして種々の回路を組み込んだ周辺回路一体型のＴＦ
Ｔ基板が作製できるようになる。周辺回路部分のＦＥＴ
は、ゲート長をできるだけ短く形成して高速動作を可能
にさせる必要があるが、それには低電圧駆動型であるこ
とが不可欠である。また、低電圧駆動型にしないと低消
費電力でバランスの良い回路が得られない。
【００１５】一方で、画素用ＴＦＴが高電圧駆動型であ
るとすると、１枚のガラス基板上に、低電圧駆動型ＦＥ
Ｔと高電圧駆動型ＴＦＴとを混在させて形成する必要が
生じるが、これでは製造プロセスが煩雑になってしまう
と共に製造コストが増大してしまうという問題を有して
いる。従って、低温ポリシリコン製造プロセスを利用し
た周辺回路一体型のＴＦＴ基板を製造するには、画素用
ＴＦＴの駆動電圧を周辺回路のＦＥＴの駆動電圧にでき
るだけ近づくように下げる必要がある。
【００１６】本発明の目的は、画素用ＴＦＴの駆動電圧
を低下させた液晶表示装置を提供することにある。
【００１７】
【課題を解決するための手段】上記目的は、対向する電
極間に液晶を挟んで構成された液晶容量と、前記電極間
に正極性の電圧を印加して前記液晶容量に正電荷を充電
する正極性駆動回路系と、前記正極性駆動回路系と別個
に設けられ、前記電極間に逆極性の電圧を印加して前記
液晶容量に負電荷を充電する逆極性駆動回路系とを有す
ることを特徴とする液晶表示装置によって達成される。
【００１８】
【発明の実施の形態】本発明の一実施の形態による液晶
表示装置及びその駆動方法について図１乃至図６を用い
て説明する。本実施の形態による液晶表示装置（ＴＦＴ
−ＬＣＤ）は、液晶容量に対する正電荷の充電と負電荷
の充電とをそれぞれ別回路系（正極性駆動回路系と逆極
性駆動回路系）にした点に特徴を有している。このた
め、画素毎に２つのＴＦＴを配置して、一方のＴＦＴは
正極性の階調データを書込むためのスイッチング素子と
して機能させ、他方のＴＦＴは逆極性の階調データを書
込むためのスイッチング素子として機能させるようにし
ている。
【００１９】従来のＴＦＴ−ＬＣＤが、画素電極に対す
る正極性及び逆極性の電圧印加を１つ共通の駆動回路で
行っているのに対し、本実施の形態では、正極性の電圧
印加と逆極性の電圧印加とをそれぞれ別個の駆動回路で
行う。従って、正極性電圧印加用ＴＦＴ及び逆極性電圧
印加用ＴＦＴに印加される階調データ電圧の振幅をそれ
ぞれ従来の半分に抑えることができるので、ＴＦＴのゲ
ート電極に印加するゲートパルス電圧を低く抑えること
ができる。
【００２０】本実施の形態によるＴＦＴ−ＬＣＤ及びそ
の駆動方法について、以下具体的に実施例を用いて説明
する。 ［実施例１］図１及び図２を用いて本実施例のＴＦＴ−
ＬＣＤ及びその駆動方法について説明する。まず、図１
を用いて本実施例によるＴＦＴ−ＬＣＤの概略構成につ
いて説明する。図１は、絶縁性基板上にマトリクス状に
配置された複数の画素Ｐｍｎのうち隣接する４画素Ｐ１
１、Ｐ１２、Ｐ２１、Ｐ２２の等価回路を示している。
画素Ｐｍｎには、ＴＦＴ基板側に形成された画素電極Ｐ
ｅと対向基板側に形成された共通電極Ｃｅとの間に液晶
ｌｃを挟んで構成された液晶容量Ｃｌｃｍｎが形成され
ている。共通電極Ｃｅには、共通電圧（共通電極電位）
Ｖｃｏｍ（＝０Ｖ）が印加されるようになっている。
【００２１】また、画素形成領域に隣接する基板周辺領
域には、例えば低温ポリシリコン製造プロセスを用いた
周辺回路が画素形成領域と一体的に形成されている。周
辺回路の一部として正極性駆動用ゲートバスライン駆動
回路ＧＤ１と逆極性駆動用ゲートバスライン駆動回路Ｇ
Ｄ２、及び正極性駆動用データバスライン駆動回路ＤＤ
１と逆極性駆動用データバスライン駆動回路ＤＤ２が形
成されている。
【００２２】正極性駆動用ゲートバスライン駆動回路Ｇ
Ｄ１には、図中横方向に延びる正極性電圧印加用ゲート
バスラインＬｇ１１、Ｌｇ２１、Ｌｇ３１・・・が接続
されている。逆極性駆動用ゲートバスライン駆動回路Ｇ
Ｄ２には、正極性電圧印加用ゲートバスラインＬｇ１
１、Ｌｇ２１、Ｌｇ３１・・・にそれぞれ隣接してほぼ
平行に逆極性電圧印加用ゲートバスラインＬｇ１２、Ｌ
ｇ２２、Ｌｇ３２・・・が接続されている。
【００２３】正極性駆動用データバスライン駆動回路Ｄ
Ｄ１には、図中縦方向に延びる正極性電圧印加用データ
バスラインＬｄ１１、Ｌｄ２１、Ｌｄ３１・・・が接続
されている。逆極性駆動用データバスライン駆動回路Ｄ
Ｄ２には、正極性電圧印加用データバスラインＬｄ１
１、Ｌｄ２１、Ｌｄ３１・・・にほぼ平行に逆極性電圧
印加用データバスラインＬｄ１２、Ｌｄ２２・・・が接
続されている。
【００２４】正極性駆動用ゲートバスライン駆動回路Ｇ
Ｄ１と正極性電圧印加用ゲートバスラインＬｇ１１、Ｌ
ｇ２１、Ｌｇ３１・・・、及び正極性駆動用データバス
ライン駆動回路ＤＤ１と正極性電圧印加用データバスラ
インＬｄ１１、Ｌｄ２１、Ｌｄ３１・・・とで正極性駆
動回路系が構成される。正極性駆動回路系は、各画素Ｐ
ｍｎの電極Ｐｅ、Ｃｅ間に正極性の電圧を印加して液晶
容量Ｃｌｃｍｎに正電荷を充電するために用いられる。
【００２５】逆極性駆動用ゲートバスライン駆動回路Ｇ
Ｄ２と逆極性電圧印加用ゲートバスラインＬｇ１２、Ｌ
ｇ２２、Ｌｇ３２・・・、及び逆極性駆動用データバス
ライン駆動回路ＤＤ２と逆極性電圧印加用データバスラ
インＬｄ１２、Ｌｄ２２・・・とで逆極性駆動回路系が
構成される。逆極性駆動回路系は、各画素Ｐｍｎの電極
Ｐｅ、Ｃｅ間に逆極性の電圧を印加して液晶容量Ｃｌｃ
ｍｎに負電荷を充電するために用いられる。
【００２６】例えば画素Ｐ１１を例にとると、画素Ｐ１
１には、画素電極Ｐｅに正極性のデータ電圧を印加する
正極性電圧印加用ＴＦＴとしてのｎチャネルＴＦＴｎ１
１と、画素電極Ｐｅに逆極性のデータ電圧を印加する逆
極性電圧印加用ＴＦＴとしてのｐチャネルＴＦＴｐ１１
の２つの薄膜トランジスタが形成されている。
【００２７】ＴＦＴｎ１１のソース電極Ｓは画素電極Ｐ
ｅに接続され、ドレイン電極Ｄは正極性電圧印加用デー
タバスラインＬｄ１１に接続され、ゲート電極Ｇは正極
性電圧印加用ゲートバスラインＬｇ１１に接続されてい
る。一方、ＴＦＴｐ１１のソース電極Ｓも画素電極Ｐｅ
に接続され、ドレイン電極Ｄは逆極性電圧印加用データ
バスラインＬｄ１２に接続され、ゲート電極Ｇは逆極性
電圧印加用ゲートバスラインＬｇ１１に接続されてい
る。他の画素Ｐｍｎも同様の構成を有している。なお、
実際には液晶容量Ｃｌｃｍｎに並列に蓄積容量Ｃｓｍｎ
が接続されるが図示を省略している。
【００２８】以上の構成において、ある表示フレームｆ
２ｎ（ｎは正の整数）において正極性駆動用ゲートバス
ライン駆動回路ＧＤ１から正極性電圧印加用ゲートバス
ラインＬｇ１１に対して正極性電圧印加用ゲートパルス
Ｖｇ１１（ｏｎ）が出力されると、正極性電圧印加用ゲ
ートバスラインＬｇ１１にゲート電極Ｇが接続されたＴ
ＦＴｎ１１、ＴＦＴｎ１２・・・はオン状態になる。こ
れにより、正極性駆動用データバスライン駆動回路ＤＤ
１から正極性電圧印加用データバスラインＬｄ１１、Ｌ
ｄ２１、Ｌｄ３１・・・にそれぞれ出力された階調電圧
Ｖｄ１１、Ｖｄ２１、Ｖｄ３１・・・が、ＴＦＴｎ１ｎ
を介して各々の画素Ｐ１ｎの画素電極Ｐｅに書込まれ
る。以上の動作が線順次駆動で正極性駆動用ゲートバス
ラインＬｇｍ１の全てについて実行されると、１フレー
ム周期分の階調電圧の書込みが終了する。
【００２９】次いで、次の表示フレームｆ（２ｎ＋１）
において逆極性駆動用ゲートバスライン駆動回路ＧＤ２
から逆極性電圧印加用ゲートバスラインＬｇ１２に対し
て逆極性電圧印加用ゲートパルスＶｇ１２（ｏｎ）が出
力されると、逆極性電圧印加用ゲートバスラインＬｇ１
２にゲート電極Ｇが接続されたＴＦＴｐ１１、ＴＦＴｐ
１２・・・はオン状態になる。これにより、逆極性駆動
用データバスライン駆動回路ＤＤ２から逆極性電圧印加
用データバスラインＬｄ１２、Ｌｄ２２・・・にそれぞ
れ出力された階調電圧Ｖｄ１２、Ｖｄ２２・・・が、Ｔ
ＦＴｐ１ｎを介して各々の画素Ｐ１ｎの画素電極Ｐｅに
書込まれる。以上の動作が線順次駆動で逆極性駆動用ゲ
ートバスラインＬｇｍ２の全てについて実行されると、
１フレーム周期分の階調電圧の書込みが終了する。
【００３０】上述の表示フレームｆ２ｎ及びｆ（２ｎ＋
１）を順次繰り返してフレーム反転駆動が実現される。
【００３１】次に、図１を参照しつつ図２を用いて正極
性電圧印加用ゲートパルスＶｇｍ１（ｏｎ）及び逆極性
電圧印加用ゲートパルスＶｇｍ２（ｏｎ）の最適レベル
（電圧値）について詳細に説明する。図２は、横方向に
時間軸ｔをとり、縦方向に電圧レベルをとって、ゲート
電圧Ｖｇ、階調電圧Ｖｄ、及び共通電圧Ｖｃｏｍの関係
を示している。また、図２において、時間軸ｔ上方側は
正極性駆動回路系の時間軸ｔに対する各電圧レベルを示
し、時間軸ｔ下方側は逆極性駆動回路系の時間軸ｔに対
する各電圧レベルを示している。なお、説明を容易にす
るため、図２は、画素Ｐ１１のＴＦＴｎ１１及びＴＦＴ
ｐ１１のゲート電極Ｇにそれぞれ印加される正極性電圧
印加用ゲートパルスＶｇ１１（ｏｎ）及び逆極性電圧印
加用ゲートパルスＶｇ１２（ｏｎ）について示してい
る。
【００３２】共通電圧（共通電極電位）Ｖｃｏｍ（＝０
Ｖ）は一定である。本例では、正極性最大階調電圧Ｖｄ
１１ｍａｘ＝＋２．５Ｖであり、逆極性最大階調電圧Ｖ
ｄ１２ｍａｘ＝−２．５Ｖである。なお、ＴＦＴｎ１１
の閾値電圧Ｖｔｈｎ＝Ｖｔｈ０±Δであり、ＴＦＴｐ１
１の閾値電圧Ｖｔｈｐ＝−Ｖｔｈ０±Δである。ここ
で、代表閾値電圧Ｖｔｈ０＝３Ｖ、ばらつきΔ＝１Ｖと
する。また、ＴＦＴｎ１１及びＴＦＴｐ１１の画素電極
Ｐｅ側電位をＶＬとする（図１参照）。
【００３３】はじめに、図２に示すフレーム反転駆動方
式の概略について説明する。図２に示すように、画素Ｐ
１１の画素電極Ｐｅには偶数フレームｆ２、ｆ４で正極
性階調電圧Ｖｄ１１（ｄａｔａ）が印加され、奇数フレ
ームｆ１、ｆ３で逆極性階調電圧Ｖｄ１２（ｄａｔａ）
が印加される。
【００３４】正極性電圧印加用ゲートパルスＶｇ１１
（ｏｎ）及び逆極性電圧印加用ゲートパルスＶｇ１２
（ｏｎ）の大きさは、最大階調電圧の絶対値Ｖ０＝２．
５Ｖとして図２に示すように絶対値電圧Ｖ１及び絶対値
電圧Ｖ２をとると、Ｖ０＋Ｖ１＋Ｖ２として求められ
る。
【００３５】換言すると、ＴＦＴｎ１１をオフ状態に維
持するためには、ＴＦＴｎ１１のゲート電極Ｇの電位を
正極性最小階調電圧Ｖｄ１１ｍｉｎ＝Ｖｃｏｍ＝０Ｖよ
りＶ１（絶対値）だけ低い電位に維持する必要がある。
一方、ＴＦＴｎ１１をオン状態に維持するためには、Ｔ
ＦＴｎ１１のゲート電極Ｇの電位を正極性最大階調電圧
Ｖｄ１１ｍａｘ＝Ｖ０＝２．５ＶよりＶ２（絶対値）だ
け高い電位に維持する必要がある。
【００３６】また、ＴＦＴｐ１１をオフ状態に維持する
ためには、ＴＦＴｐ１１のゲート電極Ｇの電位を逆極性
最小階調電圧Ｖｄ１２ｍｉｎ＝Ｖｃｏｍ＝０ＶよりＶ１
（絶対値）だけ高い電位に維持する必要がある。一方、
ＴＦＴｐ１１をオン状態に維持するためには、ＴＦＴｐ
１１のゲート電極Ｇの電位を逆極性最大階調電圧Ｖｄ１
２ｍａｘ＝−Ｖ０＝−２．５ＶよりＶ２（絶対値）だけ
低い電位に維持する必要がある。
【００３７】まず、図２の時間軸ｔ上方側に示す正極性
駆動回路系による、ｎチャネルＦＥＴであるＴＦＴｎ１
１のゲート電極Ｇに印加される正極性電圧印加用ゲート
パルスＶｇ１１（ｏｎ）について説明する。
【００３８】ＴＦＴｎ１１がオフ状態を維持するには、
正極性電圧印加用データバスラインＬｄ１１に出力され
ている電圧Ｖｄ１１と画素電極Ｐｅ側電圧ＶＬのいずれ
か低い方の電圧レベルと、正極性電圧印加用ゲートバス
ラインＬｇ１１に出力されている電圧Ｖｇ１１との電位
差がＴＦＴｎ１１の閾値電圧Ｖｔｈｎ＝Ｖｔｈ０±Δよ
り小さいことが必要である。図２の時刻ｔ１の時点で
は、画素電極Ｐｅ側電圧ＶＬ＝−２．５Ｖに対して、Ｔ
ＦＴｎ１１はオフである必要がある。
【００３９】すなわち、 Ｖｇ１１−Ｍｉｎ（Ｖｄ１１，ＶＬ）＜Ｖｔｈ０−Δ （式１） ここで、 Ｖｇ１１＝−Ｖ１ Ｍｉｎ（Ｖｄ１１，ＶＬ）＝−２．５ Ｖｔｈ０−Δ＝２ であるから、これらを式１に代入して整理すると、 Ｖ１＞０．５ となる。
【００４０】時刻ｔ２の時点では、画素電極Ｐｅ側電圧
ＶＬ＝−２．５Ｖに対して、ＴＦＴｎ１１はオフである
必要がある。時刻ｔ１の場合と同様に式１を用いて、 Ｖｇ１１−Ｍｉｎ（Ｖｄ１１，ＶＬ）＜Ｖｔｈ０−Δ （式１） ここで、 Ｖｇ１１＝−Ｖ１ Ｍｉｎ（Ｖｄ１１，ＶＬ）＝−２．５ Ｖｔｈ０−Δ＝２ であるから、これらを式１に代入して整理すると、 Ｖ１＞０．５ となる。
【００４１】時刻ｔ３の時点では、階調電圧Ｖｄ１１＝
Ｖｄ１１（ｄａｔａ）＝２．５Ｖである。ＴＦＴｎ１１
がオンになる瞬間は画素電極Ｐｅ側電圧ＶＬ＝−２．５
Ｖだが、画素電極Ｐｅに階調電圧Ｖｄ１１（ｄａｔａ）
を書込んだ直後は画素電極Ｐｅ側電圧ＶＬ＝Ｖｄ１１
（ｄａｔａ）＝２．５Ｖになる。ＴＦＴｎ１１は、書込
み終了時までオン状態を維持する必要がある。すなわ
ち、 Ｖｇ１１−Ｍｉｎ（Ｖｄ１１，ＶＬ）＞Ｖｔｈ０＋Δ （式２） ここで、 Ｖｇ１１＝Ｖ０＋Ｖ２＝２．５＋Ｖ２ Ｍｉｎ（Ｖｄ１１，ＶＬ）＝２．５ Ｖｔｈ０＋Δ＝４ であるから、これらを式２に代入して整理すると、 Ｖ２＞４ となる。
【００４２】時刻ｔ４の時点では、画素電極Ｐｅ側電圧
ＶＬ＝２．５Ｖに対して、ＴＦＴｎ１１はオフである必
要がある。時刻ｔ１の場合と同様に式１を用いて、 Ｖｇ１１−Ｍｉｎ（Ｖｄ１１，ＶＬ）＜Ｖｔｈ０−Δ （式１） ここで、 Ｖｇ１１＝−Ｖ１ Ｍｉｎ（Ｖｄ１１，ＶＬ）＝２．５ Ｖｔｈ０−Δ＝２ であるから、これらを式１に代入して整理すると、 Ｖ１＞−４．５ となる。
【００４３】時刻ｔ５の時点では、画素電極Ｐｅ側電圧
ＶＬ＝２．５Ｖ、電圧Ｖｇ１１＝０Ｖに対して、ＴＦＴ
ｎ１１はオフである必要がある。 Ｖｇ１１＝−Ｖ１ Ｍｉｎ（Ｖｄ１１，ＶＬ）＝０ Ｖｔｈ０−Δ＝２ であるから、結局、 Ｖｇ１１−Ｍｉｎ（Ｖｄ１１，ＶＬ）＝−Ｖ１＜０ となる。
【００４４】時刻ｔ６の時点の状態は、時刻１の時点と
同じである。
【００４５】従って、ｎチャネルＴＦＴｎ１１に印加す
る正極性電圧印加用ゲートパルスＶｇｍ１（ｏｎ）に関
しては、Ｖ１＞０．５、Ｖ２＞４であればよい。ｐチャ
ネルＴＦＴｐ１１に印加する逆極性電圧印加用ゲートパ
ルスＶｇｍ２（ｏｎ）に関しては、極性を反対にすれ
ば、上述と全く同様の議論が成り立つので、Ｖ１＞０．
５、Ｖ２＞４であればよい。
【００４６】以上より、閾値電圧Ｖｔｈ０＝３Ｖ、ばら
つきΔ＝１Ｖとして、正極性電圧印加用ゲートパルスＶ
ｇ１１（ｏｎ）及び逆極性電圧印加用ゲートパルスＶｇ
１２（ｏｎ）の最小電圧振幅は、Ｖ０＋Ｖ１＋Ｖ２＝
２．５＋０．５＋４＝７Ｖとなる。すなわち、正極性駆
動回路系及び逆極性駆動回路系ともに、７Ｖの電源電圧
を用いることができる。
【００４７】このように本実施例によれば、各画素の液
晶ｌｃを駆動するためのゲートバスライン駆動回路及び
データバスライン駆動回路の電源電圧が、従来に比較し
て大幅に低下させることができる。このため、ゲート耐
圧やドレイン耐圧が比較的低いＴＦＴを画素のスイッチ
ング素子として用いることができるようになる。その結
果、画素用ＴＦＴのゲート酸化膜の膜厚を薄くしたり、
チャネル長を短くしたり、あるいはＬＤＤ長を短くした
りすることができるようになる。これにより、ＴＦＴの
閾値電圧Ｖｔｈのばらつきを減少させることができＴＦ
Ｔのオン電流が小さくなるのを抑えることができる。ま
た、駆動電圧を低下できるので低消費電力化と環境への
電磁障害の低減を達成できるようになる。
【００４８】また、低温ポリシリコン製造プロセスを用
いた周辺回路一体型のＴＦＴ基板を作製する場合におい
ても、周辺回路部分のＦＥＴを低電圧駆動型で形成でき
るようになるため高速動作が可能で低消費電力でバラン
スの良い周辺回路を得ることができるようになる。
【００４９】さらに、画素用ＴＦＴを低電圧駆動型にす
ることができるので、１枚のガラス基板上に、低電圧駆
動型ＦＥＴと高電圧駆動型ＴＦＴとを混在させて形成す
る必要がなくなるため製造プロセスを簡略化させること
ができ、製造コストを抑えることができる。
【００５０】［実施例２］図３及び図４を用いて本実施
例のＴＦＴ−ＬＣＤ及びその駆動方法について説明す
る。図３は、上記実施例１の図１と同様の等価回路であ
って、本実施例によるＴＦＴ−ＬＣＤの概略構成を示し
ている。本実施例によるＴＦＴ−ＬＣＤは、上記実施例
１のＴＦＴ−ＬＣＤのｐチャネルＴＦＴｐｍｎをｎチャ
ネルＴＦＴｎ’ｍｎに置き換えた以外は上記実施例１と
同様の構成である。実施例１と同様の機能作用を有する
構成要素には同一の符号を付してその説明は省略する。
【００５１】例えば画素Ｐ１１を例にとると、画素Ｐ１
１には、画素電極Ｐｅに正極性のデータ電圧を印加する
正極性電圧印加用ＴＦＴとしてのｎチャネルＴＦＴｎ１
１と、画素電極Ｐｅに逆極性のデータ電圧を印加する逆
極性電圧印加用ＴＦＴとしてのｎチャネルＴＦＴｎ’１
１の２つの薄膜トランジスタが形成されている。
【００５２】ＴＦＴｎ１１のソース電極Ｓは画素電極Ｐ
ｅに接続され、ドレイン電極Ｄは正極性電圧印加用デー
タバスラインＬｄ１１に接続され、ゲート電極Ｇは正極
性電圧印加用ゲートバスラインＬｇ１１に接続されてい
る。一方、ＴＦＴｎ’１１のドレイン電極Ｄは画素電極
Ｐｅに接続され、ソース電極Ｓは逆極性電圧印加用デー
タバスラインＬｄ１２に接続され、ゲート電極Ｇは逆極
性電圧印加用ゲートバスラインＬｇ１１に接続されてい
る。他の画素Ｐｍｎも同様の構成を有している。
【００５３】次に、図３を参照しつつ図４を用いて正極
性電圧印加用ゲートパルスＶｇｍ１（ｏｎ）及び逆極性
電圧印加用ゲートパルスＶｇｍ２（ｏｎ）の最適レベル
（電圧値）について詳細に説明する。図４は実施例１の
図２に示したのと同様の条件で本実施例のＴＦＴ−ＬＣ
Ｄをフレーム反転駆動させる際のゲート電圧Ｖｇ、階調
電圧Ｖｄ、及び共通電圧Ｖｃｏｍの関係を示している。
【００５４】ここで、図４の時間軸ｔ上方側に示す正極
性駆動回路系による、ＴＦＴｎ１１のゲート電極Ｇに印
加される正極性電圧印加用ゲートパルスＶｇ１１（ｏ
ｎ）の大きさは、実施例１のＴＦＴｎ１１と全く同様の
議論が成り立つので、Ｖ１＝０．５、Ｖ２＝４であれば
よい。従って、正極性駆動回路系での最小電圧振幅は
０．５＋４＋２．５＝７Ｖになる。
【００５５】次に、図４の時間軸ｔ下方側に示す逆極性
駆動回路系による、ｎチャネルＦＥＴであるＴＦＴｎ’
１１のゲート電極Ｇに印加される逆極性電圧印加用ゲー
トパルスＶｇ１２（ｏｎ）について説明する。
【００５６】図４の時刻ｔ１の時点では、画素電極Ｐｅ
側電圧ＶＬ＝−２．５Ｖに対して、ＴＦＴｎ’１１はオ
フである必要がある。すなわち、 Ｖｇ１２−Ｍｉｎ（Ｖｄ１２，ＶＬ）＜Ｖｔｈ０−Δ （式３） ここで、 Ｖｇ１２＝−２．５＋Ｖ１ Ｍｉｎ（Ｖｄ１２，ＶＬ）＝−２．５ Ｖｔｈ０−Δ＝２ であるから、これらを式３に代入して整理すると、 Ｖ１＜２ となる。
【００５７】時刻ｔ２の時点では、画素電極Ｐｅ側電圧
ＶＬ＝−２．５Ｖに対して、ＴＦＴｎ’１１はオフであ
る必要がある。時刻ｔ１の場合と同様に式３を用いて、 Ｖｇ１２−Ｍｉｎ（Ｖｄ１２，ＶＬ）＜Ｖｔｈ０−Δ （式３） ここで、 Ｖｇ１２＝−２．５＋Ｖ１ Ｍｉｎ（Ｖｄ１２，ＶＬ）＝−２．５ Ｖｔｈ０−Δ＝２ であるから、これらを式３に代入して整理すると、 Ｖ１＜２ となる。
【００５８】時刻ｔ３の時点では、正極性階調電圧Ｖｄ
１１＝Ｖｄ１１（ｄａｔａ）＝２．５Ｖが画素電極Ｐｅ
に書込まれる。このとき、階調電圧Ｖｄ１２＝０Ｖであ
る。正極性側のＴＦＴｎ１１がオンになる瞬間は画素電
極Ｐｅ側電圧ＶＬ＝−２．５Ｖだが、画素電極Ｐｅに階
調電圧Ｖｄ１１（ｄａｔａ）を書込んだ直後は画素電極
Ｐｅ側電圧ＶＬ＝Ｖｄ１１（ｄａｔａ）＝２．５Ｖにな
る。このとき、逆極性側のＴＦＴｎ’１１は、書込み終
了時までオフ状態を維持する必要がある。すなわち、 Ｖｇ１２−Ｍｉｎ（Ｖｄ１２，ＶＬ）＜Ｖｔｈ０−Δ （式３） ここで、 Ｖｇ１２＝−Ｖ０＋Ｖ１＝−２．５＋Ｖ１ Ｍｉｎ（Ｖｄ１２，ＶＬ）＝０ Ｖｔｈ０−Δ＝２ であるから、これらを式３に代入して整理すると、 Ｖ１＜４．５ となる。
【００５９】時刻ｔ４の時点では、画素電極Ｐｅ側電圧
ＶＬ＝２．５Ｖに対して、逆極性側のＴＦＴｎ’１１は
オフである必要がある。時刻ｔ１の場合と同様に式３を
用いて、 Ｖｇ１２−Ｍｉｎ（Ｖｄ１２，ＶＬ）＜Ｖｔｈ０−Δ （式３） ここで、 Ｖｇ１２＝−２．５＋Ｖ１ Ｍｉｎ（Ｖｄ１２，ＶＬ）＝０ Ｖｔｈ０−Δ＝２ であるから、これらを式３に代入して整理すると、 Ｖ１＜０．５ となる。
【００６０】時刻ｔ５の時点では、画素電極Ｐｅ側電圧
ＶＬ＝２．５Ｖ、電圧Ｖｇ１２＝０Ｖに対して、ＴＦＴ
ｎ’１１はオフである必要がある。 Ｖｇ１２−Ｍｉｎ（Ｖｄ１２，ＶＬ）＜Ｖｔｈ０−Δ （式３） ここで、 Ｖｇ１２＝−２．５＋Ｖ１ Ｍｉｎ（Ｖｄ１２，ＶＬ）＝−２．５ Ｖｔｈ０−Δ＝２ であるから、これらを式３に代入して整理すると、 Ｖ１＜２ となる。
【００６１】時刻ｔ６の時点では、階調電圧Ｖｄ１２＝
Ｖｄ１２（ｄａｔａ）＝−２．５Ｖである。逆極性側の
ＴＦＴｎ’１１がオンになる瞬間は画素電極Ｐｅ側電圧
ＶＬ＝２．５Ｖだが、画素電極Ｐｅに最大階調電圧Ｖｄ
１２（ｄａｔａ）を書込んだ直後は画素電極Ｐｅ側電圧
ＶＬ＝Ｖｄ１２（ｄａｔａ）＝−２．５Ｖになる。ＴＦ
Ｔｎ’１１は、書込み終了時までオン状態を維持する必
要がある。すなわち、 Ｖｇ１２−Ｍｉｎ（Ｖｄ１２，ＶＬ）＞Ｖｔｈ０＋Δ （式４） ここで、 Ｖｇ１２＝Ｖ２ Ｍｉｎ（Ｖｄ１２，ＶＬ）＝−２．５ Ｖｔｈ０＋Δ＝４ であるから、これらを式４に代入して整理すると、 Ｖ２＞１．５ となる。
【００６２】従って、逆極性側のｎチャネルＴＦＴｎ’
１１に印加する逆極性電圧印加用ゲートパルスＶｇｍ２
（ｏｎ）に関してはＶ１＜２、Ｖ２＞１．５であればよ
い。
【００６３】以上より、閾値電圧Ｖｔｈ０＝３Ｖ、ばら
つきΔ＝１Ｖとして、正極性電圧印加用ゲートパルスＶ
ｇ１１（ｏｎ）の最小電圧振幅は、Ｖ０＋Ｖ１＋Ｖ２＝
＝２．５＋０．５＋４＝７Ｖとなり、逆極性電圧印加用
ゲートパルスＶｇ１２（ｏｎ）の最小電圧振幅は、Ｖ０
＋Ｖ１（＝０）＋Ｖ２＝２．５＋１．５＝４Ｖとなる。
すなわち、正極性駆動回路系及び逆極性駆動回路系とも
に、７Ｖの電源電圧を用いることができる。
【００６４】なお、一般にＴＦＴのオフ電流の切れが悪
い場合には、正極性側のＴＦＴｎｍｎの電圧Ｖ１を大き
くして、逆極性側のＴＦＴｎ’ｍｎの電圧Ｖ１を小さく
する。また、オン電流が小さい場合には、蓄積電荷の保
持特性やデータ書き換え速度の問題から正極性及び逆極
性双方のＴＦＴｎｍｎ、ＴＦＴｎ’ｍｎともＶ２を大き
くする必要がある。これに対し本実施例によれば、駆動
電圧を低くできるのでＴＦＴのゲート酸化膜を薄くする
ことができ、これに伴い上記問題の特性を改善できる。
従って電圧Ｖ１、Ｖ２を最小限に抑えることができ、結
果として循環的にさらに電源電圧を低下させることがで
きる。
【００６５】［実施例３］図５及び図６を用いて本実施
例のＴＦＴ−ＬＣＤ及びその駆動方法について説明す
る。図５は、上記実施例１、２の図１、３と同様の等価
回路であって、本実施例によるＴＦＴ−ＬＣＤの概略構
成を示している。本実施例によるＴＦＴ−ＬＣＤは、上
記実施例２のＴＦＴ−ＬＣＤの正極性及び逆極性用のｎ
チャネルＴＦＴｎｍｎ、ＴＦＴｎ’ｍｎをｐチャネルＴ
ＦＴｐｍｎＴＦＴｐ’ｍｎに置き換えた以外は上記実施
例２と同様の構成である。実施例２と同様の機能作用を
有する構成要素には同一の符号を付してその説明は省略
する。
【００６６】例えば画素Ｐ１１を例にとると、画素Ｐ１
１には、画素電極Ｐｅに正極性のデータ電圧を印加する
正極性電圧印加用ＴＦＴとしてのｐチャネルＴＦＴｐ１
１と、画素電極Ｐｅに逆極性のデータ電圧を印加する逆
極性電圧印加用ＴＦＴとしてのｐチャネルＴＦＴｐ’１
１の２つの薄膜トランジスタが形成されている。
【００６７】ＴＦＴｐ１１のドレイン電極Ｄは画素電極
Ｐｅに接続され、ソース電極Ｓは正極性電圧印加用デー
タバスラインＬｄ１１に接続され、ゲート電極Ｇは正極
性電圧印加用ゲートバスラインＬｇ１１に接続されてい
る。一方、ＴＦＴｐ’１１のドレイン電極Ｄは逆極性電
圧印加用データバスラインＬｄ１２に接続され、ソース
電極Ｓは画素電極Ｐｅに接続され、ゲート電極Ｇは逆極
性電圧印加用ゲートバスラインＬｇ１１に接続されてい
る。他の画素Ｐｍｎも同様の構成を有している。
【００６８】図６は本実施例における正極性電圧印加用
ゲートパルスＶｇｍ１（ｏｎ）及び逆極性電圧印加用ゲ
ートパルスＶｇｍ２（ｏｎ）の最適レベル（電圧値）に
ついて説明する図である。図６は実施例２の図４に示し
たのと同様の条件で本実施例のＴＦＴ−ＬＣＤをフレー
ム反転駆動させる際のゲート電圧Ｖｇ、階調電圧Ｖｄ、
及び共通電圧Ｖｃｏｍの関係を示している。
【００６９】ここで、図６の時間軸ｔ上方側に示す正極
性駆動回路系による、ＴＦＴｐ１１のゲート電極Ｇに印
加される正極性電圧印加用ゲートパルスＶｇ１１（ｏ
ｎ）の大きさは、実施例２のＴＦＴｎ１１と極性を反対
にするだけで全く同様の議論が成り立つ。一方、図６の
時間軸ｔ下方側に示す逆極性駆動回路系による、ＴＦＴ
ｐ’１１のゲート電極Ｇに印加される逆極性電圧印加用
ゲートパルスＶｇ１２（ｏｎ）の大きさは、実施例２の
ＴＦＴｎ’１１と極性を反対にするだけで全く同様の議
論が成り立つ。
【００７０】以上より、閾値電圧Ｖｔｈ０＝３Ｖ、ばら
つきΔ＝１Ｖとして、正極性駆動回路系及び逆極性駆動
回路系ともに、７Ｖの電源電圧を用いることができる。
また、実施例２と同様の効果を奏することができる。
【００７１】以上説明したように、本実施の形態によれ
ば、アクティブマトリクス型のＬＣＤにおいて、画素駆
動のためのゲートバスライン駆動回路から出力されるゲ
ートパルスのパルス高を低くできるので、ゲートバスラ
イン駆動回路の電源電圧を低くすることができる。それ
に伴いデータバスライン駆動回路側の電源電圧も低くす
ることができるので低消費電力化を実現できるようにな
る。また、駆動電圧が低くなるので、より薄いゲート酸
化膜を使用することが可能となり、トランジスタを高速
化（高トランスコンダクタンス化）すると同時に、閾値
電圧Ｖｔｈのばらつきも小さくすることができる。Ｖｔ
ｈばらつきを小さくすることによりさらに駆動電圧を下
げることができるようになる。また、ドレイン／ソース
間にオフ時にかかる電圧も小さくなり、ドレイン／ソー
ス間耐圧が小さく作製し易いトランジスタ構造でＴＦＴ
等を形成することができるようになる。
【００７２】なお、本実施の形態による画素構造では、
画素当たりのトランジスタ数と配線数が増加するので開
口率の低下を考慮する必要が生じるが、配線パターンを
微細化することにより開口率低下を抑えることができ
る。また、画素電極Ｐｅが例えばアルミニウム等の導電
性高反射金属を用いた反射型ＬＣＤの場合には、ＴＦＴ
及びバスラインが画素電極Ｐｅの裏面側に位置するため
開口率低下は生じない。
【００７３】また、本実施の形態によるＴＦＴ−ＬＣＤ
では、各バスライン駆動回路が二重になるが、低温ポリ
シリコン製造プロセスによる周辺回路一体型の構成であ
れば、各バスライン駆動回路をガラス基板上に画素領域
と同時に形成できるので、各バスライン駆動回路の二重
化による製造コストの上昇は抑えることができる。
【００７４】本発明は、上記実施の形態に限らず種々の
変形が可能である。例えば、上記実施の形態では、透過
型ＬＣＤを用いて説明したが、これに限らず、反射型Ｌ
ＣＤや半透過型ＬＣＤに本発明を適用することができ
る。
【００７５】また、上記実施の形態では動作半導体層に
ｐ−Ｓｉを用いたＴＦＴを例にとって説明したが、本発
明はこれに限らず、動作半導体層にａ−Ｓｉ（アモルフ
ァスシリコン）を用いたＴＦＴにももちろん適用可能で
ある。
【００７６】また、上記実施の形態では、低温ポリシリ
コン製造プロセスによる周辺回路一体型ＬＣＤを例にと
って説明したが、本発明はこれに限られない。周辺回路
の一部又は全部が画素ＴＦＴが形成されたガラス基板と
別個に形成され、ＴＡＢ実装やＣＯＧ実装により配線さ
れるＬＣＤにももちろん適用可能である。
【００７７】以上説明した実施の形態による液晶表示装
置は、以下のようにまとめられる。 （付記１）対向する電極間に液晶を挟んで構成された液
晶容量と、前記電極間に正極性の電圧を印加して前記液
晶容量に正電荷を充電する正極性駆動回路系と、前記正
極性駆動回路系と別個に設けられ、前記電極間に逆極性
の電圧を印加して前記液晶容量に負電荷を充電する逆極
性駆動回路系とを有することを特徴とする液晶表示装
置。（１）
【００７８】（付記２）付記１記載の液晶表示装置にお
いて、前記対向する電極は、前記液晶容量を備えた複数
の画素にそれぞれ設けられた画素電極と、前記液晶を挟
んで前記画素電極のそれぞれに対向して共通電圧が印加
される共通電極とを有することを特徴とする液晶表示装
置。（２）
【００７９】（付記３）付記２記載の液晶表示装置にお
いて、前記画素は、前記画素電極に正極性のデータ電圧
を印加する正極性電圧印加用ＴＦＴと、前記画素電極に
逆極性のデータ電圧を印加する逆極性電圧印加用ＴＦＴ
とを有することを特徴とする液晶表示装置。（３）
【００８０】（付記４）付記３記載の液晶表示装置にお
いて、前記正極性駆動回路系は、前記正極性電圧印加用
ＴＦＴのゲート電極に正極性電圧印加用ゲートパルスを
出力する正極性電圧印加用ゲートバスラインと、前記正
極性電圧印加用ＴＦＴのソース又はドレイン電極に正極
性のデータ電圧を印加する正極性電圧印加用データバス
ラインとを有し、前記逆極性駆動回路系は、前記逆極性
電圧印加用ＴＦＴのゲート電極に逆極性電圧印加用ゲー
トパルスを出力する逆極性電圧印加用ゲートバスライン
と、前記逆極性電圧印加用ＴＦＴのソース又はドレイン
電極に逆極性のデータ電圧を印加する逆極性電圧印加用
データバスラインとを有していることを特徴とする液晶
表示装置。（４）
【００８１】（付記５）付記４記載の液晶表示装置にお
いて、前記正極性駆動回路系は、前記正極性電圧印加用
ゲートバスラインに前記正極性電圧印加用ゲートパルス
を出力する正極性駆動用ゲートバスライン駆動回路と、
前記正極性電圧印加用データバスラインに正極性のデー
タ電圧を出力する正極性駆動用データバスライン駆動回
路とを有し、前記逆極性駆動回路系は、前記逆極性電圧
印加用ゲートバスラインに前記逆極性電圧印加用ゲート
パルスを出力する逆極性駆動用ゲートバスライン駆動回
路と、前記逆極性電圧印加用データバスラインに逆極性
のデータ電圧を出力する逆極性駆動用データバスライン
駆動回路とを有することを特徴とする液晶表示装置。
（５）
【００８２】（付記６）付記４記載の液晶表示装置にお
いて、前記正極性電圧印加用ＴＦＴ及び前記逆極性電圧
印加用ＴＦＴのチャネルの導電型はｎ型であることを特
徴とする液晶表示装置。
【００８３】（付記７）付記４記載の液晶表示装置にお
いて、前記正極性電圧印加用ＴＦＴ及び前記逆極性電圧
印加用ＴＦＴのチャネルの導電型はｐ型であることを特
徴とする液晶表示装置。
【００８４】（付記８）付記４記載の液晶表示装置にお
いて、前記正極性電圧印加用ＴＦＴ及び前記逆極性電圧
印加用ＴＦＴのチャネルの導電型は、一方がｎ型で、他
方がｐ型であることを特徴とする液晶表示装置。
【００８５】（付記９）付記１乃至８のいずれか１項に
記載の液晶表示装置において、前記正極性駆動回路系と
前記逆極性駆動回路系とは、前記電極の一方が形成され
た絶縁性基板上に一体的に形成されていることを特徴と
する液晶表示装置。
【００８６】（付記１０）付記９記載の液晶表示装置に
おいて、前記正極性駆動回路系と前記逆極性駆動回路系
とは、低温ポリシリコン製造プロセスにより前記絶縁性
基板上に形成されていることを特徴とする液晶表示装
置。
【００８７】
【発明の効果】以上の通り、本発明によれば、画素用Ｔ
ＦＴの駆動電圧を低下させることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態における実施例１のＴＦ
Ｔ−ＬＣＤの４画素分の等価回路を示す図である。
【図２】本発明の一実施の形態における実施例１のフレ
ーム反転駆動方式におけるゲート電圧Ｖｇ、階調電圧Ｖ
ｄ、及び共通電圧Ｖｃｏｍの関係を示す図である。
【図３】本発明の一実施の形態における実施例２のＴＦ
Ｔ−ＬＣＤの４画素分の等価回路を示す図である。
【図４】本発明の一実施の形態における実施例２のフレ
ーム反転駆動方式におけるゲート電圧Ｖｇ、階調電圧Ｖ
ｄ、及び共通電圧Ｖｃｏｍの関係を示す図である。
【図５】本発明の一実施の形態における実施例３のＴＦ
Ｔ−ＬＣＤの４画素分の等価回路を示す図である。
【図６】本発明の一実施の形態における実施例３のフレ
ーム反転駆動方式におけるゲート電圧Ｖｇ、階調電圧Ｖ
ｄ、及び共通電圧Ｖｃｏｍの関係を示す図である。
【図７】従来のＴＦＴ−ＬＣＤの１画素分の等価回路を
示す図である。
【図８】従来のフレーム反転駆動方式におけるゲート電
圧Ｖｇ、階調電圧Ｖｄ、及び共通電圧Ｖｃｏｍの関係を
示す図である。
【符号の説明】
Ｃｅ 共通電極 Ｃｌｃ 液晶容量 Ｃｌｃｍｎ 液晶容量 Ｃｓ 蓄積容量 Ｄ ドレイン電極 ＤＤ１ 正極性駆動用データバスライン駆動回路 ＤＤ２ 逆極性駆動用データバスライン駆動回路 Ｇ ゲート電極 ＧＤ１ 正極性駆動用ゲートバスライン駆動回路 ＧＤ２ 逆極性駆動用ゲートバスライン駆動回路 Ｌｄ データバスライン Ｌｄ１１ 正極性電圧印加用データバスライン Ｌｄ１２ 逆極性電圧印加用データバスライン Ｌｇ ゲートバスライン Ｌｇ１１ 逆極性電圧印加用ゲートバスライン Ｌｇ１１ 正極性電圧印加用ゲートバスライン Ｌｇ１２ 逆極性電圧印加用ゲートバスライン Ｐ 画素電極 Ｐｅ 画素電極 Ｐｍｎ 画素 Ｓ ソース電極 Ｖｃｏｍ 共通電圧 Ｖｄ 階調電圧 Ｖｄ１１ 正極性階調電圧 Ｖｄ１２ 逆極性階調電圧 Ｖｇ ゲート電圧 Ｖｇ１１（ｏｎ） 正極性電圧印加用ゲートパルス Ｖｇ１２（ｏｎ） 逆極性電圧印加用ゲートパルス Ｖｔｈ 閾値電圧 ｆ 表示フレーム ｌｃ 液晶
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 ６２２ Ｇ０９Ｇ 3/20 ６２２Ｃ ６２３ ６２３Ｕ ６２４ ６２４Ｂ ６８０ ６８０Ｇ Ｆターム(参考） 2H092 GA11 GA28 GA51 GA59 GA60 JA24 JA31 JA37 JA41 JA45 JB22 JB31 NA25 NA26 NA27 PA01 PA02 PA06 PA08 PA11 PA12 QA06 2H093 NA16 NA33 NA61 NC01 NC09 NC11 NC34 ND39 ND54 ND60 NE01 NE03 NE04 NE07 NE10 NF04 5C006 AA01 AA02 AA16 AA22 AC11 AC28 AF71 AF75 BB16 BC06 BC20 BF42 BF46 EB04 EB05 FA12 FA14 FA20 FA22 FA26 FA32 FA46 FA47 5C080 AA10 BB05 CC03 DD05 DD08 DD26 DD28 EE01 EE19 EE29 EE30 FF11 GG08 JJ02 JJ03 JJ04 KK02 KK04 KK07 KK43

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】対向する電極間に液晶を挟んで構成された
    液晶容量と、 前記電極間に正極性の電圧を印加して前記液晶容量に正
    電荷を充電する正極性駆動回路系と、 前記正極性駆動回路系と別個に設けられ、前記電極間に
    逆極性の電圧を印加して前記液晶容量に負電荷を充電す
    る逆極性駆動回路系とを有することを特徴とする液晶表
    示装置。
  2. 【請求項２】請求項１記載の液晶表示装置において、 前記対向する電極は、前記液晶容量を備えた複数の画素
    にそれぞれ設けられた画素電極と、前記液晶を挟んで前
    記画素電極のそれぞれに対向して共通電圧が印加される
    共通電極とを有することを特徴とする液晶表示装置。
  3. 【請求項３】請求項２記載の液晶表示装置において、 前記画素は、 前記画素電極に正極性のデータ電圧を印加する正極性電
    圧印加用ＴＦＴと、 前記画素電極に逆極性のデータ電圧を印加する逆極性電
    圧印加用ＴＦＴとを有することを特徴とする液晶表示装
    置。
  4. 【請求項４】請求項３記載の液晶表示装置において、 前記正極性駆動回路系は、 前記正極性電圧印加用ＴＦＴのゲート電極に正極性電圧
    印加用ゲートパルスを出力する正極性電圧印加用ゲート
    バスラインと、 前記正極性電圧印加用ＴＦＴのソース又はドレイン電極
    に正極性のデータ電圧を印加する正極性電圧印加用デー
    タバスラインとを有し、前記逆極性駆動回路系は、 前記逆極性電圧印加用ＴＦＴのゲート電極に逆極性電圧
    印加用ゲートパルスを出力する逆極性電圧印加用ゲート
    バスラインと、 前記逆極性電圧印加用ＴＦＴのソース又はドレイン電極
    に逆極性のデータ電圧を印加する逆極性電圧印加用デー
    タバスラインとを有していることを特徴とする液晶表示
    装置。
  5. 【請求項５】請求項４記載の液晶表示装置において、 前記正極性駆動回路系は、 前記正極性電圧印加用ゲートバスラインに前記正極性電
    圧印加用ゲートパルスを出力する正極性駆動用ゲートバ
    スライン駆動回路と、 前記正極性電圧印加用データバスラインに正極性のデー
    タ電圧を出力する正極性駆動用データバスライン駆動回
    路とを有し、 前記逆極性駆動回路系は、 前記逆極性電圧印加用ゲートバスラインに前記逆極性電
    圧印加用ゲートパルスを出力する逆極性駆動用ゲートバ
    スライン駆動回路と、 前記逆極性電圧印加用データバスラインに逆極性のデー
    タ電圧を出力する逆極性駆動用データバスライン駆動回
    路とを有することを特徴とする液晶表示装置。
JP2002027590A 2002-02-05 2002-02-05 液晶表示装置 Expired - Fee Related JP3906090B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002027590A JP3906090B2 (ja) 2002-02-05 2002-02-05 液晶表示装置
TW091133423A TWI251194B (en) 2002-02-05 2002-11-14 Liquid crystal display
EP02258053A EP1335343B1 (en) 2002-02-05 2002-11-22 Liquid crystal display with reduced driving voltage and separate driving circuits for positive and negative voltages
KR1020020074582A KR100712024B1 (ko) 2002-02-05 2002-11-28 액정 표시 장치
US10/316,434 US7375712B2 (en) 2002-02-05 2002-12-11 Liquid crystal display with separate positive and negative driving circuits
CN02159341A CN1437061A (zh) 2002-02-05 2002-12-26 液晶显示器
CNA2007101536124A CN101276075A (zh) 2002-02-05 2002-12-26 液晶显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002027590A JP3906090B2 (ja) 2002-02-05 2002-02-05 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2003228342A true JP2003228342A (ja) 2003-08-15
JP3906090B2 JP3906090B2 (ja) 2007-04-18

Family

ID=27606478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002027590A Expired - Fee Related JP3906090B2 (ja) 2002-02-05 2002-02-05 液晶表示装置

Country Status (6)

Country Link
US (1) US7375712B2 (ja)
EP (1) EP1335343B1 (ja)
JP (1) JP3906090B2 (ja)
KR (1) KR100712024B1 (ja)
CN (2) CN1437061A (ja)
TW (1) TWI251194B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007121767A (ja) * 2005-10-28 2007-05-17 Nec Lcd Technologies Ltd 液晶表示装置
JP2007122062A (ja) * 2005-10-28 2007-05-17 Samsung Electronics Co Ltd 表示装置及びその駆動装置
JP2007156483A (ja) * 2005-12-06 2007-06-21 Samsung Electronics Co Ltd 液晶表示装置
CN1900777B (zh) * 2005-07-19 2010-09-15 三星电子株式会社 液晶显示器
JP2011233019A (ja) * 2010-04-28 2011-11-17 Sony Corp タッチ検出機能付き表示装置、駆動回路、駆動方式、および電子機器
KR101100891B1 (ko) 2005-05-23 2012-01-02 삼성전자주식회사 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
JP2012073617A (ja) * 2011-10-17 2012-04-12 Tpo Hong Kong Holding Ltd 液晶表示装置およびその制御方法
CN102096252B (zh) * 2009-12-09 2012-05-09 上海天马微电子有限公司 薄膜晶体管液晶显示器
US8760597B2 (en) 2010-01-08 2014-06-24 Samsung Electronics Co., Ltd. Switching device of active display device and method of driving the switching device

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005091652A (ja) * 2003-09-17 2005-04-07 Hitachi Ltd 表示装置
KR100723478B1 (ko) * 2004-11-24 2007-05-30 삼성전자주식회사 액정 표시 장치의 무반전 출력 특성을 구현하는 소스드라이버와 게이트 드라이버
JP5121118B2 (ja) * 2004-12-08 2013-01-16 株式会社ジャパンディスプレイイースト 表示装置
JP4592582B2 (ja) * 2005-07-14 2010-12-01 ルネサスエレクトロニクス株式会社 データ線ドライバ
JP2007179017A (ja) * 2005-12-01 2007-07-12 Seiko Instruments Inc 画像表示装置、及び画像表示方法
KR101281979B1 (ko) * 2006-06-28 2013-07-03 엘지디스플레이 주식회사 액정표시장치
KR101252854B1 (ko) * 2006-06-29 2013-04-09 엘지디스플레이 주식회사 액정 패널, 데이터 드라이버, 이를 구비한 액정표시장치 및그 구동 방법
KR101296641B1 (ko) * 2006-12-13 2013-08-14 엘지디스플레이 주식회사 액정 표시장치의 구동장치와 그 구동방법
TWI359462B (en) * 2006-12-15 2012-03-01 Chimei Innolux Corp Method of reducing leakage current of thin film tr
TWI383352B (zh) 2007-10-18 2013-01-21 Chunghwa Picture Tubes Ltd 影像顯示裝置的低功率驅動方法與驅動信號產生方法
KR101375664B1 (ko) * 2007-10-29 2014-03-20 삼성전자주식회사 영상의 디퓨전 특성을 이용한 영상 부호화/복호화 방법 및장치
CN101726890B (zh) * 2008-10-28 2012-05-02 瀚宇彩晶股份有限公司 内嵌电容式感应输入显示装置
CN101770104A (zh) * 2009-01-06 2010-07-07 群康科技(深圳)有限公司 液晶显示装置
TWI413087B (zh) * 2009-12-21 2013-10-21 Innolux Corp 液晶顯示裝置
CN102222477B (zh) * 2010-04-16 2013-06-19 北京京东方光电科技有限公司 栅极驱动方法、栅极驱动电路及像素结构
US20110298785A1 (en) * 2010-06-02 2011-12-08 Apple Inc. Gate shielding for liquid crystal displays
CN102929455A (zh) * 2011-08-11 2013-02-13 微创高科有限公司 一种应用于液晶显示模组的触控电容检测电路及方法
CN102254538A (zh) * 2011-09-01 2011-11-23 南京中电熊猫液晶显示科技有限公司 降低液晶正负电压不平衡的方法
CN102654980B (zh) * 2012-01-09 2015-01-14 京东方科技集团股份有限公司 电子纸显示器件及驱动方法
WO2014041716A1 (ja) * 2012-09-13 2014-03-20 パナソニック株式会社 入力装置および液晶表示装置
KR102106863B1 (ko) * 2013-07-25 2020-05-07 삼성디스플레이 주식회사 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
CN103926776B (zh) 2013-12-24 2017-03-15 厦门天马微电子有限公司 阵列基板、显示面板、显示装置及阵列基板的驱动方法
IL248845B (en) 2016-11-08 2018-03-29 Elbit Systems Ltd Fault-tolerant display
EP3580746A2 (en) * 2017-02-10 2019-12-18 L-3 Technologies, Inc. Fault-tolerant lcd display with dual transistor pixel cells
CN106990574B (zh) * 2017-06-02 2021-02-02 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置及其驱动方法
US11189241B2 (en) * 2020-03-27 2021-11-30 Tcl China Star Optoelectronics Technology Co., Ltd Method for charging pixels and display panel
CN112614470A (zh) * 2020-12-31 2021-04-06 绵阳惠科光电科技有限公司 一种显示装置及其驱动方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53144297A (en) 1977-05-20 1978-12-15 Matsushita Electric Ind Co Ltd Display device
DE3581498D1 (de) 1984-11-16 1991-02-28 Matsushita Electric Industrial Co Ltd Aktive matrixschaltung fuer fluessigkristallanzeigen.
JPS6395420A (ja) * 1986-10-11 1988-04-26 Fujitsu Ltd アクテイブマトリクス型液晶表示装置の駆動方法
JPS6396636A (ja) 1986-10-13 1988-04-27 Seiko Epson Corp アクテイブマトリクスパネル
JP2516351B2 (ja) * 1987-01-17 1996-07-24 富士通株式会社 アクテイブマトリクス型液晶パネルの駆動方法
GB2227349A (en) 1989-01-18 1990-07-25 Philips Electronic Associated Display devices
JP2503266B2 (ja) 1989-02-15 1996-06-05 富士通株式会社 薄膜トランジスタマトリクス
DE69112698T2 (de) * 1990-05-07 1996-02-15 Fujitsu Ltd Anzeigeeinrichtung von höher Qualität mit aktiver Matrix.
JP2516462B2 (ja) 1990-08-22 1996-07-24 富士通株式会社 アクティブマトリクス型液晶表示装置
JP2597034B2 (ja) 1990-05-07 1997-04-02 富士通株式会社 アクティブマトリクス型表示装置及びその制御方法
JP2637835B2 (ja) 1990-05-07 1997-08-06 富士通株式会社 アクティブマトリクス型表示装置及びその制御方法
US20010050664A1 (en) * 1990-11-13 2001-12-13 Shunpei Yamazaki Electro-optical device and driving method for the same
JPH05273522A (ja) * 1992-01-08 1993-10-22 Matsushita Electric Ind Co Ltd 表示デバイスおよびそれを用いた表示装置
JPH0760228B2 (ja) * 1992-06-08 1995-06-28 富士通株式会社 液晶表示パネルの駆動方法
US5627557A (en) * 1992-08-20 1997-05-06 Sharp Kabushiki Kaisha Display apparatus
JPH06266315A (ja) * 1993-03-17 1994-09-22 Fujitsu Ltd 液晶表示装置
JP3405579B2 (ja) * 1993-12-28 2003-05-12 株式会社東芝 液晶表示装置
JPH11101967A (ja) * 1997-07-31 1999-04-13 Toshiba Corp 液晶表示装置
JP3308880B2 (ja) * 1997-11-07 2002-07-29 キヤノン株式会社 液晶表示装置と投写型液晶表示装置
JP2000020033A (ja) * 1998-07-03 2000-01-21 Matsushita Electric Ind Co Ltd 液晶表示装置
JP3589137B2 (ja) 2000-01-31 2004-11-17 株式会社日立製作所 高周波通信装置およびその製造方法
US7088322B2 (en) * 2000-05-12 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2002023709A (ja) 2000-07-11 2002-01-25 Seiko Epson Corp 電気光学装置、およびその駆動方法並びにそれを用いた電子機器

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101100891B1 (ko) 2005-05-23 2012-01-02 삼성전자주식회사 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
CN1900777B (zh) * 2005-07-19 2010-09-15 三星电子株式会社 液晶显示器
JP2007122062A (ja) * 2005-10-28 2007-05-17 Samsung Electronics Co Ltd 表示装置及びその駆動装置
JP2007121767A (ja) * 2005-10-28 2007-05-17 Nec Lcd Technologies Ltd 液晶表示装置
TWI421832B (zh) * 2005-10-28 2014-01-01 Samsung Display Co Ltd 顯示器裝置，驅動顯示器裝置之裝置及方法
JP2007156483A (ja) * 2005-12-06 2007-06-21 Samsung Electronics Co Ltd 液晶表示装置
US8633884B2 (en) 2005-12-06 2014-01-21 Samsung Display Co., Ltd. Liquid crystal display having data lines disposed in pairs at both sides of the pixels
CN102096252B (zh) * 2009-12-09 2012-05-09 上海天马微电子有限公司 薄膜晶体管液晶显示器
US8760597B2 (en) 2010-01-08 2014-06-24 Samsung Electronics Co., Ltd. Switching device of active display device and method of driving the switching device
US9343482B2 (en) 2010-01-08 2016-05-17 Samsung Electronics Co., Ltd. Switching device of active display device and method of driving the switching device
JP2011233019A (ja) * 2010-04-28 2011-11-17 Sony Corp タッチ検出機能付き表示装置、駆動回路、駆動方式、および電子機器
US8933351B2 (en) 2010-04-28 2015-01-13 Japan Display West Inc. Display device with touch detection, drive circuit, driving method, and electronic unit
US9280954B2 (en) 2010-04-28 2016-03-08 Japan Display Inc. Display device with touch detection, drive circuit, driving method, and electronic unit
US9563302B2 (en) 2010-04-28 2017-02-07 Japan Display Inc. Display device with touch detection, drive circuit, driving method, and electronic unit
KR101739596B1 (ko) 2010-04-28 2017-05-24 가부시키가이샤 재팬 디스프레이 터치 검출 기능을 구비한 표시 장치, 구동 회로, 구동 방법 및 전자 기기
JP2012073617A (ja) * 2011-10-17 2012-04-12 Tpo Hong Kong Holding Ltd 液晶表示装置およびその制御方法

Also Published As

Publication number Publication date
CN1437061A (zh) 2003-08-20
KR100712024B1 (ko) 2007-05-02
EP1335343A2 (en) 2003-08-13
EP1335343A3 (en) 2004-06-16
EP1335343B1 (en) 2012-07-25
TW200302936A (en) 2003-08-16
KR20030066304A (ko) 2003-08-09
TWI251194B (en) 2006-03-11
CN101276075A (zh) 2008-10-01
US7375712B2 (en) 2008-05-20
US20030146890A1 (en) 2003-08-07
JP3906090B2 (ja) 2007-04-18

Similar Documents

Publication Publication Date Title
KR100712024B1 (ko) 액정 표시 장치
US8456400B2 (en) Liquid crystal device and electronic apparatus
US9568786B2 (en) Array substrate with multiple common lines, liquid crystal display and control method thereof
US8139012B2 (en) Liquid-crystal-device driving method, liquid crystal device, and electronic apparatus
JP2004505303A (ja) アクティブマトリクス表示装置
WO2005033785A1 (ja) 液晶表示装置及びその駆動方法及び液晶表示パネルの駆動装置
US20200168170A1 (en) Liquid crystal display device and driving method thereof
US7471279B2 (en) Display circuit and display method
US20070229431A1 (en) Display panel and method of driving display panel using inversion driving method
US20110292021A1 (en) Liquid crystal display device and method of driving same
US20070097052A1 (en) Liquid crystal display device
US8217873B2 (en) Liquid crystal display device for improving color washout effect
US20060125813A1 (en) Active matrix liquid crystal display with black-inserting circuit
US20060139302A1 (en) Method for driving an active matrix liquid crystal display
US7675496B2 (en) Liquid crystal display and driving method thereof
CN100437731C (zh) 显示装置
US7123225B2 (en) Method of driving active matrix liquid crystal display for restraining image sticking
JPH05249502A (ja) 反強誘電性液晶表示素子
US7414604B2 (en) Method and circuit for driving liquid crystal display
KR20040057804A (ko) 액정표시장치 및 그 구동방법
JP3568506B2 (ja) 液晶表示装置の駆動方法および液晶表示装置
JPH1031464A (ja) アクティブマトリクス型表示装置の駆動方法
JP2003149676A (ja) アクティブマトリクス型液晶表示装置、及びその駆動方法
KR100500688B1 (ko) 트위스트 네마틱 박막 트랜지스터 액정 표시 장치의 드라이버 아이씨 구동 방법
JP2005091646A (ja) アクティブマトリクス基板、表示装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040903

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20050713

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20050722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060711

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060904

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061010

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061211

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees