JP2003229401A - 除去方法および半導体装置の製造方法 - Google Patents
除去方法および半導体装置の製造方法Info
- Publication number
- JP2003229401A JP2003229401A JP2002027361A JP2002027361A JP2003229401A JP 2003229401 A JP2003229401 A JP 2003229401A JP 2002027361 A JP2002027361 A JP 2002027361A JP 2002027361 A JP2002027361 A JP 2002027361A JP 2003229401 A JP2003229401 A JP 2003229401A
- Authority
- JP
- Japan
- Prior art keywords
- acid
- semiconductor device
- manufacturing
- group
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/50—Cleaning of wafers, substrates or parts of devices characterised by the part to be cleaned
- H10P70/54—Cleaning of wafer edges
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/20—Cleaning during device manufacture
- H10P70/27—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers
- H10P70/273—Cleaning during device manufacture during, before or after processing of conductive materials, e.g. polysilicon or amorphous silicon layers the processing being a delineation of conductive layers, e.g. by RIE
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P70/00—Cleaning of wafers, substrates or parts of devices
- H10P70/50—Cleaning of wafers, substrates or parts of devices characterised by the part to be cleaned
- H10P70/56—Cleaning of wafer backside
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/60—Wet etching
- H10P50/66—Wet etching of conductive or resistive materials
- H10P50/663—Wet etching of conductive or resistive materials by chemical means only
- H10P50/667—Wet etching of conductive or resistive materials by chemical means only by liquid etching only
Landscapes
- Cleaning Or Drying Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】半導体基板上に形成された３Ａ族元素あるいは
４Ａ族元素を含む金属を高い洗浄度で除去する。 【解決手段】濃厚ＨＦによるウエット処理を行った後、
フッ化水素酸および硝酸を含む水溶液によるウエット処
理を行い、ついで再度、濃厚ＨＦによるウエット処理を
行う。
４Ａ族元素を含む金属を高い洗浄度で除去する。 【解決手段】濃厚ＨＦによるウエット処理を行った後、
フッ化水素酸および硝酸を含む水溶液によるウエット処
理を行い、ついで再度、濃厚ＨＦによるウエット処理を
行う。
Description
【０００１】
【発明の属する技術分野】本発明は、３Ａ族元素、３Ｂ
族元素または４Ａ族元素を含む汚染物質を除去する方法
に関するものである。
族元素または４Ａ族元素を含む汚染物質を除去する方法
に関するものである。
【０００２】
【従来の技術】ＭＯＳＦＥＴの開発において、素子の微
細化・高集積化の要請から、これまでゲート絶縁膜の薄
膜化の検討が盛んに行われてきた。しかしながら、現在
の技術レベルでは、ゲート絶縁膜の厚みが数ｎｍという
極薄の水準に達しており、これよりも薄い絶縁膜とする
には、リーク電流の増大等により素子の信頼性が損なわ
れる懸念がある。
細化・高集積化の要請から、これまでゲート絶縁膜の薄
膜化の検討が盛んに行われてきた。しかしながら、現在
の技術レベルでは、ゲート絶縁膜の厚みが数ｎｍという
極薄の水準に達しており、これよりも薄い絶縁膜とする
には、リーク電流の増大等により素子の信頼性が損なわ
れる懸念がある。
【０００３】こうした中、従来の二酸化シリコン膜に代
え、誘電率の高い、いわゆるｈｉｇｈ−ｋ膜の適用が近
年検討されつつある。ｈｉｇｈ−ｋ膜の材料として、例
えば、酸化ジルコニウム、酸化ハフニウム、酸化アルミ
ニウムなどの材料が検討されており、これらの高誘電率
の膜をトランジスタの絶縁膜として用いた場合、ゲート
容量を高くしつつリーク電流の低減を図ることができ
る。
え、誘電率の高い、いわゆるｈｉｇｈ−ｋ膜の適用が近
年検討されつつある。ｈｉｇｈ−ｋ膜の材料として、例
えば、酸化ジルコニウム、酸化ハフニウム、酸化アルミ
ニウムなどの材料が検討されており、これらの高誘電率
の膜をトランジスタの絶縁膜として用いた場合、ゲート
容量を高くしつつリーク電流の低減を図ることができ
る。
【０００４】一方、ＤＲＡＭ等のメモリ素子において
は、より高い誘電率を有する材料により容量膜を構成す
る技術が望まれている。現在、酸化タンタル等の材料が
検討されつつあるが、リーク電流が発生する等、実用化
にあたっての課題を抱えている。こうした中、酸化ジル
コニウムや酸化ハフニウム等の材料を用いてキャパシタ
を形成する技術が検討され始めている。
は、より高い誘電率を有する材料により容量膜を構成す
る技術が望まれている。現在、酸化タンタル等の材料が
検討されつつあるが、リーク電流が発生する等、実用化
にあたっての課題を抱えている。こうした中、酸化ジル
コニウムや酸化ハフニウム等の材料を用いてキャパシタ
を形成する技術が検討され始めている。
【０００５】
【発明が解決しようとする課題】しかしながら、一般
に、３Ａ族元素、３Ｂ族元素または４Ａ族元素の酸化物
は、高い清浄度で溶解除去することが困難である。特
に、シリコン基板表面あるいはシリコン酸化膜上にこれ
らの材料からなる汚染物質を付着すると、３Ａ族元素、
３Ｂ族元素または４Ａ族元素がシリコンと反応すること
により、シリサイドやシリケートが形成され、除去が極
めて困難になることが、本発明者の検討により明らかに
されている。
に、３Ａ族元素、３Ｂ族元素または４Ａ族元素の酸化物
は、高い清浄度で溶解除去することが困難である。特
に、シリコン基板表面あるいはシリコン酸化膜上にこれ
らの材料からなる汚染物質を付着すると、３Ａ族元素、
３Ｂ族元素または４Ａ族元素がシリコンと反応すること
により、シリサイドやシリケートが形成され、除去が極
めて困難になることが、本発明者の検討により明らかに
されている。
【０００６】シリコン基板上の汚染物を強力に除去する
液として、フッ化水素酸がある。フッ化水素酸は、シリ
コン基板の一部を溶解し、リフトオフ効果により汚染を
除去する。こうした技術の例が、特開平５−２１５９５
号公報、特開平１０−３０７０８７号公報に開示されて
いる。
液として、フッ化水素酸がある。フッ化水素酸は、シリ
コン基板の一部を溶解し、リフトオフ効果により汚染を
除去する。こうした技術の例が、特開平５−２１５９５
号公報、特開平１０−３０７０８７号公報に開示されて
いる。
【０００７】ところが、このようなフッ化水素酸を単独
で使用しても、上記したｈｉｇｈ−ｋ膜材料の汚染を除
去することは容易ではなかった。たとえば、フッ化水素
酸５０質量％の水溶液に対し、以下の値が得られてい
る。 熱シリコン酸化膜：１６００ｎｍ／ｍｉｎ ＺｒＯ2膜：２ｎｍ／ｍｉｎ ＨｆＯ2膜：０．５ｎｍ／ｍｉｎ以下 上記のように、ＺｒＯ2膜、ＨｆＯ2膜といった高い比誘
電率を有する膜は、エッチングレートが低く、汚染の除
去を行うことが一般に困難である。
で使用しても、上記したｈｉｇｈ−ｋ膜材料の汚染を除
去することは容易ではなかった。たとえば、フッ化水素
酸５０質量％の水溶液に対し、以下の値が得られてい
る。 熱シリコン酸化膜：１６００ｎｍ／ｍｉｎ ＺｒＯ2膜：２ｎｍ／ｍｉｎ ＨｆＯ2膜：０．５ｎｍ／ｍｉｎ以下 上記のように、ＺｒＯ2膜、ＨｆＯ2膜といった高い比誘
電率を有する膜は、エッチングレートが低く、汚染の除
去を行うことが一般に困難である。
【０００８】本発明は、上記事情に鑑み、半導体基板上
に形成された３Ａ族元素、３Ｂ族元素または４Ａ族元素
を含む金属を高い洗浄度で除去する技術を提供すること
を目的とする。
に形成された３Ａ族元素、３Ｂ族元素または４Ａ族元素
を含む金属を高い洗浄度で除去する技術を提供すること
を目的とする。
【０００９】
【課題を解決するための手段】本発明によれば、半導体
基板に付着した、３Ａ族元素、３Ｂ族元素または４Ａ族
元素を含む汚染物質を除去する方法であって、酸または
アルカリを含む第一の除去液により前記半導体基板をウ
エット処理する第一の工程と、（ａ）フッ化水素酸また
はその塩、および（ｂ）酸化剤を含む第二の除去液によ
り前記半導体基板をウエット処理する第二の工程と、を
含むことを特徴とする除去方法が提供される。
基板に付着した、３Ａ族元素、３Ｂ族元素または４Ａ族
元素を含む汚染物質を除去する方法であって、酸または
アルカリを含む第一の除去液により前記半導体基板をウ
エット処理する第一の工程と、（ａ）フッ化水素酸また
はその塩、および（ｂ）酸化剤を含む第二の除去液によ
り前記半導体基板をウエット処理する第二の工程と、を
含むことを特徴とする除去方法が提供される。
【００１０】本発明の除去方法において、前記第二の工
程の後、さらにフッ化水素酸またはその塩を含む第三の
除去液によりウエット処理する第三の工程を含む構成と
することができる。
程の後、さらにフッ化水素酸またはその塩を含む第三の
除去液によりウエット処理する第三の工程を含む構成と
することができる。
【００１１】本発明の除去方法において、前記第三の工
程の後、（ａ）フッ化水素酸またはその塩、および
（ｂ）酸化剤を含む第四の除去液により前記半導体基板
をウエット処理する第四の工程をさらに含む構成とする
ことができる。
程の後、（ａ）フッ化水素酸またはその塩、および
（ｂ）酸化剤を含む第四の除去液により前記半導体基板
をウエット処理する第四の工程をさらに含む構成とする
ことができる。
【００１２】本発明の除去方法において、前記第二の除
去液に含まれる酸化剤は、硝酸、塩素酸、過塩素酸、沃
素酸、過沃素酸、臭素酸、過臭素酸、酸化臭素イオンを
含む塩、酸化マンガンイオンを含む塩および４価セリウ
ムイオンを含む塩からなる群から選ばれる一または二以
上の化合物である構成とすることができる。
去液に含まれる酸化剤は、硝酸、塩素酸、過塩素酸、沃
素酸、過沃素酸、臭素酸、過臭素酸、酸化臭素イオンを
含む塩、酸化マンガンイオンを含む塩および４価セリウ
ムイオンを含む塩からなる群から選ばれる一または二以
上の化合物である構成とすることができる。
【００１３】本発明の除去方法において、前記第二の除
去液に含まれる酸化剤は、硝酸である構成とすることが
できる。
去液に含まれる酸化剤は、硝酸である構成とすることが
できる。
【００１４】本発明の除去方法において、前記第四の除
去液に含まれる酸化剤は、硝酸、塩素酸、過塩素酸、沃
素酸、過沃素酸、臭素酸、過臭素酸、酸化臭素イオンを
含む塩、酸化マンガンイオンを含む塩および４価セリウ
ムイオンを含む塩からなる群から選ばれる一または二以
上の化合物である構成とすることができる。
去液に含まれる酸化剤は、硝酸、塩素酸、過塩素酸、沃
素酸、過沃素酸、臭素酸、過臭素酸、酸化臭素イオンを
含む塩、酸化マンガンイオンを含む塩および４価セリウ
ムイオンを含む塩からなる群から選ばれる一または二以
上の化合物である構成とすることができる。
【００１５】本発明の除去方法において、前記第四の除
去液に含まれる酸化剤は、硝酸である構成とすることが
できる。
去液に含まれる酸化剤は、硝酸である構成とすることが
できる。
【００１６】本発明の除去方法において、前記汚染物質
は、３Ａ族元素を含む酸化物、３Ｂ族元素を含む酸化
物、または４Ａ族元素を含む酸化物である構成とするこ
とができる。
は、３Ａ族元素を含む酸化物、３Ｂ族元素を含む酸化
物、または４Ａ族元素を含む酸化物である構成とするこ
とができる。
【００１７】本発明の除去方法において、前記汚染物質
は、ジルコニウム、ハフニウム、ランタノイドまたはそ
の酸化物である構成とすることができる。
は、ジルコニウム、ハフニウム、ランタノイドまたはそ
の酸化物である構成とすることができる。
【００１８】本発明の除去方法において、前記半導体基
板はシリコン基板とすることができる。
板はシリコン基板とすることができる。
【００１９】本発明によれば、半導体基板の素子形成面
に３Ａ族元素、３Ｂ族元素または４Ａ族元素を含む膜を
形成した後、酸またはアルカリを含む第一の除去液によ
り前記半導体基板をウエット処理する第一の工程と、
（ａ）フッ化水素酸またはその塩、および（ｂ）酸化剤
を含む第二の除去液により前記半導体基板をウエット処
理する第二の工程と、を含むことを特徴とする半導体装
置の製造方法が提供される。
に３Ａ族元素、３Ｂ族元素または４Ａ族元素を含む膜を
形成した後、酸またはアルカリを含む第一の除去液によ
り前記半導体基板をウエット処理する第一の工程と、
（ａ）フッ化水素酸またはその塩、および（ｂ）酸化剤
を含む第二の除去液により前記半導体基板をウエット処
理する第二の工程と、を含むことを特徴とする半導体装
置の製造方法が提供される。
【００２０】本発明の半導体装置の製造方法において、
前記第二の工程の後、さらにフッ化水素酸またはその塩
を含む第三の除去液によりウエット処理する第三の工程
を含む構成とすることができる。
前記第二の工程の後、さらにフッ化水素酸またはその塩
を含む第三の除去液によりウエット処理する第三の工程
を含む構成とすることができる。
【００２１】本発明の半導体装置の製造方法において、
前記第三の工程の後、（ａ）フッ化水素酸またはその
塩、および（ｂ）酸化剤を含む第四の除去液により前記
半導体基板をウエット処理する第四の工程をさらに含む
構成とすることができる。
前記第三の工程の後、（ａ）フッ化水素酸またはその
塩、および（ｂ）酸化剤を含む第四の除去液により前記
半導体基板をウエット処理する第四の工程をさらに含む
構成とすることができる。
【００２２】本発明の半導体装置の製造方法において、
前記第二の除去液に含まれる酸化剤は、硝酸、塩素酸、
過塩素酸、沃素酸、過沃素酸、臭素酸、過臭素酸、酸化
臭素イオンを含む塩、酸化マンガンイオンを含む塩およ
び４価セリウムイオンを含む塩からなる群から選ばれる
一または二以上の化合物である構成とすることができ
る。
前記第二の除去液に含まれる酸化剤は、硝酸、塩素酸、
過塩素酸、沃素酸、過沃素酸、臭素酸、過臭素酸、酸化
臭素イオンを含む塩、酸化マンガンイオンを含む塩およ
び４価セリウムイオンを含む塩からなる群から選ばれる
一または二以上の化合物である構成とすることができ
る。
【００２３】本発明の半導体装置の製造方法において、
前記第二の除去液に含まれる酸化剤は、硝酸である構成
とすることができる。
前記第二の除去液に含まれる酸化剤は、硝酸である構成
とすることができる。
【００２４】本発明の半導体装置の製造方法において、
前記第四の除去液に含まれる酸化剤は、硝酸、塩素酸、
過塩素酸、沃素酸、過沃素酸、臭素酸、過臭素酸、酸化
臭素イオンを含む塩、酸化マンガンイオンを含む塩およ
び４価セリウムイオンを含む塩からなる群から選ばれる
一または二以上の化合物である構成とすることができ
る。
前記第四の除去液に含まれる酸化剤は、硝酸、塩素酸、
過塩素酸、沃素酸、過沃素酸、臭素酸、過臭素酸、酸化
臭素イオンを含む塩、酸化マンガンイオンを含む塩およ
び４価セリウムイオンを含む塩からなる群から選ばれる
一または二以上の化合物である構成とすることができ
る。
【００２５】本発明の半導体装置の製造方法において、
前記第四の除去液に含まれる酸化剤は、硝酸である構成
とすることができる。
前記第四の除去液に含まれる酸化剤は、硝酸である構成
とすることができる。
【００２６】本発明の半導体装置の製造方法において、
前記膜は、３Ａ族元素を含む酸化物、３Ｂ族元素を含む
酸化物または４Ａ族元素を含む酸化物を含むものとする
ことができる。
前記膜は、３Ａ族元素を含む酸化物、３Ｂ族元素を含む
酸化物または４Ａ族元素を含む酸化物を含むものとする
ことができる。
【００２７】本発明の半導体装置の製造方法において、
前記膜は、ジルコニウム、ハフニウム、ランタノイドま
たはその酸化物を含む構成とすることができる。
前記膜は、ジルコニウム、ハフニウム、ランタノイドま
たはその酸化物を含む構成とすることができる。
【００２８】本発明の半導体装置の製造方法において、
前記半導体基板はシリコン基板とすることができる。
前記半導体基板はシリコン基板とすることができる。
【００２９】本発明の半導体装置の製造方法において、
前記第一の工程で、ハフニウムを含む膜を形成した後、
４００℃以上の熱処理を行い、その後、前記第一の除去
液により前記半導体基板をウエット処理する構成とする
ことができる。
前記第一の工程で、ハフニウムを含む膜を形成した後、
４００℃以上の熱処理を行い、その後、前記第一の除去
液により前記半導体基板をウエット処理する構成とする
ことができる。
【００３０】本発明によれば、第一の除去液により３Ａ
族元素、３Ｂ族元素または４Ａ族元素を含む汚染物質を
除去し、その後、第二の除去液により、３Ａ族元素、３
Ｂ族元素または４Ａ族元素と下地材料との反応生成物の
少なくとも一部が効果的に除去される。これにより、目
的とする汚染物質が効率的に除去される。特に、本発明
をシリコン基板上に付着した汚染物質を除去する方法に
適用した場合、第二の除去液により、基板と汚染物質と
の間の界面に形成されるシリケートが効果的に除去され
る。
族元素、３Ｂ族元素または４Ａ族元素を含む汚染物質を
除去し、その後、第二の除去液により、３Ａ族元素、３
Ｂ族元素または４Ａ族元素と下地材料との反応生成物の
少なくとも一部が効果的に除去される。これにより、目
的とする汚染物質が効率的に除去される。特に、本発明
をシリコン基板上に付着した汚染物質を除去する方法に
適用した場合、第二の除去液により、基板と汚染物質と
の間の界面に形成されるシリケートが効果的に除去され
る。
【００３１】前述のように、第二の除去液を用いること
により、３Ａ族元素、３Ｂ族元素または４Ａ族元素と下
地材料との反応生成物の少なくとも一部が効果的に除去
される。しかしながら、上記反応生成物は複数の種類が
混在する場合があり、第二の除去液のみでは充分に汚染
を除去できないことがある。そこで第三の除去液による
処理を実施すれば、このような汚染も効果的に除去する
ことが可能となる。すなわち、汚染物質と下地材料との
反応生成物が第二の除去液の作用により酸化された後、
これが第三の除去液により除去される。以上の作用によ
り、反応生成物が一層効果的に除去され、高い清浄度で
汚染が除去される。
により、３Ａ族元素、３Ｂ族元素または４Ａ族元素と下
地材料との反応生成物の少なくとも一部が効果的に除去
される。しかしながら、上記反応生成物は複数の種類が
混在する場合があり、第二の除去液のみでは充分に汚染
を除去できないことがある。そこで第三の除去液による
処理を実施すれば、このような汚染も効果的に除去する
ことが可能となる。すなわち、汚染物質と下地材料との
反応生成物が第二の除去液の作用により酸化された後、
これが第三の除去液により除去される。以上の作用によ
り、反応生成物が一層効果的に除去され、高い清浄度で
汚染が除去される。
【００３２】また、第三の除去液を用いることにより汚
染物質と下地材料の反応生成物が効果的に除去される。
しかしながら、第一〜第三の除去液による処理を経るこ
とにより、反応生成物の一部が変質して除去困難な組成
に変質する場合がある。そこで第四の除去液による処理
を実施すれば、このような変質した反応生成物を効果的
に除去することができる。
染物質と下地材料の反応生成物が効果的に除去される。
しかしながら、第一〜第三の除去液による処理を経るこ
とにより、反応生成物の一部が変質して除去困難な組成
に変質する場合がある。そこで第四の除去液による処理
を実施すれば、このような変質した反応生成物を効果的
に除去することができる。
【００３３】本発明は、基板の裏面や端面の汚染物質の
除去に好適に適用することができるが、このほか、基板
の素子形成面における、３Ａ族元素、３Ｂ族元素または
４Ａ族元素を含む膜のエッチングに適用することができ
る。また、セル部と周辺回路を分離する場合やチップ単
位に分離する際、マスクを用いてウエット処理で分離す
る工程に本発明を好適に適用することができる。
除去に好適に適用することができるが、このほか、基板
の素子形成面における、３Ａ族元素、３Ｂ族元素または
４Ａ族元素を含む膜のエッチングに適用することができ
る。また、セル部と周辺回路を分離する場合やチップ単
位に分離する際、マスクを用いてウエット処理で分離す
る工程に本発明を好適に適用することができる。
【００３４】
【発明の実施の形態】本発明において、除去液とは、半
導体基板の裏面や端面等、素子形成領域以外の部分に付
着した汚染物質を除去する用途に用いられる液のほか、
素子を構成する膜をウエットエッチングしてパターニン
グするのに用いられる液も含む。
導体基板の裏面や端面等、素子形成領域以外の部分に付
着した汚染物質を除去する用途に用いられる液のほか、
素子を構成する膜をウエットエッチングしてパターニン
グするのに用いられる液も含む。
【００３５】本発明は、ゲート電極の製造方法やキャパ
シタの製造方法に好適に適用することができる。
シタの製造方法に好適に適用することができる。
【００３６】本発明においては、半導体基板を略水平に
保持して回転させながら除去液を吹き付けるという、い
わゆるスピン洗浄法を利用することができる。スピン洗
浄法により汚染物質の除去を行った場合、安定した除去
性能を得ることができる。この除去液は、たとえば素子
形成領域以外の領域に付着した金属汚染物質を除去する
プロセスに適用することができる。この場合、除去処理
を行うにあたっては、除去液が素子形成領域に付着しな
いようにすることが望まれる。このような処理を行う方
法について、以下、図５および図６を参照しながら説明
する。
保持して回転させながら除去液を吹き付けるという、い
わゆるスピン洗浄法を利用することができる。スピン洗
浄法により汚染物質の除去を行った場合、安定した除去
性能を得ることができる。この除去液は、たとえば素子
形成領域以外の領域に付着した金属汚染物質を除去する
プロセスに適用することができる。この場合、除去処理
を行うにあたっては、除去液が素子形成領域に付着しな
いようにすることが望まれる。このような処理を行う方
法について、以下、図５および図６を参照しながら説明
する。
【００３７】図５はスピン洗浄法の一例を示す模式図で
ある。この例では、半導体基板の表面に気体を吹き付け
て素子形成領域への除去液の付着を防止する。半導体基
板を回転させながら、表面に窒素等の気体を吹き付けつ
つ裏面に除去液を滴下する。半導体基板の表面に気体を
吹き付けることにより、端面に回り込む除去液を制御し
て素子形成領域を保護する。気体としては、窒素等の不
活性ガスを用いることができる。
ある。この例では、半導体基板の表面に気体を吹き付け
て素子形成領域への除去液の付着を防止する。半導体基
板を回転させながら、表面に窒素等の気体を吹き付けつ
つ裏面に除去液を滴下する。半導体基板の表面に気体を
吹き付けることにより、端面に回り込む除去液を制御し
て素子形成領域を保護する。気体としては、窒素等の不
活性ガスを用いることができる。
【００３８】図６はスピン洗浄法の一例を示す模式図で
ある。この例では、半導体基板１０の表面に液体を吹き
付けて素子形成領域への除去液の付着を防止している。
半導体基板１０を回転させながら、裏面ノズル２２およ
び端面ノズル２３から除去液を吹き付けるとともに、表
面には表面ノズル２１から液体を吹き付ける。これによ
り、除去液が素子形成領域へ回り込むことを防ぐ。表面
ノズル２１から吹き付ける液体としては、素子形成領域
に損傷を与えないものが使用され、たとえば純水等が用
いられる。
ある。この例では、半導体基板１０の表面に液体を吹き
付けて素子形成領域への除去液の付着を防止している。
半導体基板１０を回転させながら、裏面ノズル２２およ
び端面ノズル２３から除去液を吹き付けるとともに、表
面には表面ノズル２１から液体を吹き付ける。これによ
り、除去液が素子形成領域へ回り込むことを防ぐ。表面
ノズル２１から吹き付ける液体としては、素子形成領域
に損傷を与えないものが使用され、たとえば純水等が用
いられる。
【００３９】以上のような方法により、素子形成領域へ
の除去液の回り込みを防止でき、素子形成領域の損傷を
防ぐことができる。
の除去液の回り込みを防止でき、素子形成領域の損傷を
防ぐことができる。
【００４０】本発明における３Ａ族元素、３Ｂ族元素ま
たは４Ａ族元素を含む膜として、いわゆるｈｉｇｈ−ｋ
膜とよばれるものを選択することができる。このような
膜材料として、ジルコニウム、ハフニウム、ランタノイ
ド、アルミニウム、インジウム、ガリウムまたはその酸
化物が例示される。すなわち、Ｚｒ、Ｈｆ、Ｐｒ、Ｌ
ａ、Ｌｕ、Ｅｕ、Ｙｂ、Ｓｍ、Ｈｏ、Ｃｅ、Ａｌ、Ｉ
ｎ、Ｇａおよびこれらの酸化物が挙げられる。
たは４Ａ族元素を含む膜として、いわゆるｈｉｇｈ−ｋ
膜とよばれるものを選択することができる。このような
膜材料として、ジルコニウム、ハフニウム、ランタノイ
ド、アルミニウム、インジウム、ガリウムまたはその酸
化物が例示される。すなわち、Ｚｒ、Ｈｆ、Ｐｒ、Ｌ
ａ、Ｌｕ、Ｅｕ、Ｙｂ、Ｓｍ、Ｈｏ、Ｃｅ、Ａｌ、Ｉ
ｎ、Ｇａおよびこれらの酸化物が挙げられる。
【００４１】具体的には、ＺｒＯx、ＨｆＯx、Ａｌ
2Ｏ3、Ｉｎ2Ｏ3、Ｇａ2Ｏ3等が挙げられる。このうち、
特にＺｒＯx、ＨｆＯxは、特性および半導体プロセスへ
の適合性の点から好ましい。
2Ｏ3、Ｉｎ2Ｏ3、Ｇａ2Ｏ3等が挙げられる。このうち、
特にＺｒＯx、ＨｆＯxは、特性および半導体プロセスへ
の適合性の点から好ましい。
【００４２】本発明における酸化剤としては、硝酸、塩
素酸、過塩素酸、沃素酸、過沃素酸、臭素酸、過臭素
酸、酸化臭素イオンを含む塩、酸化マンガンイオンを含
む塩および４価セリウムイオンを含む塩からなる群から
選ばれる一または二以上の化合物を用いることができ
る。
素酸、過塩素酸、沃素酸、過沃素酸、臭素酸、過臭素
酸、酸化臭素イオンを含む塩、酸化マンガンイオンを含
む塩および４価セリウムイオンを含む塩からなる群から
選ばれる一または二以上の化合物を用いることができ
る。
【００４３】本発明で用いられる除去液においては、溶
媒として水あるいは親水水溶媒が好ましく用いられる。
水溶性有機溶媒としては、水および本発明の他の成分と
混和性のあるものを用いることができ、アルコール類等
が例示される。また、本発明における除去液は、上述し
た成分以外に、界面活性剤等の他の成分を含んでいても
良い。
媒として水あるいは親水水溶媒が好ましく用いられる。
水溶性有機溶媒としては、水および本発明の他の成分と
混和性のあるものを用いることができ、アルコール類等
が例示される。また、本発明における除去液は、上述し
た成分以外に、界面活性剤等の他の成分を含んでいても
良い。
【００４４】次に本発明に係る方法の好ましい実施の形
態について図７を参照して説明する。
態について図７を参照して説明する。
【００４５】本実施形態では、まず下地材料の上に、３
Ａ族元素、３Ｂ族元素または４Ａ族元素を含む材料から
なる膜を成膜する。下地材料とは、半導体基板またはそ
の上に形成された膜を構成する材料等をいう。成膜の方
法は、ＡＬ−ＣＶＤ（AtomicLayer Chemical Vapor Dep
osition）法、ＭＯＣＶＤ (Metal Organic ChemicalVap
or Deposition)等のＣＶＤ法、スパッタリング法等を用
いることができる。このとき、汚染物質と下地材料の界
面に上記膜の材料に対応して複数の反応生成物が発生す
る（Ｓ１０１）。ここでは反応生成物Ａ，Ｂとしてい
る。その後、半導体基板の裏面等に対し、この膜を溶解
除去することのできる第一の除去液を用いてウエット処
理する（不図示）。
Ａ族元素、３Ｂ族元素または４Ａ族元素を含む材料から
なる膜を成膜する。下地材料とは、半導体基板またはそ
の上に形成された膜を構成する材料等をいう。成膜の方
法は、ＡＬ−ＣＶＤ（AtomicLayer Chemical Vapor Dep
osition）法、ＭＯＣＶＤ (Metal Organic ChemicalVap
or Deposition)等のＣＶＤ法、スパッタリング法等を用
いることができる。このとき、汚染物質と下地材料の界
面に上記膜の材料に対応して複数の反応生成物が発生す
る（Ｓ１０１）。ここでは反応生成物Ａ，Ｂとしてい
る。その後、半導体基板の裏面等に対し、この膜を溶解
除去することのできる第一の除去液を用いてウエット処
理する（不図示）。
【００４６】つづいて半導体基板を第二の除去液により
ウエット処理する。これにより、反応生成物Ａが除去さ
れる一方（Ｓ１０２）、この除去液で除去されない反応
生成物Ｂが酸化を受ける（Ｓ１０３）。第二の除去液
は、（ａ）フッ化水素酸またはその塩、および（ｂ）酸
化剤を含んでいるため、これらの相乗作用により、最表
面だけでなく反応生成物Ｂの内部まで酸化が進行しやす
くなる。
ウエット処理する。これにより、反応生成物Ａが除去さ
れる一方（Ｓ１０２）、この除去液で除去されない反応
生成物Ｂが酸化を受ける（Ｓ１０３）。第二の除去液
は、（ａ）フッ化水素酸またはその塩、および（ｂ）酸
化剤を含んでいるため、これらの相乗作用により、最表
面だけでなく反応生成物Ｂの内部まで酸化が進行しやす
くなる。
【００４７】つづいて第三の除去液により、酸化された
反応生成物Ｂが除去される（Ｓ１０４）。反応生成物Ｂ
はそのままの形態では溶解除去されにくいが、酸化を受
けることにより、フッ化水素酸またはその塩によって効
率よく除去することが可能となる。
反応生成物Ｂが除去される（Ｓ１０４）。反応生成物Ｂ
はそのままの形態では溶解除去されにくいが、酸化を受
けることにより、フッ化水素酸またはその塩によって効
率よく除去することが可能となる。
【００４８】ここで、上記第一〜第三の除去液の処理を
経ることにより、汚染物質と下地材料との界面に反応生
成物Ｃが発生する（Ｓ１０５）。そこで、この反応生成
物Ｃを除去するため、第四の除去液を用いたウエット処
理を行う（Ｓ１０６）。以上により、汚染物質および汚
染物質と半導体基板を構成する材料との反応生成物を、
効果的に除去することができる。
経ることにより、汚染物質と下地材料との界面に反応生
成物Ｃが発生する（Ｓ１０５）。そこで、この反応生成
物Ｃを除去するため、第四の除去液を用いたウエット処
理を行う（Ｓ１０６）。以上により、汚染物質および汚
染物質と半導体基板を構成する材料との反応生成物を、
効果的に除去することができる。
【００４９】本発明において、第一〜第四の除去液とし
て、たとえば以下のものが用いられる。 第一の除去液 フッ化水素酸水溶液 第二の除去液 （ａ）フッ化水素酸水溶液および（ｂ）硝酸を含む水溶
液 （ａ）フッ化アンモニウム水溶液、（ｂ）硝酸を含む水
溶液 （ａ）フッ化水素酸水溶液、（ｂ）過沃素酸を含む水溶
液 第三の除去液 フッ化水素酸水溶液 第四の除去液 （ａ）フッ化水素酸水溶液、（ｂ）硝酸を含む水溶液 （ａ）フッ化アンモニウム水溶液、（ｂ）硝酸を含む水
溶液 （ａ）フッ化水素酸水溶液、（ｂ）過沃素酸を含む水溶
液
て、たとえば以下のものが用いられる。 第一の除去液 フッ化水素酸水溶液 第二の除去液 （ａ）フッ化水素酸水溶液および（ｂ）硝酸を含む水溶
液 （ａ）フッ化アンモニウム水溶液、（ｂ）硝酸を含む水
溶液 （ａ）フッ化水素酸水溶液、（ｂ）過沃素酸を含む水溶
液 第三の除去液 フッ化水素酸水溶液 第四の除去液 （ａ）フッ化水素酸水溶液、（ｂ）硝酸を含む水溶液 （ａ）フッ化アンモニウム水溶液、（ｂ）硝酸を含む水
溶液 （ａ）フッ化水素酸水溶液、（ｂ）過沃素酸を含む水溶
液
【００５０】本発明において、第一の除去液と第三の除
去液は、同じ除去液を用いてもよい。また、第二の除去
液と第四の除去液は、同じ除去液を用いてもよい。
去液は、同じ除去液を用いてもよい。また、第二の除去
液と第四の除去液は、同じ除去液を用いてもよい。
【００５１】［第一の実施の形態］本発明の実施の形態
について、シリコン基板上に酸化ジルコニウム膜を形成
した後、汚染物質を除去する方法を例に挙げて説明す
る。図８（ａ）は、シリコン基板１０１上にＺｒＯ2膜
１０３を成膜した状態を示す図である。ＺｒＯ2膜１０
３の成膜は、たとばＡＬ−ＣＶＤ法を用いることができ
る。ＺｒＯ2はシリコンと反応するため、シリコン基板
１０１上にジルコニウムシリケート１０２およびジルコ
ニウムシリサイド１０４が生成する。なお、ジルコニウ
ムシリケートは、（（ＺｒＯ2）x（ＳｉＯ2）1-x）で表
される組成を有し、ジルコニウムシリサイドは、ＺｒＳ
ｉxで表される組成を有する。
について、シリコン基板上に酸化ジルコニウム膜を形成
した後、汚染物質を除去する方法を例に挙げて説明す
る。図８（ａ）は、シリコン基板１０１上にＺｒＯ2膜
１０３を成膜した状態を示す図である。ＺｒＯ2膜１０
３の成膜は、たとばＡＬ−ＣＶＤ法を用いることができ
る。ＺｒＯ2はシリコンと反応するため、シリコン基板
１０１上にジルコニウムシリケート１０２およびジルコ
ニウムシリサイド１０４が生成する。なお、ジルコニウ
ムシリケートは、（（ＺｒＯ2）x（ＳｉＯ2）1-x）で表
される組成を有し、ジルコニウムシリサイドは、ＺｒＳ
ｉxで表される組成を有する。
【００５２】図８（ａ）の状態で、まず酸またはアルカ
リを含む第一の除去液を用いてウエット処理を行う。本
実施形態では、第一の除去液として、フッ化水素酸水溶
液を用いている。水溶液中のフッ化水素酸の濃度は、好
ましくは３０質量％以上、より好ましくは４０質量％以
上とする。こうすることによって、ＺｒＯ2膜１０３を
効率よく除去することができる。なお、第一の除去液は
アルカリを用いてもよい。
リを含む第一の除去液を用いてウエット処理を行う。本
実施形態では、第一の除去液として、フッ化水素酸水溶
液を用いている。水溶液中のフッ化水素酸の濃度は、好
ましくは３０質量％以上、より好ましくは４０質量％以
上とする。こうすることによって、ＺｒＯ2膜１０３を
効率よく除去することができる。なお、第一の除去液は
アルカリを用いてもよい。
【００５３】第一の除去液としては、ＺｒＯ2膜１０３
を効率よく除去できる性質のものが選択されるため、一
般にジルコニウムシリケート１０２およびジルコニウム
シリサイド１０４は除去困難となる。このため、これら
の汚染物が基板上に残存した状態となる（図８
（ｂ））。
を効率よく除去できる性質のものが選択されるため、一
般にジルコニウムシリケート１０２およびジルコニウム
シリサイド１０４は除去困難となる。このため、これら
の汚染物が基板上に残存した状態となる（図８
（ｂ））。
【００５４】そこで、これらの汚染を除去するのに適し
た第二の除去液を使用する。第二の除去液は、（ａ）フ
ッ化水素酸またはその塩、および、（ｂ）酸化剤を含む
ものとする。本実施形態では、（ａ）成分としてフッ化
水素酸を５〜１０質量％、（ｂ）成分として硝酸を２０
〜７０質量％含む水溶液を用いている。このような除去
液を用いることにより、図８（ｃ）に示す状態となる。
図示したように、ジルコニウムシリケート１０２が効率
良く除去される。一方、ジルコニウムシリサイド１０４
は酸化されてＺｒＯxライクな材料からなる変質部１０
５となる。また、変質部１０５とシリコン基板１０１と
の間の界面付近にジルコニウムシリケート１０６が発生
する。
た第二の除去液を使用する。第二の除去液は、（ａ）フ
ッ化水素酸またはその塩、および、（ｂ）酸化剤を含む
ものとする。本実施形態では、（ａ）成分としてフッ化
水素酸を５〜１０質量％、（ｂ）成分として硝酸を２０
〜７０質量％含む水溶液を用いている。このような除去
液を用いることにより、図８（ｃ）に示す状態となる。
図示したように、ジルコニウムシリケート１０２が効率
良く除去される。一方、ジルコニウムシリサイド１０４
は酸化されてＺｒＯxライクな材料からなる変質部１０
５となる。また、変質部１０５とシリコン基板１０１と
の間の界面付近にジルコニウムシリケート１０６が発生
する。
【００５５】次に、第三の除去液を用いて変質部１０５
を除去する。変質部１０５はＺｒＯ xライクな材料から
なるため、第一の除去液と類似の除去液を用いることで
効率良く除去することができる。本実施形態では、第三
の除去液としてフッ化水素酸水溶液を用いている。水溶
液中のフッ化水素酸の濃度は、好ましくは３０質量％以
上、より好ましくは４０質量％以上とする。こうするこ
とによって、変質部１０５を効率よく除去することがで
きる。第三の除去液による処理後の状態を図８（ｄ）に
示す。
を除去する。変質部１０５はＺｒＯ xライクな材料から
なるため、第一の除去液と類似の除去液を用いることで
効率良く除去することができる。本実施形態では、第三
の除去液としてフッ化水素酸水溶液を用いている。水溶
液中のフッ化水素酸の濃度は、好ましくは３０質量％以
上、より好ましくは４０質量％以上とする。こうするこ
とによって、変質部１０５を効率よく除去することがで
きる。第三の除去液による処理後の状態を図８（ｄ）に
示す。
【００５６】その後、第四の除去液を用いたウエット処
理を行うことにより、ジルコニウムシリケート１０６を
除去する。第四の除去液は、（ａ）フッ化水素酸または
その塩、および、（ｂ）酸化剤を含むものとする。本実
施形態では、（ａ）成分としてフッ化水素酸を５〜１０
質量％、（ｂ）成分として硝酸を２０〜７０質量％含む
水溶液を用いている。このような除去液を用いることに
より、ジルコニウムシリケート１０６を効率よく除去す
ることができる。図８（ｅ）は第四の除去液によりウエ
ット処理を完了した状態を示す図である。
理を行うことにより、ジルコニウムシリケート１０６を
除去する。第四の除去液は、（ａ）フッ化水素酸または
その塩、および、（ｂ）酸化剤を含むものとする。本実
施形態では、（ａ）成分としてフッ化水素酸を５〜１０
質量％、（ｂ）成分として硝酸を２０〜７０質量％含む
水溶液を用いている。このような除去液を用いることに
より、ジルコニウムシリケート１０６を効率よく除去す
ることができる。図８（ｅ）は第四の除去液によりウエ
ット処理を完了した状態を示す図である。
【００５７】その後、純水によるリンス等を行い、洗浄
プロセスを終了する。本実施形態によれば、汚染物質お
よび汚染物質と半導体基板を構成する材料との反応生成
物を、効果的に除去することができる。
プロセスを終了する。本実施形態によれば、汚染物質お
よび汚染物質と半導体基板を構成する材料との反応生成
物を、効果的に除去することができる。
【００５８】［第二の実施の形態］次に、本発明の好ま
しい実施の形態について、ＤＲＡＭのキャパシタ製造プ
ロセスを例に挙げ、図２〜図４を参照しながら説明す
る。本実施形態では、半導体基板上の絶縁膜中の設けら
れた凹部に下部電極膜、容量絶縁膜および上部電極膜を
積層した構成のキャパシタを形成する。
しい実施の形態について、ＤＲＡＭのキャパシタ製造プ
ロセスを例に挙げ、図２〜図４を参照しながら説明す
る。本実施形態では、半導体基板上の絶縁膜中の設けら
れた凹部に下部電極膜、容量絶縁膜および上部電極膜を
積層した構成のキャパシタを形成する。
【００５９】まず、図３（ａ）に示すように、シリコン
基板１上にソース・ドレイン拡散領域を含むＭＯＳトラ
ンジスタを形成した後（図示せず）、シリコン基板１の
全面に層間絶縁膜２を形成する。次いで、不図示の拡散
領域上に、コンタクトプラグ４を形成する。コンタクト
プラグ４の埋め込み材料は、ポリシリコン、タングステ
ン等を用いることができる。プラグ形成後、基板全面を
平坦化し、その上に層間絶縁膜３を形成する。
基板１上にソース・ドレイン拡散領域を含むＭＯＳトラ
ンジスタを形成した後（図示せず）、シリコン基板１の
全面に層間絶縁膜２を形成する。次いで、不図示の拡散
領域上に、コンタクトプラグ４を形成する。コンタクト
プラグ４の埋め込み材料は、ポリシリコン、タングステ
ン等を用いることができる。プラグ形成後、基板全面を
平坦化し、その上に層間絶縁膜３を形成する。
【００６０】次いでドライエッチングを行い、コンタク
トプラグ４に達する孔を層間絶縁膜３中に形成する（図
３（ｂ））。孔の断面は楕円形等とすることが好まし
い。孔のサイズは適宜設定されるが、たとえば短軸約
０．２μｍ、長軸約０．４μｍの寸法とする。続いて基
板全面に、密着膜５を形成する（図３（ｃ））。密着膜
５は、たとえばＴｉおよびＴｉＮがこの順で積層した膜
とし、スパッタリング法、ＣＶＤ法等により成膜する。
次に基板全面に下部電極膜６を形成する（図４
（ａ））。下部電極膜６の材料としては、ＴｉＮ、Ｔ
ｉ、Ｒｕ、Ｐｔ、Ｉｒ、Ｔａ、ＴａＮ等が例示される。
トプラグ４に達する孔を層間絶縁膜３中に形成する（図
３（ｂ））。孔の断面は楕円形等とすることが好まし
い。孔のサイズは適宜設定されるが、たとえば短軸約
０．２μｍ、長軸約０．４μｍの寸法とする。続いて基
板全面に、密着膜５を形成する（図３（ｃ））。密着膜
５は、たとえばＴｉおよびＴｉＮがこの順で積層した膜
とし、スパッタリング法、ＣＶＤ法等により成膜する。
次に基板全面に下部電極膜６を形成する（図４
（ａ））。下部電極膜６の材料としては、ＴｉＮ、Ｔ
ｉ、Ｒｕ、Ｐｔ、Ｉｒ、Ｔａ、ＴａＮ等が例示される。
【００６１】つづいて、図４（ａ）に示した溝内部にフ
ォトレジストを埋設し、その後、密着膜５および下部電
極膜６の不要部分をエッチバックまたは化学的機械的研
磨（Chemical Mechanical Polishing :CMP）により洗浄
する。洗浄した状態を図４（ｂ）に示す。このように密
着膜５および下部電極膜６を層間絶縁膜３と同じ高さに
揃えることにより、隣接する他のキャパシタの電極と、
図中の下部電極膜６とが接触することを防止できる。次
に、基板全面にＺｒＯ2からなる容量絶縁膜７を形成
し、つづいて上部電極膜８をこの順で形成する（図４
（ｃ））。容量絶縁膜７を構成する材料としては、いわ
ゆるｈｉｇｈ−ｋ材料とよばれるものが好ましい。この
ような材料として、３Ａ族元素、３Ｂ族元素または４Ａ
族元素を含む材料、たとえばジルコニウム、ハフニウ
ム、ランタノイドまたはその酸化物が例示される。具体
的には、Ｚｒ、Ｈｆ、Ｐｒ、Ｌａ、Ｌｕ、Ｅｕ、Ｙｂ、
Ｓｍ、Ｈｏ、Ｃｅおよびこれらの酸化物が挙げられる。
特に、ＺｒＯx、ＨｆＯxは、特性およびプロセスへの適
合性の点で好ましい。容量絶縁膜の成膜方法は特に制限
がないが、ＣＶＤ法、スパッタリング法、ゾル−ゲル法
等を用いることができる。このうちＣＶＤ法は、基板へ
与える損傷を低減できる上、微細パターンの被覆性が良
好となるので好ましい。
ォトレジストを埋設し、その後、密着膜５および下部電
極膜６の不要部分をエッチバックまたは化学的機械的研
磨（Chemical Mechanical Polishing :CMP）により洗浄
する。洗浄した状態を図４（ｂ）に示す。このように密
着膜５および下部電極膜６を層間絶縁膜３と同じ高さに
揃えることにより、隣接する他のキャパシタの電極と、
図中の下部電極膜６とが接触することを防止できる。次
に、基板全面にＺｒＯ2からなる容量絶縁膜７を形成
し、つづいて上部電極膜８をこの順で形成する（図４
（ｃ））。容量絶縁膜７を構成する材料としては、いわ
ゆるｈｉｇｈ−ｋ材料とよばれるものが好ましい。この
ような材料として、３Ａ族元素、３Ｂ族元素または４Ａ
族元素を含む材料、たとえばジルコニウム、ハフニウ
ム、ランタノイドまたはその酸化物が例示される。具体
的には、Ｚｒ、Ｈｆ、Ｐｒ、Ｌａ、Ｌｕ、Ｅｕ、Ｙｂ、
Ｓｍ、Ｈｏ、Ｃｅおよびこれらの酸化物が挙げられる。
特に、ＺｒＯx、ＨｆＯxは、特性およびプロセスへの適
合性の点で好ましい。容量絶縁膜の成膜方法は特に制限
がないが、ＣＶＤ法、スパッタリング法、ゾル−ゲル法
等を用いることができる。このうちＣＶＤ法は、基板へ
与える損傷を低減できる上、微細パターンの被覆性が良
好となるので好ましい。
【００６２】本実施形態では、容量絶縁膜７として、Ａ
Ｌ−ＣＶＤにより形成したＺｒＯ2膜を用いる。上部電
極膜８の材料としては、ＴｉＮ、Ｔｉ、Ｒｕ、Ｐｔ、Ｉ
ｒ、Ｔａ、ＴａＮ等が例示される。その後、ドライエッ
チングを行い、容量絶縁膜７および上部電極膜８を素子
単位に分離する。以上のようにして、密着膜５、下部電
極膜６、容量絶縁膜７をおよび上部電極膜８からなるキ
ャパシタが形成される。
Ｌ−ＣＶＤにより形成したＺｒＯ2膜を用いる。上部電
極膜８の材料としては、ＴｉＮ、Ｔｉ、Ｒｕ、Ｐｔ、Ｉ
ｒ、Ｔａ、ＴａＮ等が例示される。その後、ドライエッ
チングを行い、容量絶縁膜７および上部電極膜８を素子
単位に分離する。以上のようにして、密着膜５、下部電
極膜６、容量絶縁膜７をおよび上部電極膜８からなるキ
ャパシタが形成される。
【００６３】以上がキャパシタ形成プロセスの例である
が、容量絶縁膜７を成膜した直後の段階で、シリコン基
板の素子形成領域以外にジルコニウム含有物質からなる
汚染物質が付着した状態となる。本実施形態では、この
汚染物質を洗浄するため、洗浄液を用いた処理を行う。
が、容量絶縁膜７を成膜した直後の段階で、シリコン基
板の素子形成領域以外にジルコニウム含有物質からなる
汚染物質が付着した状態となる。本実施形態では、この
汚染物質を洗浄するため、洗浄液を用いた処理を行う。
【００６４】図２は、このような汚染物質が付着した半
導体基板の端部の断面模式図である。基板載置台１１に
半導体基板１０が配置され、この半導体基板１０の端面
および裏面にジルコニウム含有物質３６が付着してい
る。ジルコニウム含有物質３６が付着した状態で半導体
基板１０を搬送系に送ると、成膜装置のクロス汚染が発
生する。また、ジルコニウム含有物質はシリコン基板中
を拡散する等して、素子に悪影響を与える場合がある。
このようなことを防止するため、本実施形態では、複数
の洗浄液を用いた洗浄処理を行う。
導体基板の端部の断面模式図である。基板載置台１１に
半導体基板１０が配置され、この半導体基板１０の端面
および裏面にジルコニウム含有物質３６が付着してい
る。ジルコニウム含有物質３６が付着した状態で半導体
基板１０を搬送系に送ると、成膜装置のクロス汚染が発
生する。また、ジルコニウム含有物質はシリコン基板中
を拡散する等して、素子に悪影響を与える場合がある。
このようなことを防止するため、本実施形態では、複数
の洗浄液を用いた洗浄処理を行う。
【００６５】洗浄処理は、たとえば以下のステップＡ〜
Ｄからなる洗浄を基板裏面および基板端面に対して行
う。洗浄の方法は、前述したスピン洗浄法を用いる。た
とえば図５や図６に示した方法を適用することができ
る。
Ｄからなる洗浄を基板裏面および基板端面に対して行
う。洗浄の方法は、前述したスピン洗浄法を用いる。た
とえば図５や図６に示した方法を適用することができ
る。
【００６６】また、ジルコニウム系汚染物質の除去効率
は、温度依存性が比較的高く、洗浄する際の洗浄液の温
度を４０℃以上とすると、洗浄時間を大幅に短縮化する
ことができる。
は、温度依存性が比較的高く、洗浄する際の洗浄液の温
度を４０℃以上とすると、洗浄時間を大幅に短縮化する
ことができる。
【００６７】
【表１】
シリコン基板上にＺｒＯ2膜を形成した場合、基板界面
に、（（ＺｒＯ2）x（ＳｉＯ2）1-x）で表されるジルコ
ニウムシリケートや、ＺｒＳｉxで表されるジルコニウ
ムシリサイドが生成する。通常の洗浄液による処理で
は、これら複数の化合物による汚染を除去することは困
難である。また、これらの化合物は、洗浄液による処理
中も組成が変動する等して変質することがあり、かかる
事情から、上記汚染を高い清浄度で除去することは、き
わめて困難である。
に、（（ＺｒＯ2）x（ＳｉＯ2）1-x）で表されるジルコ
ニウムシリケートや、ＺｒＳｉxで表されるジルコニウ
ムシリサイドが生成する。通常の洗浄液による処理で
は、これら複数の化合物による汚染を除去することは困
難である。また、これらの化合物は、洗浄液による処理
中も組成が変動する等して変質することがあり、かかる
事情から、上記汚染を高い清浄度で除去することは、き
わめて困難である。
【００６８】こうした問題に対し本実施形態では、上記
表１に示されたステップＡ〜Ｄにより、高い清浄度の洗
浄を実現している。
表１に示されたステップＡ〜Ｄにより、高い清浄度の洗
浄を実現している。
【００６９】まずステップＡにより、シリコン基板裏面
や端面に付着したＺｒＯ2が除去される。つづいてステ
ップＢにより、ジルコニウムシリケートが除去される一
方、この除去液で除去されないジルコニウムシリサイド
が酸化を受ける。第二の洗浄液は、フッ化水素酸のほ
か、酸化剤として硝酸を含んでいるため、これらの相乗
作用により、最表面だけでなくジルコニウムシリサイド
の内部まで酸化が進行しやすくなる。こうしてジルコニ
ウムシリサイドは、ＺｒＯＸライクな膜に変質する。
や端面に付着したＺｒＯ2が除去される。つづいてステ
ップＢにより、ジルコニウムシリケートが除去される一
方、この除去液で除去されないジルコニウムシリサイド
が酸化を受ける。第二の洗浄液は、フッ化水素酸のほ
か、酸化剤として硝酸を含んでいるため、これらの相乗
作用により、最表面だけでなくジルコニウムシリサイド
の内部まで酸化が進行しやすくなる。こうしてジルコニ
ウムシリサイドは、ＺｒＯＸライクな膜に変質する。
【００７０】つづいてステップＣにより、酸化によりＺ
ｒＯxライクな膜に変質したジルコニウムシリサイドが
除去される。ジルコニウムシリサイドはそのままの形態
ではフッ化水素酸により溶解除去されにくいが、酸化を
受けることにより、たとえばフッ化水素酸４０wt-%以上
の水溶液によって効率よく除去することが可能となる。
ｒＯxライクな膜に変質したジルコニウムシリサイドが
除去される。ジルコニウムシリサイドはそのままの形態
ではフッ化水素酸により溶解除去されにくいが、酸化を
受けることにより、たとえばフッ化水素酸４０wt-%以上
の水溶液によって効率よく除去することが可能となる。
【００７１】以上の処理を経ることにより、汚染物質と
下地材料との界面に、ジルコニウムシリケートに類似し
た組成の反応生成物が発生する。これを除去するため、
ステップＤの処理を行う。以上により、ジルコニウム系
汚染物質および汚染物質とシリコン基板を構成する材料
との反応生成物が、効果的に除去される。
下地材料との界面に、ジルコニウムシリケートに類似し
た組成の反応生成物が発生する。これを除去するため、
ステップＤの処理を行う。以上により、ジルコニウム系
汚染物質および汚染物質とシリコン基板を構成する材料
との反応生成物が、効果的に除去される。
【００７２】［第三の実施の形態］本実施形態は、ゲー
ト電極のゲート絶縁膜にｈｉｇｈ−ｋ材料を適用したプ
ロセスに関するものである。はじめに、シリコン基板３
０１の表面酸化膜を除去し、洗浄を行う（図１
（ａ））。続いて、シリコン基板３０１の表面に、酸化
ハフニウムからなるゲート絶縁膜３０２を形成する（図
１（ｂ））。ゲート絶縁膜３０２は、例えばＣＶＤ法に
より形成することができる。ＣＶＤ法によれば、基板へ
損傷を与えることなく成膜を行うことができる。なお、
ゲート絶縁膜３０２の膜厚は、例えば５ｎｍ程度とす
る。
ト電極のゲート絶縁膜にｈｉｇｈ−ｋ材料を適用したプ
ロセスに関するものである。はじめに、シリコン基板３
０１の表面酸化膜を除去し、洗浄を行う（図１
（ａ））。続いて、シリコン基板３０１の表面に、酸化
ハフニウムからなるゲート絶縁膜３０２を形成する（図
１（ｂ））。ゲート絶縁膜３０２は、例えばＣＶＤ法に
より形成することができる。ＣＶＤ法によれば、基板へ
損傷を与えることなく成膜を行うことができる。なお、
ゲート絶縁膜３０２の膜厚は、例えば５ｎｍ程度とす
る。
【００７３】次に、ゲート絶縁膜３０２上にゲート電極
膜３０３を成膜する（図１（ｃ））。ゲート電極膜３０
３の材料としては、多結晶シリコンの他、タングステン
などの高融点の金属を用いることができる。本実施形態
では多結晶シリコンを用いる。ゲート電極膜３０３は、
ゲート絶縁膜３０２成膜後、成膜装置から取り出すこと
なく形成する。こうすることによって、ゲート絶縁膜３
０２とゲート電極膜３０３との間に明瞭な界面が発生す
ることを防止できる。このような界面が発生すると、ト
ランジスタ特性に悪影響を及ぼす場合がある。したがっ
て、ゲート絶縁膜３０２とゲート電極膜３０３の成膜
は、真空から取り出すことなく連続して形成することが
好ましい。
膜３０３を成膜する（図１（ｃ））。ゲート電極膜３０
３の材料としては、多結晶シリコンの他、タングステン
などの高融点の金属を用いることができる。本実施形態
では多結晶シリコンを用いる。ゲート電極膜３０３は、
ゲート絶縁膜３０２成膜後、成膜装置から取り出すこと
なく形成する。こうすることによって、ゲート絶縁膜３
０２とゲート電極膜３０３との間に明瞭な界面が発生す
ることを防止できる。このような界面が発生すると、ト
ランジスタ特性に悪影響を及ぼす場合がある。したがっ
て、ゲート絶縁膜３０２とゲート電極膜３０３の成膜
は、真空から取り出すことなく連続して形成することが
好ましい。
【００７４】ゲート電極膜３０３の成膜は、例えば４０
０℃以上の高温プロセスにより行われる。この工程によ
りゲート絶縁膜３０２の結晶化が進み、比誘電率が上昇
する。
０℃以上の高温プロセスにより行われる。この工程によ
りゲート絶縁膜３０２の結晶化が進み、比誘電率が上昇
する。
【００７５】続いて、ゲート電極膜３０３およびゲート
絶縁膜３０２を、ドライエッチングなどにより所定の形
状にパターニングする。図１（ｄ）は、パターニング後
のゲート電極３０５の形状を示す。
絶縁膜３０２を、ドライエッチングなどにより所定の形
状にパターニングする。図１（ｄ）は、パターニング後
のゲート電極３０５の形状を示す。
【００７６】以上がｈｉｇｈ−ｋ材料を用いたゲート電
極形成工程である。このプロセスでは、図１（ｂ）の工
程で、基板の裏面や側面に付着した酸化ハフニウムを除
去することが重要な技術的課題となる。上述したよう
に、界面の形成を防止する観点から、ゲート絶縁膜３０
２とゲート電極膜３０３の成膜は、真空から取り出すこ
となく連続して形成されることが望ましい。このように
した場合、ゲート絶縁膜３０２に対し、ゲート電極膜３
０３の成膜工程による高温処理が加えられることとな
る。酸化ハフニウムは低温プロセスで成膜された直後は
比較的除去することが容易であるが、高温処理が加えら
れた後は、薬液による除去が極めて困難となる。高温処
理で酸化ハフニウムの結晶性が変化するからである。そ
こで、本発明による汚染物質の除去方法が有効となる。
極形成工程である。このプロセスでは、図１（ｂ）の工
程で、基板の裏面や側面に付着した酸化ハフニウムを除
去することが重要な技術的課題となる。上述したよう
に、界面の形成を防止する観点から、ゲート絶縁膜３０
２とゲート電極膜３０３の成膜は、真空から取り出すこ
となく連続して形成されることが望ましい。このように
した場合、ゲート絶縁膜３０２に対し、ゲート電極膜３
０３の成膜工程による高温処理が加えられることとな
る。酸化ハフニウムは低温プロセスで成膜された直後は
比較的除去することが容易であるが、高温処理が加えら
れた後は、薬液による除去が極めて困難となる。高温処
理で酸化ハフニウムの結晶性が変化するからである。そ
こで、本発明による汚染物質の除去方法が有効となる。
【００７７】本実施形態では、図１（ｃ）の工程の後、
以下の表に示すステップＡ〜Ｄからなる洗浄を基板裏面
および基板端面に対して行う。洗浄の方法は、前述した
スピン洗浄法を用いる。たとえば図５や図６に示した方
法を適用することができる。なお、第一の洗浄液および
第三の洗浄液は、フッ化水素酸のほかに、次亜塩素酸、
過沃素酸などの酸化剤（硝酸を除く）を含有するもので
あってもよい。
以下の表に示すステップＡ〜Ｄからなる洗浄を基板裏面
および基板端面に対して行う。洗浄の方法は、前述した
スピン洗浄法を用いる。たとえば図５や図６に示した方
法を適用することができる。なお、第一の洗浄液および
第三の洗浄液は、フッ化水素酸のほかに、次亜塩素酸、
過沃素酸などの酸化剤（硝酸を除く）を含有するもので
あってもよい。
【００７８】
【表２】
シリコン基板上にＨｆＯ2膜を形成した場合、基板界面
に、（（ＨｆＯ2）x（ＳｉＯ2）1-x）で表されるハフニ
ウムシリケートや、ＨｆＳｉxで表されるハフニウムシ
リサイドが生成する。通常の洗浄液による処理では、こ
れら複数の化合物による汚染を除去することは困難であ
る。また、これらの化合物は、洗浄液による処理中も組
成が変動する等して変質することがあり、かかる事情か
ら、上記汚染を高い清浄度で除去することは、きわめて
困難である。
に、（（ＨｆＯ2）x（ＳｉＯ2）1-x）で表されるハフニ
ウムシリケートや、ＨｆＳｉxで表されるハフニウムシ
リサイドが生成する。通常の洗浄液による処理では、こ
れら複数の化合物による汚染を除去することは困難であ
る。また、これらの化合物は、洗浄液による処理中も組
成が変動する等して変質することがあり、かかる事情か
ら、上記汚染を高い清浄度で除去することは、きわめて
困難である。
【００７９】こうした問題に対し本実施形態では、上記
表２に示されたステップＡ〜Ｄにより、高い清浄度の洗
浄を実現している。
表２に示されたステップＡ〜Ｄにより、高い清浄度の洗
浄を実現している。
【００８０】まずステップＡにより、シリコン基板裏面
や端面に付着したＨｆＯ2が除去される。つづいてステ
ップＢにより、ハフニウムシリケートが除去される一
方、この除去液で除去されないハフニウムシリサイドが
酸化を受ける。第二の洗浄液は、フッ化水素酸のほか、
酸化剤として硝酸を含んでいるため、これらの相乗作用
により、最表面だけでなくハフニウムシリサイドの内部
まで酸化が進行しやすくなる。こうしてハフニウムシリ
サイドは、ＨｆＯxライクな膜に変質する。
や端面に付着したＨｆＯ2が除去される。つづいてステ
ップＢにより、ハフニウムシリケートが除去される一
方、この除去液で除去されないハフニウムシリサイドが
酸化を受ける。第二の洗浄液は、フッ化水素酸のほか、
酸化剤として硝酸を含んでいるため、これらの相乗作用
により、最表面だけでなくハフニウムシリサイドの内部
まで酸化が進行しやすくなる。こうしてハフニウムシリ
サイドは、ＨｆＯxライクな膜に変質する。
【００８１】つづいてステップＣにより、酸化されたハ
フニウムシリサイドが除去される。ハフニウムシリサイ
ドはそのままの形態ではフッ化水素酸により溶解除去さ
れにくいが、酸化を受けることにより、たとえばフッ化
水素酸４０wt-%以上の水溶液によって効率よく除去する
ことが可能となる。
フニウムシリサイドが除去される。ハフニウムシリサイ
ドはそのままの形態ではフッ化水素酸により溶解除去さ
れにくいが、酸化を受けることにより、たとえばフッ化
水素酸４０wt-%以上の水溶液によって効率よく除去する
ことが可能となる。
【００８２】以上の処理を経ることにより、汚染物質と
下地材料との界面に、ハフニウムシリケートに類似した
組成の反応生成物が発生する。これを除去するため、ス
テップＤの処理を行う。以上により、ハフニウム系汚染
物質および汚染物質とシリコン基板を構成する材料との
反応生成物が、効果的に除去される。
下地材料との界面に、ハフニウムシリケートに類似した
組成の反応生成物が発生する。これを除去するため、ス
テップＤの処理を行う。以上により、ハフニウム系汚染
物質および汚染物質とシリコン基板を構成する材料との
反応生成物が、効果的に除去される。
【００８３】上記実施の形態では、基板裏面や端面の汚
染を除去するプロセスに本発明を適用した例を示した。
この汚染除去のプロセスは、（ｉ）図１（ｃ）と図１
（ｄ）の間、すなわち、ゲート絶縁膜が基板表面の全面
に形成された状態で汚染の除去を行い、その後、ゲート
電極のパターニングを行う手順、とするほか、（ｉｉ）
図１（ｄ）の後、すなわち、ゲート電極のパターニング
終了後、汚染除去のプロセスを実施する手順、とするこ
ともできる。（ｉ）の手順によれば、ドライエッチング
を実施する前の段階で基板裏面や端面の汚染が除去され
るため、ドライエッチングを行う装置の内部の汚染を防
止できる。
染を除去するプロセスに本発明を適用した例を示した。
この汚染除去のプロセスは、（ｉ）図１（ｃ）と図１
（ｄ）の間、すなわち、ゲート絶縁膜が基板表面の全面
に形成された状態で汚染の除去を行い、その後、ゲート
電極のパターニングを行う手順、とするほか、（ｉｉ）
図１（ｄ）の後、すなわち、ゲート電極のパターニング
終了後、汚染除去のプロセスを実施する手順、とするこ
ともできる。（ｉ）の手順によれば、ドライエッチング
を実施する前の段階で基板裏面や端面の汚染が除去され
るため、ドライエッチングを行う装置の内部の汚染を防
止できる。
【００８４】一方、（ｉｉ）の手順によれば、ゲート絶
縁膜成膜時の汚染とゲート電極のパターニングによって
生じた汚染とが一度の工程で除去できる。
縁膜成膜時の汚染とゲート電極のパターニングによって
生じた汚染とが一度の工程で除去できる。
【００８５】また、上記実施の形態では、基板裏面や端
面の汚染を除去するプロセスに本発明を適用した例を示
したが、これに限られず、基板表面のゲート絶縁膜の一
部を除去することに本発明を適用することもできる。た
とえば、素子形成面にゲート絶縁膜を形成後、ゲート絶
縁膜を残すべき部分にマスクを形成し、本発明に係る方
法を適用し、ゲート絶縁膜等のエッチングを行うことも
できる。
面の汚染を除去するプロセスに本発明を適用した例を示
したが、これに限られず、基板表面のゲート絶縁膜の一
部を除去することに本発明を適用することもできる。た
とえば、素子形成面にゲート絶縁膜を形成後、ゲート絶
縁膜を残すべき部分にマスクを形成し、本発明に係る方
法を適用し、ゲート絶縁膜等のエッチングを行うことも
できる。
【００８６】
【実施例】実施例
シリコン基板上に酸化ジルコニウムをＡＬ−ＣＶＤ法に
より成膜し（膜厚１０ｎｍ）、その裏面についてＨＦ
（フッ酸）含有回収液で汚染採取を行い、ＩＣＰ−ＭＳ
により分析を行った。使用したシリコン基板は８インチ
ウエハである。汚染の測定は、以下のステップＡ〜Ｄの
各洗浄実施後にそれぞれ行った。
より成膜し（膜厚１０ｎｍ）、その裏面についてＨＦ
（フッ酸）含有回収液で汚染採取を行い、ＩＣＰ−ＭＳ
により分析を行った。使用したシリコン基板は８インチ
ウエハである。汚染の測定は、以下のステップＡ〜Ｄの
各洗浄実施後にそれぞれ行った。
【表３】
【００８７】各ステップ後におけるＺｒの表面汚染濃度
を測定したところ、図９に示す結果が得られた。ステッ
プＡのフッ化水素酸５０wt-%水溶液による洗浄を終了し
た段階では、Ｚｒの表面汚染は充分に除去されなかった
のに対し、ステップＢ、Ｃ、Ｄの洗浄を行うことにより
表面の清浄度が顕著に向上した。このことは、ステップ
Ａを終了した段階で、酸化ジルコニウム以外の他の成分
が基板表面に残存していることによるものと推察され
る。このことを確かめるため、ステップＡを終了した段
階で表面分析を行った。図１１は、ステップＡ終了後の
基板表面について全反射ＸＰＳスペクトルを示す図であ
る。図１１（ａ）は測定データであり、図１１（ｂ）は
波形をデコンボルーションしたものである。図１１
（ｂ）に示すように、ステップＡ終了後、基板表面に、 ＺｒＳｉＯ ＺｒＯ2 ＺｒＳｉx が残存していることが判明した。
を測定したところ、図９に示す結果が得られた。ステッ
プＡのフッ化水素酸５０wt-%水溶液による洗浄を終了し
た段階では、Ｚｒの表面汚染は充分に除去されなかった
のに対し、ステップＢ、Ｃ、Ｄの洗浄を行うことにより
表面の清浄度が顕著に向上した。このことは、ステップ
Ａを終了した段階で、酸化ジルコニウム以外の他の成分
が基板表面に残存していることによるものと推察され
る。このことを確かめるため、ステップＡを終了した段
階で表面分析を行った。図１１は、ステップＡ終了後の
基板表面について全反射ＸＰＳスペクトルを示す図であ
る。図１１（ａ）は測定データであり、図１１（ｂ）は
波形をデコンボルーションしたものである。図１１
（ｂ）に示すように、ステップＡ終了後、基板表面に、 ＺｒＳｉＯ ＺｒＯ2 ＺｒＳｉx が残存していることが判明した。
【００８８】図１２は、未処理およびステップＡ終了後
の基板表面の構造の推定図である。シリコン基板１０１
上にＺｒＯ2膜１０３を形成すると、ＺｒＯ2膜１０３と
シリコンとの反応により、ジルコニウムシリケート１０
２およびジルコニウムシリサイド１０４が発生する（図
１２（ａ））。この状態でフッ化水素酸による洗浄を行
うと、ＺｒＯ2膜１０３は溶解除去されるが、ジルコニ
ウムシリケート１０２およびジルコニウムシリサイド１
０４が残存し、この結果、Ｚｒを含む化合物による汚染
が残存するものと推定される（図１２（ｂ））。そこで
本実施形態においては、ステップＢ以降の洗浄を実施し
ている（表３）。
の基板表面の構造の推定図である。シリコン基板１０１
上にＺｒＯ2膜１０３を形成すると、ＺｒＯ2膜１０３と
シリコンとの反応により、ジルコニウムシリケート１０
２およびジルコニウムシリサイド１０４が発生する（図
１２（ａ））。この状態でフッ化水素酸による洗浄を行
うと、ＺｒＯ2膜１０３は溶解除去されるが、ジルコニ
ウムシリケート１０２およびジルコニウムシリサイド１
０４が残存し、この結果、Ｚｒを含む化合物による汚染
が残存するものと推定される（図１２（ｂ））。そこで
本実施形態においては、ステップＢ以降の洗浄を実施し
ている（表３）。
【００８９】図９に示す表面汚染濃度の推移は、上記し
た作用を裏付けるものと考えられる。すなわち、本実施
形態では、まずステップＡにより、シリコン基板裏面や
端面に付着したＺｒＯ2が除去される。つづいてステッ
プＢにより、ジルコニウムシリケートが除去される一
方、この除去液で除去されないジルコニウムシリサイド
が酸化を受ける。つづいてステップＣにより、酸化され
たジルコニウムシリサイドが除去される。ここまでの処
理を経ることにより、汚染物質と下地材料との界面に、
ジルコニウムシリケートに類似した組成の反応生成物が
発生する。ステップＤにより、この反応生成物を除去す
る。本実施形態では、以上の作用により汚染が効率的に
除去されているものと推察される。
た作用を裏付けるものと考えられる。すなわち、本実施
形態では、まずステップＡにより、シリコン基板裏面や
端面に付着したＺｒＯ2が除去される。つづいてステッ
プＢにより、ジルコニウムシリケートが除去される一
方、この除去液で除去されないジルコニウムシリサイド
が酸化を受ける。つづいてステップＣにより、酸化され
たジルコニウムシリサイドが除去される。ここまでの処
理を経ることにより、汚染物質と下地材料との界面に、
ジルコニウムシリケートに類似した組成の反応生成物が
発生する。ステップＤにより、この反応生成物を除去す
る。本実施形態では、以上の作用により汚染が効率的に
除去されているものと推察される。
【００９０】参考例
シリコン基板上に酸化ジルコニウムおよび酸化ハフニウ
ムを成膜したもの（膜厚５ｎｍ）を約２ｃｍ角のチップ
に切り出し、試料を作製した。この試料を、溶液温度を
変えたフッ化水素酸５０wt-%水溶液に浸漬し、そのエッ
チングレート（エッチング速度）を測定した。結果を図
１０に示す。酸化ハフニウムでは温度依存性が小さいの
に対し、酸化ジルコニウムは温度依存性が大きい結果と
なった。このことから、酸化ジルコニウム系汚染物質の
除去については、除去液の温度を比較的高温とすること
により洗浄効率が向上することが判明した。
ムを成膜したもの（膜厚５ｎｍ）を約２ｃｍ角のチップ
に切り出し、試料を作製した。この試料を、溶液温度を
変えたフッ化水素酸５０wt-%水溶液に浸漬し、そのエッ
チングレート（エッチング速度）を測定した。結果を図
１０に示す。酸化ハフニウムでは温度依存性が小さいの
に対し、酸化ジルコニウムは温度依存性が大きい結果と
なった。このことから、酸化ジルコニウム系汚染物質の
除去については、除去液の温度を比較的高温とすること
により洗浄効率が向上することが判明した。
【００９１】
【発明の効果】以上説明したように本発明によれば、複
数の種類の除去液を用いて除去処理を行うため、半導体
基板上に形成された３Ａ族元素あるいは４Ａ族元素を含
む金属を高い洗浄度で除去することができる。
数の種類の除去液を用いて除去処理を行うため、半導体
基板上に形成された３Ａ族元素あるいは４Ａ族元素を含
む金属を高い洗浄度で除去することができる。
【図１】ゲート電極形成プロセスに本発明を適用した例
を示す図である。
を示す図である。
【図２】汚染物質が付着した半導体基板の端部の断面模
式図である。
式図である。
【図３】キャパシタ製造プロセスに本発明を適用した例
を示す図である。
を示す図である。
【図４】キャパシタ製造プロセスに本発明を適用した例
を示す図である。
を示す図である。
【図５】スピン洗浄法の一例を示す模式図である。
【図６】スピン洗浄法の一例を示す模式図である。
【図７】本発明の除去方法を説明するための図である。
【図８】本発明の除去方法を説明するための図である。
【図９】本発明の方法による汚染除去効果を示す図であ
る。
る。
【図１０】フッ化水素酸によるｈｉｇｈ−ｋ膜のエッチ
ングレートの温度依存性を示す図である。
ングレートの温度依存性を示す図である。
【図１１】フッ化水素酸処理後のシリコン基板表面の状
態を分析した結果を示す図である。
態を分析した結果を示す図である。
【図１２】フッ化水素酸処理後のシリコン基板表面の状
態を模式的に描いた図である。
態を模式的に描いた図である。
１ シリコン基板
２ 層間絶縁膜
３ 層間絶縁膜
４ コンタクトプラグ
５ 密着膜
６ 下部電極膜
７ 容量絶縁膜
８ 上部電極膜
１０ 半導体基板
１１ 基板載置台
２１ 表面ノズル
２２ 裏面ノズル
２３ 端面ノズル
３６ ジルコニウム含有物質
１０１ シリコン基板
１０２ ジルコニウムシリケート
１０３ ＺｒＯ2膜
１０４ ジルコニウムシリサイド
１０５ 変質部
１０６ ジルコニウムシリケート
３０１ シリコン基板
３０２ ゲート絶縁膜
３０３ ゲート電極膜
３０５ ゲート電極
Claims (21)
- 【請求項１】 半導体基板に付着した、３Ａ族元素、３
Ｂ族元素または４Ａ族元素を含む汚染物質を除去する方
法であって、 酸またはアルカリを含む第一の除去液により前記半導体
基板をウエット処理する第一の工程と、 （ａ）フッ化水素酸またはその塩、および（ｂ）酸化剤
を含む第二の除去液により前記半導体基板をウエット処
理する第二の工程と、を含むことを特徴とする除去方
法。 - 【請求項２】 請求項１に記載の除去方法において、前
記第二の工程の後、さらにフッ化水素酸またはその塩を
含む第三の除去液によりウエット処理する第三の工程を
含むことを特徴とする除去方法。 - 【請求項３】 請求項２に記載の除去方法において、前
記第三の工程の後、（ａ）フッ化水素酸またはその塩、
および（ｂ）酸化剤を含む第四の除去液により前記半導
体基板をウエット処理する第四の工程をさらに含むこと
を特徴とする除去方法。 - 【請求項４】 請求項１乃至３いずれかに記載の除去方
法において、前記第二の除去液に含まれる酸化剤は、硝
酸、塩素酸、過塩素酸、沃素酸、過沃素酸、臭素酸、過
臭素酸、酸化臭素イオンを含む塩、酸化マンガンイオン
を含む塩および４価セリウムイオンを含む塩からなる群
から選ばれる一または二以上の化合物であることを特徴
とする除去方法。 - 【請求項５】 請求項４に記載の除去方法において、前
記第二の除去液に含まれる酸化剤は、硝酸であることを
特徴とする除去方法。 - 【請求項６】 請求項１乃至５いずれかに記載の除去方
法において、前記第四の除去液に含まれる酸化剤は、硝
酸、塩素酸、過塩素酸、沃素酸、過沃素酸、臭素酸、過
臭素酸、酸化臭素イオンを含む塩、酸化マンガンイオン
を含む塩および４価セリウムイオンを含む塩からなる群
から選ばれる一または二以上の化合物であることを特徴
とする除去方法。 - 【請求項７】 請求項６に記載の除去方法において、前
記第四の除去液に含まれる酸化剤は、硝酸であることを
特徴とする除去方法。 - 【請求項８】 請求項１乃至７いずれかに記載の除去方
法において、前記汚染物質は、３Ａ族元素を含む酸化
物、３Ｂ族元素を含む酸化物または４Ａ族元素を含む酸
化物であることを特徴とする除去方法。 - 【請求項９】 請求項１乃至８いずれかに記載の除去方
法において、前記汚染物質は、ジルコニウム、ハフニウ
ム、ランタノイドまたはその酸化物であることを特徴と
する除去方法。 - 【請求項１０】 請求項１乃至９いずれかに記載の除去
方法において、前記半導体基板はシリコン基板であるこ
とを特徴とする除去方法。 - 【請求項１１】 半導体基板の素子形成面に３Ａ族元
素、３Ｂ族元素または４Ａ族元素を含む膜を形成した
後、酸またはアルカリを含む第一の除去液により前記半
導体基板をウエット処理する第一の工程と、（ａ）フッ
化水素酸またはその塩、および（ｂ）酸化剤を含む第二
の除去液により前記半導体基板をウエット処理する第二
の工程と、を含むことを特徴とする半導体装置の製造方
法。 - 【請求項１２】 請求項１１に記載の半導体装置の製造
方法において、前記第二の工程の後、さらにフッ化水素
酸またはその塩を含む第三の除去液によりウエット処理
する第三の工程を含むことを特徴とする半導体装置の製
造方法。 - 【請求項１３】 請求項１２に記載の半導体装置の製造
方法において、前記第三の工程の後、（ａ）フッ化水素
酸またはその塩、および（ｂ）酸化剤を含む第四の除去
液により前記半導体基板をウエット処理する第四の工程
をさらに含むことを特徴とする半導体装置の製造方法。 - 【請求項１４】 請求項１１乃至１３いずれかに記載の
半導体装置の製造方法において、前記第二の除去液に含
まれる酸化剤は、硝酸、塩素酸、過塩素酸、沃素酸、過
沃素酸、臭素酸、過臭素酸、酸化臭素イオンを含む塩、
酸化マンガンイオンを含む塩および４価セリウムイオン
を含む塩からなる群から選ばれる一または二以上の化合
物であることを特徴とする半導体装置の製造方法。 - 【請求項１５】 請求項１４に記載の半導体装置の製造
方法において、前記第二の除去液に含まれる酸化剤は、
硝酸であることを特徴とする半導体装置の製造方法。 - 【請求項１６】 請求項１１乃至１５いずれかに記載の
半導体装置の製造方法において、前記第四の除去液に含
まれる酸化剤は、硝酸、塩素酸、過塩素酸、沃素酸、過
沃素酸、臭素酸、過臭素酸、酸化臭素イオンを含む塩、
酸化マンガンイオンを含む塩および４価セリウムイオン
を含む塩からなる群から選ばれる一または二以上の化合
物であることを特徴とする半導体装置の製造方法。 - 【請求項１７】 請求項１６に記載の半導体装置の製造
方法において、前記第四の除去液に含まれる酸化剤は、
硝酸であることを特徴とする半導体装置の製造方法。 - 【請求項１８】 請求項１１乃至１７いずれかに記載の
半導体装置の製造方法において、前記膜は、３Ａ族元素
を含む酸化物、３Ｂ族元素を含む酸化物または４Ａ族元
素を含む酸化物を含むことを特徴とする半導体装置の製
造方法。 - 【請求項１９】 請求項１１乃至１８いずれかに記載の
半導体装置の製造方法において、前記膜は、ジルコニウ
ム、ハフニウム、ランタノイドまたはその酸化物を含む
ことを特徴とする半導体装置の製造方法。 - 【請求項２０】 請求項１１乃至１９いずれかに記載の
半導体装置の製造方法において、前記半導体基板はシリ
コン基板であることを特徴とする半導体装置の製造方
法。 - 【請求項２１】 請求項１１乃至２０いずれかに記載の
半導体装置の製造方法において、前記第一の工程で、ハ
フニウムを含む膜を形成した後、３００℃以上の熱処理
を行い、その後、前記第一の除去液により前記半導体基
板をウエット処理することを特徴とする半導体装置の製
造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002027361A JP4010819B2 (ja) | 2002-02-04 | 2002-02-04 | 半導体装置の製造方法 |
| TW092102449A TWI222130B (en) | 2002-02-04 | 2003-01-30 | Method for removing contamination and method for fabricating semiconductor device |
| US10/357,087 US7442652B2 (en) | 2002-02-04 | 2003-02-03 | Method for removing contamination and method for fabricating semiconductor device |
| KR20030006846A KR20030066451A (ko) | 2002-02-04 | 2003-02-04 | 오염물질 제거 방법 및 반도체 디바이스의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002027361A JP4010819B2 (ja) | 2002-02-04 | 2002-02-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003229401A true JP2003229401A (ja) | 2003-08-15 |
| JP4010819B2 JP4010819B2 (ja) | 2007-11-21 |
Family
ID=27654621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002027361A Expired - Fee Related JP4010819B2 (ja) | 2002-02-04 | 2002-02-04 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7442652B2 (ja) |
| JP (1) | JP4010819B2 (ja) |
| KR (1) | KR20030066451A (ja) |
| TW (1) | TWI222130B (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004075277A1 (ja) * | 2003-02-20 | 2004-09-02 | Matsushita Electric Industrial Co., Ltd. | エッチング方法、エッチング装置及び半導体装置の製造方法 |
| JP2005044888A (ja) * | 2003-07-24 | 2005-02-17 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
| JP2006295118A (ja) * | 2005-04-13 | 2006-10-26 | Magnachip Semiconductor Ltd | 半導体素子の洗浄用組成物及びこれを用いた半導体素子の洗浄方法 |
| JP2008066538A (ja) * | 2006-09-07 | 2008-03-21 | Siltronic Japan Corp | 半導体ウェーハ用のアルカリエッチング液及びアルカリエッチング方法 |
| JP2022143230A (ja) * | 2021-03-17 | 2022-10-03 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4010819B2 (ja) * | 2002-02-04 | 2007-11-21 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7192892B2 (en) | 2003-03-04 | 2007-03-20 | Micron Technology, Inc. | Atomic layer deposited dielectric layers |
| US6812110B1 (en) * | 2003-05-09 | 2004-11-02 | Micron Technology, Inc. | Methods of forming capacitor constructions, and methods of forming constructions comprising dielectric materials |
| KR100672933B1 (ko) * | 2003-06-04 | 2007-01-23 | 삼성전자주식회사 | 세정 용액 및 이를 이용한 반도체 소자의 세정 방법 |
| JP4229762B2 (ja) * | 2003-06-06 | 2009-02-25 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US7588988B2 (en) | 2004-08-31 | 2009-09-15 | Micron Technology, Inc. | Method of forming apparatus having oxide films formed using atomic layer deposition |
| US7510983B2 (en) | 2005-06-14 | 2009-03-31 | Micron Technology, Inc. | Iridium/zirconium oxide structure |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| JP4826235B2 (ja) * | 2005-12-01 | 2011-11-30 | 三菱瓦斯化学株式会社 | 半導体表面処理剤 |
| KR100678482B1 (ko) | 2006-01-17 | 2007-02-02 | 삼성전자주식회사 | 실리콘 표면의 세정용액 및 이를 사용하는 반도체 소자의제조방법들 |
| KR100714311B1 (ko) * | 2006-01-27 | 2007-05-02 | 삼성전자주식회사 | 실리콘 표면의 세정용액 및 이를 사용하는 반도체 소자의제조방법들 |
| KR20100133507A (ko) | 2008-05-01 | 2010-12-21 | 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 | 고밀도 주입된 레지스트의 제거를 위한 저 ｐｈ 혼합물 |
| AU2011302575A1 (en) | 2010-09-16 | 2013-05-02 | Specmat, Inc. | Method, process and fabrication technology for high-efficency low-cost crytalline silicon solar cells |
| US10619097B2 (en) | 2014-06-30 | 2020-04-14 | Specmat, Inc. | Low-[HF] room temperature wet chemical growth (RTWCG) chemical formulation |
Family Cites Families (45)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57193035A (en) * | 1981-05-22 | 1982-11-27 | Toshiba Corp | Manufacture of semiconductor device |
| JPS6314434A (ja) * | 1986-07-04 | 1988-01-21 | Dainippon Screen Mfg Co Ltd | 基板表面処理方法および装置 |
| US4738747A (en) * | 1986-07-22 | 1988-04-19 | Westinghouse Electric Corp. | Process for etching zirconium metallic objects |
| JPH01132136A (ja) * | 1987-11-18 | 1989-05-24 | Toshiba Corp | 導電パターンの製造方法 |
| US5075256A (en) * | 1989-08-25 | 1991-12-24 | Applied Materials, Inc. | Process for removing deposits from backside and end edge of semiconductor wafer while preventing removal of materials from front surface of wafer |
| JPH03270135A (ja) * | 1990-03-20 | 1991-12-02 | Oki Electric Ind Co Ltd | 半導体集積回路装置用電極配線の製造方法 |
| US5695569A (en) * | 1991-02-28 | 1997-12-09 | Texas Instruments Incorporated | Removal of metal contamination |
| JPH0521595A (ja) | 1991-07-10 | 1993-01-29 | Sharp Corp | 半導体基板の洗浄方法 |
| US5254202A (en) * | 1992-04-07 | 1993-10-19 | International Business Machines Corporation | Fabrication of laser ablation masks by wet etching |
| US5258093A (en) * | 1992-12-21 | 1993-11-02 | Motorola, Inc. | Procss for fabricating a ferroelectric capacitor in a semiconductor device |
| JP2792550B2 (ja) | 1994-03-31 | 1998-09-03 | 株式会社フロンテック | エッチング剤 |
| JPH08306652A (ja) * | 1995-04-27 | 1996-11-22 | Komatsu Electron Metals Co Ltd | ディスクリート用ウェハの製造方法 |
| JP3368732B2 (ja) | 1995-11-08 | 2003-01-20 | 三菱住友シリコン株式会社 | シリコン中の不純物分析方法 |
| JP3450596B2 (ja) | 1996-05-21 | 2003-09-29 | Ｈｏｙａ株式会社 | 表面平坦化基板の作製方法 |
| JP3274389B2 (ja) * | 1996-08-12 | 2002-04-15 | 株式会社東芝 | 半導体基板の洗浄方法 |
| US6284721B1 (en) * | 1997-01-21 | 2001-09-04 | Ki Won Lee | Cleaning and etching compositions |
| US6022400A (en) * | 1997-05-22 | 2000-02-08 | Nippon Steel Corporation | Polishing abrasive grains, polishing agent and polishing method |
| TW434196B (en) * | 1997-06-25 | 2001-05-16 | Ibm | Selective etching of silicate |
| DE19741465A1 (de) | 1997-09-19 | 1999-03-25 | Wacker Chemie Gmbh | Polykristallines Silicium |
| US6346505B1 (en) * | 1998-01-16 | 2002-02-12 | Kurita Water Industries, Ltd. | Cleaning solution for electromaterials and method for using same |
| TW417182B (en) * | 1998-06-02 | 2001-01-01 | Cfmt Inc | Wet processing methods for the manufacture of electronic components using liquids of varying temperature |
| JP2000031104A (ja) | 1998-07-09 | 2000-01-28 | Mitsubishi Materials Silicon Corp | 半導体基板の洗浄液及びその洗浄方法 |
| JP2000047237A (ja) | 1998-07-29 | 2000-02-18 | Matsushita Electric Ind Co Ltd | 導電膜パターンの形成方法及び液晶表示装置の製造方法 |
| US6562726B1 (en) * | 1999-06-29 | 2003-05-13 | Micron Technology, Inc. | Acid blend for removing etch residue |
| JP2001068463A (ja) | 1999-08-31 | 2001-03-16 | Hitachi Ltd | 半導体集積回路装置の量産方法 |
| JP3358604B2 (ja) | 1999-11-11 | 2002-12-24 | 日本電気株式会社 | 白金族不純物回収液及びその回収方法 |
| JP3956587B2 (ja) * | 1999-11-18 | 2007-08-08 | Ｈｏｙａ株式会社 | 磁気ディスク用ガラス基板の洗浄方法 |
| JP4510979B2 (ja) | 2000-02-23 | 2010-07-28 | ルネサスエレクトロニクス株式会社 | ルテニウム又は酸化ルテニウム除去液の使用方法、及びルテニウム又は酸化ルテニウムの除去方法 |
| JP3645144B2 (ja) | 2000-02-24 | 2005-05-11 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| TW580736B (en) * | 2000-04-27 | 2004-03-21 | Hitachi Ltd | Fabrication method for semiconductor device |
| US6300202B1 (en) * | 2000-05-18 | 2001-10-09 | Motorola Inc. | Selective removal of a metal oxide dielectric |
| US6402851B1 (en) * | 2000-05-19 | 2002-06-11 | International Business Machines Corporation | Lanthanide oxide dissolution from glass surface |
| KR100363092B1 (ko) | 2000-06-27 | 2002-12-05 | 삼성전자 주식회사 | 강유전체막의 손상층을 제거하기 위한 세정액 및 이를이용한 세정방법 |
| US6413386B1 (en) * | 2000-07-19 | 2002-07-02 | International Business Machines Corporation | Reactive sputtering method for forming metal-silicon layer |
| JP2002057143A (ja) * | 2000-08-07 | 2002-02-22 | Hitachi Ltd | 浮遊異物検出装置 |
| US6486080B2 (en) * | 2000-11-30 | 2002-11-26 | Chartered Semiconductor Manufacturing Ltd. | Method to form zirconium oxide and hafnium oxide for high dielectric constant materials |
| US6465853B1 (en) * | 2001-05-08 | 2002-10-15 | Motorola, Inc. | Method for making semiconductor device |
| US6514808B1 (en) * | 2001-11-30 | 2003-02-04 | Motorola, Inc. | Transistor having a high K dielectric and short gate length and method therefor |
| US6667246B2 (en) * | 2001-12-04 | 2003-12-23 | Matsushita Electric Industrial Co., Ltd. | Wet-etching method and method for manufacturing semiconductor device |
| US6656852B2 (en) * | 2001-12-06 | 2003-12-02 | Texas Instruments Incorporated | Method for the selective removal of high-k dielectrics |
| US6555879B1 (en) * | 2002-01-11 | 2003-04-29 | Advanced Micro Devices, Inc. | SOI device with metal source/drain and method of fabrication |
| JP4010819B2 (ja) * | 2002-02-04 | 2007-11-21 | Ｎｅｃエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US6835667B2 (en) * | 2002-06-14 | 2004-12-28 | Fsi International, Inc. | Method for etching high-k films in solutions comprising dilute fluoride species |
| US6723658B2 (en) * | 2002-07-15 | 2004-04-20 | Texas Instruments Incorporated | Gate structure and method |
| US6933235B2 (en) * | 2002-11-21 | 2005-08-23 | The Regents Of The University Of North Texas | Method for removing contaminants on a substrate |
-
2002
- 2002-02-04 JP JP2002027361A patent/JP4010819B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-30 TW TW092102449A patent/TWI222130B/zh not_active IP Right Cessation
- 2003-02-03 US US10/357,087 patent/US7442652B2/en not_active Expired - Fee Related
- 2003-02-04 KR KR20030006846A patent/KR20030066451A/ko not_active Ceased
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004075277A1 (ja) * | 2003-02-20 | 2004-09-02 | Matsushita Electric Industrial Co., Ltd. | エッチング方法、エッチング装置及び半導体装置の製造方法 |
| US7165560B2 (en) | 2003-02-20 | 2007-01-23 | Matsushita Electric Industrial Co., Ltd. | Etching method, etching apparatus, and method for manufacturing semiconductor device |
| JP2005044888A (ja) * | 2003-07-24 | 2005-02-17 | Semiconductor Leading Edge Technologies Inc | 半導体装置の製造方法 |
| JP2006295118A (ja) * | 2005-04-13 | 2006-10-26 | Magnachip Semiconductor Ltd | 半導体素子の洗浄用組成物及びこれを用いた半導体素子の洗浄方法 |
| JP2008066538A (ja) * | 2006-09-07 | 2008-03-21 | Siltronic Japan Corp | 半導体ウェーハ用のアルカリエッチング液及びアルカリエッチング方法 |
| JP2022143230A (ja) * | 2021-03-17 | 2022-10-03 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
| JP7675540B2 (ja) | 2021-03-17 | 2025-05-13 | 東京エレクトロン株式会社 | 基板処理方法および基板処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030066451A (ko) | 2003-08-09 |
| TWI222130B (en) | 2004-10-11 |
| US7442652B2 (en) | 2008-10-28 |
| JP4010819B2 (ja) | 2007-11-21 |
| US20030148627A1 (en) | 2003-08-07 |
| TW200303050A (en) | 2003-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4010819B2 (ja) | 半導体装置の製造方法 | |
| JP5592083B2 (ja) | 基板処理方法およびそれを用いた半導体装置の製造方法 | |
| JP5247115B2 (ja) | 半導体デバイスにおけるＤｙＳｃＯ材料の選択的除去 | |
| TWI397117B (zh) | Surface treatment method of semiconductor substrate | |
| TWI374518B (en) | Device and method for etching flash memory gate stacks comprising high-k dielectric | |
| JP2000315670A (ja) | 半導体基板の洗浄方法 | |
| CN103119693B (zh) | 晶体管的制造方法 | |
| TW201905987A (zh) | 半導體裝置與其形成方法 | |
| KR100445790B1 (ko) | 반도체장치 제조방법 | |
| JPH11162916A (ja) | 基板の洗浄方法及び洗浄溶液 | |
| JP4285954B2 (ja) | 埋め込み強誘電体デバイス製作プロセスのための汚染コントロール方法 | |
| US7959738B2 (en) | Method of removing photoresist and method of manufacturing a semiconductor device | |
| CN102460663B (zh) | 用于处理半导体晶片的方法 | |
| JP3159257B2 (ja) | 半導体装置の製造方法 | |
| JP2002303993A (ja) | 半導体装置およびその製造方法 | |
| US6531381B2 (en) | Method and apparatus for cleaning semiconductor device and method of fabricating semiconductor device | |
| JP2002016053A (ja) | 半導体装置の製造方法 | |
| CN104037073B (zh) | 一种半导体器件的制造方法 | |
| JP2005079316A (ja) | エッチング方法及び半導体装置の製造方法 | |
| JP4471986B2 (ja) | 半導体装置の製造方法 | |
| KR20050113414A (ko) | 박막트랜지스터 및 그의 제조 방법 | |
| KR100800944B1 (ko) | 플래시 메모리의 게이트 전극 제조방법 | |
| JP2002217158A (ja) | 半導体装置の製造方法 | |
| CN112837994A (zh) | 一种半导体器件的清洗方法 | |
| JP2008108803A (ja) | 半導体装置の洗浄方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061211 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070625 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070807 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070904 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |