JP2003229734A - 電気回路 - Google Patents

Abstract

(57)【要約】 【課題】トランジスタは作製工程や使用する基板の相違
によって生じるゲート絶縁膜のバラツキや、チャネル形
成領域の結晶状態のバラツキの要因が重なって、しきい
値電圧や移動度にバラツキが生じてしまう。 【解決手段】 本発明は、容量素子の両電極がある特定
のトランジスタのゲート・ソース間電圧を保持できるよ
うに配置した電気回路を提供する。そして本発明は、容
量素子の両電極間の電位差が、ある特定のトランジスタ
のしきい値電圧となるように設定できる機能を有する電
気回路を提供する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電気回路の技術に
関する。より詳しくは、トランジスタを具備する電気回
路の技術に関する。

【０００２】

【従来の技術】近年、携帯電話や携帯端末などに幅広く
使用されている集積回路（ＩＣ）は、５mm四方程度のシ
リコン基板上に、数十万〜数百万ものトランジスタや抵
抗などを形成したもので、装置の小型化及び高信頼化、
装置の大量生産に重要な役割を果たしている。

【０００３】そして、集積回路（IC）等に用いられる電
気回路を設計するときには、多くの場合において、振幅
が小さい信号の電圧や電流を増幅する機能を有する増幅
回路が設計される。増幅回路は、ひずみの発生をなく
し、電気回路を安定に働かせるためには不可欠な回路で
あるため、幅広く用いられている。

【０００４】ここで、増幅回路の一例として、ソースフ
ォロワ回路の構成とその動作について説明する。最初に
図５（Ａ）にソースフォロワ回路の構成例を示し、定常
状態における動作について説明する。次いで、図５
（Ｂ）（Ｃ）を用いて、ソースフォロワ回路の動作点に
ついて説明する。最後に、図６に図５（Ａ）とは異なる
構成のソースフォロワ回路の例を示し、過渡状態におけ
る動作について説明する。

【０００５】まず図５（Ａ）にソースフォロワ回路を用
いて、定常状態における動作について説明する。

【０００６】図５（Ａ）において、１１はｎチャネル型
の増幅用トランジスタ、１２はｎチャネル型のバイアス
用トランジスタである。なお図５（Ａ）に示す増幅用ト
ランジスタ１１及びバイアス用トランジスタ１２はｎチ
ャネル型とするが、ｐチャネル型トランジスタを用いて
構成してもよい。またここでは簡単のため、増幅用トラ
ンジスタ１１及びバイアス用トランジスタ１２は、その
特性及びサイズが同一であるとし、さらに電流特性も理
想的なものであるとする。つまり、増幅用トランジスタ
１１及びバイアス用トランジスタ１２のソース・ドレイ
ン間電圧が変化しても、飽和領域における電流値は変化
しないと仮定する。

【０００７】また、増幅用トランジスタ１１のドレイン
領域は電源線１３に接続され、ソース領域はバイアス用
トランジスタ１２のドレイン領域に接続している。バイ
アス用トランジスタ１２のソース領域は、電源線１４に
接続されている。

【０００８】バイアス用トランジスタ１２のゲート電極
には、バイアス電位V_bが印加される。そして電源線１３
には電源電位V_ddが印加され、電源線１４には、接地電
位V_ss（＝０Ｖ）が印加される。

【０００９】図５（Ａ）に示すソースフォロワ回路にお
いて、増幅用トランジスタ１１のゲート電極は、入力端
子となっており、増幅用トランジスタ１１のゲート電極
には、入力電位V_inが入力される。また増幅用トランジ
スタ１１のソース領域が出力端子となっており、増幅用
トランジスタ１１のソース領域の電位が、出力電位V_{o ut}
となる。バイアス用トランジスタ１２のゲート電極には
バイアス電位V_bが印加されており、該バイアス用トラン
ジスタ１２が飽和領域で動作するときには、Ｉｂで示す
電流が流れるとする。このとき、増幅用トランジスタ１
１及びバイアス用トランジスタ１２は直列に接続されて
いるため、両トランジスタには同量の電流が流れる。つ
まり、バイアス用トランジスタ１２に電流Ibが流れると
きには、増幅用トランジスタ１１にも電流Ibが流れる。

【００１０】ここで、ソースフォロワ回路における出力
電位V_outを求めてみる。出力電位V_{o ut}は、入力電位V_in
よりも増幅用トランジスタ１１のゲート・ソース間電圧
V_gs1の分だけ低い値となる。このとき、入力電位V_in、
出力電位V_out及びゲート・ソース間電圧V_gs1の関係は、
以下の式（１）を満たす。

【００１１】

【数１】 V_out=V_in-V_gs1・・・（１）

【００１２】そして、増幅用トランジスタ１１が飽和領
域で動作している場合は、増幅用トランジスタ１１に電
流Ibが流れるためには、増幅用トランジスタ１１のゲー
ト・ソース間電圧V_gs1がバイアス電位V_bと等しいという
ことが必要である。そうすると、以下の式（２）の式が
成立する。但し式（２）は、増幅用トランジスタ１１及
びバイアス用トランジスタ１２が飽和領域で動作すると
きにのみにおいて成立する。

【００１３】

【数２】 V_out=V_in-V_b・・・（２）

【００１４】次いで、増幅用トランジスタ１１及びバイ
アス用トランジスタ１２の電圧と電流の関係を示した図
５（Ｂ）（Ｃ）を用いて、ソースフォロワ回路の動作点
について説明する。さらに詳しくは、増幅用トランジス
タ１１のゲート・ソース間電圧V_gs1と、バイアス用トラ
ンジスタ１２のゲート・ソース間電圧V_gs2が同じ値の場
合について、図５（Ｂ）を用いて説明する。次いで、増
幅用トランジスタ１１のゲート・ソース間電圧V_gs1と、
バイアス用トランジスタ１２のゲート・ソース間電圧V
_gs2とが異なる値の場合であって、例えばバイアス用ト
ランジスタ１２が線形領域で動作している場合につい
て、図５（Ｃ）を用いて説明する。

【００１５】図５（Ｂ）において、点線２１は増幅用ト
ランジスタ１１のゲート・ソース間電圧V_gs1がV_bである
ときの電圧と電流の関係を示し、実線２２はバイアス用
トランジスタ１２のゲート・ソース間電圧V_gs2がV_bであ
るときの電圧と電流の関係を示す。また図５（Ｃ）にお
いて、点線２１は増幅用トランジスタ１１のゲート・ソ
ース間電圧V_gs1がV_b’であるときの電圧と電流の関係を
示し、実線２２はバイアス用トランジスタ１２のゲート
・ソース間電圧V_gs2がV_bであるときの電圧と電流の関係
を示す。

【００１６】図５（Ｂ）において、増幅用トランジスタ
１１のゲート・ソース間電圧V_gs1と、バイアス用トラン
ジスタ１２のゲート・ソース間電圧V_gs2が同じ値であ
り、さらにバイアス電位V_bと、バイアス用トランジスタ
１２のゲート・ソース間電圧V_{g s2}は同じ値であるため、
増幅用トランジスタ１１のゲート・ソース間電圧V
_gs1は、バイアス電位V_bと同じ値である。つまり、V_gs1
＝V_gs2＝V_bとなり、図５（Ｂ）に示すように、増幅用ト
ランジスタ１１及びバイアス用トランジスタ１２は飽和
領域で動作している。このとき、入力電位V_inと出力電
位V_outの関係は線形となる。

【００１７】一方、図５（Ｃ）において、増幅用トラン
ジスタ１１のゲート・ソース間電圧V_gs1は、バイアス用
トランジスタ１１のゲート・ソース間電圧V_gs2とは異な
る値である。そして、バイアス用トランジスタ１１のゲ
ート・ソース間電圧V_gs2はバイアス電位V_bと同じ値であ
る。また、増幅用トランジスタ１１のゲート・ソース間
電圧V_gs1は、バイアス電位V_b'であるとする。つまり、V
_gs2＝V_b、V_gs1＝V_b’となり、図５（Ｃ）で示すよう
に、増幅用トランジスタ１１は飽和領域で動作してお
り、バイアス用トランジスタ２２が線形領域で動作して
いる。このとき、入力電位V_in、出力電位V_out及びバイ
アス電位V_b'の関係は以下の式（３）を満たす。

【００１８】

【数３】 V_out=V_in-V_b'・・・（３）

【００１９】バイアス用トランジスタ１２が線形領域で
動作するときに流れる電流をIb'とすると、Ib'<Ibとな
る。つまり、V_b'<V_bとなって、入力電位V_inと電流Ib'の
両者の値は小さくなる。そうすると、バイアス電位V_b'
も小さくなる。このとき入力電位V_inと出力電位V_outの
関係は、非線形となる。

【００２０】以上をまとめると、定常状態におけるソー
スフォロワ回路において、出力電位V_outの振幅を大きく
するためには、バイアス電位V_bを小さくすることが好ま
しい。これは以下の２つの理由による。

【００２１】１つ目の理由は、式（２）に示すように、
バイアス電位V_bが小さいと、出力電位V_outを大きくする
ことが出来るからである。２つ目の理由は、バイアス電
位V_bの値が大きい場合には、入力電位V_inを小さくする
と、バイアス用トランジスタ１２が線形領域で動作しや
すくなってしまうからである。バイアス用トランジスタ
１２が線形領域で動作すると、入力電位V_inと出力電位V
_outの関係は、非線形となりやすい。

【００２２】なおバイアス用トランジスタ１２は、導通
状態であることが必要であるため、バイアス電位V_bの値
は、バイアス用トランジスタ１２のしきい値電圧よりも
大きい値にする必要がある。

【００２３】これまでは、ソースフォロワ回路の定常状
態での動作について説明してきたが、続いて、ソースフ
ォロワ回路の過渡状態での動作について、図６を用いて
説明する。

【００２４】図６に示すソースフォロワ回路は、図５
（Ａ）の回路に容量素子１５が追加して設計された構成
である。容量素子１５の一方の端子は増幅用トランジス
タ１１のソース領域に接続され、他方の端子は電源線１
６に接続されている。電源線１６には、接地電位V_ssが
印加されている。

【００２５】容量素子１５の両電極間の電位差は、ソー
スフォロワ回路の出力電位V_outと同一となる。ここで
は、図６（Ａ）を用いてV_out<V_in-V_bの場合の動作につ
いて説明し、次いで図６（Ｂ）を用いてV_out>V_in-V_bの
場合の動作について説明する。

【００２６】まず、図６（Ａ）を用いてV_out<V_in-V_bの
場合のソースフォロワ回路の過渡状態における動作につ
いて説明する。

【００２７】図６（Ａ）において、t=0のときには、増
幅用トランジスタ１１のゲート・ソース間電圧V_gs1の値
は、バイアス用トランジスタ１２のゲート・ソース間電
圧V_{g s2}の値よりも大きい。そのため、増幅用トランジス
タ１１には、大きな電流が流れて、容量素子１５には急
速に電荷が保持される。そうすると、出力電位V_outは大
きくなり、増幅用トランジスタ１１のゲート・ソース間
電圧V_gs1の値は減少する。

【００２８】そして時間の経過に伴い（t=t1、t1>0）、
増幅用トランジスタ１１のゲート・ソース間電圧V_gs1が
バイアス電位V_bに等しくなると定常状態になる。このと
き、出力電位V_out、入力電位V_in及びバイアス電位V_bの
関係は、上記の式（２）を満たす。

【００２９】以上をまとめると、V_out<V_in-V_bの場合に
は、増幅用トランジスタ１１のゲート・ソース間電圧V
_gs1の値が、バイアス電位Ｖ_bよりも大きいため、増幅用
トランジスタ１１には大きな電流が流れて、容量素子１
５に急速に電荷が保持される。そのため、容量素子１５
が所定の電荷の保持を行う時間、言い換えると容量素子
１５に対する信号の書き込みに要する時間は短くてす
む。

【００３０】次いで、図６（Ｂ）を用いてV_out>V_in-V_b
の場合のソースフォロワ回路の過渡状態における動作に
ついて説明する。

【００３１】図６（Ｂ）において、t=0のときには、増
幅用トランジスタ１１のゲート・ソース間電圧V_gs1は、
該増幅用トランジスタ１１のしきい値電圧よりも小さい
値である。そのため、増幅用トランジスタ１１は非導通
状態にある。そして容量素子１５に蓄積されていた電荷
は、バイアス用トランジスタ１２を介して接地電位V_{s s}
の方向に流れていき、最終的には放電される。このと
き、バイアス用トランジスタ１２のゲート・ソース間電
圧V_gs2は、バイアス電位V_bと同じ値であるので、バイア
ス用トランジスタ１２を流れる電流はIbとなる。

【００３２】そして時間の経過に伴い（t=t1、t1>0）、
出力電位V_outが小さくなり、増幅用トランジスタ１１の
ゲート・ソース間電圧V_gs1が大きくなる。そして増幅用
トランジスタ１１のゲート・ソース間電圧V_gs1がバイア
ス電位V_bに等しくなると、定常状態となる。このとき、
出力電位V_out、入力電位V_in及びバイアス電位V_bの関係
は、上記の式（２）を満たす。なお定常状態では、出力
電位V_outは一定の値を保っており、容量素子１５に電荷
は流れない。そして、増幅用トランジスタ１１及びバイ
アス用トランジスタ１２には、電流Ibが流れる。

【００３３】以上をまとめると、V_out>V_in-V_bの場合に
は、容量素子１５が所定の電荷の保持を行う時間、言い
換えると容量素子１５に対する信号の書き込み時間は、
バイアス用トランジスタ１２を流れる電流Ibに依存す
る。そして、電流Ibはバイアス電位V_bの大きさに依存す
る。従って、電流Ibを大きくして、容量素子１５に対す
る信号の書き込み時間を短くするためには、バイアス電
位V_bを大きくする必要が生ずる。

【００３４】なおトランジスタのしきい値電圧のバラツ
キを補正する方法として、信号が入力された回路の出力
によりバラツキをみて、その後、そのバラツキを入力す
るフィードバックさせて補正するという方法がある（例
えば、非特許文献１参照。）。

【００３５】

【非特許文献１】 H.Sekine et al,「Amplifier Compe
nsation Method for a Poly-Si TFT LCLV with an Inte
grated Data-Driver」,IDRC'97,p．45-48

【００３６】

【発明が解決しようとする課題】上述したソースフォロ
ワ回路の動作は、増幅用トランジスタ１１及びバイアス
用トランジスタ１２の特性が同じであると仮定した上で
行われるものである。しかし、両トランジスタは作製工
程や使用する基板の相違によって生じるゲート絶縁膜の
バラツキや、チャネル形成領域の結晶状態のバラツキの
要因が重なって、しきい値電圧や移動度にバラツキが生
じてしまう。

【００３７】例えば図５（Ａ）において、増幅用トラン
ジスタ１１のしきい値電圧が３Ｖであり、バイアス用ト
ランジスタ１２のしきい値電圧が４Ｖとして、１Ｖのバ
ラツキが生じていたとする。そうすると、電流Ｉｂを流
すためには、増幅用トランジスタ１１のゲート・ソース
間電圧V_gs1には、バイアス用トランジスタ１２のゲート
・ソース間電圧V_gs2よりも１Ｖ低い電圧を加える必要が
生ずる。つまりV_gs1=V _b-1となる。そうすると、V_out=V
_in-V_gs1=V_in-V_b+1となってしまう。つまり、増幅用トラ
ンジスタ１１及びバイアス用トランジスタ１２のしきい
値電圧に１Ｖでもバラツキが生じていると、出力電位V
_outにもバラツキが生じてしまう。

【００３８】本発明は上記の問題点を鑑みてなされたも
のであり、トランジスタの特性バラツキの影響を抑制し
た電気回路を提供することを課題とする。さらに詳しく
は、電流を増幅する機能を有する電気回路において、ト
ランジスタのしきい値電圧のバラツキの影響を抑制し
て、所望の電圧を供給することができる電気回路を提供
することを課題とする。

【００３９】

【課題を解決するための手段】本発明は、上記の問題点
を解決するために、以下に示す構成の電気回路を用い
る。

【００４０】図３（Ａ）に示す電気回路は、スイッチン
グ機能を有するスイッチング素子３１、３２（以下、ｓ
ｗ３１、ｓｗ３２と表記）、ｎチャネル型のトランジス
タ３３、容量素子３４により構成される。トランジスタ
３３のソース領域は電源線３６に接続され、ドレイン領
域はｓｗ３１を介して電源線３５に接続されている。ト
ランジスタ３３のゲート電極は容量素子３４の一方の端
子に接続されている。また、容量素子３４の他方の端子
は電源線３７に接続されている。容量素子３４は、トラ
ンジスタ３３のゲート・ソース間電圧V_gsを保持する役
目を担う。また、電源線３５には電源電位V_ddが印加さ
れ、電源線３６、３７には接地電位V_ssが印加される。

【００４１】図３（Ａ）〜図３（Ｃ）においては、トラ
ンジスタ３３はｎチャネル型とするが、これに限定され
ず、ｐチャネル型で構成することも可能である。また図
３（Ｃ）には、図３（Ａ）と同じ回路素子を有し、且つ
接続構成が異なる電気回路を示す。図３（Ｃ）に示す電
気回路の動作は、後述する図３（Ａ）に示す回路の動作
に準ずるので、ここでは省略する。

【００４２】そして図３（Ａ）に示す電気回路では、容
量素子３４の両電極間の電位差が、トランジスタ３３の
しきい値電圧と同じ値となるように、該容量素子３４に
電荷が保持される。この動作について、以下に説明す
る。

【００４３】図３（Ａ）において、ｓｗ３１及びｓｗ３
２はオンである。この状態において、電源線３５には電
源電位V_ddが印加され、電源線３６、３７には接地電位V
_ssが印加されているため、電源線３５と、電源線３６及
び電源線３７との間には電位差が生じる。その結果、電
源線３５から、ｓｗ３１及びｓｗ３２を介して、トラン
ジスタ３３及び容量素子３４の方向に向かって、電流I
_dsが流れる。このとき、電流I_dsは、I₁とＩ₂に分かれて
流れる。なお電流I_dsは、I_ds=I₁+Ｉ₂を満たす。

【００４４】電源線３５から、電源線３６及び電源線３
７の方向に電流が流れ始めた瞬間には、容量素子３４に
は電荷は保持されていない。そのため、トランジスタ３
３はオフである。よって、Ｉ₂=0であり、I_ds=I₁とな
る。

【００４５】そして徐々に容量素子３４に電荷が蓄積さ
れて、容量素子３４の両電極間に電位差が生じ始める。
両電極間の電位差がＶ_thになると、トランジスタ３３が
オンして、Ｉ₂>0となる、上述したようにI_ds=I₁+Ｉ₂と
なるので、I₁は次第に減少するが、依然電流は流れてい
る。

【００４６】そして容量素子３４では、該容量素子３４
の両電極間の電位差がV_ddになるまで、電荷の蓄積が続
けられる。容量素子３４において、電荷の蓄積が終了す
ると（図３（Ｄ）（Ｅ）、Ａ点）、電流I₂は流れなくな
り、さらにトランジスタ３３はオンであるので、I_ds=Ｉ
₁となる。

【００４７】続いて、図３（Ｂ）に示すように、ｓｗ３
１をオフにする。ｓｗ３２は引き続きオンである。そう
すると、容量素子３４に保持された電荷は、ｓｗ３２を
介して、トランジスタ３３の方向に流れていく。より詳
しくは、容量素子３４に保持された電荷は、トランジス
タ３３のドレイン領域からソース領域を介して、電源線
３６の方向に流れていって放電する。この動作は、トラ
ンジスタ３３がオフになるまで行われる。つまり、容量
素子３４に保持されている電荷が、トランジスタ３３の
しきい値電圧と同じ値になるまで続けられる（図３
（D）（E）、Ｂ点）。

【００４８】このようにすると、容量素子３４の両電極
間の電位差が、トランジスタ３３のしきい値電圧と同じ
値となるように電荷が保持される。

【００４９】上述したように、本発明は、容量素子の両
電極がある特定のトランジスタのゲート・ソース間電圧
を保持できるように配置した電気回路を提供する。そし
て本発明は、容量素子の両電極間の電位差が、ある特定
のトランジスタのしきい値電圧となるように設定できる
機能を有する電気回路を提供する。

【００５０】さらに本発明では、容量素子に保持されて
いるある特定のトランジスタのゲート・ソース間電圧を
そのまま保存して、且つ該トランジスタのゲート電極に
信号電圧（ビデオ信号の電圧など）を入力する。そうす
ると、前記トランジスタのゲート電極には、容量素子に
保持されているゲート・ソース間電圧に加えて、前記信
号電圧を上乗せした電圧が入力される。その結果、トラ
ンジスタのゲート電極には、該トランジスタのしきい値
電圧と信号電圧とを足した値が入力される。つまり本発
明では、トランジスタ間にしきい値電圧にバラツキが生
じていても、信号電圧が入力されるトランジスタでは、
常に該トランジスタのしきい値電圧と信号電圧を足した
値が入力されることになる。そのため、トランジスタ間
のしきい値電圧のバラツキの影響を抑制した電気回路を
提供することが出来る。

【００５１】なお容量素子に保持されているゲート・ソ
ース間電圧に加えて、信号電圧が上乗せされる仕組みは
電荷保存則により説明される。電荷保存則とは、正電気
量と負電気量の代数的な和の全電気量は一定であるとい
う事実を示す。ここで電荷保存則について、図４を用い
て説明する。

【００５２】図４において、２６は電源（定電圧源）で
あり、２７は容量素子である。電源２６と容量素子２７
はｓｗ２８を介して接続されている。電源２６は電源線
２９に接続され、容量素子２７は電源線３０に接続され
ている。

【００５３】図４（Ａ）において、ｓｗ２８がオンであ
り、電源線２９及び電源線３０には０Ｖが印加されてい
る。そして電源２６には電圧Ｖ_xが印加されており、こ
の状態において、ｓｗ２８は導通状態である。その結
果、容量素子２７の両電極間の電位差がＶ_xとなるよう
に、該容量素子２７に電荷が保持される。

【００５４】次いで、図４（Ｂ）において、ｓｗ２８を
オフにする。このとき、容量素子２７に保持されている
電荷は、電荷保存則によって引き続き保持される。

【００５５】そして、図４（Ｃ）において、容量素子２
７の一方の端子に接続された電源線３０に電圧Ｖ_yを印
加する。ｓｗ２８はオフであり、また電源線２９には０
Ｖが印加されている。このとき、容量素子２７に保持さ
れている電荷は保存されて、電源線３０に印加される電
圧Ｖ_yが上乗せされる。つまり、図４（Ｃ）に示すよう
に、容量素子２７の一方の端子の電位は（Ｖ_y＋Ｖ_x）と
なる。

【００５６】このように、容量素子２７では、保持され
ている電荷はそのまま保存されて、該容量素子２７の一
方の端子の電位が上昇すると、それに合わせて、他方の
端子の電位が上昇する。

【００５７】なお本発明では、どのような材料を用いた
トランジスタ、どのような手段、製造方法を経たトラン
ジスタを用いてもよく、またどのようなタイプのトラン
ジスタを用いてもよい。例えば、薄膜トランジスタ（Ｔ
ＦＴ）を用いてもよい。ＴＦＴとしては、半導体層が非
晶質（アモルファス）、多結晶（ポリクリスタル、ポリ
シリコン）、単結晶のいずれを用いてもよい。その他の
トランジスタとして、単結晶基板において作られたトラ
ンジスタでもよいし、ＳＯＩ基板において作られたトラ
ンジスタでもよい。また、有機物やカーボンナノチュー
ブで形成されたトランジスタでもよい。さらに、ＭＯＳ
型トランジスタでもよいし、バイポーラ型トランジスタ
でもよい。

【００５８】

【発明の実施の形態】（実施の形態１）本実施の形態で
は、本発明の電気回路の一例として、ソースフォロワ回
路を示し、その構成と動作について図１、２を用いて説
明する。

【００５９】図１、２において、２１１はｎチャネル型
の増幅用トランジスタであり、２１２はｎチャネル型の
バイアス用トランジスタである。２１３及び２１４は容
量素子である。また、２１５〜２２２はスイッチング機
能を有する素子であり、好ましくはトランジスタやアナ
ログスイッチなどの半導体素子が用いられる。２２３及
び２２４は電源線であり、電源線２２３には電源電位V
_ddが印加され、電源線２２４には接地電位V_ssが印加さ
れる。

【００６０】なお本実施の形態では、増幅用トランジス
タ２１１及びバイアス用トランジスタ２１２がｎチャネ
ル型の場合を示すが、本発明はこれに限定されず、両ト
ランジスタがｐチャネル型であってもよい。また、両ト
ランジスタの極性が異なっていてもよい。

【００６１】両トランジスタの極性が異なっている場合
は、プッシュプル回路を構成していることになるので、
両トランジスタとも、増幅用トランジスタとして機能す
る。よって、両トランジスタに、信号が入力される。

【００６２】増幅用トランジスタ２１１のドレイン領域
は電源線２２３に接続され、ソース領域はスイッチ２１
７〜スイッチ２１９に接続されている。増幅用トランジ
スタ２１１のゲート電極は容量素子２１３の一方の端子
に接続されている。容量素子２１３の他方の端子は、ス
イッチ２１７を介してトランジスタ２１１のソース領域
に接続されている。容量素子２１３は、増幅用トランジ
スタ２１１のゲート・ソース間電圧（しきい値電圧）を
保持する役目を担う。なお以下には増幅用トランジスタ
２１１は、トランジスタ２１１と表記する。

【００６３】バイアス用トランジスタ２１２のソース領
域は電源線２２４に接続され、ドレイン領域はスイッチ
２１９、２２０に接続されている。バイアス用トランジ
スタ２１２のゲート電極は容量素子２１４の一方の端子
に接続されている。容量素子２１４の他方の端子は、ス
イッチ２２２を介してバイアス用トランジスタ２１２の
ソース領域に接続されている。容量素子２１４は、バイ
アス用トランジスタ２１２のゲート・ソース間電圧（し
きい値電圧）を保持する役目を担う。なお以下にはバイ
アス用トランジスタ２１２は、トランジスタ２１２と表
記する。

【００６４】スイッチ２１５〜スイッチ２２２は、入力
される信号によって、導通又は非導通（オン又はオフ）
が制御される。しかし、図１、２においては、説明を簡
単にするために、スイッチ２１５〜スイッチ２２２に信
号を入力する信号線等の図示は省略する。

【００６５】図１、２に示すソースフォロワ回路におい
て、スイッチ２１６の一方の端子が入力端子となる。前
記入力端子を介して、入力電位V_in（信号電圧）は、ス
イッチ２１６及び容量素子２１３を介して、トランジス
タ２１１のゲート電極に入力される。またスイッチ２２
１の一方の端子からはバイアス電位V_bが入力される。バ
イアス電位V_bは、スイッチ２２１及び容量素子２１４を
介して、トランジスタ２１２のゲート電極に入力され
る。また、スイッチ２１８の一方の端子が出力端子とな
っており、トランジスタ２１１のソース領域の電位が出
力電位V_outとなる。

【００６６】なおスイッチ２１８は、トランジスタ２１
１のソース領域と接続され、且つスイッチ２１９を介し
てトランジスタ２１２のドレイン領域とに接続されてい
るが、本発明はこれに限定されない。スイッチ２１８
は、トランジスタ２１２のドレイン領域と接続され、且
つスイッチ２１９を介してトランジスタ２１１のソース
領域とに接続されていてもよい。

【００６７】但しスイッチ２１８は、トランジスタ２１
１のソース領域と接続され、且つスイッチ２１９を介し
てトランジスタ２１２のドレイン領域とに接続されてい
る方が好ましい。これは、スイッチ２１８が、トランジ
スタ２１２のドレイン領域と接続され、且つスイッチ２
１９を介してトランジスタ２１１のソース領域とに接続
されている場合には、スイッチ２１９にオン抵抗がある
と、出力電位V_outがその影響を受けてしまうために、出
力電位V_outが低下してしまうからである。

【００６８】次いで、図１、２に示したソースフォロワ
回路の動作について説明する。

【００６９】図１（Ａ）において、スイッチ２１５、ス
イッチ２１７、スイッチ２１９、スイッチ２２０及びス
イッチ２２２をオンにする。そして上記以外のスイッチ
はオフにする。この状態において、電源線２２３にはV
_ddが印加され、電源線２２４にはV_ssが印加されている
ため、電源線２２３と電源線２２４の間には電位差が生
じる。その結果、電源線２２３から電源線２２４の方向
に向かって電流が流れる。

【００７０】電源線２２３から、電源線２２４の方向に
電流が流れ始めた瞬間には、容量素子２１３及び容量素
子２１４には電荷は保持されていない。そのため、トラ
ンジスタ２１１及びトランジスタ２１２はオフである。
電流は、電源線２２３からスイッチ２１５、スイッチ２
１７を介し、次いでスイッチ２１９を介し、さらにスイ
ッチ２２０、スイッチ２２２を介して、電源線２２４の
方向に流れていく。

【００７１】そして徐々に容量素子２１３、２１４に電
荷が蓄積されて、該容量素子２１３、２１４の両電極間
に電位差が生じ始める。容量素子２１３の両電極間の電
位差がトランジスタ２１１のしきい値電圧V_th1になる
と、トランジスタ２１１はオンする。同様に、容量素子
２１４の両電極間の電位差がトランジスタ２１２のしき
い値電圧V_th2になると、トランジスタ２１２はオンす
る。

【００７２】容量素子２１３、２１４では、定常状態に
なるまで、電荷の蓄積が続けられる。

【００７３】続いて、図１（Ｂ）に示すように、容量素
子２１３、２１４において電荷の蓄積が終了して定常状
態になると、スイッチ２１９をオンからオフにして、そ
れ以外のスイッチは図１（Ａ）の状態を維持する。

【００７４】そうすると、容量素子２１３に保持された
正の電荷は、スイッチ２１５を介して、トランジスタ２
１１の方向に流れていく。より詳しくは、容量素子２１
３に保持された正の電荷は、スイッチ２１５を介してト
ランジスタ２１１のドレイン領域からソース領域を介し
て、さらにスイッチ２１７を介して容量素子２１３の方
向に流れていく。その結果、容量素子２１３の両電極間
の電位差は減少していく。この動作は、トランジスタ２
１１がオフになるまで行われる。つまり、容量素子２１
３に保持されている電荷が、トランジスタ２１１のしき
い値電圧V_th1と同じ値になるまで続けられる。

【００７５】また、容量素子２１４に保持された正の電
荷は、スイッチ２２０を介して、トランジスタ２１２の
方向に流れていく。より詳しくは、容量素子２１４に保
持された正の電荷は、スイッチ２２０を介してトランジ
スタ２１２のドレイン領域からソース領域を介して、電
源線２２４の方向に流れていく。この動作は、トランジ
スタ２１２がオフになるまで行われる。つまり、容量素
子２１４に保持されている電荷が、トランジスタ２１２
のしきい値電圧V_th2と同じ値になるまで続けられる。

【００７６】このようにすると、容量素子２１３の両電
極間の電位差がトランジスタ２１１のしきい値電圧V_th1
と同じ値になる。また、容量素子２１４の両電極間の電
位差がトランジスタ２１２のしきい値電圧V_th2と同じ値
になる。

【００７７】このように、容量素子２１３の両電極間の
電位差がトランジスタ２１１のしきい値電圧V_th1と同じ
値になり、且つ容量素子２１４の両電極間の電位差がト
ランジスタ２１２のしきい値電圧V_th2と同じ値になった
ら、スイッチ２１５、スイッチ２１７、スイッチ２２０
及びスイッチ２２２をオフにする（図２（Ａ））。つま
りこのときには、全てのスイッチ２１５〜スイッチ２２
２はオフである。

【００７８】なおスイッチ２１５、スイッチ２１７、ス
イッチ２２０及びスイッチ２２２は、容量素子２１３、
２１４の両電極間の電位差がトランジスタ２１１、２１
２のしきい値電圧V_th1、V_th2と同じ値になってからオフ
にすることが望ましい。しかし、本発明はこれに限定さ
れない。トランジスタ２１１、２１２のバラツキが小さ
い場合は、電気回路の動作では特に問題とはならないた
め、容量素子２１３、２１４の両電極間の電位差がトラ
ンジスタ２１１、２１２のしきい値電圧V_th1、V_th2と近
い値のときに、スイッチ２１５、スイッチ２１７、スイ
ッチ２２０及びスイッチ２２２をオフにしてもよく、そ
のタイミングは特に限定されない。

【００７９】続いて、スイッチ２１６、スイッチ２１
８、スイッチ２１９及びスイッチ２２１をオンにする
（図２（Ｂ））。上記以外のスイッチはオフが維持され
る。このとき入力端子からスイッチ２１６及び容量素子
２１３を介して、入力電位V_inがトランジスタ２１１の
ゲート電極に加わる。このとき、電荷保存則により、ト
ランジスタ２１１のゲート電極には、該トランジスタ２
１１のしきい値電圧V_th1に加えて、入力電位V_inが上乗
せされた値（V_th1+V_in）が加えられる。また、トランジ
スタ２１２のゲート電極には、該トランジスタ２１２の
しきい値電圧V_th2に加えて、入力電位V_bが上乗せされた
値（V_th2+Vb）が加えられる。

【００８０】なおトランジスタが、飽和領域で動作する
ときには、以下の式（４）が成立する。I_dsはトランジ
スタのチャネル形成領域を流れる電流量であり、Ｖ_gsは
トランジスタのゲート・ソース間電圧である。またV_th
はトランジスタのしきい値電圧である。

【００８１】

【数４】 Ｉ_ds∝（Ｖ_gs−Ｖ_th）²・・（４）

【００８２】上記の式（４）において、V_k=V_gs-V_thとす
ると、以下の式（５）が成立する。

【００８３】

【数５】 Ｉ_ds∝V_k ²・・（５）

【００８４】式（５）より、Ｉ_dsは、V_gsからV_thの値を
引いた値であるV_kの２乗に比例していることがわかる。

【００８５】ここで、トランジスタ２１１、２１２に上
記の式（４）（５）を適用して、出力電位V_outを求め
る。なお本実施の形態では、トランジスタ２１１、２１
２のゲート幅（W）、ゲート長（L）にはバラツキが生じ
ておらず、同一であるとする。一方、トランジスタ２１
１、２１２のしきい値電圧V_th1、V_th2にはバラツキが生
じているとする。

【００８６】トランジスタ２１２のゲート電極に加えら
れた電圧をV_a2とすると、V_a2=V_b+V_{t h2}が成立する。さら
に、トランジスタ２１２のゲート電極に加えられた電圧
V_a2からしきい値電圧V_th2を引いた値をV_k2とすると、以
下の式（６）が成立する。

【００８７】

【数６】 V_k2＝V_a2-V_th2=(V_b+V_th2)-V_th2=V_b・・（６）

【００８８】そして、トランジスタ２１１のゲート電極
に加えられた電圧をV_a1とすると、以下の式（７）が成
立する。

【００８９】

【数７】 V_a1=V_in+V_th1・・（７）

【００９０】さらに、トランジスタ２１１のゲート・ソ
ース間電圧V_gs1からしきい値電圧V_{t h1}を引いた値をV_k1
とすると、以下の式（８）が成立する。

【００９１】

【数８】 V_k1＝V_gs1-V_th1・・（８）

【００９２】ここで、トランジスタ２１１、２１２には
同量の電流が流れるため、以下の式（９）が成立する。

【００９３】

【数９】 V_k1＝V_k2＝V_b・・（９）

【００９４】そして、出力電位V_outは、トランジスタ２
１１のソース領域の電位であることから、以下の式（１
０）が成立する。

【００９５】

【数１０】 V_out＝V_a1-V_gs1=(V_in+V_th1)-(V_b+V_th1)=V_in-V_b・・・（１０）

【００９６】式（１０）に示すように、出力電位V
_outは、入力電位V_inからバイアス電位V_bを引いた値にな
っており、しきい値電圧には依存していない。そのた
め、トランジスタ２１１、２１２のしきい値電圧にバラ
ツキが生じていても、出力電位V_outに対する影響を抑制
することが出来る。

【００９７】なお上記の説明では、トランジスタ２１
１、２１２のゲート幅（W）、ゲート長（L）はバラツキ
が生じておらず、同一であるとしたが、両トランジスタ
のゲート幅（W）、ゲート長（L）の大きさは特に限定さ
れない。

【００９８】また図７（C）には、バイアス用トランジ
スタ２１２を配置していない場合のソースフォロワ回路
を示す。図７（C）に示すソースフォロワ回路の動作
は、スイッチ２１９が出力動作のときにオフになる以外
は、上述した図１、２の動作と同じであるので、本実施
の形態では説明を省略する。

【００９９】なお本明細書では、容量素子に所定の電荷
の保持を行う動作を設定動作と呼ぶ。本実施の形態で
は、図１（Ａ）（Ｂ）及び図２（Ａ）の動作が設定動作
に相当する。また、入力電位V_in及びバイアス電位V_bを
入力して、出力電位V_outを取り出す動作を出力動作とよ
ぶ。本実施の形態では、図２（Ｂ）の動作が出力動作に
相当する。

【０１００】このように本発明では、トランジスタ間に
しきい値電圧にバラツキが生じていても、入力電位V_in
やバイアス電位V_bなどの信号電圧が入力されるトランジ
スタでは、常に該トランジスタのしきい値電圧と信号電
圧を足した値が入力されることになる。そのため、トラ
ンジスタ間のしきい値電圧のバラツキの影響を抑制した
電気回路を提供することが出来る。

【０１０１】（実施の形態２）図１、２に示したソース
フォロワ回路では、ｎチャネル型の増幅用トランジスタ
２１１と、ｎチャネル型のバイアス用トランジスタ２１
２により構成した場合を示した。次いで本実施の形態で
は、ｐチャネル型の増幅用トランジスタ２１１と、ｐチ
ャネル型のバイアス用トランジスタ２１２により構成さ
れたソースフォロワ回路を図７に示し、その構成につい
て説明する。なお図７に示したソースフォロワ回路の動
作は、実施の形態１の動作に準ずるので、本実施の形態
では説明は省略する。

【０１０２】図７において、２３１はｐチャネル型のバ
イアス用トランジスタであり、２３２はｐチャネル型の
増幅用トランジスタである。２３３及び２３４は容量素
子である。また、２３５〜２４２はスイッチング機能を
有する素子であり、好ましくはトランジスタやアナログ
スイッチなどの半導体素子が用いられる。２４３及び２
４４は電源線であり、電源線２４３には電源電位V_ddが
印加され、電源線２４４には接地電位V_ssが印加され
る。

【０１０３】なお本実施の形態では、増幅用トランジス
タ２３２及びバイアス用トランジスタ２３１がｐチャネ
ル型の場合を示すが、両トランジスタの極性が異なって
いて、プッシュプル回路のようになっていてもよい。

【０１０４】バイアス用トランジスタ２３１のソース領
域は電源線２４３に接続され、ドレイン領域はスイッチ
２３５、２３９に接続されている。バイアス用トランジ
スタ２３１のゲート電極は容量素子２３３の一方の端子
に接続されている。容量素子２３３の他方の端子は、ス
イッチ２３７を介して電源線２４３に接続されている。
容量素子２３３は、バイアス用トランジスタ２３１のゲ
ート・ソース間電圧（しきい値電圧）を保持する役目を
担う。

【０１０５】増幅用トランジスタ２３２のドレイン領域
は電源線２４４に接続され、ソース領域はスイッチ２３
８、２３９、２４２に接続されている。増幅用トランジ
スタ２３２のゲート電極は容量素子２３４の一方の端子
に接続されている。容量素子２３４の他方の端子は、ス
イッチ２４２を介して増幅用トランジスタ２３２のソー
ス領域に接続されている。容量素子２３４は、増幅用ト
ランジスタ２３２のゲート・ソース間電圧（しきい値電
圧）を保持する役目を担う。

【０１０６】スイッチ２３５〜スイッチ２４２は、入力
される信号によって、導通又は非導通（オン又はオフ）
が制御される。しかし、図７においては、説明を簡単に
するために、スイッチ２３５〜スイッチ２４２に信号を
入力する信号線等の図示は省略する。

【０１０７】なおスイッチ２３８は、増幅用トランジス
タ２３２のソース領域と接続され、且つスイッチ２３９
を介してバイアス用トランジスタ２３１のドレイン領域
とに接続されているが、本発明はこれに限定されない。
スイッチ２３８は、バイアス用トランジスタ２３１のド
レイン領域と接続され、且つスイッチ２３９を介して増
幅用トランジスタ２３２のソース領域とに接続されてい
てもよい。

【０１０８】但しスイッチ２３８は、増幅用トランジス
タ２３２のソース領域と接続され、且つスイッチ２３９
を介してバイアス用トランジスタ２３１のドレイン領域
とに接続されている方が好ましい。これは、スイッチ２
３８が、バイアス用トランジスタ２３１のドレイン領域
と接続され、且つスイッチ２３９を介して増幅用トラン
ジスタ２３２のソース領域とに接続されている場合に
は、スイッチ２３９にオン抵抗があると、出力電位V_out
がその影響を受けてしまうために、出力電位V_outが低下
してしまうからである。

【０１０９】図７に示すソースフォロワ回路において、
スイッチ２４１の一方の端子が入力端子となる。前記入
力端子から入力される入力電位V_in（信号電圧）は、ス
イッチ２４１及び容量素子２３４を介して、増幅用トラ
ンジスタ２３２のゲート電極に入力される。またスイッ
チ２３６の一方の端子からはバイアス電位V_bが入力され
る。バイアス電位V_bは、スイッチ２３６及び容量素子２
３３を介して、トランジスタ２３１のゲート電極に入力
される。また、スイッチ２３８の一方の端子が出力端子
となっており、増幅用トランジスタ２３２のソース領域
の電位が出力電位V_outとなる。

【０１１０】なお、バイアス用トランジスタ２３１、増
幅用トランジスタ２３２のゲート幅（W）、ゲート長
（L）の大きさは特に限定されない。

【０１１１】また図７（B）には、バイアス用トランジ
スタ２３１を配置していない場合のソースフォロワ回路
を示す。図７（B）に示すソースフォロワ回路の動作
は、スイッチ２３９が出力動作のときにオフになる以外
は、上述した図１、２の動作に準ずるので、本実施の形
態では説明を省略する。

【０１１２】本実施の形態は、実施の形態１と任意に組
み合わせることが可能である。

【０１１３】（実施の形態３）前述した実施の形態１、
２では、本発明を適用したソースフォロワ回路について
説明した。しかし本発明は、差動増幅回路、センスアン
プ、オペアンプなどに代表される演算回路など、さまざ
まな回路にも適用することが出来る。本実施の形態で
は、本発明を適用した演算回路について図８〜図１０を
用いて説明する。

【０１１４】まず、本発明を適用した差動増幅回路につ
いて、図８を用いて説明する。差動増幅回路では、入力
電位V_in1及び入力電位V_in2の差の演算を行って出力電位
V_outを出力する。

【０１１５】図８に示す差動増幅回路において、２７
２、２７３はｐチャネル型のトランジスタであり、２７
４、２７５及び２８６はｎチャネル型のトランジスタで
ある。２７６、２７７及び２８７は容量素子である。ま
た、スイッチ２７８〜スイッチ２８５、スイッチ３５
１、スイッチ２８８〜スイッチ２９０は、スイッチング
機能を有する素子であり、好ましくはトランジスタなど
の半導体素子が用いられる。また電源線２７１には電源
電位V_ddが印加され、電源線２９１には接地電位V_ssが印
加される。

【０１１６】図８に示す差動増幅回路において、トラン
ジスタ２７４のゲート電極が入力端子となっており、ト
ランジスタ２７４のゲート電極には入力電位V_in1が入力
される。またトランジスタ２７５のゲート電極も入力端
子となっており、トランジスタ２７５のゲート電極には
入力電位V_in2が入力される。またトランジスタ２７５の
ドレイン領域が出力端子となっており、トランジスタ２
７５のドレイン領域の電位が出力電位V_outとなる。

【０１１７】トランジスタ２７２のドレイン領域は電源
線２７１に接続され、ソース領域はトランジスタ２７４
のドレイン領域に接続されている。トランジスタ２７３
のドレイン領域は電源線２７１に接続され、ソース領域
はトランジスタ２７５のドレイン領域に接続されてい
る。トランジスタ２７２のゲート電極とトランジスタ２
７３のゲート電極は接続されている。なおトランジスタ
２７２及びトランジスタ２７３の代わりに、抵抗を配置
してもよい。

【０１１８】トランジスタ２７４のドレイン領域は、ト
ランジスタ２７２を介して電源線２７１に接続され、ソ
ース領域はスイッチ２８２を介して、容量素子２７６の
一方の端子に接続されている。トランジスタ２７４のゲ
ート電極は、容量素子２７６の他方の端子に接続されて
いる。容量素子２７６は、トランジスタ２７４のゲート
・ソース間電圧（しきい値電圧）を保持する役目を担
う。

【０１１９】トランジスタ２７５のドレイン領域は、ト
ランジスタ２７３を介して電源線２７１に接続され、ソ
ース領域はスイッチ２８３を介して、容量素子２７７の
一方の端子に接続されている。トランジスタ２７５のゲ
ート電極は、容量素子２７７の他方の端子に接続されて
いる。容量素子２７７は、トランジスタ２７５のゲート
・ソース間電圧（しきい値電圧）を保持する役目を担
う。

【０１２０】トランジスタ２８６のドレイン領域は、ス
イッチ２８５やスイッチ３５１を介してトランジスタ２
７４のソース領域及びトランジスタ２７５のソース領域
に接続され、トランジスタ２８６のソース領域はスイッ
チ２９０を介して、容量素子２８７の一方の端子に接続
されている。トランジスタ２８６のゲート電極は、容量
素子２８７の他方の端子に接続されている。容量素子２
８７は、トランジスタ２８６のゲート・ソース間電圧
（しきい値電圧）を保持する役目を担う。

【０１２１】そして、容量素子２７６に所定の電荷の保
持を行う動作、容量素子２７７に所定の電荷の保持を行
う動作、容量素子２８７に所定の電荷の保持を行う動作
の説明は、実施の形態１に準ずるので、簡単に説明す
る。

【０１２２】まず、図１８に示すように、初期化を行
う。初期化を行うためには、トランジスタ２７４、２７
５、２８６がオンになるような状態にすればよい。そし
て、図１９に示すように、トランジスタ２７４、２７
５、２８６のゲート・ソース間電圧がしきい値電圧に収
束するように動作させる。

【０１２３】そして、容量素子２７６に所定の電荷の保
持が終了したら、図２２に示すように、トランジスタ２
７４のゲート電極に入力電位V_in1が入力され、また容量
素子２７７に所定の電荷の保持が終了したら、トランジ
スタ２７５のゲート電極に入力電位V_in2が入力される。
また容量素子２８７に所定の電荷の保持が終了したら、
トランジスタ２８６のゲート電極にバイアス電位V_bが入
力されて、出力動作を行う。このときの動作の説明は、
実施の形態１に準ずるので本実施の形態では省略する。

【０１２４】なお、図８の回路は、図１７に示す回路の
ように改良してもよい。図１７では、トランジスタ２７
２、２７３と並列に、スイッチ３５２、３５３を追加し
て配置している。スイッチ３５２、３５３は、設定動作
を行っている時（しきい値電圧を取得している時）には
オンにしておき、出力動作を行っている時（通常の差動
回路として動作させている時）にはオフにしておく。上
記スイッチの追加により、設定動作を行っている時には
トランジスタ２７４、２７５に電流を供給しやすくした
り、トランジスタ２７４、２７５のドレインの電位を固
定しやすくしたりすることが出来る。

【０１２５】また、図８と図１７の回路では、スイッチ
２８５、３５１の位置が異なる。しかし、しきい値電圧
を取得する動作の時に、トランジスタ２７４、２７５、
２８６を電気的に接続されない状態にすればよいので、
それを満たすならば、スイッチ２８５、３５１は、どこ
に配置してもよい。

【０１２６】続いて、図８に示す差動増幅回路を構成す
るトランジスタが逆の導電型を有する場合について、図
９、図２３を用いて説明する。

【０１２７】図９、図２３に示す差動増幅回路におい
て、２７２、２７３がｎチャネル型のトランジスタであ
り、２７４、２７５及び２８６がｐチャネル型のトラン
ジスタである。トランジスタ２７４のゲート電極が入力
端子となっており、トランジスタ２７４のゲート電極に
は入力電位V_in1が入力される。またトランジスタ２７５
のゲート電極も入力端子となっており、トランジスタ２
７５のゲート電極には入力電位V_in2が入力される。ま
た、トランジスタ２７５のソース領域の電位が出力電位
V_outとなる。さらに、トランジスタ２８６のゲート電極
にはバイアス電位V_bが入力される。

【０１２８】なお図９、図２３に示す差動増幅回路にお
いては、電源線２９１に電源電位V_{d d}が印加され、電源
線２７１に接地電位V_ssが印加されている点以外は、図
８、図１７に示す差動増幅回路の構成、及びその動作と
同じであるので、ここでは説明を省略する。

【０１２９】また本実施の形態では、図８、９に示す電
気回路を差動増幅回路として示したが、本発明はこれに
限定されず、入力電位V_in1と入力電位V_in2として入力す
る電圧を適宜変更して、センスアンプなどの他の演算回
路として用いることも出来る。

【０１３０】次いで、本発明を適用したオペアンプにつ
いて、図１０を用いて説明する。図１０（Ａ）にはオペ
アンプの回路記号を示し、図１０（Ｂ）には該オペアン
プの回路構成を示す。

【０１３１】なお、オペアンプの回路構成としては、さ
まざまなものがある。そこで、図１０では、もっとも簡
単な場合として、差動増幅回路にソースフォロワ回路を
組み合わせた場合について述べる。よって、回路構成
は、図１０に限定されない。

【０１３２】図１０（Ａ）に示すオペアンプでは、入力
電位V_in1及び入力電位V_in2と、出力電位V_outとの関係に
よって特性が定義される。より詳しくは、オペアンプ
は、入力電位V_in1及び入力電位V_in2との差の電圧に対
し、増幅度Ａを掛けて出力電位V_{o ut}を出力する機能を有
する。

【０１３３】図１０（Ｂ）に示すオペアンプにおいて、
トランジスタ２７４のゲート電極は、入力端子となって
おり、該トランジスタ２７４のゲート電極には、入力電
位V_{i n1}が入力される。またトランジスタ２７５のゲート
電極も入力端子となっており、該トランジスタ２７５の
ゲート電極には入力電位V_in2が入力される。また、トラ
ンジスタ２９２のソース領域の電位が出力電位V_outとな
る。またトランジスタ２８６のゲート電極には、バイア
ス電位が入力される。

【０１３４】図１０（B）に示す回路において、３０５
で示す点線で囲んだ部分は、図８に示す差動増幅回路と
同じ構成である。そして、３０６で示す点線で囲んだ部
分は、図１、２に示したソースフォロワ回路と同じであ
るので、図１０（Ｂ）に示したオペアンプの詳しい構成
の説明は省略する。

【０１３５】また図２１には、トランジスタ２９９がｐ
チャネル型である場合のオペアンプを示す。図２１
（Ｂ）において、容量素子３００の一方の端子は、スイ
ッチ３０２、スイッチ２７８を介して、トランジスタ２
７５のドレイン領域と接続されている。

【０１３６】なお本実施の形態は、実施の形態１、２と
任意に組み合わせることが可能である。

【０１３７】（実施の形態４）本実施の形態では、本発
明を適用した光電変換素子を有する半導体装置（電気回
路）における画素及び駆動回路（バイアス回路）の構成
とその動作について、図１１、１２を用いて説明する。

【０１３８】図１１（Ａ）に示す半導体装置（電気回
路）は、基板７０１上に、複数の画素がマトリクス上に
配置された画素部７０２を有し、画素部７０２の周辺に
は、信号線駆動回路７０３、第１〜第４の走査線駆動回
路７０４〜７０７を有する。図１１（Ａ）に示す半導体
装置は、信号線駆動回路７０３と、４組の走査線駆動回
路７０４〜７０７を有しているが、本発明はこれに限定
されず、信号線駆動回路と走査線駆動回路の数は画素の
構成に応じて任意に配置することが出来る。また、信号
線駆動回路７０３と、第１〜第４の走査線駆動回路７０
４〜７０７には、FPC７０８を介して外部より信号が供
給されている。しかし本発明はこれに限定されず、画素
部以外の電気回路は、ＩＣなどを用いて外部から供給す
るようにしてもよい。

【０１３９】最初に、第１の走査線駆動回路７０４及び
第２の走査線駆動回路７０５の構成について、図１１
（Ｂ）を用いて説明する。第３の走査線駆動回路７０６
及び第４の走査線駆動回路７０７は、図１１（Ｂ）の図
に準ずるので、図示は省略する。

【０１４０】第１の走査線駆動回路７０４は、シフトレ
ジスタ７０９、バッファ７１０を有する。第２の走査線
駆動回路７０５は、シフトレジスタ７１１、バッファ７
１２を有する。動作を簡単に説明すると、シフトレジス
タ７０９、７１１は、クロック信号（G-CLK）、スター
トパルス（S-SP）及びクロック反転信号（G-CLKb）に従
って、順次サンプリングパルスを出力する。その後バッ
ファ７１０、７１２で増幅されたサンプリングパルス
は、走査線に入力されて、１行ずつ選択状態にしてい
く。

【０１４１】なおシフトレジスタ（７０９、７１１）と
バッファ（７１０、７１２）との間にはレベルシフタ回
路を配置した構成にしてもよい。レベルシフタ回路を配
置することによって、電圧振幅を大きくすることが出来
る。

【０１４２】次いで、信号線駆動回路７０３の構成につ
いて、図１１（C）を用いて説明する。

【０１４３】信号線駆動回路７０３は、信号出力線用駆
動回路７１５、サンプルホールド回路７１６、バイアス
回路７１４及び増幅回路７１７を有する。それぞれの回
路が有する機能を簡単に説明すると、バイアス回路７１
４は、各画素の増幅用トランジスタと対になって、ソー
スフォロワ回路を形成する。サンプルホールド回路７１
６は、信号を一時的に保存したり、アナログ・デジタル
変換を行ったり、雑音を低減したりする機能を有する。
信号出力用駆動回路７１５は、一時的に保存されていた
信号を、順に出力していくための信号を出力する機能を
有する。そして、増幅回路７１７は、サンプルホールド
回路７１６と信号出力用駆動回路７１５により出力され
た信号を増幅する回路を有している。なお、増幅回路７
１７は、信号を増幅する必要のない場合には配置しなく
てもよい。

【０１４４】そして、画素部７０２においてｉ列目ｊ行
目に配置される画素７１３の回路と、ｉ列目の周辺のバ
イアス回路７１４の構成とその動作について、図１２を
用いて説明する。

【０１４５】最初に、ｉ列目ｊ行目に配置される画素７
１３の回路と、ｉ列目の周辺のバイアス回路７１４の構
成について説明する。

【０１４６】図１２に示す画素は、第１〜第４の走査線
Ｇａ（ｊ）〜Ｇｄ（ｊ）、信号線Ｓ（ｉ）、電源線Ｖ
（ｉ）を有する。また、ｎチャネル型のトランジスタ２
５５、光電変換素子２５７、スイッチ２５０〜スイッチ
２５４を有する。

【０１４７】本実施の形態においては、トランジスタ２
５５はｎチャネル型としたが、本発明はこれに限定され
ず、ｐチャネル型でもよい。但し、トランジスタ２５５
とトランジスタ２６０により、ソースフォロワ回路を形
成するので、両トランジスタは同じ極性であることが好
ましい。

【０１４８】スイッチ２５０〜スイッチ２５４は、スイ
ッチング機能を有する半導体素子であり、好ましくはト
ランジスタが用いられる。スイッチ２５１及びスイッチ
２５２は、第１の走査線Ｇａ（ｊ）から入力される信号
により、オン又はオフが制御される。スイッチ２５０
は、第２の走査線Ｇｂ（ｊ）から入力される信号によ
り、オン又はオフが制御される。スイッチ２５３は、第
３の走査線Ｇｃ（ｊ）から入力される信号により、オン
又はオフが制御される。スイッチ２５４は、第４の走査
線Ｇｄ（ｊ）から入力される信号により、オン又はオフ
が制御される。

【０１４９】トランジスタ２５５のソース領域とドレイ
ン領域は、一方は電源線Ｖ（ｉ）に接続され、他方はス
イッチ２５０を介して信号線Ｓ（ｉ）に接続されてい
る。トランジスタ２５５のゲート電極は、容量素子２５
６の一方の端子に接続されている。また容量素子２５６
の他方の端子はスイッチ２５３を介して光電変換素子２
５７の一方の端子に接続されている。光電変換素子２５
７の他方の端子は電源線２５８に接続されている。電源
線２５８には、接地電位Ｖ_ssが印加される。容量素子２
５６は、トランジスタ２５５のゲート・ソース間電圧
（しきい値電圧）を保持する役目を担う。

【０１５０】バイアス回路７１４は、トランジスタ２６
０、容量素子２６１、スイッチ２５９、スイッチ２６２
及びスイッチ２６３を有する。トランジスタ２６０のソ
ース領域は電源線２６４に接続され、ドレイン領域は信
号線Ｓ（ｉ）に接続されている。電源線２６４には、接
地電位Ｖ_ssが印加される。トランジスタ２６０のゲート
電極は、容量素子２６１の一方の端子に接続されてい
る。容量素子２６１の他方の端子はスイッチ２６２を介
して電源線２６４に接続されている。容量素子２６１
は、トランジスタ２６０のゲート・ソース間電圧（しき
い値電圧）を保持する役目を担う。

【０１５１】そして、図１２において、７１９で示す点
線で囲んだ部分と７１４で示す点線で囲んだ部分とがソ
ースフォロワ回路に相当する。

【０１５２】次いで、ｉ列目ｊ行目に配置される画素７
１３の回路と、ｉ列目の周辺のバイアス回路７１４の動
作を簡単に説明する。

【０１５３】まず、画素７１３においてスイッチ２５０
〜スイッチ２５２、バイアス回路７１４においてスイッ
チ２５９、２６２をオン状態にする。そして、それ以外
のスイッチはオフにする。そうすると、電源線Ｖ（ｉ）
と、電源線２６４との間に電位差が生じる。その結果、
電源線Ｖ（ｉ）から、スイッチ２５２、スイッチ２５１
を介して、次いでスイッチ２５０、スイッチ２５９を介
して、さらにスイッチ２６２を介して電源線２６４の方
向に流れる。

【０１５４】電流が流れ始めた瞬間には、容量素子２５
６、２６１には電荷は保持されていない。そのため、ト
ランジスタ２５５、２６０はオフである。

【０１５５】そして徐々に容量素子２５６、２６１に電
荷が蓄積されて、該容量素子２５６、２６１の両電極間
に電位差が生じ始める。容量素子２５６、２６１の両電
極間の電位差が、トランジスタ２５６、２６０のしきい
値電圧になると、該トランジスタ２５６、２６０はオン
となる。

【０１５６】そして容量素子２５６、２６１では、定常
状態になるまで、電荷の蓄積が続けられる。

【０１５７】続いて、容量素子２５６、２６１におい
て、電荷の蓄積が終了して定常状態になった後、スイッ
チ２５０をオフにする。スイッチ２５１、２５２は引き
続きオンである。またスイッチ２５９、２６２も引き続
きオンである。そして上記以外のスイッチは全てオフで
ある。

【０１５８】そうすると、容量素子２５６に保持された
正の電荷は、スイッチ２５２、トランジスタ２５５、さ
らにスイッチ２５１を介して容量素子２５６の方向に流
れていく。より詳しくは、容量素子２５６に保持された
正の電荷は、スイッチ２５２、トランジスタ２５５のソ
ース領域からドレイン領域を介して、さらにスイッチ２
５１を介して容量素子２５６の方向に流れていく。その
結果、容量素子２５６の両電極間の電位差は減少してい
く。この動作は、トランジスタ２５５がオフになるまで
行われる。つまり、容量素子２５６に保持されている電
荷が、トランジスタ２５５のしきい値電圧と同じ値にな
るまで続けられる。

【０１５９】また、容量素子２６１に保持された正の電
荷は、スイッチ２５９、トランジスタ２６０を介して電
源線２６４の方向に流れていく。より詳しくは、容量素
子２６１に保持された正の電荷は、スイッチ２５９、ト
ランジスタ２６０のソース領域からドレイン領域を介し
て、電源線２６４の方向に流れていく。この動作は、ト
ランジスタ２６０がオフになるまで行われる。つまり、
容量素子２６１に保持されている電荷が、トランジスタ
２６０のしきい値電圧と同じ値になるまで続けられる。

【０１６０】このとき、容量素子２５６にはトランジス
タ２５５のしきい値電圧が保持された状態であり、ま
た、容量素子２６１にはトランジスタ２６０のしきい値
電圧が保持された状態である。この状態において、画素
７１３においては、スイッチ２５０、スイッチ２５３を
オンにして、それ以外のスイッチはオフとする。またバ
イアス回路７１４においては、スイッチ２６３をオンと
して、それ以外のスイッチはオフとする。

【０１６１】そうすると、トランジスタ２５５のゲート
電極には、容量素子２５６を介して、光電変換素子２５
７から信号が入力される。また同時に、トランジスタ２
６０のゲート電極には、容量素子２６１を介してバイア
ス電位V_bが入力される。

【０１６２】このとき、トランジスタ２５５のゲート電
極には、該トランジスタのしきい値電圧に加えて、光電
変換素子２５７からの信号が上乗せされた値が入力され
る。また、トランジスタ２６０のゲート電極には、該ト
ランジスタのしきい値電圧に加えて、バイアス電位が上
乗せされた値が入力される。つまり、トランジスタ２５
５、２６０のゲート電極に入力される信号は、該トラン
ジスタ２５５、２６０のしきい値電圧に加えて、該トラ
ンジスタのゲート電極に入力される信号となる。そのた
め、両トランジスタのしきい値電圧のバラツキの影響を
抑制することができる。

【０１６３】そしてトランジスタ２５５のソース領域の
電位が出力電位V_outとなり、該出力電位V_outは、光電変
換素子２５７により読み取られた信号として、スイッチ
２５０を介して信号線Ｓ（ｉ）に出力される。

【０１６４】次いで、スイッチ２５４をオンにして、そ
れ以外のスイッチは全てオフにして、光電変換素子２５
７を初期化する。より詳しくは、光電変換素子２５７の
ｎチャネル側端子の電位が電源線２５８の電位と同じに
なるように、光電変換素子２５７が保持している電荷を
スイッチ２５４を介して、電源線Ｖ（ｉ）の方向に流れ
るようにする。以後、上記の動作を繰り返す。

【０１６５】上記のような構成を有する本発明の半導体
装置は、トランジスタのしきい値電圧のバラツキの影響
を抑制することができる。

【０１６６】本発明は、実施の形態１〜実施の形態３と
任意に組み合わせることが可能である。

【０１６７】（実施の形態５）本実施の形態では、本発
明を適用した電気回路において、実施の形態２〜実施の
形態４とは異なる例について、図１３〜図１６を用いて
説明する。

【０１６８】図１３（Ａ）において、３１０は図１、２
で示したソースフォロワ回路である。ソースフォロワ回
路３１０の回路構成と動作は、図１、２と同じであるの
で、本実施の形態では説明は省略する。

【０１６９】ソースフォロワ回路３１０の動作は、大別
して設定動作と出力動作に分別できることは上述した。
なお設定動作とは、容量素子に所定の電荷の保持を行う
動作であり、図１（Ａ）（Ｂ）及び図２（Ａ）の動作に
相当する。また出力動作とは、入力電位V_in及びバイア
ス電位V_bを入力して、出力電位V_outを取り出す動作のこ
とであり、図２（Ｂ）の動作に相当する。

【０１７０】ソースフォロワ回路３１０において、端子
ａが入力端子に相当し、端子ｂが出力端子に相当する。
そして、スイッチ２１６、２１８、２２１は端子ｃから
入力される信号により制御される。スイッチ２１５、２
１７、２２０及び２２２は端子ｄから入力される信号に
より制御される。スイッチ２１９は端子ｅから入力され
る信号により制御される。

【０１７１】そして、ソースフォロワ回路３１０を有す
る電気回路を設計するときには、図１３（Ｂ）に示すよ
うに、少なくとも２つのソースフォロワ回路３１５、３
１６を配置するとよい。そしてソースフォロワ回路３１
５、３１６のうち、一方は設定動作を行って、他方は出
力動作を行うようにするとよい。そうすると、同時に２
つのことができ、動作に無駄がなく、無駄な時間が必要
なくなるので、電気回路の動作をより高速で行うことが
できる。

【０１７２】例えば、信号線駆動回路にソースフォロワ
回路を用いて設計するときには、信号線ごとに少なくと
も２個のソースフォロワ回路を配置するとよい。また走
査線駆動回路にソースフォロワ回路を用いて設計すると
きには、走査線ごとに少なくとも２個のソースフォロワ
回路を配置するとよい。また画素にソースフォロワ回路
を用いて設計するときには、画素ごとに少なくとも２つ
のソースフォロワ回路を配置するとよい。

【０１７３】図１３（Ｂ）において、３１１〜３１４は
スイッチ機能を有する素子であり、好ましくはトランジ
スタなどが用いられる。そして、スイッチ３１１、３１
２がオンのときは、スイッチ３１３、３１４はオフとな
る。またスイッチ３１１、３１２がオフのときには、ス
イッチ３１３、３１４はオンとなる。このようにして、
２つのソースフォロワ回路３１５、３１６のうち、一方
は設定動作を行って、他方は出力動作を行うようにす
る。なお、スイッチ３１１〜スイッチ３１４を配置せず
に、ソースフォロワ回路３１０が有するスイッチ２１
６、２１８を制御することによって、２つのソースフォ
ロワ回路３１５、３１６を制御するようにしてもよい。

【０１７４】また本実施の形態では、点線で囲んだ部分
３１５、３１６は、ソースフォロワ回路に相当するとし
たが、本発明はこれに限定されず、図７〜図１０などに
示した差動増幅回路、オペアンプなどを適用してもよ
い。

【０１７５】そして本実施の形態では、信号線ごとに少
なくとも２個のソースフォロワ回路を配置した信号線駆
動回路の構成とその動作について、図１４〜図１６を用
いて説明する。

【０１７６】図１４には信号線駆動回路を示しており、
該信号線駆動回路は、シフトレジスタ３２１、第１のラ
ッチ回路３２２、第２のラッチ回路３２３、Ｄ/Ａ変換
回路３２４及び信号増幅回路３２５を有する。

【０１７７】なお、第１のラッチ回路３２２や第２のラ
ッチ回路３２３が、アナログデータを保存できる回路で
ある場合は、Ｄ/Ａ変換回路３２４は省略できる場合が
多い。また、信号線に出力するデータが２値、つまり、
デジタル量である場合は、Ｄ/Ａ変換回路３２４は省略
できる場合が多い。また、Ｄ/Ａ変換回路３２４には、
ガンマ補正回路が内蔵されている場合もある。このよう
に、信号線駆動回路は、図１７に限定されない。

【０１７８】動作を簡単に説明すると、シフトレジスタ
３２１は、フリップフロップ回路（ＦＦ）等を複数列用
いて構成され、クロック信号（Ｓ-ＣＬＫ）、スタート
パルス(Ｓ-ＳＰ)、クロック反転信号(Ｓ-ＣＬＫｂ)が入
力される、これらの信号のタイミングに従って、順次サ
ンプリングパルスが出力される。

【０１７９】シフトレジスタ３２１より出力されたサン
プリングパルスは、第１のラッチ回路３２２に入力され
る。第１のラッチ回路３２２には、ビデオ信号が入力さ
れており、サンプリングパルスが入力されるタイミング
に従って、各列でビデオ信号を保持していく。

【０１８０】第１のラッチ回路３２２において、最終列
までビデオ信号の保持が完了すると、水平帰線期間中
に、第２のラッチ回路３２３にラッチパルス（Latch Pu
lse）が入力され、第１のラッチ回路３２２に保持され
ていたビデオ信号は、一斉に第２のラッチ回路３２３に
転送される。その後、第２のラッチ回路３２３に保持さ
れたビデオ信号は、１行分が同時に、Ｄ／Ａ変換回路３
２４へと入力される。そして、Ｄ／Ａ変換回路３２４か
ら入力される信号は信号増幅回路３２５へ入力される。

【０１８１】第２のラッチ回路３２３に保持されたビデ
オ信号がＤ／Ａ変換回路３２４に入力されている間、シ
フトレジスタ３２１においては再びサンプリングパルス
が出力される。以後、この動作を繰り返す。

【０１８２】そして、ｉ列目から（ｉ＋２）列目の３本
信号線の周辺の信号増幅回路３２５の構成を図１５を用
いて説明する。

【０１８３】信号増幅回路３２５は、列ごとに２つのソ
ースフォロワ回路３１５、３１６を有する。ソースフォ
ロワ回路３１５、３１６は、それぞれ端子ａ〜端子ｅま
での５つの端子を有する。端子ａはソースフォロワ回路
３１５、３１６における入力端子に相当し、端子ｂはソ
ースフォロワ回路３１５、３１６における出力端子に相
当する。また、端子ｃから入力される信号によりスイッ
チ２１６、２１８及び２２１が制御され、端子ｄから入
力される信号によりスイッチ２１５、２１７、２２０及
び２２２が制御される。さらに端子ｅから入力される信
号によりスイッチ２１９が制御される。

【０１８４】また図１５に示す信号増幅回路３２５にお
いて、初期化用信号線３２６、設定用信号線３２７及び
しきい値用信号線３２８の３本の信号線と、ソースフォ
ロワ回路３１５、３１６との間には、論理演算子が配置
されている。３２９はインバータ、３３０はＡＮＤ、３
３１はＯＲ、３３２はインバータ、３３３はＡＮＤ、３
３４はインバータ、３３５はＯＲである。そして、端子
ｃ〜端子ｅには、設定用信号線３２７から出力される信
号、又は上記の論理演算子の出力端子から出力される信
号のどちらかが入力される。

【０１８５】次いで、初期化用信号線３２６、設定用信
号線３２７及びしきい値用信号線３２８の３本の信号線
から出力される信号と、ソースフォロワ回路３１５にお
ける端子ｃ〜端子ｅを介して各スイッチに入力される信
号を図１６を用いて説明する。

【０１８６】なお、端子ｃ〜端子ｅを介して信号が入力
されるスイッチは、Highの信号が入力されるとオンにな
り、Lowの信号が入力されるとオフになるとする。

【０１８７】そして、初期化用信号線３２６、設定用信
号線３２７及びしきい値用信号線３２８の３本の信号線
からは、図１６に示すような信号が入力される。さら
に、ソースフォロワ回路３１５における端子ｃには、設
定用信号線３２７から入力される信号がそのまま入力さ
れる。端子ｄにはＡＮＤ３３3の出力端子から出力され
る信号が入力され、端子ｅにはＯＲ３３１の出力端子か
ら出力される信号が入力される。そうすると、ソースフ
ォロワ回路３１５では、設定動作と出力動作のどちらか
一方の動作を行うように制御することが出来る。

【０１８８】またソースフォロワ回路３１６における端
子ｃには、インバータ３３２の出力端子から出力される
信号が入力される。端子ｄには、ＡＮＤ３３０の出力端
子から出力される信号が入力され、端子ｅにはＯＲ３３
５の出力端子から出力される信号が入力される。そうす
ると、ソースフォロワ回路３１６では、設定動作と出力
動作のどちらか一方の動作を行うように制御することが
出来る。

【０１８９】なお、信号線駆動回路の各信号線の先に
は、複数の画素が接続されている場合が多い。当該画素
は、信号線から入力される電圧によって、状態を変化さ
せるものであることが多い。例としては、液晶素子を有
する画素や有機ＥＬに代表される発光素子を有する画素
などがあげられる。その他にも、さまざまな構成の画素
を接続することが可能である。

【０１９０】なお、本実施の形態は、実施の形態１〜実
施の形態４と任意に組み合わせることが可能である。

【０１９１】（実施の形態６）本発明の電気回路を用い
て完成される電子機器として、ビデオカメラ、デジタル
カメラ、ゴーグル型ディスプレイ（ヘッドマウントディ
スプレイ）、ナビゲーションシステム、音響再生装置
（カーオーディオ、オーディオコンポ等）、ノート型パ
ーソナルコンピュータ、ゲーム機器、携帯情報端末（モ
バイルコンピュータ、携帯電話、携帯型ゲーム機または
電子書籍等）、記録媒体を備えた画像再生装置（具体的
にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を
再生し、その画像を表示しうるディスプレイを備えた装
置）などが挙げられる。それらの電子機器の具体例を図
２０に示す。

【０１９２】図２０（Ａ）はディスプレイ（発光装置）
であり、筐体3001、支持台3002、表示部3003、スピーカ
ー部3004、ビデオ入力端子3005等を含む。本発明は表示
部3003を構成する電気回路に用いることができる。また
本発明により、図２０（Ａ）に示す発光装置が完成され
る。発光装置は自発光型であるためバックライトが必要
なく、液晶ディスプレイよりも薄い表示部とすることが
できる。なお、発光装置は、パソコン用、ＴＶ放送受信
用、広告表示用などの全ての情報表示用表示装置が含ま
れる。

【０１９３】図２０（Ｂ）はデジタルスチルカメラであ
り、本体3101、表示部3102、受像部3103、操作キー310
4、外部接続ポート3105、シャッター3106等を含む。本
発明は、表示部3102を構成する電気回路に用いることが
できる。また本発明により、図２０（Ｂ）に示すデジタ
ルスチルカメラが完成される。

【０１９４】図２０（Ｃ）はノート型パーソナルコンピ
ュータであり、本体3201、筐体3202、表示部3203、キー
ボード3204、外部接続ポート3205、ポインティングマウ
ス3206等を含む。本発明は、表示部3203を構成する電気
回路に用いることができる。また本発明により、図２０
（Ｃ）に示すノート型コンピュータが完成される。

【０１９５】図２０（Ｄ）はモバイルコンピュータであ
り、本体3301、表示部3302、スイッチ3303、操作キー33
04、赤外線ポート3305等を含む。本発明は、表示部3302
を構成する電気回路に用いることができる。また本発明
により、図２０（Ｄ）に示すモバイルコンピュータが完
成される。

【０１９６】図２０（Ｅ）は記録媒体を備えた携帯型の
画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体3401、筐体3402、表示部Ａ3403、表示部Ｂ3404、記録
媒体（ＤＶＤ等）読み込み部3405、操作キー3406、スピ
ーカー部3407等を含む。表示部Ａ3403は主として画像情
報を表示し、表示部Ｂ3404は主として文字情報を表示す
るが、本発明は、表示部Ａ、Ｂ3403、3404を構成する電
気回路に用いることができる。なお、記録媒体を備えた
画像再生装置には家庭用ゲーム機器なども含まれる。ま
た本発明により、図２０（Ｅ）に示すＤＶＤ再生装置が
完成される。

【０１９７】図２０（Ｆ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体3501、表
示部3502、アーム部3503を含む。本発明は、表示部3502
を構成する電気回路に用いることができる。また本発明
により、図２０（Ｆ）に示すゴーグル型ディスプレイが
完成される。

【０１９８】図２０（Ｇ）はビデオカメラであり、本体
3601、表示部3602、筐体3603、外部接続ポート3604、リ
モコン受信部3605、受像部3606、バッテリー3607、音声
入力部3608、操作キー3609等を含む。本発明は、表示部
3602を構成する電気回路に用いることができる。また本
発明により、図２０（Ｇ）に示すビデオカメラが完成さ
れる。

【０１９９】図２０（Ｈ）は携帯電話であり、本体３７
０１、筐体３７０２、表示部３７０３、音声入力部３７
０４、音声出力部３７０５、操作キー３７０６、外部接
続ポート３７０７、アンテナ３７０８等を含む。本発明
は、表示部３７０３を構成する電気回路に用いることが
できる。なお、表示部３７０３は黒色の背景に白色の文
字を表示することで携帯電話の消費電流を抑えることが
できる。また本発明により、図２０（Ｈ）に示す携帯電
話が完成される。

【０２００】なお、将来的に発光材料の発光輝度が高く
なれば、出力した画像情報を含む光をレンズ等で拡大投
影してフロント型若しくはリア型のプロジェクターに用
いることも可能となる。

【０２０１】また、上記電子機器はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。発光材料の応答速
度は非常に高いため、発光装置は動画表示に好ましい。

【０２０２】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。

【０２０３】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また本実施の形態の電子機器は、実施の形態１〜実
施の形態５に示したいずれの構成の電気回路を用いても
良い。

【０２０４】なお、ＴＦＴの特性バラツキの影響を抑制
する効果を実現する本発明は、多結晶半導体（ポリシリ
コン）を用いて画素及び駆動回路を同一基板上に形成す
る技術に大きく貢献し、上記電子機器のうち、本技術を
採用する携帯端末には特に優れた効果をもたらす。

【０２０５】

【発明の効果】本発明は、容量素子の両電極がある特定
のトランジスタのゲート・ソース間電圧を保持できるよ
うに配置した電気回路を提供する。そして本発明は、容
量素子の両電極間の電位差が、ある特定のトランジスタ
のしきい値電圧となるように設定できる機能を有する電
気回路を提供する。

【０２０６】さらに本発明では、容量素子に保持されて
いるある特定のトランジスタのゲート・ソース間電圧を
そのまま保存して、且つ該トランジスタのゲート電極に
信号電圧（ビデオ信号の電圧など）を入力する。そうす
ると、前記トランジスタのゲート電極には、容量素子に
保持されているゲート・ソース間電圧に加えて、前記信
号電圧を上乗せした電圧が入力される。その結果、トラ
ンジスタのゲート電極には、該トランジスタのしきい値
電圧と信号電圧とを足した値が入力される。つまり本発
明では、トランジスタ間にしきい値電圧にバラツキが生
じていても、信号電圧が入力されるトランジスタでは、
常に該トランジスタのしきい値電圧と信号電圧を足した
値が入力されることになる。そのため、トランジスタ間
のしきい値電圧のバラツキの影響を抑制した電気回路を
提供することが出来る。

【０２０７】

【図面の簡単な説明】

【図１】 本発明のソースフォロワ回路の動作を説明す
る図。

【図２】 本発明のソースフォロワ回路の動作を説明す
る図。

【図３】 本発明の電気回路の構成とその動作を説明す
る図。

【図４】 電荷保存則を説明する図。

【図５】 ソースフォロワ回路の動作を説明する図。

【図６】 ソースフォロワ回路の動作を説明する図。

【図７】 本発明のソースフォロワ回路の動作を説明す
る図。

【図８】 本発明の差動増幅回路の構成を説明する図。

【図９】 本発明の差動増幅回路の構成を説明する図。

【図１０】 本発明のオペアンプの構成を説明する図。

【図１１】 本発明の半導体装置を示す図。

【図１２】 本発明の半導体装置の画素とバイアス用回
路を示す図。

【図１３】 本発明の電気回路の構成を説明する図。

【図１４】 本発明の信号線駆動回路の図。

【図１５】 本発明の信号線駆動回路の図。

【図１６】 本発明の信号線駆動回路の動作を説明する
図。

【図１７】 本発明のオペアンプを示す図。

【図１８】 本発明のオペアンプを示す図。

【図１９】 本発明のオペアンプを示す図。

【図２０】 本発明が適用される電気機器の図。

【図２１】 本発明のオペアンプの構成を説明する図。

【図２２】 本発明のオペアンプを示す図。

【図２３】 本発明のオペアンプを示す図。

フロントページの続き Ｆターム(参考） 5J066 AA01 AA12 AA47 CA15 FA10 FA20 HA09 HA17 HA19 HA29 HA38 KA01 KA02 KA03 KA09 KA12 KA19 KA33 KA34 KA47 MA02 MA21 ND12 ND22 PD01 SA13 TA01 TA02 TA06 5J091 AA01 AA12 AA47 CA15 FA10 FA20 HA09 HA17 HA19 HA29 HA38 KA01 KA02 KA03 KA09 KA12 KA19 KA33 KA34 KA47 MA02 MA21 SA13 TA01 TA02 TA06

Claims (9)

【特許請求の範囲】
1. 【請求項１】入力端子から入力される入力電位を基に出
   力端子から出力電位を出力する電気回路であって、 トランジスタと、前記トランジスタのゲートとソースの
   間に接続された容量素子と、 前記容量素子の両電極間の電位差を電源電位とする第１
   スイッチと、 前記電位差を前記トランジスタのしきい値電圧とする第
   ２スイッチと、 前記入力電位が前記トランジスタのゲートに入力された
   とき、前記トランジスタのソースから前記出力電位を出
   力する第３スイッチとを有することを特徴とする電気回
   路。
2. 【請求項２】入力端子から入力される入力電位を基に出
   力端子から出力電位を出力する電気回路であって、 直列に接続された第１及び第２トランジスタと、 前記第１トランジスタのゲートとソースの間に接続され
   た第１容量素子と、前記第２トランジスタのゲートとソ
   ースの間に接続された第２容量素子と、 前記第１及び前記第２容量素子の両電極間の電位差を電
   源電位とする第１スイッチと、 前記第１容量素子の両電極間の電位差を前記第１トラン
   ジスタのしきい値電圧とする第２スイッチと、 前記第２容量素子の両電極間の電位差を前記第２トラン
   ジスタのしきい値電圧とする第３スイッチと、 前記入力電位が前記第１トランジスタのゲートに入力さ
   れ、且つバイアス電位が前記第２トランジスタのゲート
   に入力されたとき、前記第１トランジスタのソースから
   前記出力電位を出力する第４スイッチとを有することを
   特徴とする電気回路。
3. 【請求項３】請求項１において、前記第１スイッチは、
   前記トランジスタのゲート・ソース間電圧に前記トラン
   ジスタのしきい値電圧を印加することを特徴とする電気
   回路。
4. 【請求項４】請求項１において、前記トランジスタのゲ
   ートに入力される電位は、前記入力電位と前記トランジ
   スタのしきい値電圧の和の値であることを特徴とする電
   気回路。
5. 【請求項５】請求項２において、 前記第１スイッチは、前記第１トランジスタのゲート・
   ソース間電圧に前記第１トランジスタのしきい値電圧を
   印加し、前記第２スイッチは前記第２トランジスタのゲ
   ート・ソース間電圧に前記第２トランジスタのしきい値
   電圧を印加することを特徴とする電気回路。
6. 【請求項６】請求項２において、前記第１トランジスタ
   のゲートに入力される電位は、前記入力電位と前記第１
   トランジスタのしきい値電圧の和の値であり、前記第２
   トランジスタのゲートに入力される電位は、前記バイア
   ス電位と前記第２トランジスタのしきい値電圧の和の値
   であることを特徴とする電気回路。
7. 【請求項７】請求項２において、前記第１及び前記第２
   トランジスタは同じ導電型であることを特徴とする電気
   回路。
8. 【請求項８】請求項１又は請求項２において、前記入力
   電位は、光電変換素子から供給される信号の電位である
   ことを特徴とする電気回路。
9. 【請求項９】請求項１乃至請求項５のいずれか一項に記
   載の前記電気回路は、ソースフォロワ回路、差動増幅
   器、オペアンプ及び増幅回路から選択された１つを構成
   することを特徴とする電気回路。