JP2003248578A - 集積回路識別の秘密量の発生 - Google Patents

集積回路識別の秘密量の発生

Info

Publication number
JP2003248578A
JP2003248578A JP2002347277A JP2002347277A JP2003248578A JP 2003248578 A JP2003248578 A JP 2003248578A JP 2002347277 A JP2002347277 A JP 2002347277A JP 2002347277 A JP2002347277 A JP 2002347277A JP 2003248578 A JP2003248578 A JP 2003248578A
Authority
JP
Japan
Prior art keywords
shift register
secret
circuit
integrated circuit
word
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002347277A
Other languages
English (en)
Inventor
Luc Wuidart
ヴィダール リュク
Michel Bardouillet
バルドゥイエ ミシェル
Laurent Plaza
プラザ ローラン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
STMicroelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics SA filed Critical STMicroelectronics SA
Publication of JP2003248578A publication Critical patent/JP2003248578A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/08—Key distribution or management, e.g. generation, sharing or updating, of cryptographic keys or passwords
    • H04L9/0861—Generation of secret information including derivation or calculation of cryptographic keys or passwords
    • H04L9/0866—Generation of secret information including derivation or calculation of cryptographic keys or passwords involving user or device identifiers, e.g. serial number, physical or biometrical information, DNA, hand-signature or measurable physical characteristics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00—Arrangements for protection of devices
    • H10W42/40—Arrangements for protection of devices protecting against tampering, e.g. unauthorised inspection or reverse engineering
    • H10W42/405—Arrangements for protection of devices protecting against tampering, e.g. unauthorised inspection or reverse engineering using active circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/401—Marks applied to devices, e.g. for alignment or identification for identification or tracking
    • H10W46/403—Marks applied to devices, e.g. for alignment or identification for identification or tracking for non-wireless electrical read out

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Business, Economics & Management (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Storage Device Security (AREA)

Abstract

(57)【要約】 【課題】 集積回路の識別子に基づいて秘密量を発生さ
せる方法と回路を提供する。 【解決手段】 最初のデジタルワードは、物理パラメー
タネットワークから発生され、前記最初のワードは、少
なくとも１つのシフトレジスタに提供され、前記シフト
レジスタの出力が、秘密量を発生させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、集積回路からくる
か又はそのような回路を含む電子サブアセンブリ素子か
らくる秘密量の使用に関する。例えば、本発明は、集積
回路の識別又は認証のプロセスの秘密量として暗号鍵の
ようなプログラムによる、このような秘密量の使用に関
する。より具体的には、本発明は、集積回路チップの製
造に関連する、物理パラメータネットワークからくる集
積回路のデジタル識別子の使用に関する。
【０００２】
【従来の技術】例えば集積回路チップを認証又はそれに
よって提供されるデータを符号化するための物理パラメ
ータネットワークからくる識別子の使用は、集積回路中
に隠された、又は埋め込まれた２進ワードを、不正コピ
ーされる可能性のある記憶素子に一時的に記憶させずに
使用することを可能にするため更に重要視されてきてい
る。よって、起こり得る不正に対するシステムの信頼性
は向上される。更に、物理パラメータネットワークの使
用は所与の製造からくる異なる集積回路チップのため
の、互いに異なるデジタル識別子を得ることを可能にす
る。
【０００３】一般的には、集積回路のデジタル識別子
は、遠隔システムに伝送するために可能な符号化又はス
クランブルされた後、回路の外に提供される。後者（ス
クランブル）は、受信したワードを使用し、識別子を知
ることを必要としない。
【０００４】本発明の応用例は、プリペイド又はプリペ
イドでない会計ユニット（count unit）からの金融取引
に用いられるスマートカード分野に関するものであり、
その通信にはスマートカードリーダと接触するものとし
ないものがある。
【０００５】もう１つの応用例は、ユーザ側に個人に特
定されたデコーダを使用したデータ伝送システムであ
る。そのような場合、デコーダは、そこに含まれる集積
回路の物理パラメータネットワークからくる識別子を利
用した認証回路を含んでもよい。支払システムにおける
スマートカードの例えで説明すると、認証がリーダとは
異なるシステムによって行われる点は変えずに、リーダ
とそのスマートカードをユーザレベルで結びつけるのと
同じことである。
【０００６】物理パラメータネットワークからくる識別
子を使用することの不利益は、その個別で固定的な性質
と関連する。
【０００７】よって、侵害者が識別子又はこの識別子を
含むデジタルワード（認証量又は符号化鍵）に対する海
賊行為に成功すると、集積回路を換える以外に解決方法
はない。実際、識別子に海賊行為がなされたことが疑わ
れたら即その識別子の使用を中止することが安全な応用
においては望ましい。この現象は一般的に符号化鍵もし
くは認証又はより一般的に秘密量の破棄、として知られ
ている。
【０００８】集積回路の物理パラメータネットワークの
使用に基づいた鍵又は秘密量の破棄に対する解決策の欠
如は、現在他の多くの用途に有利であるそれら識別子の
使用を制限している。
【０００９】
【発明が解決しようとする課題】本発明の目的は、集積
回路における物理パラメータネットワークからくるデジ
タル識別子の既知の問題点を克服することである。
【００１０】より具体的には、本発明の目的は、物理パ
ラメータネットワークからくる識別子に基づいた秘密量
又は鍵を、関わりのある集積回路を換えることなく破棄
することを可能にすることである。
【００１１】破棄する場合は、物理パラメータネットワ
ークの数を増やすことによって、使用可能なデジタル識
別子の数を増やしてもよい。しかしそのような解決策
は、集積回路が大きくなってしまうという問題点があ
る。しかも使用できる識別子の数は、依然としてとても
少ない。
【００１２】更に、物理パラメータネットワークからく
るワードのサイズより大きい秘密量のサイズは、検索さ
れてしまう恐れがある。
【００１３】本発明のもう１つの目的は、物理パラメー
タネットワークによって集積回路識別子の個々の特性を
排除することのない解決策を提供することである。
【００１４】また本発明は、集積回路の小型化と互換性
のある解決策を提供することを目的とする。
【００１５】また本発明は、秘密量を更に安全なものに
するために、秘密量利用システム側にとって透過的であ
る、つまり後者（利用する側）が使用される手段を知る
必要のない解決策を提供することを目的とする。
【００１６】
【課題を解決するための手段】これら及びその他の目的
を達成するために、本発明は物理パラメータネットワー
クから最初のデジタルワードを発生させるステップと、
前記最初のワードを少なくとも１つの遡及シフトレジス
タに提示するステップとを含み、前記シフトレジスタの
出力が前記秘密量を形成することを特徴とする、集積回
路の識別子に基づく秘密量を発生する方法を提供する。
【００１７】本発明の実施形態によると、前記最初のワ
ードは、複数の遡及シフトレジスタに提示され、それら
レジスタのうち１つが秘密量を形成するために選択され
る。
【００１８】本発明の実施形態によると、前記選択は、
先行の秘密量が破棄された後変更されるものとする。
【００１９】本発明の実施形態によると、前記１つ又は
複数のシフトレジスタは線形遡及シフトレジスタであ
る。
【００２０】本発明の実施形態によると、シフトレジス
タはセレクタによって複数ある中から選択される。
【００２１】本発明はまた、物理パラメータネットワー
クに基づく集積回路チップに特定な最初のデジタルワー
ドの発生器と、前記最初のワードを入力として受け取
り、前記量を提供する少なくとも１つの遡及シフトレジ
スタと、カウンタによってプログラム可能な前記シフト
レジスタの導出シーケンス（derivation sequence）の
セレクタとを含むことを特徴とする、集積回路の内部で
秘密量を発生する回路を提供することを目的とする。
【００２２】本発明は更に、物理パラメータネットワー
クに基づく、集積回路チップに特定な最初のデジタルワ
ードの発生器と、前記最初の２進ワードを入力として受
け入れるものとする、いくつかの遡及シフトレジスタ
と、前記秘密量を提供する複数の前記遡及シフトレジス
タのうち１つを選択するセレクタとを含むことを特徴と
する、集積回路の内部で秘密量を発生する回路を提供す
ることを目的とする。
【００２３】本発明の実施形態によると、前記セレクタ
によって行われる選択は、秘密データを破棄する場合に
変更されるものとする。
【００２４】本発明の実施形態によると、セレクタは、
シフトレジスタの入力／出力から入力又は出力を選択す
るマルチプレクサにより形成されている。
【００２５】本発明の実施形態によると、前記最初のワ
ードと前記秘密量を記憶するレジスタは、一時的なレジ
スタであり、前記回路は、予め決められた時間の後でそ
れらの一時記憶素子をリセットする手段を含んでいる。
【００２６】本発明の前述した目的、特徴及び効果は、
添付図面に関連して、以下に限定しない特定の実施形態
の説明において詳述される。
【００２７】
【発明の実施の形態】明確にするために、集積回路の要
素で本発明の理解に必要なもののみが図示され、以後説
明される。具体的には、集積回路又は電子サブアセンブ
リ素子の構成部分であり本発明の物理パラメータネット
ワーク特性によって秘密量を発生することに関わらない
部分については、示されていない。更に、本発明は、あ
らゆる従来の方法に応用することができるため、秘密量
の利用（例えば認証又は符号化のプロセスによる）につ
いては、集積回路の内外に関わらず詳述していない。
【００２８】本発明の特徴は、少なくとも１つのシフト
レジスタを、集積回路の製造に関連した最初のデジタル
ワードを提供する物理パラメータネットワーク、好まし
くは線形遡及と結びつけることと、前記シフトレジスタ
によって提供されたデジタルワードを使用して集積回路
の秘密量を形成することである。
【００２９】本発明によると、複数の線形遡及シフトレ
ジスタが機能的に使用されている。レジスタの数は、集
積回路の発生の中で物理的に増やされてもよく、又は単
一シフトレジスタが提供され、以後述べられるように異
なるビットの導出が提供されてもよい。
【００３０】図１は、集積回路２の秘密量（ＫＥＹ）を
発生するためのセル１の実施形態を簡潔にブロックで表
している。
【００３１】セル１は、集積回路チップの製造に関わる
物理パラメータネットワーク３（ＰＰＮ）を含む。物理
パラメータネットワーク３は、多数の信号を提供し、ま
た、前記物理パラメータネットワークを表して一時的に
記憶要素５（ＲＥＧ１）に記憶され、２進ワードを抽出
する回路４と連結している。
【００３２】例えば電気測定パラメータを含むあらゆる
パラメータを使用することができる。それは例えばトラ
ンジスタのスレショルド電圧の測定、抵抗の測定又は浮
遊容量の測定、電流源により発生された電流の測定、時
定数（例えば、集積回路）の測定、振動周波数の測定等
でもよい。それらの特性は、集積回路の技術的及び製造
過程でのばらつきに影響されやすいため、考慮される電
気パラメータはその製造に特定であり、その集積回路の
署名を形成すると考えられる。
【００３３】電気パラメータ測定の例において、信号
は、アナログ−デジタル変換器によってデジタル信号に
変換されてもよく、前記変換器は、抽出回路４を含み多
重化されてレジスタ５に記憶される２進ワードを形成し
てもよい。
【００３４】時間測定を使用した回路も、物理パラメー
タネットワークとして使用されることができる。例え
ば、ＥＥＰＲＯＭ型メモリの読み出し／書き込み時間が
測定される。この種類の物理パラメータネットワークの
例は米国特許第５，８１８，７２８号において示されて
おり、本発明の参考とした。
【００３５】本発明の参考とした仏国特許出願第０１０
４５８５号において示されているような、フリップフロ
ップに基づいた物理パラメータネットワークも更に使用
することができる。
【００３６】本発明によると、鍵ＫＥＹは、物理パラメ
ータネットワークから抽出した２進ワードを線形シフト
レジスタに提示することにより得られる。
【００３７】図１に示される実施形態では、ｎ個の線形
シフトレジスタ６（ＬＦＳＲ１、ＬＦＳＲｉ、・・・、
ＬＦＳＲｎ）が提示されている。異なるレジスタのそれ
ぞれの出力は、例えばセレクタ７（ＳＥＬ）に送られ、
その出力が一時記憶素子８（ＲＥＧ２）において前記秘
密量を提供する。あるいは、セレクタ７がレジスタ６の
下流ではなく上流に配置されてもよい。
【００３８】使用される線形レジスタの選択、つまりセ
レクタ７の制御は、カウンタ９（ＣＯＵＮＴ）によって
発生させられた２進パラメータ化ワードに基づいて行わ
れ、よって前記カウンタは、現在の秘密量、即ち破棄さ
れるまで使用される量を条件づける。セレクタはマルチ
プレクサでも、他の任意の従来の手段でもよい。
【００３９】前記カウンタは、前回使用されたデータの
破棄後、秘密データが変えられる度に歩進される。カウ
ンタ９はシフトレジスタのモジュロ数値ｎである。
【００４０】セル１は、集積回路１の安全な部分にある
ことが望ましい。「安全な部分」とは、直接電気測定に
よる攻撃から保護されている部分である。例えばそれ
は、侵害者がその内容を検出しようとした場合溶解温度
によってセルが破棄されるように、樹脂に埋め込まれた
セルでもよい。
【００４１】図示されていないもう１つの実施形態によ
ると、導出されたビットがパラメータ化される単一の線
形シフトレジスタが使用される。この特徴は、以後図２
及び図３との関連によって更に明らかになる。
【００４２】発生セル１は更に、それを形成する異なる
要素を制御するためのセントラルユニット１２（ＣＵ）
を含む。セントラルユニット１２は、秘密量の発生の制
御信号を必要なときに、好ましくは一時的な方法で受け
るため、また、破棄後の新しい秘密量の発生に必要な制
御信号、つまりカウンタ９の増加（又は減少）を誘発す
る制御信号を受けるため、他の部分と共に集積回路の残
りの部分と通信する。
【００４３】秘密量を使用するシステムは、秘密量ＫＥ
Ｙを処理するだけであってそれを発生させる方法を知る
必要はない、という点が注目される。よって、本発明に
よる発生セルは、秘密量の利用に対して透過的であり、
よってあらゆる従来の利用法と互換性がある。
【００４４】他の方法としては、カウンタ９がセレクタ
7を形成する多重化装置の選択コードのリストと置き換
えられる。それらコードは使用に先立ってパラメータ化
段階で不揮発性メモリに記憶される。
【００４５】線形シフトレジスタの使用は、秘密量の破
棄を可能にすること、実現が容易であること、又より具
体的に、先行の量を破棄する際集積回路の秘密量の変更
を可能にする点で好ましく、一方、物理パラメータネッ
トワークからくる識別子を利用し、そして特にそのよう
な識別子は電気測定によって侵害できない、という利点
を有する。
【００４６】図２は、遡及シフトレジスタの全体的な構
成図である。このようなレジスタは、基本的にシフトレ
ジスタ２０と遡及機能２１（ＲＥＴＲＯＡＣＴ）の２つ
の部分から成る。シフトレジスタ２０は任意のシフトレ
ジスタ同様ビットＢ１、Ｂ２、Ｂ３、・・・、Ｂｍ−
１、Ｂｍの連続を形成する。遡及機能を形成するブロッ
ク２１の機能は、ビットの連続のシフト毎に、レジスタ
に含まれるビットの少なくとも一部分の組み合わせに基
づいて、シフトレジスタ（ビットＢｍ）の入力ビットを
計算することである。よって、シフトレジスタ２０の各
ビットを遡及機能２１に個別に提供することができる。
シフトレジスタ２０の出力は、直列形で該レジスタの２
進ワードの最下位のビットＢ１によって形成される。並
列出力の実施形態では、検索されたワードによって、前
記シフトレジスタの全てのビットの値又はこれらビット
の一部が同時にサンプリングされる。
【００４７】シフトレジスタの使用は、その実現がとり
わけ容易である点で好ましい。遡及機能としては、任意
の従来の機能が使用されることができる。出力として再
生可能なワードを発生することが可能であるならば、非
線形遡及機能の使用が考慮されてもよい。しかし、本発
明の実施形態によると、前記シフトレジスタのいくつか
のビットをＸＯＲ型に組み合わせた線形遡及機能が使用
されている。これらビットのリストは一般的に「導出シ
ーケンス（deriving sequence）」、又は「フィボナッ
チ構成（Fibonacci configuration）」という表現によ
って示されている。
【００４８】シフトレジスタに含まれる２進ワードの反
復期間は、このレジスタのビット数だけではなく使用さ
れる遡及機能による。ｍビットの線形シフトレジスタに
おいては、２ｍ−１の異なる２進シーケンスを使用でき
る。つまり、適応サイズのレジスタの出力ＯＵＴ上に提
供される連続したビットをロードすることにより、２ ｍ
−１ビットまでの間のサイズの秘密量を得ることができ
る。これは、反復前で最も長いワードを形成する。線形
シフトレジスタによって提供されたコードのアンローデ
ィングの連続を使用する事実は、物理パラメータネット
ワークによって提供されたワードの長さについて、秘密
量を長くすることを可能にする。
【００４９】動作を分かりやすくするために、図３は導
出シーケンスがＢ１、Ｂ４である４ビットの線形シフト
レジスタを簡潔に表したものである。つまり、レジスタ
２０´に含まれ、４ビットを超えるそれぞれ最下位のビ
ットと最上位のビットであるＢ１及びＢ４は、遡及機能
を形成するＸＯＲ型ゲート２１´によって結合される。
ゲート２１´の出力はシフトレジスタ入力を形成し、よ
ってＢ４入力となる。出力シーケンスＯＵＴは最下位ビ
ット(Ｂ１)によって提供される。
【００５０】値を１０００として初期化すると仮定する
と、つまり、他のビットを全て０にリセットした後Ｂ４
に状態１をロードすると、レジスタ２０´の連続した内
容はは反復前に１０００；１１００；１１１０；１１１
１；０１１１；１０１１；０１０１；１０１０；１１０
１；０１１０；００１１；１００１；０１００；００１
０；０００１となる。
【００５１】本発明によれば、可能な組合わせの数によ
る反復前の導出周波数の選択は、当業者であれば行うこ
とができる。線形シフトレジスタの実現は、ハードウェ
ア又はソフトウェアどちらの形であっても、全く従来ど
おりである。例えば、本発明の参考としたBruce Schnei
er著、Wileyにより出版された、第３９５〜第４０１
頁、「応用暗号法」第２版、を参照することができる。
【００５２】ネットワーク３からきて、レジスタ６の初
期シーケンスの設定に使用されるワードは、直列又は並
列でロードすることができる。レジスタ６の初期値を設
定することにより、ユニット１２に制御されかつ好まし
く予め決められた条件であるシフトレジスタの数は、再
生可能な方法で得られた最終ワードを提供する。
【００５３】導出シーケンスを変更（図１のｎの連続の
レジスタ６をもう１つ選択するのと同じことである）す
ることによって、同一の入力ワード（ｍより大きい同じ
数のシフトサイクルを持つ）のために得られた前記ワー
ドが変更される。他の方法として、秘密量を変更するた
めにシフトサイクルの数が変更されてもよい。
【００５４】
【発明の効果】本発明の利点は、破棄防止方法（anti-r
evocation procedure）の要素をデータ利用システムに
提供せずに、物理パラメータネットワークからくる２進
ワードから得られた秘密量の破棄に関する問題を解決で
きる点である。よって、本発明により提供された解決策
はとりわけ信頼性があり安全である。
【００５５】本発明の利点はいくつかの鍵の破棄を承認
しながら１つの物理パラメータネットワークを使用でき
るという点である。
【００５６】本発明のもう１つの利点は、物理パラメー
タネットワークからくるワードの抽出に基づく秘密量の
揮発性の（一時的）特性を保持できるという点である。
【００５７】もちろん、本発明は当業者であれば様々な
改変、変更、改善等が容易に思いつくだろう。具体的に
は、使用される２進ワードの長さは応用によるものであ
り、本質的には集積回路に使用される認証プロセスによ
るものである。この点において、本発明は集積回路に提
供された秘密量の既存の利用方法と互換性があると言え
る。
【００５８】更に、以上述べた機能的指示に従った遡及
シフトレジスタの実施の実現は、線形であるか否かによ
らず当業者であれば行うことができる。シフトレジスタ
を複数使用するかレジスタを１つ使用するかの選択と、
スイッチにより選択される導出シーケンスは例えば記憶
素子とシフトレジスタの間で何が優先されるのが望まし
いかによって行われることができる。
【００５９】更に、シフトサイクルの数は、所与の鍵に
対して同じであれば重要ではない。破棄に伴う鍵の変更
の際には他のサイクル数の設定も可能であり、それが同
じ導出シーケンスを継続してもしなくてもよい。
【００６０】最後に、本発明はこれまでハードウェアの
実現との関連をより詳しく説明してきたが、ソフトウェ
アの手段としても実現されることができる。
【００６１】このような変更、修正及び改良は、この開
示の部分でしようとするものであり、本発明の思想及び
範囲の中で行われるものである。従って、前述した記載
は、単に例としてであり、限定しようとするものではな
い。本発明は、特許請求の範囲及びその均等範囲によっ
て規定するもののみに限定される。
【図面の簡単な説明】
【図１】本発明による秘密量を発生するための回路の実
施形態をブロックで表した概要図である。
【図２】図１の回路で使用される線形遡及シフトレジス
タのブロック図である。
【図３】第１及び第４ビットが導出された４ビットの線
形遡及シフトレジスタの簡単な例である。
【符号の説明】
１ セル ２ 集積回路 ３ 物理パラメータネットワーク ４ 発生器、抽出回路 ５ レジスタ、記憶素子 ６ 遡及シフトレジスタ、線形シフトレジスタ ７ セレクタ ８ レジスタ、一時記憶素子 ９ カウンタ １２ セントラルユニット ２０ シフトレジスタ ２０´ レジスタ ２１ 遡及機能 ２１´ ゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミシェル バルドゥイエ フランス国， 13790 ルーセット， カ ルティエ フォンジュアーヌ (72)発明者 ローラン プラザ フランス国， 13710 フェヴォー， リ ュ ドゥ ジュー デ ブーレ， レジダ ンス レ クロ Ｆターム(参考） 5B035 AA13 BB09 CA11 5J104 AA16 AA18 EA08 FA04 NA04 NA22 NA23 NA25 NA26

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 集積回路（２）の識別子に基づいて秘密
    量（ＫＥＹ）を発生する方法において、 物理パラメータネットワーク（３）から最初のデジタル
    ワードを発生させるステップと、 前記最初のワードを少なくとも１つの遡及シフトレジス
    タ（６）に提示するステップとを含み、前記シフトレジ
    スタの出力が前記秘密量を形成することを特徴とする方
    法。
  2. 【請求項２】 前記最初のワードを複数の遡及シフトレ
    ジスタ（６）に提示し、それらシフトレジスタのうち１
    つを選択して前記秘密量（ＫＥＹ）を形成することを特
    徴とする請求項１に記載の方法。
  3. 【請求項３】 前記選択は、先行の秘密量の破棄の後に
    変更されることを特徴とする、請求項２に記載の方法。
  4. 【請求項４】 前記シフトレジスタ（６）は、線形遡及
    シフトレジスタであることを特徴とする請求項１に記載
    の方法。
  5. 【請求項５】 セレクタ（７）によって複数のシフトレ
    ジスタのうち１つを選択することを特徴とする請求項１
    に記載の方法。
  6. 【請求項６】 集積回路（２）の内部で秘密量（ＫＥ
    Ｙ）を発生する回路において、 物理パラメータネットワーク（３）に基づく、集積回路
    チップに特定な最初のデジタルワードの発生器（４）
    と、 前記最初のワードを入力として受け取り、前記量を提供
    する少なくとも１つの遡及シフトレジスタ（６）と、 カウンタ（９）によってプログラム可能で前記シフトレ
    ジスタのドリフトシーケンスのセレクタとを含むことを
    特徴とする回路。
  7. 【請求項７】 集積回路（２）の内部で秘密量（ＫＥ
    Ｙ）を発生する回路において、 物理パラメータネットワーク（３）に基づく、集積回路
    チップに特定な最初のデジタルワードの発生器と、 前記最初の２進ワードを入力として受け入れる遡及シフ
    トレジスタ（６）と、 前記秘密量を提供する前記シフトレジスタのうちの１つ
    を選択するセレクタ（７）とを含むことを特徴とする回
    路。
  8. 【請求項８】 前記セレクタにより行われた選択は、秘
    密データが破棄された場合に変更されることを特徴とす
    る請求項６に記載の回路。
  9. 【請求項９】 セレクタ（７）は、前記シフトレジスタ
    （６）の入力／出力から、入力又は出力を選択するマル
    チプレクサにより形成されることを特徴とする請求項７
    に記載の回路。
  10. 【請求項１０】 請求項６に記載の回路において、 前記最初のワード及び前記秘密量を記憶するレジスタ
    （５、８）は一時レジスタであり、 前記回路は、予め決められた時間の後で、それら一時記
    憶素子をリセットする手段（１２）を含むことを特徴と
    する回路。
JP2002347277A 2001-11-30 2002-11-29 集積回路識別の秘密量の発生 Pending JP2003248578A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0115529 2001-11-30
FR0115529A FR2833119A1 (fr) 2001-11-30 2001-11-30 Generation de quantites secretes d'identification d'un circuit integre

Publications (1)

Publication Number Publication Date
JP2003248578A true JP2003248578A (ja) 2003-09-05

Family

ID=8869987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002347277A Pending JP2003248578A (ja) 2001-11-30 2002-11-29 集積回路識別の秘密量の発生

Country Status (4)

Country Link
US (1) US7191340B2 (ja)
EP (1) EP1359551A1 (ja)
JP (1) JP2003248578A (ja)
FR (1) FR2833119A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005081450A1 (ja) * 2004-02-24 2005-09-01 Sony Corporation 暗号化装置及び暗号化方法
JP2007533225A (ja) * 2004-04-14 2007-11-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 認証に擬似ランダムビット列を採用するセキュア・クレジットカードおよびその認証方法
JP2013005314A (ja) * 2011-06-20 2013-01-07 Renesas Electronics Corp 半導体装置
JP2015080252A (ja) * 2011-03-31 2015-04-23 アイシーティーケー カンパニー リミテッド デジタル値生成装置及び方法
JP2016012931A (ja) * 2015-08-28 2016-01-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2017092857A (ja) * 2015-11-16 2017-05-25 富士通株式会社 秘匿情報記憶方法、情報処理端末、及び秘匿情報記憶プログラム

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2825873A1 (fr) * 2001-06-11 2002-12-13 St Microelectronics Sa Stockage protege d'une donnee dans un circuit integre
EP1391853A1 (fr) 2001-11-30 2004-02-25 STMicroelectronics S.A. Diversification d'un identifiant unique d'un circuit intégré
EP1359550A1 (fr) 2001-11-30 2003-11-05 STMicroelectronics S.A. Régéneration d'une quantité secrète à partir d'un identifiant d'un circuit intégré
US7840803B2 (en) * 2002-04-16 2010-11-23 Massachusetts Institute Of Technology Authentication of integrated circuits
JP2005050160A (ja) * 2003-07-29 2005-02-24 Yazaki Corp ハードウェアプロテクトキー及び情報処理システム
WO2006053304A2 (en) * 2004-11-12 2006-05-18 Pufco, Inc. Volatile device keys and applications thereof
DE102005024379A1 (de) * 2005-05-27 2006-11-30 Universität Mannheim Verfahren zur Erzeugung und/oder Einprägung eines wiedergewinnbaren kryptographischen Schlüssels bei der Herstellung einer topographischen Struktur
KR101366376B1 (ko) * 2006-01-24 2014-02-24 베라요, 인크. 신호 제너레이터에 기반한 장치 보안
US8782396B2 (en) * 2007-09-19 2014-07-15 Verayo, Inc. Authentication with physical unclonable functions
US8250375B2 (en) * 2008-04-25 2012-08-21 Microsoft Corporation Generating unique data from electronic devices
US7522723B1 (en) * 2008-05-29 2009-04-21 Cheman Shaik Password self encryption method and system and encryption by keys generated from personal secret information
US20170171822A1 (en) * 2015-12-10 2017-06-15 Wireless Input Technology, Inc. Power Saving Method for Battery-powered Zigbee Devices
CN108370310B (zh) * 2015-12-16 2021-11-30 密码研究公司 生成加密密钥的方法、集成电路和计算机可读介质

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529870A (en) 1980-03-10 1985-07-16 David Chaum Cryptographic identification, financial transaction, and credential device
DE3347483A1 (de) 1983-12-29 1985-07-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Vorrichtung zur sicherung geheimer informationen
JPH0691526B2 (ja) 1985-03-08 1994-11-14 株式会社東芝 通信システム
DE3736882C2 (de) * 1987-10-30 1997-04-30 Gao Ges Automation Org Verfahren zur Echtheitsprüfung eines Datenträgers mit integriertem Schaltkreis
US5227613A (en) 1989-01-24 1993-07-13 Matsushita Electric Industrial Co., Ltd. Secure encrypted data communication system having physically secure ic cards and session key generation based on card identifying information
US5036461A (en) 1990-05-16 1991-07-30 Elliott John C Two-way authentication system between user's smart card and issuer-specific plug-in application modules in multi-issued transaction device
DE4219739A1 (de) 1992-06-17 1993-12-23 Philips Patentverwaltung Verfahren und Schaltungsanordnung zum Prüfen einer Wertkarte
US5363448A (en) 1993-06-30 1994-11-08 United Technologies Automotive, Inc. Pseudorandom number generation and cryptographic authentication
US5495419A (en) 1994-04-19 1996-02-27 Lsi Logic Corporation Integrated circuit physical design automation system utilizing optimization process decomposition and parallel processing
US6438718B1 (en) 1994-06-15 2002-08-20 Texas Instruments Incorporated Wordline stress mode arrangement a storage cell initialization scheme test time reduction burn-in elimination
US5841866A (en) 1994-09-30 1998-11-24 Microchip Technology Incorporated Secure token integrated circuit and method of performing a secure authentication function or transaction
US5734819A (en) 1994-10-12 1998-03-31 International Business Machines Corporation Method and apparatus for validating system operation
DE69614823T2 (de) 1995-10-09 2002-04-11 Matsushita Electric Industrial Co., Ltd. Aufzeichnungsgerät für optische platten
US5999629A (en) 1995-10-31 1999-12-07 Lucent Technologies Inc. Data encryption security module
US6073236A (en) 1996-06-28 2000-06-06 Sony Corporation Authentication method, communication method, and information processing apparatus
US6230270B1 (en) * 1997-01-03 2001-05-08 Texas Instruments Incorporated Integrated circuit identification system
TW401573B (en) 1997-01-10 2000-08-11 Victor Company Of Japan Methods, apparatuse, and systems for producing and writing cipher keys, reproducing information with a cipher key, and for permitting reproduction of information with a cipher key, and optical disc recorded with a cipher key
US6230267B1 (en) 1997-05-15 2001-05-08 Mondex International Limited IC card transportation key set
JP3713141B2 (ja) 1998-05-19 2005-11-02 インターナショナル・ビジネス・マシーンズ・コーポレーション プログラムの不正実行防止方法
DE19843424A1 (de) * 1998-09-22 2000-03-23 Fraunhofer Ges Forschung Vorrichtung zum Liefern von Ausgangsdaten als Reaktion auf Eingangsdaten und Verfahren zum Überprüfen der Authentizität und Verfahren zum verschlüsselten Übertragen von Informationen
DE69931873T2 (de) 1998-10-30 2007-06-06 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren und Vorrichtung zur Authentifikation und zum Schlüsselaustausch zwischen verschiedenen Komponenten
US6161213A (en) 1999-02-17 2000-12-12 Icid, Llc System for providing an integrated circuit with a unique identification
US6795837B1 (en) * 1999-03-31 2004-09-21 Intel Corporation Programmable random bit source
JP4719957B2 (ja) 2000-05-24 2011-07-06 株式会社日立製作所 記憶制御装置及び記憶システム並びに記憶システムのセキュリティ設定方法
FR2829331B1 (fr) * 2001-09-04 2004-09-10 St Microelectronics Sa Procede de securisation d'une quantite secrete
US6641050B2 (en) 2001-11-06 2003-11-04 International Business Machines Corporation Secure credit card
EP1359550A1 (fr) 2001-11-30 2003-11-05 STMicroelectronics S.A. Régéneration d'une quantité secrète à partir d'un identifiant d'un circuit intégré
EP1391853A1 (fr) 2001-11-30 2004-02-25 STMicroelectronics S.A. Diversification d'un identifiant unique d'un circuit intégré
US7181572B2 (en) 2002-12-02 2007-02-20 Silverbrook Research Pty Ltd Cache updating method and apparatus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005081450A1 (ja) * 2004-02-24 2005-09-01 Sony Corporation 暗号化装置及び暗号化方法
JP2005244356A (ja) * 2004-02-24 2005-09-08 Sony Corp 暗号化装置及び暗号化方法
US7894600B2 (en) 2004-02-24 2011-02-22 Sony Corporation Encrypting apparatus and encrypting method
JP2007533225A (ja) * 2004-04-14 2007-11-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 認証に擬似ランダムビット列を採用するセキュア・クレジットカードおよびその認証方法
JP2015080252A (ja) * 2011-03-31 2015-04-23 アイシーティーケー カンパニー リミテッド デジタル値生成装置及び方法
JP2016181927A (ja) * 2011-03-31 2016-10-13 アイシーティーケー カンパニー リミテッド デジタル値生成装置及び方法
JP2013005314A (ja) * 2011-06-20 2013-01-07 Renesas Electronics Corp 半導体装置
JP2016012931A (ja) * 2015-08-28 2016-01-21 ルネサスエレクトロニクス株式会社 半導体装置
JP2017092857A (ja) * 2015-11-16 2017-05-25 富士通株式会社 秘匿情報記憶方法、情報処理端末、及び秘匿情報記憶プログラム

Also Published As

Publication number Publication date
US20030103629A1 (en) 2003-06-05
EP1359551A1 (fr) 2003-11-05
US7191340B2 (en) 2007-03-13
FR2833119A1 (fr) 2003-06-06

Similar Documents

Publication Publication Date Title
JP2003248578A (ja) 集積回路識別の秘密量の発生
US7796759B2 (en) Diversification of a single integrated circuit identifier
US7543159B2 (en) Device and method with reduced information leakage
CA2482635C (en) Authentication of integrated circuits
US7194633B2 (en) Device and method with reduced information leakage
US10353638B2 (en) Security method and apparatus to prevent replay of external memory data to integrated circuits having only one-time programmable non-volatile memory
JP3675494B2 (ja) 確認装置によって少なくとも１つの識別装置を認証する方法および装置
RU2399087C2 (ru) Безопасное хранение данных с защитой целостности
US8990578B2 (en) Password authentication circuit and method
KR101393806B1 (ko) 다단계 물리적 복제 불가 함수 시스템
JPWO2008056613A1 (ja) 認証装置
JP2002519722A (ja) スマートカードおよび他の暗号システム用の、漏洩を最小に抑える、改良ｄｅｓおよび他の暗号プロセス
EP1759338A2 (en) One-time authentication system
US7941672B2 (en) Regeneration of a secret quantity from an intergrated circuit identifier
EP3721577A1 (en) Improvements in and relating to remote authentication devices
CA2100576A1 (en) Method and apparatus for access control and/or identification
Garcia et al. Wirelessly lockpicking a smart card reader
US7886163B2 (en) Authentication protocol with memory integrity verification
CN116341603B (zh) 一种数据存储装置、ic卡和数据存储方法
JP4162166B2 (ja) レスポンスタイムを可変化したｉｃカード
KR100371424B1 (ko) 암호화통신보호시스템및그통신보호방법
Tunstall Secure cryptographic algorithm implementation on embedded platforms
AU2002348963A1 (en) Device and method with reduced information leakage
HK1153015A (en) Key generation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080318

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080514

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080624

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20081209