JP2003249604A - 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置 - Google Patents

樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置

Info

Publication number
JP2003249604A
JP2003249604A JP2002048532A JP2002048532A JP2003249604A JP 2003249604 A JP2003249604 A JP 2003249604A JP 2002048532 A JP2002048532 A JP 2002048532A JP 2002048532 A JP2002048532 A JP 2002048532A JP 2003249604 A JP2003249604 A JP 2003249604A
Authority
JP
Japan
Prior art keywords
resin
semiconductor chip
semiconductor device
internal
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002048532A
Other languages
English (en)
Inventor
Yoichi Obara
洋一 小原
Minoru Watanabe
稔 渡邉
Tomohiko Konno
智彦 今野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KATO DENKI SEISAKUSHO KK
Original Assignee
KATO DENKI SEISAKUSHO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KATO DENKI SEISAKUSHO KK filed Critical KATO DENKI SEISAKUSHO KK
Priority to JP2002048532A priority Critical patent/JP2003249604A/ja
Publication of JP2003249604A publication Critical patent/JP2003249604A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/0198—Manufacture or treatment batch processes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】両面電極型樹脂封止半導体装置において、コス
トの低減を図る。ウエハーおよびチップの割れを防止し
ながらも著しく薄い半導体装置を製造できるようにす
る。 【解決手段】内部リード７の一部を樹脂封止材５の外部
に露出させ、その表面および裏面を外部電極８，９とす
る。内部リード部７ｐおよびタイバー部６ｐよりなる導
電性リードフレーム６に対し、半導体チップ１の固定、
ボンディングワイヤ３の接続、封止材５による封止等を
実施した後に、リードフレーム６の裏面を半導体チップ
１を含めて薄く削るようにする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体チップ及び
半導体チップに電気的に接続される内部リード等を封止
樹脂により封止した積層可能な両面電極型半導体装置と
その製造方法、及び樹脂封止両面電極型半導体装置の製
造に適したリードフレーム、ならびに半導体装置を積層
した半導体モジュール装置に関する。
【０００２】
【従来の技術】近年、電子機器の小型化に対応するため
に、電子機器に搭載される半導体装置を高密度に実装す
ることが要求され、それにともない、半導体装置の小
型、薄型化が進んでいる。また、更なる高密度化のため
に、薄型の半導体装置を２段以上に積層する必要が出て
きた。
【０００３】以下、従来の樹脂封止半導体装置について
説明する。図１５は、従来の両面電極型樹脂封止半導体
装置２００の断面図である。従来の半導体装置２００
は、電極パッドを有する半導体チップ１と、その脇に離
間配置されたインターポーザ２６と、インターポーザ２
６に設けられた表面外部電極８、これに電気的に接続さ
れた内部リード７および裏面外部電極９と、半導体チッ
プ１の電極パッドと内部リード７とを電気的に接続する
内部ボンディングワイヤ３と、前記内部リード、ボンデ
ィングワイヤ３および半導体チップ１を封止する樹脂封
止材５とを有するものである。インターポーザ２６の表
面外部電極８と裏面外部電極９とは、インターポーザ２
６を貫通するスルーホール２５を介して電気的に接続さ
れる。
【０００４】このような従来の樹脂封止半導体装置２０
０においては、相互に電気的に接続された外部電極８，
９がインターポーザ２６部の表裏両面に形成さているた
め、積層が可能な構造となっている。
【０００５】次に、かかる従来の半導体装置２００の製
造手法について概説する（図示せず）。まず、表面外部
電極８および裏面外部電極９が形成された、内部リード
７を有するインターポーザ２６を用意し、インターポー
ザ２６の裏面にテープ等貼り付ける。インターポーザ２
６には、半導体チップ１を搭載するエリヤが複数個用意
されており、そのエリヤに半導体チップ１を固定するこ
とにより、その後のハンドリングを容易にしている。
【０００６】次に、半導体回路が形成されたシリコンウ
エハー（図示せず）を、１３０μｍ〜３５０μｍに薄く
削り、ソーカット等でシリコンウエハーを分割して半導
体チップ１を用意する。次に、インターポーザ２６の裏
面に貼り付けたテープの上に上記の半導体チップ１をチ
ップ固定材２により固定する。
【０００７】その後、半導体チップ１と内部リード７と
をボンディングワイヤ３により電気的に接続する。ボン
ディングワイヤ３には、アルミニウム細線、金（Ａｕ）
線などが適宜用いられる。次に、半導体チップ１、チッ
プ固定材２、ボンディングワイヤ３、内部リード７、イ
ンターポーザ２６の内部リード部分は、封止材５により
封止される。この場合、半導体チップ１が複数個固定さ
れたインターポーザ２６が封止金型内に収納されて、ト
ランスファーモールドされる。
【０００８】その後、インターポーザ２６の裏面のテー
プを剥し、ソーカットのブレード２１等でインターポー
ザ２６を表裏方向に沿って切断することにより個片に分
割し、半導体装置２００が得られる。
【０００９】図１６に、従来の樹脂封止両面電極型半導
体装置２００を積層したモジュール２０１を、ボード基
板２４に実装した断面図を示す。
【００１０】隣接する半導体装置２００においては、対
向する表面外部電極８と裏面外部電極９とがはんだ等の
積層用接合材２２（銀ペースト等の導電性接着材の場合
もある）により相互に電気的に接続されており、ボード
基板２４とも、はんだ等のボード実装接合材２３（銀ペ
ースト等の導電性接着材の場合もある）により電気的に
接続されている。
【００１１】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置では、インターポーザを使用するためにコス
トが非常に高くなるという問題点を有していた。周知の
ように、インターポーザは、電極形成層と絶縁層とが必
要であり、その張り合わせ、配線の形成、内部リードと
電極部の表面処理、表面と裏面の電極を電気的に接続可
能とする工程等が必要となるため、製造工程が長く、コ
ストが高いものである。
【００１２】他方、従来の半導体装置の製造方法におい
ては、半導体装置の厚さを更に薄型化（０．１０〜０．
３０ｍｍ程度）する場合、半導体回路が形成されたシリ
コンウエハー（図示せず）を、２０〜１２０μｍに薄く
削る必要がある。その場合、２０〜１２０μｍに薄く削
った大口径のシリコンウエハーをハンドリングしなけれ
ばならず、シリコンウエハーの割れが発生しやすくな
り、さらに半導体チップに分割した後のハンドリングに
おいても、チップ固定やボンディングワイヤの接続等の
段階で割れが発生しやすく、問題となっている。特に後
者の場合、チップの固定やボンディングワイヤ３の接続
にて、固定部のボイド発生や接続不十分を回避するため
には、ある程度の圧力、熱、場合により超音波を使用す
る必要があり、その応力で、薄い半導体チップが割れて
しまうのである。
【００１３】そこで、本発明の主たる課題はコストの低
減を図ることにある。また、他の課題は製造過程におけ
るシリコンウエハーおよび半導体チップの割れを防止し
ながらも著しく薄い半導体装置の製造を可能とすること
にある。
【００１４】
【課題を解決するための手段】上記課題を解決した本発
明は次記のとおりである。 ＜請求項１記載の発明＞電極を有する半導体チップと、
その脇に離間配置された内部リードと、前記電極と内部
リードとを電気的に接続する内部配線部と、前記内部リ
ード、前記内部配線部および前記半導体チップを封止す
る樹脂封止材とを有する樹脂封止半導体装置であって、
前記内部リードの一部を前記樹脂封止材の外部に露出さ
せ、かつこの露出部分の表面および裏面の両面を前記半
導体チップの外部電極となした、ことを特徴とする樹脂
封止半導体装置。
【００１５】（作用効果）このように、内部リード自体
により外部電極を形成することによって、換言すれば従
来の内部リードならびに表面及び裏面電極を有するイン
ターポーザを、一体的な導電性部材により構成すること
によって、従来のインターポーザのように表面と裏面の
電極を電気的に接続する加工等が不要であり、安価に製
造できるようになる。
【００１６】＜請求項２記載の発明＞前記樹脂封止後の
状態で、半導体チップの裏面を切削し、この切削により
半導体チップの厚さを１５０μｍ以下としてなる、請求
項１または２記載の樹脂封止半導体装置を特徴とする樹
脂封止半導体装置。
【００１７】（作用効果）このように樹脂封止後の状態
で、半導体チップを切削により薄型化すると、その前段
階におけるシリコンウエハーや半導体チップを厚い状態
でハンドリングできるため、ひび割れの少ない半導体装
置となる。
【００１８】＜請求項３記載の発明＞シリコンウエハー
から、電極を有する半導体チップを製造する工程と、相
互間隔をあけて配置された複数の内部リード部により取
り囲まれたポケット部と、前記複数の内部リードにおけ
るポケット側と反対側の部分相互に跨って内部リード部
相互を一体化するタイバー部とを有する導電性リードフ
レームを用意し、このリードフレームの各前記ポケット
内に前記半導体チップを配置する工程と、前記半導体チ
ップの電極と前記リードフレームの内部リード部とを内
部配線材により電気的に接続する工程と、前記内部リー
ドの一部を除く部分、前記内部配線材および前記半導体
チップが樹脂封止された状態にする工程と、前記リード
フレームのタイバー部を切削除去し、個別化した樹脂封
止半導体装置を得る工程と、を含むことを特徴とする樹
脂封止半導体装置の製造方法。
【００１９】（作用効果）内部リードや外部電極を一体
的な導電性リードフレームにより形成するため、表面と
裏面の電極を電気的に接続するための加工が不要であ
り、安価に製造可能である。
【００２０】＜請求項４記載の発明＞前記樹脂封止の
後、半導体チップの裏面側部分を切削し薄肉化する工程
を含む、請求項３記載樹脂封止半導体装置の製造方法。
【００２１】（作用効果）本請求項４記載の発明では、
封止材による封止を実施した後に、半導体チップを削る
製造方法を取った。これによって、製造工程の大部分
を、厚いウエハー又は厚い半導体チップの状態（例えば
１３０〜３５０μｍ厚さ）でハンドリング・接続等を行
うことができ、換言すれば割れやすい薄いウエハーまた
はチップのハンドリング不要とし、もってシリコンウエ
ハーの割れや半導体チップの割れを防止できるようにな
る。したがって、薄い半導体装置を安価に、しかも確実
に製造できる。
【００２２】＜請求項５記載の発明＞相互間隔をあけて
配置された複数の内部リード部により取り囲まれた半導
体チップ配置ポケット部と、前記複数の内部リードにお
けるポケット側と反対側の部分相互に跨って内部リード
部相互を一体化するタイバー部とを有するリードフレー
ムであって、前記内部リード部のポケットがわ端部にお
ける表面側角部および裏面側角部の少なくとも一方が切
り欠かれ、段部が形成されている、ことを特徴とする樹
脂封止半導体装置に使用されるリードフレーム。
【００２３】（作用効果）このように、内部リード部の
ポケットがわ端部における表面側角部および裏面側角部
の少なくとも一方が切り欠かれ、段部が形成されている
と、この段部にボンディングワイヤ等の内部配線部を接
続することができ、内部配線部をより深い位置に確実に
封止できる利点がある。
【００２４】＜請求項６記載の発明＞前記タイバー部の
裏面に、ポケット部側からその反対の外側へ連通する封
止材注入溝が形成され、前記タイバー部の外側に、前記
封止材注入溝と連通する封止材溜り部が設けられた、請
求項５記載のリードフレーム。
【００２５】（作用効果）かかる封止材注入溝および封
止材溜り部を設けることによって、より効率的かつ確実
な樹脂封止材の注入が可能となる。
【００２６】＜請求項７記載の発明＞前記請求項１また
は２記載の両面電極型の樹脂封止半導体装置を２段以上
に積層し、相互の半導体装置の前記外部電極相互を電気
的に接続してなることを特徴とする、半導体モジュール
装置。
【００２７】（作用効果）請求項７記載の発明によれ
ば、単体の半導体装置レベルで十分な電気的特性の選別
や初期信頼性不良のスクリーニングしたものを、上下方
向に積層可能なため、モジュール組立後の不良発生を低
減でき、極限まで薄い半導体パッケージのため、モジュ
ールレベルでも限りなく薄い電子部品が供給できる。ち
なみに、半導体チップ１は、３年で次世代（４倍の集積
度）のチップが開発されるが、本発明を使用すれば、容
易に４段の積層が可能なため、３年前倒しで、高集積の
電子部品が得られることになる。
【００２８】
【発明の実施の形態】次に、本発明の実施形態を図面に
基づいて説明する。 （半導体装置例）図１は、本発明に係る両面電極型の樹
脂封止半導体装置例１００（以下、単に半導体装置と記
す）を示す断面図である。
【００２９】本形態の半導体装置１では、表面電極を有
する半導体チップ１が中央に配置され、その周囲を取り
囲むように、周方向に間隔をおいて内部リード７が所定
数（通常、チップ１の電極同数程度）配置さている。ま
た、半導体チップ１と内部リード７とは離間されてお
り、半導体チップ１の電極と内部リード７の内側縁部
（半導体チップ１側の縁部）とはボンディングワイヤ３
により電気的に接続されている。そして、ボンディング
ワイヤ３の全体、前記半導体チップ１の表面全体および
内部リード７のボンディングワイヤ接続部分が、樹脂封
止材５によって封止されている。かくして、内部リード
７のボンディングワイヤ接続部分は樹脂封止材５内に埋
設されるものの、外側縁部は樹脂封止材５の外部に露出
される。本発明では、この内部リード７の外部露出部分
の表面および裏面の両面が表面外部電極８および裏面外
部電極９とされる。
【００３０】このように、内部リード７を封止材５から
引き出した構造をとり、その上面と下面を外部電極（表
面外部電極８と裏面外部電極９）として使用することに
より、従来例のような高価なインターポーザを使用する
ことなく、上下方向に積層可能な両面電極型半導体装置
となる。
【００３１】本実施形態において特徴的には、内部リー
ド７の内側の表面側角部は、ハーフエッチング等により
一段低い段差部７ａとして形成されており、この段差部
７ａにボンディングワイヤ３が接続される。段差部７ａ
の表面は半導体チップ１の表面と同程度の高さ位置と
し、これらが内部リード７の外側部よりも低くなるよう
に構成するのが好ましい。このように構成されている
と、樹脂封止に際し、内部リード７におけるボンディン
グワイヤ接続部分を樹脂封止材により埋め殺しながら
も、内部リード７の外側部分については埋め殺さずに外
部に露出させることができる。
【００３２】さらに、樹脂封止後の状態で、半導体チッ
プ１の裏面を内部リード７の露出部分の裏面を含めて切
削により実質的に面一となし、この切削により半導体チ
ップの厚さを１２０μｍ以下とするのも好ましい形態で
ある。この利点については後述する。
【００３３】さらに本実施形態では、表面外部電極８と
裏面外部電極９のどちらか一方には、半田ボール若しく
は半田印刷等よる導電性突起１０を形成するのが好まし
い。かかる導電性突起を設けることによって上下方向の
積層が容易になり、単体でボード基板２４に実装する場
合にも、ボード基板２４とのクリアランスを確保し、フ
ラックス洗浄容易性と異物の挟み込みを防止できるよう
になる。なお、図示例では、裏面外部電極９のみに突起
部を形成した半導体装置１を示したが、本発明では、こ
の導電性突起１０は表面外部電極８と裏面外部電極９の
両方または表面外部電極８のみに形成することもでき
る。
【００３４】他方、図２には、上述の半導体装置例１０
０を上下方向に複数積層したモジュール１１０をボード
基板２４に実装した状態を示す。
【００３５】各半導体装置１００は、はんだ等の積層用
接合材２２（銀ペースト等の導電接着材を用いても良
い）により相互に電気的に接続されており、ボード基板
２４ともはんだ等のボード実装接合材２３（銀ペースト
等の導電接着材を用いても良い）により電気的に接続さ
れている。図示例では導電性突起１０を形成していない
が、これを形成する場合、半導体装置１００の積層工程
中に半田ボールか半田印刷等より導電性突起１０を形成
してもよい。かくして、導電性突起１０を設けると、前
述のように、半導体装置１００の上下積層を容易にする
だけでなく、単体でボード実装する場合にも、ボード基
板２４とのクリアランスを確保しフラックス洗浄容易性
と異物の挟み込みを防止できるため、高品質な半導体装
置を提供できるようになる利点ももたらされる。
【００３６】図３は、別の形態の半導体装置１０１を示
している。この形態は、内部リード７が内部配線材３の
接続のための段差部を有しないものであり、内部配線材
３は、内部リード７の内側端部上面に電気的に接続され
るため、封止材５の厚さが、若干内部リード７の厚さよ
り厚くなっているものである。かかる形態は薄型化を図
り難いが、従来例のような高価なインターポーザが不要
となるメリットがある。かかる形態も本発明に含まれ
る。なお、内部リード７の外部露出部分の表面外部電極
８は、当該部分を含め一括して樹脂封止した後に、ダイ
ヤモンドブレード等でハーフ切削して露出させてもよ
い。
【００３７】さらに別の形態１０２が、図４に示されて
いる。この形態の半導体装置１０２は、内部リード７の
内側部分の裏面側角部を切り欠いて段差部７ｂを設け、
この段差面７ｂを半導体チップ１の電極部上方まで延在
させ、この延在部７ｂと半導体チップ１の電極とをボン
ディングワイヤ３ではなく、バンプ４を用いて電気的に
接続したものである。かかる形態は前述の図１に示す形
態と同様に薄型化を図りうるとともに、従来例のような
高価なインターポーザが不要となるメリットがある。か
かる形態も本発明に含まれる。
【００３８】以上の説明からも容易に理解されるよう
に、本発明に係る半導体装置においては、内部リード７
の裏面部と表面部が、半導体装置１を実装する際の外部
電極８，９となるため、表面と裏面の電極８，９を電気
的に接続するための加工が不要であり、安価に製造可能
である。また、外部電極８，９の厚さとほぼ同等の厚さ
範囲内に樹脂封止部５が形成することができるため、半
導体装置１の薄型化が可能となる。
【００３９】＜製造方法例等について＞次に、本発明に
係る製造方法例について、上記半導体装置例を製造する
場合の例をとって説明する。 （半導体チップ製造工程）図示しないが、先ずシリコン
ウエハーから、電極を有する半導体チップ１を製造す
る。本発明においては、後に半導体チップ１を切削薄肉
化する場合には、この時点での最終的な切削薄肉化は不
要である。よって、必要に応じて、ハンドリング時の割
れが発生しない程度、具体的には１３０μｍ〜３５０μ
ｍ程度まで切削しておけばよい。
【００４０】（リードフレームに対するチップ配置工
程）しかる後、本発明の製造方法では、内部リード７を
予めフレーム状に一体成型してなる導電性材料よりなる
リードフレームを使用することにより、内部リード７に
対する半導体チップ１の配置を行う。
【００４１】図５〜図７にこのリードフレーム６の具体
例が示されている。本例のリードフレーム６は、半導体
チップ１を配置するためのポケット部１７（図示例では
貫通孔）が長さ方向と幅方向に所定の間隔でマトリック
ス状に形成された帯状体であり、両側端部をなす外枠部
１１と、ポケット部１７の周囲を取り囲むように、周方
向に間隔をおいて所定数配置された内部リード部７ｐ
と、これら内部リード部７ｐにおけるポケット側と反対
側の部分相互に跨って内部リード部７ｐ相互を周方向に
繋いで一体化するタイバー部１２とにより主に構成され
ている。タイバー部１２に囲まれた部分は個別の半導体
装置となる個片化部１５である。隣接する個片化部１５
間において隣り合う内部リード部７ｐ相互は共通的なタ
イバー部１２により一体化されている。
【００４２】かくして、タイバー部１２により複数の内
部リード７が、半導体チップ１側にその先端を向けて配
置される。また、タイバー部１２がリードフレーム６の
外枠部１１と一体的に形成されているため、複数個の半
導体チップ１および内部リード部７ｐを効率よくハンド
リングできるようになる。
【００４３】半導体装置の薄型化を図る上では、内部リ
ード部７ｐは、図示のように半導体チップ１側端部にお
ける表面側角部が切り欠かれ、段部７ａが形成されてお
り、この段部７ａにボンディングワイヤ３が接続できる
ようになっているのが好ましい。これによって、後の樹
脂封止工程において、リードフレーム６の厚さとほぼ同
じ厚さに樹脂封止可能であり、半導体装置を薄型化でき
るようになる。
【００４４】また、リードフレーム６の半導体ポケット
１７は図示のように貫通孔とすることもできるが窪み穴
とすることもできる。貫通孔とした場合には、ポケット
部１７への半導体チップ１の配置に先立って、蓋材１６
をリードフレーム６の裏面に貼り付けておくことができ
る。この蓋材１６としては、半導体チップ１が配置され
るポケット部１６ｐを有するテープ１６ｔを貼り付けた
り、エッチング等で形成したポケットがついた金属板を
貼り付ける又は仮固定したりしても良い。いずれの場合
においても、蓋材１６は、後の切削の負荷を低減するた
めに、切削前に剥す又は外すことを推奨する。
【００４５】他方、各タイバー部１２の裏面（蓋材取り
付け側）に、ポケット部１７側からその反対の外側へ連
通する封止材注入溝１３が形成され、かつタイバー部の
外側に、封止材注入溝１３と連通する封止材溜り部１４
が形成されているのも好ましい形態である。特に図示の
ように、外枠部１１に対して溜り部１４を設ける場合、
幅方向に沿うポケット部１７の列と対応させて、各列に
対してそれぞれ形成するのが望ましい。この封止材注入
溝１３は、リードフレーム６の下面に設けられる蓋材１
６とともに、半導体チップ側とその反対側とに連通する
封止材流路を形成するものであり、封止材溜り部１４は
リードフレーム６内に外部から封止材を導入するための
ための導入口を形成するものである。この機能について
は封止工程で詳述する。一方、タイバー部１２の封止材
注入溝１３は、図示のようにタイバー部１２の延在方向
に間隔をおいて多数設け、それらが内部リード部７ｐの
相互間隙とそれぞれ連通するように構成するのが望まし
い。
【００４６】以上に述べたリードフレーム６は、例えば
Ｃｕや４２アロイ材等の合金からなる厚さ０．１〜０．
３ｍｍ程度の帯状材をエッチング（フルエッチング、ハ
ーフエッチング）やプレス加工等により図示のように加
工することができる。また、ボンディングワイヤ等の内
部配線材３を接合する所定部位には公知の表面処理を施
すことができる。
【００４７】さて、本工程では、例えば図８に示すよう
に、前述した半導体チップ搭載用ポケット１７が形成さ
れ、裏面にポケット付テープ等の蓋材１６が設けられた
リードフレーム６を準備し、各半導体チップ搭載用ポケ
ット１７に、図９に示すように半導体チップ１を配置
し、チップ固定材２で固定する。
【００４８】（配線工程）半導体チップ１をリードフレ
ーム６のポケット部１７内に固定したならば、次に図１
０に示すように、半導体チップ１の電極とリードフレー
ム６の内部リード部７ｐとをボンディングワイヤ等の内
部配線材３により電気的に接続する。
【００４９】（樹脂封止工程）かかる配線の後、図１１
に示すように、個片化部１５を（すなわち内部リードの
一部を除く部分、内部配線材および半導体チップ）をエ
ポキシ樹脂などの樹脂封止材５によりトランスファー封
止する。図示例では、内部リード部７ｐの段部７ａを除
く外側部分については表面および裏面ともに封止され
ず、段部のみが封止されている。かかる封止は、公知の
手法、例えば半導体チップ１が複数個固定されたリード
フレーム６を封止金型内に収納して、トランスファーモ
ールドすることにより行うことができる。なお、内部リ
ード部７ｐにおける表面（表面外部電極８となる部分）
は、当該部分を含めリードフレーム６の所要部分を一括
して樹脂封止し、後の適宜の工程においてダイヤモンド
ブレード等で、ハーフ切削して露出させてもよい。
【００５０】前述の好適なリードフレーム例６を用いた
場合の、封止材５の広がり状態が図１２に詳細に示され
ている。すなわち、複数の封止材注入手段１８（一般に
ゲートとも言う）から注入された封止材５は、最初にリ
ードフレーム６に形成された封止材溜り部１４に流れ込
み合流することによって、隣接する個片化部１５への注
入タイミグが同時化される。この同時化により、モール
ド金型内の封止材５の注入速度が平均化され、気泡の抱
え込みによる未充填不良が低減される。
【００５１】その後、溜り部１４の封止材５は、注入方
向と平行なタイバー部１２の下面に設けられた注入溝１
３、および注入方向と直交する方向に沿うタイバー部１
２の下面にもうけられた注入溝１３をそれぞれ通じて、
タイバー部１２の下を潜り通過しながら、全ての個片化
部１５に広がり充填される。特に、注入方向と平行な方
向のタイバー部１２の注入溝１３は、封止材注入方向の
左右の個片化部１５に対する封止材５の進入速度をバラ
ツキなく均一にし、平行に封止材注入ができるようにす
る作用がある。このようにして、マトリックス状に設け
られた複数の個片化部１５を順次封止してゆくことがで
き、もって全体として均一な封止が可能となり、ボイド
（空気の溜り）のない高品質な封止が可能となる。また
この際、半導体チップ１の上面を通過した封止材５が、
リードフレーム６の下面の封止材注入溝１３を通過して
順次封止されてゆくため、複数個の個片化部１５をボイ
ドのトラップ不良（未充填とも呼ぶ）なしに順次封止す
ることができる。
【００５２】（半導体の切削薄肉化工程）樹脂封止の
後、本発明では図１３に示すように半導体チップ１の裏
面側部分を切削し所望の程度まで薄肉化することを推奨
する。もちろん、本工程を省略することも可能である。
【００５３】この薄肉化の程度は、必要に応じて適宜定
めることができる。しかし、本発明においては、樹脂封
止され補強された状態の半導体チップ１を切削するた
め、半導体ウエハー自体を薄肉化する場合よりも切削に
対する耐久性が高く、例えば半導体チップ１の厚さを１
２０μｍ以下と著しく薄くすることができる。この薄肉
化は、図示のように樹脂封止工程の後にタイバー部１２
の切削に先立って行っても良いし、タイバー部１２の切
削の後の個別化された状態で行っても良い。ただし、前
者の場合、リードフレーム６とともにそこに固定された
複数の半導体チップ１の裏面を、縦軸周りに回転するグ
ラインダー２０を用いて一度に研削することができるた
め、効率の良い製造が可能となる。この場合、半導体チ
ップ１の裏面とリードフレーム６の裏面とは実質的に面
一になる。
【００５４】なお、リードフレーム６の下面に蓋材１６
を設けた場合、良好な切削を可能とする観点からは、切
削に先立って蓋材１６を剥しておくことを推奨するが、
図示のようにリードフレーム６の下面に蓋材１６を取り
付けた状態で半導体チップ裏面を薄く切削することもで
きるのは言うまでもない。
【００５５】かくして、組立・樹脂封止等の工程が完了
後、マトリックス状に半導体チップ１が搭載されたリー
ドフレーム６を、半導体チップ１の裏面が１2０μｍ以
下まで切削することで、割れやすい１2０μｍ以下の薄
い半導体チップ１やウエハーを組立・樹脂封止等の工程
にて扱う必要がなく、同時に多数の半導体チップ１の切
削が可能である。そのため、低コストかつ従来にない薄
さの半導体装置を供給できる。
【００５６】（個片化工程）かかる樹脂封止を経た後、
本発明の製造方法では図１４に示すように、横向き軸周
りに回転するソーカットのブレード２１等を使用して、
リードフレーム６のタイバー部１２を切削除去する。こ
れによって、内部リード部７ｐが個々の内部リード７に
分離され、個別化した樹脂封止半導体装置が得られる。
かくして形成された半導体装置においては、前述内部リ
ード７の外側部分の表面および裏面が樹脂封止されてい
ないため、この内部リードの外側部分自体が、表面外部
電極８および裏面外部電極９を構成することになる。
【００５７】（付加的な工程：導電性突起の形成）さら
に、封止後の工程途中か個片化完了後、表面外部電極８
と裏面外部電極９のどちらか一方に、半田ボールか半田
印刷等よる導電性突起１０を形成することもできる。
【００５８】
【発明の効果】以上のとおり本発明によれば、コストの
低減を図ることができるようになる。また、製造過程に
おけるシリコンウエハーおよび半導体チップの割れを防
止しながらも著しく薄い半導体装置を製造できるように
なる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置例の縦断面図である。
【図２】本発明に係る半導体装置例を上下方向に４層積
層したモジュールを、電子機器のボード基板に実装した
モジュールの縦断面図である。
【図３】他の本発明に係る形態の縦断面図である。
【図４】別の本発明に係る形態の縦断面図である。
【図５】本発明に係るリードフレーム例の要部平面図で
ある。
【図６】図５のVI−VI断面図である。
【図７】図５のVII−VII断面図である。
【図８】リードフレーム準備工程を示す要部縦断面図で
ある。
【図９】半導体チップ配置工程を示す要部縦断面図であ
る。
【図１０】内部配線材の配線工程を示す要部縦断面図で
ある。
【図１１】樹脂封止工程を示す要部縦断面図である。
【図１２】樹脂封止工程を示す要部平面図である。
【図１３】切削薄肉化工程を示す要部縦断面図である。
【図１４】個片化工程を示す要部縦断面図である。
【図１５】従来の両面電極型樹脂封止半導体装置の縦断
面図である
【図１６】従来の半導体装置を４層に積層したモジュー
ルを、電子機器のボード基板に実装した場合の縦断面図
である。
【符号の説明】
１…半導体チップ、２ チップ固定材、３…ボンディン
グワイヤ、４…バンプ、５…封止材、６…リードフレー
ム、７…内部リード、８…表面外部電極、９…裏面外部
電極、１０…導電性突起、１１…外枠部、１２…タイバ
ー部、１３…封止材注入溝、１４…封止材溜り部、１５
…個片化部、１６…ポケット付テープ、１７…半導体チ
ップ搭載用ポケット部、１８…封止材注入口、１９…封
止材溜り部を通り抜ける封止材、２０…グラインダー、
２１…ブレード、２２…積層用接合材、２３…ボード実
装接合材、２４…ボード基板、２５…スルーホール、２
６…インターポーザ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/50 Ｈ０１Ｌ 23/50 Ｇ (72)発明者 今野 智彦 山梨県富士吉田市上吉田6392 株式会社加 藤電器製作所内 Ｆターム(参考） 4M109 AA01 BA01 CA21 DA04 FA04 5F044 LL01 RR03 5F061 AA01 BA01 CA21 CB13 DD12 5F067 AA02 AB04 BC14 CB02 CB05

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】電極を有する半導体チップと、その脇に離
    間配置された内部リードと、前記電極と内部リードとを
    電気的に接続する内部配線部と、前記内部リード、前記
    内部配線部および前記半導体チップを封止する樹脂封止
    材とを有する樹脂封止半導体装置であって、 前記内部リードの一部を前記樹脂封止材の外部に露出さ
    せ、かつこの露出部分の表面および裏面の両面を前記半
    導体チップの外部電極となした、 ことを特徴とする樹脂封止半導体装置。
  2. 【請求項２】前記樹脂封止後の状態で、半導体チップの
    裏面を切削し、この切削により半導体チップの厚さを１
    ２０μｍ以下としてなる、請求項１または２記載の樹脂
    封止半導体装置を特徴とする樹脂封止半導体装置。
  3. 【請求項３】シリコンウエハーから、電極を有する半導
    体チップを製造する工程と、 相互間隔をあけて配置された複数の内部リード部により
    取り囲まれたポケット部と、前記複数の内部リードにお
    けるポケット側と反対側の部分相互に跨って内部リード
    部相互を一体化するタイバー部とを有する導電性リード
    フレームを用意し、このリードフレームの各前記ポケッ
    ト内に前記半導体チップを配置する工程と、 前記半導体チップの電極と前記リードフレームの内部リ
    ード部とを内部配線材により電気的に接続する工程と、 前記内部リードの一部を除く部分、前記内部配線材およ
    び前記半導体チップが樹脂封止された状態にする工程
    と、 前記リードフレームのタイバー部を切削除去し、個別化
    した樹脂封止半導体装置を得る工程と、 を含むことを特徴とする樹脂封止半導体装置の製造方
    法。
  4. 【請求項４】前記樹脂封止の後、前記タイバー部の切削
    に先立って、リードフレームの裏面側部分を半導体チッ
    プの裏面側部分を含めて切削し、この切削により半導体
    チップを薄肉化する、請求項３記載樹脂封止半導体装置
    の製造方法。
  5. 【請求項５】相互間隔をあけて配置された複数の内部リ
    ード部により取り囲まれた半導体チップ配置ポケット部
    と、前記複数の内部リード部におけるポケット側と反対
    側の部分相互に跨って内部リード相互を一体化するタイ
    バー部とを有するリードフレームであって、 前記内部リード部のポケットがわ端部における表面側角
    部および裏面側角部の少なくとも一方が切り欠かれ、段
    部が形成されている、 ことを特徴とする樹脂封止半導体装置に使用されるリー
    ドフレーム。
  6. 【請求項６】前記タイバー部の裏面に、ポケット部側か
    らその反対の外側へ連通する封止材注入溝が形成され、 前記タイバー部の外側に、前記封止材注入溝と連通する
    封止材溜り部が設けられた、請求項５記載のリードフレ
    ーム。
  7. 【請求項７】前記請求項１または２記載の両面電極型の
    樹脂封止半導体装置を２段以上に積層し、相互の半導体
    装置の前記外部電極相互を電気的に接続してなることを
    特徴とする、半導体モジュール装置。
JP2002048532A 2002-02-25 2002-02-25 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置 Pending JP2003249604A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002048532A JP2003249604A (ja) 2002-02-25 2002-02-25 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002048532A JP2003249604A (ja) 2002-02-25 2002-02-25 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置

Publications (1)

Publication Number Publication Date
JP2003249604A true JP2003249604A (ja) 2003-09-05

Family

ID=28661306

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002048532A Pending JP2003249604A (ja) 2002-02-25 2002-02-25 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置

Country Status (1)

Country Link
JP (1) JP2003249604A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1668686A4 (en) * 2003-08-26 2006-09-13 Advanced Interconnect Tech Ltd REVERSIBLE CONNECTIVE SEALING AND MANUFACTURING AND USE METHOD THEREFOR
JP2006523964A (ja) * 2003-04-18 2006-10-19 フリースケール セミコンダクター インコーポレイテッド 少なくとも部分的にパッケージされた回路デバイスおよびその形成方法
JP2007116030A (ja) * 2005-10-24 2007-05-10 Toshiba Corp 半導体装置とそれを用いた半導体パッケージ
JP2007329372A (ja) * 2006-06-09 2007-12-20 Sony Corp 半導体パッケージ及びその製造方法
JP2008060562A (ja) * 2006-08-04 2008-03-13 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
US7436049B2 (en) 2004-02-04 2008-10-14 Samsung Electronics Co., Ltd. Lead frame, semiconductor chip package using the lead frame, and method of manufacturing the semiconductor chip package
US7495319B2 (en) 2004-03-04 2009-02-24 Panasonic Corporation Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same
US7884466B2 (en) 2006-04-25 2011-02-08 Oki Electric Industry Co., Ltd. Semiconductor device with double-sided electrode structure and its manufacturing method
US7911047B2 (en) 2007-04-27 2011-03-22 Oki Semiconductor Co., Ltd. Semiconductor device and method of fabricating the semiconductor device
US8053275B2 (en) 2007-07-17 2011-11-08 Oki Semiconductor Co., Ltd Semiconductor device having double side electrode structure and method of producing the same
US8154110B2 (en) 2005-11-16 2012-04-10 Oki Semiconductor Co., Ltd Double-faced electrode package and its manufacturing method
US8482113B2 (en) 2007-04-27 2013-07-09 Lapis Semiconductor Co., Ltd. Semiconductor device
WO2015129185A1 (ja) * 2014-02-27 2015-09-03 パナソニックＩｐマネジメント株式会社 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006523964A (ja) * 2003-04-18 2006-10-19 フリースケール セミコンダクター インコーポレイテッド 少なくとも部分的にパッケージされた回路デバイスおよびその形成方法
US8072062B2 (en) 2003-04-18 2011-12-06 Freescale Semiconductor, Inc. Circuit device with at least partial packaging and method for forming
EP1668686A4 (en) * 2003-08-26 2006-09-13 Advanced Interconnect Tech Ltd REVERSIBLE CONNECTIVE SEALING AND MANUFACTURING AND USE METHOD THEREFOR
US7709935B2 (en) 2003-08-26 2010-05-04 Unisem (Mauritius) Holdings Limited Reversible leadless package and methods of making and using same
US7436049B2 (en) 2004-02-04 2008-10-14 Samsung Electronics Co., Ltd. Lead frame, semiconductor chip package using the lead frame, and method of manufacturing the semiconductor chip package
US7495319B2 (en) 2004-03-04 2009-02-24 Panasonic Corporation Resin-encapsulated semiconductor device and lead frame, and method for manufacturing the same
JP2007116030A (ja) * 2005-10-24 2007-05-10 Toshiba Corp 半導体装置とそれを用いた半導体パッケージ
US8154110B2 (en) 2005-11-16 2012-04-10 Oki Semiconductor Co., Ltd Double-faced electrode package and its manufacturing method
US7884466B2 (en) 2006-04-25 2011-02-08 Oki Electric Industry Co., Ltd. Semiconductor device with double-sided electrode structure and its manufacturing method
JP2007329372A (ja) * 2006-06-09 2007-12-20 Sony Corp 半導体パッケージ及びその製造方法
JP2008060562A (ja) * 2006-08-04 2008-03-13 Dainippon Printing Co Ltd 樹脂封止型半導体装置とその製造方法、半導体装置用基材、および積層型樹脂封止型半導体装置
US7911047B2 (en) 2007-04-27 2011-03-22 Oki Semiconductor Co., Ltd. Semiconductor device and method of fabricating the semiconductor device
US8482113B2 (en) 2007-04-27 2013-07-09 Lapis Semiconductor Co., Ltd. Semiconductor device
US8053275B2 (en) 2007-07-17 2011-11-08 Oki Semiconductor Co., Ltd Semiconductor device having double side electrode structure and method of producing the same
US8643161B2 (en) 2007-07-17 2014-02-04 Oki Semiconductor Co., Ltd. Semiconductor device having double side electrode structure
WO2015129185A1 (ja) * 2014-02-27 2015-09-03 パナソニックＩｐマネジメント株式会社 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体

Similar Documents

Publication Publication Date Title
TWI404184B (zh) 多晶片引線架封裝
US6271060B1 (en) Process of fabricating a chip scale surface mount package for semiconductor device
US6414396B1 (en) Package for stacked integrated circuits
US7671451B2 (en) Semiconductor package having double layer leadframe
US20130127029A1 (en) Two level leadframe with upset ball bonding surface and device package
US20080009097A1 (en) Integrated Circuit Package, Panel and Methods of Manufacturing the Same
JP2001057404A (ja) 半導体装置およびその製造方法
TW200407790A (en) Electronic apparatus and its manufacturing method
JP2004327855A (ja) 半導体装置およびその製造方法
JP2003249604A (ja) 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置
US20020039811A1 (en) A method of manufacturing a semiconductor device
TW200939439A (en) Lead frame and manufacturing method of circuit device using the lead frame
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
US20070029666A1 (en) Chip-Sized Flip-Chip Semiconductor Package and Method for Making the Same
US6576988B2 (en) Semiconductor package
JP2001267470A (ja) 半導体装置およびその製造方法
JP2001298144A (ja) 半導体装置及びその製造方法
US20050062155A1 (en) Window ball grid array semiconductor package and method for fabricating the same
US20050062152A1 (en) Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same
US7732259B2 (en) Non-leaded semiconductor package and a method to assemble the same
JP2003258158A (ja) 半導体装置の製造方法
CN101442012A (zh) 小窗口模封切割方法及形成的封装构造
TWM407485U (en) Device of stackable semiconductor package having whole surface molding
CN113725096A (zh) 半导体封装方法及半导体封装结构
US9842807B2 (en) Integrated circuit assembly