JP2003258009A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2003258009A JP2003258009A JP2002059147A JP2002059147A JP2003258009A JP 2003258009 A JP2003258009 A JP 2003258009A JP 2002059147 A JP2002059147 A JP 2002059147A JP 2002059147 A JP2002059147 A JP 2002059147A JP 2003258009 A JP2003258009 A JP 2003258009A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- conductive portion
- manufacturing
- substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 三次元実装を実現できる半導体装置を簡単に
製造することにある。 【解決手段】 半導体装置の製造方法は、（ａ）半導体
チップ２０を、導電部１４を支持する基板１０上で導電
部１４に電気的に接続させ、（ｂ）バンプ３０を、基板
１０における半導体チップ２０の外側の領域で、少なく
とも半導体チップ２０よりも高くなるように導電部１４
に電気的に接続させ、（ｃ）型５０、５２によって基板
１０及びバンプ３０を挟むことで封止材４０の空間５４
を形成し、（ｄ）空間５４に封止材４０を充填すること
で、半導体チップ２０を封止するとともに、バンプ３０
の型５０、５２に接触する部分を封止材４０から露出さ
せることを含む。
製造することにある。 【解決手段】 半導体装置の製造方法は、（ａ）半導体
チップ２０を、導電部１４を支持する基板１０上で導電
部１４に電気的に接続させ、（ｂ）バンプ３０を、基板
１０における半導体チップ２０の外側の領域で、少なく
とも半導体チップ２０よりも高くなるように導電部１４
に電気的に接続させ、（ｃ）型５０、５２によって基板
１０及びバンプ３０を挟むことで封止材４０の空間５４
を形成し、（ｄ）空間５４に封止材４０を充填すること
で、半導体チップ２０を封止するとともに、バンプ３０
の型５０、５２に接触する部分を封止材４０から露出さ
せることを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【発明の背景】高密度化を図るために三次元実装を実現
した半導体装置が開発されている。例えば、半導体チッ
プ同士を積み重ねる構造では、各半導体チップにワイヤ
ボンディングすることで電気的な接続を図ることが多
い。しかしながら、これによれば、電極を露出させるた
めに半導体チップの外形が制限されるので、多数の半導
体チップを積み重ねるには限界があった。
した半導体装置が開発されている。例えば、半導体チッ
プ同士を積み重ねる構造では、各半導体チップにワイヤ
ボンディングすることで電気的な接続を図ることが多
い。しかしながら、これによれば、電極を露出させるた
めに半導体チップの外形が制限されるので、多数の半導
体チップを積み重ねるには限界があった。
【０００３】本発明は、上述した課題を解決するための
ものであり、その目的は、三次元実装を実現できる半導
体装置を簡単に製造することにある。
ものであり、その目的は、三次元実装を実現できる半導
体装置を簡単に製造することにある。
【０００４】
【課題を解決するための手段】（１）本発明に係る半導
体装置の製造方法は、（ａ）半導体チップを、導電部を
支持する基板上で前記導電部に電気的に接続させ、
（ｂ）バンプを、前記基板における前記半導体チップの
外側の領域で、少なくとも前記半導体チップよりも高く
なるように前記導電部に電気的に接続させ、（ｃ）型に
よって前記基板及び前記バンプを挟むことで封止材の空
間を形成し、（ｄ）前記空間に前記封止材を充填するこ
とで、前記半導体チップを封止するとともに、前記バン
プの前記型に接触する部分を前記封止材から露出させる
ことを含む。
体装置の製造方法は、（ａ）半導体チップを、導電部を
支持する基板上で前記導電部に電気的に接続させ、
（ｂ）バンプを、前記基板における前記半導体チップの
外側の領域で、少なくとも前記半導体チップよりも高く
なるように前記導電部に電気的に接続させ、（ｃ）型に
よって前記基板及び前記バンプを挟むことで封止材の空
間を形成し、（ｄ）前記空間に前記封止材を充填するこ
とで、前記半導体チップを封止するとともに、前記バン
プの前記型に接触する部分を前記封止材から露出させる
ことを含む。
【０００５】本発明によれば、型によって基板及びバン
プを挟むことで形成した空間に封止材を充填する。バン
プの型に接触する部分には封止材が設けられない。その
ため、半導体チップを封止する封止部のうち、導電部と
は反対の面からバンプを露出させることができる。した
がって、封止部のうち、導電部の面とバンプの面との両
方から簡単に電気的な導通を図ることが可能になる。
プを挟むことで形成した空間に封止材を充填する。バン
プの型に接触する部分には封止材が設けられない。その
ため、半導体チップを封止する封止部のうち、導電部と
は反対の面からバンプを露出させることができる。した
がって、封止部のうち、導電部の面とバンプの面との両
方から簡単に電気的な導通を図ることが可能になる。
【０００６】（２）この半導体装置の製造方法におい
て、前記（ａ）工程で、前記半導体チップを電極が形成
された面を前記基板とは反対側に向けて配置し、前記電
極及び前記導電部をワイヤボンディングしてもよい。
て、前記（ａ）工程で、前記半導体チップを電極が形成
された面を前記基板とは反対側に向けて配置し、前記電
極及び前記導電部をワイヤボンディングしてもよい。
【０００７】これによれば、半導体チップを基板にフェ
ースアップ実装してもよい。
ースアップ実装してもよい。
【０００８】（３）この半導体装置の製造方法におい
て、前記（ａ）工程で、前記半導体チップを電極が形成
された面を前記基板に向けて配置してもよい。
て、前記（ａ）工程で、前記半導体チップを電極が形成
された面を前記基板に向けて配置してもよい。
【０００９】これによれば、半導体チップを基板にフェ
ースダウン実装してもよい。
ースダウン実装してもよい。
【００１０】（４）この半導体装置の製造方法におい
て、前記（ｄ）工程後に、前記基板を剥がすことで、前
記導電部を露出させることをさらに含んでもよい。
て、前記（ｄ）工程後に、前記基板を剥がすことで、前
記導電部を露出させることをさらに含んでもよい。
【００１１】これによれば、簡単に導電部を露出させる
ことができる。
ことができる。
【００１２】（５）この半導体装置の製造方法におい
て、前記（ａ）工程で、複数の前記半導体チップを、前
記基板上で平面的に並べて配置し、前記（ｄ）工程後
に、（ｅ）前記封止材を切断することで、それぞれの前
記半導体チップを備える個片にすることをさらに含んで
もよい。
て、前記（ａ）工程で、複数の前記半導体チップを、前
記基板上で平面的に並べて配置し、前記（ｄ）工程後
に、（ｅ）前記封止材を切断することで、それぞれの前
記半導体チップを備える個片にすることをさらに含んで
もよい。
【００１３】これによれば、複数の半導体装置を同時に
製造することができるので、生産性が向上する。
製造することができるので、生産性が向上する。
【００１４】（６）この半導体装置の製造方法におい
て、前記導電部は、２以上の前記半導体チップに電気的
に接続される共通の導電部を含み、前記（ｅ）工程で、
前記封止材を、前記バンプのうち前記共通の導電部に形
成された共通のバンプごと切断してもよい。
て、前記導電部は、２以上の前記半導体チップに電気的
に接続される共通の導電部を含み、前記（ｅ）工程で、
前記封止材を、前記バンプのうち前記共通の導電部に形
成された共通のバンプごと切断してもよい。
【００１５】これによれば、製造工程中に形成した１つ
の導電部及びバンプから、平面的に複数の電気的な接続
部を形成することができるので、生産性が向上する。
の導電部及びバンプから、平面的に複数の電気的な接続
部を形成することができるので、生産性が向上する。
【００１６】（７）この半導体装置の製造方法におい
て、前記導電部は、複数のランドを含み、前記（ｂ）工
程で、それぞれの前記ランドに前記バンプを形成しても
よい。
て、前記導電部は、複数のランドを含み、前記（ｂ）工
程で、それぞれの前記ランドに前記バンプを形成しても
よい。
【００１７】（８）この半導体装置の製造方法におい
て、前記（ｂ）工程で、複数の前記バンプを積み重ねら
れることで、少なくとも前記半導体チップよりも高くし
てもよい。
て、前記（ｂ）工程で、複数の前記バンプを積み重ねら
れることで、少なくとも前記半導体チップよりも高くし
てもよい。
【００１８】これによれば、所望の高さのバンプを簡単
に形成することができる。
に形成することができる。
【００１９】（９）本発明に係る半導体装置は、上記方
法によって製造されてなる。
法によって製造されてなる。
【００２０】（１０）本発明に係る半導体装置は、半導
体チップと、前記半導体チップの少なくとも一部を封止
する封止部と、前記封止部の第１の面のうち、前記半導
体チップの外側の領域に露出してなり、前記封止部内で
ワイヤを介して前記半導体チップと電気的に接続されて
なる導電部と、前記封止部の前記第１の面とは反対の第
２の面のうち、前記導電部の露出部と重なる領域に露出
してなり、前記封止部内で前記導電部から突起してなる
バンプと、を含む。
体チップと、前記半導体チップの少なくとも一部を封止
する封止部と、前記封止部の第１の面のうち、前記半導
体チップの外側の領域に露出してなり、前記封止部内で
ワイヤを介して前記半導体チップと電気的に接続されて
なる導電部と、前記封止部の前記第１の面とは反対の第
２の面のうち、前記導電部の露出部と重なる領域に露出
してなり、前記封止部内で前記導電部から突起してなる
バンプと、を含む。
【００２１】本発明によれば、半導体チップを封止する
封止部のうち、第１及び第２の面の両方から電気的な導
通を図ることができる。
封止部のうち、第１及び第２の面の両方から電気的な導
通を図ることができる。
【００２２】（１１）この半導体装置において、前記導
電部を支持し、前記半導体チップがフェースアップ実装
された基板をさらに含み、前記基板には、前記導電部を
露出させる穴が形成されてもよい。
電部を支持し、前記半導体チップがフェースアップ実装
された基板をさらに含み、前記基板には、前記導電部を
露出させる穴が形成されてもよい。
【００２３】（１２）この半導体装置において、前記穴
には、導電材料が埋められてもよい。
には、導電材料が埋められてもよい。
【００２４】これによれば、穴に導電材料が埋められて
いるので、例えば複数の半導体装置を上下に電気的に接
続しやすくなる。
いるので、例えば複数の半導体装置を上下に電気的に接
続しやすくなる。
【００２５】（１３）この半導体装置において、前記バ
ンプ及び前記導電部は、前記封止部の側部に露出しても
よい。
ンプ及び前記導電部は、前記封止部の側部に露出しても
よい。
【００２６】（１４）本発明に係る半導体装置は、上記
半導体装置が積み重ねられている。
半導体装置が積み重ねられている。
【００２７】（１５）本発明に係る回路基板は、上記半
導体装置が実装されている。
導体装置が実装されている。
【００２８】（１６）本発明に係る電子機器は、上記半
導体装置を有する。
導体装置を有する。
【００２９】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。ただし、本発明は、以下の
実施の形態に限定されるものではない。
て図面を参照して説明する。ただし、本発明は、以下の
実施の形態に限定されるものではない。
【００３０】（第１の実施の形態）図１〜図９は、本発
明の第１の実施の形態に係る半導体装置及びその製造方
法を示す図である。
明の第１の実施の形態に係る半導体装置及びその製造方
法を示す図である。
【００３１】図１は、基板に複数の半導体チップが搭載
された図であり、導電部及びワイヤは省略してある。図
２は、図１の部分平面図である。図３は、図２のIII‐I
II線断面図である。
された図であり、導電部及びワイヤは省略してある。図
２は、図１の部分平面図である。図３は、図２のIII‐I
II線断面図である。
【００３２】図１に示すように、基板１０に複数の半導
体チップ２０を搭載する。基板１０は、複数の半導体チ
ップ２０の搭載領域１２を有する。すなわち、本実施の
形態では、複数の半導体装置を一括して製造する。複数
の搭載領域１２は、図１に示すように複数行複数列（マ
トリクス状）に配置されてもよい。変形例として、基板
１０は１つの半導体チップ２０の搭載領域１２を有し、
１つの半導体装置を製造してもよい。
体チップ２０を搭載する。基板１０は、複数の半導体チ
ップ２０の搭載領域１２を有する。すなわち、本実施の
形態では、複数の半導体装置を一括して製造する。複数
の搭載領域１２は、図１に示すように複数行複数列（マ
トリクス状）に配置されてもよい。変形例として、基板
１０は１つの半導体チップ２０の搭載領域１２を有し、
１つの半導体装置を製造してもよい。
【００３３】本実施の形態では、基板１０は、後工程で
剥離されるものである。基板１０の材料は限定されない
が、剥離できる程度の可撓性を有することが好ましい。
例えば、基板１０は、テープであってもよい。また、基
板１０は、エネルギー（例えば光（紫外線など））を加
えることで保持力が低下する性質を有してもよい。例え
ば、基板１０は、紫外線硬化型の樹脂で形成してもよ
い。
剥離されるものである。基板１０の材料は限定されない
が、剥離できる程度の可撓性を有することが好ましい。
例えば、基板１０は、テープであってもよい。また、基
板１０は、エネルギー（例えば光（紫外線など））を加
えることで保持力が低下する性質を有してもよい。例え
ば、基板１０は、紫外線硬化型の樹脂で形成してもよ
い。
【００３４】基板１０として、半導体装置用基板（パッ
ケージングに使用される基板）を使用することができ
る。基板１０は、有機系の材料（例えばポリイミドテー
プ）で形成してもよい。
ケージングに使用される基板）を使用することができ
る。基板１０は、有機系の材料（例えばポリイミドテー
プ）で形成してもよい。
【００３５】図２に示すように、基板１０には、導電部
１４が設けられている。導電部１４は、半導体チップ２
０（又は搭載領域１２）の外側の領域に形成されてい
る。図２に示す例では、導電部１４は、半導体チップ２
０の外側の領域のみに形成されている。変形例として、
導電部１４は、半導体チップ２０の外側の領域だけでな
く、内側の領域（搭載領域１２）に至るように形成され
てもよい。
１４が設けられている。導電部１４は、半導体チップ２
０（又は搭載領域１２）の外側の領域に形成されてい
る。図２に示す例では、導電部１４は、半導体チップ２
０の外側の領域のみに形成されている。変形例として、
導電部１４は、半導体チップ２０の外側の領域だけでな
く、内側の領域（搭載領域１２）に至るように形成され
てもよい。
【００３６】導電部１４は、半導体装置の製造に使用さ
れる配線パターンと同一材料及び同一方法で形成しても
よい。導電部１４の材料として、例えば、銅（Ｃｕ）、
クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、
チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミ
ニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タン
グステン（Ｗ）などのうち少なくともいずれか１つを使
用してもよい。導電部１４の形成方法として、例えば、
フォトリソグラフィ技術を適用した後にエッチングして
もよいし、スパッタリングを適用してもよいし、アディ
ティブ法を適用してもよい。導電部１４は、接着材料
（図示しない）を介して基板１０に貼り付けられて３層
基板を構成してもよいし、接着材料なしで基板１０に形
成して２層基板を構成してもよい。
れる配線パターンと同一材料及び同一方法で形成しても
よい。導電部１４の材料として、例えば、銅（Ｃｕ）、
クロム（Ｃｒ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）、
チタンタングステン（Ｔｉ−Ｗ）、金（Ａｕ）、アルミ
ニウム（Ａｌ）、ニッケルバナジウム（ＮｉＶ）、タン
グステン（Ｗ）などのうち少なくともいずれか１つを使
用してもよい。導電部１４の形成方法として、例えば、
フォトリソグラフィ技術を適用した後にエッチングして
もよいし、スパッタリングを適用してもよいし、アディ
ティブ法を適用してもよい。導電部１４は、接着材料
（図示しない）を介して基板１０に貼り付けられて３層
基板を構成してもよいし、接着材料なしで基板１０に形
成して２層基板を構成してもよい。
【００３７】本実施の形態では、後工程で導電部１４と
基板１０とを剥離する。そのため、導電部１４の材料及
び形成方法として、基板１０から剥離しやすい材料及び
形成方法を選ぶことが好ましい。例えば、導電部１４を
紫外線硬化型の接着材料によって基板１０に保持させて
おき、後工程で紫外線を照射して基板１０を剥離しても
よい。
基板１０とを剥離する。そのため、導電部１４の材料及
び形成方法として、基板１０から剥離しやすい材料及び
形成方法を選ぶことが好ましい。例えば、導電部１４を
紫外線硬化型の接着材料によって基板１０に保持させて
おき、後工程で紫外線を照射して基板１０を剥離しても
よい。
【００３８】図２に示すように、導電部１４はランドで
あってもよい。図２に示す例では、１つの半導体チップ
２０に対応して、複数のランドが設けられている。複数
のランドは、半導体チップ２０の周囲（例えば半導体チ
ップの対向する２辺の側）に複数行複数列（マトリクス
状）に配置してもよい。こうすることで、導電部１４の
ピッチ変換が可能になる。したがって、半導体装置の電
気的な接続部を一定の面として提供することができ、設
計自由度が大幅に向上する。なお、変形例として、導電
部１４は、所望の形状にパターニングされた配線パター
ンであってもよい。
あってもよい。図２に示す例では、１つの半導体チップ
２０に対応して、複数のランドが設けられている。複数
のランドは、半導体チップ２０の周囲（例えば半導体チ
ップの対向する２辺の側）に複数行複数列（マトリクス
状）に配置してもよい。こうすることで、導電部１４の
ピッチ変換が可能になる。したがって、半導体装置の電
気的な接続部を一定の面として提供することができ、設
計自由度が大幅に向上する。なお、変形例として、導電
部１４は、所望の形状にパターニングされた配線パター
ンであってもよい。
【００３９】ランドの平面形状は、円形、角形（例えば
三角形又は四角形）又はそれらの組み合わせ形状のいず
れであってもよい。ランドの大きさ（例えば幅）は、後
工程で形成するバンプ３０の大きさ（例えば幅）を考慮
して決定することができる。例えば、ランドの幅は、バ
ンプ３０の幅とほぼ同一であってもよい。ランドを設け
ることで、バンプ３０（例えばハンダボール）が形成し
やすくなる。
三角形又は四角形）又はそれらの組み合わせ形状のいず
れであってもよい。ランドの大きさ（例えば幅）は、後
工程で形成するバンプ３０の大きさ（例えば幅）を考慮
して決定することができる。例えば、ランドの幅は、バ
ンプ３０の幅とほぼ同一であってもよい。ランドを設け
ることで、バンプ３０（例えばハンダボール）が形成し
やすくなる。
【００４０】導電部１４の高さ（又は厚さ）は限定され
ない。図３に示すように、導電部１４の高さは、半導体
チップ２０の高さよりも低くてもよい。変形例として、
導電部１４の高さ（少なくともバンプ３０を設ける部分
の高さ）は、半導体チップ２０の高さよりも高くてもよ
い。こうすることで、バンプ３０を小さくすることがで
きるので、例えばバンプ３０をリフローするときにワイ
ヤ２４との接触を確実に回避することができる。
ない。図３に示すように、導電部１４の高さは、半導体
チップ２０の高さよりも低くてもよい。変形例として、
導電部１４の高さ（少なくともバンプ３０を設ける部分
の高さ）は、半導体チップ２０の高さよりも高くてもよ
い。こうすることで、バンプ３０を小さくすることがで
きるので、例えばバンプ３０をリフローするときにワイ
ヤ２４との接触を確実に回避することができる。
【００４１】導電部１４は、半導体チップ２０との電気
的な接続部１６を有する。図２に示す例では、接続部１
６には、ワイヤ２４が接続されている。図２に示すよう
に、接続部１６は、半導体チップ２０の外側の領域に形
成されてもよい。接続部１６は、ランドと接続されても
よいし、ランドの一部であってもよい。また、半導体チ
ップ２０が基板１０にフェースダウン実装される場合に
は、接続部１６は、半導体チップ２０の内側の領域に形
成される。
的な接続部１６を有する。図２に示す例では、接続部１
６には、ワイヤ２４が接続されている。図２に示すよう
に、接続部１６は、半導体チップ２０の外側の領域に形
成されてもよい。接続部１６は、ランドと接続されても
よいし、ランドの一部であってもよい。また、半導体チ
ップ２０が基板１０にフェースダウン実装される場合に
は、接続部１６は、半導体チップ２０の内側の領域に形
成される。
【００４２】半導体チップ２０の形状は限定されない
が、図１に示すように直方体（立方体を含む）をなすこ
とが多い。半導体チップ２０は、図示しないトランジス
タやメモリ素子などからなる集積回路が形成されてい
る。図２及び図３に示すように、半導体チップ２０は、
集積回路と電気的に接続した少なくとも１つ（多くの場
合複数）の電極２２を有する。電極２２は、半導体チッ
プ２０の面の端部に、外形の２辺又は４辺（図２では対
向する２辺）に沿って配置されてもよいし、面の中央部
に形成されてもよい。電極２２は、アルミニウム系又は
銅系の金属で形成されてもよい。また、半導体チップ２
０には、電極２２の中央部を避けて端部を覆って、パッ
シベーション膜（図示しない）が形成されている。パッ
シベーション膜は、例えば、ＳｉＯ2、ＳｉＮ、ポリイ
ミド樹脂などで形成することができる。
が、図１に示すように直方体（立方体を含む）をなすこ
とが多い。半導体チップ２０は、図示しないトランジス
タやメモリ素子などからなる集積回路が形成されてい
る。図２及び図３に示すように、半導体チップ２０は、
集積回路と電気的に接続した少なくとも１つ（多くの場
合複数）の電極２２を有する。電極２２は、半導体チッ
プ２０の面の端部に、外形の２辺又は４辺（図２では対
向する２辺）に沿って配置されてもよいし、面の中央部
に形成されてもよい。電極２２は、アルミニウム系又は
銅系の金属で形成されてもよい。また、半導体チップ２
０には、電極２２の中央部を避けて端部を覆って、パッ
シベーション膜（図示しない）が形成されている。パッ
シベーション膜は、例えば、ＳｉＯ2、ＳｉＮ、ポリイ
ミド樹脂などで形成することができる。
【００４３】図１に示すように、複数の半導体チップ２
０を、基板１０に平面的に並べて搭載する。半導体チッ
プ２０を、電極２２が形成された面を基板１０とは反対
側に向けて配置してもよい。すなわち、半導体チップ２
０を基板１０にフェースアップ実装してもよい。半導体
チップ２０は、接着材料を介して基板１０に貼り付けて
もよいし、基板１０自体が保持力（例えば接着力）を有
する場合には基板１０に保持させてもよい。
０を、基板１０に平面的に並べて搭載する。半導体チッ
プ２０を、電極２２が形成された面を基板１０とは反対
側に向けて配置してもよい。すなわち、半導体チップ２
０を基板１０にフェースアップ実装してもよい。半導体
チップ２０は、接着材料を介して基板１０に貼り付けて
もよいし、基板１０自体が保持力（例えば接着力）を有
する場合には基板１０に保持させてもよい。
【００４４】図２及び図３に示すように、半導体チップ
２０と導電部１４とを電気的に接続する。ワイヤ２４に
よって両者の電気的な接続を図ってもよい。その場合、
ボールボンディング法を適用してもよい。すなわち、図
示しないツール（例えばキャピラリ）の外部に引き出し
たワイヤ２４の先端部をボール状に溶融させ、その先端
部を電極２２に熱圧着する（超音波振動も併用すると好
ましい）ことで、ワイヤ２４を電極２２に電気的に接続
してもよい。ワイヤ２４を、電極２２、導電部１４の順
番にボンディングした場合、図３に示すように電極２２
上にはバンプが形成される。なお、図２に示すように、
ワイヤ２４は、導電部１４の上方を避けるようにループ
させることが好ましい。
２０と導電部１４とを電気的に接続する。ワイヤ２４に
よって両者の電気的な接続を図ってもよい。その場合、
ボールボンディング法を適用してもよい。すなわち、図
示しないツール（例えばキャピラリ）の外部に引き出し
たワイヤ２４の先端部をボール状に溶融させ、その先端
部を電極２２に熱圧着する（超音波振動も併用すると好
ましい）ことで、ワイヤ２４を電極２２に電気的に接続
してもよい。ワイヤ２４を、電極２２、導電部１４の順
番にボンディングした場合、図３に示すように電極２２
上にはバンプが形成される。なお、図２に示すように、
ワイヤ２４は、導電部１４の上方を避けるようにループ
させることが好ましい。
【００４５】変形例として、半導体チップ２０を基板１
０にフェースダウン実装してもよい。半導体チップ２０
と導電部１４との電気的な接続形態として、導電粒子を
含有する異方性導電材料による接合、導電樹脂ペースト
による接合、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによ
る金属接合、絶縁樹脂の収縮力による接合などの方法が
あり、そのいずれの方法を用いてもよい。
０にフェースダウン実装してもよい。半導体チップ２０
と導電部１４との電気的な接続形態として、導電粒子を
含有する異方性導電材料による接合、導電樹脂ペースト
による接合、Ａｕ−Ａｕ、Ａｕ−Ｓｎ、ハンダなどによ
る金属接合、絶縁樹脂の収縮力による接合などの方法が
あり、そのいずれの方法を用いてもよい。
【００４６】バンプ３０を導電部１４に電気的に接続す
る（図４参照）。バンプ３０の形成工程は、半導体チッ
プ２０の搭載工程の前後のいずれに行ってもよく、ワイ
ヤ２４のボンディング工程の前後のいずれに行ってもよ
い。バンプ３０は、それぞれのランド上に設ける。ラン
ドは半導体チップ２０の外側の領域に設けられるので、
バンプ３０を半導体チップ２０の外側の領域に設けるこ
とができる。バンプ３０は、半導体チップ２０の高さよ
りも高くなるように形成する。半導体チップ２０にワイ
ヤ２４がボンディングされる場合には、バンプ３０は、
ワイヤ２４のループの頂点よりも高くなるように形成す
る。
る（図４参照）。バンプ３０の形成工程は、半導体チッ
プ２０の搭載工程の前後のいずれに行ってもよく、ワイ
ヤ２４のボンディング工程の前後のいずれに行ってもよ
い。バンプ３０は、それぞれのランド上に設ける。ラン
ドは半導体チップ２０の外側の領域に設けられるので、
バンプ３０を半導体チップ２０の外側の領域に設けるこ
とができる。バンプ３０は、半導体チップ２０の高さよ
りも高くなるように形成する。半導体チップ２０にワイ
ヤ２４がボンディングされる場合には、バンプ３０は、
ワイヤ２４のループの頂点よりも高くなるように形成す
る。
【００４７】バンプ３０は、ボール状の導電部材（例え
ばハンダボール）を導電部１４に搭載することで形成し
てもよい。ハンダボールを搭載する場合には、その後、
リフロー工程を行うことが好ましい。あるいは、バンプ
３０は、メッキ法（電気メッキ法又は無電解メッキ法）
を適用することで形成してもよい。例えば、無電解メッ
キ法を適用する場合、図示しないレジストの貫通穴内に
メッキ材料を形成することで、少なくとも半導体チップ
２０の高さよりも高いストレートバンプを形成すること
ができる。
ばハンダボール）を導電部１４に搭載することで形成し
てもよい。ハンダボールを搭載する場合には、その後、
リフロー工程を行うことが好ましい。あるいは、バンプ
３０は、メッキ法（電気メッキ法又は無電解メッキ法）
を適用することで形成してもよい。例えば、無電解メッ
キ法を適用する場合、図示しないレジストの貫通穴内に
メッキ材料を形成することで、少なくとも半導体チップ
２０の高さよりも高いストレートバンプを形成すること
ができる。
【００４８】次に、図４に示すように、半導体チップ２
０を封止する。詳しくは、型（上型５０及び下型５２）
によって、基板１０及びバンプ３０を挟むことで空間
（キャビティ）５４を形成し、空間５４内に封止材４０
を充填する。詳しくは、上型５０をバンプ４０に接触さ
せ、かつ、下型５２を基板１０に接触させる。上型５０
は、それぞれのバンプ３０の一部を潰してもよい。こう
することで、確実にバンプ３０を封止材４０から露出さ
せることができる。上型５０は、ワイヤ２４に非接触に
することが好ましい。なお、上型５０及び下型５２は、
モールド工程に使用される金型を使用することができ
る。
０を封止する。詳しくは、型（上型５０及び下型５２）
によって、基板１０及びバンプ３０を挟むことで空間
（キャビティ）５４を形成し、空間５４内に封止材４０
を充填する。詳しくは、上型５０をバンプ４０に接触さ
せ、かつ、下型５２を基板１０に接触させる。上型５０
は、それぞれのバンプ３０の一部を潰してもよい。こう
することで、確実にバンプ３０を封止材４０から露出さ
せることができる。上型５０は、ワイヤ２４に非接触に
することが好ましい。なお、上型５０及び下型５２は、
モールド工程に使用される金型を使用することができ
る。
【００４９】上型５０及び下型５２で形成した空間５４
に、封止材４０を充填する。封止材４０には、樹脂を使
用すればよい。その場合、樹脂はモールド樹脂と呼ぶこ
ともできる。本実施の形態では、複数の半導体チップ２
０を一括封止するので、生産性を向上させることができ
る。
に、封止材４０を充填する。封止材４０には、樹脂を使
用すればよい。その場合、樹脂はモールド樹脂と呼ぶこ
ともできる。本実施の形態では、複数の半導体チップ２
０を一括封止するので、生産性を向上させることができ
る。
【００５０】こうして、図５に示すように、基板１０上
に封止部４２を形成する。封止部４２における基板１０
とは反対側の面は、平坦な面であってもよい。バンプ３
０は、型（上型５０）に接触する部分が封止部４２から
の露出部となっている。
に封止部４２を形成する。封止部４２における基板１０
とは反対側の面は、平坦な面であってもよい。バンプ３
０は、型（上型５０）に接触する部分が封止部４２から
の露出部となっている。
【００５１】本実施の形態では、基板１０を封止部４２
から剥がす。導電部１４は封止部４２によって支持され
るので、基板１０を剥がすことで導電部１４を封止部４
２の面から露出させることができる。また、半導体チッ
プ２０をフェースアップ実装させた場合には、基板１０
を剥がすことで半導体チップ２０の一部を露出させる。
基板１０が紫外線硬化型の樹脂で形成される場合には、
紫外線を照射することで基板１０における導電部１４の
保持力を低下させてもよい。こうすることで、簡単に基
板１０を剥がすことができる。
から剥がす。導電部１４は封止部４２によって支持され
るので、基板１０を剥がすことで導電部１４を封止部４
２の面から露出させることができる。また、半導体チッ
プ２０をフェースアップ実装させた場合には、基板１０
を剥がすことで半導体チップ２０の一部を露出させる。
基板１０が紫外線硬化型の樹脂で形成される場合には、
紫外線を照射することで基板１０における導電部１４の
保持力を低下させてもよい。こうすることで、簡単に基
板１０を剥がすことができる。
【００５２】こうして、図６に示すように、半導体装置
１を製造することができる。半導体装置１は、複数の半
導体チップ２０と、封止部４２と、封止部４２の第１の
面に露出する導電部１４と、封止部４２の第２の面に露
出するバンプ３０と、を含む。バンプ３０の露出部は、
導電部１４の露出部と重なる領域に設けられている。半
導体装置１は、複数の個片の半導体装置３を製造するた
めの中間製品である。
１を製造することができる。半導体装置１は、複数の半
導体チップ２０と、封止部４２と、封止部４２の第１の
面に露出する導電部１４と、封止部４２の第２の面に露
出するバンプ３０と、を含む。バンプ３０の露出部は、
導電部１４の露出部と重なる領域に設けられている。半
導体装置１は、複数の個片の半導体装置３を製造するた
めの中間製品である。
【００５３】図６に示すように、半導体装置１を切断す
る。詳しくは、封止部４２を切断することで、それぞれ
の半導体チップ２０を備える個片を形成する。切断治具
（例えばシリコンウェハの切断に使用されるブレード）
５６によって切断してもよい。予め切断ライン（図６で
は２点鎖線に示すライン）が認識できれば、切断の位置
決めが容易になる。
る。詳しくは、封止部４２を切断することで、それぞれ
の半導体チップ２０を備える個片を形成する。切断治具
（例えばシリコンウェハの切断に使用されるブレード）
５６によって切断してもよい。予め切断ライン（図６で
は２点鎖線に示すライン）が認識できれば、切断の位置
決めが容易になる。
【００５４】こうして、図７及び図８に示すように、半
導体装置３を製造することができる。半導体装置３は、
半導体チップ２０と、半導体チップ２０の少なくとも一
部を封止する封止部４４と、封止部４４の各面に露出し
た導電部１４及びバンプ３０と、を含む。
導体装置３を製造することができる。半導体装置３は、
半導体チップ２０と、半導体チップ２０の少なくとも一
部を封止する封止部４４と、封止部４４の各面に露出し
た導電部１４及びバンプ３０と、を含む。
【００５５】導電部１４は、封止部４４の第１の面４６
に露出している。詳しくは、半導体チップ２０の外側の
領域に露出している。図８に示すように、導電部１４
は、上述の基板１０に支持された面が封止部４４からの
露出部となる。導電部１４の露出部には、金属皮膜（例
えばメッキ皮膜）６０が形成されてもよい。バンプ３０
は、導電部１４の露出部と重なる領域に露出する。バン
プ３０の露出部には、金属皮膜（例えばメッキ皮膜）６
２が形成されてもよい。図８に示すように、半導体チッ
プ２０の一部（裏面）が露出してもよい。なお、半導体
装置３は、スタックド型の半導体装置５を製造するため
の中間製品であってもよい。
に露出している。詳しくは、半導体チップ２０の外側の
領域に露出している。図８に示すように、導電部１４
は、上述の基板１０に支持された面が封止部４４からの
露出部となる。導電部１４の露出部には、金属皮膜（例
えばメッキ皮膜）６０が形成されてもよい。バンプ３０
は、導電部１４の露出部と重なる領域に露出する。バン
プ３０の露出部には、金属皮膜（例えばメッキ皮膜）６
２が形成されてもよい。図８に示すように、半導体チッ
プ２０の一部（裏面）が露出してもよい。なお、半導体
装置３は、スタックド型の半導体装置５を製造するため
の中間製品であってもよい。
【００５６】図９には、複数の個片の半導体装置が積み
重ねられたスタックド型の半導体装置が示されている。
半導体装置５は、回路基板８０に実装されている。回路
基板８０には、所望の配線パターン８２が形成され、配
線パターン８２と半導体装置５の外部端子７０とが電気
的に接続される。外部端子７０は、最下段の半導体装置
３の電気的な接続部（図９では導電部１４）に設けられ
る。半導体装置５と回路基板８０との間には、樹脂など
の封止材（アンダーフィル材）８４を設けることが好ま
しい。なお、半導体装置５の電気的な接続部（例えば最
上段の半導体装置３の電気的な接続部（図９ではバンプ
３０））は、絶縁材料（例えば絶縁テープ）８６で覆う
ことが好ましい。
重ねられたスタックド型の半導体装置が示されている。
半導体装置５は、回路基板８０に実装されている。回路
基板８０には、所望の配線パターン８２が形成され、配
線パターン８２と半導体装置５の外部端子７０とが電気
的に接続される。外部端子７０は、最下段の半導体装置
３の電気的な接続部（図９では導電部１４）に設けられ
る。半導体装置５と回路基板８０との間には、樹脂など
の封止材（アンダーフィル材）８４を設けることが好ま
しい。なお、半導体装置５の電気的な接続部（例えば最
上段の半導体装置３の電気的な接続部（図９ではバンプ
３０））は、絶縁材料（例えば絶縁テープ）８６で覆う
ことが好ましい。
【００５７】本実施の形態に係る半導体装置の製造方法
によれば、型（例えば上型５０及び下型５２）によって
基板１０及びバンプ３０を挟むことで形成した空間５４
に封止材４０を充填する。バンプ３０の型（例えば上型
５０）に接触する部分には封止材４０が設けられない。
そのため、半導体チップ２０を封止する封止部４４のう
ち、導電部１４とは反対の面からバンプ３０を露出させ
ることができる。したがって、封止部４４のうち、導電
部１４の面とバンプ３０の面との両方から簡単に電気的
な導通を図ることが可能になる。
によれば、型（例えば上型５０及び下型５２）によって
基板１０及びバンプ３０を挟むことで形成した空間５４
に封止材４０を充填する。バンプ３０の型（例えば上型
５０）に接触する部分には封止材４０が設けられない。
そのため、半導体チップ２０を封止する封止部４４のう
ち、導電部１４とは反対の面からバンプ３０を露出させ
ることができる。したがって、封止部４４のうち、導電
部１４の面とバンプ３０の面との両方から簡単に電気的
な導通を図ることが可能になる。
【００５８】本実施の形態に係る半導体装置は、上述の
製造方法から選択したいずれかの特定事項から導かれる
構成を含み、その効果は上述の効果を備える。本実施の
形態に係る半導体装置は、上述の製造方法によって製造
されるものを含む。
製造方法から選択したいずれかの特定事項から導かれる
構成を含み、その効果は上述の効果を備える。本実施の
形態に係る半導体装置は、上述の製造方法によって製造
されるものを含む。
【００５９】本発明は、この実施の形態に限定されるも
のではなく、様々な形態に適用可能である。以下の実施
の形態の説明では、他の実施の形態と共通する事項（構
成、作用、機能及び効果）は省略する。なお、本発明
は、複数の実施の形態を組み合わせることで達成される
事項も含む。
のではなく、様々な形態に適用可能である。以下の実施
の形態の説明では、他の実施の形態と共通する事項（構
成、作用、機能及び効果）は省略する。なお、本発明
は、複数の実施の形態を組み合わせることで達成される
事項も含む。
【００６０】（第２の実施の形態）図１０は、本発明の
第２の実施の形態に係る半導体装置を示す図である。本
実施の形態に係る半導体装置の製造方法では、基板１１
を剥離せずに封止部４４に残す。
第２の実施の形態に係る半導体装置を示す図である。本
実施の形態に係る半導体装置の製造方法では、基板１１
を剥離せずに封止部４４に残す。
【００６１】基板１１は、上述の基板１０が個片に切断
されたもので、半導体装置のインターポーザと呼ぶこと
ができる。基板１１には、導電部１４を露出させる穴１
８が形成されている。穴１８には、導電材料（例えばメ
ッキなどの金属皮膜６０）が埋められてもよい。その場
合、穴１８は、スルーホールと呼ばれる。導電材料を設
けることで、複数の半導体装置を積み重ねる場合に、上
下の半導体装置の電気的な接続を確実に達成することが
できる。
されたもので、半導体装置のインターポーザと呼ぶこと
ができる。基板１１には、導電部１４を露出させる穴１
８が形成されている。穴１８には、導電材料（例えばメ
ッキなどの金属皮膜６０）が埋められてもよい。その場
合、穴１８は、スルーホールと呼ばれる。導電材料を設
けることで、複数の半導体装置を積み重ねる場合に、上
下の半導体装置の電気的な接続を確実に達成することが
できる。
【００６２】（第３の実施の形態）図１１は、本発明の
第３の実施の形態に係る半導体装置を示す図である。本
実施の形態に係る半導体装置の製造方法では、複数のバ
ンプ３２を積み重ねることで封止部４４の面から露出さ
せる。
第３の実施の形態に係る半導体装置を示す図である。本
実施の形態に係る半導体装置の製造方法では、複数のバ
ンプ３２を積み重ねることで封止部４４の面から露出さ
せる。
【００６３】バンプ３２は、ワイヤボンディング技術を
適用したボールバンプ（例えば金バンプ）であってもよ
い。すなわち、図示しないツール（例えばキャピラリ）
の外部に引き出したワイヤの先端部をボール状に溶融さ
せ、その先端部を導電部１４に熱圧着する（超音波振動
も併用すると好ましい）ことで、ワイヤの一部を導電部
１４に接合させる。そして、ワイヤの一部を導電部１４
に残して、ワイヤを切断する。こうして、導電部１４に
バンプ３２を設けることができる。必要があれば、バン
プ３２をフラットニングする工程を行ってもよい。バン
プ３２の上端面は、平坦な面であることが好ましい。こ
うすることで、複数のバンプ３２を積み重ねやすくする
ことができる。
適用したボールバンプ（例えば金バンプ）であってもよ
い。すなわち、図示しないツール（例えばキャピラリ）
の外部に引き出したワイヤの先端部をボール状に溶融さ
せ、その先端部を導電部１４に熱圧着する（超音波振動
も併用すると好ましい）ことで、ワイヤの一部を導電部
１４に接合させる。そして、ワイヤの一部を導電部１４
に残して、ワイヤを切断する。こうして、導電部１４に
バンプ３２を設けることができる。必要があれば、バン
プ３２をフラットニングする工程を行ってもよい。バン
プ３２の上端面は、平坦な面であることが好ましい。こ
うすることで、複数のバンプ３２を積み重ねやすくする
ことができる。
【００６４】以上の工程を繰り返し行い、導電部１４に
複数（図１１では３つ）のバンプ３２を積み重ねる。複
数のバンプ３２の積層体の高さは、ワイヤ２４のループ
の頂点よりも高くなるようにする。これによれば、所望
の高さのバンプを簡単に形成することができる。
複数（図１１では３つ）のバンプ３２を積み重ねる。複
数のバンプ３２の積層体の高さは、ワイヤ２４のループ
の頂点よりも高くなるようにする。これによれば、所望
の高さのバンプを簡単に形成することができる。
【００６５】（第４の実施の形態）図１２〜図１７は、
本発明の第４の実施の形態に係る半導体装置及びその製
造方法を示す図である。本実施の形態に係る半導体装置
の製造方法では、第１の実施の形態で説明したように基
板１０に複数の半導体チップ２０を搭載した後、２以上
の半導体チップ２０を共通の導電部１１４に電気的に接
続する。
本発明の第４の実施の形態に係る半導体装置及びその製
造方法を示す図である。本実施の形態に係る半導体装置
の製造方法では、第１の実施の形態で説明したように基
板１０に複数の半導体チップ２０を搭載した後、２以上
の半導体チップ２０を共通の導電部１１４に電気的に接
続する。
【００６６】図１２は、切断工程前の複数の半導体チッ
プを有する半導体装置を示す図であり、基板がすでに剥
離されている。本実施の形態では、導電部１１４に２以
上の半導体チップ２０を電気的に接続させる。言い換え
れば、半導体装置１０１は、２以上の半導体チップ２０
に電気的に接続された共通の導電部１１４を含む。例え
ば、複数の半導体チップ２０が複数行複数列に並ぶ場合
に、導電部１１４は、各行又は各列の隣同士の半導体チ
ップ２０に電気的に接続されてもよい。なお、封止部４
２に支持される複数の導電部のうち、全部が２以上の半
導体チップ２０に電気的に接続されてもよいし（図１５
及び図１６参照）、あるいは一部が２以上の半導体チッ
プ２０に電気的に接続されてもよい。
プを有する半導体装置を示す図であり、基板がすでに剥
離されている。本実施の形態では、導電部１１４に２以
上の半導体チップ２０を電気的に接続させる。言い換え
れば、半導体装置１０１は、２以上の半導体チップ２０
に電気的に接続された共通の導電部１１４を含む。例え
ば、複数の半導体チップ２０が複数行複数列に並ぶ場合
に、導電部１１４は、各行又は各列の隣同士の半導体チ
ップ２０に電気的に接続されてもよい。なお、封止部４
２に支持される複数の導電部のうち、全部が２以上の半
導体チップ２０に電気的に接続されてもよいし（図１５
及び図１６参照）、あるいは一部が２以上の半導体チッ
プ２０に電気的に接続されてもよい。
【００６７】導電部１１４は、複数（図１２では２つ）
の電気的な接続部１１６を有してもよい。図１２に示す
例では、接続部１１６にはワイヤ２４が接続される。な
お、導電部１１４及び接続部１１６の形態は、上述の第
１の実施の形態で説明した内容を適用することができ
る。
の電気的な接続部１１６を有してもよい。図１２に示す
例では、接続部１１６にはワイヤ２４が接続される。な
お、導電部１１４及び接続部１１６の形態は、上述の第
１の実施の形態で説明した内容を適用することができ
る。
【００６８】図１２に示すように、導電部１１４にバン
プ１３０を設ける。バンプ１３０は、２以上の半導体チ
ップ２０と電気的に接続する共通のバンプとなる。な
お、第３の実施の形態で説明したように、複数のバンプ
を積み重ねてもよい。
プ１３０を設ける。バンプ１３０は、２以上の半導体チ
ップ２０と電気的に接続する共通のバンプとなる。な
お、第３の実施の形態で説明したように、複数のバンプ
を積み重ねてもよい。
【００６９】切断工程では、封止部４２を、共通の導電
部１１４及びバンプ１３０ごと切断する。すなわち、封
止部４２の切断ライン（図１２では２点鎖線で示すライ
ン）は、導電部１１４及びバンプ１３０のほぼ中心を通
る。これによれば、製造工程中に形成した１つの導電部
１１４及びバンプ１３０から、平面的に複数の電気的な
接続部（例えば２つの導電部１１５及びバンプ１３１）
を形成することができるので、生産性が向上する。
部１１４及びバンプ１３０ごと切断する。すなわち、封
止部４２の切断ライン（図１２では２点鎖線で示すライ
ン）は、導電部１１４及びバンプ１３０のほぼ中心を通
る。これによれば、製造工程中に形成した１つの導電部
１１４及びバンプ１３０から、平面的に複数の電気的な
接続部（例えば２つの導電部１１５及びバンプ１３１）
を形成することができるので、生産性が向上する。
【００７０】こうして、図１３に示すように、半導体装
置１０３を製造することができる。図１４は、図１２に
示すXIV‐XIV線断面と同一面の側面図であり、図１５及
び図１６はこの半導体装置の上面及び下面を示す平面図
である。
置１０３を製造することができる。図１４は、図１２に
示すXIV‐XIV線断面と同一面の側面図であり、図１５及
び図１６はこの半導体装置の上面及び下面を示す平面図
である。
【００７１】図１３及び図１４に示すように、半導体装
置１０３では、導電部１１５及びバンプ１３１が封止部
４４の側部から露出している。なお、導電部１１５及び
バンプ１３１には、それぞれ金属皮膜６０、６２が設け
られてもよい。
置１０３では、導電部１１５及びバンプ１３１が封止部
４４の側部から露出している。なお、導電部１１５及び
バンプ１３１には、それぞれ金属皮膜６０、６２が設け
られてもよい。
【００７２】図１５に示すように、封止部４４の一方の
面（第２の面）には、バンプ１３１が露出している。そ
して、図１６に示すように、封止部４４の他方の面（第
１の面）には、導電部１１５が露出している。バンプ１
３１の露出部は、導電部１１５の露出部と重なる領域に
設けられている。
面（第２の面）には、バンプ１３１が露出している。そ
して、図１６に示すように、封止部４４の他方の面（第
１の面）には、導電部１１５が露出している。バンプ１
３１の露出部は、導電部１１５の露出部と重なる領域に
設けられている。
【００７３】図１７には、複数の個片の半導体装置が積
み重ねられたスタックド型の半導体装置が示されてい
る。半導体装置１０５は、回路基板８０に実装されてい
る。これらの形態は、第１の実施の形態で説明した内容
を適用することができる。なお、半導体装置１０５の電
気的な接続部（例えば複数の半導体装置１０３の側部及
び最上段の半導体装置１０３のバンプ１３１）は、絶縁
材料８６で覆うことが好ましい。
み重ねられたスタックド型の半導体装置が示されてい
る。半導体装置１０５は、回路基板８０に実装されてい
る。これらの形態は、第１の実施の形態で説明した内容
を適用することができる。なお、半導体装置１０５の電
気的な接続部（例えば複数の半導体装置１０３の側部及
び最上段の半導体装置１０３のバンプ１３１）は、絶縁
材料８６で覆うことが好ましい。
【００７４】本実施の形態に係る半導体装置の製造方法
によれば、導電部１１４及びバンプ１１５を切断するの
で、小型の半導体装置を製造することができる。
によれば、導電部１１４及びバンプ１１５を切断するの
で、小型の半導体装置を製造することができる。
【００７５】本発明の実施の形態に係る半導体装置を有
する電子機器として、図１８にはノート型パーソナルコ
ンピュータ１０００が示され、図１９には携帯電話２０
００が示されている。
する電子機器として、図１８にはノート型パーソナルコ
ンピュータ１０００が示され、図１９には携帯電話２０
００が示されている。
【００７６】本発明は、上述した実施の形態に限定され
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
【図１】図１は、本発明の第１の実施の形態に係る半導
体装置の製造方法を示す図である。
体装置の製造方法を示す図である。
【図２】図２は、本発明の第１の実施の形態に係る半導
体装置の製造方法を示す図である。
体装置の製造方法を示す図である。
【図３】図３は、図２のIII−III線断面図である。
【図４】図４は、本発明の第１の実施の形態に係る半導
体装置の製造方法を示す図である。
体装置の製造方法を示す図である。
【図５】図５は、本発明の第１の実施の形態に係る半導
体装置の製造方法を示す図である。
体装置の製造方法を示す図である。
【図６】図６は、本発明の第１の実施の形態に係る半導
体装置の製造方法を示す図である。
体装置の製造方法を示す図である。
【図７】図７は、本発明の第１の実施の形態に係る半導
体装置を示す図である。
体装置を示す図である。
【図８】図８は、本発明の第１の実施の形態に係る半導
体装置を示す図である。
体装置を示す図である。
【図９】図９は、本発明の第１の実施の形態に係る半導
体装置を示す図である。
体装置を示す図である。
【図１０】図１０は、本発明の第２の実施の形態に係る
半導体装置を示す図である。
半導体装置を示す図である。
【図１１】図１１は、本発明の第３の実施の形態に係る
半導体装置を示す図である。
半導体装置を示す図である。
【図１２】図１２は、本発明の第４の実施の形態に係る
半導体装置の製造方法を示す図である。
半導体装置の製造方法を示す図である。
【図１３】図１３は、本発明の第４の実施の形態に係る
半導体装置を示す図である。
半導体装置を示す図である。
【図１４】図１４は、本発明の第４の実施の形態に係る
半導体装置を示す図である。
半導体装置を示す図である。
【図１５】図１５は、本発明の第４の実施の形態に係る
半導体装置を示す図である。
半導体装置を示す図である。
【図１６】図１６は、本発明の第４の実施の形態に係る
半導体装置を示す図である。
半導体装置を示す図である。
【図１７】図１７は、本発明の第４の実施の形態に係る
半導体装置を示す図である。
半導体装置を示す図である。
【図１８】図１８は、本発明の実施の形態に係る電子機
器を示す図である。
器を示す図である。
【図１９】図１９は、本発明の実施の形態に係る電子機
器を示す図である。
器を示す図である。
１０ 基板
１１ 基板
１４ 導電部
１８ 穴
２０ 半導体チップ
２４ ワイヤ
３０ バンプ
３２ バンプ
４０ 封止材
４２ 封止部
４４ 封止部
４６ 第１の面
４８ 第２の面
５０ 上型
５２ 下型
５４ 空間
１１４ 導電部
１１５ 導電部
１３０ バンプ
１３１ バンプ
Claims (16)
- 【請求項１】 （ａ）半導体チップを、導電部を支持す
る基板上で前記導電部に電気的に接続させ、 （ｂ）バンプを、前記基板における前記半導体チップの
外側の領域で、少なくとも前記半導体チップよりも高く
なるように前記導電部に電気的に接続させ、 （ｃ）型によって前記基板及び前記バンプを挟むことで
封止材の空間を形成し、 （ｄ）前記空間に前記封止材を充填することで、前記半
導体チップを封止するとともに、前記バンプの前記型に
接触する部分を前記封止材から露出させることを含む半
導体装置の製造方法。 - 【請求項２】 請求項１記載の半導体装置の製造方法に
おいて、 前記（ａ）工程で、前記半導体チップを電極が形成され
た面を前記基板とは反対側に向けて配置し、前記電極及
び前記導電部をワイヤボンディングする半導体装置の製
造方法。 - 【請求項３】 請求項１記載の半導体装置の製造方法に
おいて、 前記（ａ）工程で、前記半導体チップを電極が形成され
た面を前記基板に向けて配置する半導体装置の製造方
法。 - 【請求項４】 請求項１から請求項３のいずれかに記載
の半導体装置の製造方法において、 前記（ｄ）工程後に、前記基板を剥がすことで、前記導
電部を露出させることをさらに含む半導体装置の製造方
法。 - 【請求項５】 請求項１から請求項４のいずれかに記載
の半導体装置の製造方法において、 前記（ａ）工程で、複数の前記半導体チップを、前記基
板上で平面的に並べて配置し、 前記（ｄ）工程後に、 （ｅ）前記封止材を切断することで、それぞれの前記半
導体チップを備える個片にすることをさらに含む半導体
装置の製造方法。 - 【請求項６】 請求項５記載の半導体装置の製造方法に
おいて、 前記導電部は、２以上の前記半導体チップに電気的に接
続される共通の導電部を含み、 前記（ｅ）工程で、前記封止材を、前記バンプのうち前
記共通の導電部に形成された共通のバンプごと切断する
半導体装置の製造方法。 - 【請求項７】 請求項１から請求項６のいずれかに記載
の半導体装置の製造方法において、 前記導電部は、複数のランドを含み、 前記（ｂ）工程で、それぞれの前記ランドに前記バンプ
を形成する半導体装置の製造方法。 - 【請求項８】 請求項１から請求項７のいずれかに記載
の半導体装置の製造方法において、 前記（ｂ）工程で、複数の前記バンプを積み重ねられる
ことで、少なくとも前記半導体チップよりも高くする半
導体装置の製造方法。 - 【請求項９】 請求項１から請求項８のいずれかに記載
の方法によって製造されてなる半導体装置。 - 【請求項１０】 半導体チップと、 前記半導体チップの少なくとも一部を封止する封止部
と、 前記封止部の第１の面のうち、前記半導体チップの外側
の領域に露出してなり、前記封止部内でワイヤを介して
前記半導体チップと電気的に接続されてなる導電部と、 前記封止部の前記第１の面とは反対の第２の面のうち、
前記導電部の露出部と重なる領域に露出してなり、前記
封止部内で前記導電部から突起してなるバンプと、 を含む半導体装置。 - 【請求項１１】 請求項１０記載の半導体装置におい
て、 前記導電部を支持し、前記半導体チップがフェースアッ
プ実装された基板をさらに含み、 前記基板には、前記導電部を露出させる穴が形成されて
なる半導体装置。 - 【請求項１２】 請求項１１記載の半導体装置におい
て、 前記穴には、導電材料が埋められてなる半導体装置。 - 【請求項１３】 請求項１０記載の半導体装置におい
て、 前記バンプ及び前記導電部は、前記封止部の側部に露出
してなる半導体装置。 - 【請求項１４】 請求項９から請求項１３のいずれかに
記載の複数の半導体装置が積み重ねられてなる半導体装
置。 - 【請求項１５】 請求項９から請求項１４のいずれかに
記載の半導体装置が実装された回路基板。 - 【請求項１６】 請求項９から請求項１４のいずれかに
記載の半導体装置を有する電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002059147A JP3972182B2 (ja) | 2002-03-05 | 2002-03-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002059147A JP3972182B2 (ja) | 2002-03-05 | 2002-03-05 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258009A true JP2003258009A (ja) | 2003-09-12 |
| JP3972182B2 JP3972182B2 (ja) | 2007-09-05 |
Family
ID=28668922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002059147A Expired - Fee Related JP3972182B2 (ja) | 2002-03-05 | 2002-03-05 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3972182B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008510304A (ja) * | 2004-08-11 | 2008-04-03 | インテル・コーポレーション | ダイスタック型デバイスを提供するための方法及び装置 |
| JP2009105301A (ja) * | 2007-10-25 | 2009-05-14 | Spansion Llc | 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置 |
| JP2009141287A (ja) * | 2007-12-11 | 2009-06-25 | Panasonic Corp | 半導体装置の製造方法および半導体装置 |
| JP2009530870A (ja) * | 2006-03-20 | 2009-08-27 | マイクロン テクノロジー， インク． | 集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する方法 |
| JP2009194373A (ja) * | 2008-01-15 | 2009-08-27 | Dainippon Printing Co Ltd | 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置 |
| WO2009122835A1 (ja) * | 2008-03-31 | 2009-10-08 | 株式会社村田製作所 | 電子部品モジュール及び該電子部品モジュールの製造方法 |
| JP2012209317A (ja) * | 2011-03-29 | 2012-10-25 | Dainippon Printing Co Ltd | 半導体装置および半導体装置の製造方法 |
| US8390117B2 (en) | 2007-12-11 | 2013-03-05 | Panasonic Corporation | Semiconductor device and method of manufacturing the same |
| JP2013140963A (ja) * | 2011-12-29 | 2013-07-18 | Troisd Plus | 有効化された印刷回路基板のみを備える３次元電子モジュールの集合的な製造のための方法 |
| JP2015092635A (ja) * | 2015-02-05 | 2015-05-14 | 大日本印刷株式会社 | 半導体装置および半導体装置の製造方法 |
| US9263374B2 (en) | 2010-09-28 | 2016-02-16 | Dai Nippon Printing Co., Ltd. | Semiconductor device and manufacturing method therefor |
-
2002
- 2002-03-05 JP JP2002059147A patent/JP3972182B2/ja not_active Expired - Fee Related
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7867818B2 (en) | 2004-08-11 | 2011-01-11 | Daewoong Suh | Methods and apparatuses for providing stacked-die devices |
| JP2008510304A (ja) * | 2004-08-11 | 2008-04-03 | インテル・コーポレーション | ダイスタック型デバイスを提供するための方法及び装置 |
| JP2009530870A (ja) * | 2006-03-20 | 2009-08-27 | マイクロン テクノロジー， インク． | 集積回路デバイスのためのキャリアレスチップパッケージ、および、それを作成する方法 |
| JP2009105301A (ja) * | 2007-10-25 | 2009-05-14 | Spansion Llc | 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置 |
| US8841772B2 (en) | 2007-12-11 | 2014-09-23 | Panasonic Corporation | Semiconductor device and method of manufacturing the same |
| JP2009141287A (ja) * | 2007-12-11 | 2009-06-25 | Panasonic Corp | 半導体装置の製造方法および半導体装置 |
| US8390117B2 (en) | 2007-12-11 | 2013-03-05 | Panasonic Corporation | Semiconductor device and method of manufacturing the same |
| JP2009194373A (ja) * | 2008-01-15 | 2009-08-27 | Dainippon Printing Co Ltd | 半導体装置用配線部材、半導体装置用複合配線部材、および樹脂封止型半導体装置 |
| WO2009122835A1 (ja) * | 2008-03-31 | 2009-10-08 | 株式会社村田製作所 | 電子部品モジュール及び該電子部品モジュールの製造方法 |
| JPWO2009122835A1 (ja) * | 2008-03-31 | 2011-07-28 | 株式会社村田製作所 | 電子部品モジュール及び該電子部品モジュールの製造方法 |
| US8315060B2 (en) | 2008-03-31 | 2012-11-20 | Murata Manufacturing Co., Ltd. | Electronic component module and method of manufacturing the electronic component module |
| JP5195903B2 (ja) * | 2008-03-31 | 2013-05-15 | 株式会社村田製作所 | 電子部品モジュール及び該電子部品モジュールの製造方法 |
| US9263374B2 (en) | 2010-09-28 | 2016-02-16 | Dai Nippon Printing Co., Ltd. | Semiconductor device and manufacturing method therefor |
| JP2012209317A (ja) * | 2011-03-29 | 2012-10-25 | Dainippon Printing Co Ltd | 半導体装置および半導体装置の製造方法 |
| JP2013140963A (ja) * | 2011-12-29 | 2013-07-18 | Troisd Plus | 有効化された印刷回路基板のみを備える３次元電子モジュールの集合的な製造のための方法 |
| JP2015092635A (ja) * | 2015-02-05 | 2015-05-14 | 大日本印刷株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3972182B2 (ja) | 2007-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2852974B1 (en) | Method of making a substrate-less stackable package with wire-bond interconnect | |
| KR100533673B1 (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| TWI460845B (zh) | 具有區域陣列單元連接器之可堆疊模製微電子封裝 | |
| JP5280014B2 (ja) | 半導体装置及びその製造方法 | |
| KR100497974B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| CN103582946B (zh) | 具有到封装表面的线键合的封装堆叠组件 | |
| TW201131696A (en) | Integrated circuit packaging system with stacking interconnect and method of manufacture thereof | |
| US9324681B2 (en) | Pin attachment | |
| JP2002343899A (ja) | 半導体パッケージ用基板、半導体パッケージ | |
| JP3625815B2 (ja) | 半導体装置とその製造方法 | |
| CN112768437B (zh) | 多层堆叠封装结构和多层堆叠封装结构的制备方法 | |
| US9972560B2 (en) | Lead frame and semiconductor device | |
| JP3972183B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| CN114582731A (zh) | 一种层叠封装的下封装体结构及其形成方法 | |
| JPH10199924A (ja) | 半導体チップパッケージとその製造方法及びそれを用いた積層パッケージ | |
| JP2002110718A (ja) | 半導体装置の製造方法 | |
| JP3732194B2 (ja) | 半導体装置 | |
| JP3972182B2 (ja) | 半導体装置の製造方法 | |
| US11670600B2 (en) | Panel level metal wall grids array for integrated circuit packaging | |
| US11616017B2 (en) | Integrated circuit package structure, integrated circuit package unit and associated packaging method | |
| CN100481420C (zh) | 堆叠型芯片封装结构、芯片封装体及其制造方法 | |
| CN107546217A (zh) | 柱顶互连的封装堆栈方法与构造 | |
| US11824001B2 (en) | Integrated circuit package structure and integrated circuit package unit | |
| JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2006202997A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050124 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070412 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070529 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |