JP2003258152A - 熱バイアを有するモノリシックマイクロ波集積回路パッケージ - Google Patents
熱バイアを有するモノリシックマイクロ波集積回路パッケージInfo
- Publication number
- JP2003258152A JP2003258152A JP2002209920A JP2002209920A JP2003258152A JP 2003258152 A JP2003258152 A JP 2003258152A JP 2002209920 A JP2002209920 A JP 2002209920A JP 2002209920 A JP2002209920 A JP 2002209920A JP 2003258152 A JP2003258152 A JP 2003258152A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- microwave integrated
- monolithic microwave
- circuit chip
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
- H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
- H10W40/228—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/654—Top-view layouts
- H10W70/655—Fan-out layouts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 寄生容量や寄生インダクタンスに起因するリ
アクタンスの不整合ならびに自己共振を最小限にするこ
とができ、モノリシックマイクロ波集積回路から熱の散
逸を増大させることができるフリップ・チップ実装技術
を用いたモノリシックマイクロ波集積回路チップパッケ
ージを提供する。 【解決手段】 本発明は、パッケージ基板と、モノリシ
ックマイクロ波集積回路チップと、複数の突起部と、プ
ラスチックパッケージ本体とを備えてなる、熱バイアを
内部に有するモノリシックマイクロ波集積回路チップパ
ッケージに関するものである。モノリシックマイクロ波
集積回路チップ上のアース−シグナル−アースないしア
ース−シグナルのボンディングパッドの配列を該パッケ
ージの外側の電気的接点に伝えて、これにより、このパ
ッケージ内のモノリシックマイクロ波集積回路チップが
最適の条件で動作することを可能にする。
アクタンスの不整合ならびに自己共振を最小限にするこ
とができ、モノリシックマイクロ波集積回路から熱の散
逸を増大させることができるフリップ・チップ実装技術
を用いたモノリシックマイクロ波集積回路チップパッケ
ージを提供する。 【解決手段】 本発明は、パッケージ基板と、モノリシ
ックマイクロ波集積回路チップと、複数の突起部と、プ
ラスチックパッケージ本体とを備えてなる、熱バイアを
内部に有するモノリシックマイクロ波集積回路チップパ
ッケージに関するものである。モノリシックマイクロ波
集積回路チップ上のアース−シグナル−アースないしア
ース−シグナルのボンディングパッドの配列を該パッケ
ージの外側の電気的接点に伝えて、これにより、このパ
ッケージ内のモノリシックマイクロ波集積回路チップが
最適の条件で動作することを可能にする。
Description
【０００１】
【発明の属する技術分野】本発明は、モノリシックマイ
クロ波集積回路（MIMIC; monolithic microwaveintegra
ted circuit）パッケージに関する。特に、本発明は、
内部に熱的なバイアを有するモノリシックマイクロ波集
積回路パッケージに関する。
クロ波集積回路（MIMIC; monolithic microwaveintegra
ted circuit）パッケージに関する。特に、本発明は、
内部に熱的なバイアを有するモノリシックマイクロ波集
積回路パッケージに関する。
【０００２】
【従来の技術】マイクロ波／ミリ波集積回路は、３〜３
０ＧＨｚおよび３０〜３００ＧＨｚの作動周波数を有し
ている。一般に、マイクロ波／ミリ波集積回路の機能や
用途は、パッケージの構造によって制限されている。そ
のため、パッケージングの仕方は、モノリシックマイク
ロ波集積回路チップ（MIMIC; monolithic microwave in
tegrated circuit）パッケージの多くの面に関して重要
である。特に、MIMICパッケージは、高い作動周波数、
低い寄生インダクタンスならびに寄生容量、高い熱散逸
能力、小さいパッケージ容積、安価な製造コスト、そし
て大量自動生産のための可能性を有している。
０ＧＨｚおよび３０〜３００ＧＨｚの作動周波数を有し
ている。一般に、マイクロ波／ミリ波集積回路の機能や
用途は、パッケージの構造によって制限されている。そ
のため、パッケージングの仕方は、モノリシックマイク
ロ波集積回路チップ（MIMIC; monolithic microwave in
tegrated circuit）パッケージの多くの面に関して重要
である。特に、MIMICパッケージは、高い作動周波数、
低い寄生インダクタンスならびに寄生容量、高い熱散逸
能力、小さいパッケージ容積、安価な製造コスト、そし
て大量自動生産のための可能性を有している。
【０００３】図１は、従来のモノリシックマイクロ波集
積回路パッケージの断面を示す。このMIMICパッケージ
は、いわゆる「スモール・アウトライン集積回路（small
outline integrated circuit）」（SOIC）型とされて
いる。図１に示すように、チップ１０４は、リードフレ
ーム１０２のパドル１０６に、表面実装技術によって接
着される。ワイヤボンディング処理１０８が施される。
ワイヤは、その後、接着剤１１０を用いて所定位置に固
定される。パッケージを形成するために、プラスチック
材料１１２を用いて、射出成形工程が行われる。このプ
ラスチック材料１１２は、電気的な特性に何らかの変化
をもたらしかねない湿気、埃、汚れの付着からチップを
保護する。
積回路パッケージの断面を示す。このMIMICパッケージ
は、いわゆる「スモール・アウトライン集積回路（small
outline integrated circuit）」（SOIC）型とされて
いる。図１に示すように、チップ１０４は、リードフレ
ーム１０２のパドル１０６に、表面実装技術によって接
着される。ワイヤボンディング処理１０８が施される。
ワイヤは、その後、接着剤１１０を用いて所定位置に固
定される。パッケージを形成するために、プラスチック
材料１１２を用いて、射出成形工程が行われる。このプ
ラスチック材料１１２は、電気的な特性に何らかの変化
をもたらしかねない湿気、埃、汚れの付着からチップを
保護する。
【０００４】図２は、従来の他のモノリシックマイクロ
波集積回路パッケージの断面図である。図１におけるリ
ードフレームは、寄生容量や寄生インダクタンスがかな
り増加する可能性があるので、図２のモノリシックマイ
クロ波集積回路パッケージは、モノリシックマイクロ波
集積回路チップ２０４を支持するのに絶縁基板２０２を
用いている。この絶縁基板２０２は、上面および下面を
有している。これら上面および下面の両方とも、複数の
接続端子２０２ａ，２０２ｂを有している。上側接続端
子２０２ａと下側接続端子２０２ｂとの間の電気的接続
は、バイア２０２ｃ（via）によって得られている。モ
ノリシックマイクロ波集積回路チップ２０４は、絶縁基
板２０２に取り付けられている。モノリシックマイクロ
波集積回路チップ２０４上の接続端子２０３を絶縁基板
２０２上の接続端子２０２ａに接続させるために、ワイ
ヤボンディング処理が施されている。モノリシックマイ
クロ波集積回路チップ２０４およびワイヤ２０６を内部
に封入してカプセル化するために、接着剤２０８が注入
されている。プラスチックパッケージ本体２１０を形成
するために、最後に射出成形が行われている。
波集積回路パッケージの断面図である。図１におけるリ
ードフレームは、寄生容量や寄生インダクタンスがかな
り増加する可能性があるので、図２のモノリシックマイ
クロ波集積回路パッケージは、モノリシックマイクロ波
集積回路チップ２０４を支持するのに絶縁基板２０２を
用いている。この絶縁基板２０２は、上面および下面を
有している。これら上面および下面の両方とも、複数の
接続端子２０２ａ，２０２ｂを有している。上側接続端
子２０２ａと下側接続端子２０２ｂとの間の電気的接続
は、バイア２０２ｃ（via）によって得られている。モ
ノリシックマイクロ波集積回路チップ２０４は、絶縁基
板２０２に取り付けられている。モノリシックマイクロ
波集積回路チップ２０４上の接続端子２０３を絶縁基板
２０２上の接続端子２０２ａに接続させるために、ワイ
ヤボンディング処理が施されている。モノリシックマイ
クロ波集積回路チップ２０４およびワイヤ２０６を内部
に封入してカプセル化するために、接着剤２０８が注入
されている。プラスチックパッケージ本体２１０を形成
するために、最後に射出成形が行われている。
【０００５】従来のモノリシックマイクロ波集積回路パ
ッケージの内側のボンディングワイヤは、寄生容量と寄
生インダクタンスの原因になる。こういった寄生インダ
クタンスや寄生容量は、高周波数応答にかなりの影響を
持ち得るような自己共振ならびに著しいリアクタンスの
不整合を引き起こすことが多い。
ッケージの内側のボンディングワイヤは、寄生容量と寄
生インダクタンスの原因になる。こういった寄生インダ
クタンスや寄生容量は、高周波数応答にかなりの影響を
持ち得るような自己共振ならびに著しいリアクタンスの
不整合を引き起こすことが多い。
【０００６】また、従来のモノリシックマイクロ波集積
回路パッケージ内にガリウム砒素型のチップが用いられ
ることが多いが、ガリウム砒素は、熱伝導性に乏しいた
め、モノリシックマイクロ波集積回路は、寿命を縮める
ような過熱状態になることが頻繁にある。
回路パッケージ内にガリウム砒素型のチップが用いられ
ることが多いが、ガリウム砒素は、熱伝導性に乏しいた
め、モノリシックマイクロ波集積回路は、寿命を縮める
ような過熱状態になることが頻繁にある。
【０００７】
【発明が解決しようとする課題】従って、本発明の第一
の課題は、寄生容量や寄生インダクタンスに起因するリ
アクタンスの不整合ならびに自己共振を最小限にするこ
とのできる熱的なバイア（thermal via）（本明細書
中、単に熱バイアと称することもある）を有するモノリ
シックマイクロ波集積回路パッケージ（本明細書中、モ
ノリシックマイクロ波集積回路チップパッケージと称す
る場合もある）を提供することにある。
の課題は、寄生容量や寄生インダクタンスに起因するリ
アクタンスの不整合ならびに自己共振を最小限にするこ
とのできる熱的なバイア（thermal via）（本明細書
中、単に熱バイアと称することもある）を有するモノリ
シックマイクロ波集積回路パッケージ（本明細書中、モ
ノリシックマイクロ波集積回路チップパッケージと称す
る場合もある）を提供することにある。
【０００８】本発明の第二の課題は、フリップ・チップ
実装技術を従来のワイヤボンディング処理の代わりに用
いて、製造を自動化して一度に生産できるようにする熱
バイアを有するモノリシックマイクロ波集積回路パッケ
ージを提供することにある。
実装技術を従来のワイヤボンディング処理の代わりに用
いて、製造を自動化して一度に生産できるようにする熱
バイアを有するモノリシックマイクロ波集積回路パッケ
ージを提供することにある。
【０００９】本発明の第三の課題は、モノリシックマイ
クロ波集積回路からの熱の散逸や放散を促進させる熱バ
イアを有するモノリシックマイクロ波集積回路パッケー
ジを提供することにある。
クロ波集積回路からの熱の散逸や放散を促進させる熱バ
イアを有するモノリシックマイクロ波集積回路パッケー
ジを提供することにある。
【００１０】本発明の第四の課題は、モノリシックマイ
クロ波集積回路チップ上のアース−シグナル−アース
（接地側−信号側−接地側）（ground-signal-ground）
（G-S-G）の順序ないしアース−シグナル（ground-sign
al）（接地側−信号側）（G-S）の順序を有するボンデ
ィングパッドを介して直にパッケージ外部との電気的な
特性を改善することのできる熱バイアを有するモノリシ
ックマイクロ波集積回路パッケージを提供することにあ
る。
クロ波集積回路チップ上のアース−シグナル−アース
（接地側−信号側−接地側）（ground-signal-ground）
（G-S-G）の順序ないしアース−シグナル（ground-sign
al）（接地側−信号側）（G-S）の順序を有するボンデ
ィングパッドを介して直にパッケージ外部との電気的な
特性を改善することのできる熱バイアを有するモノリシ
ックマイクロ波集積回路パッケージを提供することにあ
る。
【００１１】
【課題を解決するための手段】本発明によりこれらの目
的を達成して他の利点を得るために、本明細書中におい
て実施形態が示され、幅広く記載されているように、本
発明は、内部に熱バイアを有するモノリシックマイクロ
波集積回路パッケージを提供する。このパッケージは、
主として、パッケージ基板と、モノリシックマイクロ波
集積回路チップ（あるいは単にモノリシックマイクロ波
集積回路とのみ称する場合もある）と、複数の突起部
と、プラスチックパッケージ本体とを有している。
的を達成して他の利点を得るために、本明細書中におい
て実施形態が示され、幅広く記載されているように、本
発明は、内部に熱バイアを有するモノリシックマイクロ
波集積回路パッケージを提供する。このパッケージは、
主として、パッケージ基板と、モノリシックマイクロ波
集積回路チップ（あるいは単にモノリシックマイクロ波
集積回路とのみ称する場合もある）と、複数の突起部
と、プラスチックパッケージ本体とを有している。
【００１２】上記パッケージ基板は、第１の絶縁層と、
複数の第１の導電バイア（conductive via）と、複数の
熱バイアと、第１のパターン配線層と、第２のパターン
配線層と、第２の絶縁層と、複数の第２の導電バイアと
を備えている。第１の絶縁層は、第１の面および第２の
面を有している。第１の導電バイアと熱バイアとは、第
１の絶縁層の内側に形成されている。第１のパターン配
線層は、第１の絶縁層の第１の面上に形成されている。
第２のパターン配線層は、第１の絶縁層の第２の面上に
形成されている。第２の絶縁層は、第１の絶縁層の上側
に形成されている。第２の導電バイアは、第２の絶縁層
の内側に形成されている。さらに、第２の導電バイアお
よび第１の導電バイアは、第１のパターン配線層を介し
て電気的に接続されている。
複数の第１の導電バイア（conductive via）と、複数の
熱バイアと、第１のパターン配線層と、第２のパターン
配線層と、第２の絶縁層と、複数の第２の導電バイアと
を備えている。第１の絶縁層は、第１の面および第２の
面を有している。第１の導電バイアと熱バイアとは、第
１の絶縁層の内側に形成されている。第１のパターン配
線層は、第１の絶縁層の第１の面上に形成されている。
第２のパターン配線層は、第１の絶縁層の第２の面上に
形成されている。第２の絶縁層は、第１の絶縁層の上側
に形成されている。第２の導電バイアは、第２の絶縁層
の内側に形成されている。さらに、第２の導電バイアお
よび第１の導電バイアは、第１のパターン配線層を介し
て電気的に接続されている。
【００１３】モノリシックマイクロ波集積回路は、パッ
ケージ基板の上側に設置されている。モノリシックマイ
クロ波集積回路は、複数の第１のボンディングパッドを
有している。第１のボンディングパッドは、例えば、信
号入力パッドならびに隣接する二つの第１のアースパッ
ド、そして、信号出力パッドならびに隣接する二つの第
２のアースパッドを有して、アース−シグナル−アース
のパターン（配列）に並べられている。
ケージ基板の上側に設置されている。モノリシックマイ
クロ波集積回路は、複数の第１のボンディングパッドを
有している。第１のボンディングパッドは、例えば、信
号入力パッドならびに隣接する二つの第１のアースパッ
ド、そして、信号出力パッドならびに隣接する二つの第
２のアースパッドを有して、アース−シグナル−アース
のパターン（配列）に並べられている。
【００１４】また、上記第１のボンディングパッドは、
信号入力パッドならびに隣接する一つの第１のアースパ
ッド、そして、信号出力パッドならびに隣接する一つの
第２のアースパッドを有するアース−シグナルのパター
ンに並べられていてもよい。
信号入力パッドならびに隣接する一つの第１のアースパ
ッド、そして、信号出力パッドならびに隣接する一つの
第２のアースパッドを有するアース−シグナルのパター
ンに並べられていてもよい。
【００１５】モノリシックマイクロ波集積回路チップ
は、複数の第１のボンディングパッドおよび第２のボン
ディングパッドを有し、第２のボンディングパッドは、
少なくとも一つの第３のアースパッドと、少なくとも一
つのダミーパッドとを備えていてもよい。さらに、この
第２のボンディングパッドは、少なくとも一つの給電パ
ッドを備えるものであってもよい。この給電パッドは、
例えばＤＣ電源に接続されている。
は、複数の第１のボンディングパッドおよび第２のボン
ディングパッドを有し、第２のボンディングパッドは、
少なくとも一つの第３のアースパッドと、少なくとも一
つのダミーパッドとを備えていてもよい。さらに、この
第２のボンディングパッドは、少なくとも一つの給電パ
ッドを備えるものであってもよい。この給電パッドは、
例えばＤＣ電源に接続されている。
【００１６】上記突起部は、これらのボンディングパッ
ドと上記第２の導電バイアとを電気的に接続するため
に、ボンディングパッドと第２の導電バイアとの間に配
置されている。プラスチックパッケージ本体は、モノリ
シックマイクロ波集積回路チップがパッケージ基板の上
側にしっかり取り付けられるように、パッケージ基板の
上側に形成されている。
ドと上記第２の導電バイアとを電気的に接続するため
に、ボンディングパッドと第２の導電バイアとの間に配
置されている。プラスチックパッケージ本体は、モノリ
シックマイクロ波集積回路チップがパッケージ基板の上
側にしっかり取り付けられるように、パッケージ基板の
上側に形成されている。
【００１７】モノリシックマイクロ波集積回路は、活動
部分（活性領域）（active region）を有し、第１の絶
縁層の内側の熱バイアは、この活動部分の下側に設けら
れている。第１の絶縁層の第２の面は、第２のパターン
配線層を有している。この第２のパターン配線層によっ
て、パッケージ本体が、表面実装技術（surface mounti
ng technology）により、他の基板層と接続可能にな
る。
部分（活性領域）（active region）を有し、第１の絶
縁層の内側の熱バイアは、この活動部分の下側に設けら
れている。第１の絶縁層の第２の面は、第２のパターン
配線層を有している。この第２のパターン配線層によっ
て、パッケージ本体が、表面実装技術（surface mounti
ng technology）により、他の基板層と接続可能にな
る。
【００１８】また、本発明は、内部に熱バイアを有する
さらに他のモノリシックマイクロ波集積回路パッケージ
も提供する。このパッケージは、主として、パッケージ
基板と、モノリシックマイクロ波集積回路チップ（ある
いは単にモノリシックマイクロ波集積回路とのみ称する
場合もある）と、複数の突起部と、プラスチックパッケ
ージ本体とを備えている。
さらに他のモノリシックマイクロ波集積回路パッケージ
も提供する。このパッケージは、主として、パッケージ
基板と、モノリシックマイクロ波集積回路チップ（ある
いは単にモノリシックマイクロ波集積回路とのみ称する
場合もある）と、複数の突起部と、プラスチックパッケ
ージ本体とを備えている。
【００１９】上記パッケージ基板は、複数の絶縁層と、
複数の導電バイアと、複数のパターン配線層と、複数の
熱バイアとを備えている。導電バイアは、それぞれ異な
る絶縁層の内部に形成され、そして、パターン配線層
は、それぞれ異なる絶縁層の間に形成されている。導電
バイアとパターン配線層とは、協動してファンアウト
（fan-out）配線構造を構成することができる。熱バイ
アは、上記絶縁層の内部に形成されている。
複数の導電バイアと、複数のパターン配線層と、複数の
熱バイアとを備えている。導電バイアは、それぞれ異な
る絶縁層の内部に形成され、そして、パターン配線層
は、それぞれ異なる絶縁層の間に形成されている。導電
バイアとパターン配線層とは、協動してファンアウト
（fan-out）配線構造を構成することができる。熱バイ
アは、上記絶縁層の内部に形成されている。
【００２０】上記モノリシックマイクロ波集積回路は、
上記パッケージ基板の上側に配置されている。このモノ
リシックマイクロ波集積回路は、複数のボンディングパ
ッドを有している。ボンディングパッドは、アース−シ
グナル−アースのパターンに並べられているか、あるい
は、シグナル−アースのパターンに並べられている。突
起部は、ボンディングパッドと導電バイアとを電気的に
接続するために、ボンディングパッドとパッケージ基板
との間に配置されている。プラスチックパッケージ本体
は、モノリシックマイクロ波集積回路チップがしっかり
とパッケージ基板の上に取り付けられるように、パッケ
ージ基板の上側に形成されている。
上記パッケージ基板の上側に配置されている。このモノ
リシックマイクロ波集積回路は、複数のボンディングパ
ッドを有している。ボンディングパッドは、アース−シ
グナル−アースのパターンに並べられているか、あるい
は、シグナル−アースのパターンに並べられている。突
起部は、ボンディングパッドと導電バイアとを電気的に
接続するために、ボンディングパッドとパッケージ基板
との間に配置されている。プラスチックパッケージ本体
は、モノリシックマイクロ波集積回路チップがしっかり
とパッケージ基板の上に取り付けられるように、パッケ
ージ基板の上側に形成されている。
【００２１】モノリシックマイクロ波集積回路は、活動
する活動部分を有し、第１の絶縁層内の熱バイアは、こ
の活動部分の下側に設けられている。
する活動部分を有し、第１の絶縁層内の熱バイアは、こ
の活動部分の下側に設けられている。
【００２２】これまで述べてきた一般的な説明も、以下
に述べられる具体的な説明も、ともに一例であって、請
求項に記載される本発明をさらに説明するためのもので
あることに留意されたい。
に述べられる具体的な説明も、ともに一例であって、請
求項に記載される本発明をさらに説明するためのもので
あることに留意されたい。
【００２３】
【発明の実施の形態】添付された図は、本発明の理解を
促すためのものであって、本発明に含まれるものであ
る。図には、本発明の実施形態が示され、以下の記載と
ともに本発明の技術思想を明らかにするものである。
促すためのものであって、本発明に含まれるものであ
る。図には、本発明の実施形態が示され、以下の記載と
ともに本発明の技術思想を明らかにするものである。
【００２４】以下、図に例示された本発明の好ましい実
施形態について詳述する。可能であればいつでも、同じ
かもしくは類似の部材を指すのに図面ならびに以下の記
載において同じ符号を用いる。
施形態について詳述する。可能であればいつでも、同じ
かもしくは類似の部材を指すのに図面ならびに以下の記
載において同じ符号を用いる。
【００２５】一般に、高出力のフリップ・チップ・モノ
リシックマイクロ波集積回路パッケージは、出力定格に
基づいて分類することができる。出力が１ｍＷを下回る
なら、パッケージは低出力パッケージと見なされるし、
その一方で、出力が１ｍＷを超えるようなら高出力パッ
ケージと見なされる。高出力パッケージに含まれるモノ
リシックマイクロ波集積回路は、低出力パッケージと比
べて発熱がさらに大きい。このため、高出力パッケージ
は、信頼性を増すために、付属の冷却構造を有している
必要がある。本発明に係るパッケージは、この高出力パ
ッケージからできるだけ多くの熱を取り除くために特殊
な構成とされている。
リシックマイクロ波集積回路パッケージは、出力定格に
基づいて分類することができる。出力が１ｍＷを下回る
なら、パッケージは低出力パッケージと見なされるし、
その一方で、出力が１ｍＷを超えるようなら高出力パッ
ケージと見なされる。高出力パッケージに含まれるモノ
リシックマイクロ波集積回路は、低出力パッケージと比
べて発熱がさらに大きい。このため、高出力パッケージ
は、信頼性を増すために、付属の冷却構造を有している
必要がある。本発明に係るパッケージは、この高出力パ
ッケージからできるだけ多くの熱を取り除くために特殊
な構成とされている。
【００２６】図３および図４は、本発明の好ましい実施
形態による二つのモノリシックマイクロ波集積回路チッ
プの上面図である。図３には、活動部分３０６と、複数
の第１のボンディングパッド３０２と、複数の第２のボ
ンディングパッド３０５とを上側に有するモノリシック
マイクロ波集積回路チップ３００が示されている。第１
のボンディングパッド３０２の組は、複数の第１のアー
スパッド３０２ａと、複数の第２のアースパッド３０２
ｂと、信号入力パッド３０４ａと、信号出力パッド３０
４ｂとを備えている。第２のボンディングパッド３０５
の組は、少なくとも一つの第３のアースパッド３０５ａ
と、少なくとも一つのダミーパッド３０５ｂとを備えて
いる。第２のボンディングパッドの組は、さらに給電パ
ッドを備えている。この給電パッドは、例えばＤＣ電源
に直に接続することができる。加えて、第１のアースパ
ッド３０２ａ、第２のアースパッド３０２ｂ、信号入力
パッド３０４ａ、及び信号出力パッド３０４ｂは、活動
部分３０６の周りに配置されている。
形態による二つのモノリシックマイクロ波集積回路チッ
プの上面図である。図３には、活動部分３０６と、複数
の第１のボンディングパッド３０２と、複数の第２のボ
ンディングパッド３０５とを上側に有するモノリシック
マイクロ波集積回路チップ３００が示されている。第１
のボンディングパッド３０２の組は、複数の第１のアー
スパッド３０２ａと、複数の第２のアースパッド３０２
ｂと、信号入力パッド３０４ａと、信号出力パッド３０
４ｂとを備えている。第２のボンディングパッド３０５
の組は、少なくとも一つの第３のアースパッド３０５ａ
と、少なくとも一つのダミーパッド３０５ｂとを備えて
いる。第２のボンディングパッドの組は、さらに給電パ
ッドを備えている。この給電パッドは、例えばＤＣ電源
に直に接続することができる。加えて、第１のアースパ
ッド３０２ａ、第２のアースパッド３０２ｂ、信号入力
パッド３０４ａ、及び信号出力パッド３０４ｂは、活動
部分３０６の周りに配置されている。
【００２７】信号入力パッド３０４ａは、例えば、高周
波信号入力端子（RF-in）とされ、信号出力パッド３０
４ｂは、例えば、高周波信号出力端子（RF-out）とされ
ている。信号入力パッド３０４ａの両側には、それぞれ
第１のアースパッド３０２ａが設けられている。こうし
て、アース−シグナル−アース（G-S-G）のパッドの配
列が形成されている。同じように、信号出力パッド３０
４ｂの両側には、それぞれ第２のアースパッド３０２ｂ
が設けられている。こうして、アース−シグナル−アー
ス（G-S-G）のパッドの配列が形成されている。信号入
力パッド３０４ａおよび隣接する第１のアースパッド３
０２ａによって形成されるアース−シグナル−アースの
パターンは、同一平面上（coplanar）導波路を構成して
いる。同様に、信号入力パッド３０４ｂおよび隣接する
第２のアースパッド３０２ｂによって形成されるアース
−シグナル−アースのパターンは、同一平面上導波路を
構成している。
波信号入力端子（RF-in）とされ、信号出力パッド３０
４ｂは、例えば、高周波信号出力端子（RF-out）とされ
ている。信号入力パッド３０４ａの両側には、それぞれ
第１のアースパッド３０２ａが設けられている。こうし
て、アース−シグナル−アース（G-S-G）のパッドの配
列が形成されている。同じように、信号出力パッド３０
４ｂの両側には、それぞれ第２のアースパッド３０２ｂ
が設けられている。こうして、アース−シグナル−アー
ス（G-S-G）のパッドの配列が形成されている。信号入
力パッド３０４ａおよび隣接する第１のアースパッド３
０２ａによって形成されるアース−シグナル−アースの
パターンは、同一平面上（coplanar）導波路を構成して
いる。同様に、信号入力パッド３０４ｂおよび隣接する
第２のアースパッド３０２ｂによって形成されるアース
−シグナル−アースのパターンは、同一平面上導波路を
構成している。
【００２８】図４には、活動部分４０６と、複数の第１
のボンディングパッド４０２と、複数の第２のボンディ
ングパッド４０５とを上側に有するモノリシックマイク
ロ波集積回路チップ４００が示されている。第１のボン
ディングパッド４０２の組は、複数の第１のアースパッ
ド４０２ａと、複数の第２のアースパッド４０２ｂと、
信号入力パッド４０４ａと、信号出力パッド４０４ｂと
を備えている。第２のボンディングパッド４０５の組
は、少なくとも一つの第３のアースパッド４０５ａと、
少なくとも一つのダミーパッド４０５ｂとを備えてい
る。第２のボンディングパッドの組は、さらに給電パッ
ドを備えている。この給電パッドは、例えばＤＣ電源に
直に接続することができる。加えて、第１のアースパッ
ド４０２ａ、第２のアースパッド４０２ｂ、信号入力パ
ッド４０４ａ、及び信号出力パッド４０４ｂは、活動部
分４０６の周りに配置されている。
のボンディングパッド４０２と、複数の第２のボンディ
ングパッド４０５とを上側に有するモノリシックマイク
ロ波集積回路チップ４００が示されている。第１のボン
ディングパッド４０２の組は、複数の第１のアースパッ
ド４０２ａと、複数の第２のアースパッド４０２ｂと、
信号入力パッド４０４ａと、信号出力パッド４０４ｂと
を備えている。第２のボンディングパッド４０５の組
は、少なくとも一つの第３のアースパッド４０５ａと、
少なくとも一つのダミーパッド４０５ｂとを備えてい
る。第２のボンディングパッドの組は、さらに給電パッ
ドを備えている。この給電パッドは、例えばＤＣ電源に
直に接続することができる。加えて、第１のアースパッ
ド４０２ａ、第２のアースパッド４０２ｂ、信号入力パ
ッド４０４ａ、及び信号出力パッド４０４ｂは、活動部
分４０６の周りに配置されている。
【００２９】信号入力パッド４０４ａは、例えば、高周
波信号入力端子（radio frequencysignal input termin
al）（RF-in）とされ、信号出力パッド４０４ｂは、例
えば、高周波信号出力端子（RF-out）とされている。信
号入力パッド４０４ａの一方の側には、第１のアースパ
ッド４０２ａが設けられている。こうして、アース−シ
グナル（G-S）パッドの並びが形成されている。同じよ
うに、信号出力パッド４０４ｂの一方の側には、第２の
アースパッド４０２ｂが設けられている。こうして、ア
ース−シグナル（G-S）パッドの並びが形成されてい
る。
波信号入力端子（radio frequencysignal input termin
al）（RF-in）とされ、信号出力パッド４０４ｂは、例
えば、高周波信号出力端子（RF-out）とされている。信
号入力パッド４０４ａの一方の側には、第１のアースパ
ッド４０２ａが設けられている。こうして、アース−シ
グナル（G-S）パッドの並びが形成されている。同じよ
うに、信号出力パッド４０４ｂの一方の側には、第２の
アースパッド４０２ｂが設けられている。こうして、ア
ース−シグナル（G-S）パッドの並びが形成されてい
る。
【００３０】図５は、本発明の好ましい実施形態による
パッケージの断面図である。図５に示されるように、パ
ッケージ基板５００は、第１の絶縁層５０６と、複数の
第１の導電バイア５１０と、複数の熱バイア５１２と、
第１のパターン配線層５０８と、第２の絶縁層５０２
と、複数の第２の導電バイア５０４と、第２のパターン
配線層５１４，５１６とを備えている。
パッケージの断面図である。図５に示されるように、パ
ッケージ基板５００は、第１の絶縁層５０６と、複数の
第１の導電バイア５１０と、複数の熱バイア５１２と、
第１のパターン配線層５０８と、第２の絶縁層５０２
と、複数の第２の導電バイア５０４と、第２のパターン
配線層５１４，５１６とを備えている。
【００３１】前記第１の導電バイア５１０および熱バイ
ア５１２は、第１の絶縁層５０６内に形成されている。
第１の導電バイア５１０は、第１の絶縁層５０６の外側
の縁部の方により近づけて形成され、熱バイア５１２
は、第１の絶縁層５０６の中央部分の方により近づけて
形成されている。
ア５１２は、第１の絶縁層５０６内に形成されている。
第１の導電バイア５１０は、第１の絶縁層５０６の外側
の縁部の方により近づけて形成され、熱バイア５１２
は、第１の絶縁層５０６の中央部分の方により近づけて
形成されている。
【００３２】第１の絶縁層５０６は、第１の面５１０ａ
および第２の面５１０ｂを有している。第１のパターン
配線層５０８は、第１の絶縁層５０６の第１の面５１０
ａ上に形成され、第２のパターン配線層５１４，５１６
は、第１の絶縁層５０６の第２の面５１０ｂ上に形成さ
れている。第１の面５１０ａに露出された第１の導電バ
イア５１０の端部は、第１のパターン配線層５０８に電
気的に接続されている。同様に、第２の面５１０ｂに露
出された第１の導電バイア５１０の端部は、第２のパタ
ーン配線層５１４に電気的に接続されている。第２の面
５１０ｂに露出された熱バイア５１２の端部は、第２の
パターン配線層５１６に接続されている。
および第２の面５１０ｂを有している。第１のパターン
配線層５０８は、第１の絶縁層５０６の第１の面５１０
ａ上に形成され、第２のパターン配線層５１４，５１６
は、第１の絶縁層５０６の第２の面５１０ｂ上に形成さ
れている。第１の面５１０ａに露出された第１の導電バ
イア５１０の端部は、第１のパターン配線層５０８に電
気的に接続されている。同様に、第２の面５１０ｂに露
出された第１の導電バイア５１０の端部は、第２のパタ
ーン配線層５１４に電気的に接続されている。第２の面
５１０ｂに露出された熱バイア５１２の端部は、第２の
パターン配線層５１６に接続されている。
【００３３】第１のパターン配線層５０８は、さらに、
第２の絶縁層５０２に取り付けられている。第２の絶縁
層５０２は、複数の第２の導電バイア５０４を有してい
る。第２の導電バイア５０４の一端は、第１のパターン
配線層５０８に電気的に接続されている。このため、第
２の導電バイア５０４は、第１のパターン配線層５０８
を介して第１の導電バイア５１０と電気的につながって
いる。さらには、別の集積回路チップと接続するための
接続パッド５０９が、第２の導電バイア５０４の他方の
端部上に形成されていてもよい。
第２の絶縁層５０２に取り付けられている。第２の絶縁
層５０２は、複数の第２の導電バイア５０４を有してい
る。第２の導電バイア５０４の一端は、第１のパターン
配線層５０８に電気的に接続されている。このため、第
２の導電バイア５０４は、第１のパターン配線層５０８
を介して第１の導電バイア５１０と電気的につながって
いる。さらには、別の集積回路チップと接続するための
接続パッド５０９が、第２の導電バイア５０４の他方の
端部上に形成されていてもよい。
【００３４】本実施形態において、パッケージ基板５０
０は、二つの層を有している。しかしながら、パッケー
ジ基板を構成する層の数は、もっと多くても構わない。
集積回路の製造に知識を有する者であれば、パッケージ
基板は、導電バイアが植え込まれるようにして配設され
た絶縁層やパターン配線層を何層も互いに交互に積層さ
せて構成することができることに気付くであろう。
０は、二つの層を有している。しかしながら、パッケー
ジ基板を構成する層の数は、もっと多くても構わない。
集積回路の製造に知識を有する者であれば、パッケージ
基板は、導電バイアが植え込まれるようにして配設され
た絶縁層やパターン配線層を何層も互いに交互に積層さ
せて構成することができることに気付くであろう。
【００３５】図６Ａ、図６Ｂ、及び図６Ｃは、本発明の
好ましい実施形態によるパッケージ基板内の様々な層を
示す概略図である。図６Ａは、パッケージ基板５００の
上面図である。図６Ａに示されるように、第２の導電バ
イア５０４は、絶縁層５０２内の異なる位置に形成され
ている。第２の導電バイア５０４は、モノリシックマイ
クロ波集積回路チップ３００の第１のアースパッド３０
２ａ、第２のアースパッド３０２ｂ、信号入力パッド３
０４ａ、及び信号出力パッド３０４ｂに対応する位置に
配置されている（図３参照）。
好ましい実施形態によるパッケージ基板内の様々な層を
示す概略図である。図６Ａは、パッケージ基板５００の
上面図である。図６Ａに示されるように、第２の導電バ
イア５０４は、絶縁層５０２内の異なる位置に形成され
ている。第２の導電バイア５０４は、モノリシックマイ
クロ波集積回路チップ３００の第１のアースパッド３０
２ａ、第２のアースパッド３０２ｂ、信号入力パッド３
０４ａ、及び信号出力パッド３０４ｂに対応する位置に
配置されている（図３参照）。
【００３６】図６Ｂは、第１のパターン配線層５０８の
レイアウトを示す上面図である。第１のパターン配線層
５０８を設ける目的は、第１の導電バイア５１０と第２
の導電バイア５０４とを電気的に互いに接続するためで
ある。第１の絶縁層５０６内の熱バイア５１２は、パッ
ケージ基板５００の中央部分に主に配設されていること
に留意されたい。
レイアウトを示す上面図である。第１のパターン配線層
５０８を設ける目的は、第１の導電バイア５１０と第２
の導電バイア５０４とを電気的に互いに接続するためで
ある。第１の絶縁層５０６内の熱バイア５１２は、パッ
ケージ基板５００の中央部分に主に配設されていること
に留意されたい。
【００３７】図６Ｃは、パッケージ基板５００の底面図
である。第１の絶縁層５０６内の第１の導電バイア５１
０は、第２のパターン配線層５１４を介して外部端子に
電気的に接続されている。同様にして、第１の絶縁層５
０６内の熱バイア５１２は、第２のパターン配線層５１
６を介して外部端子に電気的に接続されている。
である。第１の絶縁層５０６内の第１の導電バイア５１
０は、第２のパターン配線層５１４を介して外部端子に
電気的に接続されている。同様にして、第１の絶縁層５
０６内の熱バイア５１２は、第２のパターン配線層５１
６を介して外部端子に電気的に接続されている。
【００３８】図７は、本発明の好ましい実施形態により
製造された内部熱バイアを有するモノリシックマイクロ
波集積回路チップパッケージを示す概略断面図である。
図７に示すように、モノリシックマイクロ波集積回路チ
ップパッケージは、主として、パッケージ基板５００
と、モノリシックマイクロ波集積回路チップ３００と、
複数の突起部６００と、プラスチックパッケージ本体７
００とを備えている。
製造された内部熱バイアを有するモノリシックマイクロ
波集積回路チップパッケージを示す概略断面図である。
図７に示すように、モノリシックマイクロ波集積回路チ
ップパッケージは、主として、パッケージ基板５００
と、モノリシックマイクロ波集積回路チップ３００と、
複数の突起部６００と、プラスチックパッケージ本体７
００とを備えている。
【００３９】モノリシックマイクロ波集積回路チップ３
００は、フリップ・チップ装着法によって、突起部６０
０を介してパッケージ基板５００上の接続パッド５０９
に電気的に接続されている。モノリシックマイクロ波集
積回路チップ３００およびパッケージ基板５００は、フ
リップチップ法によって電気的に接続されているので、
モノリシックマイクロ波集積回路チップ３００の活動部
分３０６は、パッケージ基板５００に面している。
００は、フリップ・チップ装着法によって、突起部６０
０を介してパッケージ基板５００上の接続パッド５０９
に電気的に接続されている。モノリシックマイクロ波集
積回路チップ３００およびパッケージ基板５００は、フ
リップチップ法によって電気的に接続されているので、
モノリシックマイクロ波集積回路チップ３００の活動部
分３０６は、パッケージ基板５００に面している。
【００４０】モノリシックマイクロ波集積回路チップ３
００上の端子は、突起部６００およびパッケージ基板５
００を介して、プラスチックパッケージ本体上の外部端
子へファンアウトされている（fanned-out）。チップ３
００からの信号は、第１の導電バイア５１０、第１のパ
ターン配線層５０８、第２の導電バイア５０４、接続パ
ッド５０９、及び第２のパターン配線層５１４，５１６
を有しているパッケージ基板５００の内部の込み入った
構造を通過した後で外部端子に達することができる。
００上の端子は、突起部６００およびパッケージ基板５
００を介して、プラスチックパッケージ本体上の外部端
子へファンアウトされている（fanned-out）。チップ３
００からの信号は、第１の導電バイア５１０、第１のパ
ターン配線層５０８、第２の導電バイア５０４、接続パ
ッド５０９、及び第２のパターン配線層５１４，５１６
を有しているパッケージ基板５００の内部の込み入った
構造を通過した後で外部端子に達することができる。
【００４１】突起部６００は、パッケージ基板５００と
モノリシックマイクロ波集積回路チップ３００との間に
配置されている。この突起部６００は、パッケージ基板
５００の接続パッド５０９の上部か、あるいは、モノリ
シックマイクロ波集積回路チップ３００上に設けること
ができる。突起部６００がモノリシックマイクロ波集積
回路３００上に形成される場合には、パッケージの信頼
性を高めるためにアンダーボールメタリック（underbal
l metallic）（UBM）層３０３がしばしば形成される。
突起部６００は、周知の方法によって形成されるので、
詳細な説明は省略する。
モノリシックマイクロ波集積回路チップ３００との間に
配置されている。この突起部６００は、パッケージ基板
５００の接続パッド５０９の上部か、あるいは、モノリ
シックマイクロ波集積回路チップ３００上に設けること
ができる。突起部６００がモノリシックマイクロ波集積
回路３００上に形成される場合には、パッケージの信頼
性を高めるためにアンダーボールメタリック（underbal
l metallic）（UBM）層３０３がしばしば形成される。
突起部６００は、周知の方法によって形成されるので、
詳細な説明は省略する。
【００４２】一般に、モノリシックマイクロ波集積回路
チップ３００およびパッケージ基板５００は、異なる材
料から作られている。そのため、これらの相対的な熱膨
張係数（coefficient of thermal expansion）（CTE）
に不整合が存在することがある。CTEにおける差によっ
て、パッケージの作動中に突起部６００内に応力が引き
起こされる可能性がある。この応力を最小限にするため
に、プラスチック材料がモノリシックマイクロ波集積回
路チップ３００およびパッケージ基板５００を収める型
の中に注入される。最終的には、モノリシックマイクロ
波集積回路チップ３００およびパッケージ基板５００
は、プラスチックパッケージ本体７００を形成するよう
に内部に封入されカプセル化される。
チップ３００およびパッケージ基板５００は、異なる材
料から作られている。そのため、これらの相対的な熱膨
張係数（coefficient of thermal expansion）（CTE）
に不整合が存在することがある。CTEにおける差によっ
て、パッケージの作動中に突起部６００内に応力が引き
起こされる可能性がある。この応力を最小限にするため
に、プラスチック材料がモノリシックマイクロ波集積回
路チップ３００およびパッケージ基板５００を収める型
の中に注入される。最終的には、モノリシックマイクロ
波集積回路チップ３００およびパッケージ基板５００
は、プラスチックパッケージ本体７００を形成するよう
に内部に封入されカプセル化される。
【００４３】プラスチックパッケージ本体７００は、モ
ノリシックマイクロ波集積回路チップ３００を衝撃から
守るだけでなく、モノリシックマイクロ波集積回路チッ
プ３００とパッケージ基板５００との間のプラスチック
材料が、熱的な応力に対して、突起部６００のクッショ
ンになる。このため、モノリシックマイクロ波集積回路
チップパッケージは、作動中のより優れた信頼性を有す
ることができる。
ノリシックマイクロ波集積回路チップ３００を衝撃から
守るだけでなく、モノリシックマイクロ波集積回路チッ
プ３００とパッケージ基板５００との間のプラスチック
材料が、熱的な応力に対して、突起部６００のクッショ
ンになる。このため、モノリシックマイクロ波集積回路
チップパッケージは、作動中のより優れた信頼性を有す
ることができる。
【００４４】最後に、本発明は、主たる長所として、次
の点を有している。すなわち、 １．モノリシックマイクロ波集積回路チップパッケージ
は、作動中にチップパッケージから熱を逃がすための熱
バイアを有している。 ２．モノリシックマイクロ波集積回路チップパッケージ
は、パッケージの全体的な電気的特性が向上するよう
に、チップ上の端子を外部の電気的接点へとファンアウ
トするための内部接続構造で満たされたパッケージ基板
を有している。
の点を有している。すなわち、 １．モノリシックマイクロ波集積回路チップパッケージ
は、作動中にチップパッケージから熱を逃がすための熱
バイアを有している。 ２．モノリシックマイクロ波集積回路チップパッケージ
は、パッケージの全体的な電気的特性が向上するよう
に、チップ上の端子を外部の電気的接点へとファンアウ
トするための内部接続構造で満たされたパッケージ基板
を有している。
【００４５】当業者であれば、本発明の思想と観点から
逸脱することなく本発明の構成に対して改善や変更をな
し得ることは言うまでもなく明らかである。これまで述
べてきたように、本発明は、請求項ならびにそれと等価
なものの範疇に入るのであれば、本発明の改善や変更も
含んでいるものとする。
逸脱することなく本発明の構成に対して改善や変更をな
し得ることは言うまでもなく明らかである。これまで述
べてきたように、本発明は、請求項ならびにそれと等価
なものの範疇に入るのであれば、本発明の改善や変更も
含んでいるものとする。
【図１】 従来のモノリシックマイクロ波集積回路パッ
ケージの断面図である。
ケージの断面図である。
【図２】 従来の他のモノリシックマイクロ波集積回路
パッケージの断面図である。
パッケージの断面図である。
【図３】 本発明の好ましい一実施形態によるモノリシ
ックマイクロ波集積回路チップの上面図である。
ックマイクロ波集積回路チップの上面図である。
【図４】 本発明の好ましい一実施形態による他のモノ
リシックマイクロ波集積回路チップの上面図である。
リシックマイクロ波集積回路チップの上面図である。
【図５】 本発明の好ましい一実施形態によるパッケー
ジ基板の断面図である。
ジ基板の断面図である。
【図６Ａ】 本発明の好ましい一実施形態によるパッケ
ージ基板内の異なる層を示す概略図である。
ージ基板内の異なる層を示す概略図である。
【図６Ｂ】 本発明の好ましい一実施形態によるパッケ
ージ基板内の異なる層を示す概略図である。
ージ基板内の異なる層を示す概略図である。
【図６Ｃ】 本発明の好ましい一実施形態によるパッケ
ージ基板内の異なる層を示す概略図である。
ージ基板内の異なる層を示す概略図である。
【図７】 本発明の好ましい実施形態により製造された
内部熱バイアを有するモノリシックマイクロ波集積回路
チップパッケージを示す概略断面図である。
内部熱バイアを有するモノリシックマイクロ波集積回路
チップパッケージを示す概略断面図である。
３００，４００・・・モノリシックマイクロ波集積回路
チップ ３０６，４０６・・・活動部分 ３０２，４０２・・・第１のボンディングパッド ３０５，４０５・・・第２のボンディングパッド ３０２ａ，４０２ａ・・・第１のアースパッド ３０２ｂ，４０２ｂ・・・第２のアースパッド ３０４ａ，４０４ａ・・・信号入力パッド ３０４ｂ，４０４ｂ・・・信号出力パッド ３０５ａ，４０５ａ・・・第３のアースパッド ３０５ｂ，４０５ｂ・・・ダミーパッド ５００・・・パッケージ基板 ５０６・・・第１の絶縁層 ５１０・・・第１の導電バイア ５１２・・・熱バイア ５０８・・・第１のパターン配線層 ５０２・・・第２の絶縁層 ５０４・・・第２の導電バイア ５１４，５１６・・・第２のパターン配線層 ５１０ａ・・・第１の面 ５１０ｂ・・・第２の面 ５０９・・・接続パッド ６００・・・突起部 ７００・・・プラスチックパッケージ本体
チップ ３０６，４０６・・・活動部分 ３０２，４０２・・・第１のボンディングパッド ３０５，４０５・・・第２のボンディングパッド ３０２ａ，４０２ａ・・・第１のアースパッド ３０２ｂ，４０２ｂ・・・第２のアースパッド ３０４ａ，４０４ａ・・・信号入力パッド ３０４ｂ，４０４ｂ・・・信号出力パッド ３０５ａ，４０５ａ・・・第３のアースパッド ３０５ｂ，４０５ｂ・・・ダミーパッド ５００・・・パッケージ基板 ５０６・・・第１の絶縁層 ５１０・・・第１の導電バイア ５１２・・・熱バイア ５０８・・・第１のパターン配線層 ５０２・・・第２の絶縁層 ５０４・・・第２の導電バイア ５１４，５１６・・・第２のパターン配線層 ５１０ａ・・・第１の面 ５１０ｂ・・・第２の面 ５０９・・・接続パッド ６００・・・突起部 ７００・・・プラスチックパッケージ本体
Claims (3)
- 【請求項１】 アース−シグナル−アースのパターンで
配置された複数の第１のボンディングパッド、および第
２のボンディングパッドを有するモノリシックマイクロ
波集積回路チップと、 第１の絶縁層、複数の第１の導電バイア、複数の熱バイ
ア、第１のパターン配線層、第２の絶縁層、および複数
の第２の導電バイアを備えて、前記第１の絶縁層が第１
の面および第２の面を有し、前記第１の導電バイアおよ
び熱バイアが前記第１の絶縁層の中に形成され、前記第
１のパターン配線層が前記第１の面上に形成され、前記
第２の絶縁層が前記第１の絶縁層の上に形成され、前記
第２の導電バイアが前記第２の絶縁層の中に形成され、
かつ、前記第２の導電バイアが前記第１のボンディング
パッドならびに前記第２のボンディングパッドの位置に
対応して、前記モノリシックマイクロ波集積回路チップ
内の信号が直に送出されるようになっている、モノリシ
ックマイクロ波集積回路チップを支持するためのパッケ
ージ基板と、 前記モノリシックマイクロ波集積回路チップおよび前記
パッケージ基板を互いに電気的に接続するように、前記
モノリシックマイクロ波集積回路チップと前記パッケー
ジ基板との間に形成された複数の突起部と、 前記パッケージ基板の上に前記モノリシックマイクロ波
集積回路チップを固定し、このモノリシックマイクロ波
集積回路チップを内部に封入してカプセル化するプラス
チックパッケージ本体と、 を備えてなる、熱バイアを内部に有するモノリシックマ
イクロ波集積回路チップパッケージ。 - 【請求項２】 アース−シグナルのパターンで配置され
た複数の第１のボンディングパッド、および第２のボン
ディングパッドを有するモノリシックマイクロ波集積回
路チップと、 第１の絶縁層、複数の第１の導電バイア、複数の熱バイ
ア、第１のパターン配線層、第２の絶縁層、および複数
の第２の導電バイアを備えて、前記第１の絶縁層が第１
の面および第２の面を有し、前記第１の導電バイアおよ
び熱バイアが前記第１の絶縁層の中に形成され、前記第
１のパターン配線層が前記第１の面上に形成され、前記
第２の絶縁層が前記第１の絶縁層の上に形成され、前記
第２の導電バイアが前記第２の絶縁層の中に形成され、
かつ、前記第２の導電バイアが前記第１のボンディング
パッドならびに前記第２のボンディングパッドの位置に
対応して、前記モノリシックマイクロ波集積回路チップ
内の信号が直に送出されるようになっている、モノリシ
ックマイクロ波集積回路チップを支持するためのパッケ
ージ基板と、 前記モノリシックマイクロ波集積回路チップおよび前記
パッケージ基板を互いに電気的に接続するように、前記
モノリシックマイクロ波集積回路チップと前記パッケー
ジ基板との間に形成された複数の突起部と、 前記パッケージ基板の上に前記モノリシックマイクロ波
集積回路チップを固定し、このモノリシックマイクロ波
集積回路チップを内部に封入してカプセル化するプラス
チックパッケージ本体と、 を備えてなる、熱バイアを内部に有するモノリシックマ
イクロ波集積回路チップパッケージ。 - 【請求項３】 アース−シグナルのパターンで配置され
た複数の第１のボンディングパッド、および第２のボン
ディングパッドを有するモノリシックマイクロ波集積回
路チップと、 複数の絶縁層、複数の導電バイア、複数のパターン配線
層、複数の熱バイアを備えて、前記導電バイアが前記絶
縁層の中に形成され、前記パターン配線層が前記絶縁層
の間に位置し、前記導電バイアおよび前記パターン配線
層が協働して多層配線構造を構成し、前記熱バイアが前
記絶縁層の中に形成され、前記導電バイアが前記モノリ
シックマイクロ波集積回路チップからの信号を該パッケ
ージの外に送出するのに用いられ、 前記モノリシックマイクロ波集積回路チップおよび前記
パッケージ基板を互いに電気的に接続するように、前記
モノリシックマイクロ波集積回路チップと前記パッケー
ジ基板との間に形成された複数の突起部と、 前記パッケージ基板の上に前記モノリシックマイクロ波
集積回路チップを固定し、このモノリシックマイクロ波
集積回路チップを内部に封入してカプセル化するプラス
チックパッケージ本体と、 を備えてなる、熱バイアを内部に有するモノリシックマ
イクロ波集積回路チップパッケージ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW91103521 | 2002-02-27 | ||
| TW091103521A TW531866B (en) | 2002-02-27 | 2002-02-27 | Monolithic microwave integrated circuit chip package with thermal via |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003258152A true JP2003258152A (ja) | 2003-09-12 |
Family
ID=27752467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002209920A Pending JP2003258152A (ja) | 2002-02-27 | 2002-07-18 | 熱バイアを有するモノリシックマイクロ波集積回路パッケージ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20030160322A1 (ja) |
| JP (1) | JP2003258152A (ja) |
| TW (1) | TW531866B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018139277A1 (ja) * | 2017-01-30 | 2018-08-02 | ソニーセミコンダクタソリューションズ株式会社 | 半導体チップ |
| JP2020088468A (ja) * | 2018-11-19 | 2020-06-04 | 富士通株式会社 | 増幅器及び増幅装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4684730B2 (ja) * | 2004-04-30 | 2011-05-18 | シャープ株式会社 | 高周波半導体装置、送信装置および受信装置 |
| US7166877B2 (en) * | 2004-07-30 | 2007-01-23 | Bae Systems Information And Electronic Systems Integration Inc. | High frequency via |
| FR2879830B1 (fr) * | 2004-12-20 | 2007-03-02 | United Monolithic Semiconduct | Composant electronique miniature pour applications hyperfrequences |
| US7928544B2 (en) * | 2008-05-14 | 2011-04-19 | Texas Instruments Incorporated | Semiconductor chip package assembly with deflection- resistant leadfingers |
| TWI435397B (zh) * | 2010-08-06 | 2014-04-21 | 國立交通大學 | 軟性微系統結構及其製造方法 |
| JP5704114B2 (ja) | 2012-05-07 | 2015-04-22 | 株式会社村田製作所 | 高周波モジュール |
| US9437558B2 (en) * | 2014-12-30 | 2016-09-06 | Analog Devices, Inc. | High frequency integrated circuit and packaging for same |
| US11893488B2 (en) * | 2017-03-22 | 2024-02-06 | Larsx | Continuously learning and optimizing artificial intelligence (AI) adaptive neural network (ANN) computer modeling methods and systems |
-
2002
- 2002-02-27 TW TW091103521A patent/TW531866B/zh active
- 2002-06-25 US US10/064,240 patent/US20030160322A1/en not_active Abandoned
- 2002-07-18 JP JP2002209920A patent/JP2003258152A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018139277A1 (ja) * | 2017-01-30 | 2018-08-02 | ソニーセミコンダクタソリューションズ株式会社 | 半導体チップ |
| US11373964B2 (en) | 2017-01-30 | 2022-06-28 | Sony Semiconductor Solutions Corporation | Semiconductor chip |
| JP2020088468A (ja) * | 2018-11-19 | 2020-06-04 | 富士通株式会社 | 増幅器及び増幅装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW531866B (en) | 2003-05-11 |
| US20030160322A1 (en) | 2003-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6828663B2 (en) | Method of packaging a device with a lead frame, and an apparatus formed therefrom | |
| US5949135A (en) | Module mounted with semiconductor device | |
| US6724071B2 (en) | Molded plastic package with heat sink and enhanced electrical performance | |
| US6703696B2 (en) | Semiconductor package | |
| US3784884A (en) | Low parasitic microwave package | |
| JPH11251355A (ja) | 集積回路用のワイヤーボンドされたパッケージの方法と装置 | |
| KR100443688B1 (ko) | 표면 탄성파 장치 및 그 제조 방법 | |
| JP2003258152A (ja) | 熱バイアを有するモノリシックマイクロ波集積回路パッケージ | |
| US6483186B1 (en) | High power monolithic microwave integrated circuit package | |
| KR19980018577A (ko) | Ｌｏｃ 구조를 갖는 반도체 장치 및 그 제조 방법 | |
| JP2010183100A (ja) | 半導体増幅器 | |
| JP2004014645A (ja) | 半導体装置 | |
| US6329707B1 (en) | Twin transistor device with improved collector-base isolation | |
| US6706967B2 (en) | Lead-less semiconductor device with improved electrode pattern structure | |
| JP2002110889A (ja) | 半導体装置及びその製造方法 | |
| JPH09283544A (ja) | 半導体装置 | |
| JP2011187662A (ja) | 半導体パッケージ、基板、電子部品、及び半導体パッケージの実装方法 | |
| JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
| JP2005294871A (ja) | 半導体装置 | |
| JP2907050B2 (ja) | 半導体集積回路およびその製造方法 | |
| JPH0677284A (ja) | 半導体装置 | |
| JPH02141109A (ja) | 圧電発振器の構造 | |
| JP2002124597A (ja) | プラスチックで取り囲まれた構成素子を製作する方法及びプラスチックで取り囲まれた構成素子 | |
| CN101093823A (zh) | 半导体器件和电子设备 | |
| JPH04130654A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040610 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041130 |