JP2003258268A - 磁気抵抗スイッチ効果素子及びそれを用いた磁気感応装置 - Google Patents
磁気抵抗スイッチ効果素子及びそれを用いた磁気感応装置Info
- Publication number
- JP2003258268A JP2003258268A JP2002055364A JP2002055364A JP2003258268A JP 2003258268 A JP2003258268 A JP 2003258268A JP 2002055364 A JP2002055364 A JP 2002055364A JP 2002055364 A JP2002055364 A JP 2002055364A JP 2003258268 A JP2003258268 A JP 2003258268A
- Authority
- JP
- Japan
- Prior art keywords
- effect element
- switch effect
- magnetoresistive switch
- magnetoresistive
- element according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/09—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/40—Devices controlled by magnetic fields
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Measuring Magnetic Variables (AREA)
Abstract
(57)【要約】
【課題】室温において大きな磁気抵抗スイッチ効果を示
し、しかも、簡単な製造プロセスで製造でき、また、半
導体作成プロセスとの整合性を取り易い材料で構成され
た磁気抵抗スイッチ効果素子の提案。 【解決手段】半導体領域上に、相互に離隔した複数の導
電領域と、１００μｍ以下の間隔をもって配置された２
つの電極部を備え、前記各導電領域は、少なくとも１つ
の隣接する導電領域と、該両導電領域間の前記半導体領
域からなるジャンクションによって電気的に接続すると
ともに、前記両電極部は、前記導電領域及び前記ジャン
クションを介して電気的に接続する磁気抵抗スイッチ効
果素子。
し、しかも、簡単な製造プロセスで製造でき、また、半
導体作成プロセスとの整合性を取り易い材料で構成され
た磁気抵抗スイッチ効果素子の提案。 【解決手段】半導体領域上に、相互に離隔した複数の導
電領域と、１００μｍ以下の間隔をもって配置された２
つの電極部を備え、前記各導電領域は、少なくとも１つ
の隣接する導電領域と、該両導電領域間の前記半導体領
域からなるジャンクションによって電気的に接続すると
ともに、前記両電極部は、前記導電領域及び前記ジャン
クションを介して電気的に接続する磁気抵抗スイッチ効
果素子。
Description
【０００１】
【発明の属する技術分野】この発明は、磁気抵抗スイッ
チ効果素子およびそれを用いた磁気感応装置に関し、特
に、電子雪崩効果による大きな抵抗変化を磁場によって
制御することに基づく磁気抵抗スイッチ効果素子及びそ
れを用いた磁気感応装置に関するものである。
チ効果素子およびそれを用いた磁気感応装置に関し、特
に、電子雪崩効果による大きな抵抗変化を磁場によって
制御することに基づく磁気抵抗スイッチ効果素子及びそ
れを用いた磁気感応装置に関するものである。
【０００２】
【従来技術】近年のＣＰＵ能力の向上、情報通信能力の
向上によって、コンピュータの外部記憶装置に求められ
る性能も飛躍的に高くなってきている。特に、その中で
もハードディスクドライブは、その情報の入出力速度、
記録密度の優位性により、依然として外部記憶装置の中
心的位置を占めており、外部記憶装置としてのハードデ
ィスクドライブに対する要請も、今後ますます厳しくな
ることが予想されている。
向上によって、コンピュータの外部記憶装置に求められ
る性能も飛躍的に高くなってきている。特に、その中で
もハードディスクドライブは、その情報の入出力速度、
記録密度の優位性により、依然として外部記憶装置の中
心的位置を占めており、外部記憶装置としてのハードデ
ィスクドライブに対する要請も、今後ますます厳しくな
ることが予想されている。
【０００３】一方、外部記憶装置に対する別の観点の要
求としては、小型化の要求がある。このハードディスク
ドライブの小型化の進展につれて、従来の磁気誘導型磁
気ヘッドでは、ハードディスクの相対速度が径方向で変
化することに起因する励起信号の大きさ変動の問題が顕
在化してきた。
求としては、小型化の要求がある。このハードディスク
ドライブの小型化の進展につれて、従来の磁気誘導型磁
気ヘッドでは、ハードディスクの相対速度が径方向で変
化することに起因する励起信号の大きさ変動の問題が顕
在化してきた。
【０００４】そこで、その解決手段として、磁気抵抗効
果素子を用いた磁気ヘッドが考案され、現在、製品化さ
れるに至っている。これらの代表としてスピンバルブ方
式のGiant Magneto Resistance素子（以下、「ＧＭＲ素
子」という。）やTunnel Magneto Resistance素子（以
下、「ＴＭＲ素子」という。）がある。しかしながら、
これらスピンバルブ方式の磁気ヘッドは、今後の入出力
速度要求を満足することは難しいと予想され、早ければ
ここ数年中にも限界に達することが懸念されている。
果素子を用いた磁気ヘッドが考案され、現在、製品化さ
れるに至っている。これらの代表としてスピンバルブ方
式のGiant Magneto Resistance素子（以下、「ＧＭＲ素
子」という。）やTunnel Magneto Resistance素子（以
下、「ＴＭＲ素子」という。）がある。しかしながら、
これらスピンバルブ方式の磁気ヘッドは、今後の入出力
速度要求を満足することは難しいと予想され、早ければ
ここ数年中にも限界に達することが懸念されている。
【０００５】なお、スピンバルブ方式にあっても、材料
の選択や素子構造の最適化により、あと数年程度であれ
ば、要求水準に追従できるとの見通しがあるが、その先
の要求水準の達成には、従来法とは異なる検出原理に基
づいた素子の出現が待たれるところである。
の選択や素子構造の最適化により、あと数年程度であれ
ば、要求水準に追従できるとの見通しがあるが、その先
の要求水準の達成には、従来法とは異なる検出原理に基
づいた素子の出現が待たれるところである。
【０００６】
【解決すべき課題】現在実用化されているGMR素子やTMR
素子等スピンバルブ型の磁気抵抗素子では、向き合った
２層の磁性体薄膜の磁化の相対方向変化に依存した信号
電流の変化を読み取っているため、素子のダウンサイジ
ングにより、素子自体の抵抗値が大きくなってしまう。
素子等スピンバルブ型の磁気抵抗素子では、向き合った
２層の磁性体薄膜の磁化の相対方向変化に依存した信号
電流の変化を読み取っているため、素子のダウンサイジ
ングにより、素子自体の抵抗値が大きくなってしまう。
【０００７】一般に、ハードディスクの読み取りヘッド
等に適用される磁気抵抗素子には、記憶容量の増加に伴
い素子のダウンサイジングが要求されている一方で、デ
ータの高速転送に必須である素子の低抵抗化が同時に求
められており、前述のように相矛盾する本質的な物理的
特性から、素子原理の限界がある。言い換えれば、既存
の磁気抵抗素子において、低抵抗化・高速化には自ずか
ら限界があり、次世代の磁気抵抗素子の開発に対して大
きな技術的課題となっている。
等に適用される磁気抵抗素子には、記憶容量の増加に伴
い素子のダウンサイジングが要求されている一方で、デ
ータの高速転送に必須である素子の低抵抗化が同時に求
められており、前述のように相矛盾する本質的な物理的
特性から、素子原理の限界がある。言い換えれば、既存
の磁気抵抗素子において、低抵抗化・高速化には自ずか
ら限界があり、次世代の磁気抵抗素子の開発に対して大
きな技術的課題となっている。
【０００８】一方、これらの素子をメモリなどの用途で
用いる場合には、既存の半導体プロセスとの整合性をと
ることが必要である。メモリの番地指定には、半導体素
子とのハイブリッド化が行われるため、SiやGaAsといっ
た基板上に磁気抵抗素子を形成しなければならない。
用いる場合には、既存の半導体プロセスとの整合性をと
ることが必要である。メモリの番地指定には、半導体素
子とのハイブリッド化が行われるため、SiやGaAsといっ
た基板上に磁気抵抗素子を形成しなければならない。
【０００９】半導体の製造プロセスは、半導体素子の伝
導性を変化させる磁性元素を用いたプロセスと非常に相
性が悪い。従って、磁性元素金属の多層膜からなるスピ
ンバルブ型磁気抵抗素子は、プロセス整合性が良くな
い。しかも、ごく薄い層を制度よく積層していくプロセ
スは、非常に困難で、製造コスト負担も今後ますます大
きくなることが予想される。
導性を変化させる磁性元素を用いたプロセスと非常に相
性が悪い。従って、磁性元素金属の多層膜からなるスピ
ンバルブ型磁気抵抗素子は、プロセス整合性が良くな
い。しかも、ごく薄い層を制度よく積層していくプロセ
スは、非常に困難で、製造コスト負担も今後ますます大
きくなることが予想される。
【００１０】さらに、実用上、これらの素子は、室温で
用いることが想定されることから、室温での十分な磁気
抵抗効果が得られるものでなければならないという技術
的要請のあることを忘れてはならない。
用いることが想定されることから、室温での十分な磁気
抵抗効果が得られるものでなければならないという技術
的要請のあることを忘れてはならない。
【００１１】
【課題を解決するための手段】本発明は、上記の技術的
課題を解決するためのものであって、次の技術的事項か
らなる。本発明（１）は、半導体領域上に、相互に離隔
した導電領域と、１００μｍ以下の間隔をもってもって
配置された２つの電極部を備え、前記各導電領域は、該
導電領域間に介在する前記半導体領域からなる少なくと
も１つのジャンクションによって電気的に接続するとと
もに、前記両電極部は、前記導電領域および少なくとも
1つの前記ジャンクションを介して電気的に接続するこ
とを特徴とする磁気抵抗スイッチ効果素子である。本発
明（２）は、前記導電領域間に介在するジャンクション
長さが、最短部で、１〜３０nmであることを特徴とする
本発明（１）の磁気抵抗スイッチ効果素子である。本発
明（３）は、前記導電領域間に介在するジャンクション
長さが、最短部で、１〜１０nmであることを特徴とする
本発明（１）の磁気抵抗スイッチ効果素子である。本発
明（４）は、前記導電領域と前記電極部が、一体成形さ
れていることを特徴とする本発明（１）〜（３）の何れ
か1発明の磁気抵抗スイッチ効果素子である。本発明
（５）は、前記導電領域が、前記半導体領域中に島状に
分布し、少なくとも１つの島状の導電領域が他の導電領
域に対し半導体領域を介して孤立していることを特徴と
する本発明（１）〜（４）の何れか１発明の磁気抵抗ス
イッチ効果素子である。本発明（６）は、前記導電領域
が、堆積法により形成された被膜からなり、該被膜の一
部を所要のエッチング法により除去することにより、前
記ジャンクションとしたものであることを特徴とする本
発明（１）〜（４）の何れか１発明の磁気抵抗スイッチ
効果素子である。本発明（７）は、少なくとも前記導電
領域および前記半導体領域を覆う絶縁材からなるキャッ
プ層を更に備えることを特徴とする本発明（１）〜
（６）の何れか１発明の磁気抵抗スイッチ効果素子であ
る。本発明（８）は、さらに少なくとも、該ギャップ部
近傍に対しバイアス磁界を付与する手段を備え、磁界強
度の変化に対する電極間の電気抵抗の変化の度合いを調
整することができることを特徴とする本発明（１）〜
（７）の何れか１発明の磁気抵抗スイッチ効果素子を用
いた磁気感応装置である。本発明（９）は、さらに、前
記両電極間に印加する電圧を制御する電圧制御手段を設
け、該電圧制御手段と前記バイアス磁界付与手段を制御
することにより、信号の書き込み、保持、読み出し、消
去を可能にした発明（８）の磁気抵抗スイッチ効果素子
を用いた磁気感応装置である。本発明（１０）は、磁気
センサ用である本発明（８）の磁気感応装置である。本
発明（１１）は、メモリー用である本発明（９）の磁気
感応装置である。
課題を解決するためのものであって、次の技術的事項か
らなる。本発明（１）は、半導体領域上に、相互に離隔
した導電領域と、１００μｍ以下の間隔をもってもって
配置された２つの電極部を備え、前記各導電領域は、該
導電領域間に介在する前記半導体領域からなる少なくと
も１つのジャンクションによって電気的に接続するとと
もに、前記両電極部は、前記導電領域および少なくとも
1つの前記ジャンクションを介して電気的に接続するこ
とを特徴とする磁気抵抗スイッチ効果素子である。本発
明（２）は、前記導電領域間に介在するジャンクション
長さが、最短部で、１〜３０nmであることを特徴とする
本発明（１）の磁気抵抗スイッチ効果素子である。本発
明（３）は、前記導電領域間に介在するジャンクション
長さが、最短部で、１〜１０nmであることを特徴とする
本発明（１）の磁気抵抗スイッチ効果素子である。本発
明（４）は、前記導電領域と前記電極部が、一体成形さ
れていることを特徴とする本発明（１）〜（３）の何れ
か1発明の磁気抵抗スイッチ効果素子である。本発明
（５）は、前記導電領域が、前記半導体領域中に島状に
分布し、少なくとも１つの島状の導電領域が他の導電領
域に対し半導体領域を介して孤立していることを特徴と
する本発明（１）〜（４）の何れか１発明の磁気抵抗ス
イッチ効果素子である。本発明（６）は、前記導電領域
が、堆積法により形成された被膜からなり、該被膜の一
部を所要のエッチング法により除去することにより、前
記ジャンクションとしたものであることを特徴とする本
発明（１）〜（４）の何れか１発明の磁気抵抗スイッチ
効果素子である。本発明（７）は、少なくとも前記導電
領域および前記半導体領域を覆う絶縁材からなるキャッ
プ層を更に備えることを特徴とする本発明（１）〜
（６）の何れか１発明の磁気抵抗スイッチ効果素子であ
る。本発明（８）は、さらに少なくとも、該ギャップ部
近傍に対しバイアス磁界を付与する手段を備え、磁界強
度の変化に対する電極間の電気抵抗の変化の度合いを調
整することができることを特徴とする本発明（１）〜
（７）の何れか１発明の磁気抵抗スイッチ効果素子を用
いた磁気感応装置である。本発明（９）は、さらに、前
記両電極間に印加する電圧を制御する電圧制御手段を設
け、該電圧制御手段と前記バイアス磁界付与手段を制御
することにより、信号の書き込み、保持、読み出し、消
去を可能にした発明（８）の磁気抵抗スイッチ効果素子
を用いた磁気感応装置である。本発明（１０）は、磁気
センサ用である本発明（８）の磁気感応装置である。本
発明（１１）は、メモリー用である本発明（９）の磁気
感応装置である。
【００１２】なお、アバランシェ・ブレークダウンを低
電位で安定的に発生させるためには、閾値以上の一様な
電界が必要であることから、導電領域間の間隔に相当す
るジャンクション長さは、30nm以下であることが望まし
く、より好ましくは、10nm以下であることが望ましい。
下限値はアバランシェ・ブレークダウン現象を引き起こ
すことができるスペース−チャージが確保できる幅以上
であれば、特に制限はないが、加工精度の安定性から1n
m以上とした。
電位で安定的に発生させるためには、閾値以上の一様な
電界が必要であることから、導電領域間の間隔に相当す
るジャンクション長さは、30nm以下であることが望まし
く、より好ましくは、10nm以下であることが望ましい。
下限値はアバランシェ・ブレークダウン現象を引き起こ
すことができるスペース−チャージが確保できる幅以上
であれば、特に制限はないが、加工精度の安定性から1n
m以上とした。
【００１３】一方、電界強度の一様性を確保する上で、
電極間距離は重要であるとともに、高速作動のための低
抵抗化の要請から、100μm以下である必要がある。下限
は、少なくとも一つのジャンクション長さ以上であり、
かつ電極間で短絡を生じない長さ以上であれば、特に制
限はない。
電極間距離は重要であるとともに、高速作動のための低
抵抗化の要請から、100μm以下である必要がある。下限
は、少なくとも一つのジャンクション長さ以上であり、
かつ電極間で短絡を生じない長さ以上であれば、特に制
限はない。
【００１４】
【作用】出願人は、磁気抵抗スイッチ素子におけるしき
い値電圧以上での電流−電圧特性が、space-charge-lim
ited現象の電流−電圧特性と似通っていることにヒント
を得て、輸送現象の温度依存性を調べてみると、第1図
のとおり、温度低下とともにブレークダウンの閾値電圧
が低下しており、この結果から、支配的な現象としては
アバランシェ・ブレークダウンであると推定した。
い値電圧以上での電流−電圧特性が、space-charge-lim
ited現象の電流−電圧特性と似通っていることにヒント
を得て、輸送現象の温度依存性を調べてみると、第1図
のとおり、温度低下とともにブレークダウンの閾値電圧
が低下しており、この結果から、支配的な現象としては
アバランシェ・ブレークダウンであると推定した。
【００１５】すなわち、アバランシェ・ブレークダウン
現象では、第2図のとおり、電極間に磁界が存在しなけ
れば（図中０Oeの曲線）、ある電圧（この場合では、80
V弱）で、アバランシェ・ブレークダウンが発生し、不
連続に電流値が急増するのに対し、ギャップ部周辺に磁
界が存在すれば（図中5000Oeの曲線）、アバランシェ・
ブレークダウンを抑止できる（連続的な電流値の変化）
ことから、磁場の検出に、この電子雪崩現象により増幅
された電流を用いることができる。なお、アバランシェ
・ブレークダウンの発生は、後述のとおり、付与される
磁界の強さによって変化する。したがって、スピンバル
ブ方式において観察される電流の変化に比べ、桁違いに
大きな電流変化が期待でき、磁界の検出感度が飛躍的に
向上する。
現象では、第2図のとおり、電極間に磁界が存在しなけ
れば（図中０Oeの曲線）、ある電圧（この場合では、80
V弱）で、アバランシェ・ブレークダウンが発生し、不
連続に電流値が急増するのに対し、ギャップ部周辺に磁
界が存在すれば（図中5000Oeの曲線）、アバランシェ・
ブレークダウンを抑止できる（連続的な電流値の変化）
ことから、磁場の検出に、この電子雪崩現象により増幅
された電流を用いることができる。なお、アバランシェ
・ブレークダウンの発生は、後述のとおり、付与される
磁界の強さによって変化する。したがって、スピンバル
ブ方式において観察される電流の変化に比べ、桁違いに
大きな電流変化が期待でき、磁界の検出感度が飛躍的に
向上する。
【００１６】ここで、アバランシェ・ブレークダウン現
象において、支配的となる要素は、電圧Vそのものでは
なく電界Eであり、電界Eには、E＝Ｖ（電圧）／Ｄ（距
離）という関係があるため、出願人は、電極間距離を小
さくすることにより、電極間電圧Ｖを小さくしても、所
要の電界強度Ｅを得ることは十分可能であり、低作動電
圧で巨大な磁気抵抗スイッチ効果を期待できると考える
に至った。
象において、支配的となる要素は、電圧Vそのものでは
なく電界Eであり、電界Eには、E＝Ｖ（電圧）／Ｄ（距
離）という関係があるため、出願人は、電極間距離を小
さくすることにより、電極間電圧Ｖを小さくしても、所
要の電界強度Ｅを得ることは十分可能であり、低作動電
圧で巨大な磁気抵抗スイッチ効果を期待できると考える
に至った。
【００１７】そこで、電極間長さを縮めることで、作動
電圧を低減するとともに、電極構造に二端子法を採用で
きることと相まって、電気抵抗を低減して高速応答を可
能にするというダウンサイジングの効果を最大限に活か
すことができるようになった。
電圧を低減するとともに、電極構造に二端子法を採用で
きることと相まって、電気抵抗を低減して高速応答を可
能にするというダウンサイジングの効果を最大限に活か
すことができるようになった。
【００１８】例えば、本発明をハードディスクヘッドへ
の適用した場合、高速で回転するディスクからの磁気信
号は、相当高速でパルス的に増減することになるため、
この応答特性もきわめて重要な因子となる。その一例と
して、第3図に6000Oe、10msecのパルス磁界を付与した
場合の磁気抵抗変化の様子を示す。上の曲線がパルス磁
界の変化の様子を示し、下の曲線が電流値乃至抵抗値の
変化の様子を示す。磁界変動によく追従し、しかも3000
%程度という大きな信号として取り出すことができるこ
とが分かる。このことは、ハードディスクの磁気ヘッド
への実用に対し大きな可能性を示しているといえる。
の適用した場合、高速で回転するディスクからの磁気信
号は、相当高速でパルス的に増減することになるため、
この応答特性もきわめて重要な因子となる。その一例と
して、第3図に6000Oe、10msecのパルス磁界を付与した
場合の磁気抵抗変化の様子を示す。上の曲線がパルス磁
界の変化の様子を示し、下の曲線が電流値乃至抵抗値の
変化の様子を示す。磁界変動によく追従し、しかも3000
%程度という大きな信号として取り出すことができるこ
とが分かる。このことは、ハードディスクの磁気ヘッド
への実用に対し大きな可能性を示しているといえる。
【００１９】ここで、上述のとおり、アバランシェ・ブ
レークダウン現象は電界強度に依存するとともに、高速
応答を達成するためには低抵抗化が不可欠であるから、
実際上は、電極間距離も所定の長さに限定されなければ
ならない。
レークダウン現象は電界強度に依存するとともに、高速
応答を達成するためには低抵抗化が不可欠であるから、
実際上は、電極間距離も所定の長さに限定されなければ
ならない。
【００２０】そこで、この電極間距離の適性範囲を確認
するために、第４図に示す素子を試験的に作製した。図
中の中央部に位置する逆三角形の領域がジャンクション
を含む半導体領域である。該半導体領域を挟んで対を成
す電極間の抵抗を、これら電極間に印加する電圧を変化
させながら測定した。
するために、第４図に示す素子を試験的に作製した。図
中の中央部に位置する逆三角形の領域がジャンクション
を含む半導体領域である。該半導体領域を挟んで対を成
す電極間の抵抗を、これら電極間に印加する電圧を変化
させながら測定した。
【００２１】その結果を第５図に示す。電極間距離を30
μm(1μmは10-6m)から210μmまでの範囲で変化させたと
ころ、50Vの電圧印加により、100μm以下で106Ω以下の
低抵抗状態が現れることが明らかになった。よって、本
発明では、最大電極間距離を100μm以下と限定すること
にした。
μm(1μmは10-6m)から210μmまでの範囲で変化させたと
ころ、50Vの電圧印加により、100μm以下で106Ω以下の
低抵抗状態が現れることが明らかになった。よって、本
発明では、最大電極間距離を100μm以下と限定すること
にした。
【００２２】一方、アバランシェ・ブレークダウン現象
の発生の有無を利用する系においては、室温におけるエ
ネルギー（ｋＢＴ300K＝3×10-2eV程度）で、閾値電界
強度（１０６〜１０４V/cm）の坂を越えない範囲で設定
されていることが望ましいことから、導電領域間に介在
するジャンクションの最短部の長さをｄとした場合、ｄ
が30nm以下である範囲を好ましい範囲とした。（なお、
算出されるｄの下限値は、0.3nmとなることから、実質
的にプロセス限界であると考えて差し支えない。）
の発生の有無を利用する系においては、室温におけるエ
ネルギー（ｋＢＴ300K＝3×10-2eV程度）で、閾値電界
強度（１０６〜１０４V/cm）の坂を越えない範囲で設定
されていることが望ましいことから、導電領域間に介在
するジャンクションの最短部の長さをｄとした場合、ｄ
が30nm以下である範囲を好ましい範囲とした。（なお、
算出されるｄの下限値は、0.3nmとなることから、実質
的にプロセス限界であると考えて差し支えない。）
【００２３】以上のとおり、本発明は、アバランシェ・
ブレークダウン現象を利用すべく電極間距離乃至ジャン
クション長さについて設計したものであって、スピンバ
ルブ方式の素子を小型化するといった単純な理由から
は、これらの電極間距離およびジャンクション長さにつ
いての具体的限定を到底導出できるものではないことを
付言する。
ブレークダウン現象を利用すべく電極間距離乃至ジャン
クション長さについて設計したものであって、スピンバ
ルブ方式の素子を小型化するといった単純な理由から
は、これらの電極間距離およびジャンクション長さにつ
いての具体的限定を到底導出できるものではないことを
付言する。
【００２４】また、従来の報告されているグラニュラー
構造の磁気抵抗効果素子では、金属微粒子の存在が不可
欠であると考えられてきたが、アバランシェ・ブレーク
ダウン現象に基づく素子では、必ずしもグラニュラー構
造を必要とせず、特にスペース−チャージを可能とする
ギャップがあれば十分であって、具体的な微細構造は限
定されない。該ギャップの両側の導電領域に電荷がチャ
ージし、所定の臨界値以上の電界が作用した場合には、
その下地等の半導体領域を通して電子雪崩が伝播され、
結果、電気抵抗が大幅に低下する過程を通して、磁気抵
抗スイッチ効果が発生するものと考えられる。
構造の磁気抵抗効果素子では、金属微粒子の存在が不可
欠であると考えられてきたが、アバランシェ・ブレーク
ダウン現象に基づく素子では、必ずしもグラニュラー構
造を必要とせず、特にスペース−チャージを可能とする
ギャップがあれば十分であって、具体的な微細構造は限
定されない。該ギャップの両側の導電領域に電荷がチャ
ージし、所定の臨界値以上の電界が作用した場合には、
その下地等の半導体領域を通して電子雪崩が伝播され、
結果、電気抵抗が大幅に低下する過程を通して、磁気抵
抗スイッチ効果が発生するものと考えられる。
【００２５】言い換えると、例えば、本発明者等にかか
る特開2000-340425号公報等に記載された従来のグラニ
ュラー構造の素子では、該ギャップを各粒子が相互に離
隔して分布することにより、結果として、各粒子間の半
導体領域が本発明にいうジャンクションとして機能して
いる場合があるに過ぎない。
る特開2000-340425号公報等に記載された従来のグラニ
ュラー構造の素子では、該ギャップを各粒子が相互に離
隔して分布することにより、結果として、各粒子間の半
導体領域が本発明にいうジャンクションとして機能して
いる場合があるに過ぎない。
【００２６】本明細書においては、加工の簡便性から下
地の半導体領域を「ジャンクション」として利用してい
る態様が記載されているが、そのような態様に限定され
るものではなく、導電領域が異種材料領域を介して接
合、接触している部分であって、アバランシェ・ブレー
クダウン現象の起こるものであれば、「ジャンクショ
ン」ということができる。
地の半導体領域を「ジャンクション」として利用してい
る態様が記載されているが、そのような態様に限定され
るものではなく、導電領域が異種材料領域を介して接
合、接触している部分であって、アバランシェ・ブレー
クダウン現象の起こるものであれば、「ジャンクショ
ン」ということができる。
【００２７】したがって、本発明では、グラニュラー構
造のように複数のギャップを設ける必要もなく、電極間
が、導電領域とそれらを繋ぐジャンクションによって電
気的に結合されていればよい。該電極間に所定幅の導電
路を形成し、その一部を除去することによって、少なく
とも１つの導電領域のギャップを設け、その領域に相当
する下地半導体部分をジャンクションとすることによっ
ても、磁気抵抗スイッチ効果が得られる。
造のように複数のギャップを設ける必要もなく、電極間
が、導電領域とそれらを繋ぐジャンクションによって電
気的に結合されていればよい。該電極間に所定幅の導電
路を形成し、その一部を除去することによって、少なく
とも１つの導電領域のギャップを設け、その領域に相当
する下地半導体部分をジャンクションとすることによっ
ても、磁気抵抗スイッチ効果が得られる。
【００２８】以上のような電気的接続のための経路の総
称として、「ジャンクション」という用語を用いること
にする。
称として、「ジャンクション」という用語を用いること
にする。
【００２９】よって、理論上は、電極同士の直接の短絡
を防止できる距離までであれば、装置のダウンサイジン
グが可能であると予想される。但し、絶縁を図れる限界
として、プロセスの安定性も考慮して、電極間距離を1n
m以上と下限についても限定することにした。
を防止できる距離までであれば、装置のダウンサイジン
グが可能であると予想される。但し、絶縁を図れる限界
として、プロセスの安定性も考慮して、電極間距離を1n
m以上と下限についても限定することにした。
【００３０】なお、電極部と導電部を一体成形した場合
等、電極間距離とジャンクション長さは重畳的な限定と
なる場合があるが、これは、前述のとおり、高速応答に
必要とされる低抵抗化の観点から、電極間距離自体も短
い方が望ましく、しかも、従来のスピンバルブ型等の素
子では、所要の面積を必要とし、電極間距離をある程度
以上近接させることはできないという技術的事由から、
この電極間距離にかかる限定を付すことによって、本発
明の素子と従来型素子との峻別を文言上で明確にするた
めに、敢えて付した限定である。
等、電極間距離とジャンクション長さは重畳的な限定と
なる場合があるが、これは、前述のとおり、高速応答に
必要とされる低抵抗化の観点から、電極間距離自体も短
い方が望ましく、しかも、従来のスピンバルブ型等の素
子では、所要の面積を必要とし、電極間距離をある程度
以上近接させることはできないという技術的事由から、
この電極間距離にかかる限定を付すことによって、本発
明の素子と従来型素子との峻別を文言上で明確にするた
めに、敢えて付した限定である。
【００３１】ここで、アバランシェ・ブレークダウン現
象は、後述の実施例にかかる第6図のとおり、電極間電
位(上図は59V、下図が61V)により、アバランシェ・ブレ
ークダウン現象にかかる電子雪崩の起きる臨界磁界強度
（上図が30Oe、下図が200Oe）が変化する特性を有す
る。
象は、後述の実施例にかかる第6図のとおり、電極間電
位(上図は59V、下図が61V)により、アバランシェ・ブレ
ークダウン現象にかかる電子雪崩の起きる臨界磁界強度
（上図が30Oe、下図が200Oe）が変化する特性を有す
る。
【００３２】また、第6図（ｂ）のとおり、ギャップ部
周辺における磁界強度を、ヒステリシスループ範囲で増
減させることにより、抵抗値における不可逆特性が観察
できる。
周辺における磁界強度を、ヒステリシスループ範囲で増
減させることにより、抵抗値における不可逆特性が観察
できる。
【００３３】
【実施の実施の形態】ここで、まず、試験用の素子を作
成した。この素子は、GaAs(111)B半導体基板上に公称膜
厚0.2nmのAu成膜を行い、さらに、その上に5nmのSbのキ
ャップ層を設けたものである。現実的には、この程度の
膜厚のAu膜は金属微粒子が島状に分布となり、いわゆる
グラニュラータイプの素子構成となる。
成した。この素子は、GaAs(111)B半導体基板上に公称膜
厚0.2nmのAu成膜を行い、さらに、その上に5nmのSbのキ
ャップ層を設けたものである。現実的には、この程度の
膜厚のAu膜は金属微粒子が島状に分布となり、いわゆる
グラニュラータイプの素子構成となる。
【００３４】そして、この素子に対して印加する電圧と
磁場を変えた場合の電流電圧特性を第２図に示す。電流
電圧特性の測定は、２端子法にて室温で行った。磁場
は、試料面と電流の向きに平行に印加した。図中の矢印
は、電圧の掃引方向を示す。
磁場を変えた場合の電流電圧特性を第２図に示す。電流
電圧特性の測定は、２端子法にて室温で行った。磁場
は、試料面と電流の向きに平行に印加した。図中の矢印
は、電圧の掃引方向を示す。
【００３５】ゼロ磁場時の電流電圧特性は、実線で示す
ように、電圧上昇時には、約80Vで急激な電流上昇を示
す。この転移は非常に鋭く、低電流状態から高電流状態
へのスイッチ現象ということができる。このスイッチ現
象は、前述のとおり、閾値電圧におけるアバラシェ・ブ
レークダウンによる電子雪崩現象に起因している。これ
に対し、磁界を印加するとこのスイッチ現象を抑止する
ことが可能となる。
ように、電圧上昇時には、約80Vで急激な電流上昇を示
す。この転移は非常に鋭く、低電流状態から高電流状態
へのスイッチ現象ということができる。このスイッチ現
象は、前述のとおり、閾値電圧におけるアバラシェ・ブ
レークダウンによる電子雪崩現象に起因している。これ
に対し、磁界を印加するとこのスイッチ現象を抑止する
ことが可能となる。
【００３６】ここで、さらに、アバランシェ・ブレーク
ダウン現象の発生におけるジャンクション長さの影響を
明らかにするために、第7図C（下図）に示すような素子
を試作した。すなわち、第7図のC（下図）の模式図のよ
うに、GaAs(111)B半導体基板上に、5nm程度の段差部を
形成し、その上に、導電部としてAu層を形成した。その
断面の高分解能透過型電子顕微鏡写真が同図A（上図）
であり、高低変化を濃淡で示す原子間力顕微鏡写真が同
図B(中図)である。この図の色の濃い領域の幅および段
差高さから、ジャンクション長さが10nm以下の間隔とな
っていることが分かる。
ダウン現象の発生におけるジャンクション長さの影響を
明らかにするために、第7図C（下図）に示すような素子
を試作した。すなわち、第7図のC（下図）の模式図のよ
うに、GaAs(111)B半導体基板上に、5nm程度の段差部を
形成し、その上に、導電部としてAu層を形成した。その
断面の高分解能透過型電子顕微鏡写真が同図A（上図）
であり、高低変化を濃淡で示す原子間力顕微鏡写真が同
図B(中図)である。この図の色の濃い領域の幅および段
差高さから、ジャンクション長さが10nm以下の間隔とな
っていることが分かる。
【００３７】上記のジャンクション長さを持つ構造に
て、第２図に示す磁気抵抗スイッチ特性が得られている
ことから、ジャンクション長さの更に好ましい範囲とし
て、1〜10nmであることが明らかになった。
て、第２図に示す磁気抵抗スイッチ特性が得られている
ことから、ジャンクション長さの更に好ましい範囲とし
て、1〜10nmであることが明らかになった。
【００３８】
【実施例１】第8図には、本発明の磁気抵抗スイッチ効
果素子をハードディスクの磁気ヘッドに適用した場合の
ヘッド構成を模式的に示す。図中、1は半導体基板、2は
電極、3は磁気シールドである。図中矢印の方向で、こ
の磁気ヘッドは、ハードディスク面と向き合い、磁場信
号が電極間に付与される。
果素子をハードディスクの磁気ヘッドに適用した場合の
ヘッド構成を模式的に示す。図中、1は半導体基板、2は
電極、3は磁気シールドである。図中矢印の方向で、こ
の磁気ヘッドは、ハードディスク面と向き合い、磁場信
号が電極間に付与される。
【００３９】なお、サブミクロンオーダーで非常に近接
した電極部を一定の間隔を保って形成する際の困難性か
ら、好ましくは、図8(b)に示した要部拡大図のように、
電極2とは別に導電領域4を形成し、その中央部等に、電
子ビーム加工等の加工手段により前記導電領域4を切り
欠き、導電領域4を分割した構造を製造し、この切り欠
き領域をジャンクションとする素子構成が実用的であ
る。
した電極部を一定の間隔を保って形成する際の困難性か
ら、好ましくは、図8(b)に示した要部拡大図のように、
電極2とは別に導電領域4を形成し、その中央部等に、電
子ビーム加工等の加工手段により前記導電領域4を切り
欠き、導電領域4を分割した構造を製造し、この切り欠
き領域をジャンクションとする素子構成が実用的であ
る。
【００４０】そして、該ジャンクション長さに応じた、
電圧−電流特性図のヒステリシス内の電圧を両電極2間
に印加し、前記電極間を流れる電流の変化を二探針法に
て検出することによって、ハードディスク面上に書き込
まれた信号を読み出すものである。
電圧−電流特性図のヒステリシス内の電圧を両電極2間
に印加し、前記電極間を流れる電流の変化を二探針法に
て検出することによって、ハードディスク面上に書き込
まれた信号を読み出すものである。
【００４１】なお、電極とジャンクションの配置は、第
8図に限定されるものではなく、磁気シールド3間のリー
ドギャップ内に少なくとも１カ所のジャンクションが配
置されていれば、いかなるレイアウトも許容されるのは
いうまでもない。
8図に限定されるものではなく、磁気シールド3間のリー
ドギャップ内に少なくとも１カ所のジャンクションが配
置されていれば、いかなるレイアウトも許容されるのは
いうまでもない。
【００４２】
【実施例２】第9図には、本発明の磁気抵抗スイッチ効
果素子を磁気センサに適用した場合の回路図の一例を示
す。具体的な磁気抵抗スイッチ効果素子の構成として
は、前記実施例１にかかる第8図の装置に対し、そのリ
ードギャップたる磁気シールド間に、制御用バイアス磁
場発生のためのバイアス磁場発生コイル等の配線を併設
したものが使用できる。
果素子を磁気センサに適用した場合の回路図の一例を示
す。具体的な磁気抵抗スイッチ効果素子の構成として
は、前記実施例１にかかる第8図の装置に対し、そのリ
ードギャップたる磁気シールド間に、制御用バイアス磁
場発生のためのバイアス磁場発生コイル等の配線を併設
したものが使用できる。
【００４３】そして、第9図の回路図において、そのバ
イアス磁場発生コイルへの制御電流量を可変とすること
で、磁気抵抗スイッチ効果現象の発生の閾値を制御し、
素子の磁場の検出感度を調節することができる。これに
より、種々の磁界強度の磁場を検出可能となる。
イアス磁場発生コイルへの制御電流量を可変とすること
で、磁気抵抗スイッチ効果現象の発生の閾値を制御し、
素子の磁場の検出感度を調節することができる。これに
より、種々の磁界強度の磁場を検出可能となる。
【００４４】なお、この実施例では、バイアス磁場発生
コイルの制御電流を制御して、感度を調節しているが、
素子への印加電圧を制御しても同様に感度調節が可能で
ある。
コイルの制御電流を制御して、感度を調節しているが、
素子への印加電圧を制御しても同様に感度調節が可能で
ある。
【００４５】
【実施例３】前述のとおり、第6図のａおよびｂには、
印加電圧及び磁場強度に応じた抵抗値の挙動が記載され
ており、何れの場合も、磁場がある閾値を超え一旦抵抗
値が上昇すると、ヒステリシスループ内の電圧に留まっ
ている限り、磁場を下げても高抵抗値を維持したままと
なる。これは、一種の状態の記憶ということができ、メ
モリーへの応用が考えられる。
印加電圧及び磁場強度に応じた抵抗値の挙動が記載され
ており、何れの場合も、磁場がある閾値を超え一旦抵抗
値が上昇すると、ヒステリシスループ内の電圧に留まっ
ている限り、磁場を下げても高抵抗値を維持したままと
なる。これは、一種の状態の記憶ということができ、メ
モリーへの応用が考えられる。
【００４６】具体的には、第10図に模式的に示したセル
構造を作成し、ワードラインドライバとビットラインド
ライバ並びに磁界付与手段によって、第10図(b)のタイ
ミングチャートで電圧及び磁界を印加することで、各セ
ルに対し、情報の書き込み、保持、読み出しが可能とな
る。
構造を作成し、ワードラインドライバとビットラインド
ライバ並びに磁界付与手段によって、第10図(b)のタイ
ミングチャートで電圧及び磁界を印加することで、各セ
ルに対し、情報の書き込み、保持、読み出しが可能とな
る。
【００４７】ここで、ビットラインドライバから印加す
る電圧には、書き込み時の選択、非選択用の高電位と、
読み出し時の選択用の（やや）高めの電位、非使用時又
はメモリー内容消去用の低電位のほかに、（やや）高め
と低電圧との中間の電位である保持電位の４つの電圧が
設定できる必要がある。したがって、このビットライン
ドライバは、通常のダイナミックRAM等のドライバより
複雑になることは避けられないものの、保持電位を印加
すれば、ある種のスタティックＲＡＭを構成できる。
る電圧には、書き込み時の選択、非選択用の高電位と、
読み出し時の選択用の（やや）高めの電位、非使用時又
はメモリー内容消去用の低電位のほかに、（やや）高め
と低電圧との中間の電位である保持電位の４つの電圧が
設定できる必要がある。したがって、このビットライン
ドライバは、通常のダイナミックRAM等のドライバより
複雑になることは避けられないものの、保持電位を印加
すれば、ある種のスタティックＲＡＭを構成できる。
【００４８】そして、このメモリーは、電圧をヒステリ
シスループ範囲以下に一旦下げることにより、メモリー
内容を消去できることから、例えば、このメモリー自体
が持ち出されるなどの予期しない不正なアクセスを受け
た場合、電圧低下によりメモリー内容が消失され、メモ
リー内容の漏洩を未然に防止できる。このような特性か
ら、個人情報等の一時的な外部記憶として、特に有用で
ある。
シスループ範囲以下に一旦下げることにより、メモリー
内容を消去できることから、例えば、このメモリー自体
が持ち出されるなどの予期しない不正なアクセスを受け
た場合、電圧低下によりメモリー内容が消失され、メモ
リー内容の漏洩を未然に防止できる。このような特性か
ら、個人情報等の一時的な外部記憶として、特に有用で
ある。
【００４９】
【発明の効果】この発明は、支配的に作用する物理現象
がアバランシェ・ブレークダウン現象であることに着想
を得たことに基づいて、小型化により検出感度が低下す
るといった従来想定されていた素子のダウンスケール化
に伴うデメリットを克服すると同時に、素子の高速化及
び低電圧化をともに達成することができたものである。
がアバランシェ・ブレークダウン現象であることに着想
を得たことに基づいて、小型化により検出感度が低下す
るといった従来想定されていた素子のダウンスケール化
に伴うデメリットを克服すると同時に、素子の高速化及
び低電圧化をともに達成することができたものである。
【００５０】しかも、製造プロセスは非常に簡単で、既
存の半導体薄膜製造プロセスとの整合性もよく、室温で
も十分動作するものであることから、非常に有益な技術
である。そして、その磁気特性から、ハードディスクド
ライブヘッドへの適用はもちろんのこと、磁気センサ、
メモリー等広範な用途への適用に道を拓いたものと確信
する。
存の半導体薄膜製造プロセスとの整合性もよく、室温で
も十分動作するものであることから、非常に有益な技術
である。そして、その磁気特性から、ハードディスクド
ライブヘッドへの適用はもちろんのこと、磁気センサ、
メモリー等広範な用途への適用に道を拓いたものと確信
する。
【第１図】 磁気抵抗スイッチ効果における温度依存性
の測定結果の一例を示す図
の測定結果の一例を示す図
【第２図】 磁気抵抗スイッチ効果素子の電圧−電流の
測定結果の一例を示す図
測定結果の一例を示す図
【第３図】 パルス磁界に対する磁気抵抗スイッチ効果
素子の応答の一例を示す図
素子の応答の一例を示す図
【第４図】 磁気抵抗スイッチ効果に対する電極間距離
の影響を調べるための試作素子の一例を示す写真。
の影響を調べるための試作素子の一例を示す写真。
【第５図】 磁気抵抗スイッチ効果素子における電極間
距離−抵抗値の関係を示す図
距離−抵抗値の関係を示す図
【第６図】 磁気メモリー素子に適用した場合の、磁場
−抵抗値の結果の一例を示す図
−抵抗値の結果の一例を示す図
【第７図】 磁気抵抗スイッチ効果素子のジャンクショ
ン部分の構造を示す図（Ａ：素子断面の高解像度電子顕
微鏡写真、Ｂ：素子表面の原子力間顕微鏡写真、Ｃ：ジ
ャンクション構造の模式図）
ン部分の構造を示す図（Ａ：素子断面の高解像度電子顕
微鏡写真、Ｂ：素子表面の原子力間顕微鏡写真、Ｃ：ジ
ャンクション構造の模式図）
【第８図】 磁気抵抗スイッチ効果素子をハードディス
クドライブのヘッドに適用した場合の装置構成を模式的
に示した図及びその要部拡大図
クドライブのヘッドに適用した場合の装置構成を模式的
に示した図及びその要部拡大図
【第９図】 磁気抵抗スイッチ効果素子を磁気センサー
に適用した場合の回路図の一例を示す図
に適用した場合の回路図の一例を示す図
【第１０図】 磁気抵抗スイッチ効果素子を磁気メモリ
ーに適用した場合の回路図とそのタイミングチャートの
一例を示した図
ーに適用した場合の回路図とそのタイミングチャートの
一例を示した図
１ 半導体基板
２ 電極部
３ 磁気シールド
４ 導電領域
５ 磁気抵抗スイッチ効果素子
６ 定電圧電源
７ 制御用バイアス磁場発生コイル
８ 基準抵抗
９ ワードラインドライバ
１０ センスアップ・ビットラインドライバ
１１ コンタクト
Ｄ 電極間距離
ｄ ジャンクション長さ
Ｈ 信号磁界
Ｈ(I) 制御用バイアス磁場
HR 読み出し用高電位
HW 書き込み用高電位
M 保持電圧
L 低電位
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１４年３月１８日（２００２．３．１
８）
８）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】図７
【補正方法】変更
【補正内容】
【図７】
【手続補正３】
【補正対象書類名】図面
【補正対象項目名】図８
【補正方法】変更
【補正内容】
【図８】
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｈ０１Ｌ 27/105 Ｇ０１Ｒ 33/06 Ｒ
(72)発明者 秋永 広幸
茨城県つくば市東１丁目１番１ 独立行政
法人 産業技術総合研究所つくばセンター
内
(72)発明者 三浦 登
千葉県柏市柏の葉５丁目１番５ 東京大学
物性研究所内
(72)発明者 内田 和人
千葉県柏市柏の葉５丁目１番５ 東京大学
物性研究所内
Ｆターム(参考） 2G017 AC01 AC09 AD55 AD61
5F083 FZ10 HA06 JA38
Claims (11)
- 【請求項１】半導体領域上に、相互に離隔した導電領域
と、１００μｍ以下の間隔をもって配置された２つの電
極部を備え、前記各導電領域は、該導電領域間に介在す
る前記半導体領域からなる少なくとも１つのジャンクシ
ョンによって電気的に接続するとともに、前記両電極部
は、前記導電領域および少なくとも1つの前記ジャンク
ションを介して電気的に接続することを特徴とする磁気
抵抗スイッチ効果素子。 - 【請求項２】前記導電領域間に介在するジャンクション
長さが、最短部で、１〜３０nmであることを特徴とする
請求項１記載の磁気抵抗スイッチ効果素子。 - 【請求項３】前記導電領域間に介在するジャンクション
長さが、最短部で、１〜１０nmであることを特徴とする
請求項１記載の磁気抵抗スイッチ効果素子。 - 【請求項４】前記導電領域と前記電極部が、一体成形さ
れていることを特徴とする請求項１〜３の何れか1項記
載の磁気抵抗スイッチ効果素子。 - 【請求項５】前記導電領域が、前記半導体領域中に島状
に分布し、少なくとも１つの島状の導電領域が他の導電
領域に対し半導体領域を介して孤立していることを特徴
とする請求項１〜４の何れか１項記載の磁気抵抗スイッ
チ効果素子。 - 【請求項６】前記導電領域が、堆積法により形成された
被膜からなり、該被膜の一部を所要のエッチング法によ
り除去することにより、前記ジャンクションとしたもの
であることを特徴とする請求項１〜４の何れか１項記載
の磁気抵抗スイッチ効果素子。 - 【請求項７】少なくとも前記導電領域および前記半導体
領域を覆う絶縁材からなるキャップ層を更に備えること
を特徴とする請求項１〜６の何れか１項記載の磁気抵抗
スイッチ効果素子。 - 【請求項８】さらに少なくとも、該ギャップ部近傍に対
しバイアス磁界を付与する手段を備え、磁界強度の変化
に対する電極間の電気抵抗の変化の度合いを調整するこ
とができることを特徴とする請求項１〜７の何れか１項
記載の磁気抵抗スイッチ効果素子を用いた磁気感応装
置。 - 【請求項９】さらに、前記両電極間に印加する電圧を制
御する電圧制御手段を設け、該電圧制御手段と前記バイ
アス磁界付与手段を制御することにより、信号の書き込
み、保持、読み出し、消去を可能にした請求項８記載の
磁気抵抗スイッチ効果素子を用いた磁気感応装置。 - 【請求項１０】磁気センサ用である請求項８記載の磁気
感応装置。 - 【請求項１１】メモリー用である請求項９記載の磁気感
応装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002055364A JP4543142B2 (ja) | 2002-03-01 | 2002-03-01 | 電子雪崩効果による抵抗変化を磁場によって制御した素子及びそれを用いた磁気感応装置 |
| AU2003211402A AU2003211402A1 (en) | 2002-03-01 | 2003-02-28 | Magnetoresistive switch effect element and magnetosensitive device comprising it |
| PCT/JP2003/002347 WO2003075360A1 (fr) | 2002-03-01 | 2003-02-28 | Element a effet de commutation magnetoresistant et dispositif magnetoresistant comprenant cet element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002055364A JP4543142B2 (ja) | 2002-03-01 | 2002-03-01 | 電子雪崩効果による抵抗変化を磁場によって制御した素子及びそれを用いた磁気感応装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003258268A true JP2003258268A (ja) | 2003-09-12 |
| JP4543142B2 JP4543142B2 (ja) | 2010-09-15 |
Family
ID=27784608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002055364A Expired - Lifetime JP4543142B2 (ja) | 2002-03-01 | 2002-03-01 | 電子雪崩効果による抵抗変化を磁場によって制御した素子及びそれを用いた磁気感応装置 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP4543142B2 (ja) |
| AU (1) | AU2003211402A1 (ja) |
| WO (1) | WO2003075360A1 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04320065A (ja) * | 1991-04-18 | 1992-11-10 | New Japan Radio Co Ltd | トランジスタ型磁気センサ |
| JPH0513779A (ja) * | 1990-10-08 | 1993-01-22 | Canon Inc | 電子波干渉素子、干渉電流変調方法、電子波分岐及び／又は合流素子及びその方法 |
| JP2000340425A (ja) * | 1999-03-25 | 2000-12-08 | Agency Of Ind Science & Technol | 磁気抵抗効果薄膜 |
| JP2002164589A (ja) * | 2000-11-27 | 2002-06-07 | National Institute Of Advanced Industrial & Technology | 磁気抵抗効果素子およびそれを用いた磁気感応装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4276555A (en) * | 1978-07-13 | 1981-06-30 | International Business Machines Corporation | Controlled avalanche voltage transistor and magnetic sensor |
| US4288708A (en) * | 1980-05-01 | 1981-09-08 | International Business Machines Corp. | Differentially modulated avalanche area magnetically sensitive transistor |
-
2002
- 2002-03-01 JP JP2002055364A patent/JP4543142B2/ja not_active Expired - Lifetime
-
2003
- 2003-02-28 WO PCT/JP2003/002347 patent/WO2003075360A1/ja not_active Ceased
- 2003-02-28 AU AU2003211402A patent/AU2003211402A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0513779A (ja) * | 1990-10-08 | 1993-01-22 | Canon Inc | 電子波干渉素子、干渉電流変調方法、電子波分岐及び／又は合流素子及びその方法 |
| JPH04320065A (ja) * | 1991-04-18 | 1992-11-10 | New Japan Radio Co Ltd | トランジスタ型磁気センサ |
| JP2000340425A (ja) * | 1999-03-25 | 2000-12-08 | Agency Of Ind Science & Technol | 磁気抵抗効果薄膜 |
| JP2002164589A (ja) * | 2000-11-27 | 2002-06-07 | National Institute Of Advanced Industrial & Technology | 磁気抵抗効果素子およびそれを用いた磁気感応装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003075360A1 (fr) | 2003-09-12 |
| JP4543142B2 (ja) | 2010-09-15 |
| AU2003211402A1 (en) | 2003-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6760201B2 (en) | Magnetic tunnel element and its manufacturing method, thin-film magnetic head, magnetic memory and magnetic sensor | |
| KR102099068B1 (ko) | 자기 소자, 스커미온 메모리, 스커미온 메모리 장치, 스커미온 메모리 탑재 고체 전자 장치, 데이터 기록 장치, 데이터 처리 장치 및 통신 장치 | |
| US5654566A (en) | Magnetic spin injected field effect transistor and method of operation | |
| CN100447892C (zh) | 具有软基准层的磁存储器件 | |
| US5652445A (en) | Hybrid hall effect device and method of operation | |
| US5991193A (en) | Voltage biasing for magnetic ram with magnetic tunnel memory cells | |
| KR100457159B1 (ko) | 마그네틱 램 | |
| US7508635B2 (en) | Narrow track extraordinary magneto resistive [EMR] Device with wide voltage tabs | |
| US7035138B2 (en) | Magnetic random access memory having perpendicular magnetic films switched by magnetic fields from a plurality of directions | |
| US10141068B2 (en) | Magnetic element, skyrmion memory, skyrmion memory-device, solid-state electronic device, data-storage device, data processing and communication device | |
| EP1329895A2 (en) | High-density magnetic random access memory device and method of operating the same | |
| US8514615B2 (en) | Structures and methods for a field-reset spin-torque MRAM | |
| Boeck et al. | Magnetoelectronics | |
| KR20030074469A (ko) | 자기 메모리 디바이스와 정보 저장 디바이스 | |
| US6822897B2 (en) | Thin film magnetic memory device selecting access to a memory cell by a transistor of a small gate capacitance | |
| US6721201B2 (en) | Magnetoresistive film and memory using the same | |
| EP1117136B1 (en) | Ferromagnetic double quantum well tunneling magnetoresistance device | |
| US7116576B2 (en) | Sensing the state of a storage cell including a magnetic element | |
| US6667901B1 (en) | Dual-junction magnetic memory device and read method | |
| US6515897B1 (en) | Magnetic random access memory using a non-linear memory element select mechanism | |
| JP2004288844A (ja) | 磁気記憶素子及びこれを用いた磁気記憶装置 | |
| US8154282B2 (en) | Magnetic field-sensitive component comprising a diluted magnetic semiconductor, devices incorporating same and use method | |
| JP4543142B2 (ja) | 電子雪崩効果による抵抗変化を磁場によって制御した素子及びそれを用いた磁気感応装置 | |
| JP3277574B2 (ja) | 集積回路記憶装置 | |
| US7027323B2 (en) | Storage device having parallel connected memory cells that include magnetoresistive elements |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081015 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081128 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090114 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091127 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100524 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4543142 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |