JP2003264190A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003264190A JP2003264190A JP2002063117A JP2002063117A JP2003264190A JP 2003264190 A JP2003264190 A JP 2003264190A JP 2002063117 A JP2002063117 A JP 2002063117A JP 2002063117 A JP2002063117 A JP 2002063117A JP 2003264190 A JP2003264190 A JP 2003264190A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon substrate
- semiconductor device
- silicon
- nitrogen atoms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01332—Making the insulator
- H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
- H10D64/0134—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the insulator and before the formation of the conductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01332—Making the insulator
- H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
- H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
- H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
- H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
- H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 バンドギャップ中の浅いエネルギー準位を低
減させた絶縁膜を得ることを可能にする。 【解決手段】 シリコン基板の少なくとも表面に窒素原
子が配置された層を形成する工程と、窒素原子が配置さ
れた層中の窒素原子とシリコン基板表面に存在するシリ
コン原子とが三配位の共有結合状態となるようにする工
程と、層中の三配位結合の窒素原子とシリコン原子の結
合状態を保持しつつシリコン基板と層との間にシリコン
酸化層を形成する工程とを備えている。
減させた絶縁膜を得ることを可能にする。 【解決手段】 シリコン基板の少なくとも表面に窒素原
子が配置された層を形成する工程と、窒素原子が配置さ
れた層中の窒素原子とシリコン基板表面に存在するシリ
コン原子とが三配位の共有結合状態となるようにする工
程と、層中の三配位結合の窒素原子とシリコン原子の結
合状態を保持しつつシリコン基板と層との間にシリコン
酸化層を形成する工程とを備えている。
Description
【０００１】
【発明の属する技術分野】本発明は、絶縁膜を備えた半
導体装置及びその製造方法に関する。
導体装置及びその製造方法に関する。
【０００２】
【従来の技術】一般に、各種半導体装置において半導体
酸化膜は絶縁膜として非常に大きな役割を有するため、
その膜質、形成方法について多くの研究が重ねられてき
ている。半導体酸化膜の形成方法としては半導体表面を
高温で大気圧中の酸素分子ガスにさらす、所謂熱酸化工
程が広く用いられていた。素子の微細化に伴い、この熱
酸化膜を更に薄くしていくことが考えられている。しか
し、酸化膜の膜厚が２ｎｍ以下になると、この酸化膜を
トンネルしてしまう電流が急激に増大し、不純物が酸化
膜中を通過し拡散してしまう現象が現れる。このため、
微細化による素子の性能向上が難しくなりつつある。
酸化膜は絶縁膜として非常に大きな役割を有するため、
その膜質、形成方法について多くの研究が重ねられてき
ている。半導体酸化膜の形成方法としては半導体表面を
高温で大気圧中の酸素分子ガスにさらす、所謂熱酸化工
程が広く用いられていた。素子の微細化に伴い、この熱
酸化膜を更に薄くしていくことが考えられている。しか
し、酸化膜の膜厚が２ｎｍ以下になると、この酸化膜を
トンネルしてしまう電流が急激に増大し、不純物が酸化
膜中を通過し拡散してしまう現象が現れる。このため、
微細化による素子の性能向上が難しくなりつつある。
【０００３】そこで、この酸化膜に窒素を混入させて酸
窒化膜とする方法が考えられている。窒素原子を酸化膜
中に導入すると酸窒化膜の誘電率が増大するため、酸化
膜に対して同じ容量にするにはより膜厚を厚くすること
ができる。また、硼素などの不純物の拡散を抑制するこ
とが可能となるため、酸化膜換算で実効的により薄い高
性能の絶縁膜が形成できるようになってきた。
窒化膜とする方法が考えられている。窒素原子を酸化膜
中に導入すると酸窒化膜の誘電率が増大するため、酸化
膜に対して同じ容量にするにはより膜厚を厚くすること
ができる。また、硼素などの不純物の拡散を抑制するこ
とが可能となるため、酸化膜換算で実効的により薄い高
性能の絶縁膜が形成できるようになってきた。
【０００４】
【発明が解決しようとする課題】しかし、窒素原子を酸
化膜中に導入すると、実効的な膜厚を薄くできるものの
絶縁膜中のバンドギャップに、窒素原子に起因する浅い
エネルギー準位を形成してしまう。このため、窒素原子
が導入された酸化膜を、例えばＭＯＳトランジスタのゲ
ート絶縁膜に使用すると、閾値の変動や、ゲート絶縁膜
直下のチャネル領域を流れる電流の散乱要因ともなり、
素子の電流駆動能力の低下にも繋がってしまう。また、
これを防ぐために導入する窒素原子を、半導体層とゲー
ト絶縁膜の界面から離してゲート絶縁膜の表面付近に集
中して存在させ、電子の散乱を妨げる方法が考えられて
いる。しかし、この方法は、完全にドーピング量を制御
するのが難しく、また、絶縁膜中のバンドギャップ中
の、窒素原子に起因するエネルギー準位を低減するのは
困難となっていた。
化膜中に導入すると、実効的な膜厚を薄くできるものの
絶縁膜中のバンドギャップに、窒素原子に起因する浅い
エネルギー準位を形成してしまう。このため、窒素原子
が導入された酸化膜を、例えばＭＯＳトランジスタのゲ
ート絶縁膜に使用すると、閾値の変動や、ゲート絶縁膜
直下のチャネル領域を流れる電流の散乱要因ともなり、
素子の電流駆動能力の低下にも繋がってしまう。また、
これを防ぐために導入する窒素原子を、半導体層とゲー
ト絶縁膜の界面から離してゲート絶縁膜の表面付近に集
中して存在させ、電子の散乱を妨げる方法が考えられて
いる。しかし、この方法は、完全にドーピング量を制御
するのが難しく、また、絶縁膜中のバンドギャップ中
の、窒素原子に起因するエネルギー準位を低減するのは
困難となっていた。
【０００５】また、特開２００１−２０３１９８公報に
は、酸窒化膜の形成方法が開示されている。この方法
は、まず、シリコン基板表面を水素終端させ、これを熱
処理にて水素原子を離脱させる。その後、加熱雰囲気
で、ＮＯガスまたはＮＯ＋Ｏ２雰囲気で未結合ボンドに
窒素原子、酸素原子を吸着させ１単原子層の酸窒化層を
形成する。その後、大気中で酸化することにより、シリ
コン基板側は酸化層で、表面側が酸窒化層の酸窒化膜を
形成するものである。しかし、この方法によって形成さ
れる酸窒化膜中の窒素原子はほとんど二配位結合状態で
あり、酸窒化膜のバンドギャップ中の、窒素原子に起因
するエネルギー準位を低減するのは困難となっていた。
は、酸窒化膜の形成方法が開示されている。この方法
は、まず、シリコン基板表面を水素終端させ、これを熱
処理にて水素原子を離脱させる。その後、加熱雰囲気
で、ＮＯガスまたはＮＯ＋Ｏ２雰囲気で未結合ボンドに
窒素原子、酸素原子を吸着させ１単原子層の酸窒化層を
形成する。その後、大気中で酸化することにより、シリ
コン基板側は酸化層で、表面側が酸窒化層の酸窒化膜を
形成するものである。しかし、この方法によって形成さ
れる酸窒化膜中の窒素原子はほとんど二配位結合状態で
あり、酸窒化膜のバンドギャップ中の、窒素原子に起因
するエネルギー準位を低減するのは困難となっていた。
【０００６】本発明は、上記事情を考慮してなされたも
のであって、バンドギャップ中の窒素原子に起因するエ
ネルギー準位が低減した絶縁膜を備えた半導体装置およ
びその製造法を提供することを目的とする。
のであって、バンドギャップ中の窒素原子に起因するエ
ネルギー準位が低減した絶縁膜を備えた半導体装置およ
びその製造法を提供することを目的とする。
【０００７】
【課題を解決するための手段】本発明の第１の態様によ
る半導体装置は、シリコン基板の少なくとも表面に形成
され窒素原子が三配位結合状態の酸窒化層と、この酸窒
化層と前記シリコン基板との間に形成されるシリコン酸
化層とを有するシリコン酸窒化膜を備えたことを特徴と
する。
る半導体装置は、シリコン基板の少なくとも表面に形成
され窒素原子が三配位結合状態の酸窒化層と、この酸窒
化層と前記シリコン基板との間に形成されるシリコン酸
化層とを有するシリコン酸窒化膜を備えたことを特徴と
する。
【０００８】また、本発明の第２の態様による半導体装
置の製造方法は、シリコン基板の少なくとも表面に窒素
原子が配置された層を形成する工程と、前記窒素原子が
配置された層中の前記窒素原子と前記シリコン基板表面
に存在するシリコン原子とが三配位結合状態となるよう
にする工程と、前記層中の三配位結合の窒素原子とシリ
コン原子の結合状態を保持しつつ前記シリコン基板と前
記層との間にシリコン酸化層を形成する工程とを備えた
ことを特徴とする。
置の製造方法は、シリコン基板の少なくとも表面に窒素
原子が配置された層を形成する工程と、前記窒素原子が
配置された層中の前記窒素原子と前記シリコン基板表面
に存在するシリコン原子とが三配位結合状態となるよう
にする工程と、前記層中の三配位結合の窒素原子とシリ
コン原子の結合状態を保持しつつ前記シリコン基板と前
記層との間にシリコン酸化層を形成する工程とを備えた
ことを特徴とする。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら具体的に説明する。 （第１実施形態）本発明の第１実施形態による半導体装
置の製造方法を、図１乃至図４を参照して説明する。こ
の第１実施形態による半導体装置の製造方法は、酸窒化
膜を備えた半導体装置の製造方法であって、酸窒化膜の
製造工程を図１に示す。この第１実施形態に係る酸窒化
膜の製造は、図２に示す酸窒化膜形成装置を用いて行わ
れる。第１実施形態の製造方法を説明する前に、図２に
示す酸窒化膜形成装置について説明する。
て、図面を参照しながら具体的に説明する。 （第１実施形態）本発明の第１実施形態による半導体装
置の製造方法を、図１乃至図４を参照して説明する。こ
の第１実施形態による半導体装置の製造方法は、酸窒化
膜を備えた半導体装置の製造方法であって、酸窒化膜の
製造工程を図１に示す。この第１実施形態に係る酸窒化
膜の製造は、図２に示す酸窒化膜形成装置を用いて行わ
れる。第１実施形態の製造方法を説明する前に、図２に
示す酸窒化膜形成装置について説明する。
【００１０】この酸窒化膜形成装置は、図２に示すよう
に、複数の半導体基板１を支持する移動可能なサセプタ
２が収容される、加熱炉３を有するチャンバー４を備え
ている。このチャンバー４には、雰囲気ガス源として、
ＮＯガス源５、窒素ガス源６、酸素ガス源７が接続さ
れ、これらのガス源からの、ＮＯガス、窒素ガス、酸素
ガスを導入するガス導入口８と、ガスを排出するガス排
出口９とが設けられている。ＮＯガス源５、窒素ガス源
６、酸素ガス源７にはそれぞれバルブ１０、１１、１２
が取り付けられており、ガス分圧の制御が可能なるよう
に構成されている。チャンバー４の周囲には、ヒーター
１３が設けられ、図示しない温度制御装置によって、制
御されるように構成されている。
に、複数の半導体基板１を支持する移動可能なサセプタ
２が収容される、加熱炉３を有するチャンバー４を備え
ている。このチャンバー４には、雰囲気ガス源として、
ＮＯガス源５、窒素ガス源６、酸素ガス源７が接続さ
れ、これらのガス源からの、ＮＯガス、窒素ガス、酸素
ガスを導入するガス導入口８と、ガスを排出するガス排
出口９とが設けられている。ＮＯガス源５、窒素ガス源
６、酸素ガス源７にはそれぞれバルブ１０、１１、１２
が取り付けられており、ガス分圧の制御が可能なるよう
に構成されている。チャンバー４の周囲には、ヒーター
１３が設けられ、図示しない温度制御装置によって、制
御されるように構成されている。
【００１１】次に、第１実施形態の製造方法を、図１お
よび図２を参照して説明する。まず、図１のステップＳ
１に示すように、（１００）面を主面とするシリコン基
板１を希フッ酸処理し、シリコン基板１の表面を水素に
より終端した構造とする。
よび図２を参照して説明する。まず、図１のステップＳ
１に示すように、（１００）面を主面とするシリコン基
板１を希フッ酸処理し、シリコン基板１の表面を水素に
より終端した構造とする。
【００１２】次に、図１のステップＳ２に示すように、
この水素終端したシリコン基板１をサセプタ２上に設置
し、室温においてバルブ１０、１１、１２を開閉するこ
とによりチャンバー４内の雰囲気を窒素ガスのみにす
る。続いて、チャンバー４の周囲に設けられたヒーター
１３を制御することにより、シリコン基板１の温度を６
００℃にまで上げ、シリコン基板１より水素を完全に脱
離させる（図１のステップＳ２参照）。
この水素終端したシリコン基板１をサセプタ２上に設置
し、室温においてバルブ１０、１１、１２を開閉するこ
とによりチャンバー４内の雰囲気を窒素ガスのみにす
る。続いて、チャンバー４の周囲に設けられたヒーター
１３を制御することにより、シリコン基板１の温度を６
００℃にまで上げ、シリコン基板１より水素を完全に脱
離させる（図１のステップＳ２参照）。
【００１３】その後、ステップＳ３に示すように、ヒー
ター１３を制御することによりシリコン基板１の温度を
２００℃まで下げ、さらに、バルブ１０を開閉して分圧
が１０−６Ｔｏｒｒ（＝１０−６×１３３．３２２Ｐ
ａ）のＮＯガスを混入させ１分間維持する。これによ
り、シリコン基板１の第１の層に窒素原子を含む酸化膜
（酸窒化膜）が形成される。
ター１３を制御することによりシリコン基板１の温度を
２００℃まで下げ、さらに、バルブ１０を開閉して分圧
が１０−６Ｔｏｒｒ（＝１０−６×１３３．３２２Ｐ
ａ）のＮＯガスを混入させ１分間維持する。これによ
り、シリコン基板１の第１の層に窒素原子を含む酸化膜
（酸窒化膜）が形成される。
【００１４】次に、ステップＳ４に示すように、再びバ
ルブ１０、１１、１２を開閉することによりチャンバー
４内の雰囲気を窒素ガスのみにし、ヒーター１３を制御
することによりシリコン基板１の温度をさらに９００℃
に上げて一分間維持する。これにより、図３に示すよう
にシリコン基板１の第１の層１５の窒素原子は、ほぼ三
配位結合状態となり、安定な構造となる。なお、三配位
結合状態にするための温度範囲は、６００℃〜９５０℃
であることが好ましい。
ルブ１０、１１、１２を開閉することによりチャンバー
４内の雰囲気を窒素ガスのみにし、ヒーター１３を制御
することによりシリコン基板１の温度をさらに９００℃
に上げて一分間維持する。これにより、図３に示すよう
にシリコン基板１の第１の層１５の窒素原子は、ほぼ三
配位結合状態となり、安定な構造となる。なお、三配位
結合状態にするための温度範囲は、６００℃〜９５０℃
であることが好ましい。
【００１５】続いて、バルブ１０、１１、１２を開閉す
ることによりチャンバー４内の雰囲気の酸素分圧を大気
と同じレベルにまで上げ、シリコン基板１の温度を８０
０℃まで上げて１０分間維持する。これにより図４に示
すように、シリコン基板１の表面の第１の層１５に酸窒
化層が形成され、第１の層１５の下の第２の層以下に酸
化層１６が形成される。すなわち、シリコン基板１の表
面の第１の層１５の窒素原子が三配位結合状態を維持し
て酸窒化層がシリコン基板の表面に形成され、第２の層
以下に酸化層１６が形成される。したがって、酸窒化層
となる第１の層１５と、酸化層となる第２の層１６以下
の層とを有する、界面構造が原子レベルで平坦な構造の
膜厚が２０Å（＝２ｎｍ）のシリコン酸窒化膜が形成さ
れる。これにより、バンドギャップ中の浅いエネルギー
準位が大幅に減少する。なお、酸窒化層はシリコン基板
１の表面に形成されるが、最表面すなわち第１の層に形
成するのが好ましい。
ることによりチャンバー４内の雰囲気の酸素分圧を大気
と同じレベルにまで上げ、シリコン基板１の温度を８０
０℃まで上げて１０分間維持する。これにより図４に示
すように、シリコン基板１の表面の第１の層１５に酸窒
化層が形成され、第１の層１５の下の第２の層以下に酸
化層１６が形成される。すなわち、シリコン基板１の表
面の第１の層１５の窒素原子が三配位結合状態を維持し
て酸窒化層がシリコン基板の表面に形成され、第２の層
以下に酸化層１６が形成される。したがって、酸窒化層
となる第１の層１５と、酸化層となる第２の層１６以下
の層とを有する、界面構造が原子レベルで平坦な構造の
膜厚が２０Å（＝２ｎｍ）のシリコン酸窒化膜が形成さ
れる。これにより、バンドギャップ中の浅いエネルギー
準位が大幅に減少する。なお、酸窒化層はシリコン基板
１の表面に形成されるが、最表面すなわち第１の層に形
成するのが好ましい。
【００１６】以上説明したように、本実施形態の製造方
法は、シリコン基板１の表面に、窒素が三配位結合とな
る酸窒化層が形成されるとともに、表面より第２の層以
下が完全な酸化層となるので、界面構造が原子レベルで
平坦な構造の酸窒化膜を得ることが可能となり、バンド
ギャップ中の窒素原子に起因するエネルギー準位が逓減
したシリコン酸窒化膜（絶縁層）を得ることができる。
法は、シリコン基板１の表面に、窒素が三配位結合とな
る酸窒化層が形成されるとともに、表面より第２の層以
下が完全な酸化層となるので、界面構造が原子レベルで
平坦な構造の酸窒化膜を得ることが可能となり、バンド
ギャップ中の窒素原子に起因するエネルギー準位が逓減
したシリコン酸窒化膜（絶縁層）を得ることができる。
【００１７】なお、窒素ガスの代わりに窒素分子ラジカ
ルを用いても良い。
ルを用いても良い。
【００１８】なお、本実施形態では、８００℃において
酸素雰囲気中に１０分間の間さらしたが、シリコン基板
１の第１の層に窒素が三配位結合となる酸窒化膜が形成
される限りにおいては、これらの温度や時間については
色々な種類の組み合わせ方が可能であり、酸化反応が起
きる限り酸素以外の物質でも代替が可能である。
酸素雰囲気中に１０分間の間さらしたが、シリコン基板
１の第１の層に窒素が三配位結合となる酸窒化膜が形成
される限りにおいては、これらの温度や時間については
色々な種類の組み合わせ方が可能であり、酸化反応が起
きる限り酸素以外の物質でも代替が可能である。
【００１９】また、本実施形態では、酸化工程を始める
前に熱工程によりシリコン基板１の表面上の水素を脱離
させたが、水素の脱離は熱工程以外によっても可能であ
る。
前に熱工程によりシリコン基板１の表面上の水素を脱離
させたが、水素の脱離は熱工程以外によっても可能であ
る。
【００２０】また、窒素ガスの代わりに半導体と反応し
ないガス種、例えば、アルゴン等の不活性ガスを用いる
ことができる。また、半導体としては、シリコン基板以
外に酸化反応を起こす半導体であれば適用することがで
きる。
ないガス種、例えば、アルゴン等の不活性ガスを用いる
ことができる。また、半導体としては、シリコン基板以
外に酸化反応を起こす半導体であれば適用することがで
きる。
【００２１】（第２実施形態）次に、本発明の第２実施
形態による半導体装置の製造方法を、図５を参照して説
明する。この第２実施形態の製造方法は、ＭＯＳＦＥＴ
のゲート酸化膜の形成に第１実施形態の製造方法を用い
たものである。まず、図５に示すように、シリコン基板
１にフィールド酸化膜１８を形成する。このフィールド
酸化膜１８により分離された素子領域表面に、ゲート酸
窒化膜１９を形成する。この場合、膜厚が２０Åのゲー
ト酸窒化膜１９を、第１実施形態で説明した酸窒素化膜
形成方法により形成する。その後、ゲート電極材料を堆
積しパターニングすることによりゲート電極２０を形成
する。続いて、ゲート電極２０をマスクとしてイオン注
入によりソース領域２１ａ及びドレイン領域２１ｂを形
成して、ＭＯＳＦＥＴが得られる。
形態による半導体装置の製造方法を、図５を参照して説
明する。この第２実施形態の製造方法は、ＭＯＳＦＥＴ
のゲート酸化膜の形成に第１実施形態の製造方法を用い
たものである。まず、図５に示すように、シリコン基板
１にフィールド酸化膜１８を形成する。このフィールド
酸化膜１８により分離された素子領域表面に、ゲート酸
窒化膜１９を形成する。この場合、膜厚が２０Åのゲー
ト酸窒化膜１９を、第１実施形態で説明した酸窒素化膜
形成方法により形成する。その後、ゲート電極材料を堆
積しパターニングすることによりゲート電極２０を形成
する。続いて、ゲート電極２０をマスクとしてイオン注
入によりソース領域２１ａ及びドレイン領域２１ｂを形
成して、ＭＯＳＦＥＴが得られる。
【００２２】このようにして形成されたゲート酸窒化膜
１９は、その界面が極めて均一であり、その結果得られ
たＭＯＳＦＥＴは、しきい値電圧のばらつきが少なく、
移動度の劣化もなく、安定した特性を示す。
１９は、その界面が極めて均一であり、その結果得られ
たＭＯＳＦＥＴは、しきい値電圧のばらつきが少なく、
移動度の劣化もなく、安定した特性を示す。
【００２３】なお、上記第１および第２実施形態の製造
方法によって形成された酸窒化膜においては、この酸窒
化膜中の窒素原子は、ほぼ三配位結合となっているが、
三配位結合とは異なる配位結合の窒素原子の許容含有量
について述べる。窒素原子が全て三配位結合であれば、
固定電荷は零であるが、三配位結合とは異なる配位結合
の窒素原子がある場合は、固定電荷が生じる。したがっ
て、三配位結合とは異なる配位結合の窒素原子の量は、
固定電荷量に比例するため、固定電荷量によって規定す
ることが可能となる。上記実施形態によって製造したシ
リコン酸窒化膜とシリコン基板の界面における固定電荷
量と、電子の移動度との関係をシミュレーションして求
めると、図６に示す特性グラフが得られる。この特性グ
ラフから分かるように、固定電荷量が１．０×１０１１
（ｃｍ−２）〜２．０×１０１１（ｃｍ−２）を超える
と電子の移動度が急激に劣化している。したがって、素
子の性能の劣化を防止するためには、固定電荷量が２．
０×１０１１（ｃｍ−２）以下であることが好ましい。
なお、上記説明においては、固定電荷量はシリコン酸窒
化膜とシリコン基板との界面における値であったが、上
記界面からシリコン酸窒化膜の膜厚方向に１０Åまでの
範囲では固定電荷量の値はほとんど変わらないことが分
かっている。
方法によって形成された酸窒化膜においては、この酸窒
化膜中の窒素原子は、ほぼ三配位結合となっているが、
三配位結合とは異なる配位結合の窒素原子の許容含有量
について述べる。窒素原子が全て三配位結合であれば、
固定電荷は零であるが、三配位結合とは異なる配位結合
の窒素原子がある場合は、固定電荷が生じる。したがっ
て、三配位結合とは異なる配位結合の窒素原子の量は、
固定電荷量に比例するため、固定電荷量によって規定す
ることが可能となる。上記実施形態によって製造したシ
リコン酸窒化膜とシリコン基板の界面における固定電荷
量と、電子の移動度との関係をシミュレーションして求
めると、図６に示す特性グラフが得られる。この特性グ
ラフから分かるように、固定電荷量が１．０×１０１１
（ｃｍ−２）〜２．０×１０１１（ｃｍ−２）を超える
と電子の移動度が急激に劣化している。したがって、素
子の性能の劣化を防止するためには、固定電荷量が２．
０×１０１１（ｃｍ−２）以下であることが好ましい。
なお、上記説明においては、固定電荷量はシリコン酸窒
化膜とシリコン基板との界面における値であったが、上
記界面からシリコン酸窒化膜の膜厚方向に１０Åまでの
範囲では固定電荷量の値はほとんど変わらないことが分
かっている。
【００２４】（第３実施形態）次に、本発明の第３実施
形態による半導体装置の製造方法を、図７および図８を
参照して説明する。上記の第１および第２実施形態で
は、ＮＯガスを用いた酸窒化膜の形成方法について述べ
たが、以下の実施形態では、シリコン基板表面に窒素原
子を配した後に酸化膜を形成する方法について説明す
る。
形態による半導体装置の製造方法を、図７および図８を
参照して説明する。上記の第１および第２実施形態で
は、ＮＯガスを用いた酸窒化膜の形成方法について述べ
たが、以下の実施形態では、シリコン基板表面に窒素原
子を配した後に酸化膜を形成する方法について説明す
る。
【００２５】本実施形態の製造方法では、前述の通常の
酸化に先んじ、シリコン基板表面に窒素原子を配置する
ものである。例えば、シリコン基板の表面に窒素原子を
プラズマ窒化により導入し、その後、高温の熱工程を行
う。この高温の熱工程を行った後のシリコン基板１の表
面の窒素原子とシリコン原子を図７に模式的に示す。図
７から分かるように、シリコン基板１の表面の窒素原子
は隣接するシリコン原子と三配位結合状態となってい
る。
酸化に先んじ、シリコン基板表面に窒素原子を配置する
ものである。例えば、シリコン基板の表面に窒素原子を
プラズマ窒化により導入し、その後、高温の熱工程を行
う。この高温の熱工程を行った後のシリコン基板１の表
面の窒素原子とシリコン原子を図７に模式的に示す。図
７から分かるように、シリコン基板１の表面の窒素原子
は隣接するシリコン原子と三配位結合状態となってい
る。
【００２６】引き続き、減圧下での酸化工程を行い、シ
リコン基板１を酸化する。酸化条件は任意に設定できる
が、本実施形態においては、酸素分圧を４０Ｔｏｒｒと
し、７００℃の温度で１ｎｍの酸化膜を形成した。酸化
後のシリコン基板１の表面及び酸化膜における酸素原
子、窒素原子及びシリコン原子の結合の様子を模式的に
図８に示す。図８から分かるように、窒素原子はシリコ
ン原子と三配位結合状態にあるためエネルギー的に安定
であり、酸化反応においても状態変化を受けず、すなわ
ち、三配位結合状態を保持し、酸化膜の表面に存在す
る。更に、窒素原子がシリコン原子と安定な三配位結合
が形成されるため、第１実施形態と同様にギャップ中の
浅いエネルギー準位が少ない良質の絶縁膜が形成され
る。
リコン基板１を酸化する。酸化条件は任意に設定できる
が、本実施形態においては、酸素分圧を４０Ｔｏｒｒと
し、７００℃の温度で１ｎｍの酸化膜を形成した。酸化
後のシリコン基板１の表面及び酸化膜における酸素原
子、窒素原子及びシリコン原子の結合の様子を模式的に
図８に示す。図８から分かるように、窒素原子はシリコ
ン原子と三配位結合状態にあるためエネルギー的に安定
であり、酸化反応においても状態変化を受けず、すなわ
ち、三配位結合状態を保持し、酸化膜の表面に存在す
る。更に、窒素原子がシリコン原子と安定な三配位結合
が形成されるため、第１実施形態と同様にギャップ中の
浅いエネルギー準位が少ない良質の絶縁膜が形成され
る。
【００２７】（第４実施形態）次に、本発明による半導
体装置の製造方法を、図９を参照して説明する。この第
４実施形態の製造方法は、ＭＯＳＦＥＴの製造方法であ
って、ゲート絶縁膜を第３実施形態の製造方法を用いて
形成したものである。
体装置の製造方法を、図９を参照して説明する。この第
４実施形態の製造方法は、ＭＯＳＦＥＴの製造方法であ
って、ゲート絶縁膜を第３実施形態の製造方法を用いて
形成したものである。
【００２８】まず、図９（ａ）に示すように、シリコン
基板１の表面の一部に窒素原子を配置し高温の熱処理に
より窒素原子がシリコン原子と三配位結合状態にある領
域３０を形成する。本実施形態では、窒素濃度として
５．０×１０１４ｃｍ−２となるようにプラズマにより
低エネルギー（１０ｅＶ）でシリコン基板１に導入し
た。また、上記窒素を三配位結合状態にするために、９
５０℃で３０秒のアニールを行った。なお、シリコン基
板１の表面への窒素原子の導入方法としては、窒素原子
を含むガスを用いても構わないし、また、例えばＮＯガ
スのように酸素を伴うガスを用いて窒素を導入した後、
還元作用のあるガスを用いてシリコン基板表面に窒素原
子を残存するようにしても構わない。また、三配位結合
状態にする工程として本実施例では、９５０℃で３０秒
間の熱処理を行ったが、温度や時間は任意に設定でき
る。
基板１の表面の一部に窒素原子を配置し高温の熱処理に
より窒素原子がシリコン原子と三配位結合状態にある領
域３０を形成する。本実施形態では、窒素濃度として
５．０×１０１４ｃｍ−２となるようにプラズマにより
低エネルギー（１０ｅＶ）でシリコン基板１に導入し
た。また、上記窒素を三配位結合状態にするために、９
５０℃で３０秒のアニールを行った。なお、シリコン基
板１の表面への窒素原子の導入方法としては、窒素原子
を含むガスを用いても構わないし、また、例えばＮＯガ
スのように酸素を伴うガスを用いて窒素を導入した後、
還元作用のあるガスを用いてシリコン基板表面に窒素原
子を残存するようにしても構わない。また、三配位結合
状態にする工程として本実施例では、９５０℃で３０秒
間の熱処理を行ったが、温度や時間は任意に設定でき
る。
【００２９】次に、図９（ｂ）に示すように、前述のシ
リコン基板１の表面を酸化することにより、シリコン基
板１の表面に絶縁膜（酸窒化膜）３２を形成する。本実
施形態では、７００℃で酸素分圧が４０Ｔｏｒｒで膜厚
が１ｎｍの酸化膜を形成したが、酸化雰囲気及び時間や
ガスの分圧などは任意に設定できるし、また、ラジカル
酸化などを用いても構わない。
リコン基板１の表面を酸化することにより、シリコン基
板１の表面に絶縁膜（酸窒化膜）３２を形成する。本実
施形態では、７００℃で酸素分圧が４０Ｔｏｒｒで膜厚
が１ｎｍの酸化膜を形成したが、酸化雰囲気及び時間や
ガスの分圧などは任意に設定できるし、また、ラジカル
酸化などを用いても構わない。
【００３０】次に、図９（ｃ）に示すように、絶縁膜３
２上にポリシリコン膜３４を堆積する。続いて、図９
（ｄ）に示すように、リソグラフィー技術などを用いて
ポリシリコン膜３４上にフォトレジストパターン３６を
形成し、このフォトレジストパターン３６をマスクとし
てポリシリコン膜３４をパターニングし、ゲート電極３
４ａを形成する（図９（ｄ）参照）。
２上にポリシリコン膜３４を堆積する。続いて、図９
（ｄ）に示すように、リソグラフィー技術などを用いて
ポリシリコン膜３４上にフォトレジストパターン３６を
形成し、このフォトレジストパターン３６をマスクとし
てポリシリコン膜３４をパターニングし、ゲート電極３
４ａを形成する（図９（ｄ）参照）。
【００３１】次に、図９（ｅ）に示すように、フォトレ
ジストパターン３６およびゲート電極３４ａをマスクと
して、不純物イオン注入を行い、ソース領域３８ａおよ
びドレイン領域３８ｂを形成する。
ジストパターン３６およびゲート電極３４ａをマスクと
して、不純物イオン注入を行い、ソース領域３８ａおよ
びドレイン領域３８ｂを形成する。
【００３２】次に、図９（ｆ）に示すように、フォトレ
ジストパターン３６を除去した後、活性化の為にアニー
ルを行う。その後、配線間の絶縁膜形成や配線形成を通
常の方法により行うことにより半導体装置を完成する。
ジストパターン３６を除去した後、活性化の為にアニー
ルを行う。その後、配線間の絶縁膜形成や配線形成を通
常の方法により行うことにより半導体装置を完成する。
【００３３】以上説明したように、この第４実施形態に
おいても、第３実施形態と同様に、窒素原子がシリコン
原子と安定な三配位結合を形成するため、ギャップ中の
浅いエネルギー準位が少ない良質のゲート絶縁膜が形成
される。これにより、閾値電圧にバラツキの少なく、か
つ移動度の劣化のない均一で安定したＭＯＳＦＥＴを形
成することができる。
おいても、第３実施形態と同様に、窒素原子がシリコン
原子と安定な三配位結合を形成するため、ギャップ中の
浅いエネルギー準位が少ない良質のゲート絶縁膜が形成
される。これにより、閾値電圧にバラツキの少なく、か
つ移動度の劣化のない均一で安定したＭＯＳＦＥＴを形
成することができる。
【００３４】なお、上記第３および第４実施形態におい
ては、絶縁膜中の窒素原子は、ほぼ三配位結合となって
いるが、絶縁膜中の三配位結合とは異なる配位結合の窒
素原子の許容含有量は、第１および第２実施形態の場合
と同様に、固定電荷量で規定され、素子の性能の劣化を
防止するためには、固定電荷量が２．０×１０１１（ｃ
ｍ−２）以下であることが好ましい。
ては、絶縁膜中の窒素原子は、ほぼ三配位結合となって
いるが、絶縁膜中の三配位結合とは異なる配位結合の窒
素原子の許容含有量は、第１および第２実施形態の場合
と同様に、固定電荷量で規定され、素子の性能の劣化を
防止するためには、固定電荷量が２．０×１０１１（ｃ
ｍ−２）以下であることが好ましい。
【００３５】また、上記第１乃至第４の実施形態におい
ては、シリコン基板１の表面を窒化し、アニールによっ
て三配位結合状態にする工程は、１回しか行っていない
が、図１０に示すようにシリコン基板１の表面を窒化
し、アニールによって三配位結合状態にする工程を１回
行った後、シリコン酸化膜を形成する前に、図１１に示
すように、シリコン基板１の表面を窒化し、アニールを
行う工程を少なくとも１回繰り返しても良い。
ては、シリコン基板１の表面を窒化し、アニールによっ
て三配位結合状態にする工程は、１回しか行っていない
が、図１０に示すようにシリコン基板１の表面を窒化
し、アニールによって三配位結合状態にする工程を１回
行った後、シリコン酸化膜を形成する前に、図１１に示
すように、シリコン基板１の表面を窒化し、アニールを
行う工程を少なくとも１回繰り返しても良い。
【００３６】シリコン基板１の表面を窒化し、アニール
によって三配位結合状態にする工程を複数回繰り返すこ
とにより、シリコン基板１の表面の三配位結合状態にあ
る窒素原子の濃度を高くすることが可能となり、更にバ
ンドギャップ中の浅いエネルギー準位を低減させた絶縁
膜を得ることができる。
によって三配位結合状態にする工程を複数回繰り返すこ
とにより、シリコン基板１の表面の三配位結合状態にあ
る窒素原子の濃度を高くすることが可能となり、更にバ
ンドギャップ中の浅いエネルギー準位を低減させた絶縁
膜を得ることができる。
【００３７】
【発明の効果】以上、述べたように、本発明によれば、
バンドギャップ中の浅いエネルギー準位を低減させた絶
縁膜を得ることができる。
バンドギャップ中の浅いエネルギー準位を低減させた絶
縁膜を得ることができる。
【図１】本発明の第１実施形態による半導体装置の製造
方法の製造工程を示すフローチャート。
方法の製造工程を示すフローチャート。
【図２】第１実施形態の製造工程に用いられる酸窒化膜
形成装置の構成を示すブロック図。
形成装置の構成を示すブロック図。
【図３】第１実施形態の製造工程の途中で、表面の第１
層に酸窒化層が形成されたときの断面図。
層に酸窒化層が形成されたときの断面図。
【図４】第１実施形態の製造工程の途中で、表面の第１
層に酸窒化層が形成され、表面から第２層に酸化層が形
成されたときの断面図。
層に酸窒化層が形成され、表面から第２層に酸化層が形
成されたときの断面図。
【図５】第２実施形態の製造方法によって形成されるＭ
ＯＳＦＥＴの構成を示す断面図。
ＯＳＦＥＴの構成を示す断面図。
【図６】シリコン基板とシリコン酸窒化膜との界面にお
ける固定電荷と電子の移動度との関係を示す図。
ける固定電荷と電子の移動度との関係を示す図。
【図７】第３実施形態の製造工程の途中で、シリコン基
板表面に窒素原子が三配位結合状態となっているときの
断面図。
板表面に窒素原子が三配位結合状態となっているときの
断面図。
【図８】第３実施形態の製造方法によって製造される半
導体装置の断面図。
導体装置の断面図。
【図９】第４実施形態の製造方法の製造工程を示す断面
図。
図。
【図１０】第１回の窒化およびアニール工程を行った後
の半導体装置の断面図。
の半導体装置の断面図。
【図１１】第２回の窒化およびアニール工程を行った後
の半導体装置の断面図。
の半導体装置の断面図。
【符号の説明】
１ シリコン基板
２ サセプタ
３ 加熱炉
４ チャンバー
５ ＮＯガス源
６ 窒素ガス源
７ 酸素ガス源
８ ガス導入口
９ ガス排出口
１０ バルブ
１１ バルブ
１２ バルブ
１３ ヒーター
１５ 第１層（酸窒化層）
１６ 酸化層
１８ フィールド酸化膜
１９ ゲート酸化膜（ゲート酸窒化膜）
２０ ゲート電極
３０ 窒素原子が三配位結合状態にある層
３２ ゲート酸化膜（ゲート酸窒化膜）
３４ ポリシリコン膜
３４ａ ゲート電極
３６ フォトレジストパターン
３８ａ ソース領域
３８ｂ ドレイン領域
フロントページの続き
(72)発明者 関 根 克 行
神奈川県横浜市磯子区新杉田町８番地 株
式会社東芝横浜事業所内
(72)発明者 水 島 一 郎
神奈川県横浜市磯子区新杉田町８番地 株
式会社東芝横浜事業所内
Ｆターム(参考） 5F058 BA20 BD01 BD04 BD15 BJ04
5F140 AA06 BA01 BA20 BD01 BD05
BD06 BD09 BE01 BE02 BE05
BE07 BE08 BE16 BE17 BF01
BF04 BG37 BK13 BK21 CB01
Claims (14)
- 【請求項１】シリコン基板の少なくとも表面に形成され
窒素原子が三配位結合状態の酸窒化層と、この酸窒化層
と前記シリコン基板との間に形成されるシリコン酸化層
とを有するシリコン酸窒化膜を備えたことを特徴とする
半導体装置。 - 【請求項２】前記シリコン酸窒化膜の固定電荷量は、
２．０×１０１１ｃｍ−２以下であることを特徴とする
請求項１記載の半導体装置。 - 【請求項３】前記酸窒化層は単原子層であることを特徴
とする請求項１または２記載の半導体装置。 - 【請求項４】前記酸窒化層は前記シリコン基板の最表面
に形成されたことを特徴とする請求項１乃至３のいずれ
かに記載の半導体装置。 - 【請求項５】前記シリコン酸窒化膜は電界効果トランジ
スタのゲート絶縁膜であることを特徴とする請求項１乃
至４のいずれかに記載の半導体装置。 - 【請求項６】シリコン基板の少なくとも表面に窒素原子
が配置された層を形成する工程と、前記窒素原子が配置
された層中の前記窒素原子と前記シリコン基板表面に存
在するシリコン原子とが三配位結合状態となるようにす
る工程と、前記層中の三配位結合の窒素原子とシリコン
原子の結合状態を保持しつつ前記シリコン基板と前記層
との間にシリコン酸化層を形成する工程とを備えたこと
を特徴とする半導体装置の製造方法。 - 【請求項７】前記シリコン基板に窒素原子が配置された
層を形成する工程は、前記シリコン基板を、窒素を含む
ガスと反応させることによって行うことを特徴とする請
求項６記載の半導体装置の製造方法。 - 【請求項８】前記窒素を含むガスが窒素原子または窒素
分子ラジカルであることを特徴とする請求項７記載の半
導体装置の製造方法。 - 【請求項９】前記シリコン基板に窒素原子を配置された
層は、１単原子層であることを特徴とする請求項６乃至
８のいずれかに記載の半導体装置の製造方法。 - 【請求項１０】前記酸窒化層は前記シリコン基板の最表
面に形成されたことを特徴とする請求項６乃至９のいず
れかに記載の半導体装置の製造方法。 - 【請求項１１】前記層中の窒素原子が前記シリコン基板
表面のシリコン原子と三配位結合状態を形成する工程
は、６００℃以上９５０℃以下の温度で熱処理すること
により行うことを特徴とする請求項６乃至１０のいずれ
かに記載の半導体装置の製造方法。 - 【請求項１２】前記シリコン基板と前記層との間にシリ
コン酸化層を形成する前に、前記シリコン基板の少なく
とも表面に窒素原子が配置された層を形成する工程と、
前記窒素原子が配置された層中の前記窒素原子と前記シ
リコン基板表面に存在するシリコン原子とが三配位結合
状態となるようにする工程とを複数回繰り返すことを特
徴とする請求項６乃至１１のいずれかに記載の半導体装
置の製造方法。 - 【請求項１３】前記シリコン酸化層を形成した後、前記
シリコン基板上にゲート電極を形成する工程と、このゲ
ート電極をマスクとして、前記シリコン基板に不純物を
注入することにより、ソースおよびドレイン領域を形成
する工程と、を備えたことを特徴とする請求項６乃至１
２のいずれかに記載の半導体装置の製造方法。 - 【請求項１４】前記シリコン基板の少なくとも表面に窒
素原子が配置された層を形成する前に、前記シリコン基
板の表面を水素により終端させ、その後、前記シリコン
基板の温度を上昇させて水素を完全に離脱させる工程を
備えたことを特徴とする請求項６乃至１３のいずれかに
記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063117A JP2003264190A (ja) | 2002-03-08 | 2002-03-08 | 半導体装置及びその製造方法 |
| US10/127,571 US20030168706A1 (en) | 2002-03-08 | 2002-04-23 | Semiconductor device and method for fabricating same |
| US11/020,271 US7160818B2 (en) | 2002-03-08 | 2004-12-27 | Semiconductor device and method for fabricating same |
| US11/250,439 US7358198B2 (en) | 2002-03-08 | 2005-10-17 | Semiconductor device and method for fabricating same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002063117A JP2003264190A (ja) | 2002-03-08 | 2002-03-08 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005175205A Division JP2005328072A (ja) | 2005-06-15 | 2005-06-15 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003264190A true JP2003264190A (ja) | 2003-09-19 |
Family
ID=27784919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002063117A Pending JP2003264190A (ja) | 2002-03-08 | 2002-03-08 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20030168706A1 (ja) |
| JP (1) | JP2003264190A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7772129B2 (en) | 2005-09-29 | 2010-08-10 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
| JP2015146450A (ja) * | 2015-04-03 | 2015-08-13 | 株式会社東芝 | 半導体素子 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7358198B2 (en) | 2002-03-08 | 2008-04-15 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating same |
| JP2004111538A (ja) * | 2002-09-17 | 2004-04-08 | Fujitsu Ltd | 半導体装置、半導体装置の製造方法と評価方法、及びプロセス条件評価方法 |
| JP3887364B2 (ja) * | 2003-09-19 | 2007-02-28 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2006216897A (ja) * | 2005-02-07 | 2006-08-17 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7459390B2 (en) * | 2006-03-20 | 2008-12-02 | Texas Instruments Incorporated | Method for forming ultra thin low leakage multi gate devices |
| DE102007035990A1 (de) * | 2006-08-16 | 2008-02-21 | Mattson Thermal Products Gmbh | Verfahren zum Verbessern von Grenzflächenreaktionen an Halbleiteroberflächen |
| JP4861204B2 (ja) * | 2007-01-22 | 2012-01-25 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US20110254078A1 (en) * | 2008-09-30 | 2011-10-20 | Tokyo Electron Limited | Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device |
| US8805963B2 (en) | 2010-04-01 | 2014-08-12 | Apple Inc. | Real-time or near real-time streaming |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69405438T2 (de) * | 1993-03-24 | 1998-04-02 | At & T Corp | Verfahren zur Bildung dielektrischer Oxynitridschichten bei der Herstellung integrierter Schaltungen |
| US5969397A (en) * | 1996-11-26 | 1999-10-19 | Texas Instruments Incorporated | Low defect density composite dielectric |
| US5972804A (en) | 1997-08-05 | 1999-10-26 | Motorola, Inc. | Process for forming a semiconductor device |
| JP4071372B2 (ja) * | 1998-09-18 | 2008-04-02 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| US6417570B1 (en) * | 1999-01-14 | 2002-07-09 | Agere Systems Guardian Corporation | Layered dielectric film structure suitable for gate dielectric application in sub-0.25 μm technologies |
| JP3250996B2 (ja) | 2000-01-20 | 2002-01-28 | 株式会社日立製作所 | 表面に絶縁膜を有するシリコン基板およびその製造方法および装置 |
-
2002
- 2002-03-08 JP JP2002063117A patent/JP2003264190A/ja active Pending
- 2002-04-23 US US10/127,571 patent/US20030168706A1/en not_active Abandoned
-
2004
- 2004-12-27 US US11/020,271 patent/US7160818B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7772129B2 (en) | 2005-09-29 | 2010-08-10 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
| US8557717B2 (en) | 2005-09-29 | 2013-10-15 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device |
| JP2015146450A (ja) * | 2015-04-03 | 2015-08-13 | 株式会社東芝 | 半導体素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030168706A1 (en) | 2003-09-11 |
| US7160818B2 (en) | 2007-01-09 |
| US20050106894A1 (en) | 2005-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100367513C (zh) | 在硅衬底上层叠栅极绝缘膜和栅极电极的半导体器件及其制造方法 | |
| JP3944367B2 (ja) | 絶縁膜の形成方法及び半導体装置の製造方法 | |
| JP3220645B2 (ja) | 半導体装置の製造方法 | |
| US6033998A (en) | Method of forming variable thickness gate dielectrics | |
| KR100563748B1 (ko) | 반도체소자의제조방법 | |
| KR101375800B1 (ko) | 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터 | |
| KR100839359B1 (ko) | 피모스 트랜지스터 제조 방법 및 상보형 모스 트랜지스터제조 방법 | |
| US7160818B2 (en) | Semiconductor device and method for fabricating same | |
| JP2002359371A (ja) | 半導体装置とその製造方法 | |
| JP4742867B2 (ja) | Ｍｉｓ型電界効果トランジスタを備える半導体装置 | |
| JP3399413B2 (ja) | 酸窒化膜およびその形成方法 | |
| KR20100096480A (ko) | 게르마늄 온 인슐레이터 구조의 제조 방법과 이 방법에 의해 제조된 게르마늄 온 인슐레이터 구조 및 이를 이용한 트랜지스터 | |
| JP3619795B2 (ja) | 半導体装置の製造方法 | |
| JP3647850B2 (ja) | 半導体装置およびその製造方法 | |
| US7358198B2 (en) | Semiconductor device and method for fabricating same | |
| JP3250996B2 (ja) | 表面に絶縁膜を有するシリコン基板およびその製造方法および装置 | |
| WO2005074037A1 (ja) | 半導体装置の製造方法 | |
| TW200425350A (en) | Method for manufacturing semiconductor device | |
| JP2007123662A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2005328072A (ja) | 半導体装置およびその製造方法 | |
| JPH07335876A (ja) | ゲート絶縁膜の形成方法 | |
| CN1612306A (zh) | 处理包含含氧氮化硅介质层的半导体器件的方法 | |
| JP2003133540A (ja) | ドット体の形成方法および半導体装置の製造方法 | |
| JPH05251439A (ja) | 半導体装置の絶縁膜形成方法 | |
| JP2000114253A (ja) | 半導体酸化膜形成法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050615 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050721 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050812 |