JP2003264253A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP2003264253A
JP2003264253A JP2002066349A JP2002066349A JP2003264253A JP 2003264253 A JP2003264253 A JP 2003264253A JP 2002066349 A JP2002066349 A JP 2002066349A JP 2002066349 A JP2002066349 A JP 2002066349A JP 2003264253 A JP2003264253 A JP 2003264253A
Authority
JP
Japan
Prior art keywords
wiring board
multilayer wiring
semiconductor device
semiconductor element
chip capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002066349A
Other languages
English (en)
Inventor
Yasuyoshi Horikawa
泰愛 堀川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2002066349A priority Critical patent/JP2003264253A/ja
Priority to US10/375,018 priority patent/US20030173676A1/en
Priority to TW092105259A priority patent/TW200305260A/zh
Priority to KR10-2003-0015171A priority patent/KR20030085470A/ko
Priority to CN03119486A priority patent/CN1444269A/zh
Publication of JP2003264253A publication Critical patent/JP2003264253A/ja
Priority to US10/701,612 priority patent/US20040090758A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10545—Related components mounted on both sides of the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 半導体素子とチップコンデンサとが搭載され
た多層配線基板内に、両者を電気的に接続する導体路を
可及的に短く形成し、スイッチングノイズ等の充分な低
減を図ることができる半導体装置及びその製造方法を提
供することを目的とする。 【解決手段】 多層配線基板３４の一面側に形成された
半導体素子搭載用接続パッド３７と、他面側に形成され
たチップコンデンサ搭載用接続パッド３８とを電気的に
接続する導体路３５が最短距離となるように、半導体素
子３１から多層配線基板３４の他面側に垂下された垂線
方向にチップコンデンサ３２が配設されていると共に、
導体路３５が垂線方向に実質的に直線状に形成されてい
ることを特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、更に詳細には配線パターンが絶縁層を
介して多層に積層されて成る多層配線基板の一面側に形
成された半導体素子搭載面に搭載されている半導体素子
に、前記多層配線基板の他面側に配設されたチップコン
デンサを含む電源回路を経由して電力が供給される半導
体装置及びその製造方法に関する。
【０００２】
【従来の技術】特開平９−２６０５３７号公報には、図
８に示す半導体装置が提案されている。この半導体装置
は、多層配線基板３４０上に、半導体素子３１が搭載さ
れており、半導体素子３１に設けられた電源供給端子、
接地端子、及び出力端子が、多層配線基板上のそれぞれ
に対応する接続パッド３７０に、はんだバンプ３３０を
介して接続されているものである。かかる図８に示す半
導体装置では、高集積化、処理高速化に伴って、半導体
素子３１に、より安定した電力を供給すべく、多層配線
基板３４０の電源供給用接続パッド３７０と接地用接続
パッド３７０の間にチップコンデンサ３２を設けてい
る。このチップコンデンサ３２は、半導体素子搭載面が
一面側に形成された多層配線基板３４０の他面側に、半
導体素子３１と対向して搭載される。
【０００３】
【発明が解決しようとする課題】図８に示す半導体装置
によれば、チップコンデンサ３２を半導体素子３１への
電源供給回路に設けることによって、多数のスイッチン
グ素子によるスイッチングノイズ等を減少でき、半導体
素子３１に安定した電力を供給できる。しかし、図８に
示す半導体装置では、半導体素子３１とチップコンデン
サ３２とは、多層配線基板３４０に形成された配線パタ
ーン１１０及びビア１６０を介して電気的に接続されて
いる。そして、このビア１６０は、図８に示すように、
多層に積層された配線パターン１１０を電気的に接続す
るように階段状に形成されており、配線パターン１１０
は同一面内を引きまわされて形成されている。このた
め、半導体素子３１とチップコンデンサ３２とを電気的
に接続する導体路は、ジグザグ状に折り曲げられて形成
され、その導体距離が長く、インダクタンスが増加し
て、スイッチングノイズ等の充分な低減を図ることがで
きない。
【０００４】そこで、本発明の課題は、半導体素子とチ
ップコンデンサとが搭載された多層配線基板内に、両者
を電気的に接続する導体路を可及的に短く形成し、スイ
ッチングノイズ等の充分な低減を図ることができる半導
体装置及びその製造方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明者は、前記課題を
解決すべく検討を重ねた結果、多層配線基板を挟んで搭
載した半導体素子とチップコンデンサとを電気的に接続
する導体路を可及的に直線状に形成することによって、
導体路のインダクタンスを減少できることを見出し、本
発明に到達した。すなわち、本発明は、配線パターンが
絶縁層を介して多層に積層されて成る多層配線基板の一
面側に形成された半導体素子搭載面に搭載されている半
導体素子に、前記多層配線基板の他面側に配設されたチ
ップコンデンサを含む電源回路を経由して電力が供給さ
れる半導体装置において、前記多層配線基板の一面側に
形成された半導体素子搭載用接続パッドと、前記多層配
線基板の他面側に形成されたチップコンデンサ搭載用接
続パッドとを電気的に接続する導体路が最短距離となる
ように、前記半導体素子から多層配線基板の他面側に垂
下された垂線方向に前記チップコンデンサが配設されて
いると共に、前記導体路が前記垂線方向に実質的に直線
状に形成されていることを特徴とする半導体装置にあ
る。
【０００６】また、本発明は、配線パターンが絶縁層を
介して多層に積層されて成る多層配線基板の一面側に形
成された半導体素子搭載面に搭載されている半導体素子
に、前記多層配線基板の他面側に配設されたチップコン
デンサを含む電源回路を経由して電力が供給される半導
体装置を製造する際に、前記多層配線基板の一面側に形
成された半導体素子搭載用接続パッドと、前記多層配線
基板の他面側に形成されたチップコンデンサ搭載用接続
パッドとを電気的に接続する導体路が最短距離となるよ
うに、前記半導体素子搭載用接続パッドから多層配線基
板の他面側に垂下された垂線方向に前記チップコンデン
サ搭載用接続パッドが形成されていると共に、前記導体
路が前記垂線方向に実質的に直線状に形成されている多
層配線基板を用い、前記多層配線基板の半導体素子搭載
用接続パッドに半導体素子の電極端子を接続すると共
に、前記多層配線基板のチップコンデンサ搭載用接続パ
ッドにチップコンデンサの電極端子を接続することを特
徴とする半導体装置の製造方法にある。
【０００７】かかる本発明において、導体路として、多
層配線基板を形成する絶縁層の各々を貫通するビアを用
いて形成することにより、簡単な方法によって確実に直
線状の導体路を形成できる。また、このビアとして、ス
タックドビア及び／又はスルーホールビアを用いること
により、確実に直線状の導体路を実現できる。さらに、
多層配線基板として、コア基板の両側に配線パターンが
絶縁層を介して多層に積層され、且つ積層された配線パ
ターンの相互が前記コア基板及び絶縁層を貫通するビア
によって電気的に接続されている多層配線基板を用いる
ことにより、高密度化に対応可能な多層配線基板に搭載
された半導体素子に、安定した電力を供給できる。
【０００８】本発明によれば、多層配線基板の一面側に
搭載された半導体素子に対して直近の多層配線基板の他
面側にチップコンデンサを配設し、かかる半導体素子と
チップコンデンサとを電気的に接続する導体路を、搭載
された半導体素子から多層配線基板の他面側に垂下した
垂線に沿って形成する。このため、多層配線基板を挟ん
で搭載された半導体素子とチップコンデンサとを最短距
離の導体路で電気的に接続できる結果、半導体素子とチ
ップコンデンサとを電気的に接続する導体路のインダク
タンスを減少でき、スイッチングノイズ等の充分な低減
を図ることができる。
【０００９】
【発明の実施の形態】本発明に係る半導体装置の一例を
図１（ｄ）に示す。図１（ｄ）に示す半導体装置は、一
面側に半導体素子３１が搭載された多層配線基板３４の
他面側には、半導体素子３１の直下に対応する位置にチ
ップコンデンサ３２が配設されている。つまり、チップ
コンデンサ３２は、多層配線基板３４の一面側に搭載さ
れた半導体素子３１から多層配線基板３４の他面側に垂
下された垂線方向に配設されている。この半導体素子３
１には、電源供給端子、接地端子及び出力端子（図示せ
ず）が設けられており、はんだバンプ３３を介して、多
層配線基板３４の一面側に設けられた電源供給用接続パ
ッド３７ｖ、接地用接続パッド３７ｒ及び出力用接続パ
ッド３７ｓにそれぞれ対応して接続されている。
【００１０】また、チップコンデンサ３２は、多層配線
基板３４の他面側に形成された電源供給用接続パッド３
８ｖ及び接地用接続パッド３８ｒに、はんだバンプ３６
を介して接続されている。かかる多層配線基板３４の他
面側に形成された電源供給用接続パッド３８ｖ及び接地
用接続パッド３８ｒも、多層配線基板３４の一面側に形
成された電源供給用接続パッド３７ｖ及び接地用接続パ
ッド３７ｒから多層配線基板３４の他面側に垂下された
垂線方向に設けられている。
【００１１】さらに、図１（ｄ）に示す半導体装置で
は、多層配線基板３４の一面側の電源供給用接続パッド
３７ｖ及び接地用接続パッド３７ｒと、多層配線基板３
４の他面側の電源供給用接続パッド３８ｖ及び接地用接
続パッド３８ｒとは、それぞれ直線状の電源用導体路３
５ｖと接地用導体路３５ｒとによって電気的に接続され
ている。かかる電源用導体路３５ｖと接地用導体路３５
ｒとは、多層配線基板３４の一面側の電源供給用接続パ
ッド３７ｖ及び接地用接続パッド３７ｒから多層配線基
板３４の他面側に垂下された垂線に沿って形成され、多
層配線基板３４に形成されたビアを利用して形成されて
いる。
【００１２】つまり、多層配線基板３４は、配線パター
ン１１ａが形成されたコア基板１０の両面側に２層の配
線パターン１１ｂ、１１ｃが絶縁層を介して積層されて
形成されており、配線パターン１１ａ、１１ｂ、１１ｃ
は、絶縁層を貫通するビア１６及びコア基板１０を貫通
するビア１４を介して電気的に接続されている。これら
のビア１４、１６が柱状に積み重ねられて直線状の電源
用導体路３５ｖと接地用導体路３５ｒとが形成されてい
るのである。かかるビア１４、１６のうち、ビア１４は
コア基板１０を貫通するスルーホールビアの中空部に充
填材２１が充填されて形成されており、ビア１６は絶縁
層に形成されたビア穴に金属が充填されて形成されてい
るため、ビア１４の両側にビア１６を柱状に積み重ねる
ことができる。
【００１３】図１（ｄ）に示す半導体装置では、多層配
線基板３４の一面側に搭載された半導体素子３１から多
層配線基板３４の他面側に垂下された垂線方向にチップ
コンデンサ３２が配設されていると共に、この垂線に沿
って形成された直線状の電源用導体路３５ｖと接地用導
体路３５ｒとによって両者は最短距離で電気的に接続さ
れている。このため、図１（ｄ）に示す半導体装置は、
図８に示す半導体装置に比較して半導体素子３１とチッ
プコンデンサ３２とを接続する導体路を可及的に短縮で
きる。このため、導体路のインダクタンスを減少でき、
スイッチングノイズ等の充分な低減を図ることができる
結果、半導体素子３１に安定した電力を供給できる。
尚、３９は、実装用の外部接続端子であるはんだバンプ
を示す。
【００１４】図１（ｄ）に示す半導体装置は、図１
（ａ）〜（ｃ）に示す工程で製造できる。先ず、コア基
板１０を形成する［図１（ａ）の工程］。かかるコア基
板１０は、ガラス・エポキシ基板やＢＴ（ビスマレイミ
ドトリアジン）基板等の樹脂基板を用いる。この樹脂基
板としては、従来のコア基板用樹脂基板（厚さ約０．８
ｍｍ）よりも薄い樹脂基板（厚さ約０．４ｍ）を用いる
ことによって、より薄いコア基板１０を得ることがで
き、最終的に形成される電源用導体路３５ｖ及び接地用
導体路３５ｒの長さを短くでき好ましい。この樹脂基板
には、ドリル加工やレーザ加工によってスルーホールビ
ア形成用の複数の貫通孔を形成した後、貫通孔の内壁面
を含む樹脂基板の全面に無電解銅めっきを施す。そして
形成された無電解銅めっき層を給電層として電解銅めっ
きを施す。
【００１５】このように、貫通孔の内壁面に無電解銅め
っき層及び電解銅めっき層が形成されたスルーホールビ
アの中空部に充填材２１を充填してビア１４を形成す
る。この充填材２１としては、樹脂材等の絶縁材料であ
ってもよく、樹脂材中に金属粒子等の導電性材料が含有
された導電性樹脂材であってもよい。かかる充填材２１
は、スクリーン印刷法によって、スルーホールビアの中
空部に充填できる。その後、充填材２１を充填して形成
したビア１４の露出面を平坦化すべく、ビア１４の露出
面を含む銅層の表面に研磨を施してもよい。
【００１６】次いで、充填材２１を充填して形成したビ
ア１４の露出面を含む全面に無電解銅めっき及び電解銅
めっきを施して銅層を形成した後、銅層にパターニング
を施して配線パターン１１ａ、１１ａ・・を形成する。
かかるパターニングとしては、公知の方法を採用でき、
例えば銅層の表面に塗布した感光性レジストに感光・現
像を施して形成したレジストパターンをマスクとして化
学エッチングを施す方法が採用できる。このようにして
得られたコア基板１０のビア１４の両端面側には配線パ
ターン１１ａが形成されており、ビア１４の両端面の各
々にビア１６を積層できる。尚、図１（ａ）に示すコア
基板１０は、樹脂基板を用いたが、金属基板等の樹脂基
板よりも高剛性基板を用いてコア基板１０の厚さをさら
に薄くしてもよく、この場合、金属基板に絶縁層を介し
て配線パターンが形成されたメタルコア基板を用いると
好適である。さらに、無電解銅めっきに代えスパッタリ
ングやダイレクトプレーティングを採用してもよい。
【００１７】次いで、コア基板１０の配線パターン１１
ａ、１１ａ・・が形成された配線パターン形成面の各々
を被覆する絶縁層１２に、ビア１６用のビア穴１５を形
成する［図１（ｂ）の工程］。絶縁層１２は、ポリイミ
ド樹脂、エポキシ樹脂、ポリフェニレンエーテル樹脂等
の絶縁性樹脂によって形成されており、絶縁性樹脂から
成る絶縁フィルムの接着、あるいは絶縁性樹脂を塗布す
ることによって形成できる。かかる絶縁層１２に形成さ
れたビア穴１５は、底面に配線パターン１１ａが露出し
ており、レーザ光の照射あるいはエッチングによって形
成できる。このとき、ビア穴１５、１５・・・のうち、
電源用導体路３５ｖに用いられるビア１６ｖを形成する
ビア穴１５ｖ、及び接地用導体路３５ｒに用いられるビ
ア１６ｒを形成するビア穴１５ｒは、対応するビア（１
４ｖあるいは１４ｒ）の端面の直上又は直下に形成す
る。
【００１８】さらに、コア基板１０の配線パターン形成
面の各々を被覆する絶縁層１２に、配線パターン１１ｂ
及びビア１６を形成する［図１（ｃ）の工程］。かかる
配線パターン１１ｂ及びビア１６を形成する際には、ビ
ア穴１５、１５・・の底面及び内壁面を含む絶縁層１２
の全面に、無電解銅めっきで形成した無電解銅めっき層
を給電層とする、電解銅めっきを施し、ビア穴１５、１
５・・を銅金属で充填すると共に、銅金属層を形成す
る。
【００１９】この電解銅めっきとしては、陽極と陰極と
が所定の周期で反転するＰＲ電解銅めっきを採用するこ
とが好ましい。ＰＲ電解銅めっきでは、ビア穴１５、１
５・・内に銅金属を充填するフォワード電流を流す陽極
と陰極とが所定の周期で反転し、このフォワード電流の
流れる方向と反対の方向にリバース電流を流すＰＲによ
って、ビア穴１５、１５・・内の無電解銅めっき層に銅
金属層を形成する。その後、ビア穴１５、１５・・内の
残余の部分に、直流電流を流す直流電解銅めっきを施し
て銅金属を充填し、ビア１６、１６・・を形成する。こ
の方法によると、小径の凹部内にも所定時間内で充分に
金属を充填してビアを形成でき好ましい。
【００２０】次いで、絶縁層１２の表面上に形成した銅
金属層に公知の方法でパターニングを施して配線パター
ン１１ｂ、１１ｂ・・を形成する。このようにして形成
したビア１６は、ビア穴１５内に銅金属が充填されて形
成されたビアであるため、ビア１６の直上にビアを積層
できる。ここで、ビア穴１５、１５・・の底面及び内壁
面を含む絶縁層１２の全面に施す無電解銅めっきに代え
て、スパッタリングやダイレクトプレーティングを採用
してもよい。また、絶縁層１２に配線パターン１１ｂ、
１１ｂ・・を形成する際に、絶縁層１２の表面を機械的
あるいは化学的に粗面化する粗面化処理を予め施すこと
により、絶縁層１２と配線パターン１１ｂ、１１ｂ・・
との密着性を良好にできる。
【００２１】その後、図１（ｂ）及び図１（ｃ）の工程
を繰り返すことによって、コア基板１０の両側に形成し
た各配線パターン１１ａ上に、配線パターン１１ｂ、１
１ｃが絶縁層を介して積層された多層配線基板３４を形
成できる。この多層配線基板３４には、コア基板１０を
貫通するビア１４ｖ及び絶縁層の各々を貫通するビア１
６ｖ、１６ｖ・・が柱状に積層されて電源用導体路３５
ｖが一直線状に形成されていると共に、コア基板１０を
貫通するビア１４ｒ及び絶縁層の各々を貫通するビア１
６ｒ、１６ｒ・・が柱状に積層されて接地用導体路３５
ｒが一直線状に形成されている。
【００２２】さらに、形成した多層配線基板３４には、
半導体素子３１及びチップコンデンサ３２の電極端子の
各々が接続される接続パッドが形成され、電源用導体路
３５ｖ、接地用導体路３５ｒの各端面には、電源供給用
接続パッド３７ｖ、３８ｖ及び接地用接続パッド３７
ｒ、３８ｒが形成される。かかる接続パッドは、配線パ
ターンと同様な方法で形成できる。このように、接続パ
ッド等が形成された半導体素子搭載面及びチップコンデ
ンサ搭載面は、配線パターン１１ｃ等を保護すべく、接
続パッドを除いてソルダーレジスト２２を塗布した後、
接続パッドにはんだバンプ３３、３６を形成する。
【００２３】図１（ｄ）に示す半導体装置を構成する多
層配線基板３４では、電源用導体路３５ｖ及び接地用導
体路３５ｒを、コア基板１０を貫通するビア１４ｖ、１
４ｒ上に、各絶縁層を貫通するビア１６ｖ、１６ｒを順
次積層して柱状に形成している。このため、形成された
電源用導体路３５ｖ及び接地用導体路３５ｒの直線性に
は、ビア１６を積層する誤差の範囲内で多少のズレが生
ずる。この点、図３（ｂ）に示す半導体装置を構成する
多層配線基板３４では、電源用導体路３５ｖ及び接地用
導体路３５ｒは、コア基板１０とコア基板１０の両面側
に積層された複数の絶縁層１２、１２とを直線状に貫通
する貫通孔を用いて形成したビア１９ｖ、１９ｒから成
る。このため、電源用導体路３５ｖ及び接地用導体路３
５ｒを形成する際に、積層するビア１６ｖ、１６ｒの数
を減少でき、ビア１６ｖ、１６ｒの積層に起因して生ず
る直線性からのズレを可及的に少なくできる。
【００２４】図３（ｂ）に示す半導体装置を構成する多
層配線基板３４は、ビア１９ｖ、１９ｒを形成する個所
に貫通孔が形成されていないコア基板１０の両面側に、
絶縁層１２を介して配線パターンを所定層形成した後、
図３（ａ）に示す様に、コア基板１０及び絶縁層１２、
１２・・を貫通する貫通孔５１ｖ、５１ｒを形成する。
この貫通孔５１ｖ、５１ｒは、ドリルやレーザによって
形成する。次いで、この貫通孔を用い、図１（ａ）に示
すコア基板１０にビア１４を形成する場合と同様にし
て、ビア１９ｖ、１９ｒを形成する。更に、ビア１９
ｖ、１９ｒ上に半導体素子やチップコンデンサの電極端
子が当接するパッド等を形成し、電源用導体路３５ｖ及
び接地用導体路３５ｒを形成する。
【００２５】図１及び図３に示す半導体装置を構成する
多層配線基板３４では、その電源用導体路３５ｖ及び接
地用導体路３５ｒは、ドリルやレーザによって形成した
貫通孔を用いて形成している。しかし、ドリルでは形成
する貫通孔の微細化に限界が存在し、形成する電源用導
体路３５ｖ及び接地用導体路３５ｒの微細化にも限界が
存在する。しかも、貫通孔を形成するコア材が厚くなる
程、ドリルの強度等の関係で太径のドリルを使用せざる
を得ず、形成できる貫通孔の内径も太くなる。
【００２６】一方、レーザによれば、貫通孔を形成する
コア材等の厚さが薄い場合には、微細な貫通孔を形成で
きるが、コア材の厚さが厚い場合には、微細な貫通孔を
形成することは困難である。この点、図５及び図６に示
す半導体装置を構成する多層配線基板３４では、コア基
板として複数枚のフィルムが積層されて形成された積層
フィルム型コア基板１３（以下、コア基板１３と称する
ことがある）を用いている。かかるコア基板１３は、図
１及び図３に示す多層配線基板３４に用いたコア基板１
０に比較して薄く形成でき、レーザ等によっても充分に
微細な貫通孔を形成できる。このため、図５及び図６に
示す多層配線基板３４には、図１及び図３に示す多層配
線基板３４よりも、高密度の電源用導体路３５ｖ及び接
地用導体路３５ｒを形成できる。
【００２７】図５に示す多層配線基板３４を形成するコ
ア基板１３は、図４に示す工程によって形成できる。先
ず、図４（ａ）に示す様に、一面側に銅箔４０が貼着さ
れたポリイミド樹脂から成るフィルム４１を用い、フィ
ルム４１の他面側の所定箇所からレーザー等によって、
銅箔が底面に露出するビア穴４５を形成する。その後、
形成したビア穴４５内には、金属めっきによってはん
だ、錫、鉛、亜鉛等の金属、或いはこれらの金属から成
る金属粒が含有された導電性ペースト等の導電性材用４
７を充填してビア４６を形成すると共に、銅箔４０にパ
ターニングを施して配線パターン５１を形成する。かか
る配線パターン５１には、ビア４６の端面に形成される
パッドも含まれる。
【００２８】かかるビア４６及び配線パターン５１を形
成する一連の操作を、複数枚のフィルムに施し、図４
（ｂ）に示す様に、フィルム４１の一面側に配線パター
ン５１が形成されていると共に、所定箇所にビア４６が
形成された複数枚のフィルム基板１３ａ、１３ｂ、１３
ｃを形成する。次いで、フィルム基板１３ａ、１３ｂ、
１３ｃを積層して熱圧着し、図４（ｃ）に示す積層フィ
ルム型コア基板１３を形成する。このとき、ビア４６
ｖ、４６ｒは、パッドを介して柱状に積層されて直線状
のビアが形成されるように、各フィルム基板の位置合わ
せを行う。
【００２９】ここで、コア基板１３の最外層の一方を形
成するフィルム基板１３ｃには、その両側面に配線パタ
ーン５１を形成することが好ましい。フィルム基板１３
ｃの一面側に形成した配線パターン５１は、銅箔４０か
ら形成でき、他面側に形成される配線パターン５１は、
ビア４６を形成した後に、無電解銅めっき及び電解銅め
っきを施して形成した銅層に、パターニングを施して形
成できる。尚、フィルム４１の両面に銅箔４１が貼着さ
れた両面銅貼フィルムを用いてフィルム基板１３ｃを形
成してもよい。
【００３０】この様にして形成した積層フィルム型コア
基板１３の両側には、図１（ｂ）（ｃ）に示す工程と同
様にして、配線パターン１１ｂ、１１ｃを、絶縁層１２
を介して積層することによって、図５に示す多層配線基
板３４を形成できる。更に、形成した多層配線基板３４
の所定個所に半導体素子３１及びチップコンデンサ３２
を搭載することにより、図５に示す半導体装置を得るこ
とができる。図５に示す半導体装置でも、多層配線基板
３４の一面側に搭載された半導体素子３１から多層配線
基板３４の他面側に垂下された垂線方向にチップコンデ
ンサ３２が配設されていると共に、この垂線に沿って形
成された直線状の電源用導体路３５ｖと接地用導体路３
５ｒとによって両者は最短距離で電気的に接続されてい
る。
【００３１】図４（ｃ）に示す積層フィルム型コア基板
１３は、その厚さが図１及び図３に用いたコア基板１０
に比較して薄く形成できるため、細径のドリルによって
形成した貫通孔を用いてビアを形成できる。このため、
図６に示す様に、コア基板１３の両側に配線パターン１
１ｂ、１１ｃを、絶縁層１２を介して積層した後、ドリ
ルによって形成した貫通孔を利用してビア１９ｖ、１９
ｒを形成してもよい。この場合、ビア１９ｖ、１９ｒを
形成した後、ビア１９ｖ、１９ｒの両端面の各々に、半
導体素子３１の電極端子と当接する接続パッド３７ｖ、
３７ｒ又はチップコンデンサ３２の端子と当接する接続
パッド３８ｖ、３８ｒを形成する。これにより、ビア１
９ｖ、１９ｒによって電源用導体路３５ｖ及び接地用導
体路３５ｒを形成する。尚、図５及び図６に示す半導体
装置を構成する部材が、図１及び図３に示す半導体装置
を構成する部材と同一部材の場合には、同一番号を付し
て詳細な説明を省略した。
【００３２】図３及び図６に示す半導体装置の多層配線
基板３４を構成するビア１９ｖ、１９ｒは、多層配線基
板３４を貫通するスルーホールビアを利用して形成され
ているが、図２に示すように、コア基板１０及び絶縁層
１２、１２・・の一部を貫通するスルーホールビアを利
用して形成してもよい。また、図１〜図６に示す半導体
装置を構成する多層配線基板３４としては、図７に示す
様に、セラミック、ガラスエポキシ樹脂等から成るコア
基板７０を用いて形成してもよい。
【００３３】図７に示すコア基板７０を用いた多層配線
基板３４は、その両面にフィルム基板１７、１７、・・
・及び保護フィルム１８を積層し熱圧着することによっ
て形成できる。このコア基板７０には、ビア５２ｖ、５
２ｒが形成されている。このビア５２ｖ、５２ｒは、セ
ラミック、ガラスエポキシ樹脂等から成る基板を貫通す
る貫通孔内に、導電性材料４７が充填されて形成されて
いる。更に、フィルム基板１７、１７・・の各々にも、
フィルムを貫通するビア４６ｖ、４６ｒと、フィルムの
一面側に配線パターン１１が形成されている。かかるビ
ア及び配線パターンは、図４（ｂ）に示すフィルム基板
１３ａ等と同様にして形成できる。また、保護フィルム
１８は、熱硬化性樹脂層の片面に熱可塑性樹脂からなる
接着層が形成されており、はんだボール等の外部接続端
子を設けるための透孔１８ａが形成されている。
【００３４】かかるコア基板７０、フィルム基板１７、
１７・・及び保護フィルム１８、１８を積層し熱圧着す
る際に、フィルム基板１７、１７・・の各々に形成され
たビア４６ｖ、４６ｒと、コア基板１０のビア５２ｖ、
５２ｒとが、直線状に積み重ねられるように位置合わせ
をする。こうして、ビア４６ｖ・・・、５２ｖによって
直線状の電源用導体路が、ビア４６ｒ・・・、５２ｒに
よって接地用導体路が形成される。この様にして形成さ
れた多層配線基板３４は、コア基板７０の両側にフィル
ムを用いて配線パターン１１を多層に積層しているた
め、図１〜図６に示す多層配線基板３４に比較して薄く
でき、電源用導体路３５ｖと接地用導体路３５ｒの長さ
を更に短くできる。特に、コア基板１０に、セラミック
基板を用いた場合には、多層配線基板３４の強度も向上
できる。以上、本発明に係る半導体装置の様々な実施の
形態について述べたが、これらに使用される外部接続端
子としてのはんだバンプに代えてピン（ネールヘッドピ
ン等）を用いてもよい。
【００３５】
【発明の効果】本発明による半導体装置は、半導体素子
とチップコンデンサが直線状の導体路によって接続され
るので、その接続を最短距離にでき、インダクタンスを
低減できる。すなわちスイッチングノイズ等を効果的に
低減でき、半導体素子に安定した電力の供給ができるの
で、半導体装置の高集積化、高速度化に有効である。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法の一例を説
明する説明図である。
【図２】本発明に係る半導体装置の他の例を説明する断
面図である。
【図３】本発明に係る半導体装置の製造方法について、
他の例を説明する説明図である。
【図４】図１（ａ）に示すコア基板に代えて用いる、積
層フィルム型コア基板の製造方法を説明する説明図であ
る。
【図５】本発明に係る半導体装置の他の例を説明する断
面図である。
【図６】本発明に係る半導体装置の他の例を説明する断
面図である。
【図７】本発明に係る半導体装置に用いる多層配線基板
の他の例を説明する説明図である。
【図８】従来の半導体装置を説明する部分断面図であ
る。
【符号の説明】
１０ コア基板 １１、５１ 配線パターン １３ 積層フィルム型コア基板 １４、１６、４６、５２ ビア １５、４５ ビア穴 １８ 保護フィルム １８ａ 透孔 １９ スルーホールビア ２１ 充填材 ３１ 半導体素子 ３２ チップコンデンサ ３３、３６ はんだバンプ ３４ 多層配線基板 ３５ 導体路 ３７、３８ 接続パッド ４０ 導体層 ４１ フィルム ４７ 導電性材料 ５０、５１ 貫通孔

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 配線パターンが絶縁層を介して多層に積
    層されて成る多層配線基板の一面側に形成された半導体
    素子搭載面に搭載されている半導体素子に、前記多層配
    線基板の他面側に配設されたチップコンデンサを含む電
    源回路を経由して電力が供給される半導体装置におい
    て、 前記多層配線基板の一面側に形成された半導体素子搭載
    用接続パッドと、前記多層配線基板の他面側に形成され
    たチップコンデンサ搭載用接続パッドとを電気的に接続
    する導体路が最短距離となるように、前記半導体素子か
    ら多層配線基板の他面側に垂下された垂線方向に前記チ
    ップコンデンサが配設されていると共に、前記導体路が
    前記垂線方向に実質的に直線状に形成されていることを
    特徴とする半導体装置。
  2. 【請求項２】 導体路が、多層配線基板を形成する絶縁
    層の各々を貫通するビアによって形成されている請求項
    １記載の半導体装置。
  3. 【請求項３】 ビアが、スタックドビア及び／又はスル
    ーホールビアである請求項２記載の半導体装置。
  4. 【請求項４】 多層配線基板が、コア基板の両側に配線
    パターンが絶縁層を介して多層に積層され、且つ積層さ
    れた配線パターンの相互が前記コア基板及び絶縁層を貫
    通するビアによって電気的に接続されている請求項１〜
    ３のいずれか一項記載の半導体装置。
  5. 【請求項５】 配線パターンが絶縁層を介して多層に積
    層されて成る多層配線基板の一面側に形成された半導体
    素子搭載面に搭載されている半導体素子に、前記多層配
    線基板の他面側に配設されたチップコンデンサを含む電
    源回路を経由して電力が供給される半導体装置を製造す
    る際に、 前記多層配線基板の一面側に形成された半導体素子搭載
    用接続パッドと、前記多層配線基板の他面側に形成され
    たチップコンデンサ搭載用接続パッドとを電気的に接続
    する導体路が最短距離となるように、前記半導体素子搭
    載用接続パッドから多層配線基板の他面側に垂下された
    垂線方向に前記チップコンデンサ搭載用接続パッドが形
    成されていると共に、前記導体路が前記垂線方向に実質
    的に直線状に形成されている多層配線基板を用い、 前記多層配線基板の半導体素子搭載用接続パッドに半導
    体素子の電極端子を接続すると共に、前記多層配線基板
    のチップコンデンサ搭載用接続パッドにチップコンデン
    サの電極端子を接続することを特徴とする半導体装置の
    製造方法。
  6. 【請求項６】 半導体素子搭載用接続パッドとチップコ
    ンデンサ搭載用接続パッドとを電気的に接続する導体路
    を、多層配線基板を形成する絶縁層の各々を貫通するビ
    アによって形成する請求項５記載の半導体装置の製造方
    法。
  7. 【請求項７】 ビアを、スタックドビア及び／又はスル
    ーホールビアとする請求項６記載の半導体装置の製造方
    法。
  8. 【請求項８】 多層配線基板として、コア基板の両側に
    配線パターンを絶縁層を介して多層に積層して形成し、
    且つ積層した配線パターンの相互を前記コア基板及び絶
    縁層を貫通するビアによって電気的に接続した多層配線
    基板を用いる請求項５〜７のいずれか一項記載の半導体
    装置の製造方法。
JP2002066349A 2002-03-12 2002-03-12 半導体装置及びその製造方法 Pending JP2003264253A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002066349A JP2003264253A (ja) 2002-03-12 2002-03-12 半導体装置及びその製造方法
US10/375,018 US20030173676A1 (en) 2002-03-12 2003-02-28 Multi-layered semiconductor device and method of manufacturing same
TW092105259A TW200305260A (en) 2002-03-12 2003-03-11 Multi-layered semiconductor device and method of manufacturing same
KR10-2003-0015171A KR20030085470A (ko) 2002-03-12 2003-03-11 다층 반도체 장치 및 그 제조 방법
CN03119486A CN1444269A (zh) 2002-03-12 2003-03-12 多层半导体器件及其制造方法
US10/701,612 US20040090758A1 (en) 2002-03-12 2003-11-06 Multi-layered semiconductor device and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002066349A JP2003264253A (ja) 2002-03-12 2002-03-12 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003264253A true JP2003264253A (ja) 2003-09-19

Family

ID=28034895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002066349A Pending JP2003264253A (ja) 2002-03-12 2002-03-12 半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US20030173676A1 (ja)
JP (1) JP2003264253A (ja)
KR (1) KR20030085470A (ja)
CN (1) CN1444269A (ja)
TW (1) TW200305260A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006186063A (ja) * 2004-12-27 2006-07-13 Shinko Electric Ind Co Ltd 半導体装置用基板および半導体装置
JP2007180083A (ja) * 2005-12-27 2007-07-12 Fujitsu Ltd 半導体チップ搭載用基板およびその製造方法
US7284307B2 (en) 2004-12-17 2007-10-23 Shinko Electric Industries Co., Ltd. Method for manufacturing wiring board
US7375022B2 (en) 2004-12-28 2008-05-20 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring board
US7536780B2 (en) 2004-12-20 2009-05-26 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate to which semiconductor chip is mounted
US7667317B2 (en) 2006-05-29 2010-02-23 Elpida Memory, Inc. Semiconductor package with bypass capacitor
US7723837B2 (en) 2005-01-31 2010-05-25 Nec Electronics Corporation Semiconductor device
JP2013062309A (ja) * 2011-09-12 2013-04-04 Renesas Electronics Corp 半導体装置
JP2016048722A (ja) * 2014-08-27 2016-04-07 イビデン株式会社 フレックスリジッド配線板及び半導体モジュール
JP2023081704A (ja) * 2021-12-01 2023-06-13 株式会社デンソー マルチチップモジュール及び制御装置
JP2023131595A (ja) * 2022-03-09 2023-09-22 イビデン株式会社 配線基板

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4291615B2 (ja) * 2002-05-28 2009-07-08 株式会社巴川製紙所 光学素子ウエハ及びその製造方法、光学素子の製造方法
JP2005123362A (ja) * 2003-10-16 2005-05-12 Hitachi Ltd 接続用取付基板及びディスクアレイ制御装置の接続用取付基板
JP4343082B2 (ja) * 2003-12-25 2009-10-14 アルプス電気株式会社 電子回路ユニット、及びその製造方法
US7800216B2 (en) * 2004-02-04 2010-09-21 Ibiden Co., Ltd. Multilayer printed wiring board
KR101107975B1 (ko) 2004-02-04 2012-01-30 이비덴 가부시키가이샤 다층프린트배선판
JP4387231B2 (ja) * 2004-03-31 2009-12-16 新光電気工業株式会社 キャパシタ実装配線基板及びその製造方法
US20050258533A1 (en) * 2004-05-21 2005-11-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device mounting structure
JP2005347411A (ja) * 2004-06-01 2005-12-15 Sanyo Electric Co Ltd 素子搭載基板およびそれを用いる半導体装置
JP2006073593A (ja) * 2004-08-31 2006-03-16 Toshiba Corp 配線基板とそれを用いた半導体装置
JP4343124B2 (ja) * 2005-02-04 2009-10-14 富士通マイクロエレクトロニクス株式会社 半導体装置
US20060220167A1 (en) * 2005-03-31 2006-10-05 Intel Corporation IC package with prefabricated film capacitor
US20070045844A1 (en) * 2005-08-24 2007-03-01 Andry Paul S Alpha particle shields in chip packaging
US8440916B2 (en) * 2007-06-28 2013-05-14 Intel Corporation Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method
US20090171332A1 (en) * 2007-12-27 2009-07-02 Intuitive Surgical, Inc. Medical device with orientable tip for robotically directed laser cutting and biomaterial application
US8643154B2 (en) * 2011-01-31 2014-02-04 Ibiden Co., Ltd. Semiconductor mounting device having multiple substrates connected via bumps
TWI480990B (zh) * 2011-11-15 2015-04-11 精材科技股份有限公司 晶片封裝體及其形成方法
EP3627553B1 (en) * 2012-02-07 2022-07-20 Nikon Corporation Imaging unit and imaging apparatus
KR101613388B1 (ko) * 2012-03-30 2016-04-18 히타치가세이가부시끼가이샤 다층 배선판
US9867277B2 (en) 2012-10-18 2018-01-09 Infineon Technologies Austria Ag High performance vertical interconnection
NL2010077C2 (en) 2013-01-02 2014-07-03 Univ Delft Tech Through-polymer via (tpv) and method to manufacture such a via.
FR3004592B1 (fr) * 2013-04-10 2016-08-05 Brightloop Organe de pilotage d'au moins une diode laser
US9263376B2 (en) * 2013-04-15 2016-02-16 Intel Deutschland Gmbh Chip interposer, semiconductor device, and method for manufacturing a semiconductor device
US9443758B2 (en) * 2013-12-11 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Connecting techniques for stacked CMOS devices
JP2015233041A (ja) * 2014-06-09 2015-12-24 イビデン株式会社 パッケージ基板
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
US9686862B2 (en) * 2014-09-23 2017-06-20 Finisar Corporation Capacitors for multilayer printed circuit boards
CN107424974A (zh) * 2016-05-24 2017-12-01 胡迪群 具有埋入式噪声屏蔽墙的封装基板
CN108122856B (zh) * 2016-11-29 2021-05-14 京瓷株式会社 半导体元件搭载基板
JP7001175B2 (ja) * 2018-09-19 2022-01-19 富士通株式会社 電子装置、電子機器、及び電子装置の設計支援方法
JP2020150026A (ja) * 2019-03-11 2020-09-17 株式会社村田製作所 多層配線基板
CN114520242A (zh) * 2020-11-20 2022-05-20 佳能株式会社 模块和装备
US20250096091A1 (en) * 2023-09-19 2025-03-20 Qualcomm Incorporated Package comprising a substrate with via interconnect with vertical walls

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6353189B1 (en) * 1997-04-16 2002-03-05 Kabushiki Kaisha Toshiba Wiring board, wiring board fabrication method, and semiconductor package
JP3961092B2 (ja) * 1997-06-03 2007-08-15 株式会社東芝 複合配線基板、フレキシブル基板、半導体装置、および複合配線基板の製造方法
US6052287A (en) * 1997-12-09 2000-04-18 Sandia Corporation Silicon ball grid array chip carrier
US6239485B1 (en) * 1998-11-13 2001-05-29 Fujitsu Limited Reduced cross-talk noise high density signal interposer with power and ground wrap
US6333857B1 (en) * 1998-12-25 2001-12-25 Ngk Spark Plug Co., Ltd. Printing wiring board, core substrate, and method for fabricating the core substrate
US6214445B1 (en) * 1998-12-25 2001-04-10 Ngk Spark Plug Co., Ltd. Printed wiring board, core substrate, and method for fabricating the core substrate
US6400576B1 (en) * 1999-04-05 2002-06-04 Sun Microsystems, Inc. Sub-package bypass capacitor mounting for an array packaged integrated circuit
TW512653B (en) * 1999-11-26 2002-12-01 Ibiden Co Ltd Multilayer circuit board and semiconductor device
JP2001189234A (ja) * 1999-12-28 2001-07-10 Tdk Corp 積層コンデンサ
US6414850B1 (en) * 2000-01-11 2002-07-02 Cisco Technology, Inc. Method and apparatus for decoupling ball grid array devices
US6446317B1 (en) * 2000-03-31 2002-09-10 Intel Corporation Hybrid capacitor and method of fabrication therefor
TW533758B (en) * 2000-07-31 2003-05-21 Ngk Spark Plug Co Printed wiring substrate and method for manufacturing the same
US20020086561A1 (en) * 2000-12-12 2002-07-04 Ngk Spark Plug Co., Ltd. Wiring board
US6577490B2 (en) * 2000-12-12 2003-06-10 Ngk Spark Plug Co., Ltd. Wiring board
US6740411B2 (en) * 2001-02-21 2004-05-25 Ngk Spark Plug Co. Ltd. Embedding resin, wiring substrate using same and process for producing wiring substrate using same
JP2002252297A (ja) * 2001-02-23 2002-09-06 Hitachi Ltd 多層回路基板を用いた電子回路装置
US6643916B2 (en) * 2001-05-18 2003-11-11 Hewlett-Packard Development Company, L.P. Method to assemble a capacitor plate for substrate components
US6713860B2 (en) * 2002-02-01 2004-03-30 Intel Corporation Electronic assembly and system with vertically connected capacitors
US6555920B2 (en) * 2001-07-02 2003-04-29 Intel Corporation Vertical electronic circuit package

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7284307B2 (en) 2004-12-17 2007-10-23 Shinko Electric Industries Co., Ltd. Method for manufacturing wiring board
US7536780B2 (en) 2004-12-20 2009-05-26 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring substrate to which semiconductor chip is mounted
JP2006186063A (ja) * 2004-12-27 2006-07-13 Shinko Electric Ind Co Ltd 半導体装置用基板および半導体装置
US7375022B2 (en) 2004-12-28 2008-05-20 Shinko Electric Industries Co., Ltd. Method of manufacturing wiring board
US7723837B2 (en) 2005-01-31 2010-05-25 Nec Electronics Corporation Semiconductor device
JP2007180083A (ja) * 2005-12-27 2007-07-12 Fujitsu Ltd 半導体チップ搭載用基板およびその製造方法
US7667317B2 (en) 2006-05-29 2010-02-23 Elpida Memory, Inc. Semiconductor package with bypass capacitor
JP2013062309A (ja) * 2011-09-12 2013-04-04 Renesas Electronics Corp 半導体装置
JP2016048722A (ja) * 2014-08-27 2016-04-07 イビデン株式会社 フレックスリジッド配線板及び半導体モジュール
JP2023081704A (ja) * 2021-12-01 2023-06-13 株式会社デンソー マルチチップモジュール及び制御装置
JP2023131595A (ja) * 2022-03-09 2023-09-22 イビデン株式会社 配線基板

Also Published As

Publication number Publication date
KR20030085470A (ko) 2003-11-05
TW200305260A (en) 2003-10-16
US20030173676A1 (en) 2003-09-18
CN1444269A (zh) 2003-09-24
US20040090758A1 (en) 2004-05-13

Similar Documents

Publication Publication Date Title
US20030173676A1 (en) Multi-layered semiconductor device and method of manufacturing same
CN100388467C (zh) 半导体封装及其制造方法以及半导体器件
JP3492348B2 (ja) 半導体装置用パッケージの製造方法
JP5583828B1 (ja) 電子部品内蔵多層配線基板及びその製造方法
US8546700B2 (en) Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment
US7506437B2 (en) Printed circuit board having chip package mounted thereon and method of fabricating same
US8324513B2 (en) Wiring substrate and semiconductor apparatus including the wiring substrate
KR101696705B1 (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
JPH08264956A (ja) 電気的接続構造
JP4107664B2 (ja) チップ・パッケージ
US11658142B2 (en) Connection arrangement, component carrier and method of forming a component carrier structure
US7968803B2 (en) Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate
JP2008186941A (ja) 半導体装置とその製造方法
JPH11274734A (ja) 電子回路装置およびその製造方法
JP2001223289A (ja) リードフレームと、その製造方法と、半導体集積回路装置と、その製造方法
JPH01183196A (ja) 多層印刷配線板装置の製造方法
JP4084728B2 (ja) 半導体装置用パッケージ及び半導体装置
JP5005636B2 (ja) 配線基板および配線基板の製造方法
JP4176283B2 (ja) 可撓性微細多層回路基板の製造法
JPH01175296A (ja) 多層印刷配線板装置
JP2001068855A (ja) 多層プリント配線板及びその製造方法
JPH06132670A (ja) 金属ベース多層配線基板
JP2000040763A (ja) Ｉｃパッケージ及びその製造方法
JP2002289728A (ja) ピン付き配線基板およびこれを用いた電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060404

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060801