JP2003264455A

JP2003264455A - 出力回路装置

Info

Publication number: JP2003264455A
Application number: JP2002062036A
Authority: JP
Inventors: Hiroki Kinugawa; 宏樹衣川; Yoshinobu Ishikawa; 好宜石川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 2002-03-07
Filing date: 2002-03-07
Publication date: 2003-09-19
Also published as: US20030169072A1; CN1444331A; US20050035745A1; US7180330B2; US6847231B2

Abstract

(57)【要約】【課題】過大電流から出力用ＭＩＳトランジスタを保
護し、電源効率の高い出力回路装置を提供する。【解決手段】出力回路装置は、電源供給部１と、共に
電源供給部１に接続された出力用ＭＩＳトランジスタ６
及び常にオン状態の参照用ＭＩＳトランジスタ１８と、
参照電圧Ｖｒｅｆを発生させるための電流供給部９と、
負荷回路２に電流を供給するための出力端子５と、コン
パレータ１０と、論理回路１７と、出力用ＭＩＳトラン
ジスタ６のオン・オフを制御するための制御回路１４と
を備えている。出力用ＭＩＳトランジスタ６及び参照用
ＭＩＳトランジスタ１８のオン抵抗を利用して参照電圧
Ｖｒｅｆと出力端子電圧Ｖｏｕｔとを比較し、出力電流
の大きさを検出する。出力電流が目標値を越えると出力
用ＭＩＳトランジスタ６をオフさせることで出力用ＭＩ
Ｓトランジスタ６を過大電流から保護する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、出力回路装置に係
り、特に、スイッチング電源装置、モータ駆動装置等の
コイル負荷を駆動する出力回路装置に関するものであ
る。

【０００２】

【従来の技術】近年、ディジタル回路技術の進歩によ
り、電源装置やモータ駆動装置をディジタル制御して装
置全体の省電力化が図られるようになっている。この流
れの中で、スイッチング電源装置やモータ駆動装置等の
出力回路において、負荷回路への電流供給を制御するた
めにＭＩＳトランジスタが使われるようになってきてい
る。

【０００３】これらの出力回路装置においては、通常、
負荷回路に供給する電圧を一定値に保つように制御する
制御回路を備えている。この制御回路は、出力端子がグ
ラウンドと短絡した場合、電源供給部から出力端子への
電流供給量を増やして、出力端子電圧が低下しないよう
に制御するため、出力用ＭＩＳトランジスタを通じて流
す電流が設定値以上の過大な電流になる。このことが、
出力用ＭＩＳトランジスタを破壊する要因となってい
た。このような現象は、負荷回路の抵抗値が小さくなっ
た場合（言い換えると過負荷状態）や、電源起動時に出
力キャパシタの過大な充電電流が流れる場合にも起きて
いた。

【０００４】そのため、出力用ＭＩＳトランジスタの過
大電流からの保護を確実にするために、出力電流を制限
する機能が出力回路装置に付加されている。出力電流を
制限するためには、出力回路からの出力電流を検出する
必要があるが、該出力電流の検出方法としては、電流の
流れる経路に抵抗を入れて検出する方法が一般的であ
る。

【０００５】このような従来の出力回路装置について、
以下に図を用いて説明する。

【０００６】図１１は、従来の出力回路装置の構成を示
す回路図である。

【０００７】同図に示すように、従来の出力回路装置
は、本装置に電圧を供給するための電源供給部１０１
と、外部の負荷回路１０２に電力を供給するための出力
端子１０５と、電源供給部１０１と出力端子１０５との
間に順に介設された第１の抵抗１０７，中間ノード１１
５，及びＰチャネル型ＭＩＳトランジスタである出力用
ＭＩＳトランジスタ１０６と、一端が接地に接続されて
他端が電源供給部１０１に接続された電流供給部１０９
と、電流供給部１０９と電源供給部１０１との間に順に
介設された参照ノード１１６及び基準電圧を発生させる
ための第２の抵抗１０８と、入力部が参照ノード１１６
及び中間ノード１１５に接続されたコンパレータ１１０
と、コンパレータ１１０の出力部，電源供給部１０１及
び出力用ＭＩＳトランジスタのゲート電極に接続された
制御回路１１４とを備えている。ここで、出力用ＭＩＳ
トランジスタ１０６は、出力端子１０５への電力の供給
をオンまたはオフに切り替えるためのものである。

【０００８】そして、制御回路１１４は、コンパレータ
１１０からの出力信号が入力されるタイマー回路１１１
と、駆動回路１１２と、タイマー回路１１１の出力信号
で制御され、電源供給部１０１の電圧または駆動回路１
１２の出力信号のどちらか一方を選択して出力用ＭＩＳ
トランジスタ１０６のゲート電極に入力するスイッチ回
路１１３とを有している。

【０００９】また、出力端子１０５は抵抗やキャパシタ
等を有する負荷回路１０２に接続され、出力端子１０５
と負荷回路１０２との間にはノード１１７と電磁エネル
ギーを発生させるためのコイル１０３とが順に配置され
ている。そして、ノード１１７は入力側が接地に接続さ
れたダイオード１０４の出力側に接続されている。ここ
で、負荷回路１０２は、モータ回路など、種々の回路の
総称である。また、負荷回路１０２，コイル１０３及び
ダイオード１０４は通常出力回路装置の外部に設けられ
る。

【００１０】従来の出力回路装置では、出力用ＭＩＳト
ランジスタ１０６が導通する際に出力端子から出力する
電流をモニターするために第１の抵抗１０７を設けてい
る。これにより、中間ノード１１５の電位が参照電圧よ
り下がったときに出力用ＭＩＳトランジスタをオフにす
る制御が可能になり、出力用ＭＩＳトランジスタ１０６
及び負荷回路１０２に過大電流が流れるのを防いでい
る。

【００１１】次に、従来の出力回路装置の動作について
概略的に説明する。

【００１２】図１１に示すように、出力用ＭＩＳトラン
ジスタ１０６がオンの際には、電源供給部１０１から供
給された電圧が、第１の抵抗及び出力用ＭＩＳトランジ
スタ１０６を経て出力端子電圧Ｖｏｕｔが出力端子１０
５から出力される。このとき、コイル１０３には電磁エ
ネルギーが蓄積され、負荷回路１０２内のキャパシタ
（図示せず）には電荷が蓄積される。

【００１３】逆に、出力用ＭＩＳトランジスタ１０６が
オフの際には、出力端子１０５からの電圧供給は停止
し、コイル１０３に蓄積されたエネルギーが放出され
る。具体的には、ダイオード１０４が導通して回生動作
をする一方、コイル１０３から放出されたエネルギー
は、キャパシタを含む負荷回路１０２で平滑されて直流
出力端ＶＤＣに直流電圧の形で放出される。

【００１４】なお、出力用ＭＩＳトランジスタ１０６の
オン・オフの切替えは制御回路１１４から出力される制
御電圧ＶＧによって制御されており、制御電圧がローレ
ベルの場合にオンするようになっている。通常動作時の
出力回路装置では、ＰＷＭ信号の発生回路（図示せず）
を有する駆動回路によって出力用ＭＩＳトランジスタ１
０６のオン・オフが制御されている。

【００１５】また、出力用ＭＩＳトランジスタ１０６が
オン状態にあるときの出力電流は、中間ノード１１５の
電圧である検出電圧ＶＭの形で検出される。すなわち、
第２の抵抗１０８と電流供給部１０９から供給する電流
とにより参照ノード１１６の電圧である参照電圧Ｖｒｅ
ｆを発生させ、その参照電圧Ｖｒｅｆと検出電圧ＶＭと
をコンパレータ１１０でレベル比較することにより電流
検出を行っている。

【００１６】次に、従来の出力回路装置における電流検
出方法について、図１１および図１２を参照しながら詳
しく説明する。

【００１７】図１２（ａ）〜（ｅ）は、従来の出力回路
装置における各部の電圧または電流波形のタイミングチ
ャートを示す図であり、横軸を時間ｔとして各部の動作
波形を示している。

【００１８】まず、図１２（ａ）は、制御回路１１４か
ら出力される制御電圧ＶＧの波形を示している。この従
来例では、出力用ＭＩＳトランジスタ１０６がＰチャン
ネル型ＭＩＳトランジスタであるため、制御電圧ＶＧが
ローレベルになる期間は出力用ＭＩＳトランジスタ１０
６がオンする期間に該当し、制御電圧ＶＧがハイレベル
になる期間は出力用ＭＩＳトランジスタ１０６がオフす
る期間に該当している。なお、Ｔ０時点では、出力用Ｍ
ＩＳトランジスタ１０６のゲート電極は、制御回路１１
４中の駆動回路１１２に接続されている。

【００１９】図１２（ｂ）では参照電圧Ｖｒｅｆを一点
鎖線で示し、中間ノード１１５の電圧である検出電圧Ｖ
Ｍを実線で示している。ここで、参照電圧Ｖｒｅｆは、
第２の抵抗１０８と電流供給部１０９の電流値とにより
決定されるので、ほぼ一定であり、過大電流とする出力
電流レベルに対応した値に設定されている。

【００２０】また、検出電圧ＶＭは、出力用ＭＩＳトラ
ンジスタ１０６がオフのときには第１の抵抗１０７を流
れる電流が無くなるので、電源供給部１０１の電圧Ｖｃ
ｃに等しくなる。そして、出力用ＭＩＳトランジスタ１
０６がオンすると、第１の抵抗１０７で電圧降下が生じ
るため、検出電圧ＶＭは電源電圧Ｖｃｃの電位より低下
する。これに加えて、検出電圧ＶＭは、出力電流の大き
さに対して依存性があり、出力電流が大きくなると出力
電流の大きさにほぼ比例して低下する。

【００２１】図１２（ｃ）は、コイル１０３を流れる電
流の波形図である。なお、図１２（ｃ）に示す電流波形
は、簡単のために出力回路装置が動作した後速やかに目
標値に達するようになっているが、実際には電流波形の
増加はもう少し緩やかであり、目標値に到達するまでに
は、出力用ＭＩＳトランジスタ１０６のオン・オフの切
り替えが複数回行われる。

【００２２】図１２（ｃ）に示すように、この従来例で
は、コイル１０３が出力用ＭＩＳトランジスタ１０６の
負荷として働くため、スイッチング動作をし始めたＴ０
時点では、出力用ＭＩＳトランジスタ１０６が完全にオ
ンしていても、コイル１０３の逆起電力の影響でコイル
１０３のインピーダンスが瞬間的に大きくなり、コイル
１０３に流れる電流は速やかには増大しない。そのた
め、検出電圧ＶＭはほぼ電源電圧Ｖｃｃに近い電圧から
スタートする。そして、時間が経つにつれてコイル１０
３に電磁エネルギーが蓄積されていくと、コイル１０３
のインピーダンスが小さくなっていき、出力電流Ｉ_O が
増大して検出電圧ＶＭは徐々に低下する。検出電圧ＶＭ
の低下に伴い、コイル１０３を流れる電流は逆に増大す
る。

【００２３】次に、Ｔ１時点に至って出力用ＭＩＳトラ
ンジスタ１０６がオフすると、検出電圧ＶＭは電源供給
部の電圧Ｖｃｃに等しくなる。この際、出力用ＭＩＳト
ランジスタ１０６のオフ期間（Ｔ１からＴ２までの期
間）はダイオード１０４が導通して回生動作を行い、そ
れまでコイル１０３に蓄積したエネルギーを放出する。
コイル１０３を流れる電流は、Ｔ１時点から連続的に減
少していく（図１２（ｃ）参照）。

【００２４】続いて、Ｔ２時点で出力用ＭＩＳトランジ
スタ１０６が再びオンすると、検出電圧ＶＭは出力用Ｍ
ＩＳトランジスタ１０６のオフ期間中にコイル１０３が
蓄積エネルギーの全てを放出していなければ、図１２
（ｂ）に示すように検出電圧ＶＭは電源電圧Ｖｃｃから
下がり出すのでなく、電源供給部の電圧Ｖｃｃより少し
下がった電圧値から下がり出す。そして、再びコイル１
０３に電磁エネルギーが蓄積され、時間の経過と共に検
出電圧ＶＭが徐々に低下していく。このように、出力用
ＭＩＳトランジスタ１０６は制御電圧ＶＧに応じてスイ
ッチング動作する。なお、Ｔ３時点からＴ５時点までの
動作については後述する。

【００２５】図１２（ｄ）は、コンパレータ１１０の出
力電圧波形を示す図である。同図に示すように、コンパ
レータ１１０は、検出電圧ＶＭと参照電圧Ｖｒｅｆとを
比較して、ＶＭ＜Ｖｒｅｆの時にハイレベルを出力し、
逆にＶＭ＞Ｖｒｅｆの時にローレベルを出力する。

【００２６】図１２（ｅ）は、タイマー回路１１１の出
力電圧波形を示す図である。同図に示すように、タイマ
ー回路１１１はコンパレータ１１０の出力電圧の立ち上
がりエッジに応答して動作し、回路内部に含まれる時定
数回路（図示せず）によって一定時間ハイレベルを出力
する。

【００２７】次に、電流検出動作によって過大電流の出
力を防ぐ、Ｔ３からＴ５までの期間の動作について以下
に詳述する。

【００２８】Ｔ２時点から制御電圧ＶＧがローレベルの
状態が続くと、検出電圧ＶＭが徐々に低下して、やがて
参照電圧Ｖｒｅｆよりも低下する。このとき、コイル１
０３を流れる電流は図１２（ｃ）に示す目標値を越え
る。すると、コンパレータ１１０の出力がハイレベルに
なり、タイマー回路１１１が動作してハイレベルを出力
する。

【００２９】タイマー回路１１１は一度ハイになると一
定期間ハイレベルを出力するので、Ｔ３からＴ５までの
期間中、スイッチ回路１１３が駆動回路１１２の出力信
号を遮断するとともに出力用ＭＩＳトランジスタ１０６
のゲート電極に電源供給部１０１の電位を与えるように
切り替える。これにより、出力用ＭＩＳトランジスタ１
０６の制御電圧ＶＧは強制的にハイレベルにされる。そ
の結果、出力用ＭＩＳトランジスタ１０６は、タイマー
回路１１１の動作で決定される所定時間の間オフするた
め、出力用ＭＩＳトランジスタ１０６での電力消費が無
くなり、出力用ＭＩＳトランジスタ１０６は過大電流か
ら保護される。

【００３０】次いで、出力用ＭＩＳトランジスタ１０６
がオフになると、検出電圧ＶＭが再び参照電圧を越える
ので、コンパレータ１１０の出力はローレベルに戻る。

【００３１】ここで、タイマー回路１１１がハイレベル
に立ち上がるまでの応答時間、タイマー回路１１１がハ
イレベルを出力してからスイッチ回路１１３がハイレベ
ルに切り替わるまでの応答時間、出力用ＭＩＳトランジ
スタ１０６がオフに切り替わるまでの応答時間がそれぞ
れ存在するため、コンパレータ１１０のハイレベル波形
は微分パルスの様な波形となる。すなわち、タイマー回
路１１１の立ち上がり応答時間、スイッチ回路１１３の
切り替わり応答時間、および出力用ＭＩＳトランジスタ
１０６の応答時間を加算した時間によって、コンパレー
タ１１０のハイレベル出力のパルス幅が決定される。

【００３２】従来の出力回路装置においては、以上のよ
うな動作によって過大電流から出力用ＭＩＳトランジス
タを保護していた。

【００３３】

【発明が解決しようとする課題】しかしながら、従来の
出力回路装置では、出力用ＭＩＳトランジスタ１０６と
電源供給部１０１との間に過大電流検出用の第１の抵抗
１０７を挿入するため、第１の抵抗１０７による電圧降
下が発生して、負荷回路が利用できる電圧範囲が狭くな
るという不具合があった。電圧降下の影響は、乾電池等
の比較的電圧の低い電源を使用する場合では、特に大き
くなる。それ以外の電源を用いる場合でも、第１の抵抗
１０７による電圧降下を見込んで負荷回路の駆動に必要
な電圧より高い電源電圧に設定する必要があった。

【００３４】加えて、抵抗ではＲＩ² （Ｒは抵抗値、Ｉ
は電流値）分の電力損失が発生するため、従来の出力回
路装置では電力消費が大きく、余分な電力が必要であっ
た。

【００３５】また、第１の抵抗１０７を用いる出力回路
の従来構成では、集積化に向かないという不具合もあっ
た。即ち、問題とされる過大電流のレベルが１Ａ前後の
電流値であるため、抵抗値が例えば１Ω以下となるよう
な第１の抵抗１０７が必要になるが、シート抵抗が１０
０Ω／□を越える材料を用いて第１の抵抗１０７を形成
すると第１の抵抗１０７の面積が大きくなり過ぎて、出
力回路装置を集積化するのは困難であった。

【００３６】本発明の目的は、上記不具合の解決を図
り、過大電流から出力用ＭＩＳトランジスタを保護する
とともに、電源効率が高い出力回路装置を提供すること
にある。

【００３７】

【課題を解決するための手段】本発明の第１の出力回路
装置は、外部の負荷回路に電力を供給するための出力ノ
ードと、第１の電源供給部と、上記第１の電源供給部と
上記出力ノードとの間に介設され、上記出力ノードへの
上記電力の供給をオンまたはオフにするための出力用Ｍ
ＩＳトランジスタと、電流供給部と、上記電流供給部に
接続された参照ノードと、上記電源供給部と上記参照ノ
ードとの間に介設され、抵抗体として機能するように一
定電圧が印加されるゲート電極を有する参照用ＭＩＳト
ランジスタと、入力部が上記参照ノードと上記出力ノー
ドに接続されたコンパレータと、上記コンパレータの出
力部に接続され、少なくとも上記出力ノードの電位が上
記参照ノードの電位を下回った際に上記出力用ＭＩＳト
ランジスタを所定期間オフにするように上記出力用ＭＩ
Ｓトランジスタのオン・オフを制御するための制御回路
とを備えている。

【００３８】これにより、出力ノードの電位と参照ノー
ドの電位を比較することで、出力用ＭＩＳトランジスタ
と第１の電源供給部との間に電流検出用の抵抗体を設け
なくても出力電流を検出することができ、出力用ＭＩＳ
トランジスタに所定値以上の電流が流れることを防ぐこ
とにより、出力用ＭＩＳトランジスタを過大電流から保
護することができる。また、電流検出用の抵抗体を設け
ないことにより、従来の出力回路装置に比べて抵抗体に
おける電力損失を低減するとともに、本発明の出力回路
装置を搭載する機器の省電力化を図ることができる。加
えて、形状が大きくなる電流検出用の抵抗体が不要にな
るため、装置面積の縮小化を図ることができ、出力回路
装置全体の集積化も可能になる。

【００３９】上記第１の電源供給部と上記出力用ＭＩＳ
トランジスタとの間には、上記出力ノードから出力され
る出力電流をモニターするための抵抗体が設けられてい
ないことにより、上述したように出力回路装置における
電力損失を低減するとともに、装置面積の縮小化を図る
ことができる。

【００４０】上記出力用ＭＩＳトランジスタ及び参照用
ＭＩＳトランジスタはゲート電極を有するＰチャネル型
ＭＩＳトランジスタであることにより、Ｎチャネル型Ｍ
ＩＳトランジスタを用いる場合に比べて回路構成を単純
にすることができ、装置面積を低減することができる。

【００４１】上記制御回路は、上記第１の電源供給部か
らの電源供給により作動する駆動回路と、上記コンパレ
ータの出力信号に応じて、上記駆動回路の出力信号が上
記出力用ＭＩＳトランジスタのゲート電極に入力される
か、遮断されるかを切り換えるためのスイッチ回路とを
有していることにより、上述の出力用ＭＩＳトランジス
タのオン・オフの制御を比較的簡単な構成で実現するこ
とができる。

【００４２】上記スイッチ回路は、上記出力ノードの電
位が上記参照ノードの電位より高い時には、上記駆動回
路の出力信号が上記出力用ＭＩＳトランジスタのゲート
電極に印加され、上記出力ノードの電位が上記参照ノー
ドの電位を下回った時には、所定期間上記第１の電源供
給部の電圧が上記出力用ＭＩＳトランジスタのゲート電
極に印加されるように切り換えることにより、出力電流
を検知し、出力ＭＩＳトランジスタに所定値以上の電流
が流れるのを防ぐことができる。

【００４３】上記制御回路は、パルス発生器と、上記コ
ンパレータの出力信号によりリセット状態にされ，上記
パルス発生器の出力信号によりセット状態にされるラッ
チ回路とを有し、上記ラッチ回路の出力信号で上記出力
用ＭＩＳトランジスタをスイッチング制御することによ
り、スイッチ回路を用いる場合に比べてコイル等に由来
する飛来ノイズの影響を受けにくい出力用ＭＩＳトラン
ジスタの制御を実現することができる。

【００４４】特に、上記ラッチ回路は、ＳＲ型フリップ
フロップであることにより、飛来ノイズの影響を受けに
くい出力用ＭＩＳトランジスタの制御を簡単な構成によ
り実現することができる。

【００４５】上記出力用ＭＩＳトランジスタ及び参照用
ＭＩＳトランジスタはゲート電極を有するＮチャネル型
ＭＩＳトランジスタであり、上記第１の電源供給部より
も高い電圧を、少なくとも上記参照用ＭＩＳトランジス
タのゲート電極に与えるための第２の電源供給部をさら
に備えることにより、出力用及び参照用のＭＩＳトラン
ジスタを完全なオン状態にすることができ、Ｐチャネル
型ＭＩＳトランジスタと同様にオン抵抗による電流検出
を行って、出力電流を所定値で制限することが可能にな
る。また、Ｎチャネル型ＭＩＳトランジスタはＰチャネ
ル型ＭＩＳトランジスタよりも電流駆動力が大きいの
で、Ｐチャネル型ＭＩＳトランジスタを用いる場合に比
べて出力回路装置の出力電流を大きくすることができ
る。

【００４６】上記第２の電源供給部は昇圧回路を有して
いることにより、例えば第１の電源電圧から供給された
電圧を第２の電源供給部で昇圧して参照用ＭＩＳトラン
ジスタのゲート電極に供給することができるので、第１
の電源供給部と同一の電源を用いてＮチャネル型ＭＩＳ
トランジスタを用いた出力回路装置を実現することがで
きる。

【００４７】上記昇圧回路がブートストラップ回路また
はチャージポンプ回路であることにより、第１の電源供
給部と同一の電源を用いてＮチャネル型ＭＩＳトランジ
スタを用いた出力回路装置を容易に実現することができ
る。

【００４８】上記制御回路は、上記第２の電源供給部か
らの電源供給により作動する駆動回路と、上記コンパレ
ータの出力信号に応じて、上記駆動回路の出力信号が上
記出力用ＭＩＳトランジスタのゲート電極に入力される
か、遮断されるかを切り換えるためのスイッチ回路とを
有していることにより、上述の出力用ＭＩＳトランジス
タのオン・オフの制御を比較的簡単な構成で実現するこ
とができる。

【００４９】上記出力ノードの電位が上記参照ノードの
電位を下回った際には、上記出力用ＭＩＳトランジスタ
のゲート電極に所定期間接地電位が印加されることによ
り、出力電流を検知し、出力ＭＩＳトランジスタに所定
値以上の電流が流れるのを防ぐことができる。

【００５０】上記制御回路は、パルス発生器と、上記コ
ンパレータの出力信号によりリセット状態にされ、上記
パルス発生器の出力信号によりセット状態にされるラッ
チ回路とを有し、上記ラッチ回路の出力信号で上記出力
用ＭＩＳトランジスタをスイッチング制御することによ
り、タイマー回路を用いる場合に比べて飛来ノイズの影
響を受けにくい出力用ＭＩＳトランジスタの制御を実現
することができる。

【００５１】上記ラッチ回路は、ＳＲ型フリップフロッ
プであることにより、飛来ノイズの影響を受けにくい出
力用ＭＩＳトランジスタの制御を簡単な構成により実現
することができる。

【００５２】上記参照用ＭＩＳトランジスタは、互いに
直列に接続された複数のＭＩＳトランジスタから構成さ
れていることにより、参照用ＭＩＳトランジスタと出力
用トランジスタとのオン抵抗の相対比を参照用ＭＩＳト
ランジスタの個数で調節することができるので、出力電
流を検出するレベルを調節することも、バイアス電流を
削減することも可能になる。また、オン抵抗の相対比を
確保しながら、出力電流を精度良く検出して出力用ＭＩ
Ｓトランジスタに流れる出力電流値を制限することもで
きる。これにより、出力用ＭＩＳトランジスタを保護す
ることができる。

【００５３】上記出力用ＭＩＳトランジスタと上記参照
用ＭＩＳトランジスタとは共に同一チップ内に集積化さ
れて設けられていることにより、装置面積を縮小するこ
とができると共に、製造工程を共通にすることで出力用
ＭＩＳトランジスタと参照用ＭＩＳトランジスタの電気
的特性を揃えることができる。そのため、例えば各ＭＩ
Ｓトランジスタのゲート幅を調節することでオン抵抗の
相対比を調節することができるようになる。その結果、
出力電流の制限値を精度良く設定することが可能にな
る。また、例えば出力用ＭＩＳトランジスタのゲート幅
を参照用ＭＩＳトランジスタのゲート幅よりも大きくす
ることで、参照用ＭＩＳトランジスタに流れるバイアス
電流を出力電流に比べて小さくすることができるので、
一層の省電力化を図ることができる。

【００５４】本発明の第２の出力回路装置は、外部の負
荷回路に電力を供給するための出力ノードと、第１の電
源供給部と、上記第１の電源供給部と上記出力ノードと
の間に介設され、上記出力ノードへの上記電力の供給を
オンまたはオフにするための出力用ＭＩＳトランジスタ
と、電流供給部と、上記電流供給部に接続された参照ノ
ードと、上記電源供給部と上記参照ノードとの間に介設
され、抵抗体として機能するように一定電圧が印加され
るゲート電極を有すると共に上記出力用ＭＩＳランジス
タと同一チップ内に集積化された参照用ＭＩＳトランジ
スタと、入力部が上記参照ノードと上記出力ノードに接
続されたコンパレータと、上記コンパレータの出力部に
接続され、少なくとも上記出力ノードの電位が上記参照
ノードの電位を下回った際に上記出力用ＭＩＳトランジ
スタを所定期間オフにするように上記出力用ＭＩＳトラ
ンジスタのオン・オフを制御する制御回路とを備えてい
る。

【００５５】これにより、出力ノードの電位と参照ノー
ドの電位を比較することで、出力用ＭＩＳトランジスタ
と第１の電源供給部との間に電流検出用の抵抗体を設け
ることなく出力用ＭＩＳトランジスタに所定値以上の電
流が流れることを防ぐことができるので、出力用ＭＩＳ
トランジスタを過大電流から保護することができる。ま
た、電流検出用の抵抗体を設けないことにより、従来の
出力回路装置に比べて抵抗体における電力損失を低減す
るとともに発熱を防ぐことができるので、本発明の出力
回路装置を搭載する機器の省電力化及び動作の安定化を
図ることができる。また、出力用ＭＩＳトランジスタと
参照用ＭＩＳトランジスタとは共に同一チップ内に集積
化されて設けられているので、製造工程を共通にするこ
とで出力用ＭＩＳトランジスタと参照用ＭＩＳトランジ
スタの電気的特性を揃えることができる。その結果、出
力電流値の制限を精度良く行なうことが可能になる。

【００５６】上記出力用ＭＩＳトランジスタのゲート幅
が上記参照用ＭＩＳトランジスタのゲート幅よりも大き
いことにより、参照用ＭＩＳトランジスタに流れるバイ
アス電流を出力電流に比べて小さくすることができるの
で、一層の省電力化を図ることができる。

【００５７】上記第１の電源供給部よりも高い電圧を上
記参照用ＭＩＳトランジスタのゲート電極に供給するた
めの第２の電源供給部をさらに備えることにより、出力
用ＭＩＳトランジスタ及び参照用ＭＩＳトランジスタを
Ｎチャネル型トランジスタで構成することが可能にな
り、出力電流の大きい出力回路装置を実現することがで
きる。

【００５８】

【発明の実施の形態】（第１の実施形態）図１は、本発
明の第１の実施形態に係る出力回路装置の構成を示す回
路図である。本実施形態は、出力用ＭＩＳトランジスタ
６としてＰチャネル型のＭＩＳトランジスタを用いた出
力回路装置である。同図から分かるように、本実施形態
の出力回路装置が従来のものと大きく異なる点は、出力
用ＭＩＳトランジスタ６と電源供給部１との間に抵抗が
設けられていない点と、参照電圧を生じさせるための第
２の抵抗１０８の代わりに参照用ＭＩＳトランジスタ１
８が設けられている点である。

【００５９】図１に示すように、本実施形態の出力回路
装置は、本装置に電圧を供給するための電源供給部１
と、電源供給部１に接続され、外部の負荷回路２に電力
を供給するための出力端子５と、電源供給部１と出力端
子５との間に介設されたＰチャネル型ＭＩＳトランジス
タである出力用ＭＩＳトランジスタ６と、一端が接地に
接続されて他端が電源供給部１に接続された電流供給部
９と、電流供給部９と電源供給部１との間に順に介設さ
れた参照ノード３６及びＰチャネル型ＭＩＳトランジス
タである参照用ＭＩＳトランジスタ１８と、入力部が参
照ノード３６及び出力端子５に接続されたコンパレータ
１０と、入力部の一端がコンパレータ１０の出力部に接
続された論理回路１７と、論理回路１７の出力部，電源
供給部１及び出力用ＭＩＳトランジスタ６のゲート電極
にそれぞれ接続され、出力用ＭＩＳトランジスタ６のオ
ン・オフを制御するための制御回路１４と、制御回路１
４と出力用ＭＩＳトランジスタ６のゲート電極との間に
介設された第２のノード３７とを備えている。ここで、
出力用ＭＩＳトランジスタ６は、従来の出力回路装置と
同様に、出力端子５への電源電圧の供給をオンまたはオ
フにするためのものである。そして、参照用ＭＩＳトラ
ンジスタ１８は、そのゲート電極が接地に接続されて常
にオン状態にあり、電流供給部９から供給される一定の
バイアス電流と参照用ＭＩＳトランジスタ１８のオン抵
抗とによって参照ノード３６に生じる電圧（参照電圧Ｖ
ｒｅｆ）は一定となっている。

【００６０】また、本実施形態において、論理回路１７
は、入力側が第２のノード３７に接続されたインバータ
１５と、入力部にそれぞれコンパレータ１０の出力信号
及びインバータ１５の出力信号が入力されるＡＮＤ回路
１６とを有している。

【００６１】そして、制御回路１４は、ＡＮＤ回路１６
からの出力信号が入力されるタイマー回路１１と、電源
供給部１からの電源供給により作動する駆動回路１２
と、タイマー回路１１からの信号に応じて、駆動回路１
２の出力信号が出力用ＭＩＳトランジスタ６のゲート電
極に入力されるか、遮断されるかを切り替えるためのス
イッチ回路１３とを有している。ここで、タイマー回路
１１は、ＡＮＤ回路１６の出力信号の立ち上がりを検知
して一定時間ハイレベルを出力する回路であり、ワンシ
ョットマルチバイブレータや、一定周期のクロック信号
をカウントして計時動作するディジタル回路などが好ま
しく用いられる。

【００６２】また、本実施形態の出力回路装置におい
て、出力用ＭＩＳトランジスタ６と参照用ＭＩＳトラン
ジスタ１８とは同一導電型のＭＩＳトランジスタである
ので、同一チップ内に集積化することが可能となってい
る。これにより、出力回路装置全体も同一チップ内に集
積化が可能となっている。

【００６３】また、出力端子５は抵抗やキャパシタ等を
有する負荷回路２に接続され、出力端子５と負荷回路２
との間には負荷回路側ノード３８と電磁エネルギーを発
生させるためのコイル３とが順に配置されている。そし
て、負荷回路側ノード３８は、入力側が接地に接続され
たダイオード４の出力側に接続されている。ここで、負
荷回路２とは、モータ回路など、種々の回路の総称であ
り、キャパシタを有し、電気信号によって駆動される回
路のことである。なお、負荷回路２，コイル３及びダイ
オード４は通常出力回路装置の外部に設けられる。ダイ
オード４としては、ショットキーダイオードが好ましく
よく用いられる。

【００６４】以上で説明したように、本実施形態の出力
回路装置においては、出力用ＭＩＳトランジスタ６と電
源供給部１との間に抵抗体が設けられていないので、従
来の出力回路装置に比べ余分な電力を消費することがな
い。加えて抵抗体による電圧降下が起きないため、負荷
回路２に供給する電圧の範囲を広げることが可能にな
る。その上、面積の大きい過大電流検出用の抵抗体を省
けるため、半導体チップ内に集積した場合の出力回路装
置の面積を大幅に縮小することが可能となる。

【００６５】なお、本実施形態の出力回路装置において
は、参照用ＭＩＳトランジスタ１８として出力用ＭＩＳ
トランジスタ６と同じ導電型のＭＩＳトランジスタを用
いているので、共通の製造工程により同一チップ内に集
積化されることが可能になっている。また、これによ
り、素子の種類による特性の違いを無くせる上、製造工
程の違いによる素子特性のバラツキを無くすこともでき
る。このため、出力用ＭＩＳトランジスタ６と参照用Ｍ
ＩＳトランジスタ１８とのオン抵抗の相対比は、電源供
給部１の電圧変化や温度変化によってほとんど変化しな
い。しかも、同じ素子構造を有するＭＩＳトランジスタ
のオン抵抗は、ほぼゲート幅に反比例する。

【００６６】本実施形態において、電流供給部９から供
給する電流は、省電力の観点から極力小さくすることが
好ましいため、出力用ＭＩＳトランジスタ６のゲート幅
は、参照用ＭＩＳトランジスタ１８のゲート幅よりも大
きく、例えば１００〜数千倍の大きさとなっている。

【００６７】次に、本実施形態の出力回路装置の動作に
ついて説明する。

【００６８】まず、図１に示すように、出力用ＭＩＳト
ランジスタ６がオンの際には、電源供給部１から供給さ
れた電流が、出力用ＭＩＳトランジスタ６を経て出力端
子５から出力される。ここで、出力端子電圧をＶｏｕｔ
とする。このとき、コイル３には電磁エネルギーが蓄積
され、負荷回路２内のキャパシタ（図示せず）には電荷
が蓄積される。

【００６９】逆に、出力用ＭＩＳトランジスタ６がオフ
の際には、出力端子５からの電圧供給は停止し、コイル
３に蓄積されたエネルギーが放出される。具体的には、
ダイオード４が導通して回生動作をする一方、コイル３
から放出されたエネルギーは、キャパシタを含む負荷回
路２で平滑されて直流出力端ＶＤＣに直流電圧の形で放
出される。

【００７０】なお、出力用ＭＩＳトランジスタ６のオン
・オフの切替えは制御回路１４から出力される制御電圧
ＶＧによって制御されており、制御電圧ＶＧがローレベ
ルの場合にオンするようになっている。通常動作時の出
力回路装置では、例えばＰＷＭ信号の発生回路（図示せ
ず）を有する駆動回路によって出力用ＭＩＳトランジス
タ６のオン・オフが制御されている。

【００７１】本実施形態の出力回路装置において、出力
用ＭＩＳトランジスタ６がオン状態にあるときの出力電
流は、出力端子５の電圧を参照電圧Ｖｒｅｆと比較する
ことで検出される。すなわち、参照用ＭＩＳトランジス
タ１８のオン抵抗と電流供給部９から供給される電流と
により参照ノード３６に一定の参照電圧Ｖｒｅｆを生じ
させ、その参照電圧Ｖｒｅｆと出力端子電圧とをコンパ
レータ１０でレベル比較することにより電流検出を行っ
ている。ここで、出力用ＭＩＳトランジスタ６がオンの
期間には、出力用ＭＩＳトランジスタ６に流れる出力電
流が大きくなると、出力端子電圧が出力電流の大きさに
応じて低下するので、出力端子電圧を検出することで、
過大電流を検出することができる。なお、出力端子電圧
が出力電流の大きさに応じて変化するのは、出力用ＭＩ
Ｓトランジスタのオン抵抗が電流検出用の抵抗として作
用しているためである。

【００７２】−電流検出方法− 本実施形態に係る出力回路装置における電流検出方法に
ついて、以下、図１および図２を参照しながら詳しく説
明する。

【００７３】図２（ａ）〜（ｆ）は、本実施形態の出力
回路装置における各部の電圧または電流波形のタイミン
グチャートを示す図であり、横軸を時間ｔとして示して
いる。

【００７４】まず、図２（ａ）は制御回路１４から出力
される出力用ＭＩＳトランジスタ６の制御電圧ＶＧを示
している。本実施形態では、出力用ＭＩＳトランジスタ
６がＰチャンネル型ＭＩＳトランジスタであるため、制
御電圧ＶＧがローレベルになる期間は出力用ＭＩＳトラ
ンジスタ６がオンする期間に該当し、制御電圧ＶＧがハ
イレベルになる期間は出力用ＭＩＳトランジスタ６がオ
フする期間に該当している。なお、Ｔ０時点では、出力
用ＭＩＳトランジスタ６のゲート電極は、制御回路１４
中の駆動回路１２の出力信号が入力されている。

【００７５】次に、図２（ｂ），（ｃ）はそれぞれ出力
端子電圧Ｖｏｕｔと参照電圧Ｖｒｅｆの波形を示す図、
及びコイル３を流れる電流波形を示す図である。図２
（ｂ）において、参照電圧Ｖｒｅｆは一点鎖線で示し、
出力端子５の出力端子電圧Ｖｏｕｔは実線で示してい
る。ここで、参照電圧Ｖｒｅｆは、上述のように、電源
電圧Ｖｃｃより参照用ＭＩＳトランジスタ１８のオン抵
抗分だけ電圧降下した電圧である。そして、出力端子電
圧Ｖｏｕｔは、出力用ＭＩＳトランジスタ６がオンした
直後では電源電圧Ｖｃｃに近い電位（ハイレベル）にな
り、出力用ＭＩＳトランジスタ６がオフすると接地電位
（ローレベル）に近くなる。出力端子電圧Ｖｏｕｔがハ
イレベルの際には、出力用ＭＩＳトランジスタ６がオン
した時のドレイン・ソース間は抵抗とほぼ同じ特性を示
し、出力端子電圧の降下は出力電流の増大にほぼ比例し
ている。

【００７６】図２（ｂ），（ｃ）に示すように、本実施
形態においては、コイル３が出力用ＭＩＳトランジスタ
６の負荷となっているため、スイッチング動作を開始し
たＴ０時点では、出力用ＭＩＳトランジスタ６が完全に
オンしていても、コイル３の逆起電力の影響でコイル３
のインピーダンスが瞬間的に大きくなり、出力用ＭＩＳ
トランジスタ６のドレイン電流はあまり流れない。つま
り、出力電圧Ｖｏｕｔはほぼ電源供給部１の電圧Ｖｃｃ
に近い電圧からスタートする。そして、時間が経つにつ
れてコイル３に電磁エネルギーが蓄積されていくと、コ
イル３のインピーダンスが小さくなっていき、出力端子
５から出力する出力電流Ｉ_O が増大して、出力端子電圧
Ｖｏｕｔは徐々に低下する。

【００７７】次に、Ｔ１時点に至って、出力用ＭＩＳト
ランジスタ６がオフすると、出力電圧Ｖｏｕｔは接地電
位に近いローレベルになる。この際、出力用ＭＩＳトラ
ンジスタ６のオフ期間（Ｔ１からＴ２までの期間）はダ
イオード４が導通して回生動作を行い、それまでコイル
３に蓄積したエネルギーを放出する。コイル３を流れる
電流は、Ｔ１時点から連続的に減少していく。

【００７８】続いて、図２（ｂ）に示すように、Ｔ２時
点で出力用ＭＩＳトランジスタ６が再びオンすると、出
力電圧Ｖｏｕｔはハイレベルに戻るが、出力用ＭＩＳト
ランジスタ６のオフ期間中にコイル３が蓄積エネルギー
の全てを放出していなければ、出力電圧Ｖｏｕｔは電源
電圧Ｖｃｃの電位までは戻らず、電源電圧Ｖｃｃより少
し下がった電位まで戻る。そして、再びコイル３に電磁
エネルギーを蓄積する動作が始まり、時間の経過と伴に
出力電圧Ｖｏｕｔが徐々に低下していく。

【００７９】一方、コイル３にエネルギーが残っている
ため、コイル３を流れる電流は、Ｔ２時点では０ｍＡま
で下がらず、出力用ＭＩＳトランジスタ６がオンした時
の電流はそこから次第に増加する。

【００８０】このように、出力用ＭＩＳトランジスタ６
は制御電圧ＶＧに応じてスイッチング動作する。Ｔ０時
点からＴ３時点までは制御回路１４中の駆動回路１２に
よって出力用ＭＩＳトランジスタ６は制御されている。
なお、Ｔ３時点からＴ５時点までの動作については後述
する。

【００８１】図２（ｄ）は、コンパレータ１０の出力電
圧波形を示す図であり、同図で示すようにコンパレータ
１０は、出力端子５の出力端子電圧Ｖｏｕｔと参照電圧
Ｖｒｅｆとを比較して、Ｖｏｕｔ＜Ｖｒｅｆの時にハイ
レベルを出力し、逆にＶｏｕｔ＞Ｖｒｅｆの時にローレ
ベルを出力する。

【００８２】図２（ｅ）は、論理回路１７の出力電圧波
形を示す図である。同図に示すように、論理回路１７は
インバータ１５とＡＮＤ回路１６とから構成され、出力
用ＭＩＳトランジスタ６のオン期間、すなわち制御電圧
ＶＧがローレベルの時には、コンパレータ１０の出力信
号を論理回路１７の出力側に伝達する。そして、出力用
ＭＩＳトランジスタ６のオフ期間（Ｔ１〜Ｔ２の期間ま
たはＴ４以降の期間）、すなわち制御電圧ＶＧがハイレ
ベルの時には、出力電圧をローレベルにしてコンパレー
タ１０の出力信号が論理回路１７の出力側に伝達されな
いように禁止している。

【００８３】このように、本実施形態においては従来の
出力回路装置と異なり、出力用ＭＩＳトランジスタ６が
オフの期間に検出される電圧が０Ｖに近くなるため、論
理回路１７は出力用ＭＩＳトランジスタ６がオン状態の
ときにのみコンパレータ１０の出力信号を出力側に伝達
するように構成されている。

【００８４】図２（ｆ）は、タイマー回路１１の出力波
形を示す図である。同図に示すように、タイマー回路１
１は論理回路１７の出力電圧の立ち上がりエッジに応答
して動作し、回路内部に含まれる時定数回路（図示せ
ず）によって一定時間ハイレベルを出力する。なお、こ
こではタイマー回路がワンショットマルチバイブレータ
の場合を示すが、タイマー回路１１として一定周期のク
ロック信号をカウントして計時動作するディジタル回路
を用いることもできる。

【００８５】次に、電流検出動作によって過大電流の出
力を防ぐ、Ｔ３からＴ５までの期間の動作について以下
に詳述する。

【００８６】Ｔ２時点から制御電圧ＶＧがローレベルの
状態が続くと、出力端子電圧Ｖｏｕｔが徐々に低下し、
やがて参照電圧Ｖｒｅｆよりも低下する。すると、コン
パレータ１０の出力がハイレベルになる。このＴ３時点
では、論理回路１７の禁止機能が働いていないため、論
理回路１７はコンパレータ１０の出力に応じてハイレベ
ルの信号を出力する。すると、タイマー回路１１が動作
してハイレベルを一定期間出力する。ここで、タイマー
回路１１がハイレベルを出力するＴ３からＴ５までの期
間中、スイッチ回路１３が切り替わり、出力用ＭＩＳト
ランジスタ６のゲート電極は、強制的にハイレベルにさ
れる。その結果、出力用ＭＩＳトランジスタ６がタイマ
ー回路の動作で決定される所定時間の間オフするため、
出力用ＭＩＳトランジスタ６での電力消費が無くなり、
コイル３を流れる電流は、目標値をやや越えたところか
ら徐々に低下する。これにより、出力用ＭＩＳトランジ
スタ６は過大電流から保護される。

【００８７】次いで、Ｔ４時点で出力用ＭＩＳトランジ
スタ６がオフになると、出力端子電圧Ｖｏｕｔは再び０
Ｖに近くなり、論理回路１７の出力はローレベルに戻
る。ここで、論理回路１７のハイレベル波形は微分パル
スに似た波形となり、そのパルス幅は、タイマー回路１
１の立ち上がり応答時間、スイッチ回路１３の切り替わ
り応答時間、および論理回路１７の応答時間を加算した
時間によって決定される。

【００８８】このように、本実施形態の出力回路装置に
おいては、出力電流を検出するための抵抗体を設けなく
ても、出力端子電圧Ｖｏｕｔを所定の参照電圧と比較す
ることにより、目標値以上の出力電流が流れないように
出力用ＭＩＳトランジスタ６をオフすることができる。
このため、出力用ＭＩＳトランジスタ６を過大電流から
保護するとともに、出力用ＭＩＳトランジスタ６の発熱
を予防する機能を持ち合わせている。

【００８９】次に、コンパレータ１０が検出動作すると
きの出力電圧Ｖｏｕｔと参照電圧Ｖｒｅｆとの関係につ
いて詳述する。

【００９０】まず、出力用ＭＩＳトランジスタ６のオン
抵抗をＲ_ON1 、出力用ＭＩＳトランジスタ６がオンした
時に流れる出力電流をＩ_O とすると、出力用ＭＩＳトラ
ンジスタ６がオン状態にある期間の出力端子電圧Ｖｏｕ
ｔは次式（１）で表せる。

【００９１】Ｖｏｕｔ＝Ｖｃｃ−Ｉ_O ×Ｒ_ON1 （１）また、参照用ＭＩＳトランジスタ１８のオン抵抗をＲ
_ON18、参照用ＭＩＳトランジスタ１８を流れる電流の値
をＩ₁ とすると、参照電圧Ｖｒｅｆは次式で表せる。

【００９２】Ｖｒｅｆ＝Ｖｃｃ−Ｉ₁ ×Ｒ_ON18 （２）コンパレータ１０で上記２つの電圧ＶｒｅｆとＶｏｕｔ
とを比較して、次式（３）が成り立つ時に、コンパレー
タ１０の出力はローレベルであり、この期間は出力用Ｍ
ＩＳトランジスタ６から電流を供給できる。

【００９３】Ｖｒｅｆ＜Ｖｏｕｔ（３）このとき、式（１）、（２）、（３）より、次式が成立
する。

【００９４】Ｉ_O ＜（Ｒ_ON18／Ｒ_ON1）×Ｉ₁ （４）式（４）から分かるように、出力電流Ｉ_O は参照用ＭＩ
Ｓトランジスタ１８を流れる電流の値と、出力用ＭＩＳ
トランジスタ６、参照用ＭＩＳトランジスタ１８のオン
抵抗比で決まる値になる。

【００９５】ＭＩＳトランジスタの電気的特性におい
て、ＭＩＳトランジスタの電流能力はゲート幅（図示せ
ず）に比例して大きくなり、オン抵抗はゲート幅に反比
例して小さくなることは周知の事実である。そのため、
出力用ＭＩＳトランジスタ６と参照用ＭＩＳトランジス
タ１８のオン抵抗の比は、共通の製造工程（不純物拡散
工程など）で用いるマスクの形状やサイズを調節するこ
とによって、容易に調節される。従って、電気的特性の
相対比を確保するためには、出力用ＭＩＳトランジスタ
６と参照用ＭＩＳトランジスタ１８とをそれぞれ同様の
素子構造とした上で、チップ上の隣接した位置に配置
し、それらの配置方向を同じにすることが好ましい。こ
のことにより、出力電流の検出精度を高めることが可能
になる。

【００９６】以上のように、本実施形態の出力回路装置
によれば、電流検出用の抵抗体を用いることなく出力用
ＭＩＳトランジスタ６に目標値以上の電流が流れるのを
防ぐことができる。よって、上述のように、消費電力の
低減と、電源電圧の利用範囲の拡大とを図ることができ
る。その上、出力回路装置を集積化することが可能にな
るので、本出力回路装置を用いた装置全体のサイズを縮
小することができる。

【００９７】また、本実施形態の出力回路装置におい
て、出力用ＭＩＳトランジスタ６及び参照用ＭＩＳトラ
ンジスタ１８が共にＰチャネル型ＭＩＳトランジスタで
あることにより、Ｎチャネル型トランジスタを用いる場
合に比べて回路設計を容易に行なうことができるという
利点がある。

【００９８】また、本実施形態の出力回路装置において
は、論理回路１７はＡＮＤ回路１６とインバータ１５か
ら構成されていたが、この構成に限らず、出力用ＭＩＳ
トランジスタ６がオンで且つ出力端子電圧Ｖｏｕｔが参
照電圧Ｖｒｅｆを下回る期間のみ検出信号を出力するよ
うな構成であればよい。

【００９９】これと同様に、制御回路１４も以上で説明
した構成に限らず、少なくとも出力用ＭＩＳトランジス
タ６がオンで且つ出力端子電圧Ｖｏｕｔが参照電圧Ｖｒ
ｅｆを下回る期間に出力用ＭＩＳトランジスタ６をオフ
させるように制御することが可能な構成であればよい。

【０１００】なお、本実施形態の制御回路１４に用いら
れるスイッチ回路１３は論理回路を組み合わせて設けら
れることが多いが、単純な機構スイッチであってもよ
い。

【０１０１】なお、以上の説明において、電源供給部１
は外部電源に接続された電源供給線または外部電源その
ものを指すものとする。

【０１０２】（第２の実施形態）次に、本発明の第２の
実施形態に係る出力回路装置として、出力用ＭＩＳトラ
ンジスタと参照用ＭＩＳトランジスタを共にＮチャネル
型ＭＩＳトランジスタで構成した例について説明する。

【０１０３】図３は、本実施形態に係る出力回路装置の
構成を示す図である。

【０１０４】同図に示すように、本実施形態の出力回路
装置は、本装置に電圧を供給するための主電源供給部４
１と、主電源供給部４１よりも高い電圧を供給するため
の第２の電源供給部２１と、外部の負荷回路２に電力を
供給するための出力端子５と、主電源供給部４１と出力
端子５との間に介設されたＮチャネル型ＭＩＳトランジ
スタである出力用ＭＩＳトランジスタ１９と、一端が接
地に接続されて他端が主電源供給部４１に接続された電
流供給部９と、電流供給部９と主電源供給部４１との間
に順に介設された参照ノード３６及びＮチャネル型ＭＩ
Ｓトランジスタである参照用ＭＩＳトランジスタ２０
と、入力部が参照ノード３６及び出力端子５に接続され
たコンパレータ１０と、入力部にコンパレータ１０の出
力部が接続された論理回路１７と、論理回路１７の出力
部，第２の電源供給部４１，接地及び出力用ＭＩＳトラ
ンジスタ１９のゲート電極にそれぞれ接続され、出力用
ＭＩＳトランジスタ１９のオン・オフを制御するための
制御回路１４と、制御回路１４と出力用ＭＩＳトランジ
スタ１９のゲート電極との間に介設された第２のノード
３７とを備えている。ここで、参照用ＭＩＳトランジス
タ２０のゲート電極は第２の電源供給部２１に接続され
て常にオン状態にあり、電流供給部９から供給される一
定のバイアス電流と参照用ＭＩＳトランジスタ２０のオ
ン抵抗とによって参照ノード３６に生じる電圧（参照電
圧Ｖｒｅｆ）は一定となっている。

【０１０５】また、本実施形態において、論理回路１７
は、入力部にコンパレータ１０の出力部及び第２のノー
ド３７がそれぞれ接続されたＡＮＤ回路１６を有してい
る。

【０１０６】そして、制御回路１４は、ＡＮＤ回路１６
からの出力信号が入力されるタイマー回路１１と、第２
の電源供給部２１に接続された駆動回路１２と、タイマ
ー回路１１からの信号に応じて、駆動回路１２の出力信
号が出力用ＭＩＳトランジスタ１９のゲート電極に入力
されるか、遮断されるかを切り替えるためのスイッチ回
路１３とを有している。ここで、タイマー回路１１は、
ＡＮＤ回路１６の出力信号の立ち上がりを検知して一定
時間ハイレベルを出力する回路であり、ワンショットマ
ルチバイブレータや、一定周期のクロック信号をカウン
トして計時動作するディジタル回路などが好ましく用い
られる。

【０１０７】また、本実施形態の出力回路装置において
も、第１の実施形態と同様に、出力用ＭＩＳトランジス
タ１９と参照用ＭＩＳトランジスタ２０とは同一チップ
内に集積化することが可能となっている。これにより、
出力回路装置全体も同一チップ内に集積化が可能となっ
ている。

【０１０８】また、出力端子５は抵抗やキャパシタ等を
有する負荷回路２に接続され、出力端子５と負荷回路２
との間には負荷回路側ノード３８と電磁エネルギーを発
生させるためのコイル３とが順に配置されている。そし
て、負荷回路側ノード３８は、入力側が接地に接続され
たダイオード４の出力側に接続されている。ここで、負
荷回路２とは、モータ回路など、種々の回路の総称であ
り、キャパシタを有し、電気信号によって駆動される回
路のことである。なお、負荷回路２，コイル３及びダイ
オード４は通常出力回路装置の外部に設けられる。

【０１０９】本実施形態の出力回路装置が第１の実施形
態と異なる点は、出力用ＭＩＳトランジスタ及び参照用
ＭＩＳトランジスタをＮチャネル型ＭＩＳトランジスタ
に変更し、主電源供給部４１よりも高い電圧を供給する
第２の電源供給部２１を追加している点である。

【０１１０】これに伴い、本実施形態の出力回路装置の
構成は、次の点で第１の実施形態の出力回路装置と異な
っている。

【０１１１】（１）駆動回路１２を第２の電源供給部２
１からの電源供給によって作動させ、駆動回路１２の出
力電圧のハイレベルを主電源供給部４１の電圧より大き
な値で出力している点。（２）第１の実施形態ではＰチ
ャネル型ＭＩＳトランジスタでソース接地の増幅器を構
成したのに対し、第２の実施形態ではＮチャネル型ＭＩ
Ｓトランジスタでソースフォロワ回路を構成している
点。（３）参照用ＭＩＳトランジスタ２０を常時オン状
態にするために、そのゲート電極を第２の電源供給部２
１に接続している点。（４）タイマー回路１１の動作に
よって制御電圧ＶＧを接地電位にする点。

【０１１２】なお、第２の電源供給部２１が必要になる
のは、出力用ＭＩＳトランジスタ１９及び参照用ＭＩＳ
トランジスタ２０のゲート電位を主電源供給部の電圧ま
で持ち上げただけでは十分なオン状態にならないため、
参照用ＭＩＳトランジスタ２０を完全にオン状態にする
ために、より高い電圧をそのゲート電極に印加する必要
があるからである。

【０１１３】以上の構成により、本実施形態の出力回路
装置における出力用ＭＩＳトランジスタ１９は、制御回
路１４の出力電圧がハイレベルの期間にオン状態にな
り、ローレベルの期間にオフ状態になる。この点を除け
ば、出力用ＭＩＳトランジスタ１９のオン／オフに合わ
せて、コンパレータ１０、タイマー回路１１およびスイ
ッチ回路１３等の回路は第１の実施形態と同じように動
作する。

【０１１４】ここで、本実施形態の出力回路装置の動作
について簡単に説明する。

【０１１５】本実施形態の出力回路装置においても第１
の実施形態と同様に、出力用ＭＩＳトランジスタ６がオ
ン状態にあるときの出力電流は、出力端子５の出力端子
電圧Ｖｏｕｔを参照電圧Ｖｒｅｆと比較することで検出
される。

【０１１６】まず、出力端子５から出力される出力端子
電圧Ｖｏｕｔが参照電圧Ｖｒｅｆを下回る期間には、コ
ンパレータ１０からハイレベルの信号が出力される。次
に、コンパレータ１０からの出力と出力用ＭＩＳトラン
ジスタ１９のゲート電極に印加される制御電圧ＶＧとは
ＡＮＤ回路１６に入力され、出力用ＭＩＳトランジスタ
１９がオン状態で、且つ出力端子５から出力される電流
の電圧Ｖｏｕｔが参照電圧を下回ったときにのみハイレ
ベルの信号がタイマー回路１１から出力される。する
と、タイマー回路１１が一定期間ハイレベルの信号を出
力し、スイッチ回路１３は、その期間中出力用ＭＩＳト
ランジスタ１９のゲート電極を接地電位にする。これに
より、出力端子５から出力される電流値は目標値以下に
減少していく。

【０１１７】このように、本実施形態の出力回路装置に
よれば、第１の実施形態と同様、設定値を越える電流が
出力用ＭＩＳトランジスタ１９に流れるのを防ぐことが
できる。その上、主電源供給部４１と出力用ＭＩＳトラ
ンジスタ１９との間に抵抗体を設ける必要がないので、
従来の出力回路装置に比べて消費電力を小さくすること
ができる。また、出力回路装置の同一チップ内への集積
化も可能になるので、本実施形態の出力回路装置を組み
込んだ機器のサイズの縮小を図ることもできる。また、
出力用ＭＩＳトランジスタ１９及び参照用ＭＩＳトラン
ジスタ２０は共に素子構造を同じＮチャネル型ＭＩＳト
ランジスタとすることで、共通の不純物拡散工程により
製造することができ、互いの電気的特性を揃えることが
できる。これにより、両トランジスタのオン抵抗の相対
精度が高められ、出力電流の検出精度を高めることが可
能になる。

【０１１８】ところで、Ｎチャネル型ＭＩＳトランジス
タは一般にＰチャネル型ＭＩＳトランジスタよりもオン
抵抗を小さくすることが可能であり、且つ電流駆動能力
を大きくすることができる。このため、本実施形態の出
力回路装置において、出力用ＭＩＳトランジスタ１９及
び参照用ＭＩＳトランジスタ２０としてＮチャネル型Ｍ
ＩＳトランジスタを用いることにより、Ｐチャネル型Ｍ
ＩＳトランジスタを用いる場合に比べて、出力電流を大
きくすることができる。また、ＩＣの電源電圧が低電圧
化される場合にも、本実施形態の出力回路装置を用いる
ことが好ましい。

【０１１９】なお、本実施形態において、制御電圧ＶＧ
がハイレベルの時に参照用ＭＩＳトランジスタ２０及び
出力用ＭＩＳトランジスタ１９を十分なオン状態にする
には、第２の電源供給部２１の出力電圧（ブートストラ
ップ回路の場合はハイレベル電圧）が主電源供給部４１
の電圧よりも両ＭＩＳトランジスタの閾値電圧以上大き
くなるように設定すればよい。

【０１２０】なお、第２の電源供給部２１としては、主
電源供給部４１とは別の直流電源回路を用いても良い
し、主電源供給部４１からの出力電圧を昇圧するための
チャージポンプ回路を用いてもよい。また、出力端子５
に結合されたキャパシタ（図示せず）に直流電圧を保持
させて出力電圧の変化に応じて電源供給するようなブー
ストラップ回路を用いてもよい。

【０１２１】図４は、第２の電源供給部としてチャージ
ポンプ回路５０を用いた場合の本実施形態の出力回路装
置を示す回路図である。

【０１２２】同図に示すように、一点鎖線で囲んで示さ
れたチャージポンプ回路５０は、キャパシタ５１，５２
及びスイッチ素子５３，５４，５５，５６を有してお
り、クロックパルス発生器５７から出力される正パルス
φ及びその反転パルスＮφによって制御される。

【０１２３】まず、正パルスφによってスイッチ素子５
３，５４がオンする一方、反転パルスＮφによってスイ
ッチ素子５５，５６がオフするときには、キャパシタ５
２が第１の電源供給部１の端子間に接続され、キャパシ
タ５２に電荷が蓄積される。

【０１２４】次いで、正パルスφの反転によってスイッ
チ素子５３，５４がオフする一方、反転パルスＮφの反
転によってスイッチ素子５５，５６がオンするときに
は、キャパシタ５２の低電位側の端子が第１の電源供給
部に接続される一方、高電位側の端子がキャパシタ５１
に接続される。この時、キャパシタ５２に蓄積された電
荷はキャパシタ５１に向けて流れ込み、キャパシタ５１
の端子間電圧を昇圧する。

【０１２５】以上のような回路動作を連続的に繰り返し
て、第１の電源供給部１の電圧よりも高い電圧をキャパ
シタ５１の端子間に発生させる。なお、図４に示すのは
第２の電源供給部２１を構成するための具体例の１つで
あり、これ以外の回路でも同様な出力回路装置は実現可
能である。

【０１２６】また、図５は、第２の電源供給部としてブ
ートストラップ回路６０（破線で示す部分）を用いた場
合の本実施形態の出力回路装置を示す回路図である。こ
こで、ブートストラップ回路とは、出力端子の出力電圧
の変動に応じて変動する電源電圧を発生する回路のこと
である。

【０１２７】図５に示すように、この実施形態の出力回
路装置におけるブートストラップ回路６０は、第１の電
源供給部１に接続されたダイオード６２と、ダイオード
６２のカソードと出力端子５との間に接続されたキャパ
シタ６１とを有している。この回路は、以下のように動
作する。

【０１２８】まず、スイッチング制御により出力用ＭＩ
Ｓトランジスタ１９がオフして、出力端子５の電位が接
地電位になるとき、ダイオード６２を介してキャパシタ
６１に電流が流れ込み、第１の電源供給部１の電圧とほ
ぼ等しい電圧がキャパシタ６１の端子間に充電される。

【０１２９】次に、出力用ＭＩＳトランジスタ１９がオ
ンして、出力端子５の電位がハイレベルになるとき、ダ
イオード６２は非導通となり、第１の電源供給部１の電
圧よりも高く昇圧された電源電圧が参照用ＭＩＳトラン
ジスタ２０のゲート電極及び駆動回路１２に供給され
る。

【０１３０】なお、この例では、出力端子５の電圧レベ
ルに応じて第２の電源供給部２１の電源電圧が変動する
ので、出力ＭＩＳトランジスタ１９及び参照用ＭＩＳト
ランジスタ２０は、十分オンにする必要がある。この実
施形態によれば、出力端子５の電位がハイレベルになる
ときに、参照用ＭＩＳトランジスタ２０のゲート電極及
び駆動回路１２に昇圧した電源電圧を供給することがで
きる。また、出力端子５の電位がローレベル（接地電
位）となるときには、第２の電源供給部２１の電源電圧
が第１の電源供給部１の電圧よりも０．７Ｖ（順方向ダ
イオード電圧）低い電位になるが、出力用ＭＩＳトラン
ジスタ１９がオフする期間であるため、過大電流状態ま
たは短絡状態の検出動作や、本来の電源回路としての回
路動作はなんら支障なく機能する。

【０１３１】（第３の実施形態）本発明の第３の実施形
態に係る出力回路装置は、参照電圧を発生させるための
バイアス電流（参照用ＭＩＳトランジスタに流れる電
流）を小さくし、消費電力の低減を図るための構成を有
している。

【０１３２】図６は、本実施形態に係る出力回路装置の
構成を示す図である。同図に示すように、本実施形態の
出力回路装置は、第１の実施形態とほぼ同様の構成を有
しているが、Ｐチャネル型ＭＩＳトランジスタである参
照用ＭＩＳトランジスタ１８と参照ノード３６との間に
共にＰチャネル型トランジスタである第２の参照用ＭＩ
Ｓトランジスタ２２及び第３の参照用ＭＩＳトランジス
タ２３がさらに介設されている点が異なっている。

【０１３３】すなわち、図６に示すように、本実施形態
の出力回路装置は、本装置に電圧を供給するための電源
供給部１と、外部の負荷回路２に電力を供給するための
出力端子５と、電源供給部１と出力端子５との間に介設
されたＰチャネル型ＭＩＳトランジスタである出力用Ｍ
ＩＳトランジスタ６と、一端が接地に接続されて他端が
電源供給部１に接続された電流供給部９と、電流供給部
９と電源供給部１との間に順に介設された参照ノード３
６，第３の参照用ＭＩＳトランジスタ２３，第２の参照
用ＭＩＳトランジスタ２２，及び参照用ＭＩＳトランジ
スタ１８と、入力部が参照ノード３６及び出力端子５に
接続されたコンパレータ１０と、入力部の一端がコンパ
レータ１０の出力部に接続された論理回路１７と、論理
回路１７の出力部，電源供給部１及び出力用ＭＩＳトラ
ンジスタ６のゲート電極にそれぞれ接続され、出力用Ｍ
ＩＳトランジスタ６のオン・オフを制御するための制御
回路１４と、制御回路１４と出力用ＭＩＳトランジスタ
６のゲート電極との間に介設された第２のノード３７と
を備えている。ここで、参照用ＭＩＳトランジスタ１
８，第２の参照用ＭＩＳトランジスタ２２及び第３の参
照用ＭＩＳトランジスタ２３のゲート幅並びに素子構成
は、第１の実施形態の参照用ＭＩＳトランジスタと互い
に等しいものとする。また、これらのＭＩＳトランジス
タは、そのゲート電極がそれぞれ接地に接続されること
により、常時オン状態となっている。

【０１３４】本実施形態の出力回路装置において、参照
用ＭＩＳトランジスタ１８，第２の参照用ＭＩＳトラン
ジスタ２２及び第３の参照用ＭＩＳトランジスタ２３の
オン抵抗をそれぞれＲ_ON18，Ｒ_ON22，Ｒ_ON23、電流供給
部９のバイアス電流Ｉ₁ とすると、参照ノードの電圧Ｖ
ｒｅｆは、Ｖｒｅｆ＝Ｖｃｃ−Ｉ₁ ×（Ｒ_ON18＋Ｒ_ON22＋Ｒ_ON23）（５）で表せる。式（５）と、上述の式（１）、（３）より、
次式が成立する。

【０１３５】Ｉ_O ＜｛（Ｒ_ON18＋Ｒ_ON22＋Ｒ_ON23)／Ｒ_ON1｝×Ｉ₁ （６）式（６）で、参照用ＭＩＳトランジスタ１８，第２の参
照用ＭＩＳトランジスタ２２及び第３の参照用ＭＩＳト
ランジスタ２３のオン抵抗は等しいので、Ｉ_O ＜（３Ｒ_ON18／Ｒ_ON1）×Ｉ₁ （７）よって、本実施形態の出力回路装置において、式（７）
より、第１の実施形態と同じ大きさの出力電流Ｉ_O を検
知するために、１／３のバイアス電流で出力電流を検知
することができ、回路動作に必要な消費電流を少なくで
きることが分かる。また、式（５）から分かるように、
バイアス電流を固定して参照電圧Ｖｒｅｆを調節するこ
ともできる。

【０１３６】なお、ここでは参照用ＭＩＳトランジスタ
を３個用いた例を示したが、必要に応じて使用するＭＩ
Ｓトランジスタの個数は自由に変えることができる。つ
まり、本実施形態の出力回路装置によれば、使用するＭ
ＩＳトランジスタの個数の比で出力電流を検出するレベ
ルを設定することも、バイアス電流を削減することも可
能である。また、オン抵抗の相対比を確保しながら、出
力電流を精度良く検出して出力用ＭＩＳトランジスタに
流れる出力電流値を制限することもできる。これによ
り、出力用ＭＩＳトランジスタを保護することができ
る。

【０１３７】なお、本実施形態の出力回路装置におい
て、参照用ＭＩＳトランジスタの個数をさらに増やすこ
とにより、参照電圧Ｖｒｅｆを変化させない場合にはバ
イアス電流を低減してさらなる省電力化を図ることがで
き、バイアス電流を変化させない場合には、参照電圧Ｖ
ｒｅｆの値を下げ、検出する出力電流の目標値を大きく
することができる。

【０１３８】また、本実施形態において、出力電流、バ
イアス電流、参照電圧を変化させない場合、トランジス
タのオン抵抗の相対比の精度を上げることができる。例
えば、第１の実施形態において、出力用ＭＩＳトランジ
スタと参照用ＭＩＳトランジスタのオン抵抗の比を１：
３００にしたい場合、出力用ＭＩＳトランジスタのゲー
ト幅は参照用ＭＩＳトランジスタのゲート幅の３００倍
に設定する。しかしながら、ゲート幅が大きく異なる場
合、同じサイズのトランジスタの場合に比べて電気的特
性を揃えることが難しい。そこで、本実施形態のよう
に、参照用ＭＩＳトランジスタを３個にすることで、出
力用ＭＩＳトランジスタとそれぞれの参照用ＭＩＳトラ
ンジスタとのゲート幅の比を１：１００とすることがで
き、よりトランジスタの電気的特性を揃えることができ
るようになる。これにより、より精度良く出力電流値の
制限を行なうことが可能となる。

【０１３９】なお、本実施形態の出力回路装置において
は、互いに等しいゲート幅を有する参照用ＭＩＳトラン
ジスタを複数個設けたが、必要に応じてゲート幅の異な
るＭＩＳトランジスタを複数個設けてもよい。

【０１４０】（第４の実施形態）本発明の第４の実施形
態に係る出力回路装置は、第３の実施形態の出力回路装
置における出力用ＭＩＳトランジスタ及び参照用ＭＩＳ
トランジスタをＮチャネル型ＭＩＳトランジスタで構成
したものであり、第２の実施形態の出力回路装置の参照
用ＭＩＳトランジスタを３個に増やしたものである。

【０１４１】図７は、本実施形態に係る出力回路装置の
構成を示す図である。同図において、図１，３と同じ構
成要素は同じ符号を付与している。

【０１４２】図７に示すように、本実施形態の出力回路
装置は、本装置に電圧を供給するための主電源供給部４
１と、主電源供給部４１よりも高い電圧を供給するため
の第２の電源供給部２１と、外部の負荷回路２に電力を
供給するための出力端子５と、主電源供給部４１と出力
端子５との間に介設されたＮチャネル型ＭＩＳトランジ
スタである出力用ＭＩＳトランジスタ１９と、一端が接
地に接続されて他端が主電源供給部４１に接続された電
流供給部９と、電流供給部９と主電源供給部４１との間
に順に介設された参照ノード３６，Ｎチャネル型ＭＩＳ
トランジスタである第３の参照用ＭＩＳトランジスタ２
５，第２の参照用ＭＩＳトランジスタ２４及び参照用Ｍ
ＩＳトランジスタ２０と、入力部が参照ノード３６及び
出力端子５に接続されたコンパレータ１０と、入力部に
コンパレータ１０の出力部が接続された論理回路１７
と、論理回路１７の出力部，第２の電源供給部４１，接
地及び出力用ＭＩＳトランジスタ１９のゲート電極にそ
れぞれ接続され、出力用ＭＩＳトランジスタ１９のオン
・オフを制御するための制御回路１４と、制御回路１４
と出力用ＭＩＳトランジスタ１９のゲート電極との間に
介設された第２のノード３７とを備えている。ここで、
第３の参照用ＭＩＳトランジスタ２５，第２の参照用Ｍ
ＩＳトランジスタ２４及び参照用ＭＩＳトランジスタ２
０は、それぞれのゲート電極が第２の電源供給部２１に
接続されることにより常時オン状態になっている。ま
た、これら参照用ＭＩＳトランジスタ２０，２４，２５
のゲート幅並びに素子構成は、第２の実施形態の参照用
ＭＩＳトランジスタ２０と互いに等しいものとする。

【０１４３】このように、出力用ＭＩＳトランジスタ１
９及び参照用ＭＩＳトランジスタ２０，２４，２５とし
てＮチャネル型ＭＩＳトランジスタを用いた場合でも、
出力電流Ｉ_O ，参照電圧Ｖｒｅｆ及び各参照用ＭＩＳト
ランジスタのオン抵抗を第２の実施形態と同じとする
と、バイアス電流Ｉ₁ を低減することができ、消費電力
を小さくすることができる。

【０１４４】また、出力電流Ｉ_O ，バイアス電流Ｉ₁ 及
び各参照用ＭＩＳトランスタのオン抵抗を第２の実施形
態と同じとした場合には、参照電圧を下げ、検出する出
力電流の目標値を大きくすることができる。

【０１４５】さらに、本実施形態において、出力電流Ｉ
_O，バイアス電流Ｉ₁，参照電圧Ｖｒｅｆを変化させない
場合、ＭＩＳトランジスタのオン抵抗の相対比の精度を
上げることができ、より精度良く出力電流値を検出する
ことが可能となる。

【０１４６】また、本実施形態の出力回路装置では、出
力用ＭＩＳトランジスタ１９及び参照用ＭＩＳトランジ
スタ２０，２４，２５としてＮチャネル型トランジスタ
を用いているので、第３の実施形態に比べて、負荷回路
を低電圧で駆動する出力回路装置に好ましく用いること
ができる。また、電流検出する出力電流のレベルをより
大きくすることができる。

【０１４７】なお、本実施形態の出力回路装置において
も、参照用ＭＩＳトランジスタの数は３個に限らなくて
もよい。また、必要に応じてゲート幅の異なるトランジ
スタを参照用ＭＩＳトランジスタとして用いてもよい。

【０１４８】（第５の実施形態）本発明の第５の実施形
態に係る出力回路装置として、制御回路にラッチ回路と
してのセット・リセットのフリップフロップ（以下、Ｓ
Ｒ型ＦＦと称する）を用いた例について説明する。

【０１４９】図８は、本実施形態に係る出力回路装置の
構成を示す図である。

【０１５０】同図に示すように、本実施形態の出力回路
装置は、本装置に電圧を供給するための電源供給部１
と、外部の負荷回路２に電力を供給するための出力端子
５と、電源供給部１と出力端子５との間に介設されたＰ
チャネル型ＭＩＳトランジスタである出力用ＭＩＳトラ
ンジスタ６と、一端が接地に接続されて他端が電源供給
部１に接続された電流供給部９と、電流供給部９と電源
供給部１との間に順に介設された参照ノード３６及びＰ
チャネル型ＭＩＳトランジスタである参照用ＭＩＳトラ
ンジスタ１８と、入力部が参照ノード３６及び出力端子
５に接続されたコンパレータ１０と、入力部の一端がコ
ンパレータ１０の出力信号の立ち上がりを検出するエッ
ジ検出回路２９と、一定周期のトリガパルスを発生させ
るパルス発生器３０と、リセット入力部にエッジ検出回
路２９からの信号が入力され、セット入力部にパルス発
生器３０からのトリガパルスが入力されるＳＲ型ＦＦ３
１とを備えている。また、出力用ＭＩＳトランジスタ６
は、ＳＲ型ＦＦ３１の反転出力部ＮＱから出力される制
御信号ＶＧによりオン・オフが制御されている。そし
て、参照用ＭＩＳトランジスタ１８のゲート電極は接地
に接続されて常にオン状態にあり、参照ノード３６にか
かる参照電圧Ｖｒｅｆは一定となっている。

【０１５１】また、本実施形態において、エッジ検出回
路２９は、入力部がコンパレータ１０に接続されたイン
バータ２６と、インバータ２６の出力信号を一定時間遅
延させてから出力する遅延回路２７と、入力部がコンパ
レータ１０の出力部及び遅延回路２７の出力に接続され
たＡＮＤ回路２８とを有している。そして、ＡＮＤ回路
２８の出力がＳＲ型ＦＦ３１のリセット入力部に入力さ
れる。

【０１５２】一方、出力端子５は、抵抗やキャパシタ等
を有する負荷回路２に接続され、出力端子５と負荷回路
２との間には負荷回路側ノード３８と電磁エネルギーを
発生させるためのコイル３とが順に配置されている。そ
して、負荷回路側ノード３８は、入力側が接地に接続さ
れたダイオード４の出力側に接続されている。ここで、
負荷回路２とは、モータ回路など、種々の回路の総称で
あり、電気信号によって駆動する回路のことである。な
お、負荷回路２，コイル３及びダイオード４は通常出力
回路装置の外部に設けられる。

【０１５３】本実施形態の出力回路装置における動作の
概略は以下のとおりである。

【０１５４】まず、パルス発生器３０は一定周期の細い
トリガパルスを発生して、ＳＲ型ＦＦ３１をセットす
る。ＳＲ型ＦＦ３１にトリガパルスが入力されると、反
転出力部ＮＱは低い電圧（ローレベル）になり、出力用
ＭＩＳトランジスタ６をオン状態にさせる。

【０１５５】次いで、出力用ＭＩＳトランジスタ６がオ
ン状態になると、出力端子５に接続したコイル３と負荷
２とにより出力電流が徐々に増加する。出力電流が増加
すると、出力端子電圧Ｖｏｕｔは、出力用ＭＩＳトラン
ジスタ６のソース・ドレイン間の電圧降下が大きくなる
ために参照用ＭＩＳトランジスタ１８のドレイン電圧Ｖ
ｒｅｆより低くなる。

【０１５６】次に、Ｖｏｕｔ＜Ｖｒｅｆになるとコンパ
レータ１０の出力はローレベルからハイレベルに切り替
わる。この際に、エッジ検出回路２９は、コンパレータ
１０からの出力信号の立ち上がりを検出し、立上りのタ
イミングとほぼ同時に短いパルスをＳＲ型ＦＦ３１のリ
セット入力部に入力する。このパルスによりＳＲ型ＦＦ
３１の出力（制御電圧）ＶＧはハイレベルになり、出力
用ＭＩＳトランジスタ６はオフする。

【０１５７】次に、本出力回路装置における電流検出方
法について、以下、図８および図１０を参照しながら詳
しく説明する。

【０１５８】図１０（ａ）〜（ｅ）は、本実施形態の出
力回路装置における各部の電圧または電流波形のタイミ
ングチャートを示す図であり、横軸を時間ｔとして示し
ている。

【０１５９】まず、図１０（ａ）はパルス発生器３０か
ら出力される信号を示している。パルス発生器３０から
の信号がハイレベルの期間に、ＳＲ型ＦＦ３１の出力は
セットされ、反転出力部ＮＱはローレベルとなる。

【０１６０】図１０（ｂ）は、出力端子電圧Ｖｏｕｔと
参照電圧Ｖｒｅｆの波形を示す図である。同図中、参照
電圧Ｖｒｅｆを一点鎖線で示し、出力端子電圧Ｖｏｕｔ
を実線で示している。ここで、参照電圧Ｖｒｅｆは、参
照用ＭＩＳトランジスタ１８のオン抵抗と電流供給部９
からの定電流とで生じる電圧降下の分だけ電源電圧Ｖｃ
ｃから低くなった電圧である。一方、出力端子電圧Ｖｏ
ｕｔは、出力用ＭＩＳトランジスタ６がオン状態になる
と電源電圧Ｖｃｃに近い値（ハイレベル）を示し、出力
用ＭＩＳトランジスタ６がオフすると接地電位に近い値
（ローレベル）を示す。また、出力用ＭＩＳトランジス
タ６がオン状態のときの出力端子電圧Ｖｏｕｔは、出力
電流の大きさに対して依存性があり、出力電流が大きく
なると出力電流の大きさにほぼ比例して低下する傾向を
示す。つまり、出力用ＭＩＳトランジスタ６がオンした
時のドレイン・ソース間は抵抗とほぼ同じ特性を示す。

【０１６１】また、図１０（ｃ）は、コイル３を流れる
電流波形を示す図である。

【０１６２】同図に示すように、本実施形態においては
コイル３が出力用ＭＩＳトランジスタ６の負荷となって
いるため、スイッチング動作を開始したＴ０時点では、
出力用ＭＩＳトランジスタ６が完全にオン状態にあって
も、コイル３の逆起電力の影響でコイル３のインピーダ
ンスが瞬間的に大きくなり、出力用ＭＩＳトランジスタ
６のドレイン電流はあまり流れない。そのため、出力用
ＭＩＳトランジスタ６がオンになった直後には、出力端
子電圧Ｖｏｕｔはほぼ電源電圧Ｖｃｃに等しくなる。そ
して、時間が経つにつれてコイル３に電磁エネルギーが
蓄積されていくと、コイル３のインピーダンスが小さく
なっていき、出力電流Ｉ_O が増大するので出力端子電圧
Ｖｏｕｔは徐々に低下する。このとき、コイル３を流れ
る電流は直線的に増加していく。

【０１６３】次に、図１０（ｄ）はコンパレータ１０の
出力波形を示す図であり、図１０（ｅ）はエッジ検出回
路２９の出力波形を示す図である。エッジ検出回路２９
に入力された信号は二手に分けられ、一方は直接ＡＮＤ
回路２８に入力され、他方はインバータ２６で反転され
た後、遅延回路２７により一定時間遅延されてからＡＮ
Ｄ回路に入力される。これにより、図１０（ｄ），
（ｅ）に示すように、エッジ検出回路２９は、コンパレ
ータ１０からの出力の立ち上がりに合わせてパルス信号
を出力し、遅延回路で遅らせた時間がその信号のパルス
幅となっている。

【０１６４】次に、具体的な出力電流の検出動作を以下
に示す。

【０１６５】まず、図１０（ａ）、（ｂ）に示すよう
に、Ｔ０の時点で、パルス発生器３０の出力がハイレベ
ルになると、ＳＲ型ＦＦ３１がセットされて、ＳＲ型Ｆ
Ｆ３１の出力はローレベルになる。すると、出力用ＭＩ
Ｓトランジスタ６がオン状態となり、出力端子電圧Ｖｏ
ｕｔは電源電圧Ｖｃｃに近いハイレベルになる。このと
き、Ｖｏｕｔ＞Ｖｒｅｆであるのでコンパレータ１０の
出力はローレベルになる。エッジ検出回路２９は立下り
エッジには反応しないので、エッジ検出回路２９の出力
はローレベルのままである。

【０１６６】次に、図１０（ｃ）に示すように、Ｔ１の
時点でパルス発生器３０の出力がハイレベルからローレ
ベルに変ってもＳＲ型ＦＦの出力は変化しないので、出
力用ＭＩＳトランジスタ６はオン状態のままであり、出
力電流が増加しつづけるため出力端子電圧Ｖｏｕｔは下
がりつづける。

【０１６７】続いて、図１０（ｄ）に示すように、Ｔ２
の時点で出力端子電圧Ｖｏｕｔが参照電圧Ｖｒｅｆより
低くなると、コンパレータ１０の出力はローレベルから
ハイレベルに切換わる。そして、図１０（ｅ）に示すよ
うに、コンパレータ１０の出力がローレベルからハイレ
ベルになると、エッジ検出回路２９は遅延回路２７で遅
らせた時間分だけの幅で出力がハイレベルになる。

【０１６８】次いで、エッジ検出回路２９のハイレベル
の出力がＳＲ型ＦＦ３１のリセット入力部に入力される
と、セット状態にあったＳＲ型ＦＦ３１はリセットされ
て、反転出力部ＮＱはハイレベルになり、出力用ＭＩＳ
トランジスタ６はオフ状態になる。これにより、出力端
子電圧Ｖｏｕｔはローレベルになる。そして、出力用Ｍ
ＩＳトランジスタ６がオフ状態となるＴ３からＴ４まで
の期間中、ダイオード４が導通して回生動作を行い、そ
れまでコイル３に蓄積したエネルギーを放出する。

【０１６９】次に、Ｔ４時点でパルス発生器３０から再
びハイレベルの信号が出力されて、ＳＲ型ＦＦ３１をセ
ットすると、出力用ＭＩＳトランジスタ６がオン状態と
なり、Ｔ０からＴ３と同じ動作が再び繰り返される。

【０１７０】以上のような動作により、本実施形態の出
力回路装置においては、出力用ＭＩＳトランジスタ６に
制限電流以上の電流が流れないように制御されている。

【０１７１】本実施形態の出力回路装置における各部の
動作は、上述したように出力用ＭＩＳトランジスタ６の
制御をＳＲ型ＦＦ３１で行う点を除けば、出力用ＭＩＳ
トランジスタ６のオン抵抗を利用して電流検出を行って
電流制限する点で第１〜第４の実施例と同じである。

【０１７２】本実施形態の出力回路装置が第１〜第４の
実施形態の出力回路装置よりも優れている点は、外部の
コイルなどから飛来してくるノイズの影響を受けにくい
点である。タイマー回路に飛来ノイズが入った場合、即
座に誤動作してハイレベルの信号を出力する可能性があ
る。これに対し、ＳＲ型ＦＦ３１の入力部に飛来ノイズ
が入っても誤動作してハイレベルを出力する確率はタイ
マー回路よりも低い。このため、本実施形態の出力回路
装置は、タイマー回路を有する出力回路に比べて信頼性
が高くなっている。

【０１７３】また、本実施形態の出力回路装置は、第１
〜４の実施形態に係る出力回路装置と同様に同一チップ
内に集積化することができる。これにより、出力回路装
置を有する機器のサイズの縮小化も図ることができる。

【０１７４】なお、本実施形態の出力回路装置の出力用
ＭＩＳトランジスタ６及び参照用ＭＩＳトランジスタ１
８にはＰチャネル型トランジスタが用いられたが、これ
に代えてＮチャネル型トランジスタを用いてもよい。

【０１７５】図９は、Ｎチャネル型ＭＩＳトランジスタ
を用いる場合の本実施形態の出力回路装置の構成を示す
図である。同図に示すように、出力用ＭＩＳトランジス
タ６及び参照用ＭＩＳトランジスタ１８をＮチャネル型
ＭＩＳトランジスタで構成した場合には、第２の実施形
態のように、主電源供給部に加えて主電源供給部よりも
高い電圧を供給可能な第２の電源供給部２１を設けると
共に、ＳＲ型ＦＦの出力部（Ｑ）からの出力を出力用Ｍ
ＩＳトランジスタ６のゲート電極に印加すればよい。

【０１７６】また、本実施形態の出力回路装置におい
て、参照用ＭＩＳトランジスタ１８は１つであるが、第
３の実施形態のように、複数の参照用ＭＩＳトランジス
タを互いに直列に設けてもよい。これにより、消費電力
の低減を図ることができる。加えて、出力用ＭＩＳトラ
ンジスタと参照用ＭＩＳトランジスタの電気的特性を揃
えることができるので、両トランジスタの相対比を取る
ことで出力電流の制限を精度良く実現することが可能に
なる。

【０１７７】また、本実施形態の出力回路装置では、出
力用ＭＩＳトランジスタ６のオン・オフを制御するため
のラッチ回路としてＳＲ型フリップフロップを用いた
が、これに限らず、Ｄ型フリップフロップによりラッチ
回路を構成してもよいし、Ｊ−Ｋ型フリップフロップに
よりラッチ回路を構成してもよい。

【０１７８】

【発明の効果】本発明の出力回路装置によれば、出力用
ＭＩＳトランジスタと電源供給部との間に電流検出用の
抵抗体を挿入することなく、出力電流を制限することが
できる。特に、相対比の良い出力用ＭＩＳトランジスタ
と参照用ＭＩＳトランジスタのオン抵抗を調節すること
により、出力電流の検出レベルを所望の値に設定するこ
とや、バイアス電流の低減による省電力化を図ることが
できる。また、参照用ＭＩＳトランジスタの個数を変更
することによっても、出力電流の検出レベルを変えた
り、バイアス電流を低減したりすることができる。ま
た、サイズの大きい電流検出用の抵抗体を不要にしたの
で、本実施形態の出力回路装置は１つのチップに集積化
することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る出力回路装置の
構成を示す回路図である。

【図２】（ａ）〜（ｆ）は、本実施形態の出力回路装置
における各部の電圧または電流波形のタイミングチャー
トを示す図である。

【図３】本発明の第２の実施形態に係る出力回路装置の
構成を示す回路図である。

【図４】第２の電源供給部にチャージポンプ回路を用い
た場合の第２の実施形態に係る出力回路装置の構成を示
す回路図である。

【図５】第２の電源供給部にブートストラップ回路を用
いた場合の第２の実施形態に係る出力回路装置の構成を
示す回路図である。

【図６】本発明の第３の実施形態に係る出力回路装置の
構成を示す回路図である。

【図７】本発明の第４の実施形態に係る出力回路装置の
構成を示す回路図である。

【図８】本発明の第５の実施形態に係る出力回路装置の
構成を示す回路図である。

【図９】第５の実施形態に係る出力回路装置において、
Ｎチャネル型ＭＩＳトランジスタを用いた場合の構成を
示す回路図である。

【図１０】（ａ）〜（ｅ）は、第５の実施形態に係る出
力回路装置における各部の電圧または電流波形のタイミ
ングチャートを示す図である。

【図１１】従来の出力回路装置の構成を示す回路図であ
る。

【図１２】（ａ）〜（ｅ）は、従来の出力回路装置にお
ける各部の電圧または電流波形のタイミングチャートを
示す図である。

【符号の説明】

１電源供給部２負荷回路３コイル４，６２ダイオード５出力端子６，１９出力用ＭＩＳトランジスタ９電流供給部１０コンパレータ１１タイマー回路１２駆動回路１３スイッチ回路１４制御回路１５，２６インバータ１６，２８ＡＮＤ回路１７論理回路１８，２０参照用ＭＩＳトランジスタ２１第２の電源供給部２２，２４第２の参照用ＭＩＳトランジスタ２３，２５第３の参照用ＭＩＳトランジスタ２７遅延回路２９エッジ検出回路３０パルス発生器３１ＳＲ型ＦＦ３６参照ノード３７第２のノード３８負荷回路側ノード４１第２の電源供給部５０チャージポンプ回路５１，５２，６１キャパシタ５３，５４，５５，５６スイッチ素子５７クロックパルス発生器６０ブートストラップ回路ＶＧ制御電圧Ｖｒｅｆ参照電圧Ｖｏｕｔ出力端子電圧ＶＤＣ直流出力電圧

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１５年２月１９日（２００３．２．１
９）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項５

【補正方法】変更

【補正内容】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００４３

【補正方法】変更

【補正内容】

【００４３】上記制御回路は、パルス発生器と、上記コ
ンパレータの出力信号によりリセット状態にされ，上記
パルス発生器の出力信号によりセット状態にされるラッ
チ回路とを有し、上記ラッチ回路の出力信号で上記出力
用ＭＩＳトランジスタをスイッチング制御することによ
り、スイッチ回路を用いる場合に比べてコイル等の電磁
誘導に起因する飛来ノイズの影響を受けにくい出力用Ｍ
ＩＳトランジスタの制御を実現することができる。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００５２

【補正方法】変更

【補正内容】

【００５２】上記参照用ＭＩＳトランジスタは、互いに
直列に接続された複数のＭＩＳトランジスタから構成さ
れていることにより、参照用ＭＩＳトランジスタと出力
用トランジスタとのオン抵抗の相対比を参照用ＭＩＳト
ランジスタの個数で調節することができるので、直列接
続するＭＩＳトランジスタの個数に応じて出力電流を検
出するレベルを調節することも、バイアス電流を削減す
ることも可能になる。また、オン抵抗の相対比を確保し
ながら、出力電流を精度良く検出して出力用ＭＩＳトラ
ンジスタに流れる出力電流値を制限することもできる。
これにより、出力用ＭＩＳトランジスタを保護すること
ができる。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００５３

【補正方法】変更

【補正内容】

【００５３】上記出力用ＭＩＳトランジスタと上記参照
用ＭＩＳトランジスタとは共に同一チップ内に集積化さ
れて設けられていることにより、装置面積を縮小するこ
とができると共に、製造工程を共通にすることで出力用
ＭＩＳトランジスタと参照用ＭＩＳトランジスタの電気
的特性を揃えることができる。そのため、例えば各ＭＩ
Ｓトランジスタのゲート幅を調節することでオン抵抗の
相対比を調節することができるようになる。その結果、
出力電流の制限値を精度良く微調整することが可能にな
る。また、例えば出力用ＭＩＳトランジスタのゲート幅
を参照用ＭＩＳトランジスタのゲート幅よりも大きくす
ることで、参照用ＭＩＳトランジスタに流れるバイアス
電流を出力電流に比べて小さくすることができるので、
一層の省電力化を図ることができる。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００８６

【補正方法】変更

【補正内容】

【００８６】Ｔ２時点から制御電圧ＶＧがローレベルの
状態が続くと、出力端子電圧Ｖｏｕｔが徐々に低下し、
やがて参照電圧Ｖｒｅｆよりも低下する。すると、コン
パレータ１０の出力がハイレベルになる。このＴ３時点
では、論理回路１７の禁止機能が働いていないため、論
理回路１７はコンパレータ１０の出力に応じてハイレベ
ルの信号を出力する。すると、タイマー回路１１が動作
してハイレベルを一定期間出力する。ここで、タイマー
回路１１がハイレベルを出力するＴ３からＴ５までの期
間中、スイッチ回路１３が切り替わり、出力用ＭＩＳト
ランジスタ６の制御電圧ＶＧは、強制的にハイレベルに
される。その結果、出力用ＭＩＳトランジスタ６がタイ
マー回路の動作で決定される所定時間の間オフするた
め、出力用ＭＩＳトランジスタ６での電力消費が無くな
り、コイル３を流れる電流は、目標値をやや越えたとこ
ろから徐々に低下する。これにより、出力用ＭＩＳトラ
ンジスタ６は過大電流から保護される。

【手続補正６】

【補正対象書類名】明細書

【補正対象項目名】０１４８

【補正方法】変更

【補正内容】

【０１４８】（第５の実施形態）本発明の第５の実施形
態に係る出力回路装置として、制御回路にラッチ回路と
してのセット・リセット機能を有するフリップフロップ
（以下、ＳＲ型ＦＦと称する）を用いた例について説明
する。

【手続補正７】

【補正対象書類名】図面

【補正対象項目名】図４

【補正方法】変更

【補正内容】

【図４】

───────────────────────────────────────────────────── フロントページの続きＦターム(参考） 5J055 AX34 AX49 AX53 BX16 CX19 CX20 DX14 DX22 DX52 EX07 EX12 EY12 EZ03 EZ10 EZ32 FX05 FX12 FX33 FX38 GX01

Claims

【特許請求の範囲】

【請求項１】外部の負荷回路に電力を供給するための
出力ノードと、第１の電源供給部と、上記第１の電源供給部と上記出力ノードとの間に介設さ
れ、上記出力ノードへの上記電力の供給をオンまたはオ
フにするための出力用ＭＩＳトランジスタと、電流供給部と、上記電流供給部に接続された参照ノードと、上記電源供給部と上記参照ノードとの間に介設され、抵
抗体として機能するように一定電圧が印加されるゲート
電極を有する参照用ＭＩＳトランジスタと、入力部が上記参照ノードと上記出力ノードに接続された
コンパレータと、上記コンパレータの出力部に接続され、少なくとも上記
出力ノードの電位が上記参照ノードの電位を下回った際
に上記出力用ＭＩＳトランジスタを所定期間オフにする
ように上記出力用ＭＩＳトランジスタのオン・オフを制
御するための制御回路とを備えている出力回路装置。
【請求項２】請求項１に記載の出力回路装置におい
て、上記第１の電源供給部と上記出力用ＭＩＳトランジスタ
との間には、上記出力ノードから出力される出力電流を
モニターするための抵抗体が設けられていないことを特
徴とする出力回路装置。
【請求項３】請求項１または２に記載の出力回路装置
において、上記出力用ＭＩＳトランジスタ及び参照用ＭＩＳトラン
ジスタはゲート電極を有するＰチャネル型ＭＩＳトラン
ジスタであることを特徴とする出力回路装置。
【請求項４】請求項１〜３のうちいずれか１つに記載
の出力回路装置において、上記制御回路は、上記第１の電源供給部からの電源供給により作動する駆
動回路と、上記コンパレータの出力信号に応じて、上記駆動回路の
出力信号が上記出力用ＭＩＳトランジスタのゲート電極
に入力されるか、遮断されるかを切り換えるためのスイ
ッチ回路とを有していることを特徴とする出力回路装
置。
【請求項５】請求項３に記載の出力回路装置におい
て、上記スイッチ回路は、上記出力ノードの電位が上記参照
ノードの電位より高い時には、上記駆動回路の出力信号
が上記出力用ＭＩＳトランジスタのゲート電極に印加さ
れ、上記出力ノードの電位が上記参照ノードの電位を下
回った時には、所定期間上記第１の電源供給部の電圧が
上記出力用ＭＩＳトランジスタのゲート電極に印加され
るように切り換えることを特徴とする出力回路装置。
【請求項６】請求項３に記載の出力回路装置におい
て、上記制御回路は、パルス発生器と、上記コンパレータの出力信号によりリセット状態にさ
れ，上記パルス発生器の出力信号によりセット状態にさ
れるラッチ回路とを有し、上記ラッチ回路の出力信号で上記出力用ＭＩＳトランジ
スタをスイッチング制御することを特徴とする出力回路
装置。
【請求項７】請求項６に記載の出力回路装置におい
て、上記ラッチ回路は、ＳＲ型フリップフロップであること
を特徴とする出力回路装置。
【請求項８】請求項１または２に記載の出力回路装置
において、上記出力用ＭＩＳトランジスタ及び参照用ＭＩＳトラン
ジスタはゲート電極を有するＮチャネル型ＭＩＳトラン
ジスタであり、上記第１の電源供給部よりも高い電圧を、少なくとも上
記参照用ＭＩＳトランジスタのゲート電極に与えるため
の第２の電源供給部をさらに備えることを特徴とする出
力回路装置。
【請求項９】請求項８に記載の出力回路装置におい
て、上記第２の電源供給部は昇圧回路を有していることを特
徴とする出力回路装置。
【請求項１０】請求項９に記載の出力回路装置におい
て、上記昇圧回路はブートストラップ回路またはチャージポ
ンプ回路であることを特徴とする出力回路装置。
【請求項１１】請求項８〜１０のうちいずれか１つに
記載の出力回路装置おいて、上記制御回路は、上記第２の電源供給部からの電源供給により作動する駆
動回路と、上記コンパレータの出力信号に応じて、上記駆動回路の
出力信号が上記出力用ＭＩＳトランジスタのゲート電極
に入力されるか、遮断されるかを切り換えるためのスイ
ッチ回路とを有していることを特徴とする出力回路装
置。
【請求項１２】請求項１１に記載の出力回路装置おい
て、上記出力ノードの電位が上記参照ノードの電位を下回っ
た際には、上記出力用ＭＩＳトランジスタのゲート電極
に所定期間接地電位が印加されることを特徴とする出力
回路装置。
【請求項１３】請求項８〜１０のうちいずれか１つに
記載の出力回路装置において、上記制御回路は、パルス発生器と、上記コンパレータの出力信号によりリセット状態にさ
れ、上記パルス発生器の出力信号によりセット状態にさ
れるラッチ回路とを有し、上記ラッチ回路の出力信号で上記出力用ＭＩＳトランジ
スタをスイッチング制御することを特徴とする出力回路
装置。
【請求項１４】請求項１３に記載の出力回路装置にお
いて、上記ラッチ回路は、ＳＲ型フリップフロップであること
を特徴とする出力回路装置。
【請求項１５】請求項１〜１４のうちいずれか１つに
記載の出力回路装置において、上記参照用ＭＩＳトランジスタは、互いに直列に接続さ
れた複数のＭＩＳトランジスタから構成されていること
を特徴とする出力回路装置。
【請求項１６】請求項１〜１５のうちいずれか１つに
記載の出力回路装置において、上記出力用ＭＩＳトランジスタと上記参照用ＭＩＳトラ
ンジスタとは共に同一チップ内に集積化されて設けられ
ていることを特徴とする出力回路装置。
【請求項１７】外部の負荷回路に電力を供給するため
の出力ノードと、第１の電源供給部と、上記第１の電源供給部と上記出力ノードとの間に介設さ
れ、上記出力ノードへの上記電力の供給をオンまたはオ
フにするための出力用ＭＩＳトランジスタと、電流供給部と、上記電流供給部に接続された参照ノードと、上記電源供給部と上記参照ノードとの間に介設され、抵
抗体として機能するように一定電圧が印加されるゲート
電極を有すると共に上記出力用ＭＩＳトランジスタと同
一チップ内に集積化された参照用ＭＩＳトランジスタ
と、入力部が上記参照ノードと上記出力ノードに接続された
コンパレータと、上記コンパレータの出力部に接続され、少なくとも上記
出力ノードの電位が上記参照ノードの電位を下回った際
に上記出力用ＭＩＳトランジスタを所定期間オフにする
ように上記出力用ＭＩＳトランジスタのオン・オフを制
御する制御回路とを備えている出力回路装置。
【請求項１８】請求項１７に記載の出力回路装置にお
いて、上記出力用ＭＩＳトランジスタのゲート幅が上記参照用
ＭＩＳトランジスタのゲート幅よりも大きいことを特徴
とする出力回路装置。
【請求項１９】請求項１７または１８に記載の出力回
路装置において、上記第１の電源供給部よりも高い電圧を上記参照用ＭＩ
Ｓトランジスタのゲート電極に供給するための第２の電
源供給部をさらに備えることを特徴とする出力回路装
置。