JP2003270666A - 液晶ディスプレイの製造法 - Google Patents
液晶ディスプレイの製造法Info
- Publication number
- JP2003270666A JP2003270666A JP2002160351A JP2002160351A JP2003270666A JP 2003270666 A JP2003270666 A JP 2003270666A JP 2002160351 A JP2002160351 A JP 2002160351A JP 2002160351 A JP2002160351 A JP 2002160351A JP 2003270666 A JP2003270666 A JP 2003270666A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- drain
- source
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 30
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 22
- 229920005591 polysilicon Polymers 0.000 claims description 19
- 150000002500 ions Chemical class 0.000 claims description 11
- 239000000758 substrate Substances 0.000 claims description 10
- 238000005224 laser annealing Methods 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 238000009413 insulation Methods 0.000 abstract 2
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 238000004528 spin coating Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- -1 boron ions Chemical class 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 101100116283 Arabidopsis thaliana DD11 gene Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2202/00—Materials and properties
- G02F2202/10—Materials and properties semiconductor
- G02F2202/104—Materials and properties semiconductor poly-Si
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】 （修正有）
【課題】６回のマスク工程による液晶ディスプレイの製
造方法を提供する。 【解決手段】ドライバ領域１０８および画素領域１１０
は、第１マスク工程により決定される。ゲート１１４／
１１６および画素領域上のキャパシタの上部電極１１８
は第２マスク工程により決定される。次に、ゲートおよ
び上部電極をマスクとして、ソース／ドレイン１２０、
チャンネル部分１２２および下部電極１１９が、ドーピ
ングにより形成される。第２絶縁層１２４が形成され、
第１開口部１２６が第３マスク工程で形成される。第２
導電層が形成され、第４マスク工程によりソース／ドレ
イン線１２８がソース／ドレインと接触する。誘電層１
２４が形成され、第２絶縁層および第２導電層を被覆す
る。第２開口部１３２が第５マスク工程で形成される。
画素電極１３４が第６マスク工程で決定され、ドレイン
線と電気的に接触する。
造方法を提供する。 【解決手段】ドライバ領域１０８および画素領域１１０
は、第１マスク工程により決定される。ゲート１１４／
１１６および画素領域上のキャパシタの上部電極１１８
は第２マスク工程により決定される。次に、ゲートおよ
び上部電極をマスクとして、ソース／ドレイン１２０、
チャンネル部分１２２および下部電極１１９が、ドーピ
ングにより形成される。第２絶縁層１２４が形成され、
第１開口部１２６が第３マスク工程で形成される。第２
導電層が形成され、第４マスク工程によりソース／ドレ
イン線１２８がソース／ドレインと接触する。誘電層１
２４が形成され、第２絶縁層および第２導電層を被覆す
る。第２開口部１３２が第５マスク工程で形成される。
画素電極１３４が第６マスク工程で決定され、ドレイン
線と電気的に接触する。
Description
【０００１】発明の背景 発明の属する技術分野
本発明は液晶ディスプレイ製造法に関する。本発明は特
に、ドライブ領域及び画素領域の加工を完成するために
６のマスク工程のみを要するように、製造過程に使用す
るマスクの数を減少させることに関する。
に、ドライブ領域及び画素領域の加工を完成するために
６のマスク工程のみを要するように、製造過程に使用す
るマスクの数を減少させることに関する。
【０００２】従来技術の説明
低温多結晶シリコン（ＬＴＰＳ）加工過程は、薄膜トラ
ンジスタ液晶ディスプレイ（ＴＦＴ−ＬＣＤ）の製造に
使用されている。電子移動速度（electron migration r
ate）はアモルファスシリコンにおいてよりもポリシリ
コンにおける方が速いので、ＬＴＰＳ ＴＦＴ−ＬＣＤ
の解像度は高くなり、品質もより良い。ＴＦＴ−ＬＣＤ
には２つの部分がある。１つはドライバ領域であり、も
う１つは画素領域である。ドライバＩＣはドライバ領域
上に位置し、ドライバＩＣはポリシリコンから作製する
必要がある。従来のアモルファスＴＦＴ−ＬＣＤ加工過
程では、画素領域上の画素電極のみを形成した。ドライ
バＩＣは購入し、ドライバ領域上に設置する。低温多結
晶シリコン加工過程では、画素電極およびドライバＩＣ
の同時形成が可能である。
ンジスタ液晶ディスプレイ（ＴＦＴ−ＬＣＤ）の製造に
使用されている。電子移動速度（electron migration r
ate）はアモルファスシリコンにおいてよりもポリシリ
コンにおける方が速いので、ＬＴＰＳ ＴＦＴ−ＬＣＤ
の解像度は高くなり、品質もより良い。ＴＦＴ−ＬＣＤ
には２つの部分がある。１つはドライバ領域であり、も
う１つは画素領域である。ドライバＩＣはドライバ領域
上に位置し、ドライバＩＣはポリシリコンから作製する
必要がある。従来のアモルファスＴＦＴ−ＬＣＤ加工過
程では、画素領域上の画素電極のみを形成した。ドライ
バＩＣは購入し、ドライバ領域上に設置する。低温多結
晶シリコン加工過程では、画素電極およびドライバＩＣ
の同時形成が可能である。
【０００３】画素電極とドライバＩＣを同時に形成する
ために低温多結晶シリコン加工過程を使用することは、
米国特許第６,１４０,１６２号に開示されているが、こ
の加工過程には１２のマスクが用いられている。マスク
工程が多くなることは、製造コストが高くなることを意
味する。実際、１２マスク過程のコストは、アモルファ
スＴＦＴ−ＬＣＤ加工過程のコストよりも数倍高くなる
だろう。ＬＴＰＳ ＴＦＴ−ＬＣＤの競争力は低下する
だろう。したがって、本発明は、製造過程に使用するマ
スクの数を減少させる方法を提供する。ドライバ領域お
よび画素領域の加工を完成するために、６のマスク工程
しか要しない。ＬＴＰＳ ＴＦＴ−ＬＣＤの生産コスト
は減少し、ＬＴＰＳ ＴＦＴ−ＬＣＤの競争力は上昇す
るだろう。
ために低温多結晶シリコン加工過程を使用することは、
米国特許第６,１４０,１６２号に開示されているが、こ
の加工過程には１２のマスクが用いられている。マスク
工程が多くなることは、製造コストが高くなることを意
味する。実際、１２マスク過程のコストは、アモルファ
スＴＦＴ−ＬＣＤ加工過程のコストよりも数倍高くなる
だろう。ＬＴＰＳ ＴＦＴ−ＬＣＤの競争力は低下する
だろう。したがって、本発明は、製造過程に使用するマ
スクの数を減少させる方法を提供する。ドライバ領域お
よび画素領域の加工を完成するために、６のマスク工程
しか要しない。ＬＴＰＳ ＴＦＴ−ＬＣＤの生産コスト
は減少し、ＬＴＰＳ ＴＦＴ−ＬＣＤの競争力は上昇す
るだろう。
【０００４】発明の要約
したがって、本発明の目的は、製造過程に６のマスク工
程しか使用しない、液晶ディスプレイの製造方法を提供
することである。本発明の他の目的は、ＬＴＰＳ ＴＦ
Ｔ−ＬＣＤの生産コストを減少させ、ＬＴＰＳ ＴＦＴ
−ＬＣＤの競争力を高めるための液晶ディスプレイの製
造方法を提供することである。また、本発明の別の目的
は、加工過程に使用されるマスクの数を減らすために、
自己整合過程を使用して、ソース／ドレイン部分および
チャンネル部分を決定する液晶ディスプレイの製造方法
を提供することである。
程しか使用しない、液晶ディスプレイの製造方法を提供
することである。本発明の他の目的は、ＬＴＰＳ ＴＦ
Ｔ−ＬＣＤの生産コストを減少させ、ＬＴＰＳ ＴＦＴ
−ＬＣＤの競争力を高めるための液晶ディスプレイの製
造方法を提供することである。また、本発明の別の目的
は、加工過程に使用されるマスクの数を減らすために、
自己整合過程を使用して、ソース／ドレイン部分および
チャンネル部分を決定する液晶ディスプレイの製造方法
を提供することである。
【０００５】本発明の、上記および他の目的に従い、Ｌ
ＴＰＳ ＴＦＴ−ＬＣＤを生産するための加工過程のマ
スク数を減らす方法が提供される。絶縁基板が用意さ
れ、絶縁基板上に緩衝層が形成される。次に、緩衝層上
にポリシリコン層が形成される。ポリシリコン層が決定
され（defined）、ドライバ領域と画素領域が形成され
る。第1絶縁層が形成され、ポリシリコン層を被覆す
る。ドライバ領域および画素領域上にパターン化された
導電層が形成され、そこで、パターン化された導電層
は、ゲートおよびキャパシタの上部電極として使用され
る。
ＴＰＳ ＴＦＴ−ＬＣＤを生産するための加工過程のマ
スク数を減らす方法が提供される。絶縁基板が用意さ
れ、絶縁基板上に緩衝層が形成される。次に、緩衝層上
にポリシリコン層が形成される。ポリシリコン層が決定
され（defined）、ドライバ領域と画素領域が形成され
る。第1絶縁層が形成され、ポリシリコン層を被覆す
る。ドライバ領域および画素領域上にパターン化された
導電層が形成され、そこで、パターン化された導電層
は、ゲートおよびキャパシタの上部電極として使用され
る。
【０００６】その後、パターン化された導電層をマスク
として使用し、ソース／ドレイン、チャンネル部分およ
び下部電極が、イオンドーピング過程によりポリシリコ
ン層に形成される。第２の絶縁層が形成され、絶縁基板
を被覆する。多数の第１開口部が形成され、ゲートおよ
びソース／ドレインが露出される。第２の導電層が形成
され、第２絶縁層を被覆し、第１開口部が満たされる。
次に、第２導電層がパターン化され、ソース／ドレイン
線が形成され、ソース／ドレインと電気的に接触する。
誘電層が形成され、第２絶縁層および第２導電層を被覆
する。誘電層は平坦な表面を有する。第２の開口部が形
成され、画素領域のドレイン線が露出される。最後に、
画素電極が形成され、ドレイン線と電気的に接触する。
として使用し、ソース／ドレイン、チャンネル部分およ
び下部電極が、イオンドーピング過程によりポリシリコ
ン層に形成される。第２の絶縁層が形成され、絶縁基板
を被覆する。多数の第１開口部が形成され、ゲートおよ
びソース／ドレインが露出される。第２の導電層が形成
され、第２絶縁層を被覆し、第１開口部が満たされる。
次に、第２導電層がパターン化され、ソース／ドレイン
線が形成され、ソース／ドレインと電気的に接触する。
誘電層が形成され、第２絶縁層および第２導電層を被覆
する。誘電層は平坦な表面を有する。第２の開口部が形
成され、画素領域のドレイン線が露出される。最後に、
画素電極が形成され、ドレイン線と電気的に接触する。
【０００７】結局、本発明は、ＬＴＰＳ ＴＦＴ−ＬＣ
Ｄの加工過程に６のマスク工程のみを要することを可能
にする。ＬＴＰＳ ＴＦＴ−ＬＣＤの生産コストは減少
し、ＬＴＰＳ ＴＦＴ−ＬＣＤの競争力は増大するだろ
う。上記の一般的な説明および以下の詳細な説明はいず
れも例であり、請求項に記載された本発明のさらなる説
明を提供することを意図していると理解されるべきであ
る。
Ｄの加工過程に６のマスク工程のみを要することを可能
にする。ＬＴＰＳ ＴＦＴ−ＬＣＤの生産コストは減少
し、ＬＴＰＳ ＴＦＴ−ＬＣＤの競争力は増大するだろ
う。上記の一般的な説明および以下の詳細な説明はいず
れも例であり、請求項に記載された本発明のさらなる説
明を提供することを意図していると理解されるべきであ
る。
【０００８】図面の簡単な説明
本発明は、以下のとおりの、添付の図面に言及した、以
下の好ましい態様の詳細な説明を読むことによって、よ
り完全に理解することができる。添付の図面は、本発明
のさらなる理解を提供するために提供され、本明細書に
組込まれ、その一部をなす。図面は、本発明の態様を図
解し、その説明と共に、本発明の原理を明らかにするた
めに用いられる。
下の好ましい態様の詳細な説明を読むことによって、よ
り完全に理解することができる。添付の図面は、本発明
のさらなる理解を提供するために提供され、本明細書に
組込まれ、その一部をなす。図面は、本発明の態様を図
解し、その説明と共に、本発明の原理を明らかにするた
めに用いられる。
【０００９】好ましい態様の説明
ここでは、本発明の好ましい態様について詳細な言及が
なされ、その例は添付の図面に図解されている。可能な
限り同一の参照番号を、図面および説明において、同一
または類似の部分を示すために用いた。図１〜６は、本
発明で開示されたＬＴＰＳ ＴＦＴ−ＬＣＤを製造する
ための、６のマスク工程しか要しない過程を示した、横
断面概念図である。ドライバＩＣおよび画素電極は同時
に形成することができる。
なされ、その例は添付の図面に図解されている。可能な
限り同一の参照番号を、図面および説明において、同一
または類似の部分を示すために用いた。図１〜６は、本
発明で開示されたＬＴＰＳ ＴＦＴ−ＬＣＤを製造する
ための、６のマスク工程しか要しない過程を示した、横
断面概念図である。ドライバＩＣおよび画素電極は同時
に形成することができる。
【００１０】図１について言及する。図１は、ＬＴＰＳ
ＴＦＴ−ＬＣＤを生産するための加工過程の第１マス
ク工程を示した横断面概念図である。絶縁基板100を用
意し、絶縁基板100上に緩衝層102を形成する。絶縁基板
100は、順次、窒化物層104および酸化物層106を含む。
次に、アモルファスシリコン層（図には示されていな
い）を、緩衝層102上に形成する。アモルファス層を形
成する方法は、化学蒸着を含む。アモルファスシリコン
層を、低温レーザアニーリング過程によりポリシリコン
層（図には示されていない）に変換する。この過程はま
た、第1マスク工程が実行されてから行なうこともでき
る。
ＴＦＴ−ＬＣＤを生産するための加工過程の第１マス
ク工程を示した横断面概念図である。絶縁基板100を用
意し、絶縁基板100上に緩衝層102を形成する。絶縁基板
100は、順次、窒化物層104および酸化物層106を含む。
次に、アモルファスシリコン層（図には示されていな
い）を、緩衝層102上に形成する。アモルファス層を形
成する方法は、化学蒸着を含む。アモルファスシリコン
層を、低温レーザアニーリング過程によりポリシリコン
層（図には示されていない）に変換する。この過程はま
た、第1マスク工程が実行されてから行なうこともでき
る。
【００１１】フォトレジスト層（図には示されていな
い）を、スピンコーティング過程により、ポリシリコン
層上に形成する。フォトレジスト層をパターン化し、マ
スクとして使用し、ポリシリコン層をエッチングし、第
１活性領域と第２活性領域を形成する。第１活性領域は
ドライバ領域108であり、第２活性領域は画素領域110で
ある。
い）を、スピンコーティング過程により、ポリシリコン
層上に形成する。フォトレジスト層をパターン化し、マ
スクとして使用し、ポリシリコン層をエッチングし、第
１活性領域と第２活性領域を形成する。第１活性領域は
ドライバ領域108であり、第２活性領域は画素領域110で
ある。
【００１２】図２について言及する。図２は、ＬＴＰＳ
ＴＦＴ−ＬＣＤを生産するための加工過程の第２マス
ク工程を示した横断面概念図である。絶縁層112を形成
し、ドライバ領域108および画素領域110を共形に（conf
ormally）被覆した。絶縁層112を形成するための材料は
酸化シリコンまたは金属酸化物である。導電層（図には
示されていない）を絶縁層112上に形成する。導電層を
形成するための材料はポリシリコンである。フォトレジ
スト層（図には示されていない）を導電層上にスピンコ
ーティング過程により形成する。フォトレジスト層はパ
ターン化し、マスクとして使用し、導電層をエッチング
し、ゲート114をドライバ領域108上に形成し、ゲート11
6およびキャパシタの上部電極118を画素領域110上に形
成する。
ＴＦＴ−ＬＣＤを生産するための加工過程の第２マス
ク工程を示した横断面概念図である。絶縁層112を形成
し、ドライバ領域108および画素領域110を共形に（conf
ormally）被覆した。絶縁層112を形成するための材料は
酸化シリコンまたは金属酸化物である。導電層（図には
示されていない）を絶縁層112上に形成する。導電層を
形成するための材料はポリシリコンである。フォトレジ
スト層（図には示されていない）を導電層上にスピンコ
ーティング過程により形成する。フォトレジスト層はパ
ターン化し、マスクとして使用し、導電層をエッチング
し、ゲート114をドライバ領域108上に形成し、ゲート11
6およびキャパシタの上部電極118を画素領域110上に形
成する。
【００１３】図３について言及する。図３は、ＬＴＰＳ
ＴＦＴ−ＬＣＤを生産するための加工過程の第３マス
ク工程を示した横断面概念図である。ゲート114、116お
よび上部電極118をマスクとして使用し、ソース／ドレ
イン120、チャンネル部分122および下部電極119を、ポ
リシリコン層に、イオンドーピング過程により形成し
た。イオンドーピング過程のためのイオンは、ホウ素イ
オンなどのＰ型イオンであり、ドーパントの濃度は、約
１０Ｅ１９〜１０Ｅ２１イオン／ｃｍ３である。
ＴＦＴ−ＬＣＤを生産するための加工過程の第３マス
ク工程を示した横断面概念図である。ゲート114、116お
よび上部電極118をマスクとして使用し、ソース／ドレ
イン120、チャンネル部分122および下部電極119を、ポ
リシリコン層に、イオンドーピング過程により形成し
た。イオンドーピング過程のためのイオンは、ホウ素イ
オンなどのＰ型イオンであり、ドーパントの濃度は、約
１０Ｅ１９〜１０Ｅ２１イオン／ｃｍ３である。
【００１４】さらに図３について言及すると、イオンド
ーピング過程の完了後、絶縁層124を形成し、絶縁基板1
00上の全ての機構を被覆する。絶縁層124を形成する材
料は酸化シリコン、窒化ケイ素または他の絶縁材料であ
る。フォトレジスト層（図には示されていない）を絶縁
層124上にスピンコーティング過程により形成する。フ
ォトレジスト層をパターン化し、マスクとして使用し、
多数の開口部126を絶縁層112、124をエッチングするこ
とにより形成し、ソース／ドレイン120の表面を露出す
る。
ーピング過程の完了後、絶縁層124を形成し、絶縁基板1
00上の全ての機構を被覆する。絶縁層124を形成する材
料は酸化シリコン、窒化ケイ素または他の絶縁材料であ
る。フォトレジスト層（図には示されていない）を絶縁
層124上にスピンコーティング過程により形成する。フ
ォトレジスト層をパターン化し、マスクとして使用し、
多数の開口部126を絶縁層112、124をエッチングするこ
とにより形成し、ソース／ドレイン120の表面を露出す
る。
【００１５】図４について言及する。図４は、ＬＴＰＳ
ＴＦＴ−ＬＣＤを生産するための加工過程の第４マス
ク工程を示した横断面概念図である。導電層（図には示
されていない）を形成し、第２絶縁層124を被覆し、開
口部126を満たす。導電層を形成する材料は金属、ポリ
シリコンおよびドーピングされたポリシリコンを含む。
フォトレジスト層（図には示されていない）を、導電層
上にスピンコーティング過程により形成する。フォトレ
ジスト層をパターン化し、マスクとして使用し、そし
て、ソース／ドレイン線128を開口部126に形成し、ソー
ス／ドレイン120と電気的に接触させる。
ＴＦＴ−ＬＣＤを生産するための加工過程の第４マス
ク工程を示した横断面概念図である。導電層（図には示
されていない）を形成し、第２絶縁層124を被覆し、開
口部126を満たす。導電層を形成する材料は金属、ポリ
シリコンおよびドーピングされたポリシリコンを含む。
フォトレジスト層（図には示されていない）を、導電層
上にスピンコーティング過程により形成する。フォトレ
ジスト層をパターン化し、マスクとして使用し、そし
て、ソース／ドレイン線128を開口部126に形成し、ソー
ス／ドレイン120と電気的に接触させる。
【００１６】図５について言及する。図５は、ＬＴＰＳ
ＴＦＴ−ＬＣＤを生産するための加工過程の第５マス
ク工程を示した横断面概念図である。誘電層130を形成
し、絶縁層124およびソース／ドレイン線128を被覆す
る。誘電層130は、平坦な表面を有する。フォトレジス
ト層（図には示されていない）を導電層上にスピンコー
ティング過程により形成する。フォトレジスト層をパタ
ーン化し、マスクとして使用し、開口部132を絶縁層130
をエッチングすることにより形成し、画素領域110上の
ドレイン線128を露出する。
ＴＦＴ−ＬＣＤを生産するための加工過程の第５マス
ク工程を示した横断面概念図である。誘電層130を形成
し、絶縁層124およびソース／ドレイン線128を被覆す
る。誘電層130は、平坦な表面を有する。フォトレジス
ト層（図には示されていない）を導電層上にスピンコー
ティング過程により形成する。フォトレジスト層をパタ
ーン化し、マスクとして使用し、開口部132を絶縁層130
をエッチングすることにより形成し、画素領域110上の
ドレイン線128を露出する。
【００１７】図６について言及する。図６は、ＬＴＰＳ
ＴＦＴ−ＬＣＤを生産するための加工過程の第６マス
ク工程を示した横断面概念図である。インジウム−スズ
酸化物（ＩＴＯ）層（図には示されていない）を絶縁層
130上および開口部132中に共形に形成する。フォトレジ
スト層（図には示されていない）を導電層上にスピンコ
ーティング過程により形成する。フォトレジスト層をパ
ターン化し、マスクとして使用し、画素電極134を、イ
ンジウム−スズ酸化物層をエッチングすることにより形
成し、ドレイン線128と電気的に接触させる。
ＴＦＴ−ＬＣＤを生産するための加工過程の第６マス
ク工程を示した横断面概念図である。インジウム−スズ
酸化物（ＩＴＯ）層（図には示されていない）を絶縁層
130上および開口部132中に共形に形成する。フォトレジ
スト層（図には示されていない）を導電層上にスピンコ
ーティング過程により形成する。フォトレジスト層をパ
ターン化し、マスクとして使用し、画素電極134を、イ
ンジウム−スズ酸化物層をエッチングすることにより形
成し、ドレイン線128と電気的に接触させる。
【００１８】本明細書中で具体化し、広範に説明したと
おりに、本発明は、液晶ディスプレイの製造のために６
のマスク工程しか要しない方法を提供する。さらに第２
マスクと第３マスクの間に、ソース／ドレイン部分およ
びチャンネル部分を決定するために自己整合過程が導入
されており、したがって、加工過程におけるマスク数が
減少する。したがって、ＬＴＰＳ ＴＦＴ−ＬＣＤを製
造するためのコストは減少し、ＬＴＰＳ ＴＦＴ−ＬＣ
Ｄの競争力は増加するだろう。
おりに、本発明は、液晶ディスプレイの製造のために６
のマスク工程しか要しない方法を提供する。さらに第２
マスクと第３マスクの間に、ソース／ドレイン部分およ
びチャンネル部分を決定するために自己整合過程が導入
されており、したがって、加工過程におけるマスク数が
減少する。したがって、ＬＴＰＳ ＴＦＴ−ＬＣＤを製
造するためのコストは減少し、ＬＴＰＳ ＴＦＴ−ＬＣ
Ｄの競争力は増加するだろう。
【００１９】様々な改変および変更が、本発明の目的ま
たは思想を逸脱することなく、本発明の構造になされ得
ることは、当業者にも明らかだろう。前記に鑑み、本発
明は、この発明の改変および変更を包含するものと意図
される。ただし、それらは請求項およびそれらと均等な
ものの範囲内に収まるものとする。
たは思想を逸脱することなく、本発明の構造になされ得
ることは、当業者にも明らかだろう。前記に鑑み、本発
明は、この発明の改変および変更を包含するものと意図
される。ただし、それらは請求項およびそれらと均等な
ものの範囲内に収まるものとする。
【図１】ＬＴＰＳ ＴＦＴ−ＬＣＤを生産するための加
工過程の第１マスク工程を示した横断面概念図である。
工過程の第１マスク工程を示した横断面概念図である。
【図２】ＬＴＰＳ ＴＦＴ−ＬＣＤを生産するための加
工過程の第２マスク工程を示した横断面概念図である。
工過程の第２マスク工程を示した横断面概念図である。
【図３】ＬＴＰＳ ＴＦＴ−ＬＣＤを生産するための加
工過程の第３マスク工程を示した横断面概念図である。
工過程の第３マスク工程を示した横断面概念図である。
【図４】ＬＴＰＳ ＴＦＴ−ＬＣＤを生産するための加
工過程の第４マスク工程を示した横断面概念図である。
工過程の第４マスク工程を示した横断面概念図である。
【図５】ＬＴＰＳ ＴＦＴ−ＬＣＤを生産するための加
工過程の第５マスク工程を示した横断面概念図である。
工過程の第５マスク工程を示した横断面概念図である。
【図６】本発明の好ましい態様による、ＬＴＰＳ ＴＦ
Ｔ−ＬＣＤを生産するための加工過程の第６マスク工程
を示した横断面概念図である。
Ｔ−ＬＣＤを生産するための加工過程の第６マスク工程
を示した横断面概念図である。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 陸 一民
台湾台北市實踐街５巷７號３樓
(72)発明者 呉 逸蔚
台湾新竹市大學路50號15樓之２
Ｆターム(参考） 2H092 JA25 JA33 JA35 JA42 JB13
JB38 JB42 JB58 JB63 JB69
KA04 MA08 MA14 MA15 MA16
MA18 MA19 MA20 MA35 MA37
NA25 NA27 NA29
5F048 AC04 AC10 BA16 BB04 BC11
BC16 BG07
5F052 AA02 DA02 DB01 JA01
5F110 AA16 BB02 CC02 DD11 DD13
DD14 DD17 EE09 FF01 FF02
GG02 GG13 GG44 HJ01 HJ04
HJ12 HL02 HL08 NN03 NN23
NN24 NN72 NN73 PP03 QQ11
Claims (8)
- 【請求項１】 液晶ディスプレイを製造するための方法
であって、該方法が絶縁基板上での製造に適し、 絶縁基板上にポリシリコン層を形成すること、 ポリシリコン層を決定することにより、第１活性領域お
よび第２活性領域を形成すること、 ポリシリコン層を被覆する第１絶縁層を形成すること、 第１絶縁層上にパターン化された導電層、ここで、パタ
ーン化された導電層がゲートおよびキャパシタの上部電
極として用いられる、を形成すること、 パターン化された導電層をマスクとして使用し、ソース
／ドレインおよびチャンネル部分を、Ｐ型イオンドーピ
ング過程によりポリシリコン層内に形成すること、 絶縁基板を被覆する第２絶縁層を形成すること、 多数の第１開口部を形成し、ゲートおよびソース／ドレ
インを露出すること、 ソース線およびドレイン線、ここで、ソース線はソース
と電気的に接触し、ドレイン線はドレインに電気的に接
触する、を形成すること、 第２絶縁層およびソース／ドレイン線を被覆する誘電
層、ここで、誘電層は平坦な表面を有する、を形成する
こと、 第２開口部、ここで、第２活性領域上のドレイン線は露
出している、を形成すること、および、 第２活性領域上のドレイン線と電気的に接触する画素電
極を形成することを含む、前記方法。 - 【請求項２】 第１活性領域がドライバ領域であり、第
２活性領域が画素領域である、請求項１に記載の方法。 - 【請求項３】 ポリシリコン層を形成する前に緩衝層を
形成することをさらに含む、請求項１に記載の方法。 - 【請求項４】 ポリシリコン層を形成するための方法
が、 緩衝層上にアモルファス層を形成すること、およびアモ
ルファス層を低温レーザアニーリングによりポリシリコ
ン層に変換することを含む、請求項１に記載の方法。 - 【請求項５】 Ｐ型イオン注入により形成されたイオン
濃度が約１０Ｅ１９〜１０Ｅ２１イオン／ｃｍ３であ
る、請求項１に記載の方法。 - 【請求項６】 下部電極がイオンドーピング過程により
決定される、請求項１に記載の方法。 - 【請求項７】 緩衝層が、順次、窒化物層と酸化物層を
含む、請求項１に記載の方法。 - 【請求項８】 画素電極がＩＴＯガラスから作製され
る、請求項１に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW91104322 | 2002-03-07 | ||
| TW091104322A TWI269922B (en) | 2002-03-07 | 2002-03-07 | Manufacturing method of LCD screen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003270666A true JP2003270666A (ja) | 2003-09-25 |
Family
ID=27787116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002160351A Pending JP2003270666A (ja) | 2002-03-07 | 2002-05-31 | 液晶ディスプレイの製造法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6731352B2 (ja) |
| JP (1) | JP2003270666A (ja) |
| TW (1) | TWI269922B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101463026B1 (ko) * | 2007-12-11 | 2014-11-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100573831C (zh) * | 2004-09-14 | 2009-12-23 | 友达光电股份有限公司 | 半导体器件及制作一低温多晶硅层的方法 |
| US7670886B2 (en) * | 2006-06-22 | 2010-03-02 | Tpo Displays Corp. | Method for fabricating polysilicon film |
| US7592628B2 (en) * | 2006-07-21 | 2009-09-22 | Tpo Displays Corp. | Display with thin film transistor devices having different electrical characteristics in pixel and driving regions |
| US20090085039A1 (en) * | 2007-09-28 | 2009-04-02 | Tpo Displays Corp. | Image display system and fabrication method thereof |
| TWI463663B (zh) * | 2011-12-30 | 2014-12-01 | 財團法人工業技術研究院 | 半導體元件及其製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW241377B (ja) * | 1993-03-12 | 1995-02-21 | Semiconductor Energy Res Co Ltd | |
| US5569936A (en) * | 1993-03-12 | 1996-10-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device employing crystallization catalyst |
| JP2975973B2 (ja) * | 1993-08-10 | 1999-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| JPH0766420A (ja) * | 1993-08-31 | 1995-03-10 | Matsushita Electric Ind Co Ltd | 薄膜の加工方法 |
| US6313481B1 (en) * | 1998-08-06 | 2001-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and a method of manufacturing the same |
-
2002
- 2002-03-07 TW TW091104322A patent/TWI269922B/zh not_active IP Right Cessation
- 2002-05-31 JP JP2002160351A patent/JP2003270666A/ja active Pending
- 2002-06-03 US US10/161,301 patent/US6731352B2/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101463026B1 (ko) * | 2007-12-11 | 2014-11-19 | 엘지디스플레이 주식회사 | 액정표시장치 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI269922B (en) | 2007-01-01 |
| US6731352B2 (en) | 2004-05-04 |
| US20030169394A1 (en) | 2003-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5976902A (en) | Method of fabricating a fully self-aligned TFT-LCD | |
| CN101110429B (zh) | 电子装置、显示装置、图像显示系统及其制造方法 | |
| CN108538860B (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| US6537843B2 (en) | Thin film transistor and method of manufacturing the same | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| US6180438B1 (en) | Thin film transistors and electronic devices comprising such | |
| US7755708B2 (en) | Pixel structure for flat panel display | |
| JPH05142577A (ja) | マトリクス回路駆動装置 | |
| US6124153A (en) | Method for manufacturing a polysilicon TFT with a variable thickness gate oxide | |
| US7206035B2 (en) | Method of fabricating liquid crystal display device | |
| US20010005596A1 (en) | Method for manufacturing thin film transistor liquid crystal display | |
| US7112458B2 (en) | Method of forming a liquid crystal display | |
| JP2003270666A (ja) | 液晶ディスプレイの製造法 | |
| JP2004015046A (ja) | 平型ディスプレー装備記憶コンデンサーとその製造方法 | |
| KR100328847B1 (ko) | 박막트랜지스터의제조방법 | |
| US6703266B1 (en) | Method for fabricating thin film transistor array and driving circuit | |
| KR100351871B1 (ko) | 박막트랜지스터제조방법 | |
| JPH06169086A (ja) | 多結晶シリコン薄膜トランジスタ | |
| US6713328B2 (en) | Manufacturing method of thin film transistor panel | |
| US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
| KR0155306B1 (ko) | 이중 게이트를 구비한 박막 트랜지스터 및 그 제조방법 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 | |
| CN100378554C (zh) | 液晶显示器的制造方法 | |
| JPH0797191B2 (ja) | アクティブマトリクスセルおよびその製作方法 | |
| KR100195253B1 (ko) | 다결정실리콘-박막트랜지스터의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041102 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050405 |