JP2003273043A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2003273043A
JP2003273043A JP2002076023A JP2002076023A JP2003273043A JP 2003273043 A JP2003273043 A JP 2003273043A JP 2002076023 A JP2002076023 A JP 2002076023A JP 2002076023 A JP2002076023 A JP 2002076023A JP 2003273043 A JP2003273043 A JP 2003273043A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
dicing
ccd
divided
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002076023A
Other languages
English (en)
Inventor
Shinobu Takahashi
忍 高橋
Ryoji Nagano
亮二 永野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Japan Semiconductor Corp
Original Assignee
Toshiba Corp
Iwate Toshiba Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Iwate Toshiba Electronics Co Ltd filed Critical Toshiba Corp
Priority to JP2002076023A priority Critical patent/JP2003273043A/ja
Publication of JP2003273043A publication Critical patent/JP2003273043A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 ダイシング時のシリコン破片やダイヤモンド
微粒などによる固体撮像素子表面の傷付きやごみ付着を
少なくし、黒きず不良等の発生を低減させ、また固体撮
像素子の微細化においても、その製造歩留を向上させる
ことができる半導体装置の製造方法を提供する。 【解決手段】 半導体ウェハ12に複数のCCD11を
形成した後、ダイシングにより半導体ウェハ12を個々
のCCD11に分割するに際し、半導体ウェハ12表面
にアクリル系樹脂材料でなる加工保護被膜18を1μm
〜3μmの膜厚となるよう被着した後に回転ブレード2
0によりダイシングを行ない、ダイシング後に加工保護
被膜18をアルカリ水溶液又は有機溶剤で剥離、除去
し、該半導体ウェハ12を個々のCCD11に分割す
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、CCDやCMOS
センサ等の固体撮像素子を形成するのに好適する半導体
装置の製造方法に関する。
【0002】
【従来の技術】従来技術をCCDの製造工程の一部工程
を示す図6乃至図8を参照して説明する。図6は第1の
工程を示す断面図であり、図7は第2の工程を示す断面
図であり、図8は第3の工程を示す断面図である。
【0003】周知の通り、CCD(電荷結合素子)は、
先ずp形シリコン基板に、撮像領域上に撮像レンズ(色
フィルタ)を配した多数の画素を設けるようにして複数
形成される。そして、複数のCCDが形成された半導体
ウェハは、以下の工程を経て個々のCCDに分割され、
パッケージに移載される。
【0004】すなわち、図6に示す第1の工程におい
て、複数のCCD1が形成された半導体ウェハ2は、各
画素3の撮像レンズ(色フィルタ)4や外部電極5を上
面に露出させるようにして電気的特性評価を行なうダイ
ソータ等の図示しない評価装置にセットされる。続いて
半導体ウェハ2の各CCD1の外部電極5には評価装置
のプローブ6が導通するよう押圧され、所定の電気的特
性評価が個々のCCD1について行なわれ、良品、不良
品の区別がなされる。
【0005】次に、図7に示す第2の工程において、電
気的特性評価を終えた半導体ウェハ2は、要すればウェ
ハ厚が所定厚となるよう裏面側が研削され、さらに裏面
全面にUVテープでなるダイシングシート7が貼着さ
れ、図示しないウェハリングに取り付けられる。その
後、ダイシングシート7が貼着された半導体ウェハ2
は、図示しないダイシングマシンにセットされ、ダイシ
ングマシンのダイヤモンド微粒が貼付された回転ブレー
ド8によって、ダイシングライン9に沿ってカットさ
れ、個々のCCD1は、ダイシングシート7のみに貼り
付いている状態に分割される。
【0006】次に、図8に示す第3の工程において、カ
ットされた後の半導体ウェハ2は、ウェハリングに取り
付けたまま図示しないチップマウント装置にセットされ
る。そして、UV光を当てることによって特性変化した
ダイシングシート7を引き延ばしながら裏面側から針状
の突き上げピン10で突き上げ、個々に分割された良品
のCCD1を図示しないコレットで吸着、保持し、ダイ
シングシート7からピックアップが行なわれ、図示しな
いパッケージへの移載がなされる。
【0007】しかしながら上記の従来技術においては、
ダイシングマシンの回転ブレード8によって半導体ウェ
ハ2をカットし分割する際、基板のシリコンの破片や回
転ブレード8に貼付されているダイヤモンド微粒などが
飛び散り、CCD1の表面に露出している撮像レンズ
(色フィルタ)4の表面に付着する。そして、撮像レン
ズ(色フィルタ)4表面に傷を付けたり、そのままごみ
として残ってしまい、これが原因でCCD1が黒きず不
良となってしまい、製品の製造歩留を低いものにしてい
た。
【0008】こうした黒きず不良の原因となるシリコン
破片やダイヤモンド微粒などについては、最近のCCD
1の高精細化要求に対する画素数の増加、各セル面積の
縮小傾向からはより少なく、また有ってもより小さなも
のとする必要があった。
【0009】
【発明が解決しようとする課題】上記のような状況に鑑
みて本発明はなされたもので、その目的とするところ
は、ダイシング時のシリコン破片やダイヤモンド微粒な
どによる固体撮像素子表面の傷付きやごみ付着を少なく
し、これらによる黒きず不良の発生を低減させ、微細化
された固体撮像素子においても、その製造歩留を向上さ
せることができる半導体装置の製造方法を提供すること
にある。
【0010】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体ウェハに複数の固体撮像素子を形成し
た後、ダイシングにより前記半導体ウェハを個々の固体
撮像素子に分割するに際し、前記半導体ウェハ表面に加
工保護被膜を被着した後にダイシングを行ない、ダイシ
ング後に前記加工保護被膜を剥離し、該半導体ウェハを
個々の固体撮像素子に分割することを特徴とする方法で
あり、さらに、前記加工保護被膜が、アクリル系樹脂膜
であることを特徴とする方法であり、さらに、前記加工
保護被膜の膜厚が、1μm〜3μmであることを特徴と
する方法である。
【0011】
【発明の実施の形態】以下本発明の一実施形態をCCD
における図1乃至図5を参照して説明する。図はCCD
の製造工程の一部工程を示すもので、図1は第1の工程
を示す断面図であり、図2は第2の工程を示す断面図で
あり、図3は第3の工程を示す断面図であり、図4は第
4の工程を示す断面図であり、図5は第5の工程を示す
断面図である。
【0012】CCD(電荷結合素子)は、図示しないが
例えば以下の工程を経ることによって、先ず複数のCC
D11が形成された半導体ウェハ12の製造が行なわれ
る。すなわち、数Ωcm〜数10Ωcmのp形シリコン
基板13表面部に、イオン注入法でp形のチャネル阻
止領域、n形埋め込みチャネル層を形成し、さらにSi
の厚いフィールド領域、薄いゲート領域を形成す
る。その後、所定位置に第1のポリシリコン電極を形成
し、また第1のポリシリコン電極をマスクにしてゲート
領域のSiOを除去し、再び熱酸化によりSiO
を形成する。
【0013】続いて、第1のポリシリコン電極をマスク
としてp形領域をイオン注入法により形成し、さらに第
2のポリシリコン電極を形成する。その後、第1のポリ
シリコン電極または第2のポリシリコン電極に対して自
己整合的にCCDのソース、ドレイン、MOSFETの
ソース、ドレインを形成し、さらにSiOの厚い層間
絶縁膜を堆積させ、コンタクトホールを形成し、所定パ
ターンのAl配線を形成する。
【0014】またAl配線上にSiOの層間絶縁膜を
堆積させ、その上に所定パターンの遮光用Alパターン
を形成する。その後、各画素14の撮像領域上に撮像レ
ンズ(色フィルタ)15を配するように設けて、複数の
CCD11が形成された半導体ウェハ12を形成する。
そして、複数のCCD11が形成された半導体ウェハ1
2については、以下の工程を経て個々のCCD11に分
割し、パッケージのマウンティングパッド上に移載し、
個々の固体撮像素子となる。
【0015】そして、半導体ウェハ12から個々のCC
D11に分割する工程は、次のように行なわれる。先
ず、図1に示す第1の工程において、複数のCCD11
が形成された半導体ウェハ12は、電気的特性評価を行
なうダイソータ等の図示しない評価装置にセットされ
る。半導体ウェハ12は、各画素14の撮像レンズ(色
フィルタ)15や外部電極16が上面に露出しており、
電気的特性評価を行なう際、その露出する外部電極16
に評価装置のプローブ17が導通するよう押圧され、ま
た導通するCCD11を変えながら所定の電気的特性評
価が個々について行なわれ、半導体ウェハ12全CCD
11について、良品、不良品の区別がなされる。
【0016】次に、図2に示す第2の工程において、電
気的特性評価を終えた半導体ウェハ12は、要すればウ
ェハ厚が所定厚となるようシリコン基板13の裏面側が
研削される。続いて半導体ウェハ12は、図示しない塗
布機(コータ)の回転支持台に真空チャック等による吸
着によって取り付けられ、半導体ウェハ12を回転させ
ながら、その上全面に所定粘度の液状のアクリル系樹脂
をノズルから滴下させる。そして、半導体ウェハ12の
上面に、所定厚、例えば1μm〜3μm程度の加工保護
被膜18を、後述のダイシングマシンによるカット時の
水圧等で除去されず、加工屑等からの保護がなされるよ
う被着、所定の硬度に硬化させる。
【0017】次に、図3に示す第3の工程において、加
工保護被膜18が被着された半導体ウェハ12の裏面全
面にUVテープでなるダイシングシート19が貼着さ
れ、図示しないウェハリングに取り付けられる。その
後、ダイシングシート19が貼着された半導体ウェハ1
2は、図示しないダイシングマシンにセットされ、ダイ
シングマシンのダイヤモンド微粒が貼付された回転ブレ
ード20によって、加工部分に水を吐出させ、加工屑を
水圧によって除去しながらダイシングライン21に沿っ
て、シリコン基板13の略全厚さカットを行なう。これ
により個々のCCD11は、ダイシングシート19のみ
に貼り付いている状態に分割される。
【0018】次に、図4に示す第4の工程において、カ
ットされた後の半導体ウェハ12は、ウェハリングに取
り付けたままの状態で、アルカリ水溶液又は有機溶剤に
よって被着されている加工保護被膜18の剥離、除去が
行なわれる。なお、アルカリ水溶液のアルカリ濃度や有
機溶剤は、加工保護被膜18のアクリル系樹脂の除去が
確実に行なわれるものを適宜に選定する。
【0019】次に、図5に示す第5の工程において、加
工保護被膜18が除去された後の半導体ウェハ12は、
ウェハリングに取り付けたまま図示しないチップマウン
ト装置にセットされる。そして、UV光を当てることに
よって特性変化したダイシングシート19を引き延ば
し、裏面側からピックアップするCCD11の周囲を図
示しない固定用吸着ホルダで吸着保持しながら、針状の
突き上げピン22で突き上げ、図示しないコレットによ
り個々に分割された良品のCCD11が吸着、保持さ
れ、ダイシングシート19からのピックアップが行なわ
れ、図示しないパッケージの固着部に移載される。
【0020】以上の通り構成することで、ダイシングマ
シンの回転ブレード20によって半導体ウェハ12をカ
ットし分割する際、シリコン基板13のシリコンの破片
や回転ブレード20に貼付されているダイヤモンド微粒
などが飛び散ったとしても、CCD11の表面は加工保
護被膜18で覆われているため、加工保護被膜18の表
面を傷付けたり、表面に付着するのみで、ダイシング後
に加工保護被膜18を除去することによって、加工屑に
より撮像レンズ(色フィルタ)15の表面が傷付けられ
たり、表面に付着したりする虞がなくなる。
【0021】これにより、撮像レンズ(色フィルタ)1
5の表面の傷付きや、表面に付着したごみが原因で生じ
るCCD11の黒きず不良が低減し、製品の製造歩留を
向上させることができる。そして、CCD11の高精細
化要求にも対応可能となる。
【0022】なお、上記の実施形態では、加工保護被膜
18の膜厚を1μm〜3μm程度としたが、シリコンの
加工屑等によって膜下の撮像レンズ(色フィルタ)15
の表面に傷付かず、また膜の除去が確実に行なえる範囲
で適宜設定すればよく、膜硬さも同様に加工屑等で撮像
レンズ(色フィルタ)15の表面が傷付かず、また膜の
除去が確実に行なえる範囲で適宜設定すればよい。
【0023】
【発明の効果】以上の説明から明らかなように、本発明
によれば、ダイシング時のシリコン破片やダイヤモンド
微粒などによる固体撮像素子表面の傷付きやごみ付着を
低減でき、また黒きず不良の発生を低減することがで
き、微細化された固体撮像素子の製造歩留を向上させる
ことができる等の効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施形態のCCDにおける第1の工
程を示す断面図である。
【図2】本発明の一実施形態のCCDにおける第2の工
程を示す断面図である。
【図3】本発明の一実施形態のCCDにおける第3の工
程を示す断面図である。
【図4】本発明の一実施形態のCCDにおける第4の工
程を示す断面図である。
【図5】本発明の一実施形態のCCDにおける第5の工
程を示す断面図である。
【図6】従来例のCCDにおける第1の工程を示す断面
図である。
【図7】従来例のCCDにおける第2の工程を示す断面
図である。
【図8】従来例のCCDにおける第3の工程を示す断面
図である。
【符号の説明】
11…CCD 12…半導体ウェハ 15…撮像レンズ(色フィルタ) 18…加工保護被膜 20…回転ブレード
フロントページの続き (72)発明者 永野 亮二 岩手県北上市北工業団地6番6号 岩手東 芝エレクトロニクス株式会社内 Fターム(参考) 4M118 AA08 AA09 AB01 BA10 BA14 DA03 EA08 EA11 FA06 FA26 GB03 GB11 GC07 GD04 GD07 HA40

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 半導体ウェハに複数の固体撮像素子を形
    成した後、ダイシングにより前記半導体ウェハを個々の
    固体撮像素子に分割するに際し、前記半導体ウェハ表面
    に加工保護被膜を被着した後にダイシングを行ない、ダ
    イシング後に前記加工保護被膜を剥離し、該半導体ウェ
    ハを個々の固体撮像素子に分割することを特徴とする半
    導体装置の製造方法。
  2. 【請求項2】 前記加工保護被膜が、アクリル系樹脂膜
    であることを特徴とする請求項1記載の半導体装置の製
    造方法。
  3. 【請求項3】 前記加工保護被膜の膜厚が、1μm〜3
    μmであることを特徴とする請求項1記載の半導体装置
    の製造方法。
JP2002076023A 2002-03-19 2002-03-19 半導体装置の製造方法 Pending JP2003273043A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002076023A JP2003273043A (ja) 2002-03-19 2002-03-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002076023A JP2003273043A (ja) 2002-03-19 2002-03-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2003273043A true JP2003273043A (ja) 2003-09-26

Family

ID=29204936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002076023A Pending JP2003273043A (ja) 2002-03-19 2002-03-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2003273043A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809682B1 (ko) * 2005-07-11 2008-03-06 삼성전자주식회사 투명 커버가 부착되어 있는 광학 장치의 제조방법 및 이를이용한 광학 장치 모듈의 제조방법
JP2010538468A (ja) * 2007-08-28 2010-12-09 スリーエム イノベイティブ プロパティズ カンパニー 半導体ダイの製造方法及びこれにより得られる半導体ダイを含む半導体デバイス
US7939913B2 (en) 2007-03-30 2011-05-10 Fujitsu Semiconductor Limited Semiconductor device
JP2012198477A (ja) * 2011-03-23 2012-10-18 Fujifilm Corp レンズの製造方法
JP2015012228A (ja) * 2013-07-01 2015-01-19 住友電気工業株式会社 受光素子アレイを作製する方法
CN104925742A (zh) * 2014-03-20 2015-09-23 中芯国际集成电路制造(上海)有限公司 Mems半导体器件的形成方法
JP2019140391A (ja) * 2018-02-05 2019-08-22 三星電子株式会社Samsung Electronics Co.,Ltd. 保護膜組成物及びそれを利用した半導体パッケージ製造方法
JP2023019318A (ja) * 2021-07-29 2023-02-09 日化精工株式会社 ウェーハ上のデバイスの保護処理方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100809682B1 (ko) * 2005-07-11 2008-03-06 삼성전자주식회사 투명 커버가 부착되어 있는 광학 장치의 제조방법 및 이를이용한 광학 장치 모듈의 제조방법
US7939913B2 (en) 2007-03-30 2011-05-10 Fujitsu Semiconductor Limited Semiconductor device
US8143153B2 (en) 2007-03-30 2012-03-27 Fujitsu Semiconductor Limited Method for manufacturing semiconductor device
US8937007B2 (en) 2007-03-30 2015-01-20 Fujitsu Semiconductor Limited Semiconductor device
JP2010538468A (ja) * 2007-08-28 2010-12-09 スリーエム イノベイティブ プロパティズ カンパニー 半導体ダイの製造方法及びこれにより得られる半導体ダイを含む半導体デバイス
JP2012198477A (ja) * 2011-03-23 2012-10-18 Fujifilm Corp レンズの製造方法
JP2015012228A (ja) * 2013-07-01 2015-01-19 住友電気工業株式会社 受光素子アレイを作製する方法
CN104925742A (zh) * 2014-03-20 2015-09-23 中芯国际集成电路制造(上海)有限公司 Mems半导体器件的形成方法
JP2019140391A (ja) * 2018-02-05 2019-08-22 三星電子株式会社Samsung Electronics Co.,Ltd. 保護膜組成物及びそれを利用した半導体パッケージ製造方法
JP7307545B2 (ja) 2018-02-05 2023-07-12 三星電子株式会社 ソーイング保護膜組成物及びそれを利用した半導体パッケージ製造方法
JP2023019318A (ja) * 2021-07-29 2023-02-09 日化精工株式会社 ウェーハ上のデバイスの保護処理方法
JP7422410B2 (ja) 2021-07-29 2024-01-26 日化精工株式会社 ウェーハ上のデバイスの保護処理方法

Similar Documents

Publication Publication Date Title
KR100451950B1 (ko) 이미지 센서 소자 웨이퍼 소잉 방법
CN1296988C (zh) 用于保持晶片上的接合焊垫超洁净的方法
CN1113392C (zh) 辐射检测器和成象装置及其制造方法和用途
KR100318551B1 (ko) 웨이퍼의분할방법및반도체장치의제조방법
US7495315B2 (en) Method and apparatus of fabricating a semiconductor device by back grinding and dicing
CN100530593C (zh) 切割晶圆的方法
CN105206571B (zh) 晶片的加工方法
JP2016001677A (ja) ウエーハの加工方法
CN101127311A (zh) 半导体装置的制造方法
KR20150140215A (ko) 웨이퍼 가공 방법
KR100452661B1 (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
JP4040819B2 (ja) ウェーハの分割方法及び半導体装置の製造方法
TW201725611A (zh) 晶圓的加工方法
JP2003273043A (ja) 半導体装置の製造方法
US20100081257A1 (en) Dice by grind for back surface metallized dies
JP3514712B2 (ja) 半導体ウエハの裏面研削装置
JP3291805B2 (ja) 固体撮像装置の製造方法
JPH05335412A (ja) ウェハのダイシング方法
CN1471147A (zh) 半导体装置及其制造方法
US7071032B2 (en) Material to improve image sensor yield during wafer sawing
CN115799149A (zh) 晶片上的器件的保护处理方法
JPH08279478A (ja) 半導体チップ製造方法
JP2004153053A (ja) 半導体集積回路装置の製造方法
JP7138297B2 (ja) 素子チップの製造方法
US6759276B1 (en) Material to improve CMOS image sensor yield during wafer sawing

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041203

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071011

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080304