JP2003282790A - 半導体装置及びその製造方法、回路基板並びに電子機器 - Google Patents
半導体装置及びその製造方法、回路基板並びに電子機器Info
- Publication number
- JP2003282790A JP2003282790A JP2002077694A JP2002077694A JP2003282790A JP 2003282790 A JP2003282790 A JP 2003282790A JP 2002077694 A JP2002077694 A JP 2002077694A JP 2002077694 A JP2002077694 A JP 2002077694A JP 2003282790 A JP2003282790 A JP 2003282790A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- wiring
- semiconductor substrate
- electrically connected
- resin layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 信頼性の高い半導体装置及びその製造方法、
回路基板並びに電子機器を提供することにある。 【解決手段】 半導体装置は、集積回路１２と集積回路
１２に電気的に接続された電極１４とを有する半導体基
板１０と、半導体基板１０の電極１４が形成された面に
電極１４を避けて形成された樹脂層１８と、電極１４を
覆って形成され電極１４よりも腐食しにくい材料で形成
された配線２２と、配線２２に電気的に接続された外部
端子２４と、を有する。
回路基板並びに電子機器を提供することにある。 【解決手段】 半導体装置は、集積回路１２と集積回路
１２に電気的に接続された電極１４とを有する半導体基
板１０と、半導体基板１０の電極１４が形成された面に
電極１４を避けて形成された樹脂層１８と、電極１４を
覆って形成され電極１４よりも腐食しにくい材料で形成
された配線２２と、配線２２に電気的に接続された外部
端子２４と、を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
の製造方法、回路基板並びに電子機器に関する。
【０００２】
【背景技術】半導体装置のパッケージとして、ＣＳＰ
（チップスケール／サイズパッケージ）の普及率が高ま
ってきている。また、パッケージをウエハレベルで製造
する技術（ウエハレベルパッケージ）が開発されてい
る。この方法で製造されたパッケージ（例えばウエハレ
ベルＣＳＰ）は、外部寸法が半導体チップ寸法になって
いるため、従来のパッケージとは構造が異なっている
が、従来のパッケージと同等又はそれ以上の信頼性が要
求されている。
（チップスケール／サイズパッケージ）の普及率が高ま
ってきている。また、パッケージをウエハレベルで製造
する技術（ウエハレベルパッケージ）が開発されてい
る。この方法で製造されたパッケージ（例えばウエハレ
ベルＣＳＰ）は、外部寸法が半導体チップ寸法になって
いるため、従来のパッケージとは構造が異なっている
が、従来のパッケージと同等又はそれ以上の信頼性が要
求されている。
【０００３】本発明の目的は、信頼性の高い半導体装置
及びその製造方法、回路基板並びに電子機器を提供する
ことにある。
及びその製造方法、回路基板並びに電子機器を提供する
ことにある。
【０００４】
【課題を解決するための手段】（１）本発明に係る半導
体装置は、集積回路と前記集積回路に電気的に接続され
た電極とを有する半導体基板と、前記半導体基板の前記
電極が形成された面に、前記電極を避けて形成された樹
脂層と、前記電極を覆って形成され、前記電極よりも腐
食しにくい材料で形成された配線と、前記配線に電気的
に接続された外部端子と、を有する。
体装置は、集積回路と前記集積回路に電気的に接続され
た電極とを有する半導体基板と、前記半導体基板の前記
電極が形成された面に、前記電極を避けて形成された樹
脂層と、前記電極を覆って形成され、前記電極よりも腐
食しにくい材料で形成された配線と、前記配線に電気的
に接続された外部端子と、を有する。
【０００５】本発明によれば、電極が、電極よりも腐食
しにくい配線によって覆われているので、電極の腐食を
防止し、電気的不良を防止することができる。
しにくい配線によって覆われているので、電極の腐食を
防止し、電気的不良を防止することができる。
【０００６】（２）本発明に係る半導体装置は、集積回
路と前記集積回路に電気的に接続された複数の電極とを
有する半導体基板と、前記半導体基板の前記電極が形成
された面に、前記電極を避けて形成された樹脂層と、外
部端子と、を有し、前記電極のうち、少なくとも１つの
電極は、前記外部端子と電気的に接続されずに前記電極
よりも腐食しにくい材料で形成された金属膜によって覆
われ、前記少なくとも１つの電極を除く電極は、配線に
よって前記外部端子と電気的に接続されてなる。
路と前記集積回路に電気的に接続された複数の電極とを
有する半導体基板と、前記半導体基板の前記電極が形成
された面に、前記電極を避けて形成された樹脂層と、外
部端子と、を有し、前記電極のうち、少なくとも１つの
電極は、前記外部端子と電気的に接続されずに前記電極
よりも腐食しにくい材料で形成された金属膜によって覆
われ、前記少なくとも１つの電極を除く電極は、配線に
よって前記外部端子と電気的に接続されてなる。
【０００７】本発明によれば、外部端子と電気的に接続
されない少なくとも１つの電極が、電極よりも腐食しに
くい金属膜によって覆われているので、電極の腐食を防
止し、電気的不良を防止することができる。
されない少なくとも１つの電極が、電極よりも腐食しに
くい金属膜によって覆われているので、電極の腐食を防
止し、電気的不良を防止することができる。
【０００８】（３）本発明に係る半導体装置は、集積回
路と、前記集積回路に電気的に接続された電極と、前記
電極と同じ材料で形成されたマークと、を有する半導体
基板と、前記半導体基板の前記電極が形成された面に、
前記電極を避けて形成された樹脂層と、前記電極に電気
的に接続された配線と、前記電極よりも腐食しにくい材
料で前記マークを覆って形成された金属膜と、前記配線
に電気的に接続された外部端子と、を有する。
路と、前記集積回路に電気的に接続された電極と、前記
電極と同じ材料で形成されたマークと、を有する半導体
基板と、前記半導体基板の前記電極が形成された面に、
前記電極を避けて形成された樹脂層と、前記電極に電気
的に接続された配線と、前記電極よりも腐食しにくい材
料で前記マークを覆って形成された金属膜と、前記配線
に電気的に接続された外部端子と、を有する。
【０００９】本発明によれば、電極と同じ材料で形成さ
れたマークが、電極よりも腐食しにくい金属膜によって
覆われているので、マークの腐食を防止することができ
る。
れたマークが、電極よりも腐食しにくい金属膜によって
覆われているので、マークの腐食を防止することができ
る。
【００１０】（４）本発明に係る半導体装置は、集積回
路と前記集積回路に電気的に接続された電極とを有する
半導体基板と、前記半導体基板の前記電極が形成された
面に前記電極を避けて形成され、上面が角を有しない平
面形状になっている樹脂層と、前記電極から前記樹脂層
の前記上面に至るように形成された配線と、前記配線に
電気的に接続された外部端子と、を有する。
路と前記集積回路に電気的に接続された電極とを有する
半導体基板と、前記半導体基板の前記電極が形成された
面に前記電極を避けて形成され、上面が角を有しない平
面形状になっている樹脂層と、前記電極から前記樹脂層
の前記上面に至るように形成された配線と、前記配線に
電気的に接続された外部端子と、を有する。
【００１１】本発明によれば、樹脂層の上面が角を有し
ない平面形状になっているので、樹脂層が収縮してもそ
の上面の端部に突起が形成されない。一方、上面が角を
有する平面形状であれば、樹脂層が収縮するとその上面
の角付近に突起が形成される。
ない平面形状になっているので、樹脂層が収縮してもそ
の上面の端部に突起が形成されない。一方、上面が角を
有する平面形状であれば、樹脂層が収縮するとその上面
の角付近に突起が形成される。
【００１２】（５）本発明に係る半導体装置は、集積回
路と前記集積回路に電気的に接続された電極とを有する
半導体基板と、前記半導体基板の前記電極が形成された
面に、前記電極を避けて形成された樹脂層と、前記電極
に電気的に接続されており、前記樹脂層の側面と上面の
境目に形成された第１の部分と、前記第１の部分に接続
されて前記樹脂層の前記上面に形成された第２の部分
と、を有し、前記第１の部分は前記第２の部分よりも広
い幅で形成されてなる配線と、前記配線に電気的に接続
された外部端子と、を有する。
路と前記集積回路に電気的に接続された電極とを有する
半導体基板と、前記半導体基板の前記電極が形成された
面に、前記電極を避けて形成された樹脂層と、前記電極
に電気的に接続されており、前記樹脂層の側面と上面の
境目に形成された第１の部分と、前記第１の部分に接続
されて前記樹脂層の前記上面に形成された第２の部分
と、を有し、前記第１の部分は前記第２の部分よりも広
い幅で形成されてなる配線と、前記配線に電気的に接続
された外部端子と、を有する。
【００１３】本発明によれば、第１の部分は、樹脂層の
側面と上面の境目に形成されて他の部分よりも断線しや
すいとしても、第２の部分よりも広い幅で形成されてい
るので、断線が抑えられる。
側面と上面の境目に形成されて他の部分よりも断線しや
すいとしても、第２の部分よりも広い幅で形成されてい
るので、断線が抑えられる。
【００１４】（６）本発明に係る半導体装置は、集積回
路と前記集積回路に電気的に接続された電極とを有する
半導体基板と、前記半導体基板の前記電極が形成された
面に、前記電極を避けて形成された樹脂層と、前記電極
に電気的に接続された配線と、前記配線に電気的に接続
された外部端子と、前記半導体基板に形成され、前記配
線の少なくとも一部を覆うレジスト層と、を有し、前記
レジスト層の底面は、角を有しない平面形状になってい
る。
路と前記集積回路に電気的に接続された電極とを有する
半導体基板と、前記半導体基板の前記電極が形成された
面に、前記電極を避けて形成された樹脂層と、前記電極
に電気的に接続された配線と、前記配線に電気的に接続
された外部端子と、前記半導体基板に形成され、前記配
線の少なくとも一部を覆うレジスト層と、を有し、前記
レジスト層の底面は、角を有しない平面形状になってい
る。
【００１５】本発明によれば、レジスト層は、底面が角
を有しない平面形状になっているので、剥離が生じにく
くなっている。
を有しない平面形状になっているので、剥離が生じにく
くなっている。
【００１６】（７）本発明に係る半導体装置は、集積回
路と前記集積回路に電気的に接続された電極とを有する
半導体基板と、前記半導体基板の前記電極が形成された
面に、前記電極を避けて形成された樹脂層と、複数の外
部端子と、を有し、前記外部端子のうち、少なくとも１
つの外部端子は、前記電極と電気的に接続されずに設け
られ、前記少なくとも１つの外部端子を除いた外部端子
は、配線によって前記電極に電気的に接続されてなる。
路と前記集積回路に電気的に接続された電極とを有する
半導体基板と、前記半導体基板の前記電極が形成された
面に、前記電極を避けて形成された樹脂層と、複数の外
部端子と、を有し、前記外部端子のうち、少なくとも１
つの外部端子は、前記電極と電気的に接続されずに設け
られ、前記少なくとも１つの外部端子を除いた外部端子
は、配線によって前記電極に電気的に接続されてなる。
【００１７】本発明によれば、外部端子の数が増えるの
で、外部端子に生じる応力を分散することができ、回路
基板に実装された後の信頼性が向上する。
で、外部端子に生じる応力を分散することができ、回路
基板に実装された後の信頼性が向上する。
【００１８】（８）この半導体装置において、前記樹脂
層は、前記外部端子と前記半導体基板との間に形成され
ていてもよい。
層は、前記外部端子と前記半導体基板との間に形成され
ていてもよい。
【００１９】（９）この半導体装置において、前記半導
体基板は、半導体チップであってもよい。
体基板は、半導体チップであってもよい。
【００２０】（１０）この半導体装置において、前記半
導体基板は、半導体ウエハであって、複数の前記集積回
路を有していてもよい。
導体基板は、半導体ウエハであって、複数の前記集積回
路を有していてもよい。
【００２１】（１１）本発明に係る回路基板は、上記半
導体装置が実装されてなる。
導体装置が実装されてなる。
【００２２】（１２）本発明に係る電子機器は、上記半
導体装置を有する。
導体装置を有する。
【００２３】（１３）本発明に係る半導体装置の製造方
法は、半導体基板の集積回路に電気的に接続された電極
が形成された面に、前記電極を避けて、上面が角を有し
ない平面形状になるように樹脂層を形成し、前記電極か
ら前記樹脂層の前記上面に至るように配線を形成し、外
部端子を、前記配線に電気的に接続して形成することを
含む。
法は、半導体基板の集積回路に電気的に接続された電極
が形成された面に、前記電極を避けて、上面が角を有し
ない平面形状になるように樹脂層を形成し、前記電極か
ら前記樹脂層の前記上面に至るように配線を形成し、外
部端子を、前記配線に電気的に接続して形成することを
含む。
【００２４】本発明によれば、樹脂層をその上面が角を
有しない平面形状になるように形成するので、樹脂層が
収縮してもその上面の端部に突起が形成されない。一
方、上面が角を有する平面形状であれば、樹脂層が収縮
するとその上面の角付近に突起が形成される。
有しない平面形状になるように形成するので、樹脂層が
収縮してもその上面の端部に突起が形成されない。一
方、上面が角を有する平面形状であれば、樹脂層が収縮
するとその上面の角付近に突起が形成される。
【００２５】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【００２６】（第１の実施の形態）図１は、本発明の第
１の実施の形態に係る半導体装置を示す断面図である。
図２は、本発明の第１の実施の形態に係る半導体装置の
一部（レジスト層３０及び被覆層３２）を取り除いた平
面図であり、図３は、図２の一点鎖線で示す部分の一部
拡大図である。
１の実施の形態に係る半導体装置を示す断面図である。
図２は、本発明の第１の実施の形態に係る半導体装置の
一部（レジスト層３０及び被覆層３２）を取り除いた平
面図であり、図３は、図２の一点鎖線で示す部分の一部
拡大図である。
【００２７】半導体装置は、半導体基板１０を有する。
半導体基板１０は、半導体チップであってもよいし、半
導体ウエハであってもよい。半導体基板１０には、１つ
又は複数の集積回路１２が形成されている。半導体チッ
プには、１つの集積回路１２が形成され、半導体ウエハ
には、複数の集積回路１２が形成されている。半導体基
板１０には、１つの集積回路１２に電気的に接続された
複数の電極（例えばパッド）１４が形成されている。電
極１４は、例えばＡｌで形成されている。電極１４を避
けて、半導体基板１０の表面（電極１４が形成された
面）には、パッシベーション膜１６が形成されている。
パッシベーション膜１６は、ＳｉＮ、ＳｉＯ2、ＭｇＯ
などから形成されている。
半導体基板１０は、半導体チップであってもよいし、半
導体ウエハであってもよい。半導体基板１０には、１つ
又は複数の集積回路１２が形成されている。半導体チッ
プには、１つの集積回路１２が形成され、半導体ウエハ
には、複数の集積回路１２が形成されている。半導体基
板１０には、１つの集積回路１２に電気的に接続された
複数の電極（例えばパッド）１４が形成されている。電
極１４は、例えばＡｌで形成されている。電極１４を避
けて、半導体基板１０の表面（電極１４が形成された
面）には、パッシベーション膜１６が形成されている。
パッシベーション膜１６は、ＳｉＮ、ＳｉＯ2、ＭｇＯ
などから形成されている。
【００２８】半導体基板１０の電極１４が形成された面
（例えばパッシベーション膜１６上）には、少なくとも
１層からなる樹脂層１８が形成されている。樹脂層１８
は、電極１４を避けて形成されている。樹脂層１８は、
上面２０よりもその反対面（底面）が大きくなるよう
に、側面が傾斜していてもよい。樹脂層１８は、応力緩
和機能を有してもよい。樹脂層１８は、ポリイミド樹
脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シ
リコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣ
Ｂ；benzocyclobutene）、ポリベンゾオキサゾール（Ｐ
ＢＯ；polybenzoxazole）等の樹脂で形成することがで
きる。樹脂層１８は、半導体基板１０と外部端子２４と
の間に形成されていてもよい。
（例えばパッシベーション膜１６上）には、少なくとも
１層からなる樹脂層１８が形成されている。樹脂層１８
は、電極１４を避けて形成されている。樹脂層１８は、
上面２０よりもその反対面（底面）が大きくなるよう
に、側面が傾斜していてもよい。樹脂層１８は、応力緩
和機能を有してもよい。樹脂層１８は、ポリイミド樹
脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シ
リコーン変性エポキシ樹脂、ベンゾシクロブテン（ＢＣ
Ｂ；benzocyclobutene）、ポリベンゾオキサゾール（Ｐ
ＢＯ；polybenzoxazole）等の樹脂で形成することがで
きる。樹脂層１８は、半導体基板１０と外部端子２４と
の間に形成されていてもよい。
【００２９】図２に示すように、樹脂層１８の上面２０
は、角を有しない平面形状（例えば、四角形の角を丸く
した形状）になっている。したがって、樹脂層１８が収
縮してもその上面２０の端部に突起が形成されない。な
お、樹脂層１８を、上面が角を有する平面形状に形成し
た場合、樹脂層１８が収縮するとその上面の角付近に樹
脂が集中して突起が形成される。
は、角を有しない平面形状（例えば、四角形の角を丸く
した形状）になっている。したがって、樹脂層１８が収
縮してもその上面２０の端部に突起が形成されない。な
お、樹脂層１８を、上面が角を有する平面形状に形成し
た場合、樹脂層１８が収縮するとその上面の角付近に樹
脂が集中して突起が形成される。
【００３０】半導体装置は、１つ又は複数の配線２２を
有する。各配線２２は、１層又は複数層で形成されてい
る。配線２２は、１つ又は１グループの電極１４に電気
的に接続されている。本実施の形態では、配線２２は、
１つ又は１グループの電極１４を覆っている。配線２２
は、電極１４の露出面（パッシベーション膜１６からの
露出面）の全てを覆っていてもよい。配線２２は、電極
１４を構成する材料（例えばＡｌ）よりも腐食しにくい
材料（例えば、Ｃｕ，ＴｉＷ，Ｃｒ）で形成してもよ
い。配線２２が複数層で形成されている場合、少なくと
も１層を、電極１４を構成する材料（例えばＡｌ）より
も腐食しにくい材料（例えば、Ｃｕ，ＴｉＷ，Ｃｒ）で
形成してもよい。こうすることで、電極１４の腐食を防
止し、電気的不良を防止することができる。
有する。各配線２２は、１層又は複数層で形成されてい
る。配線２２は、１つ又は１グループの電極１４に電気
的に接続されている。本実施の形態では、配線２２は、
１つ又は１グループの電極１４を覆っている。配線２２
は、電極１４の露出面（パッシベーション膜１６からの
露出面）の全てを覆っていてもよい。配線２２は、電極
１４を構成する材料（例えばＡｌ）よりも腐食しにくい
材料（例えば、Ｃｕ，ＴｉＷ，Ｃｒ）で形成してもよ
い。配線２２が複数層で形成されている場合、少なくと
も１層を、電極１４を構成する材料（例えばＡｌ）より
も腐食しにくい材料（例えば、Ｃｕ，ＴｉＷ，Ｃｒ）で
形成してもよい。こうすることで、電極１４の腐食を防
止し、電気的不良を防止することができる。
【００３１】配線２２は、電極１４から樹脂層１８の上
面２０に至るように形成されている。配線２２は、樹脂
層１８の傾斜した側面にも形成される。上述したよう
に、上面２０が角を有しない平面形状であり、樹脂層１
８の上面２０の端部に突起が形成されないので、樹脂層
１８の上面２０の端部を通る配線２２が滑らかな形状に
なってその断線が防止される。また、配線２２を形成す
るときにメッキを行う場合、樹脂層１８に突起が形成さ
れるとレジストの付きが悪いので、突起にメッキがされ
てしまい、配線２２がショートすることが考えられる
が、本実施の形態ではそれが防止される。
面２０に至るように形成されている。配線２２は、樹脂
層１８の傾斜した側面にも形成される。上述したよう
に、上面２０が角を有しない平面形状であり、樹脂層１
８の上面２０の端部に突起が形成されないので、樹脂層
１８の上面２０の端部を通る配線２２が滑らかな形状に
なってその断線が防止される。また、配線２２を形成す
るときにメッキを行う場合、樹脂層１８に突起が形成さ
れるとレジストの付きが悪いので、突起にメッキがされ
てしまい、配線２２がショートすることが考えられる
が、本実施の形態ではそれが防止される。
【００３２】配線２２は、樹脂層１８の上面２０では、
真っ直ぐに形成してもよいし、屈曲していてもよい。配
線２２の屈曲部２３を、角を有しないように丸く形成す
ることで断線が防止される。
真っ直ぐに形成してもよいし、屈曲していてもよい。配
線２２の屈曲部２３を、角を有しないように丸く形成す
ることで断線が防止される。
【００３３】半導体装置は、複数の外部端子２４を有す
る。外部端子２４は、配線２２に電気的に接続されてい
る。外部端子２４は、配線２２のランド２６上に形成さ
れていてもよい。外部端子２４は、導電性を有する金属
（例えば合金）であって、溶融させて電気的な接続を図
るためのもの（例えばハンダ）である。外部端子２４
は、軟ろう（soft solder）又は硬ろう（hard solder）
のいずれで形成されてもよい。外部端子２４は、球状を
なしていてもよく、例えばハンダボールであってもよ
い。
る。外部端子２４は、配線２２に電気的に接続されてい
る。外部端子２４は、配線２２のランド２６上に形成さ
れていてもよい。外部端子２４は、導電性を有する金属
（例えば合金）であって、溶融させて電気的な接続を図
るためのもの（例えばハンダ）である。外部端子２４
は、軟ろう（soft solder）又は硬ろう（hard solder）
のいずれで形成されてもよい。外部端子２４は、球状を
なしていてもよく、例えばハンダボールであってもよ
い。
【００３４】少なくとも１つの電極（例えば検査用の電
極）１４は、外部端子２４と電気的に接続されずに、金
属膜２８によって覆われている。金属膜２８は、電極１
４を構成する材料（例えばＡｌ）よりも腐食しにくい材
料（例えば、Ｃｕ，ＴｉＷ，Ｃｒ）で形成してもよい。
こうすることで、電極１４の腐食を防止し、電気的不良
を防止することができる。金属膜２８は、配線２２と同
じ材料で形成してもよい。金属膜２８を構成する材料
（例えば、Ｃｕ，ＴｉＷ，Ｃｒ）は、電極１４を構成す
る材料（例えばＡｌ）よりもレジスト層３０との密着性
が高くてもよい。
極）１４は、外部端子２４と電気的に接続されずに、金
属膜２８によって覆われている。金属膜２８は、電極１
４を構成する材料（例えばＡｌ）よりも腐食しにくい材
料（例えば、Ｃｕ，ＴｉＷ，Ｃｒ）で形成してもよい。
こうすることで、電極１４の腐食を防止し、電気的不良
を防止することができる。金属膜２８は、配線２２と同
じ材料で形成してもよい。金属膜２８を構成する材料
（例えば、Ｃｕ，ＴｉＷ，Ｃｒ）は、電極１４を構成す
る材料（例えばＡｌ）よりもレジスト層３０との密着性
が高くてもよい。
【００３５】半導体基板１０にはレジスト層３０が形成
されている。レジスト層３０は、配線２２の少なくとも
一部を覆っている。配線２２の、外部端子２４が設けら
れた部分を除いた部分を全てレジスト層３０で覆うこと
で、配線２２の酸化、腐食を防止し、電気的不良を防止
することができる。レジスト層３０は、配線２２のラン
ド２６の少なくとも中央部を除いて形成されていてもよ
い。レジスト層３０は、ランド２６の周縁部を覆ってい
てもよい。また、レジスト層３０は、ランド２６から引
き出されたライン２７を全て覆い、ライン２７とランド
２６との接続部２９を覆っていてもよい。こうすること
で、ライン２７とランド２６との接続部２９の断線を防
止することができる。なお、ライン２７とランド２６と
の接続部２９を、ライン２７よりも広い幅を有するよう
に形成してもよい。
されている。レジスト層３０は、配線２２の少なくとも
一部を覆っている。配線２２の、外部端子２４が設けら
れた部分を除いた部分を全てレジスト層３０で覆うこと
で、配線２２の酸化、腐食を防止し、電気的不良を防止
することができる。レジスト層３０は、配線２２のラン
ド２６の少なくとも中央部を除いて形成されていてもよ
い。レジスト層３０は、ランド２６の周縁部を覆ってい
てもよい。また、レジスト層３０は、ランド２６から引
き出されたライン２７を全て覆い、ライン２７とランド
２６との接続部２９を覆っていてもよい。こうすること
で、ライン２７とランド２６との接続部２９の断線を防
止することができる。なお、ライン２７とランド２６と
の接続部２９を、ライン２７よりも広い幅を有するよう
に形成してもよい。
【００３６】レジスト層３０の底面（例えば半導体基板
１０との密着面）は、角を有しない形状になっていても
よい。こうすることで、半導体基板１０のダイシング時
のチッピングの影響を受けたり、応力が生じたりして
も、レジスト層３０が半導体基板１０から剥離しにくく
なる。レジスト層３０上には、被覆層３２を形成しても
よい。被覆層３２は、外部端子２４の根本部（下端部）
も覆っている。被覆層３２は、レジスト層３０上に形成
された部分と、この部分から立ち上がって外部端子２４
の根本部を覆う部分と、を有する。被覆層３２によって
外部端子２４の少なくとも根本部が補強される。半導体
装置が回路基板に実装された後に、被覆層３２によって
外部端子２４への応力の集中を分散させることができ
る。
１０との密着面）は、角を有しない形状になっていても
よい。こうすることで、半導体基板１０のダイシング時
のチッピングの影響を受けたり、応力が生じたりして
も、レジスト層３０が半導体基板１０から剥離しにくく
なる。レジスト層３０上には、被覆層３２を形成しても
よい。被覆層３２は、外部端子２４の根本部（下端部）
も覆っている。被覆層３２は、レジスト層３０上に形成
された部分と、この部分から立ち上がって外部端子２４
の根本部を覆う部分と、を有する。被覆層３２によって
外部端子２４の少なくとも根本部が補強される。半導体
装置が回路基板に実装された後に、被覆層３２によって
外部端子２４への応力の集中を分散させることができ
る。
【００３７】半導体基板１０が半導体チップである場
合、半導体装置は、そのパッケージサイズが半導体チッ
プにほぼ等しいので、ＣＳＰに分類することができ、あ
るいは、応力緩和機能を備えるフリップチップであると
いうこともできる。
合、半導体装置は、そのパッケージサイズが半導体チッ
プにほぼ等しいので、ＣＳＰに分類することができ、あ
るいは、応力緩和機能を備えるフリップチップであると
いうこともできる。
【００３８】本実施の形態に係る半導体装置は、上述し
たように構成されており、以下その製造方法を説明す
る。本実施の形態では、半導体基板１０の集積回路１２
に電気的に接続された電極１４が形成された面に、電極
１４を避けて、上面２０が角を有しない平面形状になる
ように樹脂層１８を形成する。電極１４から樹脂層１８
の上面２０に至るように配線２２を形成する。外部端子
２４を、配線２２に電気的に接続して形成する。半導体
基板１０が半導体ウエハである場合、図４に示すよう
に、半導体基板１０を、集積回路１２ごとに、例えばブ
レード４０によって切断する。半導体基板１０を切断し
て複数の半導体装置が得られる。これによれば、ウエハ
単位でパッケージングがなされる。
たように構成されており、以下その製造方法を説明す
る。本実施の形態では、半導体基板１０の集積回路１２
に電気的に接続された電極１４が形成された面に、電極
１４を避けて、上面２０が角を有しない平面形状になる
ように樹脂層１８を形成する。電極１４から樹脂層１８
の上面２０に至るように配線２２を形成する。外部端子
２４を、配線２２に電気的に接続して形成する。半導体
基板１０が半導体ウエハである場合、図４に示すよう
に、半導体基板１０を、集積回路１２ごとに、例えばブ
レード４０によって切断する。半導体基板１０を切断し
て複数の半導体装置が得られる。これによれば、ウエハ
単位でパッケージングがなされる。
【００３９】本実施の形態では、樹脂層１８をその上面
２０が角を有しない平面形状になるように形成する。上
面２０が角を有する平面形状であれば、樹脂層１８が収
縮するとその上面２０の角付近に突起が形成されるが、
本実施の形態では、上面２０が角を有しないので、樹脂
層１８が収縮しても上面２０の端部に突起が形成されな
い。その他の点につき、本実施の形態に係る半導体装置
の製造方法には、上述した半導体装置について説明した
内容が該当する。
２０が角を有しない平面形状になるように形成する。上
面２０が角を有する平面形状であれば、樹脂層１８が収
縮するとその上面２０の角付近に突起が形成されるが、
本実施の形態では、上面２０が角を有しないので、樹脂
層１８が収縮しても上面２０の端部に突起が形成されな
い。その他の点につき、本実施の形態に係る半導体装置
の製造方法には、上述した半導体装置について説明した
内容が該当する。
【００４０】（第２の実施の形態）図５は、本発明の第
２の実施の形態に係る半導体装置を示す断面図である。
図６は、本発明の第２の実施の形態に係る半導体装置の
一部（レジスト層１３０）を取り除いた平面図であり、
図７は、図６の一点鎖線で示す部分の一部拡大図であ
る。
２の実施の形態に係る半導体装置を示す断面図である。
図６は、本発明の第２の実施の形態に係る半導体装置の
一部（レジスト層１３０）を取り除いた平面図であり、
図７は、図６の一点鎖線で示す部分の一部拡大図であ
る。
【００４１】半導体装置は、半導体基板１１０を有す
る。半導体基板１１０は、半導体チップであってもよい
し、半導体ウエハであってもよい。半導体基板１１０に
は、１つ又は複数の集積回路１１２が形成されている。
半導体チップには、１つの集積回路１１２が形成され、
半導体ウエハには、複数の集積回路１１２が形成されて
いる。半導体基板１１０には、１つの集積回路１１２に
電気的に接続された複数の電極（例えばパッド）１１４
が形成されている。電極１１４は、例えばＡｌで形成さ
れている。電極１１４を避けて、半導体基板１１０の表
面（電極１１４が形成された面）には、パッシベーショ
ン膜１１６が形成されている。パッシベーション膜１１
６は、ＳｉＮ、ＳｉＯ2、ＭｇＯなどから形成されてい
る。
る。半導体基板１１０は、半導体チップであってもよい
し、半導体ウエハであってもよい。半導体基板１１０に
は、１つ又は複数の集積回路１１２が形成されている。
半導体チップには、１つの集積回路１１２が形成され、
半導体ウエハには、複数の集積回路１１２が形成されて
いる。半導体基板１１０には、１つの集積回路１１２に
電気的に接続された複数の電極（例えばパッド）１１４
が形成されている。電極１１４は、例えばＡｌで形成さ
れている。電極１１４を避けて、半導体基板１１０の表
面（電極１１４が形成された面）には、パッシベーショ
ン膜１１６が形成されている。パッシベーション膜１１
６は、ＳｉＮ、ＳｉＯ2、ＭｇＯなどから形成されてい
る。
【００４２】半導体基板１１０には、例えば電極１１４
が形成された面にマーク１４０（図７参照）が形成され
ている。マーク１４０は、電極１１４と同様に、パッシ
ベーション膜１１６から露出している。マーク１４０
は、集積回路１１２に電気的に接続してもよいが、電気
的に接続されなくてもよい。マーク１４０は、電極１１
４と同じ材料（例えばＡｌ）で形成してもよい。マーク
１４０は、半導体基板１１０のアライメントマーク（位
置決めを行うためのマーク）であってもよい。
が形成された面にマーク１４０（図７参照）が形成され
ている。マーク１４０は、電極１１４と同様に、パッシ
ベーション膜１１６から露出している。マーク１４０
は、集積回路１１２に電気的に接続してもよいが、電気
的に接続されなくてもよい。マーク１４０は、電極１１
４と同じ材料（例えばＡｌ）で形成してもよい。マーク
１４０は、半導体基板１１０のアライメントマーク（位
置決めを行うためのマーク）であってもよい。
【００４３】半導体基板１１０の電極１１４が形成され
た面（例えばパッシベーション膜１１６上）には、少な
くとも１層からなる樹脂層１１８が形成されている。樹
脂層１１８は、電極１１４を避けて形成されている。樹
脂層１１８は、上面１２０よりもその反対面（底面）が
大きくなるように、側面１２１が傾斜していてもよい。
樹脂層１１８は、応力緩和機能を有してもよい。樹脂層
１１８は、ポリイミド樹脂、シリコーン変性ポリイミド
樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベ
ンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリ
ベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の
樹脂で形成することができる。樹脂層１１８は、半導体
基板１１０と外部端子１２４との間に形成されていても
よい。
た面（例えばパッシベーション膜１１６上）には、少な
くとも１層からなる樹脂層１１８が形成されている。樹
脂層１１８は、電極１１４を避けて形成されている。樹
脂層１１８は、上面１２０よりもその反対面（底面）が
大きくなるように、側面１２１が傾斜していてもよい。
樹脂層１１８は、応力緩和機能を有してもよい。樹脂層
１１８は、ポリイミド樹脂、シリコーン変性ポリイミド
樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベ
ンゾシクロブテン（ＢＣＢ；benzocyclobutene）、ポリ
ベンゾオキサゾール（ＰＢＯ；polybenzoxazole）等の
樹脂で形成することができる。樹脂層１１８は、半導体
基板１１０と外部端子１２４との間に形成されていても
よい。
【００４４】図７に示すように、樹脂層１１８の上面１
２０は、角を有しない平面形状（例えば、四角形の角を
丸くした形状）になっている。したがって、樹脂層１１
８が収縮（例えば硬化収縮）してもその上面１２０の端
部に突起が形成されない。なお、樹脂層１１８を、上面
が角を有する平面形状に形成した場合、樹脂層１１８が
収縮（例えば硬化収縮）するとその上面の角付近に樹脂
が集中して突起が形成される。
２０は、角を有しない平面形状（例えば、四角形の角を
丸くした形状）になっている。したがって、樹脂層１１
８が収縮（例えば硬化収縮）してもその上面１２０の端
部に突起が形成されない。なお、樹脂層１１８を、上面
が角を有する平面形状に形成した場合、樹脂層１１８が
収縮（例えば硬化収縮）するとその上面の角付近に樹脂
が集中して突起が形成される。
【００４５】半導体装置は、１つ又は複数の配線１２２
を有する。各配線１２２は、１層又は複数層で形成され
ている。配線１２２は、１つ又は１グループの電極１１
４に電気的に接続されている。本実施の形態では、配線
１２２は、１つ又は１グループの電極１１４を覆ってい
る。配線１２２は、電極１１４の露出面（パッシベーシ
ョン膜１１６からの露出面）の全てを覆っていてもよ
い。配線１２２は、電極１１４を構成する材料（例えば
Ａｌ）よりも腐食しにくい材料（例えば、Ｃｕ，Ｔｉ
Ｗ，Ｃｒ）で形成してもよい。配線１２２が複数層で形
成されている場合、少なくとも１層を、電極１１４を構
成する材料（例えばＡｌ）よりも腐食しにくい材料（例
えば、Ｃｕ，ＴｉＷ，Ｃｒ）で形成してもよい。こうす
ることで、電極１１４の腐食を防止し、電気的不良を防
止することができる。
を有する。各配線１２２は、１層又は複数層で形成され
ている。配線１２２は、１つ又は１グループの電極１１
４に電気的に接続されている。本実施の形態では、配線
１２２は、１つ又は１グループの電極１１４を覆ってい
る。配線１２２は、電極１１４の露出面（パッシベーシ
ョン膜１１６からの露出面）の全てを覆っていてもよ
い。配線１２２は、電極１１４を構成する材料（例えば
Ａｌ）よりも腐食しにくい材料（例えば、Ｃｕ，Ｔｉ
Ｗ，Ｃｒ）で形成してもよい。配線１２２が複数層で形
成されている場合、少なくとも１層を、電極１１４を構
成する材料（例えばＡｌ）よりも腐食しにくい材料（例
えば、Ｃｕ，ＴｉＷ，Ｃｒ）で形成してもよい。こうす
ることで、電極１１４の腐食を防止し、電気的不良を防
止することができる。
【００４６】配線１２２は、電極１１４から樹脂層１１
８の上面１２０に至るように形成されている。配線１２
２は、樹脂層１１８の傾斜した側面１２１にも形成され
る。上述したように、上面１２０が角を有しない平面形
状であり、樹脂層１１８の上面１２０の端部に突起が形
成されないので、樹脂層１１８の上面１２０の端部を通
る配線１２２が滑らかな形状になってその断線が防止さ
れる。また、配線１２２を形成するときにメッキを行う
場合、樹脂層１１８に突起が形成されるとレジストの付
きが悪いので、突起にメッキがされてしまい、配線１２
２がショートすることが考えられるが、本実施の形態で
はそれが防止される。
８の上面１２０に至るように形成されている。配線１２
２は、樹脂層１１８の傾斜した側面１２１にも形成され
る。上述したように、上面１２０が角を有しない平面形
状であり、樹脂層１１８の上面１２０の端部に突起が形
成されないので、樹脂層１１８の上面１２０の端部を通
る配線１２２が滑らかな形状になってその断線が防止さ
れる。また、配線１２２を形成するときにメッキを行う
場合、樹脂層１１８に突起が形成されるとレジストの付
きが悪いので、突起にメッキがされてしまい、配線１２
２がショートすることが考えられるが、本実施の形態で
はそれが防止される。
【００４７】配線１２２は、樹脂層１１８の上面１２０
では、真っ直ぐに形成してもよいし、屈曲していてもよ
い。配線１２２の屈曲部１２３を、角を有しないように
丸く形成することで断線が防止される。
では、真っ直ぐに形成してもよいし、屈曲していてもよ
い。配線１２２の屈曲部１２３を、角を有しないように
丸く形成することで断線が防止される。
【００４８】図７に示すように、配線１２２は、樹脂層
１１８の側面１２１と上面１２０の境目に形成された第
１の部分１５０と、第１の部分１５０に接続されて樹脂
層の上面１２０に形成された第２の部分１５２と、を有
する。第１の部分１５０は第２の部分１５２よりも広い
幅で形成されてなる。これによれば、第１の部分１５０
は、樹脂層１１８の側面１２１と上面１２０の境目に形
成されて他の部分よりも断線しやすいとしても、第２の
部分１５２よりも広い幅で形成されているので、断線が
抑えられる。
１１８の側面１２１と上面１２０の境目に形成された第
１の部分１５０と、第１の部分１５０に接続されて樹脂
層の上面１２０に形成された第２の部分１５２と、を有
する。第１の部分１５０は第２の部分１５２よりも広い
幅で形成されてなる。これによれば、第１の部分１５０
は、樹脂層１１８の側面１２１と上面１２０の境目に形
成されて他の部分よりも断線しやすいとしても、第２の
部分１５２よりも広い幅で形成されているので、断線が
抑えられる。
【００４９】半導体装置は、複数の外部端子１２４，１
２５を有する。外部端子１２４は、配線１２２に電気的
に接続されている。外部端子１２４は、配線１２２のラ
ンド１２６上に形成されていてもよい。外部端子１２４
は、導電性を有する金属（例えば合金）であって、溶融
させて電気的な接続を図るためのもの（例えばハンダ）
である。外部端子１２４は、軟ろう（soft solder）又
は硬ろう（hard solder）のいずれで形成されてもよ
い。外部端子１２４は、球状をなしていてもよく、例え
ばハンダボールであってもよい。
２５を有する。外部端子１２４は、配線１２２に電気的
に接続されている。外部端子１２４は、配線１２２のラ
ンド１２６上に形成されていてもよい。外部端子１２４
は、導電性を有する金属（例えば合金）であって、溶融
させて電気的な接続を図るためのもの（例えばハンダ）
である。外部端子１２４は、軟ろう（soft solder）又
は硬ろう（hard solder）のいずれで形成されてもよ
い。外部端子１２４は、球状をなしていてもよく、例え
ばハンダボールであってもよい。
【００５０】少なくとも１つの外部端子１２５は、電極
１１４と電気的に接続されずに設けられている。例え
ば、電極１１４に電気的に接続されないランド上に外部
端子１２５を設けてもよい。外部端子１２５のそれ以外
の内容は、外部端子１２４と同じ内容が該当する。外部
端子１２４，１２５の配列をフルグリッド（Full Gri
d）にしてもよい。本実施の形態によれば、外部端子１
２４に外部端子１２５を加えるので、その数が増え、外
部端子１２４，１２５に生じる応力を分散することがで
き、回路基板に実装された後の信頼性が向上する。
１１４と電気的に接続されずに設けられている。例え
ば、電極１１４に電気的に接続されないランド上に外部
端子１２５を設けてもよい。外部端子１２５のそれ以外
の内容は、外部端子１２４と同じ内容が該当する。外部
端子１２４，１２５の配列をフルグリッド（Full Gri
d）にしてもよい。本実施の形態によれば、外部端子１
２４に外部端子１２５を加えるので、その数が増え、外
部端子１２４，１２５に生じる応力を分散することがで
き、回路基板に実装された後の信頼性が向上する。
【００５１】少なくとも１つの電極（例えば検査用の電
極）１１４は、外部端子１２４と電気的に接続されず
に、金属膜１２８によって覆われている。金属膜１２８
は、電極１１４を構成する材料（例えばＡｌ）よりも腐
食しにくい材料（例えば、Ｃｕ，ＴｉＷ，Ｃｒ）で形成
してもよい。こうすることで、電極１１４の腐食を防止
し、電気的不良を防止することができる。金属膜１２８
は、配線１２２と同じ材料で形成してもよい。金属膜１
２８を構成する材料（例えば、Ｃｕ，ＴｉＷ，Ｃｒ）
は、電極１１４を構成する材料（例えばＡｌ）よりもレ
ジスト層１３０との密着性が高くてもよい。
極）１１４は、外部端子１２４と電気的に接続されず
に、金属膜１２８によって覆われている。金属膜１２８
は、電極１１４を構成する材料（例えばＡｌ）よりも腐
食しにくい材料（例えば、Ｃｕ，ＴｉＷ，Ｃｒ）で形成
してもよい。こうすることで、電極１１４の腐食を防止
し、電気的不良を防止することができる。金属膜１２８
は、配線１２２と同じ材料で形成してもよい。金属膜１
２８を構成する材料（例えば、Ｃｕ，ＴｉＷ，Ｃｒ）
は、電極１１４を構成する材料（例えばＡｌ）よりもレ
ジスト層１３０との密着性が高くてもよい。
【００５２】マーク１４０は、外部端子１２４と電気的
に接続されずに、金属膜１４２によって覆われている。
金属膜１４２は、電極１１４を構成する材料（例えばＡ
ｌ）よりも腐食しにくい材料（例えば、Ｃｕ，ＴｉＷ，
Ｃｒ）で形成してもよい。こうすることで、マーク１４
０の腐食を防止し、電気的不良を防止することができ
る。金属膜１４２は、配線１２２と同じ材料で形成して
もよい。金属膜１４２を構成する材料（例えば、Ｃｕ，
ＴｉＷ，Ｃｒ）は、マーク１４０を構成する材料（例え
ばＡｌ）よりもレジスト層１３０との密着性が高くても
よい。
に接続されずに、金属膜１４２によって覆われている。
金属膜１４２は、電極１１４を構成する材料（例えばＡ
ｌ）よりも腐食しにくい材料（例えば、Ｃｕ，ＴｉＷ，
Ｃｒ）で形成してもよい。こうすることで、マーク１４
０の腐食を防止し、電気的不良を防止することができ
る。金属膜１４２は、配線１２２と同じ材料で形成して
もよい。金属膜１４２を構成する材料（例えば、Ｃｕ，
ＴｉＷ，Ｃｒ）は、マーク１４０を構成する材料（例え
ばＡｌ）よりもレジスト層１３０との密着性が高くても
よい。
【００５３】半導体基板１１０にはレジスト層１３０が
形成されている。レジスト層１３０は、配線１２２の少
なくとも一部を覆っている。配線１２２の、外部端子１
２４が設けられた部分を除いた部分を全てレジスト層１
３０で覆うことで、配線１２２の酸化、腐食を防止し、
電気的不良を防止することができる。レジスト層１３０
は、配線１２２のランド１２６の少なくとも中央部を除
いて形成されていてもよい。レジスト層１３０は、ラン
ド１２６の周縁部を覆っていてもよい。また、レジスト
層１３０は、ランド１２６から引き出されたライン１２
７を全て覆い、ライン１２７とランド１２６との接続部
１２９を覆っていてもよい。こうすることで、ライン１
２７とランド１２６との接続部１２９の断線を防止する
ことができる。なお、ライン１２７とランド１２６との
接続部１２９を、ライン１２７よりも広い幅を有するよ
うに形成してもよい。
形成されている。レジスト層１３０は、配線１２２の少
なくとも一部を覆っている。配線１２２の、外部端子１
２４が設けられた部分を除いた部分を全てレジスト層１
３０で覆うことで、配線１２２の酸化、腐食を防止し、
電気的不良を防止することができる。レジスト層１３０
は、配線１２２のランド１２６の少なくとも中央部を除
いて形成されていてもよい。レジスト層１３０は、ラン
ド１２６の周縁部を覆っていてもよい。また、レジスト
層１３０は、ランド１２６から引き出されたライン１２
７を全て覆い、ライン１２７とランド１２６との接続部
１２９を覆っていてもよい。こうすることで、ライン１
２７とランド１２６との接続部１２９の断線を防止する
ことができる。なお、ライン１２７とランド１２６との
接続部１２９を、ライン１２７よりも広い幅を有するよ
うに形成してもよい。
【００５４】レジスト層１３０の底面（例えば半導体基
板１１０との密着面）は、角を有しない形状になってい
てもよい。こうすることで、半導体基板１１０のダイシ
ング時のチッピングの影響を受けたり、応力が生じたり
しても、レジスト層１３０が半導体基板１１０から剥離
しにくくなる。レジスト層１３０上には、被覆層（図示
せず）を形成してもよい。被覆層は、外部端子１２４の
根本部（下端部）も覆ってもよい。被覆層は、レジスト
層１３０上に形成された部分と、この部分から立ち上が
って外部端子１２４の根本部を覆う部分と、を有しても
よい。被覆層によって外部端子１２４の少なくとも根本
部を補強してもよい。半導体装置が回路基板に実装され
た後に、被覆層によって外部端子１２４への応力の集中
を分散させることができる。
板１１０との密着面）は、角を有しない形状になってい
てもよい。こうすることで、半導体基板１１０のダイシ
ング時のチッピングの影響を受けたり、応力が生じたり
しても、レジスト層１３０が半導体基板１１０から剥離
しにくくなる。レジスト層１３０上には、被覆層（図示
せず）を形成してもよい。被覆層は、外部端子１２４の
根本部（下端部）も覆ってもよい。被覆層は、レジスト
層１３０上に形成された部分と、この部分から立ち上が
って外部端子１２４の根本部を覆う部分と、を有しても
よい。被覆層によって外部端子１２４の少なくとも根本
部を補強してもよい。半導体装置が回路基板に実装され
た後に、被覆層によって外部端子１２４への応力の集中
を分散させることができる。
【００５５】半導体基板１１０が半導体チップである場
合、半導体装置は、そのパッケージサイズが半導体チッ
プにほぼ等しいので、ＣＳＰに分類することができ、あ
るいは、応力緩和機能を備えるフリップチップであると
いうこともできる。
合、半導体装置は、そのパッケージサイズが半導体チッ
プにほぼ等しいので、ＣＳＰに分類することができ、あ
るいは、応力緩和機能を備えるフリップチップであると
いうこともできる。
【００５６】本実施の形態に係る半導体装置は、上述し
たように構成されており、以下その製造方法を説明す
る。本実施の形態では、半導体基板１１０の集積回路１
１２に電気的に接続された電極１１４が形成された面
に、電極１１４を避けて、上面１２０が角を有しない平
面形状になるように樹脂層１１８を形成する。電極１１
４から樹脂層１１８の上面１２０に至るように配線１２
２を形成する。外部端子１２４を、配線１２２に電気的
に接続して形成する。半導体基板１１０が半導体ウエハ
である場合、半導体基板１１０を、集積回路１１２ごと
に、例えばブレードによって切断する。半導体基板１１
０を切断して複数の半導体装置が得られる。これによれ
ば、ウエハ単位でパッケージングがなされる。
たように構成されており、以下その製造方法を説明す
る。本実施の形態では、半導体基板１１０の集積回路１
１２に電気的に接続された電極１１４が形成された面
に、電極１１４を避けて、上面１２０が角を有しない平
面形状になるように樹脂層１１８を形成する。電極１１
４から樹脂層１１８の上面１２０に至るように配線１２
２を形成する。外部端子１２４を、配線１２２に電気的
に接続して形成する。半導体基板１１０が半導体ウエハ
である場合、半導体基板１１０を、集積回路１１２ごと
に、例えばブレードによって切断する。半導体基板１１
０を切断して複数の半導体装置が得られる。これによれ
ば、ウエハ単位でパッケージングがなされる。
【００５７】本実施の形態では、樹脂層１１８をその上
面１２０が角を有しない平面形状になるように形成す
る。上面１２０が角を有する平面形状であれば、樹脂層
１１８が収縮（例えば硬化収縮）するとその上面１２０
の角付近に突起が形成されるが、本実施の形態では、上
面１２０が角を有しないので、樹脂層１１８が収縮（例
えば硬化収縮）しても上面１２０の端部に突起が形成さ
れない。その他の点につき、本実施の形態に係る半導体
装置の製造方法には、上述した半導体装置について説明
した内容が該当する。また、第２の実施の形態で説明し
た内容は、第１の実施の形態に適用することができる。
面１２０が角を有しない平面形状になるように形成す
る。上面１２０が角を有する平面形状であれば、樹脂層
１１８が収縮（例えば硬化収縮）するとその上面１２０
の角付近に突起が形成されるが、本実施の形態では、上
面１２０が角を有しないので、樹脂層１１８が収縮（例
えば硬化収縮）しても上面１２０の端部に突起が形成さ
れない。その他の点につき、本実施の形態に係る半導体
装置の製造方法には、上述した半導体装置について説明
した内容が該当する。また、第２の実施の形態で説明し
た内容は、第１の実施の形態に適用することができる。
【００５８】図８には、本発明の実施の形態に係る半導
体装置１が実装された回路基板１０００が示されてい
る。本発明の実施の形態に係る半導体装置を有する電子
機器として、図９にはノート型パーソナルコンピュータ
２０００が示され、図１０には携帯電話３０００が示さ
れている。
体装置１が実装された回路基板１０００が示されてい
る。本発明の実施の形態に係る半導体装置を有する電子
機器として、図９にはノート型パーソナルコンピュータ
２０００が示され、図１０には携帯電話３０００が示さ
れている。
【００５９】本発明は、上述した実施の形態に限定され
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
るものではなく、種々の変形が可能である。例えば、本
発明は、実施の形態で説明した構成と実質的に同一の構
成（例えば、機能、方法及び結果が同一の構成、あるい
は目的及び結果が同一の構成）を含む。また、本発明
は、実施の形態で説明した構成の本質的でない部分を置
き換えた構成を含む。また、本発明は、実施の形態で説
明した構成と同一の作用効果を奏する構成又は同一の目
的を達成することができる構成を含む。また、本発明
は、実施の形態で説明した構成に公知技術を付加した構
成を含む。
【図１】図１は、本発明の第１の実施の形態に係る半導
体装置を示す断面図である。
体装置を示す断面図である。
【図２】図２は、本発明の第１の実施の形態に係る半導
体装置の一部を除外した平面図である。
体装置の一部を除外した平面図である。
【図３】図３は、図２に示す半導体装置の一部拡大図で
ある。
ある。
【図４】図４は、本発明の第１の実施の形態に係る半導
体装置の製造方法を説明する図である。
体装置の製造方法を説明する図である。
【図５】図５は、本発明の第２の実施の形態に係る半導
体装置を示す断面図である。
体装置を示す断面図である。
【図６】図６は、本発明の第２の実施の形態に係る半導
体装置の一部を除外した平面図である。
体装置の一部を除外した平面図である。
【図７】図７は、図６に示す半導体装置の一部拡大図で
ある。
ある。
【図８】図８は、本実施の形態に係る半導体装置が実装
された回路基板を示す図である。
された回路基板を示す図である。
【図９】図９は、本実施の形態に係る半導体装置を有す
る電子機器を示す図である。
る電子機器を示す図である。
【図１０】図１０は、本実施の形態に係る半導体装置を
有する電子機器を示す図である。
有する電子機器を示す図である。
１０ 半導体基板
１２ 集積回路
１４ 電極
１８ 樹脂層
２０ 上面
２２ 配線
２４ 外部端子
２８ 金属膜
３０ レジスト層
１１０ 半導体基板
１１２ 集積回路
１１４ 電極
１１８ 樹脂層
１２０ 上面
１２１ 側面
１２２ 配線
１２４ 外部端子
１２５ 外部端子
１２８ 金属膜
１３０ レジスト層
１４０ マーク
１５０ 第１の部分
１５２ 第２の部分
Claims (13)
- 【請求項１】 集積回路と前記集積回路に電気的に接続
された電極とを有する半導体基板と、 前記半導体基板の前記電極が形成された面に、前記電極
を避けて形成された樹脂層と、 前記電極を覆って形成され、前記電極よりも腐食しにく
い材料で形成された配線と、 前記配線に電気的に接続された外部端子と、 を有する半導体装置。 - 【請求項２】 集積回路と前記集積回路に電気的に接続
された複数の電極とを有する半導体基板と、 前記半導体基板の前記電極が形成された面に、前記電極
を避けて形成された樹脂層と、 外部端子と、 を有し、 前記電極のうち、少なくとも１つの電極は、前記外部端
子と電気的に接続されずに前記電極よりも腐食しにくい
材料で形成された金属膜によって覆われ、前記少なくと
も１つの電極を除く電極は、配線によって前記外部端子
と電気的に接続されてなる半導体装置。 - 【請求項３】 集積回路と、前記集積回路に電気的に接
続された電極と、前記電極と同じ材料で形成されたマー
クと、を有する半導体基板と、 前記半導体基板の前記電極が形成された面に、前記電極
を避けて形成された樹脂層と、 前記電極に電気的に接続された配線と、 前記電極よりも腐食しにくい材料で前記マークを覆って
形成された金属膜と、 前記配線に電気的に接続された外部端子と、 を有する半導体装置。 - 【請求項４】 集積回路と前記集積回路に電気的に接続
された電極とを有する半導体基板と、 前記半導体基板の前記電極が形成された面に前記電極を
避けて形成され、上面が角を有しない平面形状になって
いる樹脂層と、 前記電極から前記樹脂層の前記上面に至るように形成さ
れた配線と、 前記配線に電気的に接続された外部端子と、 を有する半導体装置。 - 【請求項５】 集積回路と前記集積回路に電気的に接続
された電極とを有する半導体基板と、 前記半導体基板の前記電極が形成された面に、前記電極
を避けて形成された樹脂層と、 前記電極に電気的に接続されており、前記樹脂層の側面
と上面の境目に形成された第１の部分と、前記第１の部
分に接続されて前記樹脂層の前記上面に形成された第２
の部分と、を有し、前記第１の部分は前記第２の部分よ
りも広い幅で形成されてなる配線と、 前記配線に電気的に接続された外部端子と、 を有する半導体装置。 - 【請求項６】 集積回路と前記集積回路に電気的に接続
された電極とを有する半導体基板と、 前記半導体基板の前記電極が形成された面に、前記電極
を避けて形成された樹脂層と、 前記電極に電気的に接続された配線と、 前記配線に電気的に接続された外部端子と、 前記半導体基板に形成され、前記配線の少なくとも一部
を覆うレジスト層と、 を有し、 前記レジスト層の底面は、角を有しない平面形状になっ
ている半導体装置。 - 【請求項７】 集積回路と前記集積回路に電気的に接続
された電極とを有する半導体基板と、 前記半導体基板の前記電極が形成された面に、前記電極
を避けて形成された樹脂層と、 複数の外部端子と、 を有し、 前記外部端子のうち、少なくとも１つの外部端子は、前
記電極と電気的に接続されずに設けられ、前記少なくと
も１つの外部端子を除いた外部端子は、配線によって前
記電極に電気的に接続されてなる半導体装置。 - 【請求項８】 請求項１から請求項７のいずれかに記載
の半導体装置において、 前記樹脂層は、前記外部端子と前記半導体基板との間に
形成されてなる半導体装置。 - 【請求項９】 請求項１から請求項８のいずれかに記載
の半導体装置において、 前記半導体基板は、半導体チップである半導体装置。 - 【請求項１０】 請求項１から請求項８のいずれかに記
載の半導体装置において、 前記半導体基板は、半導体ウエハであって、複数の前記
集積回路を有する半導体装置。 - 【請求項１１】 請求項１から請求項９のいずれかに記
載の半導体装置が実装されてなる回路基板。 - 【請求項１２】 請求項１から請求項９のいずれかに記
載の半導体装置を有する電子機器。 - 【請求項１３】 半導体基板の集積回路に電気的に接続
された電極が形成された面に、前記電極を避けて、上面
が角を有しない平面形状になるように樹脂層を形成し、 前記電極から前記樹脂層の前記上面に至るように配線を
形成し、 外部端子を、前記配線に電気的に接続して形成すること
を含む半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077694A JP2003282790A (ja) | 2002-03-20 | 2002-03-20 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002077694A JP2003282790A (ja) | 2002-03-20 | 2002-03-20 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007053827A Division JP2007142481A (ja) | 2007-03-05 | 2007-03-05 | 半導体装置、回路基板及び電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003282790A true JP2003282790A (ja) | 2003-10-03 |
Family
ID=29228070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002077694A Withdrawn JP2003282790A (ja) | 2002-03-20 | 2002-03-20 | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003282790A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005317866A (ja) * | 2004-04-30 | 2005-11-10 | Sony Corp | 半導体装置およびその製造方法 |
| JP2006278450A (ja) * | 2005-03-28 | 2006-10-12 | Seiko Epson Corp | 半導体装置 |
| US7176581B2 (en) | 2004-04-28 | 2007-02-13 | Seiko Epson Corporation | Semiconductor device having conductive bumps, method of manufacturing thereof, circuit board and electronic apparatus |
| JP2008211806A (ja) * | 2008-03-06 | 2008-09-11 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 |
| US7459637B2 (en) | 2004-03-15 | 2008-12-02 | Seiko Epson Corporation | Semiconductor device, manufacturing method thereof, circuit board, and electronic appliance |
| JP2010087929A (ja) * | 2008-09-30 | 2010-04-15 | Citizen Finetech Miyota Co Ltd | 圧電デバイス |
| US8004077B2 (en) | 2005-06-08 | 2011-08-23 | Seiko Epson Corporation | Interconnection of land section to wiring layers at center of external connection terminals in semiconductor device and manufacturing thereof |
| JP2011182468A (ja) * | 2011-06-09 | 2011-09-15 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 |
| JP2011211746A (ja) * | 2011-06-09 | 2011-10-20 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 |
-
2002
- 2002-03-20 JP JP2002077694A patent/JP2003282790A/ja not_active Withdrawn
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7459637B2 (en) | 2004-03-15 | 2008-12-02 | Seiko Epson Corporation | Semiconductor device, manufacturing method thereof, circuit board, and electronic appliance |
| US7176581B2 (en) | 2004-04-28 | 2007-02-13 | Seiko Epson Corporation | Semiconductor device having conductive bumps, method of manufacturing thereof, circuit board and electronic apparatus |
| JP2005317866A (ja) * | 2004-04-30 | 2005-11-10 | Sony Corp | 半導体装置およびその製造方法 |
| JP2006278450A (ja) * | 2005-03-28 | 2006-10-12 | Seiko Epson Corp | 半導体装置 |
| US10312182B2 (en) | 2005-06-08 | 2019-06-04 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US10424533B1 (en) | 2005-06-08 | 2019-09-24 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US8004077B2 (en) | 2005-06-08 | 2011-08-23 | Seiko Epson Corporation | Interconnection of land section to wiring layers at center of external connection terminals in semiconductor device and manufacturing thereof |
| US8012864B2 (en) | 2005-06-08 | 2011-09-06 | Seiko Epson Corporation | Manufacturing method for interconnection having stress-absorbing layer between the semiconductor substrate and the external connection terminal |
| US11205608B2 (en) | 2005-06-08 | 2021-12-21 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US10727166B2 (en) | 2005-06-08 | 2020-07-28 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US8294260B2 (en) | 2005-06-08 | 2012-10-23 | Seiko Epson Corporation | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US8673767B2 (en) | 2005-06-08 | 2014-03-18 | Seiko Epson Corporation | Manufacturing method for semiconductor device |
| US8896104B2 (en) | 2005-06-08 | 2014-11-25 | Seiko Epson Corporation | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US10262923B2 (en) | 2005-06-08 | 2019-04-16 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US10283438B2 (en) | 2005-06-08 | 2019-05-07 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US10636726B2 (en) | 2005-06-08 | 2020-04-28 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| US10361144B2 (en) | 2005-06-08 | 2019-07-23 | Advanced Interconnect Systems Limited | Semiconductor device, manufacturing method for semiconductor device, electronic component, circuit substrate, and electronic apparatus |
| JP2008211806A (ja) * | 2008-03-06 | 2008-09-11 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 |
| JP2010087929A (ja) * | 2008-09-30 | 2010-04-15 | Citizen Finetech Miyota Co Ltd | 圧電デバイス |
| JP2011211746A (ja) * | 2011-06-09 | 2011-10-20 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 |
| JP2011182468A (ja) * | 2011-06-09 | 2011-09-15 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、電子部品、回路基板及び電子機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100481424C (zh) | 半导体装置及其制造方法 | |
| KR100306842B1 (ko) | 범프 패드에 오목 패턴이 형성된 재배치 웨이퍼 레벨 칩 사이즈 패키지 및 그 제조방법 | |
| JP3678239B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2003282790A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100786741B1 (ko) | 반도체 장치, 반도체 장치의 제조 방법, 전자 부품, 회로기판, 및 전자 기기 | |
| JP3804797B2 (ja) | 半導体装置及びその製造方法 | |
| CN1667801B (zh) | 半导体装置及其制造方法 | |
| JP2004281898A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2007242782A (ja) | 半導体装置及び電子装置 | |
| US7061127B2 (en) | Semiconductor device, manufacturing method and mounting method of the semiconductor device, circuit board, and electronic apparatus | |
| JP2007242783A (ja) | 半導体装置及び電子装置 | |
| JP3726906B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| CN100565851C (zh) | 半导体装置及其制造方法、电路基板以及电子设备 | |
| JP2007142481A (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2012109614A (ja) | 半導体装置、回路基板及び電子機器 | |
| JP2009231402A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5954365B2 (ja) | 半導体装置、回路基板及び電子機器 | |
| JP3458056B2 (ja) | 半導体装置およびその実装体 | |
| JP2010016397A (ja) | 半導体装置、回路基板及び電子機器 | |
| JP4352263B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP3885890B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP2001148393A (ja) | バンプの形成方法、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| CN100524716C (zh) | 半导体装置 | |
| JP2003209137A (ja) | 実装構造基板及びその製造方法並びに電子機器 | |
| JP2004281897A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20051220 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070305 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070328 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070525 |